KR101729662B1 - 텍스처 표면 상에 형성된 콘택을 갖는 반도체 발광 장치 - Google Patents
텍스처 표면 상에 형성된 콘택을 갖는 반도체 발광 장치 Download PDFInfo
- Publication number
- KR101729662B1 KR101729662B1 KR1020127001306A KR20127001306A KR101729662B1 KR 101729662 B1 KR101729662 B1 KR 101729662B1 KR 1020127001306 A KR1020127001306 A KR 1020127001306A KR 20127001306 A KR20127001306 A KR 20127001306A KR 101729662 B1 KR101729662 B1 KR 101729662B1
- Authority
- KR
- South Korea
- Prior art keywords
- contact
- region
- metal
- regions
- type region
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 44
- 229910052751 metal Inorganic materials 0.000 claims abstract description 55
- 239000002184 metal Substances 0.000 claims abstract description 55
- 238000000034 method Methods 0.000 claims description 11
- 238000005530 etching Methods 0.000 claims description 9
- 239000007787 solid Substances 0.000 claims description 2
- 239000011248 coating agent Substances 0.000 claims 1
- 238000000576 coating method Methods 0.000 claims 1
- 239000000758 substrate Substances 0.000 description 20
- 239000000463 material Substances 0.000 description 9
- 229910052594 sapphire Inorganic materials 0.000 description 5
- 239000010980 sapphire Substances 0.000 description 5
- 239000000203 mixture Substances 0.000 description 4
- 239000002019 doping agent Substances 0.000 description 3
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 3
- 229910052737 gold Inorganic materials 0.000 description 3
- 239000010931 gold Substances 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 150000002739 metals Chemical class 0.000 description 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- -1 III-nitride Substances 0.000 description 2
- 229910045601 alloy Inorganic materials 0.000 description 2
- 239000000956 alloy Substances 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 2
- 229910052451 lead zirconate titanate Inorganic materials 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 2
- 229910010271 silicon carbide Inorganic materials 0.000 description 2
- 238000012876 topography Methods 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 229910000807 Ga alloy Inorganic materials 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- QCEUXSAXTBNJGO-UHFFFAOYSA-N [Ag].[Sn] Chemical compound [Ag].[Sn] QCEUXSAXTBNJGO-UHFFFAOYSA-N 0.000 description 1
- BYDQGSVXQDOSJJ-UHFFFAOYSA-N [Ge].[Au] Chemical compound [Ge].[Au] BYDQGSVXQDOSJJ-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 238000005336 cracking Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- ALKZAGKDWUSJED-UHFFFAOYSA-N dinuclear copper ion Chemical compound [Cu].[Cu] ALKZAGKDWUSJED-UHFFFAOYSA-N 0.000 description 1
- 238000009713 electroplating Methods 0.000 description 1
- JVPLOXQKFGYFMN-UHFFFAOYSA-N gold tin Chemical compound [Sn].[Au] JVPLOXQKFGYFMN-UHFFFAOYSA-N 0.000 description 1
- 229910052738 indium Inorganic materials 0.000 description 1
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- LQBJWKCYZGMFEV-UHFFFAOYSA-N lead tin Chemical compound [Sn].[Pb] LQBJWKCYZGMFEV-UHFFFAOYSA-N 0.000 description 1
- HFGPZNIAWCZYJU-UHFFFAOYSA-N lead zirconate titanate Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Ti+4].[Zr+4].[Pb+2] HFGPZNIAWCZYJU-UHFFFAOYSA-N 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 229910003465 moissanite Inorganic materials 0.000 description 1
- 238000001451 molecular beam epitaxy Methods 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 230000006911 nucleation Effects 0.000 description 1
- 238000010899 nucleation Methods 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 239000004038 photonic crystal Substances 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 229910000679 solder Inorganic materials 0.000 description 1
- 238000005476 soldering Methods 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 238000001429 visible spectrum Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
- H01L33/52—Encapsulations
- H01L33/54—Encapsulations having a particular shape
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/005—Processes
- H01L33/0093—Wafer bonding; Removal of the growth substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/005—Processes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
- H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
- H01L33/382—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending partially in or entirely through the semiconductor body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
- H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
- H01L2933/0008—Processes
- H01L2933/0016—Processes relating to electrodes
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Led Devices (AREA)
- Led Device Packages (AREA)
Abstract
장치는 n형 영역(22)과 p형 영역(26) 사이에 배치된 발광층(24)을 포함하는 반도체 구조를 포함한다. 반도체 구조는 n 콘택 영역(23) 및 p 콘택 영역(25)을 포함한다. n 콘택 영역(23)의 단면은 n형 영역(22)을 노출시키기 위해 발광층(24) 및 p형 영역(26)의 부분들이 제거된 복수의 제1 영역(28)을 포함한다. 복수의 제1 영역(28)은 발광층(24) 및 p형 영역(26)이 장치 내에 남아 있는 복수의 제2 영역(27)에 의해 분리된다. 장치는 p 콘택 영역(25) 내에 반도체 구조 위에 형성된 제1 금속 콘택(40) 및 n 콘택 영역(23) 내에 반도체 구조 위에 형성된 제2 금속 콘택(38)을 더 포함한다. 제2 금속 콘택(38)은 n 콘택 영역(23) 내의 제2 영역들(27) 중 적어도 하나와 전기적으로 접촉한다.
Description
본 발명은 p형 영역 및 발광층을 통해 에칭된 n형 영역으로의 복수의 개구를 갖는 반도체 구조의 표면 상에 배치된 n-콘택을 갖는 플립칩 반도체 발광 장치에 관한 것이다.
발광 다이오드(LED), 공진 공동 발광 다이오드(RCLED), 수직 공동 레이저 다이오드(VCSEL) 및 에지 발광 다이오드를 포함하는 반도체 발광 장치들은 현재 이용 가능한 가장 효율적인 광원들에 속한다. 가시 스펙트럼에 걸쳐 동작할 수 있는 고휘도 발광 장치들의 제조에서 현재 중요한 재료 시스템들은 III-V족 반도체들, 특히 III-질화물 재료들로도 지칭되는 갈륨, 알루미늄, 인듐 및 질소의 이원, 삼원 및 사원 합금들을 포함한다. 통상적으로, III-질화물 발광 장치들은 금속-유기 화학 기상 증착(MOCVD), 분자 빔 에피텍시(MBE) 또는 다른 에피텍시 기술들에 의해 사파이어, 실리콘 탄화물, III-질화물, 합성물 또는 다른 적절한 기판 상에 상이한 조성들 및 도펀트 농도들의 반도체 층들의 스택을 에피텍시 방식으로 성장시킴으로써 제조된다. 스택은 종종 기판 위에 형성된, 예를 들어 Si로 도핑된 하나 이상의 n형 층들, n형 층 또는 층들 위에 형성된 액티브 영역 내의 하나 이상의 발광층들, 및 액티브 영역 위에 형성된, 예를 들어 Mg로 도핑된 하나 이상의 p형 층들을 포함한다. n형 및 p형 영역들 상에 전기적 콘택들이 형성된다.
미국 특허 출원 2007-0096130은 "LED 다이를 서브마운트에 본딩한 후에 성장 기판(예로서, 사파이어)을 제거하는 레이저 리프트-오프 프로세스를 이용하여 LED 구조를 형성하기 위한 프로세스"를 설명하고 있다. LED 다이를 지지하기 위해 서브마운트와 다이 사이에 언더필(underfill)을 사용해야 하는 필요를 없애기 위해, 실질적으로 동일 평면 내에 있는 애노드 및 캐소드 전극들을 LED 다이의 하면 상에 형성하였고, 전극들은 LED 구조의 배면의 적어도 85%를 커버한다. 서브마운트는 실질적으로 동일 평면 내의 애노드 및 캐소드 전극들의 대응하는 레이아웃을 갖는다.
LED 다이 전극들 및 서브마운트 전극들은 LED 다이의 사실상 전체 표면이 전극들 및 서브마운트에 의해 지지되도록 함께 상호접속된다. 언더필이 사용되지 않는다. 초음파 또는 열초음파 금속 대 금속 상호 확산(금-금, 구리-구리, 다른 유연한 금속들 또는 이들의 조합), 또는 금-주석, 금-게르마늄, 주석-은, 주석-납 또는 다른 유사한 합금 시스템들 등의 상이한 합금 조성들을 갖는 솔더링과 같은, LED 대 서브마운트 상호접속을 위한 상이한 방법들이 이용될 수 있다.
이어서, 성장 기판과 LED 층들의 계면에 있는 물질을 제거하는 레이저 리프트-오프 프로세스를 이용하여, LED 층들로부터 LED 구조의 상부를 형성하는 성장 기판이 제거된다. 레이저 리프트-오프 프로세스 동안 생성되는 매우 높은 압력들은 전극들 및 서브마운트에 의한 LED 층들의 대면적 지지로 인해 LED 층들을 손상시키지 않는다. 다른 기판 제거 프로세서들도 사용될 수 있다.
본 발명의 목적은 n형 영역을 노출시키기 위해 p형 영역 및 발광층을 통해 에칭된 복수의 개구를 갖는 반도체 구조의 표면 상에 n-콘택을 형성하는 것이다. 일부 실시예들에서, 개구들은 에칭에 의해 노출된 n형 영역의 상부와 p형 영역의 상부 간의 높이 차이를 보상하기 위한 두꺼운 콘택을 필요로 하지 않고 기판 제거 동안에 반도체 구조가 적절히 지지될 만큼 충분히 작고 서로 충분히 이격될 수 있다.
일부 실시예들에서, 장치는 n형 영역과 p형 영역 사이에 배치된 발광층을 포함하는 반도체 구조를 포함한다. 반도체 구조는 n 콘택 영역 및 p 콘택 영역을 포함한다. n 콘택 영역의 단면은 n형 영역을 노출시키기 위해 발광층 및 p형 영역의 부분들이 제거된 복수의 제1 영역을 포함한다. 복수의 제1 영역은 발광층 및 p형 영역이 장치 내에 남아 있는 복수의 제2 영역에 의해 분리된다. 장치는 p 콘택 영역 내에 반도체 구조 위에 형성된 제1 금속 콘택 및 n 콘택 영역 내에 반도체 구조 위에 형성된 제2 금속 콘택을 더 포함한다. 제2 금속 콘택은 n 콘택 영역 내의 제2 영역들 중 적어도 하나와 전기적으로 접촉한다.
도 1은 두꺼운 n 콘택을 갖는 플립칩 반도체 발광 장치의 단면도이다.
도 2는 n형 영역의 부분들을 노출시키기 위한 에칭 후의 III-질화물 반도체 구조의 일부를 나타낸다.
도 3은 두꺼운 금속 층을 형성하고 패터닝한 후의 도 2의 구조를 나타낸다.
도 4는 마운트에 본딩된 III-질화물 발광 장치를 나타낸다.
도 2는 n형 영역의 부분들을 노출시키기 위한 에칭 후의 III-질화물 반도체 구조의 일부를 나타낸다.
도 3은 두꺼운 금속 층을 형성하고 패터닝한 후의 도 2의 구조를 나타낸다.
도 4는 마운트에 본딩된 III-질화물 발광 장치를 나타낸다.
미국 특허 출원 2007-0096130에서 전술한 바와 같은 대면적 금속 콘택들을 갖는 장치들에서는, LED 다이 전극들 및 서브마운트 전극들의 토포그래피의 근소한 변화들을 극복하기 위해, 본딩 동안에 큰 본딩 압력 및 초음파 전력이 필요할 수 있다. 공격적인 본딩 조건들은 본딩 동안에 LED 내의 반도체 재료에 손상을 유발할 수 있다. 공격적인 본딩 조건들은 전극들의 큰 면적으로 인한, 본딩 동안의 전극들의 컴플라이언스(즉, 변형 및 붕괴)의 부족 때문에 필요할 수 있다.
하나의 솔루션이 본 명세서에 참고로 반영된 미국 출원 제12/397,392호, "Compliant Bonding Structures for Semiconductor Devices"에서 제안되어 있다. 컴플라이언트 본딩 구조가 LED 다이와 마운트 사이에 배치된다. 컴플라이언트 본딩 구조는 LED 다이 상에, 마운트 상에 또는 LED 다이 및 마운트 양자 상에 배치될 수도 있다. 본딩 동안, 컴플라이언트 구조가 붕괴되고 리플로우되어, 강건한 전기적, 열적, 기계적 접속을 형성하며, 이는 공격적인 본딩 조건들을 필요로 하지 않을 수 있고, LED 다이 및 마운트의 토포그래피의 근소한 변화들을 보상할 수 있다.
p 콘택 및 n 콘택 양자가 반도체 구조의 동일 면 상에 형성되는 2007-0096130 및 US 12/397,392의 구조들과 같은 III-질화물 플립칩 장치들은 매립된 n형 영역의 일부를 노출시키기 위한 에칭을 필요로 한다. 그러한 장치가 도 1에 도시되어 있다. 성장 기판(10) 위에 n형 영역(12), 발광 영역(14) 및 p형 영역(16)을 포함하는 반도체 구조가 성장된다. n형 영역의 일부를 노출시키기 위해 발광 영역(14) 및 p형 영역(16)의 일부가 에칭된다. 장치를 마운트에 본딩하기 위한 편평한 표면을 형성하기 위해, p 콘택(18)이 형성되는 p형 영역의 표면과 n 콘택(20)이 형성되는 n형 영역의 표면 사이의 높이 차이를 보상하기 위한 구조가 포함되어야 한다. 높이 보상 구조는 통상적으로 양 콘택들을 최상 표면으로 재분배할 수 있는 절연체/금속층 스택, 또는 도 1에 도시된 바와 같은 두꺼운 금속 n 콘택(20)이다. 금속간 절연층은 장치의 제조를 복잡하게 하고, 절연체 파괴로 인해 전기적 단락을 유발할 수 있으며, p 콘택 표면과 동일 평면을 이루도록 제조되는 두꺼운 금속 n 콘택들은 제조가 어렵고 그리고/또는 비용이 많이 들 수 있다.
본 발명의 실시예들에서, n 금속 콘택이 형성되는 영역에서는, 에칭을 위해 반도체 구조의 일부가 노출되고, 작은 영역들의 그룹이 보호된다. 보호 영역들에는, 발광층, p형 영역 및 p 콘택 금속이 잔류하여, 노출된 n형 재료의 영역에 의해 둘러싸인 미크론 스케일의 반도체 섬들 또는 범프들을 형성한다. 범프들은 예컨대 직경이 3 미크론, 중심 대 중심 간격이 8 미크론일 수 있으며, 따라서 n 콘택 영역의 14%를 차지할 수 있다. 포토레지스트를 웨이퍼에 도포하고, 리소그라피를 이용하여 n 콘택 영역 및 반도체 범프들의 영역을 열고, 또한 p 콘택의 적어도 일부를 연다. AlNiTiAu 스택과 같은 금속이 레지스트 위에 증착되고, 리프트 오프에 의해 금속막이 패터닝된다. 금속이 에칭된 영역들을 커버하는 곳에 n 콘택이 형성되고, 금속이 p 콘택 영역을 커버하는 곳에 동일 평면의 p 콘택이 형성된다. 마운트에 대한 본딩 동안, 컨포멀 콘택은 전술한 바와 같은 컴플라이언트 본딩 구조로서 작용할 수 있다. 일부 실시예들에서, p 콘택의 영역 내의 포토레지스트 개구들은 n 콘택의 영역 내의 반도체 범프들과 유사한 패턴의 복수의 범프를 형성한다. p 콘택 및 n 콘택 영역들 내의 범프들은 정확히 동일 평면을 이루어, 프로세스에서 조정을 필요로 하지 않을 수 있으며, 전체 본딩 구조는 컴플라이언트 구조가 될 수 있다.
도 2 및 3은 본 발명의 실시예들에 따른 구조의 형성을 도시한다.
도 2에는, 임의의 적절한 성장 기판일 수 있고, 통상적으로 사파이어 또는 SiC인 성장 기판(10) 위에 n형 영역, 발광 또는 액티브 영역 및 p형 영역을 포함하는 반도체 구조가 성장되어 있다. 기판(10) 위에 먼저 n형 영역(22)이 성장된다. n형 영역(22)은 예를 들어, n형이거나 의도적으로 도핑되지 않을 수 있는 버퍼층들 또는 핵형성 층들, 성장 기판의 후속 릴리스 또는 기판 제거 후의 반도체 구조의 씨닝(thinning)을 용이하게 하도록 설계된 릴리스 층들, 및 발광 영역이 효율적으로 광을 방출하는 데 바람직한 특정 광학 또는 전기적 특성들을 위해 설계된 n형 또는 심지어 p형 장치 층들과 같은 예비 층들을 포함하는 상이한 조성들 및 도펀트 농도의 다수의 층을 포함할 수 있다.
n형 영역(22) 위에 발광 또는 액티브 영역(24)이 성장된다. 적절한 발광 영역들의 예들은 단일의 두껍거나 얇은 발광층, 또는 장벽층들에 의해 분리된 다수의 얇거나 두꺼운 양자 우물 발광층을 포함하는 다중 양자 우물 발광 영역을 포함한다. 예를 들어, 다중 양자 우물 발광 영역은 100Å 이하의 두께를 각각 갖는 장벽들에 의해 분리된 25Å 이하의 두께를 각각 갖는 다수의 발광층을 포함할 수 있다. 일부 실시예들에서, 장치 내의 각각의 발광층의 두께는 50Å보다 두껍다.
발광 영역(24) 위에 p형 영역(26)이 성장된다. n형 영역과 같이, p형 영역은 의도적으로 도핑되지 않은 층들 또는 n형 층들을 포함하는 상이한 조성, 두께 및 도펀트 농도의 다수의 층을 포함할 수 있다.
p 콘택으로 사용되는 하나 이상의 금속들(32)이 p형 영역(26) 위에 형성된다. p 콘택(32)은 예를 들어 p형 영역과 직접 접촉하거나 근접하는 은과 같은 반사 금속, 및 반사 금속 위에 형성된 보호 재료, 종종 금속을 포함할 수 있다.
이어서, 이 구조를 마스킹하고 에칭하여, 도 2에 도시된 구조를 형성한다. 단일 에칭 단계에서, p형 영역(26) 및 발광 영역(24)의 부분들을 제거하여 트렌치를 형성하고, 그에 의해 n형 영역(22)의 넓은 영역(30) 및 여러 개의 더 좁은 영역(28)을 노출시킨다. 도 2는 넓은 영역(30)을 통과하는 파선에 의해 분리된 p 콘택 영역(25) 및 n 콘택 영역(23)을 도시한다. 도 2에는 완전한 장치에 대한 p 콘택 및 n 콘택 영역들의 일부만이 도시된다는 것을 이해해야 한다. 넓은 영역(30)은 p 콘택과 n 콘택을 전기적으로 절연한다.
넓은 영역(30)의 폭은 예를 들어 일부 실시예들에서 20 내지 30 미크론일 수 있다. 도 4를 참조하여 후술하는 바와 같이, n형 및 p형 영역들 위에 컴플라이언트 금속 본딩 구조들이 형성될 수 있다. 도 5와 관련하여 후술하는 바와 같이, 장치가 마운트에 본딩될 때, 컴플라이언트 금속 본딩 구조들이 붕괴되어 확산된다. 일부 실시예들에서, 넓은 영역(30)에 대한 20 미크론보다 좁은 폭은 n 콘택과 p 콘택을 전기적으로 절연하기에 불충분할 수 있는데, 그 이유는 컴플라이언트 본딩 구조들이 본딩 동안 변형 후에 확산되고, 통상적으로 대형 다이 본딩 도구들이 배치 정밀도에 있어서 15 미크론보다 큰 공차를 갖기 때문이다. 영역(30)의 폭은 범프들의 확산 및 다이 본딩 도구들의 배치 정밀도를 수용한다. 일부 실시예들에서는, 장치를 마운트에 본딩한 후, 성장 기판이 제거된다. 일부 실시예들에서, 넓은 영역(30)에 대한 30 미크론보다 넓은 폭은 성장 기판 제거 동안 반도체 구조를 충분히 지지하지 못하여, 반도체 구조에 균열 또는 기타 손상을 유발할 수 있다. 30 미크론보다 큰 갭들(30)이 필요한 경우에는 언더필이 추가될 수 있다.
일부 실시예들에서, 좁은 영역들(28)은 원형, 정사각형 또는 임의의 다른 적절한 형상인, 반도체 구조 내에 형성된 구멍들이다. p형 영역 및 발광층의 잔여 부분들(27)은 구멍들이 형성되는 연속 영역을 형성한다. 좁은 영역들(28)은 예를 들어 직경이 1 내지 5 미크론일 수 있다. 가장 가까운 이웃하는 좁은 영역들의 중심들은 예를 들어 4 내지 8 미크론 떨어질 수 있다. 일례에서, 좁은 영역들(28)은 6 미크론 중심들 상에 형성된 3 미크론 직경의 원형 구멍들이다. 구멍들의 깊이는 콘택을 형성하기에 적합한 n형 영역 내의 층에 도달하기에 충분하며, 일례에서는 약 2 미크론이다.
일부 실시예들에서, 좁은 영역들(28)은 구멍들이 아니라 연속적인 영역이다. p형 영역 및 발광층의 잔여 부분들의 기둥들(27)은 연속 영역에 배치된다. 기둥들(27)은 원형, 정사각형 또는 임의의 다른 적절한 형상일 수 있다. 기둥들(27)은 예를 들어 직경이 1 내지 5 미크론일 수 있다. 가장 가까운 이웃 기둥들(27)의 중심들은 예를 들어 4 내지 8 미크론 떨어질 수 있다. 일례에서, 기둥들(27)은 원형이고, 직경이 3 미크론이고, 6 미크론 중심들 상에 형성된다.
도 3에 도시된 구조에서는, 도 2에 도시된 장치 위에 예를 들어 전기 도금 또는 스퍼터링에 의해 두꺼운 금속이 형성된다. 이 금속은 상면들 및 에칭된 골짜기들을 균일하게 코팅하며, 구조의 측벽들을, 더 적지만, 상면들 및 골짜기들 모두를 전기적으로 접속하기에 충분할 정도로 코팅한다. 이를테면 넓은 영역(30) 내의 그리고 콘택 범프들(40) 사이의 두꺼운 금속층의 부분들은 예를 들어 리프트 오프에 의해 제거된다. n 콘택 영역(23)에 남은 두꺼운 금속층은 n 콘택(38)을 형성하며, 이 n 콘택은 두꺼운 금속층이 도 2에 도시된 불균일한 텍스처 표면 위에 형성되었으므로 여러 개의 콘택 범프를 포함한다. n 콘택(38)은 개구들(28) 내의 n형 영역(22), 및 개구들(28) 사이에 남은 작은 반도체 영역들(27)에 남은 p형 영역(26) 및 p 콘택 금속(29) 모두에 전기적으로 접속된다. n 콘택(38)이 n형 영역(22) 및 p형 영역(26) 모두에 접속되어 단락을 유발하므로, 개구들(28) 사이에 남은 작은 반도체 영역들에 남은 액티브 영역에서는 광이 생성되지 않는다. n형 III-질화물 재료에서는 전류가 쉽게 확산되므로, n 콘택(38)에 의해 개구들(28) 바닥의 n형 영역(22)으로 주입되는 전류는 장치를 순방향으로 바이어스하기에 충분하다.
일부 실시예들에서는, 두꺼운 금속층을 형성하기 전에, 실리콘 질화물 층과 같은 절연층으로 장치를 코팅한다. 절연층은 n 콘택 및 p 콘택 영역들로부터 제거되지만, 넓은 영역(30)의 바닥 및 측벽들 상에 그리고 p 콘택 영역의 측벽들 상에는 남는다.
n 콘택(38) 및 p 콘택 범프들(40)을 형성하는 두꺼운 금속은 예를 들어 150 GPa 미만의 영률을 갖는 컴플라이언트 금속일 수 있다. 적절한 금속들의 예들은 약 78 GPa의 영률을 갖는 금, 약 110 내지 128 GPa의 영률을 갖는 구리 및 약 70 GPa의 영률을 갖는 알루미늄을 포함한다.
일부 실시예들에서, p 콘택(32) 상에 형성된 콘택 범프들(40)은 도 2를 참조하여 전술한 바와 같이 형성된, 장치의 n 콘택 영역들 상의 좁은 영역들(28)과 크기 및 간격이 유사하지만, 그럴 필요는 없다. 콘택 범프들(40)은 예를 들어 원형, 정사각형 또는 임의의 다른 적절한 형상일 수 있다. 콘택 범프들은 예를 들어 직경이 1 내지 5 미크론일 수 있다. 가장 가까운 이웃 콘택 범프들(40)의 중심들은 예를 들어 4 내지 8 미크론 떨어질 수 있다. 일례에서, 콘택 범프들(40)은 6 미크론 중심들 상에 형성된 3 미크론 직경의 원형 범프들이다. 콘택 범프들은 예를 들어 높이가 1 내지 5 미크론일 수 있다.
이어서, 도 3에 도시된 구조는 도 4에 도시된 바와 같이 마운트 상에 뒤집혀서 실장될 수 있다. 콘택 범프들은 도 3에 도시된 n 콘택(38) 내의 범프들 및 p 콘택(32) 상의 콘택 범프들(40)과 정렬되도록 마운트 상에 형성될 수 있다. 콘택 범프들은 LED 다이 및 마운트 중 하나 상에만 또는 양자 상에 형성될 수 있다. LED 다이(43)는 LED 다이와 마운트 사이에 압력을 가함으로써 마운트(41)에 접속될 수 있다. 압력은 초음파 에너지, 열 또는 이들 양자를 동반할 수 있다. 초음파 에너지 및 열 중 하나 또는 양자의 추가는 본드를 형성하는 데 필요한 압력을 줄일 수 있다. 마운트 상에 형성된 콘택 범프들 및/또는 LED 다이 상에 형성된 콘택 범프들은 본딩 동안 소성 변형을 겪으며(즉, 이들은 이들의 원래 형상으로 복귀하지 않는다), LED 다이 상의 n 콘택과 마운트 사이의(46) 그리고 LED 다이 상의 p 콘택과 마운트 사이의(48) 연속적인 또는 거의 연속적인 금속 지지물들을 형성한다. 솔더와 달리, 콘택 범프들은 본딩 동안에 고체 상태로 유지된다.
초음파 본딩 동안, LED 다이는 마운트 상에 배치된다. 본드 헤드가 LED 다이의 상면에, 사파이어 상에 성장된 III-질화물 장치의 경우에는 종종 사파이어 성장 기판(10)의 상면에 배치된다. 본드 헤드는 초음파 트랜스듀서에 접속된다. 초음파 트랜스듀서는 예를 들어 PZT(lead zirconate titanate) 층들의 스택일 수 있다. 시스템이 고주파로 공진하게 하는 주파수로(종종 수십 또는 수백 kHz 정도의 주파수로) 트랜스듀서에 전력을 인가할 때, 트랜스듀서는 진동하기 시작하며, 이어서 본드 헤드 및 LED 다이가 종종 수 미크론 정도의 진폭으로 진동하게 한다. 진동은 마운트 상의 콘택 범프들(38, 40) 및 구조들의 금속 격자 내의 원자들이 상호 확산하여 야금학적으로 연속적인 조인트를 형성하게 한다. 본딩 동안에 열 및/또는 압력이 추가될 수 있다. 초음파 본딩 동안, 콘택 범프들(38, 40)과 같은 컴플라이언트 본딩 구조들이 붕괴되고 리플로우된다.
일부 실시예들에서, 장치의 상이한 부분들에 위치하는 콘택 범프들의 특성들 및 배열은 상이한 성질들을 가질 수 있다. 예컨대, 콘택 범프들은 기판 제거 동안에 더 큰 지지를 필요로 하는 장치의 영역들에서 더 크고 그리고/또는 서로 더 가깝게 이격될 수 있다. 예를 들어, n형 영역을 노출시키기 위해 발광 및 p형 영역들의 부분들이 에칭되는 곳에 가까운 영역들에서, 잔여 p형 재료는 에칭으로 인해 약간 얇아질 수 있다. 이러한 영역들에서는, 더 얇은 반도체 재료에 더 큰 지지를 제공하기 위해 콘택 범프들이 더 크고 그리고/또는 더 가깝게 이격될 수 있다.
LED 다이(43)를 마운트(41)에 본딩한 후, 반도체 층들이 성장된 성장 기판이 예를 들어 레이저 리프트 오프, 에칭 또는 특정 성장 기판에 적절한 임의의 다른 기술에 의해 제거될 수 있다. 성장 기판을 제거한 후, 예를 들어 광 전기 화학 에칭에 의해 반도체 구조가 얇아질 수 있으며, 그리고/또는 표면이 예를 들어 광결정 구조를 갖도록 거칠어지거나 패터닝될 수 있다. 기판 제거 후에 LED(43) 위에 렌즈, 파장 변환 재료, 또는 이 분야에 공지된 다른 구조가 배치될 수 있다.
전술한 장치들에서는, 단일의 큰 오목 개구가 아니라, p형 및 발광 영역들 내에 형성된 일련의 작은 개구들 위에 n 콘택이 형성된다. 결과적으로, 장치의 n 콘택 측의 반도체 구조는 도 3에 도시된 콘택(38)에 의해 충분히 지지될 수 있다. 도 1에 도시된 두꺼운 n 콘택과 같은 별도의 빌트업(built-up) 구조가 필요하지 않다.
본 발명을 상세히 설명하였지만, 이 분야의 기술자들은 본 명세서가 주어질 때 본 명세서에 설명된 발명의 개념의 사상으로부터 벗어나지 않고 본 발명에 대해 변경들이 이루어질 수 있다는 것을 알 것이다. 따라서, 본 발명의 범위는 도시되고 설명된 특정 실시예들로 한정되는 것을 의도하지 않는다.
Claims (14)
- 장치로서,
n형 영역과 p형 영역 사이에 배치된 발광층; n 콘택 영역 및 p 콘택 영역 - 상기 n 콘택 영역의 단면은 상기 n형 영역을 노출시키기 위해 상기 발광층 및 p형 영역의 부분들이 제거된 복수의 제1 영역을 포함하고, 상기 복수의 제1 영역은 상기 발광층 및 p형 영역이 잔류하는 복수의 제2 영역에 의해 분리되고, 상기 복수의 제1 영역은 반도체 구조 내에 형성된 구멍들을 포함하고 상기 복수의 제2 영역은 연속 영역을 형성함 -; 및 상기 n 콘택 영역과 상기 p 콘택 영역 사이에 배치된 트렌치를 포함하는 상기 반도체 구조;
상기 p 콘택 영역 내에 상기 반도체 구조 위에 형성된 제1 금속 콘택 - 상기 제1 금속 콘택은 복수의 범프를 형성함 -; 및
상기 n 콘택 영역 내에 상기 반도체 구조 위에 형성된 제2 금속 콘택 - 상기 제2 금속 콘택은 상기 n 콘택 영역의 상기 제1 영역들에 대응하는 복수의 오목부를 포함함 -
을 포함하고,
상기 제2 금속 콘택은 상기 n 콘택 영역 내의 잔류하는 p형 영역 및 노출된 n형 영역 양쪽 모두와 전기적으로 접촉하는 장치. - 제1항에 있어서, 상기 트렌치는 상기 제1 금속 콘택을 상기 제2 금속 콘택으로부터 전기적으로 절연하는 장치.
- 제1항에 있어서, 상기 구멍들은 폭이 1 내지 5 미크론인 장치.
- 제3항에 있어서, 가장 가까운 이웃 구멍들의 중심들은 4 내지 8 미크론 이격되는 장치.
- 삭제
- 삭제
- 제1항에 있어서, 상기 제2 금속 콘택의 단면은 골짜기들에 의해 분리된 복수의 언덕을 포함하는 장치.
- 제1항에 있어서, 상기 트렌치의 측벽에 배치된 절연층을 더 포함하는 장치.
- n형 영역과 p형 영역 사이에 배치된 발광층을 포함하는 반도체 구조를 에칭하여, n 콘택 영역 - 상기 n 콘택 영역의 단면은 상기 n형 영역을 노출시키기 위해 상기 발광층 및 p형 영역의 부분들이 제거된 복수의 제1 영역을 포함하고, 상기 복수의 제1 영역은 상기 발광층 및 p형 영역이 잔류하는 복수의 제2 영역에 의해 분리되고, 상기 복수의 제1 영역은 상기 반도체 구조 내에 형성된 구멍들을 포함하고 상기 복수의 제2 영역은 연속 영역을 형성함 -, 및 상기 n 콘택 영역과 p 콘택 영역 사이에 배치된 트렌치를 형성하는 단계; 및
상기 p 콘택 영역 위의 제1 금속 콘택 및 상기 n 콘택 영역 위의 제2 금속 콘택을 형성하는 단계
를 포함하고,
상기 제1 금속 콘택은 복수의 금속 범프를 포함하고, 상기 제2 금속 콘택은 상기 n 콘택 영역의 상기 제1 영역들에 대응하는 복수의 오목부를 포함하고,
상기 제2 금속 콘택은 상기 n 콘택 영역의 잔류하는 p형 영역 및 노출된 n형 영역 양쪽 모두와 전기적으로 접촉하는 방법. - 삭제
- 제9항에 있어서, 상기 반도체 구조를 마운트에 본딩하는 단계를 더 포함하고, 본딩은 상기 복수의 금속 범프가 붕괴되게 하며, 따라서 붕괴된 범프들은 반도체 장치를 상기 마운트에 전기적으로, 기계적으로 접속하고, 상기 금속 범프들은 본딩 동안 고체 상태로 유지되는 방법.
- 제9항에 있어서, 상기 복수의 금속 범프는 150 GPa보다 낮은 영률을 갖는 금속을 포함하는 방법.
- 제9항에 있어서, 상기 복수의 금속 범프 각각은 1 내지 5 미크론의 폭 및 1 내지 5 미크론의 높이를 갖고,
가장 가까운 이웃 범프들은 4 내지 8 미크론 이격되는 방법. - 제9항에 있어서,
상기 반도체 구조를 절연층으로 코팅하는 단계; 및
상기 트렌치의 측벽에 상기 절연층이 남도록 상기 n 및 p 콘택 영역들로부터 상기 절연층을 제거하는 단계
를 더 포함하는 방법.
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US12/487,314 US8089091B2 (en) | 2009-06-18 | 2009-06-18 | Semiconductor light emitting device with a contact formed on a textured surface |
| US12/487,314 | 2009-06-18 | ||
| PCT/IB2010/052374 WO2010146489A1 (en) | 2009-06-18 | 2010-05-27 | Semiconductor light emitting device with a contact formed on a textured surface |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020177010498A Division KR101829792B1 (ko) | 2009-06-18 | 2010-05-27 | 텍스처 표면 상에 형성된 콘택을 갖는 반도체 발광 장치 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20120051647A KR20120051647A (ko) | 2012-05-22 |
| KR101729662B1 true KR101729662B1 (ko) | 2017-04-24 |
Family
ID=42670649
Family Applications (2)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020177010498A KR101829792B1 (ko) | 2009-06-18 | 2010-05-27 | 텍스처 표면 상에 형성된 콘택을 갖는 반도체 발광 장치 |
| KR1020127001306A KR101729662B1 (ko) | 2009-06-18 | 2010-05-27 | 텍스처 표면 상에 형성된 콘택을 갖는 반도체 발광 장치 |
Family Applications Before (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020177010498A KR101829792B1 (ko) | 2009-06-18 | 2010-05-27 | 텍스처 표면 상에 형성된 콘택을 갖는 반도체 발광 장치 |
Country Status (7)
| Country | Link |
|---|---|
| US (3) | US8089091B2 (ko) |
| EP (1) | EP2443670B1 (ko) |
| JP (3) | JP5838155B2 (ko) |
| KR (2) | KR101829792B1 (ko) |
| CN (2) | CN105720177A (ko) |
| TW (1) | TWI499088B (ko) |
| WO (1) | WO2010146489A1 (ko) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8581229B2 (en) | 2009-11-23 | 2013-11-12 | Koninklijke Philips N.V. | III-V light emitting device with thin n-type region |
| EP3568873B1 (en) * | 2017-01-13 | 2023-11-08 | Massachusetts Institute of Technology | A method of forming a multilayer structure for a pixelated display and a multilayer structure for a pixelated display |
| US11024611B1 (en) * | 2017-06-09 | 2021-06-01 | Goertek, Inc. | Micro-LED array transfer method, manufacturing method and display device |
| DE102017117164A1 (de) * | 2017-07-28 | 2019-01-31 | Osram Opto Semiconductors Gmbh | Optoelektronischer Halbleiterchip, Hochvolthalbleiterchip und Verfahren zur Herstellung eines optoelektronischen Halbleiterchips |
| TWI802155B (zh) * | 2021-12-17 | 2023-05-11 | 友達光電股份有限公司 | 光源模組 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005158788A (ja) * | 2003-11-20 | 2005-06-16 | Matsushita Electric Works Ltd | 半導体発光素子 |
| JP2005322722A (ja) * | 2004-05-07 | 2005-11-17 | Korai Kagi Kofun Yugenkoshi | 発光ダイオード |
| KR100682255B1 (ko) | 2005-09-27 | 2007-02-15 | 엘지전자 주식회사 | 수직형 발광 다이오드의 제조방법 |
| US20080054290A1 (en) * | 2006-09-05 | 2008-03-06 | Epistar Corporation | Light emitting device and the manufacture method thereof |
Family Cites Families (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8005A (en) * | 1851-04-01 | He ne y bo o t | ||
| US6455878B1 (en) * | 2001-05-15 | 2002-09-24 | Lumileds Lighting U.S., Llc | Semiconductor LED flip-chip having low refractive index underfill |
| US6828596B2 (en) * | 2002-06-13 | 2004-12-07 | Lumileds Lighting U.S., Llc | Contacting scheme for large and small area semiconductor light emitting flip chip devices |
| US20040188696A1 (en) * | 2003-03-28 | 2004-09-30 | Gelcore, Llc | LED power package |
| CN1324719C (zh) * | 2004-04-01 | 2007-07-04 | 光磊科技股份有限公司 | 一种发光二极管 |
| US7436066B2 (en) * | 2004-10-19 | 2008-10-14 | Nichia Corporation | Semiconductor element |
| US7679097B2 (en) * | 2004-10-21 | 2010-03-16 | Nichia Corporation | Semiconductor light emitting device and method for manufacturing the same |
| US7625778B2 (en) * | 2005-06-08 | 2009-12-01 | Chunghwa Picture Tubes, Ltd. | Method of manufacturing a substrate-free flip chip light emitting diode |
| US7736945B2 (en) * | 2005-06-09 | 2010-06-15 | Philips Lumileds Lighting Company, Llc | LED assembly having maximum metal support for laser lift-off of growth substrate |
| US7754507B2 (en) * | 2005-06-09 | 2010-07-13 | Philips Lumileds Lighting Company, Llc | Method of removing the growth substrate of a semiconductor light emitting device |
| JP2007157852A (ja) * | 2005-12-01 | 2007-06-21 | Sony Corp | 半導体発光素子およびその製造方法 |
| CN100585885C (zh) * | 2006-01-27 | 2010-01-27 | 杭州士兰明芯科技有限公司 | 蓝宝石衬底粗糙化的发光二极管及其制造方法 |
| JP2007214260A (ja) * | 2006-02-08 | 2007-08-23 | Matsushita Electric Ind Co Ltd | 半導体発光素子およびその製造方法 |
| TWI355096B (en) * | 2006-12-29 | 2011-12-21 | Epistar Corp | Light-emitting diode structure and method for manu |
| JP2008192782A (ja) * | 2007-02-05 | 2008-08-21 | Toyota Central R&D Labs Inc | 電極及びそれを有するｉｉｉ族窒化物系化合物半導体発光素子 |
| WO2009057241A1 (ja) * | 2007-11-01 | 2009-05-07 | Panasonic Corporation | 半導体発光素子およびそれを用いた半導体発光装置 |
| US7875984B2 (en) | 2009-03-04 | 2011-01-25 | Koninklijke Philips Electronics N.V. | Complaint bonding structures for semiconductor devices |
| US8202741B2 (en) | 2009-03-04 | 2012-06-19 | Koninklijke Philips Electronics N.V. | Method of bonding a semiconductor device using a compliant bonding structure |
-
2009
- 2009-06-18 US US12/487,314 patent/US8089091B2/en active Active
-
2010
- 2010-05-27 CN CN201610215280.7A patent/CN105720177A/zh active Pending
- 2010-05-27 JP JP2012515585A patent/JP5838155B2/ja active Active
- 2010-05-27 EP EP10726300.6A patent/EP2443670B1/en active Active
- 2010-05-27 CN CN201080027275.4A patent/CN102804410B/zh active Active
- 2010-05-27 WO PCT/IB2010/052374 patent/WO2010146489A1/en active Application Filing
- 2010-05-27 KR KR1020177010498A patent/KR101829792B1/ko active IP Right Grant
- 2010-05-27 KR KR1020127001306A patent/KR101729662B1/ko active IP Right Grant
- 2010-06-15 TW TW099119552A patent/TWI499088B/zh active
-
2011
- 2011-12-06 US US13/311,606 patent/US8188508B2/en active Active
-
2012
- 2012-05-02 US US13/461,874 patent/US8314443B2/en active Active
-
2014
- 2014-11-07 JP JP2014226825A patent/JP6291400B2/ja active Active
-
2016
- 2016-12-28 JP JP2016255801A patent/JP6689185B2/ja active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005158788A (ja) * | 2003-11-20 | 2005-06-16 | Matsushita Electric Works Ltd | 半導体発光素子 |
| JP2005322722A (ja) * | 2004-05-07 | 2005-11-17 | Korai Kagi Kofun Yugenkoshi | 発光ダイオード |
| KR100682255B1 (ko) | 2005-09-27 | 2007-02-15 | 엘지전자 주식회사 | 수직형 발광 다이오드의 제조방법 |
| US20080054290A1 (en) * | 2006-09-05 | 2008-03-06 | Epistar Corporation | Light emitting device and the manufacture method thereof |
Also Published As
| Publication number | Publication date |
|---|---|
| CN102804410A (zh) | 2012-11-28 |
| EP2443670A1 (en) | 2012-04-25 |
| US8188508B2 (en) | 2012-05-29 |
| JP2017085144A (ja) | 2017-05-18 |
| US20120217533A1 (en) | 2012-08-30 |
| WO2010146489A1 (en) | 2010-12-23 |
| EP2443670B1 (en) | 2017-03-01 |
| US20120074457A1 (en) | 2012-03-29 |
| US20100320489A1 (en) | 2010-12-23 |
| CN102804410B (zh) | 2016-05-11 |
| JP2015057845A (ja) | 2015-03-26 |
| JP6291400B2 (ja) | 2018-03-14 |
| JP6689185B2 (ja) | 2020-04-28 |
| TWI499088B (zh) | 2015-09-01 |
| US8089091B2 (en) | 2012-01-03 |
| JP2012530374A (ja) | 2012-11-29 |
| KR20120051647A (ko) | 2012-05-22 |
| US8314443B2 (en) | 2012-11-20 |
| KR101829792B1 (ko) | 2018-02-19 |
| KR20170059460A (ko) | 2017-05-30 |
| TW201110418A (en) | 2011-03-16 |
| CN105720177A (zh) | 2016-06-29 |
| JP5838155B2 (ja) | 2015-12-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101743786B1 (ko) | 순응형 본딩 구조물을 이용하여 반도체 장치를 본딩하는 방법 | |
| KR101911580B1 (ko) | 반도체 장치를 지지 기판에 접착시키는 방법 | |
| US8053905B2 (en) | Compliant bonding structures for semiconductor devices | |
| JP6689185B2 (ja) | コンタクトが凹凸面上に形成された半導体発光デバイス、及びその製造方法 | |
| JP2014515559A (ja) | 発光デバイスを支持基板に取り付ける方法 | |
| JP2014515560A (ja) | 支持基板に接合された発光デバイス | |
| KR102129146B1 (ko) | 밀봉된 반도체 발광 장치 | |
| KR20120049282A (ko) | 반도체 발광 디바이스를 위한 반사성 접촉부 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant |