CN105720177A - 具有形成在有纹理的表面上的接触部的半导体发光器件 - Google Patents

具有形成在有纹理的表面上的接触部的半导体发光器件 Download PDF

Info

Publication number
CN105720177A
CN105720177A CN201610215280.7A CN201610215280A CN105720177A CN 105720177 A CN105720177 A CN 105720177A CN 201610215280 A CN201610215280 A CN 201610215280A CN 105720177 A CN105720177 A CN 105720177A
Authority
CN
China
Prior art keywords
contact region
region
metal contacts
contact
area
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201610215280.7A
Other languages
English (en)
Inventor
J.E.埃普勒
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koninklijke Philips NV
Lumileds LLC
Original Assignee
Koninklijke Philips Electronics NV
Philips Lumileds Lighing Co LLC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Koninklijke Philips Electronics NV, Philips Lumileds Lighing Co LLC filed Critical Koninklijke Philips Electronics NV
Publication of CN105720177A publication Critical patent/CN105720177A/zh
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005Processes
    • H01L33/0093Wafer bonding; Removal of the growth substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/52Encapsulations
    • H01L33/54Encapsulations having a particular shape
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005Processes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/382Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending partially in or entirely through the semiconductor body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008Processes
    • H01L2933/0016Processes relating to electrodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)
  • Led Device Packages (AREA)

Abstract

一种器件包括半导体结构,所述半导体结构包括布置在n型区域(22)与p型区域(26)之间的发光层(24)。所述半导体结构包括n接触区域(23)和p接触区域(25)。所述n接触区域(23)的横截面包括多个第一区域(28),其中移除了部分所述发光层(24)和p型区域(26)以暴露所述n型区域(22)。所述多个第一区域(28)由其中所述发光层(24)和p型区域(26)仍存在于所述器件中的多个第二区域(27)分隔。所述器件还包括在所述p接触区域(25)中的半导体结构上形成的第一金属接触部(40)以及在所述n接触区域(23)中的半导体结构上形成的第二金属接触部(38)。所述第二金属接触部(38)与所述n接触区域(23)中的第二区域(27)中的至少一个电接触。

Description

具有形成在有纹理的表面上的接触部的半导体发光器件
技术领域
本发明涉及具有布置在半导体结构的表面上的n接触部的倒装芯片半导体发光器件,该表面具有蚀刻通过p型区域和发光层的到达n型区域的多个开口。
背景技术
包括发光二极管(LED)、谐振腔发光二极管(RCLED)、垂直腔激光二极管(VCSEL)和边发射激光器的半导体发光器件属于最高效的当前可用光源之一。当前在能够跨越可见光谱进行操作的高亮度发光器件的制造中所关注的材料系统包括III-V族半导体,具体地,包括镓、铝、铟和氮的二元、三元和四元合金,也被称作III族氮化物材料。典型地,III族氮化物发光器件是通过以下方式来制造的:利用金属有机化学气相沉积(MOCVD)、分子束外延(MBE)或其他外延技术,在蓝宝石、碳化硅、III族氮化物、复合物或其他合适衬底上外延生长不同成分和掺杂浓度的半导体层的叠层。该叠层通常包括在衬底上形成的掺杂有例如硅的一个或多个n型层、在一个或多个n型层上形成的有源区域中的一个或多个发光层以及在有源区域上形成的掺杂有例如镁的一个或多个p型层。在n型区域和p型区域上形成电接触部。
美国专利申请2007-0096130描述了“一种在LED管芯接合至基座(submount)之后使用激光剥离工艺移除生长衬底(例如蓝宝石)来形成LED结构的工艺”。为了消除使用基座与LED管芯之间的底部填料来支撑管芯的需要,LED管芯的下侧具有形成于其上的基本上处于相同平面中的阳极电极和阴极电极,其中这些电极覆盖了LED结构的背表面的至少85%。基座具有基本上处于相同平面中的阳极电极和阴极电极的对应布局。
“LED管芯电极和基座电极互连在一起,使得LED管芯的几乎整个表面由这些电极和基座支撑。未使用底部填料。可以使用将LED与基座互连的不同方法,例如超声或热超声金属至金属互扩散(金-金、铜-铜、其他韧性金属或者以上的组合),或者利用不同合金成分(例如金-锡、金-锗、锡-银、锡-铅或其他类似合金系统)的焊接。
“然后,使用激光剥离工艺,从LED层移除形成LED结构顶部的生长衬底,该激光剥离工艺剥落生长衬底和LED层的界面处的材料。由于电极和基座对LED层的大面积支撑,在激光剥离工艺期间产生的极高压力不会损坏LED层。还可以使用其他衬底移除工艺。
发明内容
本发明的目的是在半导体结构的表面上形成n接触部,所述表面具有蚀刻通过p型区域和发光层以暴露n型区域的多个开口。在一些实施例中,开口可以足够小且分隔成足够接近在一起,以使得在衬底移除期间充分支撑所述半导体结构,而无需较厚的接触部以补偿通过蚀刻而暴露的n型区域的顶部与p型区域的顶部之间的高度差。
在一些实施例中,器件包括半导体结构,所述半导体结构包括布置在n型区域与p型区域之间的发光层。所述半导体结构包括n接触区域和p接触区域。所述n接触区域的横截面包括其中移除了部分所述发光层和p型区域以暴露所述n型区域的多个第一区域。所述多个第一区域由其中所述发光层和p型区域仍存在于所述器件中的多个第二区域分隔。所述器件还包括在所述p接触区域中的半导体结构上形成的第一金属接触部以及在所述n接触区域中的半导体结构上形成的第二金属接触部。所述第二金属接触部与所述n接触区域中的第二区域中的至少一个电接触。
附图说明
图1是具有厚的n接触部的倒装芯片半导体发光器件的截面视图。
图2示意了在蚀刻以暴露n型区域的部分之后III族氮化物半导体结构的一部分。
图3示意了在形成并图案化厚金属层之后图2的结构。
图4示意了接合至底座(mount)的III族氮化物发光器件。
具体实施方式
在如以上在美国专利申请2007-0096130中描述的具有大面积金属接触部的器件中,大的接合压力和超声功率在接合期间可能是必要的,以克服LED管芯电极和基座电极的形貌的细微变化。侵蚀性接合条件可以导致在接合期间对LED中的半导体材料的损坏。由于电极的面积大,在接合期间在电极中缺少柔顺性(即变形和塌陷)使得侵蚀性接合条件可能成为必需。
在通过引用合并于此的美国申请No. 12/397,392, “Compliant Bonding Structures for Semiconductor Devices”中提出了一种解决方案。柔顺接合结构布置在LED管芯与底座之间。柔顺接合结构可以布置在LED管芯上、布置在底座上或者既布置在LED管芯上又布置在底座上。在接合期间,柔顺结构塌陷并回流,从而得到鲁棒的电、热和机械连接,该连接可能不需要侵蚀性接合条件并且可以补偿LED管芯和底座的形貌的细微变化。
比如2007-0096130和US 12/397,392的结构的III族氮化物倒装芯片器件(其中在半导体结构的相同侧形成p接触部和n接触部这两者)需要蚀刻以暴露埋置的n型区域的一部分。这种器件在图1中示意。在生长衬底10上生长包括n型区域12、发光区域14和p型区域16的半导体结构。蚀刻掉发光区域14和p型区域16的一部分,以显露出n型区域的一部分。为了形成用于将器件接合至底座的平坦表面,必须包括一定结构以补偿其上形成p接触部18的p型区域表面与其上形成n接触部20的n型区域表面之间的高度差。典型地,高度补偿结构是可使这两个接触部均重新分布至最顶表面的电介质/金属叠层或者如图1所示的厚金属n接触部20。金属间电介质层使器件的制造复杂并可能由于电介质故障而导致电短路,并且,被制造为与p接触部表面共面的厚金属n接触部可能难以制造和/或制造起来较为昂贵。
在本发明的实施例中,在形成n金属接触部的区域中,暴露了半导体结构的一部分以便蚀刻,并且保护一组小的区域。在所保护的区域中,仍存在发光层、p型区域和p接触部金属,从而形成被所暴露的n型材料的区域所围绕的微米尺度半导体岛或凸起(bump)。例如,凸起可以具有3微米的直径以及8微米的中心-中心间距,从而占据n接触区域的14%。将光致抗蚀剂施加于晶片,并使用光刻来打开n接触区域和半导体凸起的区域并且还打开p接触部的至少一部分。在通过剥离(lift-off)而图案化的抗蚀剂和金属化部分上蒸镀诸如AlNiTiAu叠层之类的金属。在金属覆盖蚀刻区域的位置形成n接触部,并在金属覆盖p接触区域的位置形成共面的p接触部。在接合至底座期间,共形的接触部可以充当如上所述的柔顺接合结构。在一些实施例中,p接触部的区域中的光致抗蚀剂开口形成具有与n接触部的区域中的半导体凸起类似的图案的多个凸起。P接触区域和n接触区域中的凸起可以精确共面,而在工艺中无需调整,并且整个接合结构可以是柔顺的。
图2和图3示意了形成根据本发明的实施例的结构。
在图2中,在生长衬底10上生长包括n型区域、发光或有源区域以及p型区域的半导体结构,生长衬底10可以是任何合适的生长衬底并且典型地是蓝宝石或SiC。在衬底10上首先生长n型区域22。N型区域22可以包括不同成分和掺杂浓度的多个层,包括例如:制备层,如缓冲层或成核层,其可以是n型的或非有意掺杂的;释放层,被设计为有助于后续释放生长衬底或者在衬底移除之后使半导体结构变薄;以及n型或甚至p型器件层,针对为了使发光区域高效发射光所期望的特定光或电属性而设计。
在n型区域22上生长发光或有源区域24。合适的发光区域的示例包括单个厚或薄发光层或多量子阱发光区域,该多量子阱发光区域包括由阻挡层分离的多个薄或厚量子阱发光层。例如,多量子阱发光区域可以包括由阻挡物分离的多个发光层,其中每个发光层具有25 Å或更小的厚度,每个阻挡物具有100 Å或更小的厚度。在一些实施例中,器件中的每个发光层的厚度比50 Å更厚。
在发光区域24上生长p型区域26。与n型区域类似,p型区域可以包括不同成分、厚度和掺杂浓度的多个层,包括非有意掺杂的层或n型层。
在p型区域26上形成作为p接触部的一个或多个金属32。P接触部32可以包括例如与p型区域直接接触或与其非常邻近的反射金属(如银)以及在反射金属上形成的保护材料(通常为金属)。
然后,对该结构进行掩蔽和蚀刻,以形成图2所示的结构。在单个蚀刻步骤中,移除p型区域26和发光区域24的一部分,以暴露n型区域22的宽区域30和多个较窄区域28。图2示意了由通过宽区域30的虚线分离的p接触区域25和n接触区域23。应当理解,完整器件的p接触区域和n接触区域的仅一部分在图2中示意。宽区域30将p接触部和n接触部电隔离。
在一些实施例中,宽区域30的宽度可以例如在20微米和30微米之间。如以下参照图4所述,可以在n型区域和p型区域上形成柔顺金属接合结构。当如以下参照图5所述将器件接合至底座时,柔顺金属接合结构塌陷并扩展。在一些实施例中,宽区域30的比20微米窄的宽度可能不足以将n接触部和p接触部电隔离,这是由于柔顺接合结构在接合期间变形之后扩展,并且高体积管芯接合工具典型地具有大于15微米的放置精度容差。区域30的宽度适应于凸起的扩展和管芯接合工具的放置精度。在一些实施例中,在将器件接合至底座之后,移除生长衬底。在一些实施例中,宽区域30的比30微米宽的宽度可能不足以在生长衬底移除期间支撑半导体结构,从而造成半导体结构的破裂或其他损坏。如果期望大于30微米的间隙30,则可以添加底部填料。
在一些实施例中,窄区域28是在半导体结构中形成的圆形、正方形或任何其他合适形状的孔。p型区域和发光层的剩余部分27形成了其中形成这些孔的邻接区域。窄区域28的直径可以例如在1微米和5微米之间。最近相邻窄区域的中心可以相距例如4微米和8微米之间。在一个示例中,窄区域28是形成在6微米中心区上的直径3微米的圆孔。孔的深度足以到达适于形成接触部的n型区域中的层,在一个示例中,所述深度大约为2微米。
在一些实施例中,窄区域28不是孔,而是邻接区域。p型区域和发光层的剩余部分的柱27布置在邻接区域中。柱27可以是圆形的、正方形的或任何其他合适形状的。柱27的直径可以例如在1微米和5微米之间。最近相邻柱27的中心可以相距例如4微米和8微米之间。在一个示例中,柱27是圆形的,直径为3微米,并且形成在6微米中心区上。
在图3所示的结构中,例如通过电镀或溅射,在图2所示的器件上形成厚金属。该金属均等地涂覆顶表面和蚀刻的谷,并以较低的但足以将所有顶表面和谷电连接的程度涂覆结构的侧壁。例如通过剥离移除部分厚金属层(例如处于宽区域30中以及处于接触部凸起40之间的部分)。n接触区域23中剩余的厚金属层形成n接触部38,n接触部38包括数个接触部凸起,因为该厚金属层是在图2所示的非均匀、有纹理的表面上形成的。n接触部38电连接至开口28中的n型区域22以及开口28之间留下的小半导体区域27中剩余的p型区域26和p接触部金属29。在开口28之间留下的小半导体区域中剩余的有源区域中不产生光,这是由于n接触部38电连接至n型区域22和p型区域26这两者,导致短路。由于电流容易在n型III族氮化物材料中传播,因此由n接触部38注入到开口28底部处的n型区域22中的电流足以对器件进行正向偏置。
在一些实施例中,在形成厚金属层之前,用绝缘层、如氮化硅层涂覆器件。从n接触区域和p接触区域移除绝缘层,但是在宽区域30的底部和侧壁以及p接触区域的侧壁上仍存在绝缘层。
形成n接触部38和p接触部凸起40的厚金属可以是柔顺金属,例如具有小于150 GPa的杨氏模量。合适的金属的示例包括:金,具有大约78 GPa的杨氏模量;铜,具有大约110 GPa和128 GPa之间的杨氏模量;以及铝,具有大约70 GPa的杨氏模量。
在一些实施例中,在p接触部32上形成的接触部凸起40在大小和间距上与以上参照图2所述形成的、器件的n接触区域上的窄区域28类似,尽管它们不必类似。接触部凸起40可以是例如圆形的、正方形的或任何其他合适形状的。接触部凸起的直径可以例如在1微米和5微米之间。最近相邻接触部凸起40的中心可以相距例如4微米和8微米之间。在一个示例中,接触部凸起40是在6微米中心区上形成的直径3微米的圆形凸起。接触部凸起的高度可以例如在1微米和5微米之间。
然后,可以在底座上倒装并安装图3中所示的结构,如图4所示。可以在该底座上形成与图3中所示的n接触部38中的凸起和p接触部32上的接触部凸起40对准的接触部凸起。可以在LED管芯和底座中的仅一个或这两个上形成接触部凸起。LED管芯43可以通过在LED管芯与底座之间施加压力而连接至底座41。压力可以伴随有超声能量、热量或这两者。超声能量和热量中的一个或这两个的添加可以减小形成接合部所必需的压力。在底座上形成的接触部凸起和/或在LED管芯上形成的接触部凸起在接合期间经受塑性变形(即,它们不返回至它们的原始形状),并在LED管芯上的n接触部与底座之间形成连续或几乎连续的金属支撑部46以及在LED管芯上的p接触部与底座之间形成连续或几乎连续的金属支撑部48。与焊料不同,接触部凸起在接合期间仍处于固态。
在超声接合期间,LED管芯位于底座上。接合头位于LED管芯的顶表面上,在蓝宝石上生长的III族氮化物器件的情况下通常位于蓝宝石生长衬底10的顶表面上。接合头连接至超声换能器。超声换能器可以是例如多个锆钛酸铅(PZT)层的叠层。当以使系统谐振的频率(通常,几十或几百kHz量级的频率)对换能器施加电压时,换能器开始振动,进而使接合头和LED管芯振动,通常是以微米量级的幅度振动。该振动使底座上的结构以及接触部凸起38和40的金属晶格中的原子相互扩散,从而得到冶金连续拼接。可以在接合期间添加热量和/或压力。在超声接合期间,柔顺接合结构(如接触部凸起38和40)塌陷并回流。
在一些实施例中,位于器件的不同部分处的接触部凸起的特性或布置可以具有不同属性。例如,在衬底移除期间需要更多支撑的器件区域中,接触部凸起可以更大和/或分隔成更紧密地靠在一起。例如,在对部分发光区域和p型区域进行蚀刻以暴露n型区域的位置附近的区域中,由于蚀刻,可以使剩余的p型材料稍稍变薄。在这些区域中,接触部凸起可以更大和/或分隔得更紧密,以对更薄的半导体材料提供更多支撑。
在将LED管芯43接合至底座41之后,可以例如通过激光剥离、蚀刻或者适于特定生长衬底的任何其他技术来移除其上生长了半导体层的生长衬底。在移除了生长衬底之后,可以例如通过光电化学蚀刻来使半导体结构变薄,和/或可以例如利用光子晶体结构来使表面变粗糙或对表面进行图案化。在衬底移除之后,可以将透镜、波长转换材料或者本领域公知的其他结构布置在LED 43上。
在上述器件中,在p型区域和发光区域中形成的一系列小开口而不是单个大的凹陷开口上形成n接触部。由此,器件的n接触部侧的半导体结构可以由图3中所示的接触部38充分支撑。图1中所示的单独的创建结构(如厚的n接触部)是不必要的。
在详细描述了本发明的情况下,本领域技术人员将认识到,给定了本公开,在不脱离这里描述的本发明构思的精神的前提下,可以对本发明进行修改。因此,本发明的范围并非旨在限于所示意和描述的具体实施例。

Claims (15)

1.一种半导体器件,包括:
半导体结构,所述半导体结构包括:
布置在n型区域与p型区域之间的发光层;
n接触区域和p接触区域,其中所述n接触区域的横截面包括其中移除了部分所述发光层和所述p型区域以暴露所述n型区域的多个第一区域,其中所述多个第一区域由其中所述发光层和所述p型区域仍存在于所述器件中的多个第二区域分隔,并且其中所述多个第二区域包括半导体材料的柱;以及
布置在所述n接触区域与所述p接触区域之间的沟槽;
在所述p接触区域中的半导体结构上形成的第一金属接触部;以及
在所述n接触区域中的半导体结构上形成的第二金属接触部;
其中,所述第二金属接触部与所述n接触区域中的第二区域中的至少一个电接触,并且
其中,在所述第一金属接触部上形成多个接触部凸起,并且所述第二金属接触部包括多个接触部凸起,并且,其中,位于器件的不同部分处的接触部凸起的特性或布置具有不同属性。
2.根据权利要求1所述的半导体器件,其中所述沟槽将所述第一金属接触部与所述第二金属接触部电隔离。
3.根据权利要求1所述的半导体器件,其中所述柱相隔1微米和5微米之间。
4.根据权利要求1所述的半导体器件,其中所述第二金属接触部的横截面包括由谷分隔的多个小丘。
5.根据权利要求1所述的半导体器件,还包括布置在所述沟槽的侧壁上的绝缘层。
6.一种用于制造半导体器件的方法,包括:
对半导体结构进行蚀刻,所述半导体结构包括布置在n型区域与p型区域之间的发光层,以形成:
n接触区域,其中所述n接触区域的横截面包括其中移除了部分所述发光层和p型区域以暴露所述n型区域的多个第一区域,其中所述多个第一区域由其中所述发光层和p型区域仍存在于所述器件中的多个第二区域分隔,并且其中所述第二区域包括半导体材料的柱;以及
布置在所述n接触区域与p接触区域之间的沟槽;
在所述p接触区域上形成第一金属接触部;以及
在所述n接触区域上形成第二金属接触部;
其中所述第二金属接触部与所述n接触区域的至少一个第二区域电接触,并且
其中所述方法还包括在所述第一金属接触部上形成多个接触部凸起,并且在所述第二金属接触部中形成多个接触部凸起,并且,其中,位于器件的不同部分处的接触部凸起的特性或布置具有不同属性。
7.根据权利要求6所述的用于制造半导体器件的方法,其中接触部凸起是金属凸起。
8.根据权利要求7所述的用于制造半导体器件的方法,还包括:将所述半导体结构接合至底座,其中接合包括使所述多个金属凸起塌陷,从而使塌陷的凸起将半导体器件电连接且机械连接至所述底座,并且其中所述金属凸起在接合期间仍处于固相。
9.根据权利要求7所述的用于制造半导体器件的方法,其中所述多个金属凸起包括具有小于150 GPa的杨氏模量的金属。
10.根据权利要求8所述的用于制造半导体器件的方法,其中:
所述多个金属凸起中的每一个具有1微米和5微米之间的宽度以及1微米和5微米之间的高度;以及
最近相邻凸起相距4微米和8微米之间。
11.根据权利要求6所述的用于制造半导体器件的方法,还包括:
利用绝缘层来涂覆所述器件;以及
从所述n接触区域和所述p接触区域移除所述绝缘层,使得所述绝缘层仍存在于所述沟槽的侧壁上。
12. 一种器件,包括:半导体结构,所述半导体结构包括:布置在n型区域与p型区域之间的发光层;n接触区域和p接触区域,其中所述n接触区域的横截面包括其中移除了部分所述发光层和所述p型区域以暴露所述n型区域的多个第一区域,其中所述多个第一区域由多个第二区域分隔,其中第二区域包括所述发光层的一部分和所述p型区域的一部分;以及,布置在所述n接触区域与所述p接触区域之间的沟槽;在所述p接触区域中的半导体结构上形成的第一金属接触部;以及,在所述n接触区域中的半导体结构上形成的第二金属接触部;
其中,所述第二金属接触部与所述n接触区域中的第一区域中的至少一个电接触,
其中,所述第一金属接触部和所述第二金属接触部共面。
13. 根据权利要求12所述的器件,其中,所述沟槽将所述第一金属接触部与所述第二金属接触部电隔离。
14. 根据权利要求12所述的器件,其中所述多个第一区域包括在所述半导体结构中形成的孔,并且所述孔的宽度在1微米和5微米之间。
15. 根据权利要求12所述的器件,其中所述多个第二区域包括半导体材料的柱。
CN201610215280.7A 2009-06-18 2010-05-27 具有形成在有纹理的表面上的接触部的半导体发光器件 Pending CN105720177A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US12/487,314 US8089091B2 (en) 2009-06-18 2009-06-18 Semiconductor light emitting device with a contact formed on a textured surface
US12/487314 2009-06-18

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
CN201080027275.4A Division CN102804410B (zh) 2009-06-18 2010-05-27 具有形成在有纹理的表面上的接触部的半导体发光器件

Publications (1)

Publication Number Publication Date
CN105720177A true CN105720177A (zh) 2016-06-29

Family

ID=42670649

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201610215280.7A Pending CN105720177A (zh) 2009-06-18 2010-05-27 具有形成在有纹理的表面上的接触部的半导体发光器件
CN201080027275.4A Active CN102804410B (zh) 2009-06-18 2010-05-27 具有形成在有纹理的表面上的接触部的半导体发光器件

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN201080027275.4A Active CN102804410B (zh) 2009-06-18 2010-05-27 具有形成在有纹理的表面上的接触部的半导体发光器件

Country Status (7)

Country Link
US (3) US8089091B2 (zh)
EP (1) EP2443670B1 (zh)
JP (3) JP5838155B2 (zh)
KR (2) KR101829792B1 (zh)
CN (2) CN105720177A (zh)
TW (1) TWI499088B (zh)
WO (1) WO2010146489A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114864621A (zh) * 2021-12-17 2022-08-05 友达光电股份有限公司 光源模块

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8581229B2 (en) 2009-11-23 2013-11-12 Koninklijke Philips N.V. III-V light emitting device with thin n-type region
EP3568873B1 (en) * 2017-01-13 2023-11-08 Massachusetts Institute of Technology A method of forming a multilayer structure for a pixelated display and a multilayer structure for a pixelated display
US11024611B1 (en) * 2017-06-09 2021-06-01 Goertek, Inc. Micro-LED array transfer method, manufacturing method and display device
DE102017117164A1 (de) * 2017-07-28 2019-01-31 Osram Opto Semiconductors Gmbh Optoelektronischer Halbleiterchip, Hochvolthalbleiterchip und Verfahren zur Herstellung eines optoelektronischen Halbleiterchips

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005158788A (ja) * 2003-11-20 2005-06-16 Matsushita Electric Works Ltd 半導体発光素子
JP2005322722A (ja) * 2004-05-07 2005-11-17 Korai Kagi Kofun Yugenkoshi 発光ダイオード
CN101009344A (zh) * 2006-01-27 2007-08-01 杭州士兰明芯科技有限公司 蓝宝石衬底粗糙化的发光二极管及其制造方法
WO2009057311A1 (ja) * 2007-11-01 2009-05-07 Panasonic Corporation 半導体発光素子およびそれを用いた半導体発光装置

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8005A (en) * 1851-04-01 He ne y bo o t
US6455878B1 (en) * 2001-05-15 2002-09-24 Lumileds Lighting U.S., Llc Semiconductor LED flip-chip having low refractive index underfill
US6828596B2 (en) * 2002-06-13 2004-12-07 Lumileds Lighting U.S., Llc Contacting scheme for large and small area semiconductor light emitting flip chip devices
US20040188696A1 (en) * 2003-03-28 2004-09-30 Gelcore, Llc LED power package
CN1324719C (zh) * 2004-04-01 2007-07-04 光磊科技股份有限公司 一种发光二极管
US7436066B2 (en) * 2004-10-19 2008-10-14 Nichia Corporation Semiconductor element
US7679097B2 (en) * 2004-10-21 2010-03-16 Nichia Corporation Semiconductor light emitting device and method for manufacturing the same
US7625778B2 (en) * 2005-06-08 2009-12-01 Chunghwa Picture Tubes, Ltd. Method of manufacturing a substrate-free flip chip light emitting diode
US7736945B2 (en) * 2005-06-09 2010-06-15 Philips Lumileds Lighting Company, Llc LED assembly having maximum metal support for laser lift-off of growth substrate
US7754507B2 (en) * 2005-06-09 2010-07-13 Philips Lumileds Lighting Company, Llc Method of removing the growth substrate of a semiconductor light emitting device
KR100682255B1 (ko) 2005-09-27 2007-02-15 엘지전자 주식회사 수직형 발광 다이오드의 제조방법
JP2007157852A (ja) * 2005-12-01 2007-06-21 Sony Corp 半導体発光素子およびその製造方法
JP2007214260A (ja) * 2006-02-08 2007-08-23 Matsushita Electric Ind Co Ltd 半導体発光素子およびその製造方法
TWI318013B (en) * 2006-09-05 2009-12-01 Epistar Corp A light emitting device and the manufacture method thereof
TWI355096B (en) * 2006-12-29 2011-12-21 Epistar Corp Light-emitting diode structure and method for manu
JP2008192782A (ja) * 2007-02-05 2008-08-21 Toyota Central R&D Labs Inc 電極及びそれを有するiii族窒化物系化合物半導体発光素子
US7875984B2 (en) 2009-03-04 2011-01-25 Koninklijke Philips Electronics N.V. Complaint bonding structures for semiconductor devices
US8202741B2 (en) 2009-03-04 2012-06-19 Koninklijke Philips Electronics N.V. Method of bonding a semiconductor device using a compliant bonding structure

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005158788A (ja) * 2003-11-20 2005-06-16 Matsushita Electric Works Ltd 半導体発光素子
JP2005322722A (ja) * 2004-05-07 2005-11-17 Korai Kagi Kofun Yugenkoshi 発光ダイオード
CN101009344A (zh) * 2006-01-27 2007-08-01 杭州士兰明芯科技有限公司 蓝宝石衬底粗糙化的发光二极管及其制造方法
WO2009057311A1 (ja) * 2007-11-01 2009-05-07 Panasonic Corporation 半導体発光素子およびそれを用いた半導体発光装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114864621A (zh) * 2021-12-17 2022-08-05 友达光电股份有限公司 光源模块

Also Published As

Publication number Publication date
CN102804410A (zh) 2012-11-28
EP2443670A1 (en) 2012-04-25
US8188508B2 (en) 2012-05-29
JP2017085144A (ja) 2017-05-18
US20120217533A1 (en) 2012-08-30
WO2010146489A1 (en) 2010-12-23
EP2443670B1 (en) 2017-03-01
US20120074457A1 (en) 2012-03-29
US20100320489A1 (en) 2010-12-23
CN102804410B (zh) 2016-05-11
JP2015057845A (ja) 2015-03-26
JP6291400B2 (ja) 2018-03-14
JP6689185B2 (ja) 2020-04-28
TWI499088B (zh) 2015-09-01
US8089091B2 (en) 2012-01-03
KR101729662B1 (ko) 2017-04-24
JP2012530374A (ja) 2012-11-29
KR20120051647A (ko) 2012-05-22
US8314443B2 (en) 2012-11-20
KR101829792B1 (ko) 2018-02-19
KR20170059460A (ko) 2017-05-30
TW201110418A (en) 2011-03-16
JP5838155B2 (ja) 2015-12-24

Similar Documents

Publication Publication Date Title
KR101852907B1 (ko) 순응형 본딩 구조물을 이용하여 반도체 장치를 본딩하는 방법
TWI612696B (zh) 發光二極體(led)結構及形成覆晶led結構之方法
CN102460737B (zh) 在半导体发光器件上形成电介质层的方法
JP2009510765A (ja) 発光用の半導体デバイスの製造
US8053905B2 (en) Compliant bonding structures for semiconductor devices
JP6689185B2 (ja) コンタクトが凹凸面上に形成された半導体発光デバイス、及びその製造方法
CN102473807B (zh) 半导体发光器件和形成半导体发光器件的方法
CN105122478B (zh) 用于发光器件的侧面互连
CN113451146A (zh) 化合物半导体装置的制备方法和化合物半导体装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
AD01 Patent right deemed abandoned

Effective date of abandoning: 20191022

AD01 Patent right deemed abandoned