WO2010050451A1 - 半導体発光素子の製造方法 - Google Patents

半導体発光素子の製造方法 Download PDF

Info

Publication number
WO2010050451A1
WO2010050451A1 PCT/JP2009/068366 JP2009068366W WO2010050451A1 WO 2010050451 A1 WO2010050451 A1 WO 2010050451A1 JP 2009068366 W JP2009068366 W JP 2009068366W WO 2010050451 A1 WO2010050451 A1 WO 2010050451A1
Authority
WO
WIPO (PCT)
Prior art keywords
nitride semiconductor
semiconductor layer
wafer
groove
light emitting
Prior art date
Application number
PCT/JP2009/068366
Other languages
English (en)
French (fr)
Inventor
和幸 山江
福島　博司
安田　正治
友也 岩橋
亀井　英徳
修作 前田
Original Assignee
パナソニック電工株式会社
パナソニック株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by パナソニック電工株式会社, パナソニック株式会社 filed Critical パナソニック電工株式会社
Priority to US12/998,521 priority Critical patent/US8399272B2/en
Priority to CN200980142895XA priority patent/CN102203966B/zh
Priority to EP09823561.7A priority patent/EP2352183A4/en
Priority to KR1020117011843A priority patent/KR101254639B1/ko
Publication of WO2010050451A1 publication Critical patent/WO2010050451A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/0206—Substrates, e.g. growth, shape, material, removal or bonding
    • H01S5/0207—Substrates having a special shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0095—Post-treatment of devices, e.g. annealing, recrystallisation or short-circuit elimination
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/0201—Separation of the wafer into individual elements, e.g. by dicing, cleaving, etching or directly during growth
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0093—Wafer bonding; Removal of the growth substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/0201—Separation of the wafer into individual elements, e.g. by dicing, cleaving, etching or directly during growth
    • H01S5/0202—Cleaving
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/0206—Substrates, e.g. growth, shape, material, removal or bonding
    • H01S5/0213—Sapphire, quartz or diamond based substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/0206—Substrates, e.g. growth, shape, material, removal or bonding
    • H01S5/0215—Bonding to the substrate
    • H01S5/0216—Bonding to the substrate using an intermediate compound, e.g. a glue or solder
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/0206—Substrates, e.g. growth, shape, material, removal or bonding
    • H01S5/0217—Removal of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/022—Mountings; Housings
    • H01S5/0233—Mounting configuration of laser chips
    • H01S5/0234—Up-side down mountings, e.g. Flip-chip, epi-side down mountings or junction down mountings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/024—Arrangements for thermal management
    • H01S5/02476—Heat spreaders, i.e. improving heat flow between laser chip and heat dissipating elements
    • H01S5/02492—CuW heat spreaders
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/30—Structure or shape of the active region; Materials used for the active region
    • H01S5/32—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures
    • H01S5/323—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser
    • H01S5/32308—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser emitting light at a wavelength less than 900 nm
    • H01S5/32341—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser emitting light at a wavelength less than 900 nm blue laser based on GaN or GaP

Definitions

  • the present invention relates to a method for manufacturing a semiconductor light emitting device.
  • Semiconductor light emitting devices such as blue light emitting diodes and ultraviolet light emitting diodes are used in combination with phosphors. Blue light emitting diodes and ultraviolet light emitting diodes emit blue light and ultraviolet light. The emitted blue light or ultraviolet light is changed to white by the phosphor.
  • a light emitting device having a blue light emitting diode, an ultraviolet light emitting diode, and a phosphor has also been studied.
  • a crystal growth substrate is used. This crystal growth substrate is required to have heat resistance. In addition, the crystal growth substrate is required to have a thermal expansion coefficient close to that of the nitride semiconductor material. Therefore, a sapphire wafer is generally used as a crystal growth substrate. However, sapphire wafers generally have low electrical conductivity and thermal conductivity. And a sapphire wafer is hard. In addition, the sapphire wafer has a low cleavage property.
  • a device having a semiconductor light emitting element including a sapphire substrate is limited in shape, and a device having a semiconductor light emitting element including a sapphire substrate needs to be designed to efficiently dissipate heat. That is, in order to emit a large amount of light to one semiconductor light emitting element, it is necessary to supply a large current to the semiconductor light emitting element. When a large current is supplied to the semiconductor light emitting device, the semiconductor light emitting device generates a lot of heat. Therefore, the device needs to have a design with high heat dissipation.
  • a sapphire wafer is polished and thinned. Conventionally, the sapphire wafer is removed from the nitride semiconductor.
  • a buffer layer is formed on the upper surface of the sapphire wafer.
  • This buffer layer is, for example, GaN grown at a low temperature.
  • an n-type nitride semiconductor layer is crystal-grown on the upper surface of the buffer layer.
  • a p-type nitride semiconductor layer is crystal-grown on the upper surface of the n-type nitride semiconductor layer.
  • a support wafer is bonded to the upper surface of the p-type nitride semiconductor layer.
  • the buffer layer is irradiated with laser light such as ultraviolet light through a sapphire wafer. Thereby, the sapphire wafer is peeled from the n-type nitride semiconductor layer.
  • a method for manufacturing such a semiconductor light emitting device has been studied.
  • the sapphire wafer has a coefficient of thermal expansion different from that of the nitride semiconductor layer. Therefore, when the sapphire substrate is polished and thinned, the nitride semiconductor layer is subjected to stress caused by a difference in thermal expansion coefficient between the sapphire wafer and the nitride semiconductor layer. This stress causes warpage in the sapphire wafer and the multilayer nitride semiconductor layer. This warp causes cracks in the sapphire wafer and the multilayer nitride semiconductor layer.
  • the multilayer nitride semiconductor layer is irradiated with laser light through the sapphire wafer. That is, the buffer layer of the multilayer nitride semiconductor layer receives laser light.
  • the buffer layer receives the laser beam
  • GaN is decomposed into Ga and N.
  • N 2 is generated. Since this N 2 gas exists between the multilayer nitride semiconductor and the sapphire wafer, a gas pressure is applied to the multilayer nitride semiconductor layer. Therefore, the gas pressure of N 2 gas generates cracks on the order of micrometers in the multilayer nitride semiconductor layer. This crack causes current to leak. Therefore, the yield of the semiconductor light emitting device manufactured in this way is low.
  • Patent Document 1 and Patent Document 2 disclose a process of providing a gap in advance at the interface between the transparent crystal wafer and the nitride semiconductor layer. This void relieves the gas pressure generated by N 2 generated between the transparent crystal wafer and the multilayer nitride semiconductor layer.
  • Patent Document 1 and Patent Document 2 disclose the following steps. First, a base layer including a buffer layer constituting a part of the multilayer nitride semiconductor layer is crystal-grown on the upper surface of the sapphire wafer by the MOVPE method or the like. The buffer layer is made of GaN.
  • n-type nitride semiconductor layer and a p-type nitride semiconductor layer are formed on the upper surface of the buffer layer and the sapphire wafer.
  • the n-type nitride semiconductor layer and the p-type nitride semiconductor layer are formed by crystal growth by lateral epitaxial growth (Epitaxial Lateral Overgrowth). Thereby, a void is formed at the interface between the sapphire wafer and the multilayer nitride semiconductor layer.
  • Patent Document 3 also discloses a process of forming irregularities on the upper surface of a sapphire wafer by photolithography and etching.
  • Patent Document 3 first, irregularities are formed on the upper surface of a sapphire wafer.
  • a step of forming a nitride semiconductor layer is performed.
  • a step of irradiating the nitride semiconductor layer with laser light through a sapphire wafer is performed. Thereby, the sapphire wafer is peeled from the multilayer nitride semiconductor layer.
  • a multilayer nitride semiconductor layer including a buffer layer is formed on the upper surface of a sapphire wafer having irregularities.
  • the multilayer nitride semiconductor layer thus formed is formed by crystal growth having a property different from that of the lateral epitaxial growth method. That is, in the initial stage of crystal growth, the unevenness of the sapphire wafer affects the crystal of the multilayer nitride semiconductor. As a result, the quality of the multilayer nitride semiconductor layer is degraded.
  • Patent Document 4 discloses another method for manufacturing a semiconductor light emitting element.
  • Patent Document 4 discloses a process of crystal growth of a multilayer nitride semiconductor layer on the upper surface of a sapphire wafer. Subsequently, a step of forming a groove reaching the upper surface of the sapphire wafer from the upper surface of the multilayer nitride semiconductor layer is performed. Subsequently, the multilayer nitride semiconductor layer is irradiated with laser light through a sapphire wafer. Thereby, the sapphire wafer is peeled from the multilayer nitride semiconductor layer.
  • a first object of the present invention is to provide a method for manufacturing a semiconductor light emitting device in which occurrence of cracks on the order of micrometers in a multilayer nitride semiconductor layer is suppressed.
  • a second object of the present invention is to provide a method for manufacturing a semiconductor light emitting device in which a multilayer nitride semiconductor layer and a support substrate are securely bonded.
  • the method for manufacturing a semiconductor light emitting device of the present invention includes a semiconductor layer forming step, a bonding step, a groove forming step, a light irradiation step, a peeling step, and a cutting step.
  • the semiconductor layer forming step a multilayer nitride semiconductor layer is formed on the upper surface of the first wafer that transmits the first light.
  • the first wafer has the first surface and the second surface. The second surface is located on the opposite side to the first surface.
  • the multilayer nitride semiconductor layer includes an n-type or p-type first nitride semiconductor layer, a second nitride semiconductor layer positioned on the upper surface of the first nitride semiconductor layer and having a shape opposite to the first nitride semiconductor layer.
  • the multilayer nitride semiconductor layer has a third surface opposite to the first surface.
  • the joining step is performed after the semiconductor layer forming step. In the bonding step, the second wafer is bonded onto the multilayer nitride semiconductor layer.
  • the groove forming step is performed after the joining step. In the groove forming step, a groove having a depth reaching at least the multilayer nitride semiconductor layer is formed from the second surface of the first wafer.
  • the light irradiation process is performed after the groove forming process.
  • the light irradiation step irradiates the lower surface of the multilayer nitride semiconductor layer with the first light through the first wafer, thereby decomposing the nitride semiconductor on the third surface of the multilayer nitride semiconductor layer.
  • Nitrogen gas is generated by the decomposition of the nitride semiconductor on the third surface of the multilayer nitride semiconductor layer. This nitrogen gas is discharged to the outside through the groove.
  • the nitride semiconductor on the third surface of the multilayer nitride semiconductor layer is decomposed, so that the bonding force between the multilayer nitride semiconductor layer and the first wafer is reduced.
  • the peeling process is performed after the light irradiation process.
  • the first nitride semiconductor layer is peeled from the first wafer.
  • the cutting process is performed after the peeling process.
  • the first nitride semiconductor layer, the second nitride semiconductor layer, and the second wafer are cut along the groove. Thereby, it divides
  • the groove is formed after the multilayer nitride semiconductor layer is bonded to the support wafer.
  • the multilayer nitride semiconductor layer is divided into a plurality of semiconductor light-emitting elements including a support substrate and a multilayer nitride semiconductor formed on the support substrate.
  • a semiconductor light emitting device in which the multilayer nitride semiconductor and the support substrate are reliably bonded is obtained.
  • the step of forming a new groove on the second wafer can be omitted in the cutting step. Therefore, it can be easily divided into a plurality of semiconductor light emitting elements.
  • the groove When forming the groove, it is preferable to form the groove by irradiating a laser beam.
  • the groove can be formed in a shorter time than the time required for forming the groove with a dicing saw. Moreover, a groove having a narrower width than that of the groove formed by the dicing saw can be formed. Thereby, many semiconductor light emitting elements can be manufactured from one second wafer. As a result, the cost of the semiconductor light emitting device can be reduced.
  • the first light When irradiating the first light, it is preferable to irradiate the first light to a region away from the groove by a predetermined distance.
  • the portion where the leak path element is formed can be removed together with the first wafer in the peeling step.
  • the method for manufacturing a semiconductor light emitting device of the present invention preferably further includes an insulating film forming step.
  • the insulating film forming step is performed after the first wafer is separated from the multilayer nitride semiconductor layer.
  • an insulating film is formed on the inner surface of the groove.
  • the cutting process is performed after the insulating film forming process.
  • the side surfaces of the multilayer nitride semiconductor layer of the semiconductor light emitting device after the cutting process can be prevented from being exposed to the atmosphere. Thereby, it can prevent that a foreign material adheres to the side of a multilayer nitride semiconductor layer. As a result, current leakage of the semiconductor light emitting device can be prevented.
  • the second wafer has a plurality of element formation regions and a scribe lane region.
  • the element formation region is separated from other element formation regions by a scribe lane region.
  • the groove is formed along a center line passing through the center in the width direction of the scribe lane region.
  • the multilayer nitride semiconductor layer preferably further includes a buffer layer.
  • the buffer layer is made of a nitride semiconductor.
  • the buffer layer is located on the first wafer.
  • the first nitride semiconductor layer is located on the upper surface of the buffer layer.
  • the lower surface of the buffer layer defines the third surface of the multilayer nitride semiconductor layer.
  • the buffer layer is preferably made of gallium nitride.
  • the first light is preferably ultraviolet light.
  • the multilayer nitride semiconductor layer preferably has a plurality of first regions and second regions.
  • the plurality of first regions correspond to the semiconductor light emitting element.
  • the second region separates the first region from other first regions.
  • the first light is irradiated to the first region without being irradiated to the second region.
  • the second region has a non-irradiation width having a center coinciding with the center of the groove width of the groove.
  • the second region has a non-irradiation width larger than the groove width of the groove.
  • FIG. 3 is a side cross-sectional view illustrating the method for manufacturing the semiconductor light emitting element of Embodiment 1.
  • FIG. 10 is a side cross-sectional view illustrating the method for manufacturing the semiconductor light emitting element of Embodiment 2. It is side surface sectional drawing shown for demonstrating the manufacturing method of the semiconductor light-emitting device of Embodiment 3. It is explanatory drawing of the manufacturing method of a semiconductor light-emitting device same as the above. It is explanatory drawing of the manufacturing method of a semiconductor light-emitting device same as the above. It is side surface sectional drawing which shows the manufacturing method of the semiconductor light-emitting device of Embodiment 4.
  • the semiconductor light emitting device A in the present embodiment is a light emitting diode using a nitride semiconductor material.
  • the support wafer is turned over and manufactured. Therefore, in order to facilitate the explanation, in FIG. 1A to FIG. FIG. 1G shows a side cross-sectional view of the semiconductor light emitting element A.
  • the semiconductor light emitting device A includes a support substrate 3, a multilayer nitride semiconductor layer 2, a cathode electrode 42, and an anode electrode 44.
  • the support substrate 3 is made of silicon.
  • the multilayer nitride semiconductor layer 2 includes a p-type nitride semiconductor layer 24, a light emitting layer 23, and an n-type nitride semiconductor layer 22. That is, the p-type nitride semiconductor layer is doped with a dopant of the opposite type to the dopant doped in the n-type nitride semiconductor layer.
  • the anode electrode 44 is formed on the upper surface of the support substrate 3.
  • the p-type nitride semiconductor layer is disposed on the upper surface of the anode electrode 44.
  • the p-type nitride semiconductor layer is bonded to the upper surface of the support substrate 3.
  • the light emitting layer 23 is disposed on the upper surface of the p-type nitride semiconductor layer.
  • the n-type nitride semiconductor layer is disposed on the upper surface of the light emitting layer 23.
  • the cathode electrode 42 is disposed on the upper surface of the n-type nit
  • the light emitting diode of this embodiment is a blue light emitting diode.
  • the n-type nitride semiconductor layer 22 is made of n-type GaN doped with an n-type dopant.
  • the n-type dopant is, for example, Si.
  • the light emitting layer 23 has a single quantum well structure. In this single quantum well structure, barrier layers made of GaN and well layers made of InGaN are alternately stacked.
  • the p-type nitride semiconductor layer 24 includes a p-type AlGaN layer 24a doped with a p-type dopant and a p-type GaN layer 24 doped with a p-type dopant.
  • the p-type dopant is, for example, Mg or Zn.
  • the n-type nitride semiconductor layer 24 has a thickness of 2000 nm.
  • the light emitting layer 23 has a thickness of 50 nm.
  • the p-type nitride semiconductor layer 24 has a thickness of 100 nm.
  • these numerical values are examples and are not limited to these thicknesses.
  • the layer structures of the n-type nitride semiconductor layer 22, the light emitting layer 23, and the p-type nitride semiconductor layer are not particularly limited.
  • the material, composition, and structure of the n-type nitride semiconductor layer 22, the light emitting layer 23, and the p-type nitride semiconductor layer are appropriately changed depending on the use.
  • the n-type nitride semiconductor layer 22 can be composed of an n-type GaN layer and an n-type AlGaN layer having a larger band gap energy than the n-type GaN layer.
  • the confinement efficiency of carriers is improved, thereby promoting recombination of electrons and holes in the light emitting layer 23, and as a result, the internal quantum efficiency is increased.
  • it can replace with the above-mentioned light emitting layer 23, and can also employ
  • the cathode electrode 42 is made of a Ni film, a Ti film, and an Au film.
  • the Ni film is formed on the upper surface of the n-type nitride semiconductor layer 22.
  • the Ti film is formed on the upper surface of the Ni film.
  • the Au film is formed on the upper surface of the Ti film.
  • the material and layer structure of the cathode electrode 42 are examples. Therefore, the material and layer structure of the cathode electrode are not limited.
  • the anode 44 is made of a Pd film formed on the upper surface of the p-type nitride semiconductor layer 24 and an Au film on the Pd film.
  • the material and layer structure of the anode electrode 44 are examples. Therefore, the material and layer structure of the anode electrode are not limited.
  • the shapes of the cathode electrode 42 and the anode electrode 44 can be changed according to the design of the semiconductor light emitting device A.
  • the n-type nitride semiconductor layer 22 has a surface on which the cathode electrode 42 is formed and a light emission surface other than the portion on which the cathode electrode is formed. Therefore, it is preferable to make the area of the cathode electrode 42 sufficiently smaller than the area of the upper surface of the n-type nitride semiconductor layer 22.
  • the support substrate 3 is made of Si. However, the material of the support substrate 3 is not limited to Si.
  • the support substrate 3 is preferably made of a material having higher thermal conductivity and rigidity than the transparent crystal wafer 1 described later. Examples of such a material include Si, Cu, CuW, and Ge.
  • an anode electrode 44 is formed on the lower surface of the p-type nitride semiconductor layer 24. Then, the multilayer nitride semiconductor layer 2 and the support substrate 3 are bonded via a bonding layer 5 made of a conductive material.
  • the bonding layer 5 is preferably a lead-free solder such as SnAgCu or AuSn. However, the bonding layer 5 is not limited to lead-free solder.
  • a metal such as Au, Sn, Ag, or Cu can be used for the bonding layer 5.
  • an alloy containing at least one of Au, Sn, Ag, and Cu can also be used. In the present embodiment, a conductive material is used as the material of the bonding layer 5.
  • a part of the n-type nitride semiconductor layer 22 and a part of the light emitting layer 23 are etched from the upper surface of the multilayer nitride semiconductor layer 2 to expose a part of the upper surface of the p-type nitride semiconductor layer 24.
  • a bonding layer made of a resin can be used.
  • a conductive material or a resin may be used as the material of the bonding layer 5 in consideration of heat dissipation and bonding strength.
  • a transparent crystal wafer 1 made of a sapphire wafer having an upper surface of (0001) is prepared.
  • This transparent crystal wafer 1 is defined as a first wafer.
  • the transparent crystal wafer 1 has a first surface 100 and a second surface 200.
  • the first surface 100 defines the upper surface of the transparent crystal wafer 1.
  • the second surface 200 is located on the opposite side to the first surface 100. That is, the second surface 200 defines the lower surface of the transparent crystal wafer 1.
  • a buffer layer 21 made of GaN is epitaxially grown on the upper surface of the transparent crystal wafer 1 by the MOVPE method.
  • an n-type nitride semiconductor layer 22 made of n-type GaN is epitaxially grown on the upper surface of the buffer layer 21 by the MOVPE method.
  • the light emitting layer 23 is epitaxially grown on the upper surface of the n-type nitride semiconductor layer 22.
  • the light emitting layer 23 has a single quantum well structure including a barrier layer made of GaN and a well layer made of InGaN.
  • the p-type nitride semiconductor layer 24 composed of the p-type AlGaN layer 24a and the p-type GaN layer 24b is epitaxially grown by the MOVPE method.
  • the transparent crystal wafer 1 is formed as shown in FIG.
  • a multilayer nitride semiconductor layer 2 is formed on the upper surface.
  • the multilayer nitride semiconductor layer 2 has a lower surface, which is defined as a third surface 300 and faces the first surface 100. More specifically, the buffer layer has a lower surface that defines the third surface 300.
  • the buffer layer 21 (a) reduces threading transitions that occur in the n-type nitride semiconductor layer 22 due to lattice mismatch between the transparent crystal wafer 1 and the n-type nitride semiconductor layer 22; (B) Provided to reduce the residual strain of the n-type nitride semiconductor layer 22.
  • the buffer layer 21 is made of GaN, but the material of the buffer layer 21 is not limited to GaN.
  • the material of the buffer layer 21 may be AlN or AlGaN, for example.
  • the transparent crystal wafer 1 is made of Al2O3. However, the material of the transparent crystal wafer 1 is not limited to Al2O3.
  • the material of the transparent crystal wafer 1 may be, for example, SiC, MgAl 2 O 4, ZnO, MgO, GaP, GaAs or the like.
  • the method of forming the multilayer nitride semiconductor layer is not limited to the MOVPE method.
  • the method for forming a multilayer nitride semiconductor layer in the semiconductor layer forming step include other methods such as hydride vapor phase epitaxy (HVPE), molecular beam epitaxy (MBE), and liquid phase epitaxy (LPE).
  • HVPE hydride vapor phase epitaxy
  • MBE molecular beam epitaxy
  • LPE liquid phase epitaxy
  • the epitaxial growth method can also be employed.
  • an activation annealing step for annealing the p-type nitride semiconductor layer 24 is performed.
  • the multilayer nitride semiconductor layer is annealed at a predetermined temperature (for example, 750 ° C.) for a predetermined time (for example, 5 minutes) in a N 2 gas atmosphere using a lamp annealing apparatus.
  • a predetermined temperature for example, 750 ° C.
  • a predetermined time for example, 5 minutes
  • a first electrode forming step for forming the anode electrode 44 on the upper surface of the multilayer nitride semiconductor layer 2 is performed.
  • an anode electrode is formed on the upper surface of the multilayer nitride semiconductor layer 2 as shown in FIG.
  • the anode electrode 44 is formed as follows. First, a first resist layer patterned so as to expose only a region where the anode electrode 44 is formed on the upper surface of the multilayer nitride semiconductor layer 2 is formed by photolithography. Subsequently, the anode electrode 44 is formed by an electron beam evaporation method or the like. Subsequently, the first resist layer and the film formed on the first resist layer are lifted off.
  • the anode electrode 44 is formed on the upper surface of the multilayer nitride semiconductor layer 2.
  • the semiconductor light emitting element A has a support substrate 3 having a plane dimension of 1 square millimeter.
  • the shape of the anode electrode 44 is a square shape smaller than the support substrate 3.
  • the anode electrodes 44 are arranged in a matrix on the upper surface of the multilayer nitride semiconductor layer 2.
  • the anode electrode 44 is separated from the adjacent anode electrode 44 by 1 mm.
  • the support wafer 30 is defined as a second wafer.
  • the joining step the multilayer nitride semiconductor layer 2 is joined to the support wafer 30 via the joining layer 5 made of a conductive material (such as non-lead solder made of SnAgCu). Specifically, first, a SnAgCu paste is applied to the lower surface of the support wafer 30.
  • the multilayer nitride semiconductor layer 2 and the support wafer 30 are arranged so that the SnAgCu paste is interposed between the support wafer 30 and the multilayer nitride semiconductor layer 2.
  • the multilayer nitride semiconductor layer 2, the support wafer 30, and the SnAgCu paste are put into a reflow furnace at a predetermined temperature (for example, 270 ° C.) for a predetermined time (for example, 10 minutes).
  • a predetermined temperature for example, 270 ° C.
  • a predetermined time for example, 10 minutes
  • the support wafer 30 is turned over. Then, a groove forming step for forming a groove from the lower surface of the transparent crystal wafer 1 to the multilayer nitride semiconductor layer 2 is performed. This groove is formed along the center line of the width of the region corresponding to the scribe lane. Thereby, as shown in FIG.1 (c), the transparent crystal wafer and multilayer nitride semiconductor layer 2 in which the groove
  • the groove forming step by scanning a laser beam of a THG-YAG laser having a wavelength of 355 nm, a frequency of 10 kHz, an output of 5 W, and a pulse width of 30 nsec at a scanning speed (for example, 1 mm / s), A groove having a depth of 350 ⁇ m and a width of 40 ⁇ m is formed.
  • the depth and width of the groove are not limited to the above depth and width.
  • the groove is formed so as to reach the multilayer nitride semiconductor layer 2 from the lower surface of the transparent crystal wafer 1.
  • the groove has a depth larger than the thickness of the transparent crystal wafer 1, whereby the groove reaches the n-type nitride semiconductor layer from the lower surface of the transparent crystal wafer 1. Therefore, it is necessary to irradiate the transparent crystal wafer 1 with a laser beam having energy stronger than the energy of the laser beam irradiated when a groove is formed in the multilayer nitride semiconductor layer from the upper surface of the multilayer nitride semiconductor layer 2. Therefore, it is preferable to polish the transparent crystal wafer 1 to have a thickness of about 100 nm in order to prevent the influence of heat on the inner periphery of the groove and the expansion of the width of the groove.
  • the handling property is lowered. Further, when the thickness of the transparent crystal wafer 1 is polished to 100 nm or less, the multilayer nitride semiconductor layer 2 may be cracked due to the warp of the transparent crystal wafer 1.
  • a THG-YAG laser is used as a laser for forming the groove. Since the THG-YAG laser is an ultraviolet laser, the THG-YAG laser can be narrowed down to a focal point having a diameter smaller than the diameter of the focal point that narrows the visible light. Therefore, the energy density per unit area at the focal point increases. As a result, the estuary area can be reduced. Further, by using pulsed laser light, an energy peak value per unit area sufficient for processing the transparent crystal wafer 1 can be obtained.
  • the pulse laser beam has an output of 3 W and a frequency of 10 kHz.
  • the energy peak per unit area is about 42 J / cm 2 based on the formula: 3/10000 / ( ⁇ ⁇ 0.0015 ⁇ 0.0015).
  • the pulse width of the laser beam is preferably short. That is, the laser beam used in the groove forming step is not limited to the THG-YAG laser.
  • a KrF excimer femtosecond laser (wavelength: 248 nm, frequency: 350 kHz, pulse width: 800 fs) having a high output, a short wavelength, and a short pulse width may be used.
  • the depth of the groove 6 formed in the groove forming step may be at least a depth that reaches the multilayer nitride semiconductor layer 2.
  • the kerf 6 is formed using a laser.
  • the means for forming the groove is not limited to the laser.
  • the means for forming the groove can also be formed using a dicing saw, a dry etching apparatus, or the like.
  • the groove 6 when the groove 6 is formed by laser light, the groove 6 can be formed at high speed in an arbitrary direction in combination with a galvanometer mirror or the like. Therefore, in this case, the groove 6 can be formed in a shorter time than when the kerf 6 is formed by a dicing saw or a dry etching apparatus.
  • the width of the groove 6 can be reduced to about 20 to 40 ⁇ m, thereby reducing the width of the groove. Therefore, many semiconductor light emitting elements A can be obtained from one support wafer 30. That is, the cost of the semiconductor light emitting element A can be reduced.
  • a light irradiation step of irradiating the lower surface of the multilayer nitride semiconductor layer 2 with light through the transparent crystal wafer 1 is performed.
  • a peeling step for peeling the transparent crystal wafer 1 from the multilayer nitride semiconductor layer 2 is performed.
  • a second electrode forming step for forming the cathode electrode 42 on the lower surface of the support wafer 30 in the multilayer nitride semiconductor layer 2 is performed.
  • the support wafer 30 is attached to the adhesive resin tape 8, and then, as shown in FIG. 1 (e), the dicing groove 7 reaching the depth of about half the thickness of the support wafer 30 along the groove 6.
  • a dicing groove forming step of forming is performed.
  • the lower surface of the multilayer nitride semiconductor layer 2 is irradiated with laser light LB made of ultraviolet light through a transparent crystal wafer.
  • the laser beam LB is defined as the first light.
  • GaN of the buffer layer 21 is decomposed into Ga and N.
  • N 2 gas is generated. This N 2 gas is released through the groove 6. Therefore, it is possible to prevent occurrence of cracks on the order of micrometers in the n-type nitride semiconductor layer 22 due to the gas pressure of N 2 gas.
  • the bonding force between multilayer nitride semiconductor layer 2 and transparent crystal wafer 1 is reduced.
  • the transparent crystal wafer 1 can be peeled from the multilayer nitride semiconductor layer 2. Therefore, in the peeling process, the transparent crystal wafer 1 is easily peeled off.
  • the Ga remaining on the surface of the multilayer nitride semiconductor layer 2 and the inner surface of the kerf 6 after the transparent crystal wafer 1 is peeled off from the multilayer nitride semiconductor layer 2 is, for example, in a hydrochloric acid solution (for example, hydrochloric acid having a concentration of 50%) It can be removed by immersion for about 1 minute. Even when the transparent crystal wafer 1 cannot be peeled off, the decomposed Ga is a metal having a melting point of about 30 ° C., so the Ga near the interface is melted using a hot plate or the like (the support wafer 30 is mounted on the hot plate). The transparent crystal wafer 1 can be easily peeled by placing and melting the Ga).
  • a hydrochloric acid solution for example, hydrochloric acid having a concentration of 50%
  • the light irradiated onto the lower surface of the multilayer nitride semiconductor layer 2 through the transparent crystal wafer 1 is laser light LB composed of ultraviolet light having a larger photon energy than visible light.
  • the irradiation energy of the laser beam LB is 0. About 18 J / cm 2 .
  • a KrF excimer laser having a laser beam wavelength of 248 nm is used to irradiate ultraviolet light.
  • the laser that irradiates ultraviolet light is not limited to KrF.
  • Lasers that irradiate ultraviolet light include, for example, a XeCl excimer laser with a wavelength of 308 nm, a third harmonic YAG laser with a wavelength of 355 nm, a fourth harmonic YAG laser with a wavelength of 266 nm, a fifth harmonic YAG laser with a wavelength of 213 nm, etc. Can also be used. That is, the laser beam LB is appropriately selected according to the material thickness of the transparent crystal wafer 1 and the multilayer nitride semiconductor layer 2.
  • a second resist layer having an opening in the region where the cathode electrode 42 is to be formed is formed by a photolithography technique.
  • the cathode electrode 42 is formed by an electron beam evaporation method or the like.
  • unnecessary films on the second resist and the second resist layer are lifted off with an organic solvent.
  • the dicing groove forming process As shown in FIG. 1 (f), a dividing process of dividing into individual semiconductor light emitting elements A is performed by a general braking device 9. Thereafter, an expanding step of stretching the dicing sheet 8 is performed. Subsequently, each semiconductor light emitting element A is picked up to obtain individual semiconductor light emitting elements A as shown in FIG.
  • the dicing groove forming process and the dividing process constitute a dicing process in which dicing is performed along the groove 6.
  • the method for manufacturing the semiconductor light emitting device A includes the semiconductor layer forming step, the bonding step, the groove forming step, the light irradiation step, the peeling step, and the cutting step.
  • the semiconductor layer forming step the multilayer nitride semiconductor layer 2 is crystal-grown on the upper surface of the transparent crystal wafer 1.
  • the bonding step the multilayer nitride semiconductor layer 2 is bonded to the upper surface of the support wafer 30.
  • the groove forming step a groove having a depth reaching the multilayer nitride semiconductor layer 2 from the lower surface of the transparent crystal wafer 1 is formed along the center line of the region corresponding to the scribe lane.
  • the lower surface of the multilayer nitride semiconductor layer 2 is irradiated with the laser light LB through the transparent crystal wafer 1.
  • GaN existing in the lower layer of the multilayer nitride semiconductor layer 2 is decomposed into Ga and N, thereby generating N 2 .
  • the generated N 2 is discharged to the outside through the groove 6. Thereby, it is possible to prevent the occurrence of cracks on the order of micrometers in the multilayer nitride semiconductor layer 2.
  • the multilayer nitride semiconductor layer 2 is bonded to the support wafer 30, and then the groove 6 is formed.
  • the multilayer nitride semiconductor layer 2 is reliably bonded to the support wafer 30. That is, the multilayer nitride semiconductor layer 2 is reliably bonded to the support substrate 3.
  • the physical bonding force between the multilayer nitride semiconductor layer 2 and the transparent crystal wafer 1 is lost. Since the physical bonding force is lost, the transparent crystal wafer 1 is peeled from the multilayer nitride semiconductor layer 2 in the peeling step.
  • Embodiment 2 The manufacturing method of the semiconductor light emitting device A of the present embodiment is substantially the same as the manufacturing method of the semiconductor light emitting device A of the first embodiment. Therefore, steps different from those in the first embodiment will be described with reference to FIG.
  • symbol is attached
  • the polishing process is performed after the bonding process.
  • the lower surface of the transparent crystal wafer 1 is polished, thereby thinning the transparent crystal wafer 1.
  • the attaching process is performed after the polishing process.
  • the support wafer 30 is attached to the dicing sheet 8.
  • a groove forming step is performed after the attaching step.
  • the groove is formed to a depth that reaches the middle of the support wafer 30 from the lower surface of the transparent crystal wafer 1.
  • the thickness of the transparent crystal wafer 1 is set to 100 ⁇ m in the polishing step.
  • the depth of the groove 6 is 250 ⁇ m.
  • the width of the groove 6 is 30 ⁇ m.
  • these numerical values are examples and are not particularly limited.
  • a light irradiation step of scanning by irradiating the laser beam LB from the other surface side of the transparent crystal wafer 1 is performed as in the first embodiment.
  • An arrow C in FIG. 2B shows an example of the scanning direction of the laser beam LB.
  • the structure shown in FIG.2 (b) is obtained by performing the peeling process which peels the transparent crystal wafer 1.
  • the process of newly forming the dicing grooves 7 described in the first embodiment in the support wafer 30 in the dicing process described in the first embodiment is omitted. be able to. Thereby, the dicing process can be simplified.
  • the method for manufacturing a semiconductor light emitting device of this embodiment further includes a polishing step in addition to the steps of the first embodiment.
  • the polishing process is performed after the bonding process.
  • the transparent crystal wafer 1 is polished, thereby thinning the lower surface of the transparent crystal wafer 1.
  • a groove forming process is performed.
  • the groove forming step as shown in FIG. 3A, the groove 6 is formed from the lower surface of the transparent crystal wafer 1 so as to have a depth reaching the support wafer 30.
  • the thickness of the transparent crystal wafer 1 is set to 100 ⁇ m in the polishing step, but this value is an example and is not particularly limited.
  • a light irradiation region E ⁇ b> 2 for irradiating the laser beam LB is provided for each element formation region E ⁇ b> 1 of each semiconductor light emitting element A.
  • the laser beam LB is irradiated to a region separated from the groove 6 by a predetermined distance. That is, the buffer layer has an irradiation region irradiated with the laser light LB and a non-irradiation region S1 not irradiated with the laser light LB.
  • the non-irradiation region S1 that is not irradiated with the laser beam LB is provided along the groove 6.
  • non-irradiation region S ⁇ b> 1 is provided to have a center in the width direction that coincides with the center in the width direction of the groove 6. Further, the non-irradiation region S ⁇ b> 1 is provided to have a width larger than the width of the groove 6.
  • the laser beam LB is irradiated from the other surface side of the transparent crystal wafer 1 using a laser processing system as shown in FIG.
  • This laser processing system uses an attenuator (optical attenuator) 51 for adjusting the energy density of laser light LB at a processing point, laser light LB from a laser (not shown) made of a KrF excimer laser, laser light LB.
  • the imaging mask 52 for reflecting only the portion where the energy distribution of the laser beam LB is substantially uniform (the portion with good beam quality) and the laser beam LB are reflected.
  • this laser processing system is a four-axis processing table 61 that can move a processing stage 62 on which the support wafer 30 is placed in four axis directions (X-axis direction, Y-axis direction, Z-axis direction, and ⁇ -axis direction).
  • a control device (not shown) composed of a microcomputer or the like on which an appropriate program for controlling the four-axis machining table 61 is mounted, and the machining stage 62 can cope with step-like operations. .
  • a second process of moving the processing stage 62 by the same distance as the arrangement pitch A (equal to the arrangement pitch of the anode electrodes 44 in this embodiment) is performed.
  • the first process and the second process are alternately repeated.
  • the laser beam LB is irradiated to all the light irradiation regions E2.
  • the light irradiation region E2 is set so that the kerf 6 and the light irradiation region E2 do not overlap.
  • the support wafer 30 is placed on a hot plate and heated to peel off the transparent crystal wafer 1.
  • the transparent crystal wafer 1 can be peeled off.
  • the portion corresponding to the non-irradiated region S1 remains on the transparent crystal wafer 1 or is pulverized with a gas pressure of N 2 gas. Therefore, the transparent crystal wafer 1 is easily peeled from the multilayer nitride semiconductor layer 2. Further, the portion corresponding to the non-irradiation region S 1 in the peripheral portion of the kerf 6 is removed together with the transparent crystal wafer 1.
  • the metal Ga 81 remaining on the surface of the multilayer nitride semiconductor layer 2 and the dust (crushed GaN, etc.) 82 in the kerf 6 are removed from, for example, a hydrochloric acid solution (for example, having a concentration of 50% hydrochloric acid), the structure shown in FIG. 3D is obtained.
  • a hydrochloric acid solution for example, having a concentration of 50% hydrochloric acid
  • part of the bonding layer 5 made of a conductive material may evaporate and remain as deposits on the inner surface of the groove 6 due to heat generated when the laser beam LB is irradiated in the groove forming step.
  • the deposit on the side surface of the multilayer nitride semiconductor layer 2 leaks current.
  • the leak path element is formed in the vicinity of the kerf 6 in the kerf forming step.
  • the unnecessary part part corresponding to the non-irradiation region S1 can be removed together with the transparent crystal wafer 1 in the peeling step.
  • the distance D between the kerf 6 and the light irradiation region E2 in the range of about 10 to 30 ⁇ m.
  • the distance D is shorter than 10 ⁇ m, there is a possibility that the position of the kerf 6 is irradiated with the laser beam LB due to the influence of the displacement of the processing stage 62. Thereby, the irradiated position may be shifted.
  • the length is longer than 30 ⁇ m, the effect of relaxing the generated N 2 gas pressure may not be obtained.
  • the shorter the distance D the easier the GaN in the non-irradiated region S1 is pushed toward the kerf 6 by the N 2 gas pressure, and the pushed GaN dust 82 can be removed by etching with a hydrochloric acid solution.
  • the element formation region E1 is 930 square micrometers
  • the width of the scribe lane is 70 ⁇ m
  • the light irradiation region E2 is 950 square micrometers
  • the width of the kerf 6 is 30 ⁇ m
  • the distance D 10 ⁇ m
  • the groove 6 is formed to a depth reaching the bonding layer 5 in the groove forming step. And the structure shown to Fig.6 (a) is obtained by performing a peeling process. Subsequently, as shown in FIG. 6D, an insulating film forming step is performed for forming an insulating film 71 made of a silicon oxide film on the inner surface of the groove 6. Following the insulating film forming step, a dicing step is performed.
  • a third resist layer 71 having a region where the insulating film 71 is to be formed is opened on the surface side of the multilayer nitride semiconductor layer 2 by using a photolithography technique, so that FIG. Get the structure shown.
  • an insulating film 71 made of a silicon oxide film having a predetermined film thickness (for example, about 100 nm) is formed by an electron beam evaporation method or the like.
  • the third resist layer and unnecessary insulating film 71 on the third resist layer are removed by ultrasonic cleaning using an organic solvent (for example, acetone) (lift-off may be performed).
  • an organic solvent for example, acetone
  • the dicing groove forming process after the peeling process for example, when the dicing groove 7 is formed by irradiating the laser beam, a part of the bonding layer 5 made of a conductive material is caused by the heat when the laser beam is irradiated. It evaporates and remains on the inner surface of the dicing groove 7 as a deposit.
  • the deposit is a leak path element as a result of the deposit on the side surface of the multilayer nitride semiconductor layer 2. As a result, current leakage or short circuit occurs.
  • the side surfaces of the multilayer nitride semiconductor layer 2 exposed in the kerf forming process are covered with the insulating film 71 before the dicing process.
  • the width of the dicing groove 7 so that the insulating film 71 remains on the side surface of the multilayer nitride semiconductor layer 2 in the process, the side surface of the multilayer nitride semiconductor layer 2 is the insulating film 71 in the semiconductor light emitting device A after the dicing process.
  • the insulating film 71 is not limited to a silicon oxide film, and may be a silicon nitride film, for example.
  • the visible light light emitting diode was illustrated as the semiconductor light emitting element A, it may be not only a visible light light emitting diode but an ultraviolet light emitting diode and an infrared light emitting diode.

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Optics & Photonics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Abstract

　本発明の半導体発光素子の製造方法は、半導体層形成工程と、接合工程と、溝形成工程と、光照射工程と、剥離工程と、切断工程とを有する。半導体層形成工程において、透光性を有する第１ウエハの上面に多層窒化物半導体層を形成する。接合工程において、多層窒化物半導体層の上面に第２ウエハを接合する。溝形成工程において、第１ウエハの下面から少なくとも多層窒化物半導体層に到達する深さの溝を形成する。光照射工程において、多層窒化物半導体層の下面に第１ウエハを介して第１の光を照射する。これにより多層窒化物半導体層と第１ウエハとの間の接合力が低下される。剥離工程において、多層窒化物半導体層から第１ウエハを分離する。切断工程において、溝に沿って第２ウエハを切断し、これにより複数の半導体発光素子に分割する。

Description

半導体発光素子の製造方法
　本発明は、半導体発光素子の製造方法に関するものである。
　従来から、緑～紫外領域の光を放射する特性を有する半導体発光素子が研究されている。このような半導体発光素子は、ＧａＮ系の窒化物半導体材料であるＡｌxＩｎyＧａzＢuＮ（０≦ｘ≦１、０≦ｙ≦１、０≦ｚ≦１、０≦ｕ≦１、且つ、ｘ＋ｙ＋ｚ＋ｕ＝１）を利用した発光ダイオード（ＬＥＤ）やレーザダイオード（ＬＤ）である。青色発光ダイオードや紫外発光ダイオードなどの半導体発光素子は、蛍光体と組み合わせて使用される。青色発光ダイオードや紫外発光ダイオードは、青色光や紫外光を放出する。放出された青色光や紫外光は、蛍光体によって、白色に変化される。そして、青色発光ダイオードや紫外発光ダイオードと、蛍光体とを有する発光装置も研究がされている。
　ＧａＮ系の窒化物半導体材料を利用した半導体発光素子を製造する場合、結晶成長用基板が用いられる。この結晶成長用基板は、耐熱性を有することが求められる。また、この結晶成長基板は、窒化物半導体材料が有する熱膨張率と近い熱膨張率を有することが求められる。そこで、結晶成長用基板としてサファイアウエハが一般的に用いられている。しかしながら、サファイアウエハは、一般的に電気伝導性や熱伝導性が低い。そして、サファイアウエハは硬い。また、サファイアウエハは低いへき開性を有する。したがって、サファイア基板を備えた半導体発光素子を有するデバイスは、形状が制限され、また、サファイア基板を備えた半導体発光素子を有するデバイスは、効率よく放熱するように設計をすることが必要である。すなわち、１つの半導体発光素子に光を大量に放出させるためには、半導体発光素子に大きな電流を供給する必要がある。半導体発光素子に大きな電流が供給されると、半導体発光素子は多くの熱を発生する。したがって、デバイスは、高い放熱性を有する設計を備えることが必要である。これに対して、従来は、サファイアウエハは、研磨して薄くされる。また、従来は、サファイアウエハは、窒化物半導体から除去される。具体的に説明すると、まず、サファイアウエハの上面にバッファ層が形成される。このバッファ層は、例えば低温で成長されたＧａＮである。続いて、バッファ層の上面に、ｎ型窒化物半導体層が結晶成長される。続いて、ｎ型窒化物半導体層の上面にｐ形窒化物半導体層が結晶成長される。続いて、ｐ形窒化物半導体層の上面に、支持ウエハが接合される。続いて、バッファ層に、サファイアウエハを介して紫外光などのレーザ光が照射される。これにより、サファイアウエハをｎ型窒化物半導体層から剥離する。このような半導体発光素子の製造方法が研究されている。
　しかしながら、サファイアウエハは、窒化物半導体層が有する熱膨張率と異なる熱膨張率を有する。したがって、サファイア基板を研磨して薄くする場合、窒化物半導体層は、サファイアウエハと窒化物半導体層との間の熱膨張率の差が引き起こす応力を受ける。この応力は、サファイアウエハと多層窒化物半導体層とに、反りを発生させる。この反りは、サファイアウエハや多層窒化物半導体層にクラックを発生させる。
　また、サファイアウエハを多層窒化物半導体層から剥離する場合、多層窒化物半導体層にサファイアウエハを介してレーザ光が照射される。すなわち、多層窒化物半導体層のバッファ層は、レーザ光を受ける。バッファ層はレーザ光を受けることにより、ＧａＮがＧａとＮとに分解される。ＧａＮが分解すると、Ｎ2が発生する。このＮ2ガスは、多層窒化物半導体及びサファイアウエハの間に存在するため、多層窒化物半導体層にガス圧を与える。したがって、Ｎ2ガスのガス圧は、多層窒化物半導体層にマイクロメートルオーダのクラックを発生させる。このクラックは、電流をリークさせる原因となる。したがって、このように製造された半導体発光素子は、歩留まりが低い。
　日本特許公報特許第３５１８４５５号公報（特許文献）及び特許第３７９５７６５号公報（特許文献２）は、このような問題の解決手段を開示している。特許文献１及び特許文献２は、透明結晶ウエハと窒化物半導体層との界面に予め空隙を設ける工程を開示している。この空隙は、透明結晶ウエハと多層窒化物半導体層との間に発生するＮ2が発生するガス圧を緩和する。特許文献１及び特許文献２は、以下の工程を開示している。まず、サファイアウエハの上面に、多層窒化物半導体層の一部を構成するバッファ層を含む下地層をＭＯＶＰＥ法などにより結晶成長させる。バッファ層はＧａＮからなる。続いて、フォトリソグラフィ及びエッチングにより、下地層及びサファイアウエハの上面にパターニングをする。続いて、バッファ層及びサファイアウエハの上面に、ｎ型窒化物半導体層及びｐ形窒化物半導体層を形成する。このｎ型窒化物半導体層及びｐ形窒化物半導体層は、横方向エピタキシャル成長（Epitaxial Lateral Overgrowth）による結晶成長によって形成される。これにより、サファイアウエハと多層窒化物半導体層との界面に空隙が形成される。続いて、バッファ層にサファイアウエハを介してレーザ光を照射し、これによりサファイアウエハを剥離する。また、日本特許公報第３５２５０６１号公報（特許文献３）においても、フォトリソグラフィ及びエッチングによりサファイアウエハの上面に凹凸を形成する工程が開示されている。特許文献３においては、まず、サファイアウエハの上面に凹凸が形成される。続いて、窒化物半導体層を形成する工程が行われる。続いて、窒化物半導体層に、サファイアウエハを介してレーザ光を照射する工程がおこなわれる。これにより、サファイアウエハは、多層窒化物半導体層から剥離される。
　しかしながら、特許文献１及び特許文献２に記載された方法では、２段階の結晶成長が行われている。したがって、特許文献１及び特許文献２に記載された方法において多層窒化物半導体層を製造する場合、多くの製造時間が必要であり、また多くのコストが必要である。また、サファイアウエハは、下地層が形成された後に、真空のチャンバから取り出される。続いて、下地層に処理が施される第１形成工程が行われる。続いて、再び真空のチャンバ内で、下地層の上面に半導体層が形成される第２形成工程が行われる。ここで、サファイアウエハは、第１形成工程と第２形成工程との間に、真空のチャンバから取り出される。サファイアウエハが外部に取り出されたときに、表面に不純物が付着する可能性がある。その結果、多層窒化物半導体層に、不要な不純物が混入する可能性がある。すなわち、サファイアウエハが外部に取り出されることにより、多層窒化物半導体層の品質が低下する可能性がある。
　また、特許文献３においては、凹凸を有するサファイアウエハの上面にバッファ層を含む多層窒化物半導体層が形成される。このように形成された多層窒化物半導体層は、横方向エピタキシャル成長法と異なる性質の結晶成長によって形成される。すなわち、結晶成長の初期段階において、サファイアウエハの凹凸は、多層窒化物半導体の結晶に影響を及ぼす。その結果、多層窒化物半導体層の品質が低下する。
　これに対して、日本公開特許公報特開２００７－２９９９３５号公報（特許文献４）は、他の半導体発光素子の製造方法を開示している。特許文献４は、サファイアウエハの上面に、多層窒化物半導体層を結晶成長させる工程を開示している。続いて、多層窒化物半導体層の上面からサファイアウエハの上面に達する溝を形成する工程が行われる。続いて、多層窒化物半導体層に、サファイアウエハを介してレーザ光が照射される。これにより、サファイアウエハは、多層窒化物半導体層から剥離される。
　特許文献４に記載された製造方法によれば、多層窒化物半導体層の高い結晶性を保つことができる。また、サファイアウエハを剥離する際に発生するＮ2ガスに起因した衝撃により、マイクロメートルオーダのクラックが発生することを防ぐことができる。
　しかしながら、特許文献４に記載の半導体発光素子の製造方法では、溝の形成時に、溝の付近に微小な凹凸が発生する。この微小な凹凸は、多層窒化物半導体層と支持ウエハとの接合力を低下させる。したがって、切断することにより得られる半導体発光素子における、多層窒化物半導体層と支持ウエハの一部からなる支持基板との接合信頼性が低くなる可能性があった。
　本発明は、上記問題を解決するためになされたものである。本発明の第１の目的は、多層窒化物半導体層にマイクロメートルオーダのクラックが発生することが抑制された半導体発光素子の製造方法を提供することである。そして、本発明の第２の目的は、多層窒化物半導体層と支持基板とが確実に接合した半導体発光素子の製造方法を提供することである。
　上記課題を解決するために、本発明の半導体発光素子の製造方法は、半導体層形成工程と、接合工程と、溝形成工程と、光照射工程と、剥離工程と、切断工程とを備える。半導体層形成工程において、第１の光を透過する第１ウエハの上面に多層窒化物半導体層を形成する。第１ウエハは、前記第１面と、第２面とを有する。第２面は、第１面と反対側に位置する。前記多層窒化物半導体層は、ｎ形またはｐ形の第１窒化物半導体層と、当該第１窒化物半導体層の上面に位置し且つ当該第１窒化物半導体層と反対の形を有する第２窒化物半導体層とを含む。多層窒化物半導体層は、前記第１面と対向する第３面を有する。接合工程は、前記半導体層形成工程の後に行われる。接合工程において、多層窒化物半導体層の上に第２ウエハを接合する。溝形成工程は、接合工程の後に行われる。溝形成工程において、第１ウエハの第２面から、少なくとも多層窒化物半導体層に到達する深さの溝を形成する。光照射工程は、溝形成工程の後に行われる。光照射工程は、第１ウエハを介して多層窒化物半導体層の下面に第１の光を照射し、これにより多層窒化物半導体層の第３面にある窒化物半導体を分解する。多層窒化物半導体層の第３面にある窒化物半導体が分解されることにより窒素ガスが発生する。この窒素ガスは、溝を介して外部に放出される。また、多層窒化物半導体層の第３面にある窒化物半導体が分解されることにより多層窒化物半導体層と第１ウエハとの間の接合力が低下される。剥離工程は、光照射工程の後に行われる。剥離工程において、第１窒化物半導体層は、第１ウエハから剥離される。切断工程は、剥離工程の後に行われる。切断工程において、第１窒化物半導体層と第２窒化物半導体層と第２ウエハとを前記溝に沿って切断する。これにより、複数の半導体発光素子に分割する。
　この場合、光照射工程において発生するＮ2ガスは、溝を通して放出される。したがって、多層窒化物半導体層にクラックが発生することを防ぐことができる。また、溝形成工程において、多層窒化物半導体層を支持ウエハに接合してから溝を形成する。この多層窒化物半導体層は、切断されることにより、支持基板と支持基板上に形成された多層窒化物半導体とからなる複数の半導体発光素子とに分割される。ここで、多層窒化物半導体と支持基板とが確実に接合した半導体発光素子が得られる。
　前記溝を形成する際に、前記第２ウエハに到達する深さの溝を形成することが好ましい。
　この場合、切断工程において、第２ウエハに新たに溝を形成する工程を省略することができる。したがって、複数の半導体発光素子に容易に分割することができる。
　前記溝を形成する際に、レーザ光を照射して溝を形成することが好ましい。
　この場合、ダイシングソーで溝を形成する場合にかかる時間よりも短い時間で溝を形成することができる。また、ダイシングソーで形成される溝の幅よりも狭い幅の溝を形成することができる。これにより、一枚の第２ウエハから、多くの半導体発光素子を製造することができる。その結果、半導体発光素子のコストを低下することができる。
　前記第１の光を照射する際に、前記第１の光を前記溝から所定の距離離れた領域に照射することが好ましい。
　溝形成工程において、溝の内面に電流をリークさせるリークパス要素が形成される可能性がある。しかしながら、この場合、リークパス要素が形成された部分を剥離工程において、第１ウエハと共に除去することができる。
　本発明の半導体発光素子の製造方法は、さらに絶縁膜形成工程を有することが好ましい。絶縁膜形成工程は、第１ウエハを多層窒化物半導体層から分離した後に行われる。絶縁膜形成工程において、溝の内面に絶縁膜を形成する。前記切断工程は、絶縁膜形成工程の後に行われる。
　この場合、切断工程後の半導体発光素子の多層窒化物半導体層の側面が、大気に晒されることを防ぐことができる。これにより、多層窒化物半導体層の側面に異物が付着することを防ぐことができる。その結果、半導体発光素子の電流のリークを防ぐことができる。
　前記第２ウエハは、複数の素子形成領域と、スクライブレーン領域とを有していることが好ましい。素子形成領域は、他の素子形成領域から、スクライブレーン領域によって離間されている。前記溝形成工程において、スクライブレーン領域の幅方向の中心を通る中心線に沿うように溝を形成する。
　多層窒化物半導体層は、さらにバッファ層を備えることが好ましい。当該バッファ層は、窒化物半導体からなる。バッファ層は、第１ウエハの上に位置している。第１窒化物半導体層は、バッファ層の上面に位置している。バッファ層の下面は、多層窒化物半導体層の第３面を規定する。
　前記バッファ層は、窒化ガリウムからなることが好ましい。また、前記第１の光は、紫外光であることが好ましい。
　多層窒化物半導体層は、複数の第１領域と、第２領域とを有することが好ましい。複数の第１領域は、前記半導体発光素子に対応する。前記第２領域は、前記第１領域を他の第１領域から離間させる。第１の光は、第２領域に照射されることなく前記第１領域に照射される。前記第２領域は、溝の溝幅の中心と一致する中心を有する非照射幅を有している。第２領域は、溝の溝幅よりも大きい非照射幅を有している。
実施形態１の半導体発光素子の製造方法を示す側面断面図である。 実施形態２の半導体発光素子の製造方法を示す側面断面図である。 実施形態３の半導体発光素子の製造方法を説明するための示す側面断面図である。 同上の半導体発光素子の製造方法の説明図である。 同上の半導体発光素子の製造方法の説明図である。 実施形態４の半導体発光素子の製造方法を示す側面断面図である。
　（実施形態１）
　本実施形態における半導体発光素子Ａは、窒化物半導体材料を用いた発光ダイオードである。なお、半導体発光素子Ａの製造過程において、支持ウエハを裏返して製造する。したがって、説明を容易にするために、図１（ａ）～（ｇ）において、矢印の方向を上方として説明する。図１（ｇ）は、半導体発光素子Ａの側面断面図を示している。図１（ｇ）に示すように、半導体発光素子Ａは、支持基板３と、多層窒化物半導体層２と、カソード電極４２と、アノード電極４４とを備える。支持基板３は、シリコンからなる。多層窒化物半導体層２は、ｐ形窒化物半導体層２４と、発光層２３と、ｎ型窒化物半導体層２２とを備える。すなわち、ｐ形窒化物半導体層は、ｎ型窒化物半導体層にドープされたドーパントと反対の型のドーパントがドープされている。アノード電極４４は、支持基板３の上面に形成されている。ｐ形窒化物半導体層は、アノード電極４４の上面に配置されている。また、ｐ形窒化物半導体層は、支持基板３の上面に接合されている。発光層２３は、ｐ形窒化物半導体層の上面に配置されている。ｎ形窒化物半導体層は、発光層２３の上面に配置されている。カソード電極４２は、ｎ形窒化物半導体層の上面に配置されている。
　本実施形態の発光ダイオードは、青色発光ダイオードである。ｎ形窒化物半導体層２２は、ｎ形ドーパントがドーピングされたｎ型ＧａＮからなる。ｎ形ドーパントは、例えばＳｉである。発光層２３は、単一量子井戸構造を有している。この単一量子井戸構造において、ＧａＮからなる障壁層と、ＩｎＧａＮからなる井戸層とが交互に積層されている。ｐ形窒化物半導体層２４は、ｐ形ドーパントがドーピングされたｐ形ＡｌＧａＮ層２４ａと、ｐ形ドーパントがドーピングされたｐ形ＧａＮ層２４とからなる。なお、ｐ形ドーパントは、例えばＭｇやＺｎである。本実施形態において、ｎ形窒化物半導体層２４は、２０００ｎｍの厚さを有している。発光層２３は、５０ｎｍの厚さを有している。ｐ形窒化物半導体層２４は１００ｎｍの厚さを有している。しかしながら、これらの数値は一例であり、これらの厚さに限定されない。また、ｎ形窒化物半導体層２２、発光層２３、ｐ形窒化物半導体層それぞれの層構造も、特に限定されない。すなわち、ｎ形窒化物半導体層２２、発光層２３、ｐ形窒化物半導体層は、用途などによってその材料、組成、構造が適宜変更される。例えば、ｎ形窒化物半導体層２２をｎ型ＧａＮ層とｎ型ＧａＮ層よりもバンドギャップエネルギの大きなｎ型ＡｌＧａＮ層とで構成することも可能である。これにより、キャリアの閉じ込め効率は向上され、これにより発光層２３における電子と正孔との再結合を促進され、その結果、内部量子効率が高められる。また、上述の発光層２３に代えて、単一量子井戸構造や単層構造を有する発光層を採用することもできる。
　カソード電極４２は、Ｎｉ膜と、Ｔｉ膜と、Ａｕ膜とからなる。Ｎｉ膜は、ｎ型窒化物半導体層２２の上面に形成されている。Ｔｉ膜は、Ｎｉ膜の上面に形成されている。Ａｕ膜は、Ｔｉ膜の上面に形成されている。このカソード電極４２の材料及び層構造は一例である。したがって、カソード電極の材料及び層構造は限定されない。
　また、アノード電極４４は、ｐ形窒化物半導体層２４の上面に形成されたＰｄ膜と、Ｐｄ膜上のＡｕ膜とからなる。しかしながら、アノード電極４４の材料及び層構造は、一例である。したがって、アノード電極の材料及び層構造は限定されない。また、カソード電極４２及びアノード電極４４の形状は、半導体発光素子Ａの設計に応じて変更することができる。しかしながら、本実施形態において、ｎ形窒化物半導体層２２は、カソード電極４２が形成されている面と、カソード電極が形成されている部分以外の光放出面とを有する。したがって、カソード電極４２の面積を、ｎ型窒化物半導体層２２の上面の面積よりも十分に小さくすることが好ましい。
　支持基板３は、Ｓｉからなる。しかしながら、支持基板３の材料は、Ｓｉに限定されない。支持基板３は、後述する透明結晶ウエハ１よりも熱伝導率が高く、剛性を有する材料からなることが好ましい。このような材料は、例えばＳｉ，Ｃｕ，ＣｕＷ，Ｇｅが挙げられる。
　また、ｐ形窒化物半導体層２４の下面に、アノード電極４４が形成されている。そして、多層窒化物半導体層２と支持基板３とが、導電性材料からなる接合層５を介して接合されている。接合層５は、ＳｎＡｇＣｕやＡｕＳｎなどの無鉛はんだであることが好ましい。しかしながら、接合層５は、無鉛はんだに限られない。接合層５としてＡｕ、Ｓｎ、Ａｇ、Ｃｕなどの金属を用いることができる。また、接合層５として、Ａｕ、Ｓｎ、Ａｇ、Ｃｕのうちの少なくとも１つを含む合金などを用いることもできる。また、本実施形態において、接合層５の材料として導電性材料を用いている。しかし、例えば、多層窒化物半導体層２の上面からｎ型窒化物半導体層２２の一部及び発光層２３の一部をエッチングしてｐ形窒化物半導体層２４の上面の一部を露出させ、多層窒化物半導体層２の上面にカソード電極４２を形成し、多層窒化物半導体層２の下面にアノード電極４４を形成する場合、樹脂からなる接合層を用いることができる。すなわち、放熱性や接合強度などを考慮して、導電性材料または樹脂を接合層５の材料として用いればよい。
　以下、本実施形態の半導体発光素子の製造方法について図１に基づいて説明する。
　まず、上面が（０００１）面のサファイアウエハからなる透明結晶ウエハ１を用意する。この透明結晶ウエハ１は、第１ウエハとして定義される。また、透明結晶ウエハ１は、第１面１００と第２面２００とを有する。第１面１００は、透明結晶ウエハ１の上面を定義する。第２面２００は、第１面１００と反対側に位置する。すなわち、第２面２００は、透明結晶ウエハ１の下面を定義する。透明結晶ウエハ１の上面に、ＧａＮからなるバッファ層２１を、ＭＯＶＰＥ法により、エピタキシャル成長させる。続いて、バッファ層２１の上面に、ｎ形ＧａＮからなるｎ形窒化物半導体層２２を、ＭＯＶＰＥ法により、エピタキシャル成長させる。続いて、ｎ形窒化物半導体層２２の上面に、発光層２３をエピタキシャル成長させる。発光層２３は、ＧａＮからなる障壁層と、ＩｎＧａＮからなる井戸層とからなる単一量子井戸構造を有する。続いて、ｐ形ＡｌＧａＮ層２４ａとｐ形ＧａＮ層２４ｂとからなるｐ形窒化物半導体層２４を、ＭＯＶＰＥ法によりエピタキシャル成長させる。この、バッファ層、ｎ形窒化物半導体層２２、発光層２３、ｐ形窒化物半導体層２４を形成する半導体層形成工程を行うことにより、図１（ａ）のように、透明結晶ウエハ１の上面に多層窒化物半導体層２を形成する。図１（ａ）に示すように、多層窒化物半導体層２は下面を有しており、当該下面は第３面３００として定義され、前記第１面１００と対向する。より詳しく説明すると、バッファ層は、下面を有しておりこの下面は、第３面３００を定義する。ここで、バッファ層２１は、（ａ）透明結晶ウエハ１とｎ型窒化物半導体層２２との格子不整合に起因してｎ形窒化物半導体層２２に発生する貫通転移を低減するためと、（ｂ）ｎ形窒化物半導体層２２の残留ひずみを低減するために設けられている。本実施形態において、バッファ層２１は、ＧａＮからなるが、バッファ層２１の材料はＧａＮに限られない。バッファ層２１の材料は、例えば、ＡｌＮやＡｌＧａＮなどでも良い。なお、本実施形態では、透明結晶ウエハ１はＡｌ２Ｏ３からなる。しかしながら、透明結晶ウエハ１の材料は、Ａｌ２Ｏ３に限られない。透明結晶ウエハ１の材料は、例えばＳｉＣ、ＭｇＡｌ２Ｏ４、ＺｎＯ、ＭｇＯ、ＧａＰ、ＧａＡｓなどでも良い。また、半導体層形成工程において、多層窒化物半導体層を形成する方法は、ＭＯＶＰＥ法に限られない。半導体層形成工程において多層窒化物半導体層を形成する方法は、例えば、ハイドライド気相成長法（ＨＶＰＥ法）や、分子線エピタキシー法（ＭＢＥ法）や、液相成長法（ＬＰＥ法）など、他のエピタキシャル成長法も採用できる。
　半導体層形成工程の後、ｐ形窒化物半導体層２４をアニールする活性化アニール工程を行う。活性化アニール工程において、多層窒化物半導体層は、ランプアニール装置を用いてＮ2ガス雰囲気中で、所定温度（例えば７５０℃）で、所定時間（例えば５分間）アニールされる。活性化アニール工程を行うことにより、ｐ形窒化物半導体層２４のｐ形ドーパントに結合している水素は除去される。ｐ形ドーパントから水素が除去されることにより、ｐ形ドーパントは活性化される。
　活性化アニール工程の後、多層窒化物半導体層２の上面にアノード電極４４を形成する第１電極形成工程を行う。第１電極形成工程を行うことにより、図１（ｂ）に示すように、多層窒化物半導体層２の上面にアノード電極が形成される。アノード電極４４は、次のように形成される。まず、フォトリソグラフィ技術により、多層窒化物半導体層２の上面にアノード電極４４が形成される領域のみが露出するようにパターニングされた第１レジスト層を形成する。続いて、電子ビーム蒸着法などにより、アノード電極４４が形成される。続いて、第１レジスト層及び第１レジスト層上に形成された膜をリフトオフする。このようにして、アノード電極４４は多層窒化物半導体層２の上面に形成される。なお、半導体発光素子Ａは、平面寸法が１平方ミリメートルの支持基板３を有する。そして、アノード電極４４の形状は、支持基板３よりも小さな正方形形状である。第１電極形成工程が終了したとき、多層窒化物半導体層２の上面に、アノード電極４４がマトリクス状に配列されている。そして、アノード電極４４は、隣のアノード電極４４から１ｍｍ離間している。
　次に、多層窒化物半導体層２の上面とシリコンからなる支持ウエハ３０の下面とを接合する接合工程を行う。ここで、支持ウエハ３０は、第２ウエハとして定義される。接合工程において、多層窒化物半導体層２は、支持ウエハ３０と、導電性材料（ＳｎＡｇＣｕからなる非鉛はんだなど）からなる接合層５を介して接合される。具体的には、まず、支持ウエハ３０の下面にＳｎＡｇＣｕペーストを塗布する。続いて、ＳｎＡｇＣｕペーストが支持ウエハ３０と多層窒化物半導体層２との間に介在するように、多層窒化物半導体層２と支持ウエハ３０とを配置する。続いて、多層窒化物半導体層２と支持ウエハ３０とＳｎＡｇＣｕペーストは、所定温度（例えば２７０℃）で所定時間（例えば１０分）、リフロー炉に投入される。これにより、多層窒化物半導体層２は、支持ウエハ３０と、リフローで接合される。その結果、支持ウエハ３０は、多層窒化物半導体層２と高い接合力で接合される。また、接合層は、均一な厚さ（２０±５μｍ）を有する。
　続いて、支持ウエハ３０は、裏返される。そして、透明結晶ウエハ１の下面から、多層窒化物半導体層２に至る溝を形成する溝形成工程を行う。この溝は、スクライブレーンに対応する領域の幅の中心線に沿って形成される。これにより、図１（ｃ）に示すように、溝が形成された透明結晶ウエハ及び多層窒化物半導体層２が得られる。具体的には、溝形成工程において、波長が３５５ｎｍ、周波数が１０ｋＨｚ、出力が５Ｗ、パルス幅が３０ｎｓｅｃのＴＨＧ－ＹＡＧレーザのレーザ光を走査速度（例えば、１ｍｍ／ｓ）で走査することにより、深さが３５０μｍ、幅が４０μｍの溝が形成される。なお、溝の深さと幅とは、上記の深さや幅に限定されるものではない。また、本実施形態における溝形成工程において、溝は、透明結晶ウエハ１の下面から多層窒化物半導体層２に到達するように形成される。詳しく説明すると、溝は、透明結晶ウエハ１の厚さよりも大きい深さを有しており、これにより、溝は透明結晶ウエハ１の下面から、ｎ型窒化物半導体層に到達する。したがって、多層窒化物半導体層２の上面から多層窒化物半導体層に溝を形成する場合に照射されるレーザ光のエネルギよりも強いエネルギを有するレーザ光を透明結晶ウエハ１に照射する必要がある。したがって、溝の内周が受ける熱の影響や、溝の幅の広がりを防ぐために、透明結晶ウエハ１の厚さを１００ｎｍ程度の厚さとなるように研磨しておくことが好ましい。一方、透明結晶ウエハ１の厚さを１００ｎｍ以下に研磨すると、ハンドリング性が低下する。また、透明結晶ウエハ１の厚さを１００ｎｍ以下に研磨すると、透明結晶ウエハ１の反りに起因して多層窒化物半導体層２にクラックが生じる可能性がある。
　ところで、溝形成工程において、ＴＨＧ－ＹＡＧレーザを、溝を形成するためのレーザとして使用している。ＴＨＧ－ＹＡＧレーザは紫外レーザであるため、ＴＨＧ－ＹＡＧレーザは、可視光を絞り込んだ焦点の径よりも小さい径を有する焦点に絞り込むことができる。したがって、焦点における単位面積当たりのエネルギ密度が増加する。その結果、河口面積を縮小することができる。さらに、パルスレーザ光を用いることにより、透明結晶ウエハ１を加工するのに十分な単位面積当たりのエネルギ尖頭値が得られる。ここで、パルスレーザ光は、出力が３Ｗ、周波数が１０ｋＨｚである。したがって、ビームの径をφ３０μｍとすれば、単位面積あたりのエネルギ尖頭値は、式：３／１００００／（π×０．００１５×０．００１５）に基づき、約４２Ｊ／ｃｍ2となる。また、パルスレーザ光とすることによって、半導体発光素子Ａへの熱影響を極力低減することができる。そして、レーザ光のパルス幅は、短いほうが好ましい。すなわち、溝形成工程において用いられるレーザ光は、ＴＨＧ－ＹＡＧレーザに限られない。高い出力を有し、短い波長を有し、パルス幅も短いＫｒＦエキシマフェムト秒レーザ（波長：２４８ｎｍ、周波数：３５０ｋＨｚ、パルス幅：８００ｆｓ）などを用いても良い。なお、溝形成工程において形成する溝６の深さは、少なくとも多層窒化物半導体層２に達する深さであればよい。
　また、溝形成工程では、レーザを利用して切溝６を形成している。しかしながら、溝を形成する手段は、レーザに限られない。溝を形成する手段は、ダイシングソーやドライエッチング装置などを利用して形成することもできる。ただし、溝６をレーザ光によって形成する場合、ガルバノミラーなどと組み合わせて任意の方向に高速で溝６を形成することができる。したがって、この場合、切溝６をダイシングソーやドライエッチング装置によって形成する場合によりも、短時間で溝６を形成することができる。しかも、レーザ光を用いることにより、溝６の幅を２０～４０μｍ程度とすることができ、これにより、溝の幅を狭くできる。したがって、１枚の支持ウェハ３０から多くの半導体発光素子Ａが得られる。すなわち、半導体発光素子Ａの低コスト化を図れる。
　溝形成工程のあと、多層窒化物半導体層２の下面に、透明結晶ウエハ１を介して光を照射する光照射工程を行う。そして、光照射工程の後、多層窒化物半導体層２から透明結晶ウエハ１を剥離する剥離工程を行う。その後、多層窒化物半導体層２における支持ウェハ３０の下面に、カソード電極４２を形成する第２電極形成工程を行う。続いて、粘着性樹脂テープ８に支持ウェハ３０を貼り付け、続いて、図１（ｅ）に示すように、溝６に沿って支持ウェハ３０の厚みの半分程度の深さに達するダイシング溝７を形成するダイシング溝形成工程を行う。ここで、光照射工程では、多層窒化物半導体層２の下面に、透明結晶ウェハを介して紫外光からなるレーザ光ＬＢを照射する。なお、このレーザ光ＬＢは、第１の光として定義される。これにより、バッファ層２１のＧａＮをＧａとＮとに分解される。ＧａＮがＧａとＮとに分解されるとき、Ｎ2ガスが発生する。このＮ2ガスは、溝６を介して放出される。したがって、Ｎ2ガスのガス圧によって、ｎ型窒化物半導体層２２にマイクロメートルオーダのクラックが発生することを防ぐことができる。一方、多層窒化物半導体層２の下面がＧａとＮとに分解されることにより、多層窒化物半導体層２と透明結晶ウエハ１との間の接合力が低下される。多層窒化物半導体層２と透明結晶ウエハ１との間の接合力が低下することにより、透明結晶ウエハ１は、多層窒化物半導体層２から剥離可能になる。したがって、剥離工程において、透明結晶ウエハ１は、容易に剥離される。透明結晶ウエハ１を多層窒化物半導体層２から剥離した後に多層窒化物半導体層２の表面や切溝６の内面に残留したＧａは、例えば、塩酸溶液（例えば、濃度が５０％の塩酸）に１分程度、浸漬することにより除去することができる。なお、透明結晶ウェハ１が剥離できない場合でも、分解したＧａは、融点が３０℃程度の金属なので、ホットプレートなどを利用して界面付近のＧａを溶融させる（支持ウェハ３０をホットプレート上に載置して上記Ｇａを溶融させる）ことにより、透明結晶ウェハ１を容易に剥離することが可能である。
　ところで、光照射工程において、多層窒化物半導体層２の下面に透明結晶ウエハ１を介して照射される光は、可視光に比べてフォトンエネルギの大きな紫外光からなるレーザ光ＬＢである。レーザ光ＬＢの照射エネルギは０．ｌ８Ｊ／ｃｍ2程度である。
　光照射工程では、紫外光を照射するために、レーザ光の波長が２４８ｎｍのＫｒＦエキシマレーザを用いている。しかしながら、紫外光を照射するレーザは、ＫｒＦに限定されない。紫外光を照射するレーザは、例えば波長が３０８ｎｍのＸｅＣｌエキシマレーザや、波長が３５５ｎｍの３倍波ＹＡＧレーザや、波長が２６６ｎｍの４倍波ＹＡＧレーザや、波長が２１３ｎｍの５倍波ＹＡＧレーザなどを用いることもできる。すなわち、レーザ光ＬＢは、透明結晶ウエハ１や多層窒化物半導体層２の材料厚さに応じて適宜選択される。
　また、第２電極形成工程では、まず、カソード電極４２が形成される領域が開口された第２レジスト層をフォトリソグラフィ技術により形成する。続いて、電子ビーム蒸着法などによりカソード電極４２を形成する。続いて、第２レジスト及び第２レジスト層上の不要な膜を、有機溶媒によってリフトオフする。
　ダイシング溝形成工程のあと、図１（ｆ）に示すように、一般的なブレーキング装置９により、個々の半導体発光素子Ａに分割する分割工程を行う。その後、ダイシングシート８を引き伸ばすエキスパンド工程を行う。続いて、各半導体発光素子Ａをピックアップして、図１（ｇ）に示すような個々の半導体発光素子Ａを得る。なお、本実施形態では、ダイシング溝形成工程と分割工程とで、溝６に沿ってダイシングを行うダイシング工程を構成している。
　以上説明したように、本実施形態の半導体発光素子Ａの製造方法は、半導体層形成工程と、接合工程と、溝形成工程と、光照射工程と、剥離工程と、切断工程とを備える。半導体層形成工程において、透明結晶ウエハ１の上面に多層窒化物半導体層２を結晶成長させる。接合工程において、多層窒化物半導体層２を、支持ウエハ３０の上面に接合する。溝形成工程において、透明結晶ウエハ１の下面から多層窒化物半導体層２に到達する深さの溝をスクライブレーンに対応する領域の中心線に沿って形成する。光照射工程において、多層窒化物半導体層２の下面に、透明結晶ウエハ１を介してレーザ光ＬＢを照射する。多層窒化物半導体層２の下面がレーザ光ＬＢを受けることにより、多層窒化物半導体層２の下層に存在するＧａＮが、ＧａとＮとに分解され、これによりＮ2が発生する。発生したＮ2は、溝６を介して外部に放出される。これにより、多層窒化物半導体層２にマイクロメートルオーダのクラックが発生することを防ぐことができる。また、多層窒化物半導体層２は、支持ウエハ３０に接合され、その後、溝６が形成される。したがって、多層窒化物半導体層２を支持ウエハ３０に確実に接合される。すなわち、多層窒化物半導体層２は、支持基板３に確実に接合される。一方、多層窒化物半導体層２の下面に位置するＧａＮが分解されることにより、多層窒化物半導体層２と透明結晶ウエハ１との間の物理的な接合力が失われる。物理的な接合力が失われるため、剥離工程において、多層窒化物半導体層２から透明結晶ウエハ１が剥離される。
　（実施形態２）
　本実施形態の半導体発光素子Ａの製造方法は、実施形態１の半導体発光素子Ａの製造方法と略同一である。したがって、実施形態１と異なる工程について図２を用いて説明する。なお、実施形態１と同一の構成には同一の符号を付して説明は省略する。
　本実施形態では、実施形態１の各工程に加えて、研磨工程と、貼り付け工程とを有する。研磨工程は、接合工程の後に行われる。研磨工程において、透明結晶ウエハ１の下面を研磨し、これにより透明結晶ウエハ１を薄くする。貼り付け工程は、研磨工程の後に行われる。貼り付け工程において、ダイシングシート８に支持ウエハ３０を貼り付ける。貼り付け工程の後に溝形成工程が行われる。溝形成工程において、図２（ａ）に示すように、透明結晶ウエハ１の下面から支持ウエハ３０の途中まで到達する深さに形成する。なお、本実施形態では、研磨工程において、透明結晶ウエハ１の厚さを１００μｍとしている。溝６の深さを２５０μｍとしている。溝６の幅を３０μｍとしている。しかしながら、これらの数値は一例であって、特に限定されない。
　上述の切溝形成工程の後、実施形態１と同様に透明結晶ウェハ１の上記他表面側からレーザ光ＬＢを照射して走査する光照射工程を行う。図２（ｂ）中の矢印Ｃはレーザ光ＬＢの走査方向の一例を示している。続いて、透明結晶ウェハ１を剥離する剥離工程を行うことにより、図２（ｂ）に示す構造を得る。
　このように、本実施形態の半導体発光素子Ａの製造方法によると、実施形態１にて説明したダイシング工程において支持ウエハ３０に実施形態１で説明したダイシング溝７を新たに形成する過程を省略することができる。これにより、ダイシング工程の簡略化が図れる。
　（実施形態３）
　本実施形態の半導体発光素子Ａの製造方法は、実施形態１と略同じである。したがって、本実施形態においては、特徴となる工程について、図３に基づいて説明する。なお、実施形態１と同一の構成には同一の符号を付して、説明を省略する。
　本実施形態の半導体発光素子の製造方法は、実施形態１の各工程に加えて、研磨工程をさらに備える。研磨工程は、接合工程の後に行われる。研磨工程において、透明結晶ウエハ１を研磨してこれにより透明結晶ウエハ１の下面を薄くする。研磨工程に続いて、溝形成工程が行われる。溝形成工程において、図３（ａ）に示すように、透明結晶ウエハ１の下面から、溝６を支持ウエハ３０に達する深さを有するように形成する。なお、本実施形態では、研磨工程において、透明結晶ウエハ１の厚さを１００μｍとしているが、この数値は一例であって特に限定するものではない。
　また、光照射工程では、図３（ｂ）及び図４に示すように、レーザ光ＬＢを照射する光照射領域Ｅ２を各半導体発光素子Ａそれぞれの素子形成領域Ｅ１ごとに設けている。そして、レーザ光ＬＢは、溝６から所定の距離離間した領域に照射される。すなわち、バッファ層は、レーザ光ＬＢが照射される照射領域と、レーザ光ＬＢが照射されない非照射領域Ｓ１とを有する。そして、レーザ光ＬＢを照射しない非照射領域Ｓ１は、溝６に沿うように設けられている。さらに、非照射領域Ｓ１は、溝６の幅方向の中心と一致する幅方向の中心を持つように設けられている。
さらに、非照射領域Ｓ１は、溝６の幅よりも大きな幅を持つように設けられている。
　ここにおいて、光照射工程では、図４に示すようなレーザ処理システムを用いて透明結晶ウェハ１の上記他表面側からレーザ光ＬＢを照射する。このレーザ処理システムは、ＫｒＦエキシマレーザよりなるレーザ（図示せず）からのレーザ光ＬＢを、加工点でのレーザ光ＬＢのエネルギ密度を調整するためのアテネータ（光学減衰器）５１、レーザ光ＬＢの照射領域を成形（レーザ光ＬＢのプロファイルを調整）するとともにレーザ光ＬＢのエネルギ分布が略均一な部分（ビーム品質がよい部分）だけを利用するための結像マスク５２、レーザ光ＬＢを反射して進行方向を変える固定ミラー５３、レーザ光ＬＢを集光する固定集光レンズ５４などにより構成される光学系を利用して透明結晶ウェハ１の上記他表面側から照射する。また、このレーザ処理システムは、支持ウェハ３０が載置される加工ステージ６２を４軸方向（Ｘ軸方向、Ｙ軸方向、Ｚ軸方向、θ軸方向）に移動可能とする４軸加工テーブル６１と、４軸加工テーブル６１を制御する適宜のプログラムが搭載されたマイクロコンピュータなどからなる制御装置（図示せず）とを備えており、加工ステージ６２がステップ状の動作に対応可能となっている。
　ここで、光照射工程について更に説明する。光照射工程において、１つの半導体発光素子Ａの素子形成領域Ｅ１に応じて当該素子形成領域Ｅ１よりもやや大きく設定した光照射領域Ｅ２にレーザ光ＬＢを照射する第１の過程と、半導体発光素子Ａの配列ピッチ（本実施形態では、アノード電極４４の配列ピッチに等しい）と同じ距離だけ加工ステージ６２を移動させる第２の過程とが行われる。そして、この第１の過程と第２の過程とは交互に繰り返される。これにより、全ての光照射領域Ｅ２にレーザ光ＬＢを照射する。この際、図４に示すように、スクライブレーンの中心に切溝６があるので、切溝６と光照射領域Ｅ２とが重ならないように光照射領域Ｅ２を設定する。
　上述の第１の過程と第２の過程とを繰り返すことで全ての光照射領域Ｅ２にレーザ光ＬＢを照射した後、支持ウェハ３０をホットプレートに載置して加熱し透明結晶ウェハ１を剥離することで図３（ｃ）に示す構造を得る。ここで、多層窒化物半導体層２において非照射領域Ｓ１に対応する部分の面積は多層窒化物半導体層２全体の面積に比べて非常に小さいので、透明結晶ウェハ１を剥離することができる。なお、多層窒化物半導体層２において非照射領域Ｓ１に対応する部分は透明結晶ウェハ１に残留するか、あるいはＮ2ガスのガス圧で粉砕されている。したがって、透明結晶ウェハ１を多層窒化物半導体層２から容易に剥離される。また、切溝６の周部において非照射領域Ｓ１に対応する部分は透明結晶ウェハ１とともに除去される。
　透明結晶ウェハ１を剥離した後、多層窒化物半導体層２の表面に残留している金属Ｇａ８１や切溝６内のダスト（粉砕されたＧａＮなど）８２を、例えば、塩酸溶液（例えば、濃度が５０％の塩酸）によって除去することにより、図３（ｄ）に示す構造が得られる。
　一方、溝形成工程においてレーザ光ＬＢを照射した際の熱に起因して導電性材料からなる接合層５の一部が蒸発して溝６の内面に付着物として残留する場合がある。この場合、半導体発光素子Ａの駆動時に多層窒化物半導体層２の側面の上記付着物が電流をリークさせる。
　しかしながら、本実施形態の半導体発光素子Ａの製造方法において、切溝形成工程において切溝６付近に半導体発光素子Ａの電流リークの原因となるリークパス要素が形成されていても当該リークパス要素が形成されている不要部位（非照射領域Ｓ１に対応する部分）を剥離工程において透明結晶ウエハ１とともに除去することができる。
　なお、図４において、切溝６と光照射領域Ｅ２との間の距離Ｄを１０～３０μｍ程度の範囲で設定することが望ましい。距離Ｄが１０μｍよりも短い場合には、加工ステージ６２の位置ずれの影響でレーザ光ＬＢが切溝６の位置に照射される可能性がある。これにより、照射される位置がずれる可能性がある。一方、３０μｍよりも長い場合には発生したＮ2ガス圧力の緩和効果が得られなくなる可能性がある。すなわち、距離Ｄが短いほど非照射領域Ｓ１のＧａＮはＮ2ガス圧力によって切溝６側に押し出されやすくなり、押し出されたＧａＮのダスト８２は塩酸溶液によってエッチング除去できる。また、一実施例として、素子形成領域Ｅ１を９３０平方マイクロメートル、スクライブレーンの幅を７０μｍ、光照射領域Ｅ２を９５０平方マイクロメートル、切溝６の幅を３０μｍ、距離Ｄ＝１０μｍとした場合、透明結晶ウエハ１および上記不要部位を狙い通りに除去することができた。
　（実施形態４）
　本実施形態の半導体発光素子Ａ（図１（ｇ）参照）の製造方法は実施形態３と略同じなので、特徴となる工程についてのみ図６を参照しながら説明する。なお、実施形態３と同様の構成要素には同一の符号を付して説明を省略する。
　本実施形態では、溝形成工程において溝６を接合層５に達する深さに形成している。そして、剥離工程を行うことによって図６（ａ）に示す構造を得る。続いて、図６（ｄ）に示すように、溝６の内面にシリコン酸化膜からなる絶縁膜７１を形成する絶縁膜形成工程が行われる。絶縁膜形成工程に続いて、ダイシング工程が行われる。
　絶縁膜形成工程では、多層窒化物半導体層２の表面側に絶縁膜７１の形成予定領域が開口された第３レジスト層７１をフォトリソグラフィ技術を利用して形成することにより図６（ｂ）に示す構造を得る。続いて、電子ビーム蒸着法などにより所定膜厚（例えば、１００ｎｍ程度）のシリコン酸化膜からなる絶縁膜７１を形成する。続いて、第３のレジスト層および当該第３のレジスト層上の不要な絶縁膜７１を有機溶剤（例えば、アセトンなど）を用いた超音波洗浄により除去する（リフトオフすればよい）。
　ところで、剥離工程の後にダイシング溝形成工程において例えばレーザ光を照射してダイシング溝７を形成した場合、レーザ光を照射した際の熱に起因して導電性材料からなる接合層５の一部が蒸発してダイシング溝７の内面に付着物として残留する。この付着物は、半導体発光素子Ａの駆動時に多層窒化物半導体層２の側面の上記付着物がリークパス要素となり、その結果、電流リークや短絡が発生する。
　しかしながら、本実施形態の半導体発光素子Ａの製造方法によれば、切溝形成工程において露出した多層窒化物半導体層２の側面がダイシング工程前に絶縁膜７１により被覆されているので、ダイシング溝形成工程において多層窒化物半導体層２の側面に絶縁膜７１が残るようにダイシング溝７の幅を設定することにより、ダイシング工程後の半導体発光素子Ａにおいて多層窒化物半導体層２の側面が絶縁膜７１により被覆され上記側面が露出するのを防止することが可能となり、多層窒化物半導体層２の側面への異物などの付着による半導体発光素子Ａの電流リークの発生を防止することができる。なお、絶縁膜７１は、シリコン酸化膜に限らず、例えば、シリコン窒化膜などでもよい。
　ところで、上記各実施形態では、半導体発光素子Ａとして、可視光発光ダイオードを例示したが、可視光発光ダイオードに限らず、紫外発光ダイオードや赤外発光ダイオードでもよい。

Claims (10)

  1. 　半導体発光素子の製造方法であって、以下の工程を有する、
    　（ａ）第１の光を透過する第１ウエハの第１面に多層窒化物半導体層を形成し、前記第１ウエハは前記第１面と当該第１面と反対側のする第２面とを有しており、前記多層窒化物半導体層は、ｎ型またはｐ形の第１窒化物半導体層と、当該第１窒化物半導体層の上面に位置し且つ当該第１窒化物半導体層と反対の形を有する第２窒化物半導体層とを含み、前記多層窒化物半導体層は、前記第２面と対向する第３面を有しており、
    　（ｂ）前記多層窒化物半導体層を形成した後に、前記多層窒化物半導体層の上に第２ウエハを接合し、
    　（ｃ）前記多層窒化物半導体層と前記第２ウエハとを接合した後に、前記第１ウエハの前記第２面から少なくとも前記多層窒化物半導体層に到達する深さの溝を形成し、
    　（ｄ）前記溝を形成した後に、前記第１ウエハを介して前記多層窒化物半導体層の第３面に第１の光を照射し、これにより前記多層窒化物半導体層の第３面にある窒化物半導体を分解し、前記多層窒化物半導体層の第３面に存在する窒化物半導体は分解されることにより窒素ガスを発生し、当該窒素ガスは前記溝を介して外部に放出され、多層窒化物半導体層の第３面に存在する窒化物半導体は分解されることにより前記第１ウエハとの間の接合力が低下され、
    　（ｅ）前記第１ウエハを前記第１窒化物半導体層から分離し、
    　（ｆ）前記第１ウエハを分離した後に、前記第１窒化物半導体層と前記第２窒化物半導体層と前記第２ウエハとを前記溝に沿って切断し、これにより複数の半導体発光素子に分割することを特徴とする半導体発光素子の製造方法。
  2. 　前記溝を形成する際に、前記第２ウエハに到達する深さの溝を形成することを特徴とする請求項１に記載の半導体発光素子の製造方法。
  3. 　前記溝を形成する際に、レーザ光を照射して溝を形成することを特徴とする請求項１または２に記載の半導体発光素子の製造方法。
  4. 　前記第１の光を照射する際に、前記第１の光を前記溝から所定の距離離れた領域に照射することを特徴とする請求項１から３のいずれかに記載の半導体発光素子の製造方法。
  5. 　前記半導体発光素子の製造方法は、さらに以下の工程を有する、
    　（ｇ）前記第１ウエハを除去した後に、前記溝の内面に絶縁膜を形成する、
    　前記絶縁膜を形成した後に、前記切断をすることを特徴とする請求項１から４のいずれかに記載の半導体発光素子の製造方法。
  6. 　前記第２ウエハは、複数の素子形成領域と、当該素子形成領域を他の素子形成領域と分割するスクライブレーン領域とを有しており、
    　前記溝を形成する際に、前記スクライブレーン領域の幅方向の中心を通る中心線に沿うように溝を形成することを特徴とする請求項１から５のいずれかに記載の半導体発光素子の製造方法。
  7. 　前記多層窒化物半導体層は、さらに、バッファ層を備えており、当該バッファ層は窒化物半導体からなり、
    　前記多層窒化物半導体層を形成する際に、前記バッファ層は、前記第１ウエハの上に位置しており、前記第１窒化物半導体層は前記バッファ層の上面に位置しており、
    　前記バッファ層の下面は、前記多層窒化物半導体層の前記第３面を規定することを特徴とする請求項１から６のいずれかに記載の半導体発光素子の製造方法。
  8. 　前記バッファ層は、窒化ガリウムからなることを特徴とする請求項７に記載の半導体発光素子の製造方法。
  9. 　前記第１の光は紫外光であることを特徴とする請求項１から８のいずれかに記載の半導体発光素子の製造方法。
  10. 　前記多層窒化物半導体層は、複数の前記半導体発光素子に対応する複数の第１領域と、前記第１領域を他の前記第１領域から分離する第２領域とを有しており、
    　前記第１の光を照射する際に、前記第１の光は、前記第２領域に照射されることなく前記第１領域に照射され、
    　前記第２領域は、前記溝の溝幅の中心と一致する中心を有する非照射幅を有しており、
    　前記非照射幅は、前記溝の溝幅よりも大きいことを特徴とする請求項１から９のいずれかに記載の半導体発光素子の製造方法。
PCT/JP2009/068366 2008-10-28 2009-10-27 半導体発光素子の製造方法 WO2010050451A1 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
US12/998,521 US8399272B2 (en) 2008-10-28 2009-10-27 Method of manufacturing semiconductor light emitting element
CN200980142895XA CN102203966B (zh) 2008-10-28 2009-10-27 半导体发光元件的制造方法
EP09823561.7A EP2352183A4 (en) 2008-10-28 2009-10-27 METHOD FOR MANUFACTURING SEMICONDUCTOR LIGHT EMITTING ELEMENT
KR1020117011843A KR101254639B1 (ko) 2008-10-28 2009-10-27 반도체 발광 소자의 제조 방법

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2008-277315 2008-10-28
JP2008277315A JP2010109015A (ja) 2008-10-28 2008-10-28 半導体発光素子の製造方法

Publications (1)

Publication Number Publication Date
WO2010050451A1 true WO2010050451A1 (ja) 2010-05-06

Family

ID=42128813

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2009/068366 WO2010050451A1 (ja) 2008-10-28 2009-10-27 半導体発光素子の製造方法

Country Status (7)

Country Link
US (1) US8399272B2 (ja)
EP (1) EP2352183A4 (ja)
JP (1) JP2010109015A (ja)
KR (1) KR101254639B1 (ja)
CN (1) CN102203966B (ja)
TW (1) TWI424588B (ja)
WO (1) WO2010050451A1 (ja)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010109015A (ja) * 2008-10-28 2010-05-13 Panasonic Electric Works Co Ltd 半導体発光素子の製造方法
TWI470823B (zh) * 2009-02-11 2015-01-21 Epistar Corp 發光元件及其製造方法
JP2012016726A (ja) * 2010-07-08 2012-01-26 Mitsubishi Chemicals Corp 窒化物材料の加工方法、半導体機能素子の製造方法、半導体発光素子の製造方法、半導体発光素子アレイ、半導体発光素子およびレーザ加工装置
JP5185344B2 (ja) * 2010-09-06 2013-04-17 株式会社東芝 半導体発光素子の製造方法および半導体発光素子
JP5752933B2 (ja) * 2010-12-17 2015-07-22 株式会社ディスコ 光デバイスウエーハの加工方法
KR101712630B1 (ko) * 2010-12-20 2017-03-07 삼성전자 주식회사 반도체 소자의 형성 방법
JP5716524B2 (ja) * 2011-05-06 2015-05-13 日亜化学工業株式会社 発光素子の製造方法
KR20130081949A (ko) * 2012-01-10 2013-07-18 삼성전자주식회사 웨이퍼 다이싱 방법 및 이를 사용하는 발광 소자 칩의 제조 방법
CN108281378B (zh) * 2012-10-12 2022-06-24 住友电气工业株式会社 Iii族氮化物复合衬底、半导体器件及它们的制造方法
JP6210415B2 (ja) * 2013-07-05 2017-10-11 パナソニックＩｐマネジメント株式会社 紫外線発光素子の製造方法
KR20160032221A (ko) * 2013-07-18 2016-03-23 코닌클리케 필립스 엔.브이. 발광 디바이스들의 웨이퍼의 다이싱
US10505072B2 (en) * 2016-12-16 2019-12-10 Nichia Corporation Method for manufacturing light emitting element
EP3584821A4 (en) * 2017-02-16 2020-12-16 Shin-Etsu Chemical Co., Ltd. COMPOSITE SEMICONDUCTOR LAMINATE SUBSTRATE, METHOD FOR MANUFACTURING THEREOF, AND SEMICONDUCTOR ELEMENT
CN109728140A (zh) * 2018-12-28 2019-05-07 映瑞光电科技(上海)有限公司 一种高压倒装led芯片及其形成方法
CN111007686A (zh) * 2019-11-14 2020-04-14 Tcl华星光电技术有限公司 阵列基板、显示面板及制备方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10214997A (ja) * 1997-01-30 1998-08-11 Sanyo Electric Co Ltd ウエハーの分割方法
JPH11163403A (ja) * 1997-11-28 1999-06-18 Nichia Chem Ind Ltd 窒化物半導体素子の製造方法
JP3518455B2 (ja) 1999-12-15 2004-04-12 日亜化学工業株式会社 窒化物半導体基板の作製方法
JP3525061B2 (ja) 1998-09-25 2004-05-10 株式会社東芝 半導体発光素子の製造方法
JP3795765B2 (ja) 2001-04-06 2006-07-12 ソニー株式会社 化合物半導体基板の製造方法
JP2007134415A (ja) * 2005-11-08 2007-05-31 Rohm Co Ltd 窒化物半導体発光素子及び窒化物半導体発光素子製造方法
JP2007299935A (ja) 2006-04-28 2007-11-15 Showa Denko Kk 窒化物系半導体発光素子の製造方法、窒化物系半導体発光素子及びランプ

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08124879A (ja) * 1994-10-21 1996-05-17 Rohm Co Ltd メサ型半導体装置の製造方法
JP2002314120A (ja) * 2001-04-18 2002-10-25 Hamamatsu Photonics Kk ホトダイオード
US6455340B1 (en) * 2001-12-21 2002-09-24 Xerox Corporation Method of fabricating GaN semiconductor structures using laser-assisted epitaxial liftoff
EP1664393B1 (en) * 2003-07-14 2013-11-06 Allegis Technologies, Inc. METHOD OF PROducING GALLIUM NITRIDE LEDs
JP4124102B2 (ja) * 2003-11-12 2008-07-23 松下電工株式会社 多重反射防止構造を備えた発光素子とその製造方法
US7001824B2 (en) * 2004-02-20 2006-02-21 Supernova Optoelectronics Corporation Gallium nitride vertical light emitting diode structure and method of separating a substrate and a thin film in the structure
US7560294B2 (en) * 2004-06-07 2009-07-14 Toyoda Gosei Co., Ltd. Light emitting element and method of making same
JP4992220B2 (ja) * 2005-10-12 2012-08-08 日亜化学工業株式会社 半導体素子の製造方法
KR100710394B1 (ko) 2006-03-14 2007-04-24 엘지전자 주식회사 수직형 발광 소자의 제조방법
US7696523B2 (en) 2006-03-14 2010-04-13 Lg Electronics Inc. Light emitting device having vertical structure and method for manufacturing the same
KR100774196B1 (ko) * 2006-03-14 2007-11-08 엘지전자 주식회사 수직형 발광 소자 제조방법
US20070298529A1 (en) * 2006-05-31 2007-12-27 Toyoda Gosei, Co., Ltd. Semiconductor light-emitting device and method for separating semiconductor light-emitting devices
US20080258165A1 (en) * 2007-04-23 2008-10-23 Goldeneye, Inc. Light emitting diode chip
JP4599442B2 (ja) * 2008-08-27 2010-12-15 株式会社東芝 半導体発光素子の製造方法
JP2010109015A (ja) * 2008-10-28 2010-05-13 Panasonic Electric Works Co Ltd 半導体発光素子の製造方法
US8252662B1 (en) * 2009-03-28 2012-08-28 Soraa, Inc. Method and structure for manufacture of light emitting diode devices using bulk GaN
WO2011069242A1 (en) * 2009-12-09 2011-06-16 Cooledge Lighting Inc. Semiconductor dice transfer-enabling apparatus and method for manufacturing transfer-enabling apparatus
TWI467798B (zh) * 2009-12-28 2015-01-01 Hon Hai Prec Ind Co Ltd 發光二極體晶片之製備方法
JP2011198962A (ja) * 2010-03-18 2011-10-06 Toshiba Corp 半導体発光素子の製造方法
JP5739698B2 (ja) * 2011-03-22 2015-06-24 スタンレー電気株式会社 半導体素子の製造方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10214997A (ja) * 1997-01-30 1998-08-11 Sanyo Electric Co Ltd ウエハーの分割方法
JPH11163403A (ja) * 1997-11-28 1999-06-18 Nichia Chem Ind Ltd 窒化物半導体素子の製造方法
JP3525061B2 (ja) 1998-09-25 2004-05-10 株式会社東芝 半導体発光素子の製造方法
JP3518455B2 (ja) 1999-12-15 2004-04-12 日亜化学工業株式会社 窒化物半導体基板の作製方法
JP3795765B2 (ja) 2001-04-06 2006-07-12 ソニー株式会社 化合物半導体基板の製造方法
JP2007134415A (ja) * 2005-11-08 2007-05-31 Rohm Co Ltd 窒化物半導体発光素子及び窒化物半導体発光素子製造方法
JP2007299935A (ja) 2006-04-28 2007-11-15 Showa Denko Kk 窒化物系半導体発光素子の製造方法、窒化物系半導体発光素子及びランプ

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See also references of EP2352183A4 *

Also Published As

Publication number Publication date
US20110263058A1 (en) 2011-10-27
KR101254639B1 (ko) 2013-04-15
EP2352183A1 (en) 2011-08-03
EP2352183A4 (en) 2014-04-02
KR20110084269A (ko) 2011-07-21
CN102203966B (zh) 2013-09-18
JP2010109015A (ja) 2010-05-13
TWI424588B (zh) 2014-01-21
CN102203966A (zh) 2011-09-28
US8399272B2 (en) 2013-03-19
TW201027804A (en) 2010-07-16

Similar Documents

Publication Publication Date Title
WO2010050451A1 (ja) 半導体発光素子の製造方法
JP5073915B2 (ja) 半導体素子の製造方法
US8524573B2 (en) Method for separating a semiconductor layer from a substrate by irradiating with laser pulses
TWI437724B (zh) 基板剝離之強健發光二極體結構
TWI233216B (en) Semiconductor element and method for producing the same
JP6267635B2 (ja) チップオンボード型のパッケージ基板を有する発光装置及びその製造方法
JP2004072052A (ja) 半導体装置及びその製造方法
JP2011040564A (ja) 半導体素子の製造方法および製造装置
US20110217803A1 (en) Production method for semiconductor light emitting devices
JP2006237339A (ja) 窒化物系半導体素子の作製方法
JP2007116110A (ja) 窒化物系半導体素子の製造方法
WO2013154181A1 (ja) チップオンボード型のパッケージ基板を有する発光装置の製造方法
JP2007221051A (ja) 窒化物系半導体素子の製造方法
JP4904150B2 (ja) 発光素子の製造方法
JP2010226023A (ja) 窒化物系化合物半導体層を支持基板上に有する基板生産物を製造する方法、及び半導体デバイスの製造方法
JP2009032795A (ja) 窒化物半導体発光素子の製造方法
JP4740902B2 (ja) 半導体装置の製造方法
JP2012129440A (ja) 半導体発光素子の製造方法及び半導体積層構造
KR20130067515A (ko) 반도체 소자 제조 방법

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 200980142895.X

Country of ref document: CN

121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 09823561

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

WWE Wipo information: entry into national phase

Ref document number: 2009823561

Country of ref document: EP

ENP Entry into the national phase

Ref document number: 20117011843

Country of ref document: KR

Kind code of ref document: A

WWE Wipo information: entry into national phase

Ref document number: 12998521

Country of ref document: US