KR20130067515A - 반도체 소자 제조 방법 - Google Patents

반도체 소자 제조 방법 Download PDF

Info

Publication number
KR20130067515A
KR20130067515A KR1020110134130A KR20110134130A KR20130067515A KR 20130067515 A KR20130067515 A KR 20130067515A KR 1020110134130 A KR1020110134130 A KR 1020110134130A KR 20110134130 A KR20110134130 A KR 20110134130A KR 20130067515 A KR20130067515 A KR 20130067515A
Authority
KR
South Korea
Prior art keywords
layer
forming
substrate
tco
support substrate
Prior art date
Application number
KR1020110134130A
Other languages
English (en)
Inventor
서원철
갈대성
이정훈
Original Assignee
서울옵토디바이스주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 서울옵토디바이스주식회사 filed Critical 서울옵토디바이스주식회사
Priority to KR1020110134130A priority Critical patent/KR20130067515A/ko
Priority to US14/364,281 priority patent/US20140339566A1/en
Priority to PCT/KR2012/010852 priority patent/WO2013089459A1/en
Priority to CN201280062150.4A priority patent/CN104025319B/zh
Priority to JP2014547101A priority patent/JP5956604B2/ja
Publication of KR20130067515A publication Critical patent/KR20130067515A/ko
Priority to JP2015153856A priority patent/JP6025933B2/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/185—Joining of semiconductor bodies for junction formation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02469—Group 12/16 materials
    • H01L21/02472—Oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02551—Group 12/16 materials
    • H01L21/02554—Oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/32055—Deposition of semiconductive layers, e.g. poly - or amorphous silicon layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Led Devices (AREA)

Abstract

본 발명은 반도체 소자 제조 방법에 관한 것이다. 본 발명에 의하면, 지지 기판과 벌크 기판을 마련하는 단계; 상기 지지 기판의 일측 표면 상에 접합층을 형성하는 단계; 상기 접합층을 이용하여 상기 지지 기판의 일측 표면 상에 상기 벌크 기판을 접합하는 단계; 및 상기 벌크 기판을 상기 접합층으로부터 일정 두께가 되도록 절단 분리하여 시드층을 형성하는 단계;를 포함하는 반도체 소자 제조 방법이 제공된다.

Description

반도체 소자 제조 방법{MEHOD FOR FABRICATING SEMICONDUCTOR DEVICE}
본 발명은 반도체 소자 제조 방법에 관한 것이다.
발광 다이오드는 기본적으로 P형 반도체와 N형 반도체의 접합인 PN 접합 다이오드이다.
상기 발광 다이오드(Light Emitting Diode; LED)는 P형 반도체와 N형 반도체를 접합한 뒤, 상기 P형 반도체와 N형 반도체에 전압을 인가하여 전류를 흘려주면, 상기 P형 반도체의 정공은 상기 N형 반도체 쪽으로 이동하고, 이와는 반대로 상기 N형 반도체의 전자는 상기 P형 반도체 쪽으로 이동하여 상기 전자 및 정공은 상기 PN 접합부로 이동하게 된다.
상기 PN 접합부로 이동된 전자는 전도대(conduction band)에서 가전대(valence band)로 떨어지면서 정공과 결합하게 된다. 이때, 상기 전도대와 가전대의 높이 차이 즉, 에너지 차이에 해당하는 만큼의 에너지를 발산하는데, 상기 에너지가 광의 형태로 방출된다.
이러한 발광 다이오드는 광을 발하는 반도체 소자로서 친환경, 저 전압, 긴 수명 및 저 가격 등의 특징이 있으며, 종래에는 표시용 램프나 숫자와 같은 단순 정보표시에 많이 응용되어 왔으나, 최근에는 산업기술의 발전, 특히 정보표시 기술과 반도체 기술의 발전으로 디스플레이 분야, 자동차 헤드램프, 프로젝터 등 다방면에 걸쳐서 사용되기에 이르렀다.
이러한 발광 다이오드는 (Al, Ga, In)N 계열의 Ⅲ족 질화물 반도체층(이하, '질화물 반도체층'이라 함)을 포함하여 이루어지는데, 상기 질화물 반도체층은 이종 기판 상에 에피 성장시켜 형성될 수 있다.
이때, 상기 질화물 반도체층과 이종 기판은 격자 상수가 서로 다르고, 열팽창 계수에 차이가 생긴다. 이로 인해 상기 이종 기판 상에 상기 질화물 반도체층을 성장시키는 경우, 상기 질화물 반도체층 내에 결정 결함이 많이 발생된다. 이러한 결정 결함은 상기 질화물 반도체층을 포함하여 이루어진 전자 소자 또는 발광 소자의 특성, 예컨대 발광 소자의 발광 효율을 저하시키는 등의 문제를 발생시킨다.
본 발명의 목적은 성장시키고자 하는 반도체층과 동일하거나 유사한 물질, 격자 상수 또는 열팽창 계수를 가진 시드층을 포함하는 반도체 소자 기판을 제조하는 반도체 소자 제조 방법을 제공하는 것이다.
본 발명의 다른 목적은 상기 반도체 소자 기판을 포함하는 발광 다이오드를 제조하는 반도체 소자 제조 방법을 제공하는 것이다.
상기 목적을 달성하기 위하여, 본 발명의 일 측면에 따르면, 지지 기판과 벌크 기판을 마련하는 단계; 상기 지지 기판의 일측 표면 상에 접합층을 형성하는 단계; 상기 접합층을 이용하여 상기 지지 기판의 일측 표면 상에 상기 벌크 기판을 접합하는 단계; 및 상기 벌크 기판을 상기 접합층으로부터 일정 두께가 되도록 절단 분리하여 시드층을 형성하는 단계;를 포함하는 반도체 소자 제조 방법이 제공된다.
상기 벌크 기판은 GaN을 포함하여 이루어질 수 있다.
상기 벌크 기판은 HVPE(Hydride Vapor Phase Epitaxy)법, 나트륨 플럭스(Na flux)법 또는 아모노서멀(Ammonothermal)법으로 제조될 수 있다.
상기 접합층은 Zn, Si, Ga 또는 Al 중 적어도 하나를 포함하는 산화물 또는 Si, Ga 또는 Al 중 적어도 하나를 포함할 수 있다.
상기 반도체 소자 제조 방법은 상기 지지 기판과 벌크 기판을 접합하기 이전에, 상기 접합층 상에 금속 매개층을 형성하는 단계를 더 포함할 수 있다.
상기 금속 매개층은 상기 지지 기판과 벌크 기판을 접합할 때, 아일랜드 형태로 형성될 수 있다.
상기 지지 기판은 사파이어 기판, AlN 기판, Ge 기판 또는 SiC 기판일 수 있다.
상기 지지 기판은 그 일측 표면에 요철 패턴을 구비할 수 있다.
상기 반도체 소자 제조 방법은 상기 시드층을 형성을 형성하는 단계 이후, 상기 시드층 상에 적어도 제1형 반도체층, 활성층 및 제2형 반도체층을 포함하는 복수의 반도체층을 형성하는 단계; 상기 반도체층들을 패터닝하여 제1 형 반도체층의 일부가 노출된 반도체 구조체층을 형성하는 단계; 상기 반도체 구조체층의 제2형 반도체층 상에 TCO층을 형성하는 단계; 및 상기 노출된 제1형 반도체층 상에 제1 전극 및 상기 TCO층 상에 제2 전극을 형성하는 단계를 더 포함할 수 있다.
상기 반도체 소자 제조 방법은 상기 복수의 반도체층을 형성하기 전에, 상기 시드층의 표면을 평탄화하는 단계를 더 포함할 수 있다.
상기 TCO층은 그 표면에 요철을 포함할 수 있다.
상기 제2형 반도체층 상에 TCO층을 형성하는 단계는 상기 반도체 구조체층 상에 제1 TCO층을 형성하는 단계; 상기 제1 TCO층 상에 포토레지스트 패턴을 형성하는 단계; 상기 포토레지스트 패턴이 형성된 제1 TCO층 상에 제2 TCO층을 형성하는 단계; 및 상기 포토레지스트 패턴 및 상기 포토레지스트 패턴 상에 형성된 상기 제2 TCO층의 일부를 리프트 오프(lift off)법으로 제거하여 형성하는 단계;를 포함할 수 있다.
상기 제2형 반도체층 상에 TCO층을 형성하는 단계는 상기 TCO층 상에 복수의 오픈 영역을 갖는 포토레지스트 패턴을 형성하는 단계; 및 상기 포토레지스트 패턴을 마스크로 하여 상기 TCO층의 표면을 일정 깊이로 습식 식각하여 상기 TCO층의 표면에 요철을 형성하는 단계;를 포함할 수 있다.
상기 반도체 소자 제조 방법은 상기 시드층을 형성을 형성하는 단계 이후, 상기 시드층 상에 적어도 제1형 반도체층, 활성층 및 제2형 반도체층을 포함하는 복수의 반도체층을 형성하는 단계; 상기 복수의 반도체층의 제2형 반도체층 상에 식각 정지 패턴을 형성하는 단계; 상기 식각 정지 패턴이 형성된 상기 시드층 상에 금속 본딩층을 형성하는 단계; 상기 금속 본딩층 상에 금속 기판을 형성하는 단계; 상기 지지 기판을 분리하는 단계; 상기 복수의 반도체층을 패터닝하여 반도체 구조체층을 형성하는 단계; 상기 지지 기판을 분리하여 노출된 표면 상에 TCO층을 형성하는 단계; 및 상기 TCO층 상에 전극 패드를 형성하는 단계;를 더 포함할 수 있다.
상기 반도체 소자 제조 방법은 상기 지지 기판을 분리한 후, 상기 TCO층을 형성하기 전에, 상기 시드층을 제거하는 단계를 더 포함할 수 있다.
상기 반도체 소자 제조 방법은 상기 복수의 반도체층을 형성한 후, 상기 금속 본딩층을 형성하기 전에, 상기 복수의 반도체층과 금속 본딩층 사이에 오믹 반사 패턴을 형성하는 단계를 더 포함할 수 있다.
상기 오믹 반사 패턴은 상기 식각 정지 패턴의 오픈 영역에 채워지는 형태로 구비될 수 있다.
상기 반도체 소자 제조 방법은 상기 복수의 반도체층을 형성하기 전에, 상기 시드층의 표면을 평탄화하는 단계를 더 포함할 수 있다.
상기 TCO층은 그 표면에 요철을 포함할 수 있다.
상기 지지 기판이 분리된 표면 상에 TCO층을 형성하는 단계는 상기 지지 기판이 분리된 표면 상에 제1 TCO층을 형성하는 단계; 상기 제1 TCO층 상에 포토레지스트 패턴을 형성하는 단계; 상기 포토레지스트 패턴이 형성된 제1 TCO층 상에 제2 TCO층을 형성하는 단계; 및 상기 포토레지스트 패턴 및 상기 포토레지스트 패턴 상에 형성된 상기 제2 TCO층의 일부를 리프트 오프(lift off)법으로 제거하여 형성하는 단계;를 포함할 수 있다.
상기 지지 기판이 분리된 표면 상에 TCO층을 형성하는 단계는 상기 지지 기판이 분리된 표면 상에 복수의 오픈 영역을 갖는 포토레지스트 패턴을 형성하는 단계; 및 상기 포토레지스트 패턴을 마스크로 하여 상기 TCO층의 표면을 일정 깊이로 습식 식각하여 상기 TCO층의 표면에 요철을 형성하는 단계;를 포함할 수 있다.
본 발명에 의하면, 성장시키고자 하는 반도체층과 동일하거나 유사한 물질, 격자 상수 또는 열팽창 계수를 가진 시드층을 포함하는 반도체 소자 기판을 제조하는 반도체 소자 제조 방법을 제공하는 효과가 있다.
또한, 본 발명에 의하면, 상기 반도체 소자 기판을 포함하는 발광 다이오드를 제조하는 반도체 소자 제조 방법을 제공하는 효과가 있다.
도 1 내지 도 3은 본 발명의 일 실시 예에 따른 반도체 소자 제조 방법을 도시한 단면도들이다.
도 4는 본 발명의 반도체 소자 제조 방법에서 이용되는 다른 지지 기판의 형태를 도시한 단면도이다.
도 5 및 도 6은 본 발명의 다른 실시 예에 따른 반도체 소자 제조 방법을 도시한 단면도들이다.
도 7 및 도 8은 TCO층의 표면에 요철을 형성하는 방법을 도시한 단면도들이다.
도 9 및 도 10은 본 발명의 또 다른 실시 예에 따른 반도체 소자 제조 방법을 도시한 단면도들이다.
이하, 첨부된 도면을 참조하여 본 발명에 따른 실시 예들을 상세히 설명하기로 한다.
도 1 내지 도 3은 본 발명의 일 실시 예에 따른 반도체 소자 제조 방법을 도시한 단면도들이다.
도 1을 참조하여 설명하면, 본 발명의 일 실시 예에 따른 반도체 소자 제조 방법은 우선, 지지 기판(100)과 벌크 기판(200)을 준비한다.
상기 지지 기판(100)은 상기 벌크 기판(200)을 부착할 수 있는 어떠한 기판이여도 무방하나, 상기 벌크 기판(200)의 열팽창 계수 등을 고려하여 사파이어 기판, AlN 기판, Ge 기판 또는 SiC 기판인 것이 바람직하다.
상기 벌크 기판(200)은 (Al, Ga, In)N 계열의 Ⅲ족 질화물 반도체, 즉, 질화물 반도체 단결정으로 이루어진 기판일 수 있다. 상기 벌크 기판(200)은 GaN을 포함하여 이루어질 수 있으며, 바람직하게는 GaN 단결정으로 이루어질 수 있다.
또한, 상기 벌크 기판(200)은 불순물이 도핑된 P형 또는 N형 GaN 단결정으로 이루어질 수 있다.
상기 벌크 기판(200)은 HVPE(Hydride Vapor Phase Epitaxy)법, 나트륨 플럭스(Na flux)법 또는 아모노서멀(Ammonothermal)법 등을 이용하여 제조된 GaN 단결정일 수 있다. 상기 벌크 기판(200)은 적어도 100㎛ 이상의 두께를 갖는다.
이어서, 상기 지지 기판(100)의 일측 표면 상에 접합층(110)을 형성한다.
상기 접합층(110)은 Zn, Si, Ga 또는 Al 중 적어도 하나를 포함하는 산화물일 수 있다. 또한, 상기 접합층(110)은 Si, Ga 또는 Al 중 적어도 하나를 포함하는 질화물일 수 있다.
상기 접합층(110)은 화학적 기상 증착법(chemical vapor deposition), 이-빔법(E-beam) 또는 화학 용액법(chemical solution method) 등을 이용하여 형성할 수 있다. 또한, 접합층(110)은 단층 또는 복층으로 형성될 수 있으며, 복층인 경우, 각 층은 동일한 물질이되, 다른 조성을 갖는 물질들로 이루어지거나 각각 다른 물질로 이루어질 수 있다.
이때, 도에서는 도시하고 있지 않지만, 상기 접합층(110) 상에 금속 매개층(미도시)를 형성할 수 있다.
상기 금속 매개층(미도시)는 1000℃ 이상의 융점을 가진 물질을 포함하여 이루어질 수 있다.
이때, 상기 지지 기판(100)은 도 4에 도시된 바와 같이 그 일측 표면에 요철 패턴(120)을 구비할 수 있다. 상기 요철 패턴(120)은 스트라이프(stripe) 형태로 형성될 수도 있다.
상기 요철 패턴(120)은 상기 지지 기판(100)과 벌크 기판(200)을 접합한 후 발생되는 스트레스(stress)를 해소하는 역할을 할 수 있다. 또한, 상기 요철 패턴(120)은 상기 지지 기판(100)을 분리할 때, 식각 용액의 침투 통로로의 역할을 할 수 있다.
도 2를 참조하여 설명하면, 상기 지지 기판(100)의 일측 표면 상에 상기 벌크 기판(200)을 접합한다.
상기 지지 기판(100)과 벌크 기판(200)은 고온 고압 하에서 접합될 수 있다.
상기 접합층(110) 상에 금속 매개층(미도시)이 구비되는 경우, 상기 금속 매개층(미도시)은 아일랜드 형태로 형성된다. 이는 상기 금속 매개층(미도시)이 상기 지지 기판(100)과 벌크 기판(200)의 접합 온도에 용융 또는 리플로우(reflow)하여 층 형태에서 아일랜드 형태로 형성되면서, 상기 지지 기판(100)과 벌크 기판(200) 사이의 접합력을 높이는 역할을 한다.
도 3을 참조하여 설명하면, 상기 벌크 기판(200)을 상기 접합층(110)으로부터 일정 두께가 되는 영역에서 절단 분리하여, 분리된 벌크 기판(220)과 상기 접합층(110)에 의해 상기 지지 기판(100)에 부착된 시드층(210)을 형성할 수 있다.
즉, 상기 벌크 기판(200)을 일정 두께로 절단 분리하여 상기 시드층(210)을 형성한다. 그리고 상기 분리된 벌크 기판(220)은 상기에서 상술한 과정을 반복하여 시드층(210)이 부착된 지지 기판(100)을 복수 개 형성할 수 있다.
상기에서 상술한 과정을 통해 반도체 소자를 형성할 수 있는 반도체 소자 기판을 형성할 수 있다.
이때, 상기 시드층(210)은 무극성(non-polar) 또는 반극성(semi-polar)일 수 있다. 특히, 상기 지지 기판(100)이 어떠한 기판 형태의 기판이여도 상관없이 상기 시드층(210)을 고가의 무극성 또는 반극성으로 구비할 수 있다. 이는 상기 시드층(210)은 상기 벌크 기판(200)으로부터 분리 절단하여 형성됨으로써, 상기 벌크 기판(200)을 성장시키는 방향 또는 절단하는 방향을 조절하여 원하는 형태의 상기 시드층(210)을 얻을 수 있기 때문이다.
도 5 및 도 6은 본 발명의 다른 실시 예에 따른 반도체 소자 제조 방법을 도시한 단면도들이다.
도 5를 참조하여 설명하면, 본 발명의 다른 실시 예에 따른 반도체 소자 제조 방법, 예컨대, 발광 다이오드 소자를 제조하는 방법은 도 1 내지 도 3을 참조하여 설명한 본 발명의 일 실시 예에 따른 반도체 소자 제조 방법에서 상술한 방법으로 상기 지지 기판(100) 상에 상기 벌크 기판(200)으로부터 일정 두께로 분리된 시드층(210)이 접합된 반도체 소자 기판을 형성한다.
이어서, 상기 분리된 시드층(210)의 일측 표면을 평탄화하는 공정을 진행할 수 있다. 즉, 상기 시드층(210)이 상기 벌크 기판(200)으로부터 절단 분리됨으로써, 상기 시드층(210)의 일측 표면은 분리면이 될 수 있으며, 상기 시드층(210)의 일측 표면이 상당히 거칠 수 있기 때문이다. 물론 상기 시드층(210)의 일측 표면이 거칠지 않으면 상기 평탄화 공정은 생략될 수 있으며, 또한 필요에 의해 생략될 수도 있다.
이어서, 상기 반도체 소자 기판의 시드층(210) 상에 적어도 제1형 반도체층(310), 활성층(320) 및 제2형 반도체층(330)을 포함하는 복수의 반도체층을 형성한다.
상기 복수의 반도체층은 초격자층(미도시) 또는 전자 브로킹층(미도시)을 더 포함할 수 있다. 이때, 상기 복수의 반도체층은 상기 활성층(320)을 제외한 다른 층들은 생략될 수 있다.
상기 제1형 반도체층(310)은 제1형 불순물, 예컨대, N형 불순물이 도핑된 Ⅲ-N 계열의 화합물 반도체, 예컨대 (Al, Ga, In)N 계열의 Ⅲ족 질화물 반도체층일 수 있다. 상기 제1형 반도체층(310)은 N형 불순물이 도핑된 GaN층, 즉, N-GaN층일 수 있다. 또한, 상기 제1형 반도체층(310)은 단일층 또는 다중층, 예컨대, 상기 제1형 반도체층(310)이 다중층으로 이루어지는 경우, 초격자 구조로 이루어질 수 있다.
상기 활성층(320)은 Ⅲ-N 계열의 화합물 반도체, 예컨대 (Al, Ga, In)N 반도체층으로 이루어질 수 있으며, 상기 활성층(320)은 단일층 또는 복수층으로 이루어질 수 있고, 적어도 일정 파장의 광을 발광할 수 있다. 또한, 상기 활성층(320)은 하나의 웰층(미도시)을 포함하는 단일 양자웰 구조일 수도 있고, 웰층(미도시)과 장벽층(미도시)이 교대로 반복되어 적층된 구조인 다중 양자웰 구조로 구비될 수 있다. 이때, 상기 웰층(미도시) 또는 장벽층(미도시)은 각각 또는 둘 다 초격자 구조로 이루어질 수 있다.
상기 제2형 반도체층(330)은 제2형 불순물, 예컨대, P형 불순물이 도핑된 Ⅲ-N 계열의 화합물 반도체, 예컨대 (Al, In, Ga)N 계열의 Ⅲ족 질화물 반도체일 수 있다. 상기 제2형 반도체층(330)은 P형 불순물이 도핑된 GaN층, 즉, P-GaN층일 수 있다. 또한, 상기 제2형 반도체층(330)은 단일층 또는 다중층으로 이루어질 수 있다. 예를 들어, 상기 제2형 반도체층(330)은 초격자 구조로 이루어질 수 있다.
상기 초격자층(미도시)은 상기 제1형 반도체층(310)과 활성층(320) 사이에 구비될 수 있으며, Ⅲ-N 계열의 화합물 반도체, 예컨대 (Al, Ga, In)N 반도체층이 복수층으로 적층된 층, 예컨대, InN층과 InGaN층이 반복하여 적층된 구조일 수 있으며, 상기 초격자층(미도시)은 상기 활성층(320)을 형성하기 이전에 형성되어 상기 활성층(320)으로 전위(dislocation) 또는 결함(defect) 등이 전달되는 것을 방지하여 상기 활성층(320)의 전위 또는 결함 등의 형성을 완화시키는 역할 및 상기 활성층(320)의 결정성을 우수하게 하는 역할을 할 수 있다.
상기 전자 브로킹층(미도시)은 상기 활성층(320)과 제2형 반도체층(330) 사이에 구비될 수 있으며, 전자 및 전공의 재결합 효율을 높이기 위해 구비될 수 있으며 상대적으로 넓은 밴드갭을 갖는 물질로 구비될 수 있다. 상기 전자 브로킹층(미도시)은 (Al, In, Ga)N 계열의 Ⅲ족 질화물 반도체로 형성될 수 있으며, Mg이 도핑된 P-AlGaN층으로 이루어질 수 있다.
이때, 상기 복수의 반도체층은 상기 시드층(230)으로부터 성장됨으로써 상기 시드층(230)의 특성을 그대로 이어받는 형태로 성장될 수 있다.
즉, 상기 시드층(230)이 무극성인 경우, 상기 복수의 반도체층 역시 무극성으로 성장되고, 상기 시드층(230)이 반극성일 경우, 상기 복수의 반도체층 역시 반극성을 성장되며, 상기 시드층(230)이 c-면(plan), a-면 또는 m-면 반도체층인 경우, 상기 복수의 반도체층 역시 c-면(plan), a-면 또는 m-면 반도체층들로 성장될 수 있다.
도 6을 참조하여 설명하면, 상기 복수의 반도체층을 패터닝하여 제1 형 반도체층(310)의 일부가 노출된 반도체 구조체층(300)을 형성한다.
이어서, 상기 반도체 구조체층(300)의 제2형 반도체층(330) 상에 TCO층(400)을 형성한다.
이어서, 상기 노출된 제1형 반도체층(310) 상에 제1 전극(510)을 형성하고, 상기 TCO층(400) 상에 제2 전극(520)을 형성하여 발광 다이오드 소자를 제조할 수 있다.
이때, 상기 TCO층(400)은 상기 반도체 구조체층(300)을 형성한 후 형성하는 것으로 설명하고 있으나, 상기 TCO층(400)을 먼저 형성하고, 상기 TCO층(400)의 일부와 상기 복수의 반도체층의 일부를 식각하여 상기 제1형 반도체층(310)의 일부를 노출시키는 공정을 진행하여 상기 반도체 구조체층(300)을 형성하는 공정을 진행할 수도 있다.
상기 TCO층(400)은 ITO 또는 ZnO 등과 같은 투명한 금속산화물을 포함하여 이루어질 수 있으며, 그 두께는 수 내지 수십 ㎛로 이루어질 수 있다.
이때, 상기 TCO층(400)은 그 표면에 요철(410)이 형성되어 있을 수 있다.
표면에 요철(410)이 형성된 상기 TCO층(400)은 도 7 및 도 8에 도시한 바와 같은 방법들로 형성될 수 있다.
즉, 상기 TCO층(400)은, 도 7에 도시하고 있는 바와 같이, 상기 반도체 구조체층(300) 상에 일정 두께의 제1 TCO층(420)을 형성하고, 상기 제1 TCO층(420) 상에 포토레지스트 패턴(430)을 형성한다.
이어서, 상기 포토레지스트 패턴(430)이 형성된 상기 제1 TCO층(420) 상에 일정 두께의 제2 TCO층(440)을 형성한 후, 리프트 오프(lift off)법으로 상기 포토레지스트 패턴(430) 및 상기 포토레지스트 패턴(430) 상에 형성된 상기 제2 TCO층(440)의 일부를 제거하여 그 표면에 요철(410)이 구비된 상기 TCO층(400)을 형성할 수 있다.
또한, 상기 TCO층(400)은, 도 8에 도시하고 있는 바와 같이, 상기 반도체 구조체층(300) 상에 일정 두께의 제3 TCO층(450)을 형성하고, 상기 제3 TCO층(450) 상에 포토레지스트 패턴(460)을 형성한다.
이어서, 상기 포토레지트 패턴(460)을 마스크로 하여 상기 제3 TCO층(450)의 표면을 일정 깊이로 습식 식각하여 그 표면에 요철(410)이 구비된 상기 TCO층(400)을 형성할 수 있다. 이때, 상기 요철(410)은 습식 식각에 의해 상기 TCO층(400)의 표면이 결정면에 따라 선택적으로 식각되어 결정면이 노출되는 형태로 식각되며, 이로 인해 상기 요철(410)의 형상이 다각 뿔 형태로 형성될 수 있다.
도 9 및 도 10은 본 발명의 또 다른 실시 예에 따른 반도체 소자 제조 방법을 도시한 단면도들이다.
도 9를 참조하여 설명하면, 본 발명의 또 다른 실시 예에 따른 반도체 소자 제조 방법, 예컨대, 발광 다이오드 소자를 제조하는 방법은 도 1 내지 도 3을 참조하여 설명한 본 발명의 일 실시 예에 따른 반도체 소자 제조 방법에서 상술한 방법으로 상기 지지 기판(100) 상에 상기 벌크 기판(200)으로부터 일정 두께로 분리된 시드층(210)이 접합된 반도체 소자 기판을 형성한다.
이어서, 도 5를 참조하여 설명한 본 발명의 다른 실시 예에 따른 반도체 소자 제조 방법에서 설명한 방법과 유사하게, 상기 분리된 시드층(210)의 일측 표면을 평탄화하는 공정하고, 상기 반도체 소자 기판의 시드층(210) 상에 적어도 제1형 반도체층(310), 활성층(320) 및 제2형 반도체층(330)을 포함하는 복수의 반도체층을 형성한다. 이때, 상기 복수의 반도체층은 초격자층(미도시) 또는 전자 브로킹층(미도시)을 더 포함할 수 있으며, 상기 복수의 반도체층은 상기 활성층(320)을 제외한 다른 층들은 생략될 수 있다.
이어서, 상기 제2형 반도체층(330) 상에 식각 정지 패턴(610)을 형성한다.
상기 식각 정지 패턴(610)은 실리콘 산화막 또는 실리콘 질화막 등과 같은 절연막을 형성될 수 있다. 상기 식각 정지 패턴(610)은 상기 복수의 반도체층을 패터닝할 때 식각이 완료되는 시점을 알려주는 역할뿐만 아니라, 이후 설명되는 전극 패드(720)의 직하 방향에 위치하여 상기 전극 패드(720)에서 주입되는 전류가 분산되어 반도체 구조체층(300), 특히 상기 활성층(320)에 전류가 전체적으로 균일하게 공급되도록 하는 역할을 할 수 있다.
한편, 상기 제2형 반도체층(330) 상에 오믹 반사 패턴(620)을 형성할 수 있다. 상기 오믹 반사 패턴(620)은 상기 제2형 반도체층(330)과 오믹 접촉을 할 뿐만 아니라 상기 활성층(320)에서 발광된 광을 반사시키는 반사막의 역할을 하는 패턴일 수 있다.
이때, 상기 식각 정지 패턴(610)은 오픈 영역을 구비하며, 상기 식각 정지 패턴(610)의 오픈 영역에 상기 오믹 반사 패턴(620)이 채워지는 형태로 구비될 수 있다. 즉, 상기 식각 정지 패턴(610)과 오믹 반사 패턴(620)이 하나의 층을 이룰 수 있다.
이어서, 상기 식각 정지 패턴(610) 또는 오믹 반사 패턴(620) 상에 금속 본딩층(630)을 형성할 수 있다. 상기 금속 본딩층(630)은 상기 식각 정지 패턴(610) 또는 오믹 반사 패턴(620)과 이후 형성되는 금속 기판(640)을 본딩하는 역할을 한다. 상기 금속 본딩층(630)은 도전성 물질로 이루어질 수 있다.
이어서, 상기 금속 기판(640)을 형성한다.
상기 금속 기판(630)은 도전성인 금속 기판을 준비하고 상기 금속 본딩층(630)으로 본딩함으로써 형성될 수 있다.
한편, 상기 금속 기판(630)은 상기 제2형 반도체층(330) 상에 직접 형성될 수도 있다. 즉, 상기 제2형 반도체층(330) 상에 형성되는 상기 식각 정지 패턴(610), 오믹 반사 패턴(620) 또는 금속 본딩층(630) 중 어느 하나의 형성을 생략하고 상기 금속 기판(630)을 형성할 수 있다. 이때, 상기 금속 기판(630)은 도금법, 증착법 또는 화학 용액법 등을 통해 형성될 수 있다.
이때, 상기 금속 기판(630)은 도전성 물질로 이루어질 수 있으며, 바람직하게는 Cu/W 또는 Cu/Mo를 포함하여 이루어질 수 있다.
도 10을 참조하여 설명하면, 상기 금속 기판(630)을 형성한 후, 상기 지지 기판(100)을 제거한다.
상기 지지 기판(100)의 제거는 상기 접합층(110)의 분해를 통해 이루어질 수 있다. 즉, 상기 접합층(110)이 상기에서 상술하는 바와 같이 질화물 또는 산화물로 이루어져 있는 경우, 상기 접합층(110)을 분해할 수 있는 용액, 즉, HF, BOE(Buffer oxide etchant) 또는 질산 등을 이용하여 분해할 수 있다.
또한, 상기 지지 기판(100)이 그 일측 표면에 도 4에 도시된 바와 같이 상기 요철 패턴(120)을 구비하고 있다면, 상기 요철 패턴(120)을 통해 상기 접합층(110)을 분해할 수 있는 용액이 더 쉽게 침투하여 상기 지지 기판(100)을 용이하게 분해하여 제거할 수 있다.
상기 지지 기판(100)은 레이저를 이용하여 분리할 수 있다. 즉, 상기 접합층(110)에 레이저를 조사하여 상기 지지 기판(100)을 상기 시드층(210)으로부터 분리할 수 있다.
이어서, 상기 시드층(210)을 제거하는 공정을 진행할 수 있다.
이때, 상기 시드층(210)을 제거하지 않고 다음 공정을 진행할 수 있다. 상기 시드층(210)을 제거하지 않은 경우, 상기 시드층(210)의 표면을 평탄화하는 공정을 진행한 후 다음 공정을 진행할 수 있다.
또한, 상기 시드층(210)을 습식 식각 공정 또는 건식 식각 공정을 이용하여 일부만을 제거하고, 일부는 잔류시킬 수 있다.
이어서, 상기 복수의 반도체층을 패터닝하여 반도체 구조체층(300)을 형성할 수 있다. 이때, 상기 식각 정지 패턴(610)의 노출을 식각 완료 시점으로 하여 상기 복수의 반도체층을 식각할 수 있다.
한편, 본 실시 예에서 상기 복수의 반도체층을 패터닝하는 공정을 상기 시드(210)을 제거하는 공정과 이후 TCO층(700)을 형성하는 공정 사이에 진행하는 것으로 설명하고 있으나, 상기 지지 기판(100)을 제거한 후, 이후 전극 패드(720)를 형성하기 이전에는 언제든지 실시될 수 있다.
이어서, 상기 지지 기판(100)이 분리되어 노출된 표면, 예컨대, 상기 시드층(210)의 표면 또는 상기 제1형 반도체층(310)의 표면 상에 TCO층(700)을 형성할 수 있다.
이때, 상기 TCO층(700)은 그 표면에 요철(710)이 형성되어 있을 수 있다. 이때, 상기 TCO층(700)의 요철(710)은 도 7 및 도 8을 참조하여 설명한 표면에 요철(410)이 형성된 상기 TCO층(400)을 형성하는 방법과 동일한 방법으로 형성할 수 있으므로 자세한 설명은 생략한다.
이어서, 상기 TCO층(700) 상에 전극 패드(720)를 형성하여 발광 다이오드를 형성할 수 있다.
상기 전극 패드(720)를 형성하기 전에 상기 TCO층(700)을 포함하는 상기 반도체 구조체층(300)을 보호하기 위한 패시베이션층(미도시)을 형성하는 공정을 더 포함할 수 있다.
이때, 상기 전극 패드(720)가 형성되는 상기 TCO층(700)의 일정 영역에는 상기 요철(710)이 형성되어 있지 않을 수 있고, 상기 전극 패드(720)의 직하 방향에는 상기 식각 정지 패턴(610)을 구비할 수 있다.
상기 전극 패드(720)의 크기는 상기 전극 패드(720)의 직하 방향에 위치한 상기 식각 정지 패턴(610)의 크기에 비해 작을 수 있다. 즉, 상기 전극 패드(720)의 직하 방향에 위치한 상기 식각 정지 패턴(610)이 상기 전극 패드(720)의 크기 보다 클 수 있다. 이는 상기 전극 패드(720)에 공급되는 전류가 상기 전극 패드(720)와 상기 식각 정지 패턴(610) 사이에 위치한 상기 반도체 구조체층(300), 특히, 상기 활성층(320)에서 균일하게 흐르도록 하기 위해서이다.
이상 본 발명을 상기 실시 예들을 들어 설명하였으나, 본 발명은 이에 제한되는 것이 아니다. 당업자라면, 본 발명의 취지 및 범위를 벗어나지 않고 수정, 변경을 할 수 있으며 이러한 수정과 변경 또한 본 발명에 속하는 것임을 알 수 있을 것이다.
100 : 지지 기판 110 : 접합층
200 : 벌크 기판 210 : 시드층

Claims (21)

  1. 지지 기판과 벌크 기판을 마련하는 단계;
    상기 지지 기판의 일측 표면 상에 접합층을 형성하는 단계;
    상기 접합층을 이용하여 상기 지지 기판의 일측 표면 상에 상기 벌크 기판을 접합하는 단계; 및
    상기 벌크 기판을 상기 접합층으로부터 일정 두께가 되도록 절단 분리하여 시드층을 형성하는 단계;를 포함하는 반도체 소자 제조 방법.
  2. 청구항 1에 있어서, 상기 벌크 기판은 GaN을 포함하여 이루어지는 반도체 소자 제조 방법.
  3. 청구항 1에 있어서, 상기 벌크 기판은 HVPE(Hydride Vapor Phase Epitaxy)법, 나트륨 플럭스(Na flux)법 또는 아모노서멀(Ammonothermal)법으로 제조된 반도체 소자 제조 방법.
  4. 청구항 1에 있어서, 상기 접합층은 Zn, Si, Ga 또는 Al 중 적어도 하나를 포함하는 산화물 또는 Si, Ga 또는 Al 중 적어도 하나를 포함하는 질화물인 반도체 소자 제조 방법.
  5. 청구항 1에 있어서, 상기 지지 기판과 벌크 기판을 접합하기 이전에,
    상기 접합층 상에 금속 매개층을 형성하는 단계를 더 포함하는 반도체 소자 제조 방법.
  6. 청구항 5에 있어서, 상기 금속 매개층은 상기 지지 기판과 벌크 기판을 접합할 때, 아일랜드 형태로 형성되는 반도체 소자 제조 방법.
  7. 청구항 1에 있어서, 상기 지지 기판은 사파이어 기판, AlN 기판, Ge 기판 또는 SiC 기판인 반도체 소자 제조 방법.
  8. 청구항 1에 있어서, 상기 지지 기판은 그 일측 표면에 요철 패턴을 구비한 반도체 소자 제조 방법.
  9. 청구항 1에 있어서, 상기 시드층을 형성을 형성하는 단계 이후,
    상기 시드층 상에 적어도 제1형 반도체층, 활성층 및 제2형 반도체층을 포함하는 복수의 반도체층을 형성하는 단계;
    상기 반도체층들을 패터닝하여 제1 형 반도체층의 일부가 노출된 반도체 구조체층을 형성하는 단계;
    상기 반도체 구조체층의 제2형 반도체층 상에 TCO층을 형성하는 단계; 및
    상기 노출된 제1형 반도체층 상에 제1 전극 및 상기 TCO층 상에 제2 전극을 형성하는 단계를 더 포함하는 반도체 소자 제조 방법.
  10. 청구항 9에 있어서, 상기 복수의 반도체층을 형성하기 전에,
    상기 시드층의 표면을 평탄화하는 단계를 더 포함하는 반도체 소자 제조 방법.
  11. 청구항 9에 있어서, 상기 TCO층은 그 표면에 요철을 포함하는 반도체 소자 제조 방법.
  12. 청구항 11에 있어서, 상기 제2형 반도체층 상에 TCO층을 형성하는 단계는
    상기 반도체 구조체층 상에 제1 TCO층을 형성하는 단계;
    상기 제1 TCO층 상에 포토레지스트 패턴을 형성하는 단계;
    상기 포토레지스트 패턴이 형성된 제1 TCO층 상에 제2 TCO층을 형성하는 단계; 및
    상기 포토레지스트 패턴 및 상기 포토레지스트 패턴 상에 형성된 상기 제2 TCO층의 일부를 리프트 오프(lift off)법으로 제거하여 형성하는 단계;를 포함하는 반도체 소자 제조 방법.
  13. 청구항 11에 있어서, 상기 제2형 반도체층 상에 TCO층을 형성하는 단계는
    상기 TCO층 상에 복수의 오픈 영역을 갖는 포토레지스트 패턴을 형성하는 단계; 및
    상기 포토레지스트 패턴을 마스크로 하여 상기 TCO층의 표면을 일정 깊이로 습식 식각하여 상기 TCO층의 표면에 요철을 형성하는 단계;를 포함하는 반도체 소자 제조 방법.
  14. 청구항 1에 있어서, 상기 시드층을 형성을 형성하는 단계 이후,
    상기 시드층 상에 적어도 제1형 반도체층, 활성층 및 제2형 반도체층을 포함하는 복수의 반도체층을 형성하는 단계;
    상기 복수의 반도체층의 제2형 반도체층 상에 식각 정지 패턴을 형성하는 단계;
    상기 식각 정지 패턴이 형성된 상기 시드층 상에 금속 본딩층을 형성하는 단계;
    상기 금속 본딩층 상에 금속 기판을 형성하는 단계;
    상기 지지 기판을 분리하는 단계;
    상기 복수의 반도체층을 패터닝하여 반도체 구조체층을 형성하는 단계;
    상기 지지 기판을 분리하여 노출된 표면 상에 TCO층을 형성하는 단계; 및
    상기 TCO층 상에 전극 패드를 형성하는 단계;를 더 포함하는 반도체 소자 제조 방법.
  15. 청구항 14에 있어서, 상기 지지 기판을 분리한 후, 상기 TCO층을 형성하기 전에,
    상기 시드층을 제거하는 단계를 더 포함하는 반도체 소자 제조 방법.
  16. 청구항 14에 있어서, 상기 복수의 반도체층을 형성한 후, 상기 금속 본딩층을 형성하기 전에,
    상기 복수의 반도체층과 금속 본딩층 사이에 오믹 반사 패턴을 형성하는 단계를 더 포함하는 반도체 소자 제조 방법.
  17. 청구항 16에 있어서, 상기 오믹 반사 패턴은 상기 식각 정지 패턴의 오픈 영역에 채워지는 형태로 구비되는 반도체 소자 제조 방법.
  18. 청구항 14에 있어서, 상기 복수의 반도체층을 형성하기 전에,
    상기 시드층의 표면을 평탄화하는 단계를 더 포함하는 반도체 소자 제조 방법.
  19. 청구항 14에 있어서, 상기 TCO층은 그 표면에 요철을 포함하는 반도체 소자 제조 방법.
  20. 청구항 19에 있어서, 상기 지지 기판이 분리된 표면 상에 TCO층을 형성하는 단계는
    상기 지지 기판이 분리된 표면 상에 제1 TCO층을 형성하는 단계;
    상기 제1 TCO층 상에 포토레지스트 패턴을 형성하는 단계;
    상기 포토레지스트 패턴이 형성된 제1 TCO층 상에 제2 TCO층을 형성하는 단계; 및
    상기 포토레지스트 패턴 및 상기 포토레지스트 패턴 상에 형성된 상기 제2 TCO층의 일부를 리프트 오프(lift off)법으로 제거하여 형성하는 단계;를 포함하는 반도체 소자 제조 방법.
  21. 청구항 19에 있어서, 상기 지지 기판이 분리된 표면 상에 TCO층을 형성하는 단계는
    상기 지지 기판이 분리된 표면 상에 복수의 오픈 영역을 갖는 포토레지스트 패턴을 형성하는 단계; 및
    상기 포토레지스트 패턴을 마스크로 하여 상기 TCO층의 표면을 일정 깊이로 습식 식각하여 상기 TCO층의 표면에 요철을 형성하는 단계;를 포함하는 반도체 소자 제조 방법.
KR1020110134130A 2011-12-14 2011-12-14 반도체 소자 제조 방법 KR20130067515A (ko)

Priority Applications (6)

Application Number Priority Date Filing Date Title
KR1020110134130A KR20130067515A (ko) 2011-12-14 2011-12-14 반도체 소자 제조 방법
US14/364,281 US20140339566A1 (en) 2011-12-14 2012-12-13 Semiconductor device and method of fabricating the same
PCT/KR2012/010852 WO2013089459A1 (en) 2011-12-14 2012-12-13 Semiconductor device and method of fabricating the same
CN201280062150.4A CN104025319B (zh) 2011-12-14 2012-12-13 半导体装置和制造半导体装置的方法
JP2014547101A JP5956604B2 (ja) 2011-12-14 2012-12-13 発光ダイオード
JP2015153856A JP6025933B2 (ja) 2011-12-14 2015-08-04 発光ダイオードの製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110134130A KR20130067515A (ko) 2011-12-14 2011-12-14 반도체 소자 제조 방법

Publications (1)

Publication Number Publication Date
KR20130067515A true KR20130067515A (ko) 2013-06-25

Family

ID=48863325

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110134130A KR20130067515A (ko) 2011-12-14 2011-12-14 반도체 소자 제조 방법

Country Status (1)

Country Link
KR (1) KR20130067515A (ko)

Similar Documents

Publication Publication Date Title
JP6025933B2 (ja) 発光ダイオードの製造方法
JP4994758B2 (ja) 窒化ガリウム系半導体発光素子及びその製造方法
JP5074396B2 (ja) 半導体ウエハの横方向分断のための方法及びオプトエレクトロニクス構成素子
US9711354B2 (en) Method of fabricating light emitting device through forming a template for growing semiconductor and separating growth substrate
KR101277445B1 (ko) 반도체 발광소자 및 그 제조방법
JP2005108863A (ja) 垂直構造ガリウムナイトライド発光ダイオード及びその製造方法
US9873170B2 (en) Method of manufacturing light emitting element
JP6018219B2 (ja) 発光ダイオードの製造方法
US20120298956A1 (en) Method of Separating Light-Emitting Diode from a Growth Substrate
US8772808B2 (en) Semiconductor light emitting element and manufacturing method thereof
KR20100068839A (ko) 발광 소자의 제조 방법
JP5363973B2 (ja) ツェナーダイオードを備える発光素子及びその製造方法
JP2010219310A (ja) 光デバイスおよび光デバイス構造
JP2010098068A (ja) 発光ダイオード及びその製造方法、並びにランプ
KR20130012376A (ko) 반도체 발광소자 제조방법
KR101969308B1 (ko) 반도체 발광소자 및 그 제조 방법
KR101425167B1 (ko) 질화물 반도체 발광소자 제조방법 및 이에 의해 제조된질화물 반도체 발광소자
KR20130091501A (ko) 반도체 발광소자 및 그 제조방법
KR101945791B1 (ko) 반도체 발광소자의 제조방법
KR20130059026A (ko) 에피층을 성장 기판으로부터 분리하는 방법
KR20130015770A (ko) 발광 다이오드 칩 및 이를 제조하는 방법
KR20130067514A (ko) 반도체 소자 제조 방법
KR20130067515A (ko) 반도체 소자 제조 방법
KR101252558B1 (ko) 수직형 발광 소자의 제조방법
KR102224127B1 (ko) 발광소자 및 조명시스템

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination