JP5363973B2 - ツェナーダイオードを備える発光素子及びその製造方法 - Google Patents
ツェナーダイオードを備える発光素子及びその製造方法 Download PDFInfo
- Publication number
- JP5363973B2 JP5363973B2 JP2009502658A JP2009502658A JP5363973B2 JP 5363973 B2 JP5363973 B2 JP 5363973B2 JP 2009502658 A JP2009502658 A JP 2009502658A JP 2009502658 A JP2009502658 A JP 2009502658A JP 5363973 B2 JP5363973 B2 JP 5363973B2
- Authority
- JP
- Japan
- Prior art keywords
- compound semiconductor
- semiconductor layer
- type compound
- light emitting
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 29
- 238000000034 method Methods 0.000 title claims description 29
- 239000004065 semiconductor Substances 0.000 claims abstract description 182
- 150000001875 compounds Chemical class 0.000 claims abstract description 177
- 239000000758 substrate Substances 0.000 claims abstract description 75
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 54
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 54
- 239000010703 silicon Substances 0.000 claims abstract description 54
- 229910021426 porous silicon Inorganic materials 0.000 claims description 24
- 238000000059 patterning Methods 0.000 claims description 7
- 238000005530 etching Methods 0.000 claims description 6
- 238000000206 photolithography Methods 0.000 claims description 5
- 239000010410 layer Substances 0.000 description 270
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 description 65
- 239000011787 zinc oxide Substances 0.000 description 32
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 7
- 229910052751 metal Inorganic materials 0.000 description 6
- 239000002184 metal Substances 0.000 description 6
- 238000009826 distribution Methods 0.000 description 5
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 5
- 229910052594 sapphire Inorganic materials 0.000 description 5
- 239000010980 sapphire Substances 0.000 description 5
- 238000002513 implantation Methods 0.000 description 4
- 239000012535 impurity Substances 0.000 description 4
- 238000005468 ion implantation Methods 0.000 description 4
- 239000011148 porous material Substances 0.000 description 4
- LFQSCWFLJHTTHZ-UHFFFAOYSA-N Ethanol Chemical compound CCO LFQSCWFLJHTTHZ-UHFFFAOYSA-N 0.000 description 3
- 239000007864 aqueous solution Substances 0.000 description 3
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 238000001451 molecular beam epitaxy Methods 0.000 description 3
- QPJSUIGXIBEQAC-UHFFFAOYSA-N n-(2,4-dichloro-5-propan-2-yloxyphenyl)acetamide Chemical compound CC(C)OC1=CC(NC(C)=O)=C(Cl)C=C1Cl QPJSUIGXIBEQAC-UHFFFAOYSA-N 0.000 description 3
- 229910002601 GaN Inorganic materials 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- 238000002048 anodisation reaction Methods 0.000 description 2
- 238000007743 anodising Methods 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 235000019441 ethanol Nutrition 0.000 description 2
- 229910052733 gallium Inorganic materials 0.000 description 2
- -1 gallium nitride (GaN) compound Chemical class 0.000 description 2
- 229910052738 indium Inorganic materials 0.000 description 2
- 239000011810 insulating material Substances 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 238000007747 plating Methods 0.000 description 2
- 239000002356 single layer Substances 0.000 description 2
- 238000002834 transmittance Methods 0.000 description 2
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 1
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 1
- GPXJNWSHGFTCBW-UHFFFAOYSA-N Indium phosphide Chemical compound [In]#P GPXJNWSHGFTCBW-UHFFFAOYSA-N 0.000 description 1
- KWYUFKZDYYNOTN-UHFFFAOYSA-M Potassium hydroxide Chemical compound [OH-].[K+] KWYUFKZDYYNOTN-UHFFFAOYSA-M 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 238000005566 electron beam evaporation Methods 0.000 description 1
- 238000001704 evaporation Methods 0.000 description 1
- 230000001747 exhibiting effect Effects 0.000 description 1
- HZXMRANICFIONG-UHFFFAOYSA-N gallium phosphide Chemical compound [Ga]#P HZXMRANICFIONG-UHFFFAOYSA-N 0.000 description 1
- IXCSERBJSXMMFS-UHFFFAOYSA-N hcl hcl Chemical compound Cl.Cl IXCSERBJSXMMFS-UHFFFAOYSA-N 0.000 description 1
- 230000017525 heat dissipation Effects 0.000 description 1
- 150000004678 hydrides Chemical class 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 230000035484 reaction time Effects 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
- H01L23/62—Protection against overvoltage, e.g. fuses, shunts
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/49105—Connecting at different heights
- H01L2224/49107—Connecting at different heights on the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S438/00—Semiconductor device manufacturing: process
- Y10S438/983—Zener diodes
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Led Devices (AREA)
- Weting (AREA)
Description
本発明は、発光素子及びその製造方法に関し、より詳しくは、ツェナーダイオードを備える発光素子及びその製造方法に関する。
発光ダイオードは、順方向電流により光を放出する光電変換素子である。インジウムリン（ＩｎＰ）、ガリウムヒ素（ＧａＡｓ）、ガリウムリン（ＧａＰ）等の化合物半導体が赤色又は緑色の光を放出する発光ダイオードの材料として用いられており、窒化ガリウム（ＧａＮ）系化合物半導体が、紫外線及び青色の光を放出する発光ダイオードの材料として開発され用いられてきている。
発光ダイオードは、各種の表示装置、パックライト光源等に広く用いられており、最近、赤・緑・青色光をそれぞれ放出する三つの発光ダイオードチップを用い、又は、蛍光体を用いて、波長を変換させることにより、白色光を放出する技術が開発され、照明装置でもその適用範囲を広げている。
一般に、ＧａＮ系化合物半導体は、結晶欠陥の発生を減らすために、結晶構造及び格子定数が類似したサファイア基板上にエピタキシャル成長される。サファイアは絶縁物質であるので、発光ダイオードの電極パッドは、エピタキシャル層の成長面上に形成される。しかしながら、サファイアのような絶縁物質の基板を用いる場合、外部から流入した静電気による静電放電を防止し難く、ダイオードの損傷が引き起こされやすく、素子の信頼性を低下させる。したがって、発光ダイオードのパッケージングの際、静電放電を防止するために、別個のツェナーダイオードを発光ダイオードと一緒に装着して用いる。しかしながら、ツェナーダイオードは高価であり、ツェナーダイオードを実装する工程の追加により、発光ダイオードパッケージの工程数及び製造費用が増加する。
また、サファイアは、熱伝導率が低く、発光ダイオードで発生した熱を外部に放出し難い。このような低い熱放出性能は、高出力を必要とする分野における発光ダイオードの適用を難しくする。
一方、通常、発光ダイオードに電流を供給するために透明電極層が形成される。一般に、Ｎｉ／Ａｕ透明電極層及びＩＴＯ透明電極層が用いられているが、これらは、光透過特性の限界により、その厚さが略０．００５〜０．２μｍに制限される。このような厚さの制限は、透明電極層の様々な形状設計を難しくし、その結果、均一な光分布が得られ難い。
本発明が解決しようとする技術的課題は、発光ダイオードとツェナーダイオードを単一チップ内に備える発光素子を提供することにある。
本発明が解決しようとする他の技術的課題は、熱放出性能に優れた基板を用いて高出力を達成することができる発光素子を提供することにある。
本発明が解決しようとする他の技術的課題は、熱放出性能に優れた基板を用いて高出力を達成することができる発光素子を提供することにある。
本発明が解決しようとするまた他の技術的課題は、多様な形状設計が可能な透明電極層を採用した発光素子及びその製造方法を提供することにある。
上述した技術的課題を達成するために、本発明は、ツェナーダイオードを備える発光素子及びその製造方法が開示される。本発明の一態様による発光素子は、ツェナーダイオード領域及び発光ダイオード領域を有するＰ型シリコン基板を備える。第１のＮ型化合物半導体層が、前記Ｐ型シリコン基板のツェナーダイオード領域に接合され、前記Ｐ型シリコン基板と協働してツェナーダイオードの特性を示す。また、第２のＮ型化合物半導体層が、前記Ｐ型シリコン基板の発光ダイオード領域上に位置する。前記第２のＮ型化合物半導体層は、前記第１のＮ型化合物半導体層から離隔する。一方、Ｐ型化合物半導体層が、前記第２のＮ型化合物半導体層の上部に位置し、前記第２のＮ型化合物半導体層と前記Ｐ型化合物半導体層との間に活性層が介在される。これにより、前記Ｐ型シリコン基板と第１のＮ型化合物半導体層を有するツェナーダイオードと、前記第２のＮ型化合物半導体層、活性層、及びＰ型化合物半導体層を有する発光ダイオードを、単一チップ内に有する発光素子を提供することができ、発光ダイオードの静電放電損傷を防止することができる。また、シリコン基板を採用することにより、熱放出性能に優れた発光素子を提供することができる。
前記シリコン基板は、多孔性シリコン基板であってもよい。多孔性シリコン基板を採用することにより、発光素子の熱放出性能をさらに向上させることができる。
前記多孔性シリコン基板は、少なくとも一面に多孔性シリコン層を有するシリコン基板であってもよい。前記第１及び第２のＮ型化合物半導体層は、前記多孔性シリコン層上に形成される。
前記多孔性シリコン基板は、少なくとも一面に多孔性シリコン層を有するシリコン基板であってもよい。前記第１及び第２のＮ型化合物半導体層は、前記多孔性シリコン層上に形成される。
一方、前記第１及び第２のＮ型化合物半導体層は、前記Ｐ型シリコン基板上に成長された同一のＮ型化合物半導体層から形成されてもよい。したがって、前記第１のＮ型化合物半導体層と第２のＮ型化合物半導体層を同一の工程を用いて形成することができ、工程が複雑になることを防止することができる。
一方、前記Ｐ型化合物半導体層は、前記第２のＮ型化合物半導体層の一領域上に位置し、前記第２のＮ型化合物半導体層の他の領域は、露出してもよい。これにより、電極パッドを多様に形成することができる。
一方、透明電極層が、前記Ｐ型化合物半導体層上に位置してもよい。また、前記第１及び第２のＮ型化合物半導体層と前記透明電極層上に、それぞれ電極パッドが形成されてもよい。
前記透明電極層は、インジウムスズ酸化膜（ＩＴＯ）又はＮｉ／Ａｕで形成されてもよい。これとは異なり、前記透明電極層は、亜鉛酸化（ＺｎＯ）膜で形成されてもよい。ＺｎＯ透明電極層を採用することにより、透明電極層を厚く形成することができ、透明電極層の多様な形状設計が可能である。特に、前記ＺｎＯ透明電極層は、前記Ｐ型化合物半導体層に垂直な面に対して所定の角度で傾斜した側面を有してもよい。これにより、発光ダイオードの光効率を向上させることができる。
本発明の他の態様による発光素子の製造方法は、ツェナーダイオード領域及び発光ダイオード領域を有するＰ型シリコン基板上に、Ｎ型化合物半導体層、活性層、及びＰ型化合物半導体層を成長させることを含む。前記Ｐ型化合物半導体層、活性層、及びＮ型化合物半導体層は、フォトリソグラフィー及びエッチング工程を用いてパターニングされる。前記パターニング工程により、前記ツェナーダイオード領域上に、上部面が露出した第１のＮ型化合物半導体層が形成され、前記発光ダイオード領域上に発光ダイオードが形成される。前記Ｐ型シリコン基板と前記第１のＮ型化合物半導体層は、ツェナーダイオードの特性を有し、前記発光ダイオードは、前記第１のＮ型化合物半導体層から離隔した第２のＮ型化合物半導体層、前記第２のＮ型化合物半導体層の上部に位置するＰ型化合物半導体層
、及び前記Ｐ型化合物半導体層と前記第２のＮ型化合物半導体層との間に介在された活性層を有する。これにより、ツェナーダイオードと発光ダイオードが単一チップ内に形成された発光素子が製造され、したがって、静電放電を防止するために、別個のツェナーダイオードを製造し、又は、それを装着する工程を省略することができる。
、及び前記Ｐ型化合物半導体層と前記第２のＮ型化合物半導体層との間に介在された活性層を有する。これにより、ツェナーダイオードと発光ダイオードが単一チップ内に形成された発光素子が製造され、したがって、静電放電を防止するために、別個のツェナーダイオードを製造し、又は、それを装着する工程を省略することができる。
前記シリコン基板は、多孔性シリコン基板であってもよく、前記多孔性シリコン基板は、陽極酸化技術を用いて提供され得る。
一方、前記発光ダイオード上に限定された透明電極層が形成されてもよい。前記発光ダイオード上に限定された透明電極層は、前記発光ダイオードが形成された後、前記発光ダイオードのＰ型化合物半導体層上に形成されてもよい。これとは異なり、前記発光ダイオード上に限定された透明電極層は、前記Ｐ型化合物半導体層、活性層、及びＮ型化合物半導体層をパターニングする前に、前記Ｐ型化合物半導体層上に透明電極層を形成し、前記発光ダイオード領域内に限定されるように、前記Ｐ型化合物半導体層上に形成された透明電極層をパターニングすることにより形成されてもよい。この際、前記透明電極層は、ＺｎＯで形成されてもよく、前記ＺｎＯ透明電極層は、前記発光ダイオードのＰ型化合物半導体層に垂直な面に対して所定の角度で傾斜した側面を有するようにパターニングされてもよい。これにより、均一な光分布を有し、発光効率が向上した発光素子を提供することができる。
一方、前記発光ダイオード上に限定された透明電極層が形成されてもよい。前記発光ダイオード上に限定された透明電極層は、前記発光ダイオードが形成された後、前記発光ダイオードのＰ型化合物半導体層上に形成されてもよい。これとは異なり、前記発光ダイオード上に限定された透明電極層は、前記Ｐ型化合物半導体層、活性層、及びＮ型化合物半導体層をパターニングする前に、前記Ｐ型化合物半導体層上に透明電極層を形成し、前記発光ダイオード領域内に限定されるように、前記Ｐ型化合物半導体層上に形成された透明電極層をパターニングすることにより形成されてもよい。この際、前記透明電極層は、ＺｎＯで形成されてもよく、前記ＺｎＯ透明電極層は、前記発光ダイオードのＰ型化合物半導体層に垂直な面に対して所定の角度で傾斜した側面を有するようにパターニングされてもよい。これにより、均一な光分布を有し、発光効率が向上した発光素子を提供することができる。
本発明の実施例によると、発光ダイオードとツェナーダイオードを単一チップ内に備える発光素子を提供することができ、熱放出性能に優れたシリコン基板を採用することにより、高出力を達成することができる発光素子を提供することができる。また、ＺｎＯ透明電極層を採用することにより、透明電極層を相対的に厚く形成することができ、光放出面の多様な形状設計が可能である。したがって、内部全反射による光損失を減少させ、発光効率が向上し、均一な光分布を示す発光素子を提供することができる。
以下、添付した図面に基づき、本発明の実施例について詳述する。以下に紹介される実施例は、本発明の思想を当業者に充分伝達するために、例として提供されるものである。したがって、本発明は、後述する実施例に限定されず、他の形態に具体化され得る。なお、図面において、構成要素の幅、長さ、厚さ等は、便宜のために誇張して表現されることもある。明細書の全体にわたって、同一の参照番号は、同一の構成要素を示す。
図１は、本発明の一実施例による発光素子２０を説明するための断面図である。
図１を参照すると、Ｐ型シリコン基板２１は、ツェナーダイオード領域Ａ及び発光ダイオード領域Ｂを有する。前記シリコン基板２１は、多孔性シリコン基板であってもよい。一方、ツェナーダイオード領域Ａ上に、第１のＮ型化合物半導体層２３ａが設けられる。前記第１のＮ型化合物半導体層２３ａとＰ型シリコン基板２１は、ｐ- ｎ接合されてツェナーダイオード２２を構成する。また、前記Ｐ型シリコン基板２１の発光ダイオード領域Ｂ上に、第２のＮ型化合物半導体層２３ｂが位置する。前記第２のＮ型化合物半導体層２３ｂは、第１のＮ型化合物半導体層２３ａから離隔する。第１及び第２のＮ型化合物半導体層２３ａ、２３ｂは、Ｐ型シリコン基板２１上に成長された同一のＮ型化合物半導体層から形成されてもよい。すなわち、Ｐ型シリコン基板２１上に成長されたＮ型化合物半導体層を分離することにより、前記第１及び第２のＮ型化合物半導体層２３ａ、２３ｂを形成してもよい。
図１を参照すると、Ｐ型シリコン基板２１は、ツェナーダイオード領域Ａ及び発光ダイオード領域Ｂを有する。前記シリコン基板２１は、多孔性シリコン基板であってもよい。一方、ツェナーダイオード領域Ａ上に、第１のＮ型化合物半導体層２３ａが設けられる。前記第１のＮ型化合物半導体層２３ａとＰ型シリコン基板２１は、ｐ- ｎ接合されてツェナーダイオード２２を構成する。また、前記Ｐ型シリコン基板２１の発光ダイオード領域Ｂ上に、第２のＮ型化合物半導体層２３ｂが位置する。前記第２のＮ型化合物半導体層２３ｂは、第１のＮ型化合物半導体層２３ａから離隔する。第１及び第２のＮ型化合物半導体層２３ａ、２３ｂは、Ｐ型シリコン基板２１上に成長された同一のＮ型化合物半導体層から形成されてもよい。すなわち、Ｐ型シリコン基板２１上に成長されたＮ型化合物半導体層を分離することにより、前記第１及び第２のＮ型化合物半導体層２３ａ、２３ｂを形成してもよい。
前記Ｐ型シリコン基板２１は、半導体の製造工程において一般に用いられるものであり、サファイア基板に比べて、さらに大きなサイズで提供されてもよく、安価である。一方、前記シリコン基板を陽極酸化させることにより、多孔性シリコン基板が提供されてもよ
い。これにより、多孔性シリコン基板は、その上面に多孔性シリコン層（図示せず）を有する。また、前記Ｐ型シリコン基板２１にインプランテーションのようなイオン注入技術を用いて、Ｐ型不純物がさらにドープされてもよい。一方、前記第１及び第２のＮ型化合物半導体層２３は、（Ａｌ、Ｉｎ、Ｇａ）Ｎの化合物半導体で形成されてもよい。
い。これにより、多孔性シリコン基板は、その上面に多孔性シリコン層（図示せず）を有する。また、前記Ｐ型シリコン基板２１にインプランテーションのようなイオン注入技術を用いて、Ｐ型不純物がさらにドープされてもよい。一方、前記第１及び第２のＮ型化合物半導体層２３は、（Ａｌ、Ｉｎ、Ｇａ）Ｎの化合物半導体で形成されてもよい。
前記第２のＮ型化合物半導体層２３ｂの上部に、Ｐ型化合物半導体層２７が位置し、第２のＮ型化合物半導体層２３ｂとＰ型化合物半導体層２７との間に活性層が介在される。前記活性層２５は、単一層で形成された単一量子井戸又は積層構造の多重量子井戸であってもよい。前記活性層２５及び前記Ｐ型化合物半導体層２７は、それぞれ（Ａｌ、Ｉｎ、Ｇａ）Ｎの半導体層で形成されてもよい。Ｐ型化合物半導体層２７は、図示のように、第２のＮ型化合物半導体層２３ｂの一領域の上部に位置してもよく、第２のＮ型化合物半導体層２３ｂの他の領域は、露出してもよい。
前記第２のＮ型化合物半導体層２３ｂ、活性層２５、及びＰ型化合物半導体層２７は、発光ダイオード２６を構成する。
前記第２のＮ型化合物半導体層２３ｂ、活性層２５、及びＰ型化合物半導体層２７は、発光ダイオード２６を構成する。
透明電極層２９が、前記Ｐ型化合物半導体層２７上に形成される。透明電極層２９は、インジウムスズ酸化膜（ＩＴＯ）又はＮｉ／Ａｕのような透明金属で形成されてもよい。
これに加えて、前記第１及び第２のＮ型化合物半導体層２３ａ、２３ｂ上にＮ型電極パッド３１ａ、３１ｂが形成され、前記透明電極層２９上にＰ型電極パッド３３が形成される。電極パッド３１ａ、３１ｂ、３３は、ツェナーダイオード２２及び発光ダイオード２６を外部回路に電気的に連結する導体パッドとして用いられる。これに加えて、Ｐ型シリコン基板２１の下部面にも、電極パッド３５が形成されてもよい。
これに加えて、前記第１及び第２のＮ型化合物半導体層２３ａ、２３ｂ上にＮ型電極パッド３１ａ、３１ｂが形成され、前記透明電極層２９上にＰ型電極パッド３３が形成される。電極パッド３１ａ、３１ｂ、３３は、ツェナーダイオード２２及び発光ダイオード２６を外部回路に電気的に連結する導体パッドとして用いられる。これに加えて、Ｐ型シリコン基板２１の下部面にも、電極パッド３５が形成されてもよい。
本実施例によると、Ｐ型シリコン基板２１又はＰ型多孔性シリコン基板上に発光ダイオード２６を形成することにより、発光ダイオード２６で生成した熱を容易に放出することができる。また、本実施例による発光素子は、ツェナーダイオード２２を内部に含むので、静電放電による損傷を防止することができる。したがって、従来、発光素子と一緒に搭載されるツェナーダイオードを省略することができ、パッケージの工程数及びパッケージの製造費用を減少させることができる。
図２は、本発明の一実施例による発光素子２０を搭載した発光ダイオードパッケージの一例を示す断面図であり、図３は、図２の発光ダイオードパッケージの等価回路図である。
図２を参照すると、発光ダイオードパッケージは、発光素子２０を外部電源に電気的に連結するためのリード３７ａ、３７ｂを有する。発光素子２０は、リード３７ａ上にダイボンディングされ、これにより、シリコン基板２１がリード３７ａに電気的に連結される。一方、ツェナーダイオード２２上のＮ型電極パッド３１ａと発光ダイオード２６上のＰ型電極パッド３３が、ボンディングワイヤを介してリード３７ｂに電気的に連結され、発光ダイオード２６上のＮ型電極パッド３１ｂは、ボンディングワイヤを介してリード３７ａに電気的に連結される。これにより、発光ダイオード２６とツェナーダイオード２２が、図３に示した回路のように、逆並列で連結される。
図２を参照すると、発光ダイオードパッケージは、発光素子２０を外部電源に電気的に連結するためのリード３７ａ、３７ｂを有する。発光素子２０は、リード３７ａ上にダイボンディングされ、これにより、シリコン基板２１がリード３７ａに電気的に連結される。一方、ツェナーダイオード２２上のＮ型電極パッド３１ａと発光ダイオード２６上のＰ型電極パッド３３が、ボンディングワイヤを介してリード３７ｂに電気的に連結され、発光ダイオード２６上のＮ型電極パッド３１ｂは、ボンディングワイヤを介してリード３７ａに電気的に連結される。これにより、発光ダイオード２６とツェナーダイオード２２が、図３に示した回路のように、逆並列で連結される。
リード３７ａ、３７ｂに電源を連結して順方向電圧を印加すると、発光ダイオード２６に順方向電圧が印加され、光が放出される。一方、ツェナーダイオード２２は、発光ダイオード２６の順方向電圧が過度に増加することを防止し、発光ダイオード２６が過電圧により損傷することを防止する。前記ツェナーダイオード２２の降伏電圧は、Ｐ型シリコン基板２１のドーピング濃度及び／又は第１のＮ型化合物半導体層２３ａのドーピング濃度を調節して制御されてもよい。
図４は、本発明の他の実施例による発光素子を説明するための断面図であり、図５は、
図４の発光素子を搭載した発光ダイオードパッケージの一例を説明するための断面図である。
図４の発光素子を搭載した発光ダイオードパッケージの一例を説明するための断面図である。
図４を参照すると、図１を参照して説明したように、Ｐ型シリコン基板２１は、ツェナーダイオード領域Ａ及び発光ダイオード領域Ｂを有し、多孔性シリコン基板であってもよい。前記ツェナーダイオード領域Ａ上に、第１のＮ型化合物半導体層２３ａが位置し、前記第１のＮ型化合物半導体層２３ａとＰ型シリコン基板２１は、ｐ- ｎ接合されてツェナーダイオード２２を構成する。また、前記Ｐ型シリコン基板２１の発光ダイオード領域Ｂ上に、第２のＮ型化合物半導体層２３ｂが、第１のＮ型化合物半導体層２３ａから離隔して位置する。前記第２のＮ型化合物半導体層２３ｂの上部に、Ｐ型化合物半導体層２７が位置し、第２のＮ型化合物半導体層２３ｂとＰ型化合物半導体層２７との間に活性層が介在される。前記活性層２５は、単一層で形成された単一量子井戸又は積層構造の多重量子井戸であってもよい。Ｐ型化合物半導体層２７は、図１を参照して説明したように、第２のＮ型化合物半導体層２３ｂの一領域の上部に位置してもよく、第２のＮ型化合物半導体層２３ｂの他の領域は、露出してもよい。前記第２のＮ型化合物半導体層２３ｂ、活性層２５、及びＰ型化合物半導体層２７は、発光ダイオード２６を構成する。
一方、ＺｎＯ透明電極層２９が、前記Ｐ型化合物半導体層２７上に形成される。ＺｎＯ透明電極層２９は、分子線エピタキシー法、有機金属化学気相蒸着法等を用いて形成されてもよい。前記ＺｎＯ透明電極層２９は、Ｐ型化合物半導体層２７にオーム接触され、このために、高濃度ドープされたトンネル層（図示せず）のような通常の技術的手段が採用されてもよい。
ＺｎＯは、エッチング選択比に優れ、また、光透過性及び電気的性質に優れた金属酸化物である。したがって、ＺｎＯ透明電極層２９は、Ｎｉ／Ａｕ及びインジウムスズ酸化膜（ＩＴＯ）に比べて、相対的に厚く形成されてもよく、これにより、光放出特性の向上のために多様な形状に形成されてもよい。例えば、前記ＺｎＯ透明電極層２９は、図示のように、光を放出方向に沿って漸進的に狭くなる断面形状、すなわち、その側面がＰ型化合物半導体層２７に垂直な面に対して所定の角度で傾斜して形成されてもよい。このような透明電極層２９の形状は、内部全反射により光が損失し、又は、発光ダイオード２６の上縁の近くに光が集中することを防止する。これにより、発光ダイオード２６の発光効率が改善され、発光ダイオード２６が均一な光分布を示す。
これに加えて、前記第１及び第２のＮ型化合物半導体層２３ａ、２３ｂ上に、Ｎ型電極パッド３１ａ、３１ｂが形成され、前記ＺｎＯ透明電極層２９上に、Ｐ型電極パッド３３が形成される。電極パッド３１ａ、３１ｂ、３３は、ツェナーダイオード２２及び発光ダイオード２６を外部回路に電気的に連結する導体パッドとして用いられる。これに加えて、Ｐ型シリコン基板２１の下部面にも、電極パッド３５が形成されてもよい。
本実施例によると、ＺｎＯ透明電極層２９を採用することにより、均一な光分布及び改善した発光効率を有する発光素子を提供することができる。
図５を参照すると、発光ダイオードパッケージは、図２を参照して説明したように、発光素子２０を外部電源に電気的に連結するためのリード３７ａ、３７ｂを有する。発光素子２０は、リード３７ａ上にダイボンディングされ、これにより、シリコン基板２１がリード３７ａに電気的に連結される。
図５を参照すると、発光ダイオードパッケージは、図２を参照して説明したように、発光素子２０を外部電源に電気的に連結するためのリード３７ａ、３７ｂを有する。発光素子２０は、リード３７ａ上にダイボンディングされ、これにより、シリコン基板２１がリード３７ａに電気的に連結される。
一方、ツェナーダイオード２２上のＮ型電極パッド３１ａと発光ダイオード２６上のＰ型電極パッド３３が、ボンディングワイヤを介してリード３７ｂに電気的に連結され、発光ダイオード２６上のＮ型電極パッド３１ｂは、ボンディングワイヤを介してリード３７ａに電気的に連結される。これにより、発光ダイオード２６とツェナーダイオード２２が
、図３に示した回路のように、逆並列で連結される。図２を参照して説明したように、リード３７ａ、３７ｂに電源を連結して順方向電圧を印加すると、発光ダイオード２６に順方向電圧が印加され、光が放出される。一方、ツェナーダイオード２２は、発光ダイオード２６の順方向電圧が過度に増加することを防止し、発光ダイオード２６が過電圧により損傷することを防止する。
、図３に示した回路のように、逆並列で連結される。図２を参照して説明したように、リード３７ａ、３７ｂに電源を連結して順方向電圧を印加すると、発光ダイオード２６に順方向電圧が印加され、光が放出される。一方、ツェナーダイオード２２は、発光ダイオード２６の順方向電圧が過度に増加することを防止し、発光ダイオード２６が過電圧により損傷することを防止する。
図６乃至図８は、本発明の一実施例による発光素子の製造方法を説明するための断面図である。
図６を参照すると、ツェナーダイオード領域及び発光ダイオード領域を有するＰ型シリコン基板２１上に、Ｎ型化合物半導体層２３、活性層２５、及びＰ型化合物半導体層２７を成長させる。前記Ｎ型化合物半導体層２３、活性層２５、及びＰ型化合物半導体層２７は、有機金属化学気相蒸着法（ＭＯＣＶＤ）、ハイドライド気相成長法（ＨＶＰＥ）、又は、分子線エピタキシー法（ＭＢＥ）を用いて、Ｐ型シリコン基板２１上に成長されてもよい。
図６を参照すると、ツェナーダイオード領域及び発光ダイオード領域を有するＰ型シリコン基板２１上に、Ｎ型化合物半導体層２３、活性層２５、及びＰ型化合物半導体層２７を成長させる。前記Ｎ型化合物半導体層２３、活性層２５、及びＰ型化合物半導体層２７は、有機金属化学気相蒸着法（ＭＯＣＶＤ）、ハイドライド気相成長法（ＨＶＰＥ）、又は、分子線エピタキシー法（ＭＢＥ）を用いて、Ｐ型シリコン基板２１上に成長されてもよい。
Ｎ型化合物半導体層２３を成長させる前に、前記Ｐ型シリコン基板２１の少なくともツェナーダイオード領域Ａは、インプランテーションのようなイオン注入技術を用いて、Ｐ型不純物がさらにドープされてもよい。
図７を参照すると、前記Ｐ型化合物半導体層２７、活性層２５、及びＮ型化合物半導体層２３を、フォトリソグラフィー及びエッチング工程を用いてパターニングし、前記層２３、２５、２７を分離させる。これにより、ツェナーダイオード領域Ａ上の第１のＮ型化合物半導体層２３ａと発光ダイオード領域Ｂ上の第２のＮ型化合物半導体層２３ｂが、互いに離隔する。
図８を参照すると、前記層２３、２５、２７をさらにパターニングし、発光ダイオード領域Ｂ上のＰ型化合物半導体層２７及び活性層２５の一部を除去する。その結果、発光ダイオード領域Ｂ上の第１のＮ型化合物半導体層２３ｂの一領域上に、Ｐ型化合物半導体層２７及び活性層２５が残存し、他の領域の第１のＮ型化合物半導体層２３ｂが露出する。一方、前記ツェナーダイオード領域Ａ上のＰ型化合物半導体層２７及び活性層２５が除去される。前記ツェナーダイオード領域Ａ上のＰ型化合物半導体層２７及び活性層２５は、発光ダイオード領域Ｂ上のＰ型化合物半導体層２７及び活性層２５の一部を除去する間、一緒に除去されてもよい。
一方、前記Ｐ型化合物半導体層２７上に透明電極層２９が形成される。前記透明電極層２９は、電子ビーム蒸着法(e-beam evaporation)又はメッキ技術を用いて、インジウムスズ酸化膜（ＩＴＯ）又はＮｉ／Ａｕのような透明金属で形成されてもよい。その後、露出した第１及び第２のＮ型化合物半導体層２３ａ、２３ｂ上にＮ型電極パッド（図１の３１ａ、３１ｂ）が形成され、前記透明電極層２９上にＰ型電極パッド３３が形成される。また、Ｐ型シリコン基板２１の下部面に電極パッド３５が形成されてもよい。これにより、図１の発光素子２０が完成される。
本実施例において、第１及び第２のＮ型化合物半導体層２３ａ、２３ｂを分離した後、発光ダイオード領域Ｂ上のＰ型化合物半導体層２７及び活性層の一部、及びツェナーダイオード領域Ａ上のＰ型化合物半導体層２７及び活性層が除去されるものと説明しているが、Ｐ型化合物半導体層２７及び活性層２５が先ずパターニングされた後、第１及び第２のＮ型化合物半導体層２３ａ、２３ｂが分離されてもよい。
また、透明電極層２９は、Ｐ型化合物半導体層２７をパターニングした後に形成されるものと説明しているが、Ｐ型化合物半導体層（図６の２７）を成長させた後、前記Ｐ型化
合物半導体層上に形成されてもよい。
合物半導体層上に形成されてもよい。
本実施例によると、単一チップ内にツェナーダイオード２２及び発光ダイオード２６を有する発光素子を製造することができる。
図９乃至図１１は、本発明の他の実施例による発光素子の製造方法を説明するための断面図である。
図９乃至図１１は、本発明の他の実施例による発光素子の製造方法を説明するための断面図である。
図９を参照すると、ツェナーダイオード領域Ａ及び発光ダイオード領域Ｂを有するＰ型多孔性シリコン基板が用意される。Ｐ型多孔性シリコン基板は、Ｐ型シリコン基板２１を陽極酸化させて形成されてもよく、これにより、前記シリコン基板２１の一面に多孔性シリコン層２１ａが形成される。
陽極酸化は、例えば、フッ酸（ＨＦ）水溶液内において、Ｐ型シリコン基板２１に正の電圧を供給することにより行われ得る。水溶液は、例えば、フッ酸（ＨＦ）、塩酸（ＨＣｌ）又はエタノール（Ｃ２Ｈ５ＯＨ）及び純水（Ｈ２Ｏ）からなる水溶液であってもよい。シリコン基板２１に適正電圧が供給されると、シリコン基板２１に気孔が形成され、多孔性シリコン層２１ａが形成される。気孔のサイズ、形状、厚さ、及び密度は、ＨＦの濃度、温度、シリコン基板２１にドープされた物質、ドーピング程度、アノード反応時間、及び供給された電流密度等により決定される。このような気孔は、シリコンが溶解されて形成され、複雑な構造を有する。
一方、陽極酸化を行う前に、水酸化カリウム（ＫＯＨ）でＰ型シリコン基板２１面を部分的にエッチングすることができる。その後、陽極酸化を行うことにより、均一であり、かつ密度の高い気孔を有する多孔性シリコン層２１ａが形成され得る。
前記Ｐ型多孔性シリコン基板２１上に、図６を参照して説明したように、Ｎ型化合物半導体層２３、活性層２５、及びＰ型化合物半導体層２７が成長される。また、Ｎ型化合物半導体層２３を成長させる前に、前記Ｐ型多孔性シリコン基板２１の少なくともツェナーダイオード領域Ａは、インプランテーションのようなイオン注入技術を用いて、Ｐ型不純物がさらにドープされてもよい。
前記Ｐ型多孔性シリコン基板２１上に、図６を参照して説明したように、Ｎ型化合物半導体層２３、活性層２５、及びＰ型化合物半導体層２７が成長される。また、Ｎ型化合物半導体層２３を成長させる前に、前記Ｐ型多孔性シリコン基板２１の少なくともツェナーダイオード領域Ａは、インプランテーションのようなイオン注入技術を用いて、Ｐ型不純物がさらにドープされてもよい。
図１０を参照すると、図７を参照して説明したように、前記Ｐ型化合物半導体層２７、活性層２５、及びＮ型化合物半導体層２３を、フォトリソグラフィー及びエッチング工程を用いてパターニングし、前記層２３、２５、２７を分離させる。これにより、ツェナーダイオード領域Ａ上の第１のＮ型化合物半導体層２３ａと発光ダイオード領域Ｂ上の第２のＮ型化合物半導体層２３ｂが、互いに離隔する。
図１１を参照すると、図８を参照して説明したように、前記層２３、２５、２７をさらにパターニングし、発光ダイオード領域Ｂ上のＰ型化合物半導体層２７及び活性層２５の一部を除去する。その結果、発光ダイオード領域Ｂ上の第１のＮ型化合物半導体層２３ｂの一領域上に、Ｐ型化合物半導体層２７及び活性層２５が残存し、他の領域の第１のＮ型化合物半導体層２３ｂが露出する。また、前記ツェナーダイオード領域Ａ上のＰ型化合物半導体層２７及び活性層２５が除去される。前記ツェナーダイオード領域Ａ上のＰ型化合物半導体層２７及び活性層２５は、発光ダイオード領域Ｂ上のＰ型化合物半導体層２７及び活性層２５の一部を除去する間、一緒に除去されてもよい。
また、図８を参照して説明したように、前記Ｐ型化合物半導体層２７上に透明電極層２９が形成される。前記透明電極層２９は、電子ビーム蒸着法又はメッキ技術を用いて、インジウムスズ酸化膜（ＩＴＯ）又はＮｉ／Ａｕのような透明金属で形成されてもよい。その後、露出した第１及び第２のＮ型化合物半導体層２３ａ、２３ｂ上に、Ｎ型電極パッド（図１の３１ａ、３１ｂ）がそれぞれ形成され、前記透明電極層２９上に、Ｐ型電極パッ
ド３３が形成される。また、Ｐ型多孔性シリコン基板２１の下部面に電極パッド３５が形成されてもよい。
ド３３が形成される。また、Ｐ型多孔性シリコン基板２１の下部面に電極パッド３５が形成されてもよい。
本実施例において、Ｐ型化合物半導体層２７及び活性層２５を先ずパターニングした後、第１及び第２のＮ型化合物半導体層２３ａ、２３ｂが分離されてもよく、また、透明電極層２９は、Ｐ型化合物半導体層（図９の２７）を成長させた後、前記Ｐ型化合物半導体層上に形成されてもよい。
本実施例によると、多孔性シリコン基板を採用することにより、発光素子の熱放出性能をさらに向上させることができる。
図１２乃至図１４は、本発明のまた他の実施例による発光素子の製造方法を説明するための断面図である。
図１２乃至図１４は、本発明のまた他の実施例による発光素子の製造方法を説明するための断面図である。
図１２を参照すると、図４を参照して説明したように、ツェナーダイオード領域及び発光ダイオード領域を有するＰ型シリコン基板２１上に、Ｎ型化合物半導体層２３、活性層２５、及びＰ型化合物半導体層２７が成長される。前記シリコン基板２１は、図９を参照して説明したように、多孔性シリコン基板であってもよい。また、Ｎ型化合物半導体層２３を成長させる前に、前記Ｐ型シリコン基板２１の少なくともツェナーダイオード領域Ａは、インプランテーションのようなイオン注入技術を用いて、Ｐ型不純物がさらにドープされてもよい。
一方、前記Ｐ型化合物半導体層２７上に、ＺｎＯ透明電極層２９が形成される。前記ＺｎＯ透明電極層２９は、分子線エピタキシー法又は有機金属化学気相蒸着法を用いて形成されてもよい。前記ＺｎＯ透明電極層２９は、窒化ガリウム系化合物半導体層に類似したエネルギーバンドギャップを有するので、光透過性に優れている。したがって、前記ＺｎＯ透明電極層２９は、Ｎｉ／Ａｕ又はＩＴＯ等の透明電極層に比べて、さらに厚い厚さで形成されてもよく、例えば、数乃至数十ミクロンの厚さに形成されてもよい。
図１３を参照すると、前記ＺｎＯ透明電極層２９、Ｐ型化合物半導体層２７、活性層２５、及びＮ型化合物半導体層２３を、フォトリソグラフィー及びエッチング工程を用いてパターニングし、前記層２３、２５、２７、２９を分離させる。これにより、ツェナーダイオードＡ上の第１のＮ型化合物半導体層２３ａと発光ダイオード領域Ｂ上の第２のＮ型化合物半導体層２３ｂが、互いに離隔する。
図１４を参照すると、前記層２３、２５、２７、２９をさらにパターニングし、発光ダイオード領域Ｂ上のＺｎＯ透明電極層２９、Ｐ型化合物半導体層２７、及び活性層２５の一部が除去される。その結果、発光ダイオード領域Ｂ上の第１のＮ型化合物半導体層２３ｂの一領域上に、ＺｎＯ透明電極層２９、Ｐ型化合物半導体層２７、及び活性層２５が残存し、他の領域の第１のＮ型化合物半導体層２３ｂが露出する。
一方、前記ツェナーダイオード領域Ａ上のＺｎＯ透明電極層２９、Ｐ型化合物半導体層２７、及び活性層２５が除去される。前記ツェナーダイオード領域Ａ上のＺｎＯ透明電極層２９、Ｐ型化合物半導体層２７、及び活性層２５は、発光ダイオード領域Ｂ上のＺｎＯ透明電極層２９、Ｐ型化合物半導体層２７、及び活性層２５の一部を除去する間、一緒に除去されてもよい。
次いで、前記ＺｎＯ透明電極層２９は、その断面が要求される形状を有するようにさらにパターニングされてもよい。すなわち、図示のように、その側面が傾斜して形成されてもよい。これとは異なり、前記ＺｎＯ透明電極層２９は、前記第２のＮ型化合物半導体層２３を露出させるために、ＺｎＯ透明電極層２９、Ｐ型化合物半導体層２７、及び活性層
の一部を除去する間、一緒に所定の形状を有するようにパターニングされてもよい。
の一部を除去する間、一緒に所定の形状を有するようにパターニングされてもよい。
その後、露出した第１及び第２のＮ型化合物半導体層２３ａ、２３ｂ上に、Ｎ型電極パッド（図４の３１ａ、３１ｂ）が形成され、前記ＺｎＯ透明電極層２９上にＰ型電極パッド３３が形成される。また、Ｐ型シリコン基板２１の下部面に電極パッド３５が形成されてもよい。これにより、図４の発光素子２０が完成される。
本実施例において、第１及び第２のＮ型化合物半導体層２３ａ、２３ｂを分離した後、発光ダイオード領域Ｂ上のＺｎＯ透明電極層２９、Ｐ型化合物半導体層２７、及び活性層の一部、及びツェナーダイオード領域Ａ上のＺｎＯ透明電極層２９、Ｐ型化合物半導体層２７、及び活性層を除去するものと説明しているが、ＺｎＯ透明電極層２９、Ｐ型化合物半導体層２７、及び活性層２５を先ずパターニングした後、第１及び第２のＮ型化合物半導体層２３ａ、２３ｂを分離してもよい。
本実施例によると、ＺｎＯ透明電極層２９を採用することにより、光放出面の形状を容易に制御することができる。
Claims (6)
- ツェナーダイオード領域及び発光ダイオード領域を有するＰ型シリコン基板上に、Ｎ型化合物半導体層、活性層、及びＰ型化合物半導体層を成長させる工程と、
前記Ｐ型化合物半導体層、活性層、及びＮ型化合物半導体層を、フォトリソグラフィー及びエッチング工程を用いてパターニングし、前記ツェナーダイオード領域上に、上部面が露出した第１のＮ型化合物半導体層を形成すると共に、前記発光ダイオード領域上に発光ダイオードを形成する工程とを備え、
前記Ｐ型シリコン基板と前記第１のＮ型化合物半導体層は、ツェナーダイオードの特性を有し、
前記発光ダイオードは、前記第１のＮ型化合物半導体層から離隔した第２のＮ型化合物半導体層、前記第２のＮ型化合物半導体層の上部に位置するＰ型化合物半導体層、及び前記Ｐ型化合物半導体層と前記第２のＮ型化合物半導体層との間に介在された活性層を有することを特徴とする発光素子の製造方法。 - 前記シリコン基板は、多孔性シリコン基板であることを特徴とする請求項１に記載の発光素子の製造方法。
- 前記発光ダイオード上に限定された透明電極層を形成することをさらに含むことを特徴とする請求項１又は２に記載の発光素子の製造方法。
- 前記発光ダイオード上に限定された透明電極層を形成する工程は、
前記Ｐ型化合物半導体層、活性層、及びＮ型化合物半導体層をパターニングする前に、前記Ｐ型化合物半導体層上に透明電極層を形成する工程と、
前記発光ダイオード領域内に限定されるように、前記Ｐ型化合物半導体層上に形成された透明電極層をパターニングする工程とからなることを特徴とする請求項３に記載の発光素子の製造方法。 - 前記透明電極層は、ＺｎＯで形成されたことを特徴とする請求項４に記載の発光素子の製造方法。
- 前記ＺｎＯ透明電極層は、前記発光ダイオードのＰ型化合物半導体層に垂直な面に対して所定の角度で傾斜した側面を有するようにパターニングされることを特徴とする請求項５に記載の発光素子の製造方法。
Applications Claiming Priority (7)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020060027726A KR101138947B1 (ko) | 2006-03-28 | 2006-03-28 | 제너 다이오드를 구비하는 발광소자 및 그것을 제조하는방법 |
| KR10-2006-0027726 | 2006-03-28 | ||
| KR10-2006-0027725 | 2006-03-28 | ||
| KR1020060027725A KR100730754B1 (ko) | 2006-03-28 | 2006-03-28 | 제너 다이오드를 구비하는 발광소자 및 그것을 제조하는방법 |
| KR10-2006-0028771 | 2006-03-30 | ||
| KR1020060028771A KR100730756B1 (ko) | 2006-03-30 | 2006-03-30 | 제너 다이오드를 구비하는 발광소자 및 그것을 제조하는방법 |
| PCT/KR2007/001348 WO2007111432A1 (en) | 2006-03-28 | 2007-03-20 | Light emitting device having zener diode therein and method of fabricating the same |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2013127049A Division JP2013201455A (ja) | 2006-03-28 | 2013-06-17 | 発光素子 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2009531851A JP2009531851A (ja) | 2009-09-03 |
| JP5363973B2 true JP5363973B2 (ja) | 2013-12-11 |
Family
ID=38541330
Family Applications (2)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2009502658A Expired - Fee Related JP5363973B2 (ja) | 2006-03-28 | 2007-03-20 | ツェナーダイオードを備える発光素子及びその製造方法 |
| JP2013127049A Pending JP2013201455A (ja) | 2006-03-28 | 2013-06-17 | 発光素子 |
Family Applications After (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2013127049A Pending JP2013201455A (ja) | 2006-03-28 | 2013-06-17 | 発光素子 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US7772600B2 (ja) |
| JP (2) | JP5363973B2 (ja) |
| WO (1) | WO2007111432A1 (ja) |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8067777B2 (en) * | 2008-05-12 | 2011-11-29 | Occam Portfolio Llc | Light emitting diode package assembly |
| JP5206259B2 (ja) * | 2008-09-10 | 2013-06-12 | 富士電機株式会社 | 半導体装置 |
| JP5497409B2 (ja) * | 2009-11-09 | 2014-05-21 | 株式会社デンソー | 半導体装置の製造方法 |
| KR100999692B1 (ko) * | 2010-02-18 | 2010-12-08 | 엘지이노텍 주식회사 | 발광 소자, 발광 소자 제조방법 및 발광 소자 패키지 |
| JP2012204397A (ja) * | 2011-03-23 | 2012-10-22 | Toshiba Corp | 半導体発光装置およびその製造方法 |
| FR2974447A1 (fr) * | 2011-04-22 | 2012-10-26 | St Microelectronics Tours Sas | Structure d'amorcage et composant de protection comprenant une telle structure d'amorcage |
| US20130001596A1 (en) * | 2011-06-28 | 2013-01-03 | Osram Sylvania Inc. | Deposition of esd protection on printed circuit boards |
| US9000453B2 (en) * | 2011-06-28 | 2015-04-07 | Osram Sylvania Inc. | Electrostatic discharge protection for electrical components, devices including such protection and methods for making the same |
| KR101916273B1 (ko) * | 2012-05-30 | 2018-11-07 | 삼성전자주식회사 | 반도체 발광소자 및 그 제조방법 |
Family Cites Families (23)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04258181A (ja) * | 1991-02-13 | 1992-09-14 | Sumitomo Electric Ind Ltd | 光素子の製造方法 |
| JPH05129654A (ja) * | 1991-09-30 | 1993-05-25 | Res Dev Corp Of Japan | 半導体発光素子 |
| JP3787202B2 (ja) * | 1997-01-10 | 2006-06-21 | ローム株式会社 | 半導体発光素子 |
| JP3559435B2 (ja) | 1997-01-10 | 2004-09-02 | ローム株式会社 | 半導体発光素子 |
| JP2001015815A (ja) | 1999-04-28 | 2001-01-19 | Sanken Electric Co Ltd | 半導体発光装置 |
| JP3780832B2 (ja) * | 2000-08-03 | 2006-05-31 | 日立電線株式会社 | 半導体結晶の製造方法 |
| TW492202B (en) | 2001-06-05 | 2002-06-21 | South Epitaxy Corp | Structure of III-V light emitting diode (LED) arranged in flip chip configuration having structure for preventing electrostatic discharge |
| JP2003023178A (ja) * | 2001-07-06 | 2003-01-24 | Shiro Sakai | 窒化ガリウム系発光素子 |
| JP4055503B2 (ja) * | 2001-07-24 | 2008-03-05 | 日亜化学工業株式会社 | 半導体発光素子 |
| JP4058592B2 (ja) * | 2001-08-20 | 2008-03-12 | サンケン電気株式会社 | 半導体発光素子及びその製造方法 |
| JP4366522B2 (ja) * | 2002-11-29 | 2009-11-18 | 信越半導体株式会社 | 発光素子 |
| JP4034208B2 (ja) * | 2003-02-25 | 2008-01-16 | ローム株式会社 | 透明電極 |
| KR20050045318A (ko) * | 2003-11-11 | 2005-05-17 | 서울반도체 주식회사 | 반도체 발광 장치 및 제너 다이오드를 장착하는 방법 |
| JP4577497B2 (ja) * | 2004-02-02 | 2010-11-10 | サンケン電気株式会社 | 半導体発光素子と保護素子との複合半導体装置 |
| KR100448350B1 (ko) * | 2004-03-13 | 2004-09-14 | 에피밸리 주식회사 | Ⅲ-질화물계 발광 다이오드 및 그 제조 방법 |
| CN100524855C (zh) * | 2004-03-31 | 2009-08-05 | 日亚化学工业株式会社 | 氮化物半导体发光元件 |
| JP4747516B2 (ja) * | 2004-06-08 | 2011-08-17 | 富士ゼロックス株式会社 | 垂直共振器型面発光半導体レーザ装置 |
| JP2006220636A (ja) * | 2004-07-27 | 2006-08-24 | Matsushita Electric Works Ltd | 音波センサ |
| JP2006066846A (ja) * | 2004-07-29 | 2006-03-09 | Seiko Epson Corp | 面発光型装置及びその製造方法 |
| KR100631898B1 (ko) * | 2005-01-19 | 2006-10-11 | 삼성전기주식회사 | Ｅｓｄ보호 능력을 갖는 질화갈륨계 발광 소자 및 그 제조방법 |
| JP4697397B2 (ja) * | 2005-02-16 | 2011-06-08 | サンケン電気株式会社 | 複合半導体装置 |
| JP2007042682A (ja) * | 2005-07-29 | 2007-02-15 | Sanken Electric Co Ltd | 半導体発光素子と保護素子との複合半導体装置及びその製造方法 |
| JP2007165626A (ja) * | 2005-12-14 | 2007-06-28 | Toyoda Gosei Co Ltd | 発光素子及びその製造方法 |
-
2007
- 2007-03-20 WO PCT/KR2007/001348 patent/WO2007111432A1/en active Application Filing
- 2007-03-20 US US12/090,053 patent/US7772600B2/en active Active
- 2007-03-20 JP JP2009502658A patent/JP5363973B2/ja not_active Expired - Fee Related
-
2013
- 2013-06-17 JP JP2013127049A patent/JP2013201455A/ja active Pending
Also Published As
| Publication number | Publication date |
|---|---|
| US7772600B2 (en) | 2010-08-10 |
| US20080265272A1 (en) | 2008-10-30 |
| JP2009531851A (ja) | 2009-09-03 |
| JP2013201455A (ja) | 2013-10-03 |
| WO2007111432A1 (en) | 2007-10-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5363973B2 (ja) | ツェナーダイオードを備える発光素子及びその製造方法 | |
| KR101978968B1 (ko) | 반도체 발광소자 및 발광장치 | |
| US8470621B2 (en) | Method for fabricating a flip-chip semiconductor optoelectronic device | |
| TWI390773B (zh) | 光電元件之製法及光電元件 | |
| JP6934812B2 (ja) | 発光素子及びそれを含む発光素子アレイ | |
| CN102341887B (zh) | 包含硼的iii族氮化物发光器件 | |
| KR101457209B1 (ko) | 발광 소자 및 그 제조방법 | |
| US20100117109A1 (en) | Light emitting element | |
| US20130015465A1 (en) | Nitride semiconductor light-emitting device | |
| JP2010219310A (ja) | 光デバイスおよび光デバイス構造 | |
| KR20110126793A (ko) | 발광 소자, 발광 소자의 제조방법 및 발광 소자 패키지 | |
| KR100969127B1 (ko) | 발광 소자, 발광 소자 제조방법 및 발광 소자 패키지 | |
| JP5075786B2 (ja) | 発光装置及びその製造方法 | |
| US9048343B2 (en) | Semiconductor light emitting device and method of manufacturing the same | |
| JP2012129281A (ja) | 発光素子 | |
| KR101138947B1 (ko) | 제너 다이오드를 구비하는 발광소자 및 그것을 제조하는방법 | |
| KR101008268B1 (ko) | 외부양자효율 개선을 위한 수직구조 발광다이오드 및 그 제조방법 | |
| KR20090076163A (ko) | 질화물 반도체 발광소자 제조방법 및 이에 의해 제조된질화물 반도체 발광소자 | |
| JP2010165983A (ja) | 発光チップ集積デバイスおよびその製造方法 | |
| KR20110132160A (ko) | 반도체 발광 소자 및 그 제조방법 | |
| KR101018280B1 (ko) | 수직구조 발광다이오드 및 그 제조방법 | |
| US20100224900A1 (en) | Semiconductor optoelectronic device and method for making the same | |
| KR100730754B1 (ko) | 제너 다이오드를 구비하는 발광소자 및 그것을 제조하는방법 | |
| KR20120039811A (ko) | 고효율 발광 다이오드 및 그것을 제조하는 방법 | |
| KR20080000784A (ko) | 제너 다이오드를 구비하는 발광소자 및 그 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20091020 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20091021 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100215 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120221 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120222 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120518 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120828 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20121128 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20130219 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130617 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20130731 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130827 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130906 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5363973 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |