KR100448350B1 - Ⅲ-질화물계 발광 다이오드 및 그 제조 방법 - Google Patents

Ⅲ-질화물계 발광 다이오드 및 그 제조 방법 Download PDF

Info

Publication number
KR100448350B1
KR100448350B1 KR1020040017188A KR20040017188A KR100448350B1 KR 100448350 B1 KR100448350 B1 KR 100448350B1 KR 1020040017188 A KR1020040017188 A KR 1020040017188A KR 20040017188 A KR20040017188 A KR 20040017188A KR 100448350 B1 KR100448350 B1 KR 100448350B1
Authority
KR
South Korea
Prior art keywords
type
layer
overlying
electrode
algainn
Prior art date
Application number
KR1020040017188A
Other languages
English (en)
Inventor
김극
김창태
유태경
Original Assignee
에피밸리 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에피밸리 주식회사 filed Critical 에피밸리 주식회사
Priority to KR1020040017188A priority Critical patent/KR100448350B1/ko
Application granted granted Critical
Publication of KR100448350B1 publication Critical patent/KR100448350B1/ko
Priority to PCT/KR2005/000715 priority patent/WO2005124880A1/en

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01077—Iridium [Ir]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H01L2924/12032—Schottky diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Led Devices (AREA)

Abstract

본 발명은 발광 다이오드의 양불(良不)의 판정이 가능하면서도 순간적으로 발생하는 역방향의 전기적 충격으로부터 AlGaInN계 발광 다이오드를 보호할 수 있는 신규의 발광 다이오드 및 그 제조 방법에 관한 것으로, 제1 n형 AlGaInN 층, 제1 n형 AlGaInN 층 위에 놓이는 제1 활성층, 제1 활성층 위에 놓이는 제1 p형 AlGaInN 층, 제1 p형 AlGaInN 층과 전기적으로 연결되는 제1 p형 전극, 그리고 제1 n형 AlGaInN 층과 전기적으로 연결되는 제1 n형 전극을 포함하는 제1 영역; 상기 제1 영역과 전기적으로 절연되어 있으며, 제2 n형 AlGaInN 층, 제2 n형 AlGaInN 층 위에 놓이는 제2 활성층, 제2 활성층 위에 놓이는 제2 p형 AlGaInN 층, 제2 p형 AlGaInN 층 위에 놓이며 제2 p형 AlGaInN 층과 쇼트키 다이오드를 형성하는 p형 금속전극, p형 금속전극 위에 놓이는 제2 p형 전극, 그리고 제2 n형 AlGaInN 층과 전기적으로 연결되는 제2 n형 전극을 포함하는 제2 영역; 제1 p형 전극을 제2 n형 전극에 연결하는 제1 연결부 그리고, 제1 n형 전극을 제2 p형 전극에 연결하는 제2 연결부를 포함하는 Ⅲ-질화물계 발광 다이오드 및 그 제조 방법을 제공한다.

Description

Ⅲ-질화물계 발광 다이오드 및 그 제조 방법{Ⅲ-NITRIDE LIGHT EMITTING DIODE AND METHOD OF MANUFACTURING IT}
본 발명은 AlGaInN계 발광다이오드 소자 및 그 제조방법에 관한 것으로서, 종래의 1개의 p-n 접합을 갖는 AlGaInN계 발광다이오드 소자(도 3)의 단점인 역방향 전압인가 특성을 근원적으로 해결하는 것에 관한 것이다. 종래의 발광 다이오드는 역방향 전압에 대한 항복전압(Vr; breakdown voltage)이 수십 볼트로 낮아 외부의 순간적인 역방향 전압이나, 정전기 등에 의해 소자가 파괴되거나, 혹은 알지 못하는 정전기 등으로 인하여, 잠재적인 결함이 발생하게 되어 소자의 신뢰성이 취약하게 된다.
일반적으로 종래의 AlGaInN계 발광 다이오드는, 도 3에 도시된 바와 같이, 절연성 기판인 사파이어 기판(100) 상에 buffer층(200), n형 AlGaInN층(210), AlGaInN 활성층(220), p형 AlGaInN층(230), 투명전극(240), 보호막(260), n형 금속전극(251) 및 p형 금속전극(250)으로 구성된다.
이 구조에서 보듯이 일반적인 화합물 반도체 광소자의 원리는 p형 전극을 통해 들어오는 정공과 n형 전극을 통해 들어오는 전자가 활성층에서 결합하여 활성층 물질 조성의 에너지 갭에 해당하는 빛을 방출하는 p-n 접합 다이오드 구조이다. 통상 발광다이오드의 전기적인 특성은 순방향 전압에서 문턱 전압 (Vth)에서 통전이 되며, 역방향 전압에서는 항복전압(-Vr)까지는 전류가 거의 흐르지 않다가, 항복 전압을 넘으면 전류가 급격하게 흐르게 된다. 도 4a에 나타난 이런 항복 전압(-Vr)은 p-n 접합의 도핑 농도 및 발광다이오드 구조를 구성하는 물질의 결정 품질에 의하여 변하게 된다. 보통 AlGaInN계 발광다이오드의 경우 항복 전압은 수십 (10~60V) 볼트 정도이다. 발광다이오드의 동작 전압을 낮게 유지하기 위하여 p-n 접합에 도핑 농도를 증가 시키면 항복 전압은 낮아져서 10~30 V 로 저하될 수 있다. 이런 경우 외부의 정전기 등에 취약하여 발광다이오드가 파괴되거나, p-n 접합에 전기적 충격이 가해져서 서서히 혹은 급격히 소자의 신뢰성이 악화되는 현상이 발생한다. 특히 소자를 조립하는 경우에 이러한 정전기 현상이 많이 발생하기 때문에 이러한 역방향 전압 인가는 매우 심각히 소자의 신뢰성 및 조립수율의 저하를 초래한다.
상기한 문제점을 해결하기 위해 제안된 기술 중 가장 보편화 된 기술은 도 1에 도시된 것과 같이 발광다이오드 조립시에 제너다이오드(120)를 역방향으로 병렬 연결하여, 발광다이오드에 역방향 전기적 충격이 인가되었을 경우 제너다이오드(120)가 순방향이 되어 충격을 흡수하게 하는 것이다(미국특허 US5,914,501호, 발명의 명칭 : "Light Emitting Diode Assembly Having Integrated Electrostatic Discharge Protection"). 이 기술은 비교적 간단하고 구현이 용이하지만 제너 다이오드라는 새로운 소자가 추가되어 비용 증가 및 전체 소자의 크기가 커지고 조립공정의 복잡도 또한 증가하는 단점을 가지게 된다.
이러한 단점을 극복하기 위한 기술이 발광 다이오드의 단일층 위에 또 다른 다이오드를 형성하여 반도체 금속 공정을 이용하여 발광 다이오드와는 역방향으로 연결하는 것이다(미국특허 6,547,249B2호, 발명의 명칭 : "Monolithic Series / Parallel LED Arrays Formed On Highly Resistive Substrates"). 도 12a에 도시된바와 같이 미국특허 6,547,249B2는 절연기판(320) 상의 좌우에 두개의 n형 레이어(22,22), 활성층(23,23), p형 레이어(24,24)를 형성한 후, 이 두개의 영역(다이오드)을 이온 주입 영역(301; ion implantated region)에 의해 전기적으로 절연시킨 다음, 유전체(30) 위에 금속배선(34)을 이용해 이 두개의 영역(다이오드)을 도 12b에서와 같이 극성이 반대가 되게 병렬로 연결하여 ESD(electrostatic discharge)로부터 발광 다이오드를 보호하는 구조를 개시하고 있다.
상기 구조는 동일한 다이오드를 극성을 반대로 하여 병렬 연결한 것이므로, 도 4b에 도시된 바와 같이 다이오드의 역방향 전류전압 특성이 순방향 전류전압 특성과 거의 동일하게 된다. 현재 절연성 기판위에 결정성장한 질화갈륨계 반도체의 경우, 절연성 기판으로 사용되는 사파이어 기판과 질화갈륨계 반도체 사이의 결정 격자의 큰 부정합으로 인해 발생하는 결정의 결함(etch pit, threading dislocation, stacking fault 등)을 완전히 제거할 수 없다. 이러한 결함은 통상적으로 106~108[개/cm2]로 알려져 있고, 이 결함으로 인해 발광다이오드는 전수 검사를 통해 역방향의 전기적 특성(항복전압 혹은 역방향 누설전류)으로 발광 다이오드부 내의 결함 존재 유무를 판단하게 된다. 따라서 상기구조에서는 순방향과 동일한 역방향 전류 전압특성을 가지므로 역방향의 전기적 특성으로 발광 다이오드부 내에서 존재하는 결함의 유무 여부를 판단할 수 없는 심각한 문제점이 있다.
이 외에도 미국특허 6593567B2호와 6642550B1호에는 발광다이오드 조립공정중 하나인 플립칩 기술을 사용할 때 플립칩 서브마운트에 역방향 제너 다이오드를구현하는 방법도 있다.
본 발명은 상기한 문제점을 해결하기 위한 것으로, ESD와 같은 역방향의 전기적 충격에 견딜 수 있는 보호 소자부를 구비한 발광 다이오드 및 그 제조 방법을 제공하는 것을 목적으로 한다.
또한 본 발명은 기판 위에 놓이는 절연층을 도입하여, 보호 소자부와 발광 다이오드부를 전기적으로 절연하는 새로운 구조의 발광 다이오드 및 그 제조 방법을 제공하는 것을 목적으로 한다.
또한 본 발명은 쇼트키 다이오드를 포함하는 보호 소자부를 구비하여, 역방향의 전기적 충격에 견딜 수 있을 뿐만아니라 역방향 누설전류의 측정을 통해 소자의 양불(良不)의 판별이 가능한 발광 다이오드 및 그 제조 방법을 제공하는 것을 목적으로 한다.
도 1은 종래기술 미국특허 제5,914,501호를 설명하는 도면,
도 2는 종래기술 미국특허 제5,914,501호를 설명하는 다른 도면,
도 3은 종래의 발광 다이오드 구조를 설명하는 도면,
도 4a-4b는 발광 다이오드의 전류-전압 특성을 나타내는 도면,
도 5는 본 발명에 따른 Ⅲ-질화물계 발광 다이오드의 단면구조를 설명하는 도면,
도 6은 본 발명에 따른 Ⅲ-질화물계 발광 다이오드의 평면도,
도 7은 본 발명에 따른 Ⅲ-질화물계 발광 다이오드의 다른 실시예의 평면도,
도 8은 도 7의 회로도,
도 9는 도 6의 회로도,
도 10은 본 발명에 따른 Ⅲ-질화물계 발광 다이오드의 다른 예의 단면구조를 설명하는 도면,
도 11은 본 발명에 따른 Ⅲ-질화물계 발광 다이오드의 또 다른 예의 단면구조를 설명하는 도면.
이를 위해, 본 발명은 제1 n형 AlGaInN 층, 제1 n형 AlGaInN 층 위에 놓이는 제1 활성층, 제1 활성층 위에 놓이는 제1 p형 AlGaInN 층, 제1 p형 AlGaInN 층과 전기적으로 연결되는 제1 p형 전극, 그리고 제1 n형 AlGaInN 층과 전기적으로 연결되는 제1 n형 전극을 포함하는 제1 영역, 상기 제1 영역과 전기적으로 절연되어 있으며, 제2 n형 AlGaInN 층, 제2 n형 AlGaInN 층 위에 놓이는 제2 활성층, 제2 활성층 위에 놓이는 제2 p형 AlGaInN 층, 제2 p형 AlGaInN 층 위에 놓이며 제2 p형 AlGaInN 층과 쇼트키 다이오드를 형성하는 p형 금속전극, p형 금속전극 위에 놓이는 제2 p형 전극, 그리고 제2 n형 AlGaInN 층과 전기적으로 연결되는 제2 n형 전극;을 포함하는 제2 영역, 제1 p형 전극을 제2 n형 전극에 연결하는 제1 연결부, 그리고, 제1 n형 전극을 제2 p형 전극에 연결하는 제2 연결부를 포함하는 Ⅲ-질화물계 발광 다이오드를 제공한다. 여기서, AlGaInN 층은 Al(x)Ga(y)In(z)N에서 x+y+z의 합이 1을 만족하는 조성을 의미하며, 예를 들어 GaN가 이에 해당한다.
또한, 본 발명은 p형 AlGaInN 층, 활성층, 그리고 n형 AlGaInN 층을 포함하는 Ⅲ-질화물계 발광 다이오드의 제조 방법에 있어서, p형 AlGaInN 층, 활성층, 그리고 n형 AlGaInN 층을 식각하여 n형 AlGaInN 층, 활성층, 그리고 p형 AlGaInN 층을 제1 영역 및 제2 영역으로 분리하는 제1 단계, 제2 영역의 p형 AlGaInN 층 위에 상기 제2 영역의 p형 AlGaInN 층과 쇼트키 배리어를 형성하는 금속전극을 접합시키는 제2 단계, 제1 영역과 제2 영역을 전기적으로 절연시키는 제3 단계, 제2 영역의 p형 AlGaInN 층, 활성층, n형 AlGaInN 층, 그리고 상기 금속전극이 형성하는 2개의 다이오드와 제1 영역의 p형 AlGaInN 층, 활성층, 그리고 n형 AlGaInN 층이 형성하는 1개의 다이오드가 극성(p-n)이 반대가 되도록 병렬연결시키는 제4 단계를 포함하는 Ⅲ-질화물계 발광 다이오드의 제조 방법을 제공한다.
이하, 도면을 참고로 본 발명을 보다 상세히 설명한다.
도 5는 본 발명에 따른 Ⅲ-질화물계 발광 다이오드의 단면구조를 설명하는 도면으로서(도 6의 A라인, A'라인 기준), 기판(1), 기판(1) 위에 놓이는 버퍼층(2), 버퍼층(2) 위에 놓이는 절연층(3), 절연층(3) 위에 놓이는 n형 AlGaInN 층(4a,4b), n형 AlGaInN 층(4a,4b) 위에 놓이는 활성층(5a,5b), 활성층(5a,5b) 위에 놓이는 p형 AlGaInN 층(6a,6b), p형 AlGaInN 층(6a) 위에 놓이는 투명전극(7), 투명전극(7) 위에 놓이는 p형 전극(8a), n형 AlGaInN 층(4a) 위에 놓이는 n형 전극(9a), p형 AlGaInN 층(6b) 위에 놓이며 p형 AlGaInN 층(6b)과 쇼트키 다이오드를 형성하는 p형 금속전극(10), p형 금속전극(10) 위에 놓이는 p형 전극(8b), n형 AlGaInN 층(4b) 위에 놓이는 n형 전극(9b), n형 전극(9a)과 n형 전극(9b) 사이를 포함하는 발광 다이오드의 상면을 전기적으로 절연시키는 보호막(11), p형 전극(8a)과 n형 전극(9b)을 연결하는 금속배선(12) 그리고, n형 전극(9a)와 p형 전극(8b)를 연결하는 금속배선(13)을 포함하는 Ⅲ-질화물계 발광 다이오드가 도시되어 있다.
이하, n-AlGaInN 층(4a), 활성층(5a), p-AlGaInN 층(6a)을 포함하는 부분을 발광 다이오드부, n-AlGaInN 층(4b), 활성층(5b), p-AlGaInN 층(6b)을 포함하는 부분을 보호 소자부(protecting element)라 한다. 발광 다이오드부는 전류가 공급되면 n-AlGaInN 층(4a)으로부터의 전자와 p-AlGaInN 층(6a)으로부터의 정공이 활성층(5a)에서 재결합하여 빛을 발생시키는 역할을 하며, 보호 소자부는 본 발명의 Ⅲ-질화물계 발광 다이오드에 역방향 고전압이 인가될 때 발광 다이오드부가 이의 영향으로 인해 파괴되는 것을 방지하는 역할을 한다.
바람직하게는 절연성 기판(1) 위에 적절한 버퍼층(2)을 성장시키고, 소자간의 전기적 절연을 위한 도핑을 하지 않은 u-GaN 층(3-1), p-GaN 층(3-2), 도핑을 하지 않은 u-GaN 층(3-3)을 순차로 성장시켜 절연층(3)을 형성한다. 그 후 n-AlGaInN 층(4a,4b)을 성장시킨 후 Al(x)Ga(y)In(z)N/ Al(x1)Ga(y1)In(z1)N의 다층활성층(5a,5b)을 성장시키고, 그 위에 p-AlGaInN 층(6a,6b)을 성장시킨다. 여기서 활성층의 조성은 x+y+z=1, x1+y1+z1=1 을 만족시킨다.
성장의 과장에서 n-AlGaInN 층(4a)과 n-AlGaInN 층(4b), 활성층(5a)과 활성층(5b), p-AlGaInN 층(6a)과 p-AlGaInN 층(6b)은 연결된 하나의 층으로 성장되지만, 결정성장후 발광 다이오드부와 보호 소자부를 전기적으로 절연시키기 위하여, 절연층(3)위 까지 사진공정 및 식각공정을 이용하여 발광 다이오드부와 보호 소자부 사이의 p-AlGaInN 층, 다층 활성층, n-AlGaInN 층을 제거한다. 이렇게 발광 다이오드부와 보호 소자부가 전기적으로 분리된 후 발광 다이오드부의 n형 전극(9a), 보호 소자부의 n형 전극(9b) 형성을 위하여 한번 더 사진 및 식각 공정을 이용하여 p-AlGaInN 층과 다층 활성층 전부와 n-AlGaInN 층의 상층부 일부분까지 부분적으로 식각하여 n-AlGaInN 층(4a,4b)이 부분적으로 드러나도록 한다. 이후 p-AlGaInN 층(6a) 위에는 적절한 p형 투명전극(7)을 형성하고, 식각에 의해 부분적으로 드러난 n-AlGaInN층(4a) 표면에는 n형 본딩용 패드금속을 겸한 금속전극(9a)을 형성한다. 보호 소자부는 p형 쇼트키 금속전극(10), 본딩용 금속 패드(8b) 및 n형 금속전극(9b)을 형성한다.
이렇게 되면, 절연성 기판(1) 위에 발광 다이오드부와 동일한 구성을 갖는 p-n 접합 다이오드에 직렬 연결된 쇼트키 접합 다이오드 보호 소자부가 전기적으로 절연되어 인접하여 형성된다. 이후 발광 다이오드부의 p형 전극(8a)을 보호 소자부의 n형 전극(9b)에, 발광 다이오드부의 n형 전극(9a)을 보호 소자부의 p형 전극(8b)에 금속 배선(12,13)으로 연결하면 발광 다이오드부와 보호소자부의 극성이 서로 엇갈려 연결된 회로 구성이 된다(도 9참조).
이하, 본 발명에 따른 보호 소자부의 원리에 대해 설명한다.
보호소자부는 n-AlGaInN 층(4b), 활성층(5b), p-AlGaInN 층(6b), 그리고 p형 AlGaInN 층(6b)과의 사이에서 쇼트키 배리어(schottky barrier)를 형성하는 p형 금속전극(10)이 적층된 구조를 포함하며, n-AlGaInN 층(4b), 활성층(5b), p-AlGaInN 층(6b) 사이에서 1개 p-n 접합 다이오드를 형성하고, p형 AlGaInN 층(6b)과 p형 금속전극(10) 사이에서 반도체와 금속의 접촉에서 발생하는 쇼트키 배리어를 이용하여 p-n 접합 다이오드와 유사한 특성을 지니는 또 하나의 다이오드 즉, 쇼트키 다이오드를 형성한다.
이렇게 형성된 보호 소자부는 단일 다이오드가 아닌 p-n 접합 다이오드에 직렬로 연결된 쇼트키 접합 다이오드로 해석이 가능하다. 따라서 단일 p-n 접합 다이오드를 발광다이오드에 병렬로 역방향 연결한 것 보다 역방향 동작전압(-Vth)이 크게 된다. 따라서, 본 발명에 따른 보호 소자부는 2개의 p-n 접합 다이오드가 직렬로 연결된 구조로 볼 수 있으며, 이러한 구조를 가짐으로써 발광 다이오드의 역방향 누설전류의 측정이 용이하게 된다.
도 6은 본 발명에 따른 Ⅲ-질화물계 발광 다이오드의 평면도로서, 발광 다이오드부(20)의 p형 전극(8a)이 보호 소자부(30)의 n형 전극(9b)에 금속배선(12)을 통해 연결되어 있으며, 발광 다이오드부(20)의 n형 전극(9a)이 보호 소자부(30)의 p형 전극(8b)에 금속배선(13)를 통해 연결되어 있다.
도 7은 본 발명에 따른 Ⅲ-질화물계 발광 다이오드의 다른 실시예의 평면도로서, 발광 다이오드부(20)에 병렬로 연결된 2개의 보호 소자부(30,40)가 도시되어 있다.
보호 소자부(30)와 보호 소자부(40)는 보호 소자부(30)의 n형 전극(9b)이 보호 소자부(40)의 p형 전극(8c)과 금속배선(14)를 통해 직렬로 연결되어 있으며, 보호 소자부(30,40)와 발광 다이오드부(20)는 보호 소자부(30)의 p형 전극(8b)과 발광 다이오드부(20)의 n형 전극(9a)이 금속배선(13)을 통해 연결되고, 보호 소자부(40)의 n형 전극(9c)과 발광 다이오드부(20)의 p형 전극(8a)이 금속배선(12)을 통해 연결되어, 극성이 엇갈린 상태로 병렬로 연결되어 있다.
도 8은 도 7의 회로도로서, 발광 다이오드부(20)와 보호 소자부(30,40)는 병렬로 연결되어 있으며, 보호 소자부(30)와 보호 소자부(40)는 직렬로 연결되어 있음을 알 수 있다.
도 8에서 보호 소자부(30)와 보호 소자부(40) 사이의 점선은 본 발명이 2개 이상의 보호 소자부를 포함할 수 있음을 나타낸다. 다만, 보호 소자부 수가 너무 많아지면 발광 다이오드 상면의 발광면적이 감소되는 단점이 있다.
도 9는 도 6의 회로도로서, 발광 다이오드부(20)를 기준으로 순방향 전압이 인가되면, 발광 다이오드부(20)는 정상 동작을 하게 되는데, 이 때 보호 소자부(30)는 역방향 조건이 되기 때문에 소자가 동작하지 않는 상태가 된다. 이 경우, 보호 소자부(30)의 역방향 항복 전압(Vr(보호소자부))은 발광 다이오드부(20)의 순방향 문턱전압(Vth(발광다이오드))보다 충분히 커야 한다. 또한, 보호 소자부(30)의 역방향의 누설전류가 최소가 되어야 한다. 이 경우 정상적인 순방향 전압에서 마치 보호 소자부(30)가 없는 것처럼 발광 다이오드부(20)가 동작이 된다. 발광 다이오드부(20)에 역방향 전압이 인가되면 발광 다이오드부(20)는 역방향의 항복전압(Vr)까지 견디게 되는데, 역방향의 항복전압까지 도달하기 전의 전압에서 보호 소자부(30)가 순방향 동작전압에 도달되어 마치 순방향의 발광 다이오드처럼 동작하게 된다. 보호 소자부(30)의 순방향 동작전압은 즉, 발광 다이오드부(20)에 역방향의 전압이 인가될 때, p-n 접합 다이오드의 동작전압, 쇼트키 다이오드의 동작전압의 합으로 이루어지게 된다.
이러한 보호 소자부(30)의 면적이 충분히 크거나, 2개 이상이 서로 직렬로 연결이 되면 동작전압은 일반적인 소자에서의 역방향의 누설전류를 계측하는 영역이상으로 높일 수가 있다. 또한, 소자의 크기 및 연결된 소자의 수에 따라 적당한 영역의 동작 전압을 가지게 하는 것이 가능하다. 이렇게 발광 다이오드부(20)에 역방향으로 연결된 보호 소자부는 발광다이오드의 역방향의 누설 전류 측정이 가능하게 한다. 따라서 일반적인 발광 다이오드와 같이 역방향의 누설전류를 계측하여 양불(良不)의 판단 기준이 될 수 있다.
도 10은 본 발명에 따른 Ⅲ-질화물계 발광 다이오드의 다른 예의 단면구조를 설명하는 도면으로서, 도 5와 달리 사진 및 식각 공정에서 절연층(3a-1,3a-2,3a-3,3b-1,3b-2,3b-3)위 까지가 아니라 절연성 기판(1)위 까지 식각되어 있다. 이렇게 절연성 기판(1)위 까지 식각하게 되며 절연층(3-1,3-2,3-3)을 삽입한 것(도 7)보다 절연특성은 우수해진다. 다만, 높은 단차로 인해 도 7의 구조보다는 금속배선(12,13)의 연결이 용이하지 않을 수 있으므로, 이 경우 식각된 부분을 절연체(14)로 매립하는 것이 바람직하다.
도 11은 본 발명에 따른 Ⅲ-질화물계 발광 다이오드의 또 다른 예의 단면구조를 설명하는 도면으로서, 도 10과 달리 절연층(3a-1,3a-2,3a-3,3b-1,3b-2,3b-3)이 구비되어 있지 않으며, 도 10과 마찬가지로 금속배선(12,13)의 확실한 연결을 위해 절연체(15)로 식각된 부분을 매립하는 것이 바람직하다. 따라서, 도 7에서와 같이 버퍼층(2) 위에 절연층(3)을 구비하고 버퍼층(2)위 까지 식각함으로써, 절연체(15)로 매립하는 추가의 공정의 피할 수 있는 이점을 가질 수 있다.
한편, 본 발명은 반도체와 금속 접합에 있어 쇼트키 배리어를 이용하여 추가의 p-n 접합 다이오드를 형성하는 것을 기술사상으로 하는 것으로, p형 금속전극(10)의 구비없이 p형 전극(8b)과 p-AlGaInN 층(6b) 간의 금속/반도체 접합을 이용한 쇼트키 배리어(쇼트키 다이오드)를 이용하여도 좋다. 이 경우 p형 전극(8b)과 p형 전극(8a), n형 전극(8a), n형 전극(8b) 모두를 동일한 재질로 사용할 수 있으므로 발광 다이오드 제조 공정이 간소화되며, 또한 별도의 p형 금속전극(10) 형성 공정을 생략할 수 있는 이점을 가진다.
p형 전극(8a,8b), n형 전극(9a,9b), 및 p-AlGaInN 층(6b)과 쇼트키 배리어를 형성하는 p형 금속전극(10)의 재질 내지는 조성은 당업자에게 자명한 것이며, 바람직하게는 니켈, 금, 은, 크롬, 티타늄, 백금, 팔라듐, 로듐, 이리듐, 알루미늄, ITO(산화인듐주석)으로 이루어진 군으로부터 선택된 어느 하나 또는 선택된 두개 이상의 조합으로 이루어진다.
본 발명은 발광 다이오드의 신뢰성과 수율을 좌우하는 발광 다이오드에 역방향 전압인가에 따른 발광 다이오드의 p-n 접합 파괴를 원천적으로 제거하는 새로운 구조이기 때문에 정전기 및 역방향 과대 전압에 의한 파괴 등으로부터 발광 다이오드를 보호하여 소자의 신뢰성과 수율을 혁신적으로 향상시킬 수 있다. 또한 역방향 전압이 발광 다이오드의 항복 전압이상으로 될 수 있는 환경에서도 발광다이오드를 보호할 수 있게 된다. 또한 종래의 일반적인 AlGaInN계 발광 다이오드와 그 크기가 차이 없이 발광다이오드 자체의 역방향 누설전류를 계측 할 수 있다.

Claims (10)

  1. 기판(1); 기판(1) 위에 놓이는 버퍼층(2); 버퍼층(2) 위에 놓이는 절연층(3);
    절연층(3) 위에 놓이는 제1 n형 AlGaInN 층(4a); 제1 n형 AlGaInN 층(4a) 위에 놓이는 제1 활성층(5a); 제1 활성층(5a) 위에 놓이는 제1 p형 AlGaInN 층(6a); 제1 p형 AlGaInN 층(6a) 위에 놓이는 투명전극(7); 투명전극(7) 위에 놓이는 제1 p형 전극(8a); 제1 n형 AlGaInN 층(4a) 위에 놓이는 제1 n형 전극(9a);
    절연층(3) 위에 놓이는 제2 n형 AlGaInN 층(4b); 제2 n형 AlGaInN 층(4b) 위에 놓이는 제2 활성층(5b); 제2 활성층(5b) 위에 놓이는 제2 p형 AlGaInN 층(6b); 제2 p형 AlGaInN 층(6b) 위에 놓이며 제2 p형 AlGaInN 층(6b)과 쇼트키 다이오드를 형성하는 p형 금속전극(10); p형 금속전극(10) 위에 놓이는 제2 p형 전극(8b); 제2 n형 AlGaInN 층(4b) 위에 놓이는 제2 n형 전극(9b);
    제1 n형 전극(9a)과 제2 n형 전극(9b) 사이를 전기적으로 절연시키는 보호막(11);
    제1 p형 전극(8a)과 제2 n형 전극(9b)을 연결하는 제1 금속배선(12); 그리고,
    제1 n형 전극(9a)와 제2 p형 전극(8b)을 연결하는 제2 금속배선(13);을 포함하는 것을 특징으로 하는 Ⅲ-질화물계 발광 다이오드.
  2. 제 1 항에 있어서,
    상기 절연층(3)은 버퍼층(2) 위에 놓이는 도핑되지 않은 u-GaN층(3-1), 도핑되지 않은 u-GaN층(3-1) 위에 놓이는 p-GaN(3-2), p-GaN(3-2) 위에 놓이는 도핑되지 않은 u-GaN층(3-3)을 포함하는 것을 특징으로 하는 Ⅲ-질화물계 발광 다이오드.
  3. 절연성 기판(1);
    절연성 기판(1) 위에 놓이는 제1 버퍼층(2a); 제1 버퍼층(2a) 위에 놓이는 제1 n형 AlGaInN 층(4a); 제1 n형 AlGaInN 층(4a) 위에 놓이는 제1 활성층(5a); 제1 활성층(5a) 위에 놓이는 제1 p형 AlGaInN 층(6a); 제1 p형 AlGaInN 층(6a) 위에 놓이는 투명전극(7); 투명전극(7) 위에 놓이는 제1 p형 전극(8a); 제1 n형 AlGaInN 층(4a) 위에 놓이는 제1 n형 전극(9a);
    절연성 기판(1) 위에 놓이는 제2 버퍼층(2b); 제2 버퍼층(2b) 위에 놓이는 제2 n형 AlGaInN 층(4b); 제2 n형 AlGaInN 층(4b) 위에 놓이는 제2 활성층(5b); 제2 활성층(5b) 위에 놓이는 제2 p형 AlGaInN 층(6b); 제2 p형 AlGaInN 층(6b) 위에 놓이며 제2 p형 AlGaInN 층(6b)과 쇼트키 다이오드를 형성하는 p형 금속전극(10); p형 금속전극(10) 위에 놓이는 제2 p형 전극(8b); 제2 n형 AlGaInN 층(4b) 위에 놓이는 제2 n형 전극(9b);
    제1 n형 전극(9a)과 제2 n형 전극(9b) 사이를 전기적으로 절연시키는 보호막(11);
    제1 p형 전극(8a)과 제2 n형 전극(9b)을 연결하는 제1 금속배선(12); 그리고,
    제1 n형 전극(9a)과 제2 p형 전극(8b)을 연결하는 제2 금속배선(13);을 포함하는 것을 특징으로 하는 Ⅲ-질화물계 발광 다이오드.
  4. 제 3 항에 있어서,
    상기 제1 버퍼층(2a)과 상기 제1 n형 AlGaInN 층(4a) 사이에 절연층(3a)이 놓이고, 상기 제2 버퍼층(2b)과 상기 제2 n형 AlGaInN 층(4b) 사이에 절연층(3b)이 놓이는 것을 특징으로 하는 Ⅲ-질화물계 발광 다이오드.
  5. 제 4 항에 있어서,
    상기 절연층(3a)은 버퍼층(2a) 위에 놓이는 도핑되지 않은 u-GaN층(3a-1), 도핑되지 않은 u-GaN층(3a-1) 위에 놓이는 p-GaN(3a-2), p-GaN(3a-2) 위에 놓이는 도핑되지 않은 u-GaN층(3a-3)을 포함하며,
    상기 절연층(3b)은 버퍼층(2b) 위에 놓이는 도핑되지 않은 u-GaN층(3b-1), 도핑되지 않은 u-GaN층(3b-1) 위에 놓이는 p-GaN(3b-2), p-GaN(3b-2) 위에 놓이는 도핑되지 않은 u-GaN층(3a-3)을 포함하는 것을 특징으로 하는 Ⅲ-질화물계 발광 다이오드.
  6. 제1 n형 AlGaInN 층; 제1 n형 AlGaInN 층 위에 놓이는 제1 활성층; 제1 활성층 위에 놓이는 제1 p형 AlGaInN 층; 제1 p형 AlGaInN 층과 전기적으로 연결되는제1 p형 전극; 그리고 제1 n형 AlGaInN 층과 전기적으로 연결되는 제1 n형 전극;을 포함하는 제1 영역;
    상기 제1 영역과 전기적으로 절연되어 있으며, 제2 n형 AlGaInN 층; 제2 n형 AlGaInN 층 위에 놓이는 제2 활성층; 제2 활성층 위에 놓이는 제2 p형 AlGaInN 층; 제2 p형 AlGaInN 층 위에 놓이며 제2 p형 AlGaInN 층과 쇼트키 다이오드를 형성하는 p형 금속전극; p형 금속전극 위에 놓이는 제2 p형 전극; 그리고 제2 n형 AlGaInN 층과 전기적으로 연결되는 제2 n형 전극;을 포함하는 제2 영역;
    제1 p형 전극을 제2 n형 전극에 연결하는 제1 연결부; 그리고,
    제1 n형 전극을 제2 p형 전극에 연결하는 제2 연결부;를 포함하는 것을 특징으로 하는 Ⅲ-질화물계 발광 다이오드.
  7. 제1 n형 AlGaInN 층; 제1 n형 AlGaInN 층 위에 놓이는 제1 활성층; 제1 활성층 위에 놓이는 제1 p형 AlGaInN 층; 제1 p형 AlGaInN 층과 전기적으로 연결되는 제1 p형 전극; 그리고 제1 n형 AlGaInN 층과 전기적으로 연결되는 제1 n형 전극;을 포함하는 제1 영역;
    상기 제1 영역과 전기적으로 절연되어 있으며, 제2 n형 AlGaInN 층; 제2 n형 AlGaInN 층 위에 놓이는 제2 활성층; 제2 활성층 위에 놓이는 제2 p형 AlGaInN 층; 제2 p형 AlGaInN 층 위에 놓이며 제2 p형 AlGaInN 층과 쇼트키 다이오드를 형성하는 제1 p형 금속전극; 제1 p형 금속전극 위에 놓이는 제2 p형 전극; 그리고 제2 n형 AlGaInN 층과 전기적으로 연결되는 제2 n형 전극;을 포함하는 제2 영역;
    상기 제1 영역 및 상기 제2 영역과 전기적으로 절연되어 있으며, 제3 n형 AlGaInN 층; 제3 n형 AlGaInN 층 위에 놓이는 제3 활성층; 제3 활성층 위에 놓이는 제3 p형 AlGaInN 층; 제3 p형 AlGaInN 층 위에 놓이며 제3 p형 AlGaInN 층과 쇼트키 다이오드를 형성하는 제2 p형 금속전극; 제2 p형 금속전극 위에 놓이는 제3 p형 전극; 그리고 제3 n형 AlGaInN 층과 전기적으로 연결되는 제3 n형 전극;을 포함하는 제3 영역;
    제1 p형 전극을 제3 n형 전극에 연결하는 제1 연결부;
    제1 n형 전극을 제2 p형 전극에 연결하는 제2 연결부; 그리고,
    제2 n형 전극을 제3 p형 전극에 연결하는 제3 연결부;를 포함하는 것을 특징으로 하는 Ⅲ-질화물계 발광 다이오드.
  8. 제 7 항에 있어서,
    상기 제3 영역과 동일한 구조를 가지며 다른 영역과 전기적으로 절연되어 있는 n개의 영역을 더 포함하며(n은 1보다 큰 정수),
    상기 제2 영역, 상기 제3 영역, 및 상기 n개의 영역은 직렬로 연결되며,
    직렬로 연결된 상기 제2 영역, 상기 제3 영역, 및 상기 n개의 영역과 상기 제1 영역은 병렬로 연결되는 것을 특징으로 하는 Ⅲ-질화물계 발광 다이오드.
  9. 제1 n형 AlGaInN 층; 제1 n형 AlGaInN 층 위에 놓이는 제1 활성층; 제1 활성층 위에 놓이는 제1 p형 AlGaInN 층; 제1 p형 AlGaInN 층과 전기적으로 연결되는제1 p형 전극; 그리고 제1 n형 AlGaInN 층과 전기적으로 연결되는 제1 n형 전극;을 포함하는 제1 영역;
    상기 제1 영역과 전기적으로 절연되어 있으며, 제2 n형 AlGaInN 층; 제2 n형 AlGaInN 층 위에 놓이는 제2 활성층; 제2 활성층 위에 놓이는 제2 p형 AlGaInN 층; 제2 p형 AlGaInN 층 위에 놓이며 제2 p형 AlGaInN 층과 쇼트키 다이오드를 형성하고 금속전극; 그리고 제2 n형 AlGaInN 층과 전기적으로 연결되는 제2 n형 전극;을 포함하는 제2 영역;
    제1 p형 전극을 제2 n형 전극에 연결하는 제1 연결부; 그리고,
    제1 n형 전극을 상기 쇼트키 다이오드를 형성하는 금속전극에 연결하는 제2 연결부;를 포함하는 것을 특징으로 하는 Ⅲ-질화물계 발광 다이오드.
  10. p형 AlGaInN 층, 활성층, 그리고 n형 AlGaInN 층을 포함하는 Ⅲ-질화물계 발광 다이오드의 제조 방법에 있어서,
    p형 AlGaInN 층, 활성층, 그리고 n형 AlGaInN 층을 식각하여 n형 AlGaInN 층, 활성층, 그리고 p형 AlGaInN 층을 제1 영역 및 제2 영역으로 분리하는 제1 단계;
    제2 영역의 p형 AlGaInN 층 위에 상기 제2 영역의 p형 AlGaInN 층과 쇼트키 배리어를 형성하는 금속전극을 접합시키는 제2 단계;
    제1 영역과 제2 영역을 전기적으로 절연시키는 제3 단계;
    제2 영역의 p형 AlGaInN 층, 활성층, n형 AlGaInN 층, 그리고 상기 금속전극이 형성하는 2개의 다이오드와 제1 영역의 p형 AlGaInN 층, 활성층, 그리고 n형 AlGaInN 층이 형성하는 1개의 다이오드가 극성(p-n)이 반대가 되도록 병렬연결시키는 제4 단계;를 포함하는 것을 특징으로 하는 Ⅲ-질화물계 발광 다이오드의 제조 방법.
KR1020040017188A 2004-03-13 2004-03-13 Ⅲ-질화물계 발광 다이오드 및 그 제조 방법 KR100448350B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020040017188A KR100448350B1 (ko) 2004-03-13 2004-03-13 Ⅲ-질화물계 발광 다이오드 및 그 제조 방법
PCT/KR2005/000715 WO2005124880A1 (en) 2004-03-13 2005-03-14 Iii-nitride light emitting diode and method of manufacturing it

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040017188A KR100448350B1 (ko) 2004-03-13 2004-03-13 Ⅲ-질화물계 발광 다이오드 및 그 제조 방법

Publications (1)

Publication Number Publication Date
KR100448350B1 true KR100448350B1 (ko) 2004-09-14

Family

ID=35510013

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040017188A KR100448350B1 (ko) 2004-03-13 2004-03-13 Ⅲ-질화물계 발광 다이오드 및 그 제조 방법

Country Status (2)

Country Link
KR (1) KR100448350B1 (ko)
WO (1) WO2005124880A1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101087968B1 (ko) 2010-10-25 2011-12-01 주식회사 세미콘라이트 반도체 발광소자
KR20160035180A (ko) * 2014-09-22 2016-03-31 엘지디스플레이 주식회사 발광 다이오드 칩, 발광 다이오드 패키지 및 표시장치

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100576872B1 (ko) * 2004-09-17 2006-05-10 삼성전기주식회사 정전기 방전 방지기능을 갖는 질화물 반도체 발광소자
JP5363973B2 (ja) * 2006-03-28 2013-12-11 ソウル オプト デバイス カンパニー リミテッド ツェナーダイオードを備える発光素子及びその製造方法
KR20080089859A (ko) * 2007-04-02 2008-10-08 엘지이노텍 주식회사 질화물 반도체 발광소자 및 그 제조 방법
KR101154709B1 (ko) * 2010-07-28 2012-06-08 엘지이노텍 주식회사 발광 소자, 발광 소자 제조방법, 발광 소자 패키지 및 조명 시스템
CN102130287A (zh) * 2010-12-22 2011-07-20 晶科电子（广州）有限公司 具有静电损伤保护功能的发光二极管器件及其制造方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01239967A (ja) * 1988-03-22 1989-09-25 Seiko Epson Corp 半導体装置
JPH08330625A (ja) * 1995-06-05 1996-12-13 Hitachi Ltd ＳｉＧｅ半導体光素子
JP3559435B2 (ja) * 1997-01-10 2004-09-02 ローム株式会社 半導体発光素子
KR100431760B1 (ko) * 2001-08-08 2004-05-17 삼성전기주식회사 AlGaInN계 반도체 엘이디(LED) 소자 및 그 제조 방법
KR100497121B1 (ko) * 2002-07-18 2005-06-28 삼성전기주식회사 반도체 led 소자

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101087968B1 (ko) 2010-10-25 2011-12-01 주식회사 세미콘라이트 반도체 발광소자
KR20160035180A (ko) * 2014-09-22 2016-03-31 엘지디스플레이 주식회사 발광 다이오드 칩, 발광 다이오드 패키지 및 표시장치
KR102217631B1 (ko) * 2014-09-22 2021-02-22 엘지디스플레이 주식회사 발광 다이오드 칩, 발광 다이오드 패키지 및 표시장치

Also Published As

Publication number Publication date
WO2005124880A1 (en) 2005-12-29

Similar Documents

Publication Publication Date Title
KR100665116B1 (ko) Ｅｓｄ 보호용 ｌｅｄ를 구비한 질화갈륨계 발광 소자 및그 제조 방법
EP1601019B1 (en) Light emitting diode chip with monolithically integrated diode for electrostatic discharge protection and method of forming the same
KR100497121B1 (ko) 반도체 led 소자
JP5122817B2 (ja) イオン・インプラント・アイソレーションによるｌｅｄ製作
US8400064B2 (en) Zener diode protection network in submount for LEDs connected in series
US7683383B2 (en) Light emitting device having circuit protection unit
KR100631898B1 (ko) Ｅｓｄ보호 능력을 갖는 질화갈륨계 발광 소자 및 그 제조방법
US6693306B2 (en) Structure of a light emitting diode and method of making the same
US20080230789A1 (en) Light emitting device, method of manufacturing the same and monolithic light emitting diode array
JP2009531852A (ja) 窒化物半導体発光素子及びその製造方法
JP2006270045A (ja) 静電気放電保護機能を有する発光ダイオードパッケージ
KR100431760B1 (ko) AlGaInN계 반도체 엘이디(LED) 소자 및 그 제조 방법
KR100649642B1 (ko) Ｅｓｄ 보호 소자를 구비한 화합물 반도체 발광 소자 및 그제조 방법
WO2005124880A1 (en) Iii-nitride light emitting diode and method of manufacturing it
JP2770717B2 (ja) 窒化ガリウム系化合物半導体発光素子
RU2523777C2 (ru) Продолжение контактных площадок до края кристалла с электрической изоляцией
CN111341876A (zh) 光输出功率自感知发光器件
KR20070106237A (ko) 3족 질화물 반도체 발광소자
KR100593938B1 (ko) Ｅｓｄ 보호 소자를 구비한 ３족 질화물 발광 소자 및 그제조 방법
TWI631738B (zh) 光電半導體裝置及其製造方法
KR100995795B1 (ko) 질화물 발광소자
KR100697044B1 (ko) 발광다이오드 및 그 제조 방법
KR101457203B1 (ko) 복수개의 반도체 적층 구조를 갖는 발광 다이오드
KR101709992B1 (ko) 발광소자
KR20200002394A (ko) 발광 장치

Legal Events

Date Code Title Description
A201 Request for examination
A302 Request for accelerated examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110902

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20120928

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee