KR102217631B1 - 발광 다이오드 칩, 발광 다이오드 패키지 및 표시장치 - Google Patents

발광 다이오드 칩, 발광 다이오드 패키지 및 표시장치 Download PDF

Info

Publication number
KR102217631B1
KR102217631B1 KR1020140126115A KR20140126115A KR102217631B1 KR 102217631 B1 KR102217631 B1 KR 102217631B1 KR 1020140126115 A KR1020140126115 A KR 1020140126115A KR 20140126115 A KR20140126115 A KR 20140126115A KR 102217631 B1 KR102217631 B1 KR 102217631B1
Authority
KR
South Korea
Prior art keywords
semiconductor layer
type semiconductor
emitting diode
light emitting
type
Prior art date
Application number
KR1020140126115A
Other languages
English (en)
Other versions
KR20160035180A (ko
Inventor
김기성
이재호
정동열
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020140126115A priority Critical patent/KR102217631B1/ko
Publication of KR20160035180A publication Critical patent/KR20160035180A/ko
Application granted granted Critical
Publication of KR102217631B1 publication Critical patent/KR102217631B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/0001—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings specially adapted for lighting devices or systems
    • G02B6/0011—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings specially adapted for lighting devices or systems the light guides being planar or of plate-like form
    • G02B6/0066—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings specially adapted for lighting devices or systems the light guides being planar or of plate-like form characterised by the light source being coupled to the light guide
    • G02B6/0073—Light emitting diode [LED]
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Led Devices (AREA)
  • Led Device Packages (AREA)

Abstract

본 실시예들은, 공정이 용이하고 콤팩트 한 정전 방전 구조를 갖는 발광 다이오드 칩과, 이를 활용한 발광 다이오드 패키지 및 표시장치에 관한 것이다.

Description

발광 다이오드 칩, 발광 다이오드 패키지 및 표시장치{LIGHT EMITTING DIODE CHIP, LIGHT EMITTING DIODE PACKAGE, AND DISPLAY DEVICE}
본 발명은 발광 다이오드 칩, 발광 다이오드 패키지 및 표시장치에 관한 것이다.
종래, 화합물 반도체의 특성을 이용하여 전기적인 신호를 빛으로 변화시키는 발광 다이오드(LED: Light Emitting Diode)는 다른 발광체에 비해 수명이 길고, 구동 전압이 낮으며, 소비 전력이 적다는 장점이 있다. 또한, 응답속도 및 내충격성이 우수할 뿐만 아니라 소형 경량화가 가능하다는 장점도 있다.
따라서, 발광 다이오드는 정보 통신 기기의 소형화, 박형화 추세에 따라 더욱 소형화되고 있으며, 최근에는 인쇄회로기판(Printed Circuit Board, PCB)에 직접 탑재하기 위해 표면실장소자(Surface Mount Device) 형으로 만들어지고 있다.
이러한 발광 다이오드는 기존의 단순한 점등 램프를 대체할 수 있고, 다양한 컬러를 내는 점등 표시기용, 문자표시기 및 영상표시기 등으로 사용될 수도 있고, 표시장치의 광원으로도 활용될 수 있을 것이다.
일 예로, 발광 다이오드는 액정표시장치(LCD: Liquid Crystal Display)의 백라이트 유닛(BLU: Back Light Unit)의 광원 소자로 할용되고 있다.
하지만, 종래의 발광 다이오드 칩은, 정전(Electrostatic)이 발생하는 경우, 발광 다이오드 칩이 손상될 수 있다. 따라서, 발광 다이오드 칩을 실장한 발광 다이오드 패키지 제작 시, 발광 다이오드 칩의 외부에 정전 방전(ESD: Electrostatic Discharge)을 위한 별도의 방전 수단으로서 제너 다이오드를 실장한다.
이 경우, 발광 다이오드 칩의 이부에 제너 다이오드가 실장되기 때문에, 발광 다이오드 패키지의 사이즈가 커지는 것은 물론, 제너 다이오드의 제작 및 실장 공정, 제너 다이오드를 기판과 연결해주기 위한 와이어 연결 공정 등이 필요하여 전체 공정이 복잡해지는 문제점이 있어 왔다.
본 실시예들의 목적은, 정전 방전 구조를 갖는 발광 다이오드 칩을 제공하는 데 있다.
본 실시예들의 다른 목적은, 정전 방전을 위해 제너 다이오드가 내부에 형성된 발광 다이오드 칩을 제공하는 데 있다.
본 실시예들의 또 다른 목적은, 정전 방전을 위해 제너 다이오드를 내부에 형성하면서도, 소형 칩 구현이 가능한 콤팩트 한 구조를 갖는 발광 다이오드 칩을 제공하는 데 있다.
본 실시예들의 또 다른 목적은, 공정이 용이한 정전 방전 구조를 갖는 발광 다이오드 칩을 제공하는 데 있다.
본 실시예들의 또 다른 목적은, 정전 방전 구조를 갖는 발광 다이오드 칩을 활용한 발광 다이오드 패키지를 제공하는 데 있다.
본 실시예들의 또 다른 목적은, 정전 방전 구조를 갖는 발광 다이오드 칩 또는 이를 포함하는 발광 다이오드 패키지를 각 서브픽셀의 광원으로 활용하는 발광 다이오드 표시장치를 제공하는 데 있다.
본 실시예들의 또 다른 목적은, 정전 방전 구조를 갖는 발광 다이오드 칩 또는 이를 포함하는 발광 다이오드 패키지를 백라이트 유닛의 광원으로 활용하는 액정표시장치를 제공하는 데 있다.
일 실시예는, 정방향 전류를 도통 시켜 발광하는 발광 다이오드와, 발광 다이오드와 병렬로 연결되며, 역방향 전류를 도통 시켜 발광 다이오드를 보호하는 제너 다이오드를 포함하는 발광 다이오드 칩을 제공한다.
다른 실시예는, 사파이어 기판과, 사파이어 기판에 형성된 n형 반도체층과, n형 반도체층 상에 형성된 p형 반도체층과, n형 반도체층의 제1부분 및 p형 반도체층의 제2부분과 동시에 연결된 n형 전극부와, p형 반도체층의 제1부분 및 n형 반도체층의 제2부분과 동시에 연결된 p형 전극부를 포함하는 발광 다이오드 칩을 제공한다.
또 다른 실시예는, 발광 다이오드 칩과, 발광 다이오드 칩을 덮으면서 형성된 봉지층을 포함하되, 발광 다이오드 칩이, 사파이어 기판과, 사파이어 기판에 형성된 n형 반도체층과, n형 반도체층 상에 형성된 p형 반도체층과, n형 반도체층의 제1부분 및 p형 반도체층의 제2부분과 연결된 n형 전극부와, p형 반도체층의 제1부분 및 n형 반도체층의 제2부분과 연결된 p형 전극부 등으로 구성된 발광 다이오드 패키지를 제공한다.
또 다른 실시예는, 기판을 포함하는 리드프레임과, 리드프레임의 기판에 마운팅 된 발광 다이오드 칩과, 발광 다이오드 칩을 덮으면서 형성된 봉지층을 포함하되, 발광 다이오드 칩은, 사파이어 기판과, 사파이어 기판에 형성된 n형 반도체층과, n형 반도체층 상에 형성된 p형 반도체층과, n형 반도체층의 제1부분 및 p형 반도체층의 제2부분과 연결된 n형 전극부와, p형 반도체층의 제1부분 및 n형 반도체층의 제2부분과 연결된 p형 전극부으로 구성된 발광 다이오드 패키지를 제공한다.
또 다른 실시예는, 다수의 데이터 라인 및 다수의 게이트 라인이 형성되고, 다수의 서브픽셀이 형성된 표시패널과, 다수의 데이터 라인을 구동하는 데이터 구동부와, 다수의 게이트 라인을 구동하는 게이트 구동부를 포함하되, 다수의 서브픽셀 각각에 발광 다이오드 칩이 형성되고, 발광 다이오드 칩은, 사파이어 기판과, 사파이어 기판에 형성된 n형 반도체층과, n형 반도체층 상에 형성된 p형 반도체층과, n형 반도체층의 제1부분 및 p형 반도체층의 제2부분과 동시에 연결된 n형 전극부와, p형 반도체층의 제1부분 및 n형 반도체층의 제2부분과 동시에 연결된 p형 전극부으로 구성된 발광 다이오드 표시장치를 제공한다.
또 다른 실시예는, 화상을 표시하는 액정표시패널과, 액정표시패널로 광을 조사하기 위한 광원으로서 발광 다이오드 패키지를 포함하는 백라이트 유닛을 포함하되, 발광 다이오드 패키지는, 사파이어 기판과, 사파이어 기판에 형성된 n형 반도체층과, n형 반도체층 상에 형성된 p형 반도체층과, n형 반도체층의 제1부분 및 p형 반도체층의 제2부분과 연결된 n형 전극부와, p형 반도체층의 제1부분 및 n형 반도체층의 제2부분과 연결된 p형 전극부를 포함하는 발광 다이오드 칩이 실장된 액정표시장치를 제공한다.
이상에서 설명한 바와 같은 본 실시예들에 의하면, 정전 방전 구조를 갖는 발광 다이오드 칩을 제공할 수 있다.
또한, 본 실시예들에 의하면, 정전 방전을 위해 제너 다이오드가 내부에 형성된 발광 다이오드 칩을 제공할 수 있다.
또한, 본 실시예들에 의하면, 정전 방전을 위해 제너 다이오드를 내부에 형성하면서도, 소형 칩 구현이 가능한 콤팩트 한 구조를 갖는 발광 다이오드 칩을 제공할 수 있다.
또한, 본 실시예들에 의하면, 공정이 용이한 정전 방전 구조를 갖는 발광 다이오드 칩을 제공할 수 있다.
또한, 본 실시예들에 의하면, 정전 방전 구조를 갖는 발광 다이오드 칩을 활용한 발광 다이오드 패키지를 제공할 수 있다.
또한, 본 실시예들에 의하면, 정전 방전 구조를 갖는 발광 다이오드 칩 또는 이를 포함하는 발광 다이오드 패키지를 각 서브픽셀의 광원으로 활용하는 발광 다이오드 표시장치를 제공할 수 있다.
또한, 본 실시예들에 의하면, 정전 방전 구조를 갖는 발광 다이오드 칩 또는 이를 포함하는 발광 다이오드 패키지를 백라이트 유닛의 광원으로 활용하는 액정표시장치를 제공할 수 있다.
도 1은 실시예들에 따른 발광 다이오드 칩의 개략도이다.
도 2 내지 도 4는 실시예들에 따른 발광 다이오드 칩의 정면도와 2가지 단면도이다.
도 5는 실시예들에 따른 발광 다이오드 칩의 정방향 전류를 나타낸 도면이다.
도 6은 실시예들에 따른 발광 다이오드 칩의 역방향 전류를 나타낸 도면이다.
도 7은 실시예들에 따른 리드프레임이 없는 발광 다이오드 패키지를 나타낸 도면이다.
도 8은 실시예들에 따른 리드프레임이 있는 발광 다이오드 패키지를 나타낸 도면이다.
도 9는 실시예들에 따른 발광 다이오드 칩을 픽셀 내 광원으로 활용한 발광 다이오드 표시장치를 나타낸 도면이다.
도 10은 실시예들에 따른 발광 다이오드 패키지를 백라이트 유닛 내 광원으로 활용한 액정표시장치를 나타낸 도면이다.
도 11은 실시예들에 따른 발광 다이오드 패키지를 광원으로 활용한 백라이트 유닛을 나타낸 도면이다.
이하, 본 발명의 일부 실시예들을 예시적인 도면을 참조하여 상세하게 설명한다. 각 도면의 구성요소들에 참조부호를 부가함에 있어서, 동일한 구성요소들에 대해서는 비록 다른 도면상에 표시되더라도 가능한 한 동일한 부호를 가질 수 있다. 또한, 본 발명을 설명함에 있어, 관련된 공지 구성 또는 기능에 대한 구체적인 설명이 본 발명의 요지를 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명은 생략할 수 있다.
또한, 본 발명의 구성 요소를 설명하는 데 있어서, 제 1, 제 2, A, B, (a), (b) 등의 용어를 사용할 수 있다. 이러한 용어는 그 구성 요소를 다른 구성 요소와 구별하기 위한 것일 뿐, 그 용어에 의해 해당 구성 요소의 본질, 차례, 순서 또는 개수 등이 한정되지 않는다. 어떤 구성 요소가 다른 구성요소에 "연결", "결합" 또는 "접속"된다고 기재된 경우, 그 구성 요소는 그 다른 구성요소에 직접적으로 연결되거나 또는 접속될 수 있지만, 각 구성 요소 사이에 다른 구성 요소가 "개재"되거나, 각 구성 요소가 다른 구성 요소를 통해 "연결", "결합" 또는 "접속"될 수도 있다고 이해되어야 할 것이다.
도 1은 실시예들에 따른 발광 다이오드(LED: Light Emitting Diode) 칩(100)의 개략도이다.
도 1을 참조하면, 실시예들에 따른 발광 다이오드 칩(100)은, 정방향 전류를 도통 시켜 발광하는 발광 다이오드(110)와, 발광 다이오드(110)와 병렬로 연결되며 역방향 전류를 도통 시켜 발광 다이오드(110)를 보호하는 제너 다이오드(120) 등을 포함한다.
전술한 바와 같이, 정전(Electrostatic)으로부터 발광 다이오드(110)를 보호하기 위한 제너 다이오드(120)가 발광 다이오드 칩(100)의 내부에 존재한다. 여기서, 정전(Electrostatic)은, 전하(電荷)와 같이 정태(靜態)에 있는 전기를 이른다.
이로 인해, 제너 다이오드를 제작하는 공정과, 발광 다이오드 패키지(LED Package) 내에 별도로 제너 다이오드를 구성하기 위하여, 기판에 제너 다이오드를 실정하여, 제너 다이오드를 발광 다이오드 칩이 실장 된 기판에 와이어(Wire)로 연결하는 복잡한 공정이 필요 없게 되어, 발광 다이오드 패키지(LED Package)를 쉽게 제작할 수 있도록 도와 준다.
공장의 단순화뿐만 아니라, 발광 다이오드 패키지 내에서, 발광 다이오드 칩의 외부에, 제너 다이오드뿐만 아니라 와이어가 존재하지 않게 되어, 발광다이오드 패키지의 구조가 콤팩트(Compact)해지는 장점이 있다.
도 2 내지 도 4는 실시예들에 따른 발광 다이오드 칩(100)의 정면도 및 2가지 단면도이다. 도 2는 실시예들에 따른 발광 다이오드 칩(100)의 정면도이고, 도 3은 도 2에서 X-X' 단면도이고, 도 4는 Y-Y' 단면도이다.
도 2 내지 도 4를 참조하며, 실시예들에 따른 발광 다이오드 칩(100)은, 사파이어 기판(210)과, 사파이어 기판(210)에 형성된 n형 반도체층(220)와, n형 반도체층(220) 상에 형성된 p형 반도체층(230)과, n형 반도체층(220)의 제1부분(220_led_n) 및 p형 반도체층(230)의 제2부분(230_zener_p)과 연결된 n형 전극부(270)과, p형 반도체층(230)의 제1부분(230_led_p) 및 n형 반도체층(220)의 제2부분(220_zener_n)과 연결된 p형 전극부(280) 등을 포함한다.
전술한 바와 같이, 하나의 n형 전극부(270)를 n형 반도체층(220)의 제1부분(220_led_n)과 p형 반도체층(230)의 제2부분(230_zener_p)으로 동시에 연결함으로써, 하나의 n형 전극부(270)에 2가지 전극(발광 다이오드(110)의 n형 전극 및 제너 다이오드(120)의 p형 전극)을 동시에 형성해줄 수 있다.
또한, 하나의 p형 전극부(280)를 p형 반도체층(230)의 제1부분(230_led_p)과 n형 반도체층(220)의 제2부분(220_zener_n)으로 동시에 연결함으로써, 하나의 p형 전극부(280)에 2가지 전극(발광 다이오드(110)의 p형 전극 및 제너 다이오드(120)의 n형 전극)을 동시에 형성해줄 수 있다.
전술한 바와 같이, 하나의 n형 전극부(270)가 2가지의 전극 역할을 하고, 하나의 p형 전극부(280)가 2가지의 전극 역할을 한다는 점에서, 하나의 n형 전극부(270) 및 하나의 p형 전극부(280) 각각은 "일체형 전극 구조"를 갖는다고 한다.
따라서, 발광 다이오드(110)의 n형 전극 및 p형 전극과, 제너 다이오드(120)의 n형 전극 및 p형 전극을 쉽고 편하게 형성할 수 있고, 콤팩트(Compact) 한 구조로 형성할 수 있다. 이에 따라, 발광 다이오드 칩(100)의 내부에 발광 다이오드(110) 및 제너 다이오드(120)가 모두 포함되더라도, 발광 다이오드 칩(100)의 사이즈를 작게 만들 수 있다.
도 2 내지 도 4를 참조하면, n형 반도체층(220)은 아이솔레이션 홀(Isolation Hole, 200)에 의해 제1부분(220_led_n) 및 제2부분(220_zener_n)으로 분할되어 이루어진다. 아이솔레이션 홀(200)에 의해 물리적으로 분리된 n형 반도체층(220)의 제1부분(220_led_n) 및 제2부분(220_zener_n)은 전기적으로 분리되어 있다.
또한, p형 반도체층(230)은 아이솔레이션 홀(Isolation Hole, 200)에 의해 제1부분(230_led_p) 및 제2부분(230_zener_p)으로 분할되어 이루어진다. 아이솔레이션 홀(Isolation Hole, 200)에 의해 물리적으로 분리된 p형 반도체층(230)의 제1부분(230_led_p) 및 제2부분(230_zener_p)은 전기적으로 분리되어 있다.
이와 같이, n형 반도체층(220)을 제1부분(220_led_n) 및 제2부분(220_zener_n)으로 나누어 전기적으로 분리하고, p형 반도체층(230)을 제1부분(230_led_p) 및 제2부분(230_zener_p)은 나누어 전기적으로 분리한 구조를 "반도체층 아이솔레이션 구조"라고 한다.
이러한 반도체층 아이솔레이션 구조에 따르면, 발광 다이오드(110) 및 제너 다이오드(120)를 전기적으로 아이솔레이션(Isolation) 시켜주어, 발광 다이오드(110) 및 제너 다이오드(120)가 각 상황에 맞게 개별적으로 동작할 수 있는 구조를 제공할 수 있다. 즉, 반도체층 아이솔레이션 구조에 의해, 정방향 전류가 발광 다이오드(110)로만 흐르고, 역방향 전류가 제너 다이오드(120)로만 흐르도록 해줄 수 있다.
도 2 내지 도 4를 참조하면, n형 전극부(270)은 n형 반도체층(220)의 제1부분(220_led_n)과 연결된 부분(270_led_n)과, p형 반도체층(230)의 제2부분(230_zener_p)과 연결된 부분(270_zener_p)을 갖고 있다.
여기서, n형 전극부(270)에서 n형 반도체층(220)의 제1부분(220_led_n)과 연결된 부분(270_led_n)은 "발광 다이오드(110)의 n형 전극"의 역할을 하는 부분이고, n형 전극부(270)에서 p형 반도체층(230)의 제2부분(230_zener_p)과 연결된 부분(270_zener_p)은 "제너 다이오드의 p형 전극"의 역할을 하는 부분이다.
또한, p형 전극부(280)는, p형 반도체층(230)의 제1부분(230_led_p)과 연결된 부분(280_led_p)과, n형 반도체층(220)의 제2부분(220_zener_n)과 연결된 부분(280_zener_n)을 갖고 있다.
여기서, p형 전극부(280)에서 p형 반도체층(230)의 제1부분(230_led_p)과 연결된 부분(280_led_p)은 "발광 다이오드(110)의 p형 전극"의 역할을 하는 부분이고, p형 전극부(280)에서 n형 반도체층(220)의 제2부분(220_zener_n)과 연결된 부분(280_zener_n)은 "제너 다이오드(120)의 n형 전극"의 역할을 하는 부분이다.
전술한 바에 따르면, 발광 다이오드(110)의 n형 전극 및 p형 전극과, 제너 다이오드(120)의 n형 전극 및 p형 전극이 일체형 전극 구조의 n형 전극부(270) 및 p형 전극부(280)만으로 형성될 수 있기 때문에, 동일 공정상에서 쉽고 편하게 형성해줄 수 있고, 콤팩트(Compact)한 구조로 형성할 수 있는 장점이 있다. 이에 따라, 발광 다이오드 칩(100)의 내부에 발광 다이오드(110)는 물론 제너 다이오드(120)를 포함시켜 형성하더라도, 발광 다이오드 칩(100)의 컴팩트한 구조 및 소형화가 가능해진다.
도 2 내지 도 4를 참조하여 더욱 상세하게 설명하면, 사파이어 기판(210) 상에 n형 반도체층(220)이 형성되어 있고, n형 반도체층(220) 상에 p형 반도체층(230)이 형성되어 있다.
도 2 내지 도 4를 참조하면, n형 반도체층(220) 및 p형 반도체층(230)은, 에칭(Etching) 공정 등을 통해, 일정 폭(a지점에서 b지점까지의 거리, 또는 a'지점에서 b'지점까지의 거리)만큼 사각형 형태로 파여 있다.
이와 같이, 일정 폭(a지점에서 b지점까지의 거리, 또는 a'지점에서 b'지점까지의 거리)만큼 팬 사각형 형태의 부분을 "아이솔레이션 홀(Isolation Hole, 200)"이라고 한다.
이와 같이, n형 반도체층(220) 및 p형 반도체층(230)이 일정 폭(a지점에서 b지점까지의 거리, 또는 a'지점에서 b'지점까지의 거리)만큼 사각형 형태(200)로 파이게 되어, 아이솔레이션 홀(Isolation Hole, 200)이 형성됨으로써, n형 반도체층(220)이 제1부분(220_led_n)과 제2부분(220_zener_n)으로 격리되어 분리된다. 그리고, p형 반도체층(230)도 제1부분(230_led_p)과 제2부분(230_zener_p)으로 격리되어 분리된다.
위에서 언급한 아이솔레이션 홀(200)은, 도 2에서는 사각형 형태인 것으로 도시되었으나, 이는 일 예일 뿐, 경우에 따라서는, 원형 형태 등의 다양한 형태로 되어 있을 수도 있다.
도 2 내지 도 4를 참조하면, 아이솔레이션 홀(Isolation Hole, 200)에 의해 분리된 p형 반도체층(230)의 제1부분(230_led_p)과 제2부분(230_zener_p) 각각의 위에, ITO Indium Tin Oxide) 등의 투명 전극층(240)이 형성되어 있고, 투명 전극층(240)을 덮도록 반사 금속층(250)이 형성되어 있다.
도 2 내지 도 4를 참조하면, n형 반도체층(220), p형 반도체층(230), 투명 전극층(240) 및 반사 금속층(250)을 모두 덮도록, 절연 기능을 갖는 패시베이션 층(Passivation Layer, 260)이 형성되어 있다.
도 2 내지 도 4를 참조하면, 페시베이션(260) 상에, n형 전극부(270) 및 p형 전극부(280)가 일정 간격(d지점에서 d'지점까지의 거리)만큼 이격되어 형성되어 있다.
도 2 내지 도 4를 참조하면, p형 전극부(280)는 페시베이션(260)의 제1홀(h1)을 통해 반사 금속층(250)과 연결된다. 반사 금속층(250) 및 투명 전극층(240)가 도전성을 갖는 층이기 때문에, p형 전극부(280)는 p형 반도체층(230)의 제1부분(230_led_p)과 전기적으로 연결될 수 있다.
도 2 내지 도 4를 참조하면, p형 전극부(280)에서, p형 반도체층(230)의 제1부분(230_led_p)과 전기적으로 연결된 부분(280_led_p)이, "발광 다이오드(110)의 p형 전극 역할"을 하는 부분이 된다.
도 2 내지 도 4를 참조하면, n형 전극부(270)는, p형 반도체층(230)의 제1부분(230_led_p)도 함께 파여 있는 페시베이션(260)의 제2홀(h2)을 통해, n형 반도체층(220)의 제1부분(220_led_n)과 연결된다.
도 2 내지 도 4를 참조하면, n형 전극부(270)에서, 페시베이션(260)의 제2홀(h2)을 통해, n형 반도체층(220)의 제1부분(220_led_n)과 연결된 부분(270_led_n)이, "발광 다이오드(110)의 n형 전극 역할"을 하는 부분이 된다.
도 2 내지 도 4를 참조하면, p형 전극부(280)는, 페시베이션(260)의 제3홀(h3)을 통해 n형 반도체층(220)의 제2부분(220_zener_n)과 연결된다.
여기서, p형 전극부(280)에서, 페시베이션(260)의 제3홀(h3)을 통해, n형 반도체층(220)의 제2부분(220_zener_n)과 연결된 부분(280_zener_n)이, "제너 다이오드(120)의 n형 전극" 역할을 하는 부분이 된다.
도 2 내지 도 4를 참조하면, n형 전극부(270)는 페시베이션(260)의 제4홀(h4)을 통해, 반사 금속층(250)과 연결된다. 반사 금속층(250) 및 투명 전극층(240)가 도전성을 갖는 층이기 때문에, n형 전극부(270)는 p형 반도체층(230)의 제2부분(230_zener_p)과 전기적으로 연결되게 된다.
여기서, n형 전극부(270)에서, 페시베이션(260)의 제4홀(h4)을 통해, p형 반도체층(230)의 제2부분(230_zener_p)과 전기적으로 연결된 부분(270_zene_p)이, "제너 다이오드(120)의 p형 전극" 역할을 하는 부분이 된다.
다시 말해, 도 2 내지 도 4에 예시된 실시예들에 따른 발광 다이오드 칩(100)은, n형 반도체층(220)이 제1부분(220_led_n)과 제2부분(220_zener_n)으로 전기적으로 분리되고, p형 반도체층(230)이 제1부분(230_led_p)과 제2부분(230_zener_p)으로 전기적으로 분리된 "반도체층 아이솔레이션 구조(Semiconductor Layer Isolation Structure)"를 갖는다.
또한, 도 2 내지 도 4에 예시된 실시예들에 따른 발광 다이오드 칩(100)은, 하나의 n형 전극부(270)에서 발광 다이오드(110)의 n형 전극과 제너 다이오드(120)의 p형 전극을 동시에 형성할 수 있고, 하나의 p형 전극부(280)에서 발광 다이오드(110)의 p형 전극과 제너 다이오드(120)의 n형 전극을 동시에 형성할 수 있는 "일체형 전극 구조"를 갖는다.
전술한 바와 같이, 실시예들에 따른 발광 다이오드 칩(100)의 내부에 발광 다이오드(110) 및 제너 다이오드(120)를 반도체층 아이솔레이션 구조와 일체형 전극 구조를 이용하여 형성함으로써, 역방향으로 병렬로 연결된 발광 다이오드(110)와 제너 다이오드(120)를 모두 갖는 발광 다이오드 칩(100)을 쉽게 만들 수 있고, 콤팩트 한 구조의 소형 칩 구현이 가능하다.
도 5는 실시예들에 따른 발광 다이오드 칩(100)의 정방향 전류(I)를 나타낸 도면이다. 도 6은 실시예들에 따른 발광 다이오드 칩(100)의 역방향 전류(I')를 나타낸 도면이다.
도 5를 참조하면, 발광 다이오드(110) 및 제너 다이오드(120)는 병렬로 역방향으로 연결되어 있다.
도 5를 참조하면, 정방향 전류(I) 인가 시, 발광 다이오드(110)를 통해서만 정방향 전류(I)가 흘러 발광 다이오드(110)가 발광한다.
도 5를 참조하면, p형 전극부(280)에서 발광 다이오드(110)의 p형 전극 역할을 하는 부분(280_led_p)과, n형 전극부(27)에서 발광 다이오드(110)의 n형 전극 역할을 하는 부분(270_led_n) 사이에, 정방향 전류(I)가 p형 반도체층(230)의 제1부분(230_led_p)과 n형 반도체층(220)의 제1부분(220_led_n)을 통해 흐른다.
도 6을 참조하면, 역방향 전류(I') 인가 시, 제너 다이오드(120)를 통해서만 역방향 전류(I')가 흘러 발광 다이오드(110)가 미 발광한다. 이에 따라, 제너 다이오드(120)를 통해 정전 방전(ESD: Electrostatic Discharge)이 일어나, 발광 다이오드(110)가 보호된다.
도 6을 참조하면, n형 전극부(270)에서 제너 다이오드(120)의 p형 전극 역할을 하는 부분(270_zener_p)과, p형 전극부(280)에서 제너 다이오드(120)의 n형 전극 역할을 하는 부분(280_zeenr_n) 사이에, 역방향 전류(I')가 p형 반도체층(230)의 제2부분(230_zener_p)과 n형 반도체층(220)의 제2부분(220_zener_n)을 통해 흐른다.
전술한 바와 같이, 발광 다이오드 칩(100)에 역방향 전류(I') 인가 시, 발광 다이오드 칩(100)의 내부에 있는 제너 다이오드(120)를 통해 역방향 전류(I')를 흐르게 하여, 제너 다이오드(120)를 통해 정전 방전(ESD: Electrostatic Discharge)을 일어나게 함으로써, 발광 다이오드(110)를 정전 방전으로부터 보호해줄 수 있다.
이상에서 전술한 발광 다이오드 칩(100)은, 적색, 녹색 및 청색 중 어느 하나의 색상의 빛을 방출할 수 있다.
이상에서 전술한 발광 다이오드 칩(100)을 사용하여 발광 다이오드 패키지(LED Package)를 제작할 수 있다. 여기서, 발광 다이오드 패키지는 발광 다이오드 칩(100)이 올려져 부착되는 기판 등의 리드프레임(Lead Frame)는 있는 구조와 없는 구조로 제작될 수 있다.
아래에서는, 리드프레임이 없는 발광 다이오드 패키지와 리드프레임이 있는 발광 다이오드 패키지에 대하여 각각 설명한다.
도 7은 실시예들에 따른 리드프레임(Leadframe)이 없는 발광 다이오드 패키지(700)를 나타낸 도면이다.
도 7을 참조하면, 실시예들에 따른 리드프레임이 없는 발광 다이오드 패키지(700)는, 발광 다이오드 칩(100)과, 발광 다이오드 칩(100)을 덮으면서 형성된 봉지층(710) 등을 포함한다.
도 7을 참조하면, 발광 다이오드 칩(100)은 적색, 녹색 및 청색 중 어느 하나의 색상의 빛을 방출할 수 있다.
도 7을 참조하면, 전술한 봉지층(710)은, 발광 다이오드 칩(100)에서 방출되는 빛의 에너지에 의해 특정 색상(적색 또는 녹색 또는 청색)의 빛을 발광하는 형광체(Phosphor)를 포함할 수도 있고, 경우에 따라 없을 수도 있다.
도 7을 참조하면, 발광 다이오드 칩(100)은, 사파이어 기판(210)과, 사파이어 기판(210)에 형성된 n형 반도체층(220)과, 상기 n형 반도체층(220) 상에 형성된 p형 반도체층(230)과, n형 반도체층(220)의 제1부분(220_led_n) 및 p형 반도체층(230)의 제2부분(230_zener_p)과 동시에 연결된 n형 전극부(270)와, p형 반도체층(230)의 제1부분(230_led_p) 및 n형 반도체층(220)의 제2부분(220_zener_n)과 연결된 p형 전극부(280)를 포함한다.
이러한 발광 다이오드 칩(100)은, 도 2 내지 도 6을 참조하여 전술한 발광 다이오드 칩(100)과 동일하기 때문에, 구체적인 설명은 생략한다. 단, 도 7의 발광 다이오드 칩(100)은 도 3의 발광 다이오드 칩(100)을 뒤집어 놓은 형태이다.
기존의 리드프레임이 없는 발광 다이오드 패키지는, 구조적으로, 발광 다이오드 패키지 내에 제너 다이오드를 별도로 실장 할 여유 공간이 없어서, 정전 방전(ESD: Electrostatic Discharge)에 취약한 단점이 있어 왔다.
이에 비해, 본 실시예들에 따른 발광 다이오드 패키지(700)는, 리드프레임이 없는 구조이더라도, 발광 다이오드 칩(100) 내부에 제너 다이오드(120)를 콤팩트(Compact)하게 형성함으로써, 리드프레임이 없는 구조의 장점(예: 간단화, 소형화 등)을 충분히 살리면서도, 정전 방전(ESD: Electrostatic Discharge) 성능이 우수한 특성을 보일 수 있다.
도 8은 실시예들에 따른 리드프레임 구조를 갖는 발광 다이오드 패키지(800)를 나타낸 도면이다.
도 8을 참조하면, 실시예들에 따른 리드프레임 구조를 갖는 발광 다이오드 패키지(800)는, 기판(811) 및 몰드(812) 등으로 구성된 리드프레임(810)과, 기판(8110)에 마운팅(Mounting) 되어 고정된 발광 다이오드 칩(100)과, 발광 다이오드 칩(100)을 덮으면서 형성된 봉지층(820) 등을 포함한다.
도 8을 참조하면, 발광 다이오드 칩(100)은 적색, 녹색 및 청색 중 어느 하나의 색상의 빛을 방출할 수 있다.
도 8을 참조하면, 전술한 봉지층(820)은, 발광 다이오드 칩(100)에서 방출되는 빛의 에너지에 의해 특정 색상(적색 또는 녹색 또는 청색)의 빛을 발광하는 형광체(Phosphor)를 포함할 수도 있고, 경우에 따라 없을 수도 있다.
도 8을 참조하면, 발광 다이오드 칩(100)은, 사파이어 기판(210)과, 사파이어 기판(210)에 형성된 n형 반도체층(220)과, 상기 n형 반도체층(220) 상에 형성된 p형 반도체층(230)과, n형 반도체층(220)의 제1부분(220_led_n) 및 p형 반도체층(230)의 제2부분(230_zener_p)과 동시에 연결된 n형 전극부(270)와, p형 반도체층(230)의 제1부분(230_led_p) 및 n형 반도체층(220)의 제2부분(220_zener_n)과 연결된 p형 전극부(280)를 포함한다.
이러한 발광 다이오드 칩(100)은, 도 2 내지 도 6을 참조하여 전술한 발광 다이오드 칩(100)과 동일하기 때문에, 구체적인 설명은 생략한다. 단, 도 8의 발광 다이오드 칩(100)은 도 3의 발광 다이오드 칩(100)을 뒤집어 놓은 형태이다.
기존의 리드프레임이 있는 발광 다이오드 패키지는, 구조적으로, 리드프레임 때문에 사이즈가 커질 뿐만 아니라, 발광 다이오드 패키지 내에 기판상에 제너 다이오드를 별도로 실장하는 경우, 사이즈가 더욱 커질 수밖에 없는 단점이 있어 왔다.
이에 비해, 본 실시예들에 따른 발광 다이오드 패키지(700)는, 리드프레임이 있는 구조이더라도, 발광 다이오드 칩(100) 내부에 제너 다이오드(120)를 콤팩트(Compact)하게 형성함으로써, 정전 방전(ESD: Electrostatic Discharge) 성능이 우수한 특성을 보이면서도, 칩 소형화를 구현할 수 있다.
본 실시예들에 따른 발광 다이오드 칩(100) 또는 발광 다이오드 패키지(700, 800)는, 각종 표시장치의 광원으로 활용될 수 있다.
일 예로, 발광 다이오드 표시장치에서 각 서브픽셀의 광원(적색, 녹색 및 청색 광원)으로 발광 다이오드 칩(100)을 활용할 수 있다.
다른 예로, 액정표시장치의 백라이트 유닛(BLU: Back Light Unit)에 포함된 백색 광원으로서 도 7의 발광 다이오드 패키지(700) 또는 도 8의 발광 다이오드 패키지(800)를 활용할 수 있다.
아래에서는, 발광 다이오드 표시장치의 활용 예를 도 9를 참조하여 설명하고, 액정표시장치의 활용 예를 도 10 내지 도 11을 참조하여 설명한다.
도 9는 실시예들에 따른 발광 다이오드 칩(100)을 서브픽셀 내 광원으로 활용한 발광 다이오드 표시장치(900)를 나타낸 도면이다.
도 9를 참조하면, 실시예들에 따른 발광 다이오드 칩(100)을 픽셀 내 광원으로 활용한 발광 다이오드 표시장치(900)는, 다수의 데이터 라인(DL1~DLm) 및 다수의 게이트 라인(GL1~GLn)이 형성되고, 다수의 서브픽셀(P: Sub Pixel)이 형성된 표시패널(910)과, 다수의 데이터 라인을 구동하는 데이터 구동부(920)와, 다수의 게이트 라인을 구동하는 게이트 구동부(930)와, 데이터 구동부(920) 및 게이트 구동부(930)를 제어하는 타이밍 컨트롤러(940) 등을 포함한다.
도 9를 참조하면, 표시패널(910)은 제1기판(911)과 이 제1기판(911)에 대향하는 제2기판(912)을 포함한다.
제1기판(911)에는 데이터 라인들(DL1, DL2, ... , DLm)과 게이트 라인들(GL1, GL2, ... , GLn)이 교차하는 지점에 서브픽셀(P)이 정의된다.
제1기판(611)에서 형성된 각 서브픽셀 영역(P)에는, 트랜지스터(TR: Transistor)와 실시예들에 따른 발광 다이오드 칩(100)이 배치된다.
각 서브픽셀 영역(P)에 형성된 트랜지스터(TR)에서, 드레인(또는 소스)은 데이터 라인(DLi, 1≤i≤m)과 연결되고, 게이트(Gate)는 게이트 라인(GLj, 1≤j≤n)과 연결되며, 소스(또는 드레인)는 발광 다이오드 칩(100)의 일단과 연결된다.
각 서브픽셀 영역(P)에 실장된 발광 다이오드 칩(100)에서, 일단은 트랜지스터(TR)의 소스(또는 드레인)와 연결되고, 타단은 공통전압(Common Voltage)을 공급하는 공통전압 라인(CVL: Common Voltage Line)과 연결된 공통전극(CE: Common Electrode)과 연결된다. 여기서, 공통전극(CE)은, ITO 등의 투명전극일 수도 있고, 불투명한 금속전극일 수도 있다.
제1기판(611)에는 적색 서브픽셀, 녹색 서브픽셀, 청색 서브픽셀 등이 반복적으로 형성될 수 있다. 이에 따라, 적색 서브픽셀에는 적색 빛을 방출하는 발광 다이오드 칩(100)이 형성되고, 녹색 서브픽셀에는 녹색 빛을 방출하는 발광 다이오드 칩(100)이 형성되며, 청색 서브픽셀에는 청색 빛을 방출하는 발광 다이오드 칩(100)이 형성될 수 있다.
한편, 다수의 서브픽셀(P) 각각에 형성된 발광 다이오드 칩(100)은, 사파이어 기판(210)과, 사파이어 기판(210)에 형성된 n형 반도체층(220)과, 상기 n형 반도체층(220) 상에 형성된 p형 반도체층(230)과, n형 반도체층(220)의 제1부분(220_led_n) 및 p형 반도체층(230)의 제2부분(230_zener_p)과 동시에 연결된 n형 전극부(270)와, p형 반도체층(230)의 제1부분(230_led_p) 및 n형 반도체층(220)의 제2부분(220_zener_n)과 연결된 p형 전극부(280) 등을 포함한다.
이러한 발광 다이오드 칩(100)은, 도 2 내지 도 6을 참조하여 전술한 발광 다이오드 칩(100)과 동일하기 때문에, 구체적인 설명은 생략한다.
도 9에 도시된 바와 같이, 발광 다이오드 표시장치(900) 내 각 서브픽셀에 형성된 발광 다이오드 칩(100)이 내부에 제너 다이오드(120)를 포함함으로써, 발광 다이오드 칩(100)에서 정전 방전이 발생하더라도, 이에 의한 발광 다이오드(110)의 손상과, 더 심각하게는, 발광 다이오드(110)의 손상에 따른 표시패널(910)의 손상을 방지할 수 있다.
도 10은 실시예들에 따른 발광 다이오드 패키지(700 또는 800)을 백라이트 유닛(1020) 내 광원으로 활용한 액정표시장치(1000)를 나타낸 도면이다.
도 10을 참조하면, 실시예들에 따른 발광 다이오드 패키지(700 또는 800)을 백라이트 유닛(1020) 내 광원으로 활용한 액정표시장치(1000)는, 화상을 표시하는 액정표시패널(Liquid Crystal Display Panel, 1010), 액정표시패널(1010)로 광을 조사하는 백라이트 유닛(BLU: Backlight Unit, 1020), 액정표시패널(1010)을 구동하기 위한 구동회로 유닛(Driving Circuit Unit, 1030) 및 각 구성 요소를 하나로 체결하기 위한 섀시 유닛(Chassis Unit, 1040) 등을 포함한다.
전술한 액정표시패널(1010)은, 간략하게 설명하면, 박막트랜지스터(TFT: Thin Film Transistor, 이하, "TFT"라 함)가 형성된 TFT-어레이 기판(1011)과 컬러필터(CF: Color Filter)가 형성된 컬러필터 기판(1012)이 일정한 간격(Cell Gap)만큼 이격 되고, TFT-어레이 기판(1011)과 컬러필터 기판(1012) 사이에 액정이 주입된 구조로 되어 있다.
전술한 구동회로 유닛(1030)은, 액정표시패널(1010)을 동작시키기 위한 여러 개의 드라이버 집적회로(Driver IC)와 각종 회로 소자가 부착된 인쇄회로기판(PCB: Printed Circuit Board) 등으로 구성된다.
여기서, 여러 개의 드라이버 집적회로는, 적어도 하나의 게이트 드라이버 집적회로(Gate Driver IC)와 적어도 하나의 데이터 드라이버 집적회로(Data Driver IC)를 포함한다.
이러한 여러 개의 드라이버 집적회로는 TFT-어레이 기판(1011)에 연결된다.
드라이버 집적회로를 TFT-어레이 기판(1011)에 연결하는 방법으로서, 드라이버 집적회로가 필름(Film) 위에 실장되어 TAB(Tape Automated Bonding) 기술을 이용하는 TCP(Tape Carrier Package) 실장 방식, 드라이버 집적회로가 TFT-어레이 기판(111)에 형성된 본딩 패드(Bonding Pad) 직접 연결되는 COG(Chip On Glass) 실장 방식 등이 있고, 이뿐만 아니라, 드라이버 집적회로와 TFT-어레이 기판(111)를 전기적으로 연결해주기만 하면 그 어떠한 방식도 가능하다.
전술한 구동회로 유닛(1030)은 여러 개의 드라이버 집적회로를 제어하기 위한 전기신호를 생성하고 외부로부터 입력된 디지털 데이터 신호를 제어하는 타이밍 컨트롤러(Timing Controller) 등을 포함한다.
전술한 백라이트 유닛(1020)은, 광원장치(Light Source Device)를 이용하여 밝기가 균일한 면광원을 형성하고 이를 액정 표시 패널(110)로 제공해준다.
이러한 백라이트 유닛(1020)은, 액정표시패널(1010)로 광을 조사하기 위한 광원(광원장치)으로서 발광 다이오드 패키지(700 또는 800)를 이용한다.
여기서, 발광 다이오드 패키지(700 또는 800)는, 사파이어 기판(210)과, 사파이어 기판(210)에 형성된 n형 반도체층(220)과, 상기 n형 반도체층(220) 상에 형성된 p형 반도체층(230)과, n형 반도체층(220)의 제1부분(220_led_n) 및 p형 반도체층(230)의 제2부분(230_zener_p)과 동시에 연결된 n형 전극부(270)와, p형 반도체층(230)의 제1부분(230_led_p) 및 n형 반도체층(220)의 제2부분(220_zener_n)과 연결된 p형 전극부(280) 등을 포함하는 발광 다이오드 칩(100)이 실장되어 있다.
이러한 발광 다이오드 패키지(700 또는 800)는, 도 7에 도시된 리드프레임이 없는 발광 다이오드 패키지(700) 또는 도 8에 도시된 리드프레임이 있는 발광 다이오드 패키지(800)일 수 있다. 따라서, 구체적인 설명은 생략한다.
또한, 발광 다이오드 패키지(700 또는 800) 내 실장된 발광 다이오드 칩(100)은, 이러한 발광 다이오드 칩(100)은, 도 2 내지 도 6을 참조하여 전술한 발광 다이오드 칩(100)과 동일하기 때문에, 구체적인 설명은 생략한다.
전술한 백라이트 유닛(1020)은, 광원의 설치 방법에 따라, 직하(Direct) 방식 BLU(Backlight Unit)일 수도 있고, 에지(Edge) 방식의 BLU일 수도 있다.
도 11은 실시예들에 따른 발광 다이오드 패키지(700 또는 800)을 광원으로서 활용한 백라이트 유닛(1020)을 나타낸 도면이다.
도 11의 (a)를 참조하면, 백라이트 유닛(1020)이 직하 방식 BLU인 경우, 백라이트 유닛(1020)에서 광원장치로서의 발광 다이오드 패키지(700 또는 800)는 액정표시패널(110)의 아래 쪽에 촘촘하게 위치하여 액정표시패널(1010)로 빛을 조사해준다.
도 11의 (b)를 참조하면, 백라이트 유닛(1020)이 에지 방식의 BLU인 경우, 백라이트 유닛(1020)은, 광원장치로서의 발광 다이오드 패키지(700 또는 800)가 액정표시패널(1010)의 측면에 위치하며, 도광판(LGP: Light Guide Panel, 1110) 및 반사판(1120) 등을 포함한다. 액정표시패널(1010)의 측면에 위치한 광원장치로서의 발광 다이오드 패키지(700 또는 800)에서 방출된 빛은 도광판(1110)을 따라 반사판(220)에 의해 반사되면서 액정표시패널(1010)로 조사된다.
전술한 바와 같이, 실시예들에 따른 발광 다이오드 칩(100)이 실장된 발광 다이오드 패키지(700 또는 800)를 백라이트 유닛(1020)의 광원으로 활용함으로써, 발광 다이오드 칩(100)에서 정전 방전이 발생하더라도, 이에 의한 발광 다이오드(110)가 손상되는 것을 방지할 수 있다. 또한, 백라이트 유닛(1020)이 손상되는 것을 막을 수 있다.
이상에서 설명한 바와 같은 본 실시예들에 의하면, 정전 방전 구조를 갖는 발광 다이오드 칩(100)을 제공할 수 있다.
또한, 본 실시예들에 의하면, 정전 방전(ESD)을 위해 제너 다이오드(120)가 내부에 형성된 발광 다이오드 칩(100)을 제공할 수 있다.
또한, 본 실시예들에 의하면, 정전 방전(ESD)을 위해 제너 다이오드를 내부에 형성하면서도, 소형 칩 구현이 가능한 콤팩트 한 구조를 갖는 발광 다이오드 칩(100)을 제공할 수 있다.
또한, 본 실시예들에 의하면, 공정이 용이한 정전 방전 구조를 갖는 발광 다이오드 칩(100)을 제공할 수 있다.
또한, 본 실시예들에 의하면, 정전 방전 구조를 갖는 발광 다이오드 칩(100)을 활용한 발광 다이오드 패키지(700, 800)를 제공할 수 있다.
또한, 본 실시예들에 의하면, 정전 방전 구조를 갖는 발광 다이오드 칩(100) 또는 이를 포함하는 발광 다이오드 패키지(700, 800)를 각 서브픽셀의 광원으로 활용하는 발광 다이오드 표시장치(900)를 제공할 수 있다.
또한, 본 실시예들에 의하면, 정전 방전 구조를 갖는 발광 다이오드 칩(100) 또는 이를 포함하는 발광 다이오드 패키지(700, 800)를 백라이트 유닛(1020)의 광원으로 활용하는 액정표시장치(1000)를 제공할 수 있다.
이상에서의 설명 및 첨부된 도면은 본 발명의 기술 사상을 예시적으로 나타낸 것에 불과한 것으로서, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자라면 본 발명의 본질적인 특성에서 벗어나지 않는 범위에서 구성의 결합, 분리, 치환 및 변경 등의 다양한 수정 및 변형이 가능할 것이다. 따라서, 본 발명에 개시된 실시예들은 본 발명의 기술 사상을 한정하기 위한 것이 아니라 설명하기 위한 것이고, 이러한 실시예에 의하여 본 발명의 기술 사상의 범위가 한정되는 것은 아니다. 본 발명의 보호 범위는 아래의 청구범위에 의하여 해석되어야 하며, 그와 동등한 범위 내에 있는 모든 기술 사상은 본 발명의 권리범위에 포함되는 것으로 해석되어야 할 것이다.
100: 발광 다이오드 칩
110: 발광 다이오드
120: 제너 다이오드
210: 사파이어 기판
220: n형 반도체층
230: p형 반도체층
270: n형 전극부
270_led_n: 발광 다이오드의 n형 전극
270_zener_p: 제너 다이오드의 p형 전극
280: p형 전극부
280_led_p: 발광 다이오드의 p형 전극
280_zener_n: 제너 다이오드의 n형 전극
700, 800: 발광 다이오드 패키지

Claims (9)

  1. 사파이어 기판;
    상기 사파이어 기판에 형성된 n형 반도체층;
    상기 n형 반도체층 상에 형성된 p형 반도체층;
    상기 n형 반도체층의 제1부분 및 상기 p형 반도체층의 제2부분과 연결된 n형 전극부;
    상기 p형 반도체층의 제1부분 및 상기 n형 반도체층의 제2부분과 연결된 p형 전극부; 및
    상기 n형 반도체층의 적어도 일부 및 상기 p형 반도체층의 적어도 일부를 관통하여 상기 사파이어 기판과 접촉하는 절연층을 포함하는 발광 다이오드 칩.
  2. 제1항에 있어서,
    상기 n형 반도체층의 제1부분 및 제2부분은 분리되어 있고, 상기 p형 반도체층의 제1부분 및 제2부분은 분리되어 있는 것을 특징으로 하는 것을 특징으로 하는 발광 다이오드 칩.
  3. 제1항에 있어서,
    상기 n형 전극부에서 상기 n형 반도체층의 제1부분과 연결된 부분은 발광 다이오드의 n형 전극 역할을 하는 부분이고,
    상기 n형 전극부에서 상기 p형 반도체층의 제2부분과 연결된 부분은 제너 다이오드의 p형 전극 역할을 하는 부분이며,
    상기 p형 전극부에서 상기 p형 반도체층의 제1부분과 연결된 부분은 상기 발광 다이오드의 p형 전극 역할을 하는 부분이고,
    상기 p형 전극부에서 상기 n형 반도체층의 제2부분과 연결된 부분은 상기 제너 다이오드의 n형 전극 역할을 하는 부분인 것을 특징으로 하는 발광 다이오드 칩.
  4. 제3항에 있어서,
    상기 발광 다이오드 및 상기 제너 다이오드는 병렬로 역방향으로 연결되고,
    정방향 전류 인가 시, 상기 발광 다이오드를 통해 정방향 전류가 흘러 상기 발광 다이오드가 발광하고,
    역방향 전류 인가 시, 상기 제너 다이오드를 통해 역방향 전류가 흘러 상기 발광 다이오드가 미 발광하는 것을 특징으로 하는 발광 다이오드 칩.
  5. 삭제
  6. 사파이어 기판과, 상기 사파이어 기판에 형성된 n형 반도체층과, 상기 n형 반도체층 상에 형성된 p형 반도체층과, 상기 n형 반도체층의 제1부분 및 상기 p형 반도체층의 제2부분과 연결된 n형 전극부와, 상기 p형 반도체층의 제1부분 및 상기 n형 반도체층의 제2부분과 연결된 p형 전극부; 및
    상기 n형 반도체층의 적어도 일부 및 상기 p형 반도체층의 적어도 일부를 관통하여 상기 사파이어 기판과 접촉하는 절연층을 포함하는 발광 다이오드 칩; 및
    상기 발광 다이오드 칩을 덮으면서 형성된 봉지층을 포함하는 발광 다이오드 패키지.
  7. 기판을 포함하는 리드프레임;
    상기 리드프레임의 상기 기판에 마운팅 된 발광 다이오드 칩; 및
    상기 발광 다이오드 칩을 덮으면서 형성된 봉지층을 포함하되,
    상기 발광 다이오드 칩은,
    사파이어 기판과, 상기 사파이어 기판에 형성된 n형 반도체층과, 상기 n형 반도체층 상에 형성된 p형 반도체층과, 상기 n형 반도체층의 제1부분 및 상기 p형 반도체층의 제2부분과 연결된 n형 전극부와, 상기 p형 반도체층의 제1부분 및 상기 n형 반도체층의 제2부분과 연결된 p형 전극부; 및
    상기 n형 반도체층의 적어도 일부 및 상기 p형 반도체층의 적어도 일부를 관통하여 상기 사파이어 기판과 접촉하는 절연층을 포함하는 발광 다이오드 패키지.
  8. 다수의 데이터 라인 및 다수의 게이트 라인이 형성되고, 다수의 서브픽셀이 형성된 표시패널;
    상기 다수의 데이터 라인을 구동하는 데이터 구동부; 및
    상기 다수의 게이트 라인을 구동하는 게이트 구동부를 포함하되,
    상기 다수의 서브픽셀 각각에 발광 다이오드 칩이 형성되고,
    상기 발광 다이오드 칩은,
    사파이어 기판;
    상기 사파이어 기판에 형성된 n형 반도체층;
    상기 n형 반도체층 상에 형성된 p형 반도체층;
    상기 n형 반도체층의 제1부분 및 상기 p형 반도체층의 제2부분과 연결된 n형 전극부;
    상기 p형 반도체층의 제1부분 및 상기 n형 반도체층의 제2부분과 연결된 p형 전극부; 및
    상기 n형 반도체층의 적어도 일부 및 상기 p형 반도체층의 적어도 일부를 관통하여 상기 사파이어 기판과 접촉하는 절연층을 포함하는 발광 다이오드 표시장치.
  9. 화상을 표시하는 액정표시패널; 및
    상기 액정표시패널로 광을 조사하기 위한 광원으로서 발광 다이오드 패키지를 포함하는 백라이트 유닛을 포함하고,
    상기 발광 다이오드 패키지는,
    사파이어 기판과, 상기 사파이어 기판에 형성된 n형 반도체층과, 상기 n형 반도체층 상에 형성된 p형 반도체층과, 상기 n형 반도체층의 제1부분 및 상기 p형 반도체층의 제2부분과 연결된 n형 전극부와, 상기 p형 반도체층의 제1부분 및 상기 n형 반도체층의 제2부분과 연결된 p형 전극부; 및
    상기 n형 반도체층의 적어도 일부 및 상기 p형 반도체층의 적어도 일부를 관통하여 상기 사파이어 기판과 접촉하는 절연층을 포함하는 발광 다이오드 칩이 실장된 액정표시장치.
KR1020140126115A 2014-09-22 2014-09-22 발광 다이오드 칩, 발광 다이오드 패키지 및 표시장치 KR102217631B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020140126115A KR102217631B1 (ko) 2014-09-22 2014-09-22 발광 다이오드 칩, 발광 다이오드 패키지 및 표시장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020140126115A KR102217631B1 (ko) 2014-09-22 2014-09-22 발광 다이오드 칩, 발광 다이오드 패키지 및 표시장치

Publications (2)

Publication Number Publication Date
KR20160035180A KR20160035180A (ko) 2016-03-31
KR102217631B1 true KR102217631B1 (ko) 2021-02-22

Family

ID=55651929

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140126115A KR102217631B1 (ko) 2014-09-22 2014-09-22 발광 다이오드 칩, 발광 다이오드 패키지 및 표시장치

Country Status (1)

Country Link
KR (1) KR102217631B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11961872B2 (en) 2020-04-29 2024-04-16 Seoul Viosys Co., Ltd. Unit pixel having light emitting devices and display apparatus having the same

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100448350B1 (ko) * 2004-03-13 2004-09-14 에피밸리 주식회사 Ⅲ-질화물계 발광 다이오드 및 그 제조 방법

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20100072970A (ko) * 2008-12-22 2010-07-01 엘지디스플레이 주식회사 백라이트 및 이를 구비한 액정표시소자

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100448350B1 (ko) * 2004-03-13 2004-09-14 에피밸리 주식회사 Ⅲ-질화물계 발광 다이오드 및 그 제조 방법

Also Published As

Publication number Publication date
KR20160035180A (ko) 2016-03-31

Similar Documents

Publication Publication Date Title
US10826015B2 (en) Organic light emitting display panel and organic light emitting display device
RU2680257C1 (ru) Светодиодный модуль, светодиодная панель и светодиодный экран
CN107785392B (zh) 显示装置
US20160190180A1 (en) Array substrate and display panel
US10551700B2 (en) Display apparatus including a backlight assembly
US11552127B2 (en) Top emission microLED display and bottom emission microLED display and a method of forming the same
TWI711199B (zh) 微發光二極體顯示面板
JP2008227423A (ja) 光源装置及び液晶表示装置
CN112799256B (zh) 透明显示面板以及包括透明显示面板的透明显示装置
JP2015201314A (ja) 発光素子表示装置
KR20210075441A (ko) 투명 표시 패널 및 이를 포함하는 투명 표시 장치
US9111889B2 (en) Display device
KR101838567B1 (ko) 액정표시장치 및 그 제조방법
KR20210074704A (ko) 투명 표시 패널 및 이를 포함하는 투명 표시 장치
KR20170122008A (ko) Led 디스플레이 장치, 백라이트 유닛 및 조명장치
KR20210130331A (ko) 표시장치
KR20210057993A (ko) 투명 표시 패널 및 이를 포함하는 투명 표시 장치
WO2019073680A1 (ja) 表示装置
KR102401089B1 (ko) 표시 장치
KR102217631B1 (ko) 발광 다이오드 칩, 발광 다이오드 패키지 및 표시장치
KR20200127863A (ko) 발광 다이오드 모듈
US20190326268A1 (en) Electronic device
KR20160001857A (ko) 발광다이오드 패키지 및 발광다이오드 표시장치
US20140353693A1 (en) Display panel driven by electrode wires
JP2015200765A (ja) 発光素子表示装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant