RU2680257C1 - Светодиодный модуль, светодиодная панель и светодиодный экран - Google Patents

Светодиодный модуль, светодиодная панель и светодиодный экран Download PDF

Info

Publication number
RU2680257C1
RU2680257C1 RU2018104444A RU2018104444A RU2680257C1 RU 2680257 C1 RU2680257 C1 RU 2680257C1 RU 2018104444 A RU2018104444 A RU 2018104444A RU 2018104444 A RU2018104444 A RU 2018104444A RU 2680257 C1 RU2680257 C1 RU 2680257C1
Authority
RU
Russia
Prior art keywords
led
integrated circuit
driver integrated
layer
composite layer
Prior art date
Application number
RU2018104444A
Other languages
English (en)
Inventor
И Линь
Original Assignee
И Линь
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by И Линь filed Critical И Линь
Application granted granted Critical
Publication of RU2680257C1 publication Critical patent/RU2680257C1/ru

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/06102—Disposition the bonding areas being at different heights
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H01L2224/48228—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item the bond pad being disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/4905—Shape
    • H01L2224/49051—Connectors having different shapes
    • H01L2224/49052—Different loop heights
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/49105—Connecting at different heights
    • H01L2224/49107—Connecting at different heights on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/10155—Shape being other than a cuboid
    • H01L2924/10157—Shape being other than a cuboid at the active surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Led Device Packages (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • General Engineering & Computer Science (AREA)
  • Illuminated Signs And Luminous Advertising (AREA)

Abstract

Настоящее изобретение относится к области светодиодных (LED) дисплеев. Предложены светодиодный (LED) модуль, светодиодная панель и светодиодный экран. Светодиодный модуль содержит композитный слой, по меньшей мере один набор светодиодных чипов, по меньшей мере одну драйверную интегральную схему (IС); при этом указанный композитный слой содержит подложку, расположенную на передней стороне; светодиодный чип и драйверная интегральная схема установлены на передней стороне композитного слоя, катод светодиодного чипа связан с драйверной интегральной схемой приклеенным золотым проводом, на передней стороне композитного слоя выполнено множество глухих отверстий. Анод светодиодного чипа связан с положительным электродом внутри композитного слоя через одно из глухих отверстий. Провод, идущий от ножки VDD драйверной интегральной схемы, связан с положительным электродом внутри композитного слоя по меньшей мере через одно из глухих отверстий. Провод, идущий от ножки GND драйверной интегральной схемы, связан с отрицательным электродом внутри композитного слоя через одно из глухих отверстий. По меньшей мере одна драйверная интегральная схема связана с другими драйверными интегральными схемами посредством сигнальной линии. Изобретение обеспечивает возможность значительно снизить сложность схемного рисунка на слое, светодиодный чип и драйверная интегральная схема могут быть установлены в указанном композитном слое с высокой плотностью, обеспечивая, таким образом, светодиодный экран с совершенным отображением, а поскольку размеры бескорпусного светодиодного чипа и бескорпусной драйверной интегральной схемы чрезвычайно малы и почти незаметны человеческому глазу, обеспечивается создание светодиодного экрана с высокой прозрачностью. 3 н. и 15 з.п. ф-лы, 9 ил.

Description

Область техники
[0001] Настоящее изобретение относится к области светодиодных (LED) дисплеев, а в частности - к светодиодному модулю, светодиодной панели и светодиодному экрану.
Предпосылки создания изобретения
[0002] Поскольку прозрачный светодиодный (LED) экран прозрачен, не создает помех по линии просмотра и обеспечивает прекрасное отображение, он становится все популярнее и все более широко применяется в предприятиях высокого уровня, таких как торговые центры, аэропорты, банки и фешенебельные магазины. Однако вследствие высокой сложности схем внутреннего управления в прозрачном светодиодном экране, для того, чтобы обеспечить хорошую прозрачность, необходимо не только обеспечить, чтобы базовая логическая схема управляла нормальной работой всех светодиодов, но и минимизировать преграду на линии просмотра, обусловленную техническими средствами, включая механические компоненты, печатную плату (РСВ), пластмассовый узел и некоторые электронные блоки, такие как драйверная интегральная схема (IC), светодиоды. Таким образом, чем выше плотность пикселей в светодиодном экране, тем труднее обеспечить прозрачность. Например, габариты обычного светодиодного корпуса составляют SMD3535 (размер по контуру: 3,5 мм ×3,5 мм), SMD3528 (размер по контуру: 3,5 мм ×2,8 мм) и SMD2121 (размер по контуру: 2,1 мм ×2,1 мм). Поскольку минимальные габариты корпуса драйверной интегральной схемы светодиодного экрана составляет 4 мм ×4 мм, то с учетом сложных соединений между сложными логическими схемами по существу невозможно обеспечить прозрачный светодиодный экран с шагом пикселей менее 5 мм
Сущность изобретения
[0003] Настоящее изобретение относится к светодиодному (LED) модулю, светодиодной панели и светодиодному экрану. В данном устройстве предусмотрен композитный слой, на котором выполнен проводящий слой и изолирующий слой, при этом на передней стороне композитного слоя установлены близко друг к другу светодиодный чип и драйверная интегральная схема, при этом светодиодный чип непосредственно связан с ближайшей драйверной интегральной схемой золотым проводом. При этом значительно снижается сложность схемного рисунка на слое; а светодиодный чип и драйверная интегральная схема могут быть установлены в указанном композитном слое с высокой плотностью, обеспечивая, таким образом, светодиодный экран с совершенным отображением; а поскольку размеры бескорпусного светодиодного чипа и бескорпусной драйверной интегральной схемы чрезвычайно малы и почти незаметны человеческому глазу, обеспечивается создание светодиодного экрана с высокой прозрачностью.
[0004] В одном аспекте настоящего изобретения предложен светодиодный модуль, который содержит композитный слой, по меньшей мере один набор светодиодных чипов, содержащий светодиодный чип, по меньшей мере одну драйверную интегральную схему; при этом указанный композитный слой содержит подложку, расположенную на передней стороне; светодиодный чип и драйверная интегральная схема установлены на передней стороне композитного слоя, провод, идущий от катода светодиодного чипа, связан с драйверной интегральной схемой; на передней стороне композитного слоя выполнены глухие отверстия, анод светодиодного чипа связан с положительным электродом внутри композитного слоя через одно из глухих отверстий; провод, идущий от ножки (VDD) питания драйверной интегральной схемы, связан с положительным электродом внутри композитного слоя через одно из глухих отверстий; провод, идущий от ножки (GND) земля драйверной интегральной схемы, связан с отрицательным электродом внутри композитного слоя через одно из глухих отверстий; по меньшей мере одна драйверная интегральная схема связана с другими подобными интегральными схемами посредством сигнальной линии.
[0005] В другом аспекте светодиодная панель содержит по меньшей мере два вышеуказанных светодиодного модуля.
[0006] В еще одном аспекте светодиодный экран содержит вышеуказанную светодиодную панель.
[0007] В вариантах выполнения настоящего изобретения имеется композитный слой, в котором расположены проводящий слой и изолирующий слой, при этом светодиодный чип и драйверная интегральная схема установлены на передней стороне композитного слоя и получают питание через проводящий слой в композитном слое, а изоляция между проводящими слоями обеспечивается с помощью изолирующего слоя; при этом драйверная интегральная схема и светодиодный чип установлены близко друг к другу и непосредственно связаны на коротком расстоянии приклеенным золотым проводом. В результате уменьшается сложность схемных соединений между драйверной интегральной схемой и светодиодным чипом, а светодиодный чип и драйверная интегральная схема могут быть установлены в композитном слое с высокой плотностью, обеспечивая светодиодный экран с совершенным отображением.
Краткое описание чертежей
[0008] Чтобы сделать описание технических решений настоящего изобретения понятным, ниже дано простое описание сопровождающих чертежей, которые являются частью настоящего документа.
[0009] На фиг. 1 показан вид спереди первого варианта выполнения светодиодного модуля согласно настоящему изобретению;
[0010] на фиг. 2 показан вид спереди второго варианта выполнения светодиодного модуля согласно настоящему изобретению;
[0011] на фиг. 3 схематично показано распределение электродов во втором варианте выполнения светодиодного модуля согласно настоящему изобретению;
[0012] на фиг. 4 схематично показана внутренняя структура для третьего варианта выполнения светодиодного модуля согласно настоящему изобретению;
[0013] на фиг. 5 показан вид спереди четвертого варианта выполнения светодиодного модуля согласно настоящему изобретению;
[0014] на фиг. 6 схематично показана внутренняя структура четвертого варианта выполнения светодиодного модуля согласно настоящему изобретению;
[0015] на фиг. 7 схематично показана внутренняя структура для пятого варианта выполнения светодиодного модуля согласно настоящему изобретению;
[0016] на фиг. 8 схематично показана маршрутизация сигнальной линии светодиодного модуля согласно настоящему изобретению;
[0017] на фиг. 9 схематично показана светодиодная панель согласно настоящему изобретению.
[0018] На чертежах обозначено: 10 - композитный слой; 11 - подложка; 12 электродный слой; 121 - положительный электрод; 122 - отрицательный электрод; 13 - первый изолирующий слой; 14 - третий изолирующий слой; 15 - второй изолирующий слой; 16 - слой сигнальной линии; 20 - драйверная интегральная схема; 21 - сигнальная ножка; 22 - сигнальная линия; 30 - светодиодный чип; 31 - провод; 40 - контактная площадка.
Подробное описание
[0019] Для более ясного понимания технической проблемы, технического решения и достигнутого технического эффекта ниже дано описание технических решений совместно с сопровождающими чертежами. Варианты выполнения настоящего изобретения в подробном описании являются просто частью вариантов выполнения настоящего изобретения, а не представляют собой все возможные варианты выполнения настоящего изобретения.
[0020] Специалистам должно быть очевидно, что шаг пикселей в экранах прозрачных светодиодов на рынке обычно выше 10 мм и шаг пикселей в некоторых светодиодных экранах может достигать 8 мм, но прозрачность таких светодиодных экранов не идеальна. В заявке на патент CN 200610164506.1 достигнуть высокой прозрачности позволяет использование технологии прозрачных проводящих пленок. Однако вследствие недостатков прозрачной проводящей пленки, таких как высокое сопротивление и большое падение напряжения, этот материал не может использоваться для формирования миниатюрных линий на плоскости, так как обычно используется медное покрытие в печатных платах, и не может нести сложный рисунок проводов на ограниченной площади, поэтому интервал между светодиодными чипами приходится увеличивать, обеспечивая выполнение лишь простых функций: освещения и показа простых букв. Что касается прозрачного светодиодного экрана, раскрытого в другой заявке на патент CN 201310011178, в котором драйверная интегральная схема (IC) расположена на горизонтально расположенной полосе светодиодов, он может нести сложную логическую схему при шаге пикселей, достигающем 8-мм или даже 5 мм. Однако, когда шаг пикселей становится меньше 5 мм, прозрачность становится чрезвычайно низкой, и светодиодный экран по существу перестает быть прозрачным.
[0021] Первый вариант выполнения настоящего изобретения
[0022] На фиг. 1 показан вид спереди первого варианта выполнения светодиодного модуля согласно настоящему изобретению. Как показано на фиг. 1, светодиодный модуль содержит композитный слой 10, по меньшей мере один набор светодиодных чипов со светодиодным чипом 30, по меньшей мере одну драйверную интегральную схему 20; при этом композитный слой 10 содержит подложку 11, расположенную на передней стороне;
[0023] светодиодный чип 30 и драйверная интегральная схема 20 установлены на передней стороне композитного слоя 10, провод 31, идущий от катода светодиодного чипа 30, связан с драйверной интегральной схемой 20; на передней стороне композитного слоя 10 выполнены глухие отверстия, анод светодиодного чипа 30, связан с положительным электродом 121 внутри композитного слоя 10 через одно из глухих отверстий; провод 31, идущий от ножки (VDD) питания драйверной интегральной схемы 20, связан с положительным электродом 121 внутри композитного слоя 10 через одно из глухих отверстий; провод 31, идущий от ножки (GND) земля драйверной интегральной схемы 20, связан с отрицательным электродом 121 внутри композитного слоя 10 через одно из глухих отверстий; при этом по меньшей мере одна или большее количество драйверных интегральных схем 20 связаны друг с другом посредством сигнальной линии 22.
[0024] Передняя сторона в этом техническом решении может относиться к стороне в направлении распространения излучаемого света, и направление, в котором излучается свет, взято в качестве опорного, чтобы отличить переднюю и тыльную части.
[0025] В этом техническом решении каждый набор светодиодных чипов соответствует драйверной интегральной схеме 20, при этом набор светодиодных чипов и драйверная интегральная схема 20 расположены в различных рядах и пространственно разделены в каждом ряду.
[0026] В этом техническом решении набор светодиодных чипов расположен в виде массива, при этом интервал между двумя соседними рядами равен интервалу между двумя соседними столбцами. Светоизлучающая группа сформирована наборами 2×1, 2×2 или 2×3 светодиодных чипов, при этом каждая светоизлучающая группа соответствует драйверной интегральной схеме 20, расположенной в центре плоскости светоизлучающей группы. В качестве опции, варианты выполнения настоящего изобретения согласно этому техническому решению описаны на примере светоизлучающей группы с распределением 2×2.
[0027] Композитный слой 10 является прозрачным композитным слоем 10. Композитный слой 10 содержит слоистую конструкцию, сформированную слоями из прозрачного проводящего или прозрачного изолирующего вещества, при этом прозрачное изолирующее вещество может быть полиэтилентерефталатом (PET), поливинилхлоридом (PVC), поликарбонатом (PC), полиэтиленом (РЕ), акриловой краской и т.д., а проводящее прозрачное вещество может быть прозрачной акриловой проводящей лентой, легированным оловом оксидом индия (ITO) и легированным цинком оксидом индия (IZO). Проводящее прозрачное вещество может быть прикреплено к поверхности соседнего изолирующего слоя.
[0028] Имеется прозрачный композитный слой 10, в котором имеется прозрачный проводник и прозрачный изолятор. Светодиодный чип 30 и драйверная интегральная схема 20 расположены на передней стороне прозрачного композитного слоя 10. Светодиодный чип 30 может быть электрически связан с драйверной интегральной схемой 20 посредством прозрачного проводника внутри прозрачного композитного слоя 10. Прозрачный изолятор обеспечивает изоляцию между прозрачными проводниками в различных слоях, при этом в области прозрачного композитного слоя 10 вне светодиодного чипа 30 и драйверной интегральной схемы 20 может быть достигнута полная прозрачность, и шаг пикселей в светодиодном экране составляет менее 5 мм при прозрачности больше 90%.
[0029] Варианты выполнения настоящего изобретения согласно этому техническому решению могут быть описаны на основе способа изготовления прозрачного композитного слоя 10.
[0030] В соответствующих технологиях создания светодиодного дисплея для отображения заранее заданного изображения в каждом пикселе имеется один или большее количество светодиодов. Однако из-за собственных размеров светодиода, пиксель светодиодного экрана, изготовленный с использованием соответствующей технологии, является слишком большим для создания резкого отображения. Кроме того, высокая прозрачность не будет достигнута из-за преграды, создаваемой светодиодом. В этом техническом решении каждый пиксель выполнен на основе миниатюрного светодиодного чипа 30, а не света от корпусированных светодиодов. В качестве опции светодиодный чип 30 может иметь размеры 0,15 мм × 0,15 мм, что обеспечивает создания резкого пикселя. Кроме того, бескорпусная неизолированная полупроводниковая пластина, которая имеет размеры менее чем 2 мм × 2 мм и совершенно незаметна человеческому глазу с некоторого расстояния, выполняет функцию драйверной интегральной схемы 20, что улучшает прозрачность. В техническом решении, показанном на фиг. 1, каждый пиксель содержит светодиодный чип 30, что обеспечивает создание простого светодиодного дисплея. Цвет светодиодного чипа 30 может быть красным, зеленым, синим или белым. Одноцветный светодиод может использоваться для создания информационного табло, отображающего простое содержание, и т.п.
[0031] В этом варианте выполнения настоящего изобретения светодиодный чип 30 и драйверная интегральная схема 20 могут получать питание посредством прозрачного проводника, расположенного в композитном слое 10; при этом передача сигналов между светодиодным чипом 30 и драйверной интегральной схемой 20 и передача сигналов между драйверными интегральными схемами 20 может быть достигнута посредством сигнальной линии 22, расположенной на передней стороне композитного слоя 10.
[0032] Светодиодный чип 30 и драйверная интегральная схема 20 могут быть установлены на подложке 11 с использованием процессов кристалл-на-плате (СОВ, chip-on-board) или кристалл-на-стекле (COG, chip-on-glass).
[0033] Передняя сторона подложки 11 покрыта прозрачным герметизирующим клеем. Прозрачный герметизирующий клей обычно может быть одним из таких материалов, как полиуретан (PU), эпоксидная смола, поливинилацетат.
[0034] Итак, предложен композитный слой 10, в котором имеется проводящий слой и изолирующий слой. Светодиодный чип 30 и драйверная интегральная схема 20 установлены на передней стороне композитного слоя 10. Это позволяет светодиодному чипу 30 быть непосредственно связанным с драйверной интегральной схемой 20, что позволяет избежать ситуации с обычным светодиодом, когда драйверная интегральная схема 20 связана со светодиодным чипом 30 посредством сложной цепи или многослойной печатной платы с двумя или более слоями, и позволяет драйверной интегральной схеме управлять светодиодным чипом 30 по наиболее прямому и кратчайшему пути, так чтобы светодиодный чип 30 и драйверная интегральная схема 20 были установлен на композитном слое 10 с высокой плотностью; при этом светодиодный чип 30 и драйверная интегральная схема 20 являются бескорпусными и установлены прямо на прозрачном композитном слое 10 с помощью процессов СОВ или COG и совсем не заметны вследствие своих крошечных размеров. Кроме того, в дисплее обеспечивается высокая прозрачность, высокая плотность и резкость.
[0035] Второй вариант выполнения настоящего изобретения
[0036] На фиг. 2 показан вид спереди второго варианта выполнения светодиодного модуля согласно настоящему изобретению, а на фиг. 3 схематично показано распределение электродов во втором варианте выполнения светодиодного модуля согласно настоящему изобретению. Как показано на фиг. 2, набор светодиодных чипов включает красный светодиодный (R-LED) чип, зеленый светодиодный (G-LED) чип и синий светодиодный (B-LED) чип.
[0037] Установка трех видов светодиодных чипов 30 обеспечивает создание множества цветов и цветного изображения.
[0038] В этом варианте выполнения настоящего изобретения композитный слой 10 дополнительно содержит электродный слой и изолирующий слой, которые последовательно размещены на тыльной стороне подложки 11.
[0039] В электродном слое имеются положительный электрод 121 и отрицательный электрод 122, а в подложке 11 выполнено множество глухих отверстий, который могут достигать положительного электрода 121 и отрицательного электрода 122.
[0040] Для работы драйверной интегральной схемы 20 и светодиодного чипа 30 на них необходимо подать питание через положительный электрод 121 и отрицательный электрод 122. Как показано на фиг. 3, электродный слой покрывает тыльную сторону подложки 11 не полностью, в то время как между подложкой 11 и изолирующим слоем имеются два независимых электрода (положительный электрод 121 и отрицательный электрод 122). Положительный электрод 121 и отрицательный электрод 122 могут находиться в одном слое и работать соответственно. Электродный слой, выполненный из прозрачного проводника, является очень тонким, поэтому для снижения сопротивления в цепи подачи питания, ширину электродного слоя обычно делают большой. В качестве опции ширина каждого электродного слоя может быть установлена равной приблизительно половине ширины подложки 11.
[0041] На фиг. 3 глухие отверстия, выполненные в подложке 11, доходят до положительного электрода 121 и отрицательного электрода 122, а две ножки питания драйверной интегральной схемы 20 связаны соответственно с положительным электродом 121 и отрицательным электродом 122 через глухие отверстия; при этом, конечно, анод светодиодного чипа 30 связан через глухое отверстие с положительным электродом 121.
[0042] Для обеспечения соединения драйверной интегральной схемы 20 и светодиодного чипа 30 с внутренней частью композитного слоя, у основания глухого отверстия может быть выполнена контактная площадка 40. Другими словами, каждая драйверная интегральная схема 20 и светодиодный чип 30 могут быть связаны с электродным слоем через контактную площадку 40. Провод 31 и сигнальная линия 22 связаны золотыми проводами. Золотой провод имеет чрезвычайно малый радиус и почти незаметен человеческому глазу. Соединение между светодиодным чипом 30 и драйверной интегральной схемой 20, соединение между светодиодным чипом 30 и внутренней частью композитного слоя 10 и соединение между драйверной интегральной схемой 20 и внутренней частью композитного слоя 10 - все выполнены золотыми проводами.
[0043] Третий вариант выполнения настоящего изобретения
[0044] На фиг. 4 схематично показана внутренняя структура для третьего варианта выполнения светодиодного модуля согласно настоящему изобретению. Принципиальная схема внутренней структуры этого варианта выполнения настоящего изобретения может осуществлена на основе распределения светодиодных чипов, изготовленных согласно второму варианту выполнения настоящего изобретения, показанному на фиг. 2. Как показано на фиг. 4, композитный слой 10 дополнительно содержит первый электродный слой, первый изолирующий слой 13, второй электродный слой и второй изолирующий слой 15, которые расположены последовательно на тыльной стороне подложки; один из первого электродного слоя и второго электродного слоя является положительным электродом 121, а другой - отрицательным электродом 122; глухие отверстия включают первое глухое отверстие и второе глухое отверстие, при этом первое глухое отверстие проходит через подложку 11 и достигает положительного электрода 121, второе глухое отверстие проходит через подложку 11 и достигает отрицательного электрода 122; провод 31, идущий от анода светодиодного чипа 30, связан с положительным электродом 121 через первое глухое отверстие; провод 31, идущий от ножки VDD драйверной интегральной схемы 20, связан с положительным электродом 121 через первое глухое отверстие; провод, идущий от ножки GND драйверной интегральной схемы 20, связан с отрицательным электродом 122 через второе глухое отверстие.
[0045] Следует отметить, что фиг. 4 не представляет собой сечения в специфическом месте на фиг. 2, а просто является диаграммой внутренней структуры технического решения для второго варианта выполнения настоящего изобретения. На чертеже показана глубина глухого отверстия и соединения между соответствующим электродным слоем и драйверной интегральной схемой 20 или светодиодным чипом. В этом техническом решении все соединения с внутренней частью композитного слоя 10 выполнены через контактные площадки 40. В техническом решении, показанном на фиг. 4, первый электродный слой является положительным электродом 121, а второй электродный слой является отрицательным электродом 122; и они взаимозаменяемы, то есть, первый электродный слой может быть отрицательным электродом 122, а второй электродный слой может быть положительным электродом 121.
[0046] Четвертый вариант выполнения настоящего изобретения
[0047] На фиг. 5 и фиг. 6 показаны вид спереди и внутренняя структура четвертого варианта выполнения светодиодного модуля согласно настоящему изобретению. Как показано на фиг. 5, каждые пять наборов светодиодных чипов формируют светоизлучающую группу, при этом каждая светоизлучающая группа соответствует драйверной интегральной схеме 20, а вся светоизлучающая группа установлена в двух соседних рядах, при этом один из этих двух соседних рядов содержит два набора светодиодных чипов, а другая содержит три набора светодиодных чипов, и драйверная интегральная схема 20 установлена между этими двумя соседними рядами.
[0048] Драйверная интегральная схема 20 приводит в действие пять групп светодиодных чипов, по три набора светодиодных чипов в каждой группе, при этом места расположения управляемых светодиодов, приводимых в действие двумя соседними драйверными интегральными схемами 20, расположены крест-накрест, как показано в фиг. 5. Практическое значение такого драйверного режима состоит в том, что, поскольку обычная драйверная интегральная схема 20 имеет 16 каналов для привода светодиодных чипов 30, в случае 5-ти групп управляемых наборов светодиодных чипов необходимо 15 каналов, в то время как в случае группы из 2×3 управляемых светодиодных чипов необходимо 18 каналов, а 16 каналов недостаточно. Конечно, если требуется управлять работой группы из 2×3 светодиодных чипов, можно изготовить драйверную интегральную схему 20 с 18 каналами.
[0049] Среди распределений (включая распределения 2+3 и 2×1) наборов «драйверная интегральная схема-набор светодиодных чипов» в этом варианте выполнения настоящего изобретения для маршрутизации сигнальной линии 22 удобно только направление относительно драйверной интегральной схемы 20. Когда множество светодиодных модулей формируют большую светодиодную панель, светодиодные модули могут идти только вдоль горизонтального или вертикального направления, и расширение вдоль другого направления ограничено набором светодиодных чипов в том же направлении. В этой ситуации была предложена внутренняя структура, как показано на фиг. 6, и выполнена маршрутизация.
[0050] Как показано на фиг. 6, композитный слой 10 дополнительно содержит первый электродный слой, первый изолирующий слой 13, второй электродный слой и второй изолирующий слой 15, которые расположены последовательно на тыльной стороне подложки; один из первого электродного слоя и второго электродного слоя является положительным электродом 121, а другой - отрицательным электродом 122; глухие отверстия включают первое глухое отверстие и второе глухое отверстие, при этом первое глухое отверстие проходит через подложку 11 и достигает положительного электрода 121, второе глухое отверстие проходит через подложку 11 и достигает отрицательного электрода 122; провод 31, идущий от анода светодиодного чипа 30, связан с положительным электродом 121 через первое глухое отверстие; провод 31, идущий от ножки VDD драйверной интегральной схемы 20, связан с положительным электродом 121 через первое глухое отверстие; провод 31, идущий от ножки GND драйверной интегральной схемы 20, связан с отрицательным электродом 122 через второе глухое отверстие; композитный слой дополнительно содержит третий изолирующий слой 14 и сигнальный слой 16, который изолирован от первого электродного слоя или второго электродного слоя третьим изолирующим слоем 14; глухие отверстия включают третье глухое отверстие, которое проходит через подложку 11 и достигает слоя 16 сигнальной линии; сигнальная линия расположена в слое сигнальной разводки в слое 16 сигнальной линии, провод 31, идущий от сигнальной ножки 21 драйверной интегральной схемы 20, связан со слоем сигнальной разводки через третье глухое отверстие.
[0051] Когда сигнальная линия 22 расположена в композитном слое 10, сигнальная линия 22 представляет собой лишь тонкую прозрачную проводящую пленку. Чтобы понизить ее сопротивление, ширина сигнальной линии 22 может быть увеличена с формированием слоя сигнальной разводки.
[0052] Поскольку сигнальная линия 22 драйверной интегральной схемы 20 содержит по меньшей мере две линии, можно выполнить по меньшей мере два слоя 16 сигнальной линии, и по меньшей мере два третьих изолирующих слоя 14. Каждая сигнальная линия 22 может формировать слой 16 сигнальный линии, который изолирован от других проводящих слоев третьим изолирующим слоем 14.
[0053] На практике положительный электрод 121, отрицательный электрод 122 и два слоя 16 сигнальной линии не имеют порядка - который раньше, а который позже - в абсолютном смысле. Они лишь должны быть изолированы друг от друга изолирующими слоями и связаны с соответствующими компонентами через глухие отверстия.
[0054] Конечно, обеспечить передачу сигналов через слои со встроенными сигнальными линиями может расположение светодиодного чипа согласно второму варианту выполнения настоящего изобретения или же другое, неописанное расположение светодиодного чипа.
[0055] Пятый вариант выполнения настоящего изобретения
[0056] На фиг. 7 схематично показана внутренняя структура для пятого варианта выполнения светодиодного модуля согласно настоящему изобретению. Как показано на фиг. 7, красный (R) светодиодный чип установлен на первой контактной площадке 40, соответствующей первому глухому отверстию с помощью серебряного клея; зеленый (G) светодиодный чип и синий (В) светодиодный чип установлены на первой контактной площадке 40, соответствующей первому глухому отверстию с помощью изолирующего клея.
[0057] Поскольку контактная площадка 40 и светодиодный чип 30 непрозрачны, установка светодиодного чипа 30 на контактной площадке 40 может улучшить прозрачность. Непрозрачная площадка 40 может дополнительно блокировать свет, излучаемый светодиодным чипом 30 через композитный слой 10 в направлении тыльной стороны экрана. Когда это техническое решение применено в зданиях, можно эффективно предотвратить выход света, излучаемого экраном, во внутреннее пространство здания. При этом контактная площадка, представляющая собой механический компонент, изготовленный из металла, может обеспечить хорошее рассеяние тепла из светодиодного чипа 30.
[0058] Следует отметить, что расположение светодиодного чипа 30 на контактной площадке 40 не является каким-то специфическим фактором для расположения светодиодных чипов 30. При любом расположении глухие отверстия позволят установить светодиодные чипы 30 на соответствующих контактных площадках и обеспечить получение конструктивных преимуществ, даваемых этим вариантом выполнения настоящего изобретения.
[0059] Если суммировать сказанное, для облегчения последующей сборки светодиодный модуль может быть снабжен наборами светодиодных чипов в максимальном возможном количестве. Как показано на фиг. 8, драйверные интегральные схемы 20 могут располагаться «зигзагообразно» один за другим с формированием однонаправленной сигнальной линии, обеспечивая, таким образом, передачу и отображение графических данных.
[0060] Кроме того, настоящее изобретение относится к светодиодной панели, которая содержит по меньшей мере два вышеуказанных светодиодных модуля. Светодиодные модули расположены последовательно, как показано в фиг. 9.
[0061] Светодиодные модули могут быть последовательно связаны «зигзагообразно» с формированием однонаправленной сигнальной линии. Альтернативно, каждый светодиодный модуль может быть связан с сигнальной шиной и иметь доступ к сигналам.
[0062] Наконец, предложен светодиодный экран, в котором установлена светодиодная панель, как показано на фиг. 9.
[0063] Выше описаны технические принципы настоящего изобретения в комбинации с дополнительными вариантами выполнения настоящего изобретения. Эти описания призваны пояснить принципы настоящего изобретения и не должны считаться ограничивающими объем изобретения.
Промышленная применимость
[0064] Настоящее изобретение относится к светодиодному модулю, светодиодной панели и светодиодному экрану. Предлагаемое техническое решение обеспечивает создание полно-прозрачного светодиодного экрана с резко улучшенной прозрачностью и повышенной плотностью пикселей.

Claims (21)

1. Светодиодный (LED) модуль, содержащий:
композитный слой (10), по меньшей мере один набор светодиодных чипов со светодиодным чипом (30) и по меньшей мере одну драйверную интегральную схему (IC) (20),
при этом указанный композитный слой (10) содержит подложку (11), расположенную на передней стороне, светодиодный чип (30) и драйверная интегральная схема (20) установлены на передней стороне композитного слоя (10); провод (31), идущий от катода светодиодного чипа (30), связан с драйверной интегральной схемой (20); на передней стороне композитного слоя (10) выполнено множество глухих отверстий, анод светодиодного чипа (30) связан с положительным электродом (121) внутри композитного слоя (10) через одно из глухих отверстий; провод (31), идущий от ножки VDD драйверной интегральной схемы (20), связан с положительным электродом (121) внутри композитного слоя (10) через одно из глухих отверстий; провод (31), идущий от ножки GND драйверной интегральной схемы (20), связан с отрицательным электродом (122) внутри композитного слоя (10) через одно из глухих отверстий; по меньшей мере одна драйверная интегральная схема (20) связана с другими драйверными интегральными схемами посредством сигнальной линии (22).
2. Светодиодный модуль по п. 1, в котором композитный слой (10) является прозрачным композитным слоем.
3. Светодиодный модуль по п. 2, в котором каждый набор светодиодных чипов соответствует драйверной интегральной схеме (20), при этом набор светодиодных чипов и драйверная интегральная схема (20) расположены в различных рядах и пространственно разделены в каждом ряду.
4. Светодиодный модуль по п. 2, который содержит множество наборов светодиодных чипов, расположенных в виде массива.
5. Светодиодный модуль по п. 4, в котором каждый набор из 2×1, 2×2 или 2×3 светодиодных чипов образует светоизлучающую группу, при этом каждая светоизлучающая группа соответствует драйверной интегральной схеме (20), а драйверная интегральная схема (20) расположена в центре плоскости светоизлучающей группы.
6. Светодиодный модуль по п. 4, в котором каждые 5 наборов светодиодных чипов формируют светодиодную группу, при этом каждая светодиодная группа соответствует драйверной интегральной схеме (20) и расположена в двух соседних рядах, при этом один ряд содержит два набора светодиодных чипов, другой ряд содержит три набора светодиодных чипов, а драйверная интегральная схема (20) установлена между двумя соседними рядами.
7. Светодиодный модуль по любому из пп. 1-6, в котором драйверная интегральная схема (20) является бескорпусной неизолированной полупроводниковой пластиной.
8. Светодиодный модуль по любому из пп. 1-6, в котором провод (31) и сигнальная линия (22) представляют собой приклеенные золотые провода.
9. Светодиодный модуль по любому из пп. 1-6, в котором композитный слой (10) дополнительно содержит электродный слой и второй изолирующий слой (15), которые расположены последовательно на тыльной стороне подложки (11);
при этом положительный электрод (121) и отрицательный электрод (122) выполнены в электродном слое, и в подложке (11) имеется множество глухих отверстий, которые достигают положительного электрода (121) или отрицательного электрода (122).
10. Светодиодный модуль по любому из пп. 1-6, в котором композитный слой (10) дополнительно содержит первый электродный слой, первый изолирующий слой (13), второй электродный слой и второй изолирующий слой (15), которые расположены последовательно на тыльной стороне подложки (11); при этом один из первого электродного слоя и второго электродного слоя является положительным электродом (121), а другой является отрицательным электродом (122); глухие отверстия включают первое глухое отверстие и второе глухое отверстие, при этом первое глухое отверстие проходит через подложку (11) и достигает положительного электрода (121), второе глухое отверстие проходит через подложку (11) и достигает отрицательного электрода (122); провод (31), идущий от анода светодиодного чипа (30), связан с положительным электродом через первое глухое отверстие; провод (31), идущий от ножки VDD драйверной интегральной схемы (20), связан с положительным электродом (121) через первое глухое отверстие; провод (31), идущий от ножки GND драйверной интегральной схемы (20), связан с отрицательным электродом (122) через второе глухое отверстие.
11. Светодиодный модуль по любому из пп. 1-6, в котором композитный слой (10) дополнительно содержит первый электродный слой, первый изолирующий слой (13), второй электродный слой и второй изолирующий слой (15), которые расположены последовательно на тыльной стороне подложки (11); при этом один из первого электродного слоя и второго электродного слоя является положительным электродом (121), а другой - отрицательным электродом (122); глухие отверстия включают первое глухое отверстие и второе глухое отверстие, при этом первое глухое отверстие проходит через подложку (11) и достигает положительного электрода (121), второе глухое отверстие проходит через подложку (11) и достигает отрицательного электрода (122); провод (31), идущий от анода светодиодного чипа (30), связан с положительным электродом через первое глухое отверстие; провод, (31) идущий от ножки VDD драйверной интегральной схемы (20), связан с положительным электродом (121) через первое глухое отверстие; провод (31), идущий от ножки GND драйверной интегральной схемы (20), связан с отрицательным электродом (122) через второе глухое отверстие; при этом светодиодный модуль дополнительно содержит третий изолирующий слой (14) и слой (16) сигнальной линии, который изолирован от первого электродного слоя или второго электродного слоя третьим изолирующим слоем (14); глухие отверстия включают третье глухое отверстие, которое проходит через подложку (11) и достигает слоя (16) сигнальной линии; сигнальная линия (22) представляет собой слой сигнальной разводки, расположенный в слое (16) сигнальной линии, провод (31), идущий от сигнальной ножки (21) драйверной интегральной схемы (20), связан со слоем сигнальной разводки через третье глухое отверстие.
12. Светодиодный модуль по п. 11, в котором композитный слой (10) содержит по меньшей мере два слоя (16) сигнальной линии и по меньшей мере два третьих изолирующих слоя (14).
13. Светодиодный модуль по п. 11, в котором у основания каждого глухого отверстия выполнена контактная площадка (40), а провод (31) электрически связан с композитным слоем (10) через контактную площадку (40).
14. Светодиодный модуль по п. 13, в котором набор светодиодных чипов содержит красный светодиодный (R-LED) чип, зеленый светодиодный (G-LED) чип и синий светодиодный (B-LED) чип.
15. Светодиодный модуль по п. 14, в котором красный светодиодный чип установлен на первой контактной площадке, соответствующей первому глухому отверстию, путем приклеивания серебряным клеем; зеленый светодиодный чип и синий светодиодный чип установлены на первой контактной площадке, соответствующей первому глухому отверстию, путем приклеивания изолирующим клеем.
16. Светодиодный модуль по п. 1, в котором светодиодный чип (30) и драйверная интегральная схема (20) установлены на подложке (11) с использованием процесса кристалл-на-плате (СОВ) или кристалл-на-стекле (COG), при этом передняя сторона подложки (11) покрыта прозрачным изолирующим клеем.
17. Светодиодная панель, содержащая по меньшей мере два светодиодных модуля по любому из пп. 1-16.
18. Светодиодный экран, содержащий светодиодную панель по п. 17.
RU2018104444A 2015-07-09 2016-09-09 Светодиодный модуль, светодиодная панель и светодиодный экран RU2680257C1 (ru)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
CN201510400412.9 2015-07-09
CN201510400412.9A CN104979326B (zh) 2015-07-09 2015-07-09 Led发光组件、led发光面板和led显示屏
PCT/CN2016/098611 WO2017005225A2 (zh) 2015-07-09 2016-09-09 Led发光组件、led发光面板和led显示屏

Publications (1)

Publication Number Publication Date
RU2680257C1 true RU2680257C1 (ru) 2019-02-19

Family

ID=54275696

Family Applications (1)

Application Number Title Priority Date Filing Date
RU2018104444A RU2680257C1 (ru) 2015-07-09 2016-09-09 Светодиодный модуль, светодиодная панель и светодиодный экран

Country Status (6)

Country Link
US (1) US10388638B2 (ru)
EP (1) EP3321961A4 (ru)
JP (1) JP6533624B2 (ru)
CN (1) CN104979326B (ru)
RU (1) RU2680257C1 (ru)
WO (1) WO2017005225A2 (ru)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
RU2739704C1 (ru) * 2020-09-29 2020-12-28 Дмитрий Николаевич Карпенко Устройство и система модульного равномерного освещения

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104979326B (zh) * 2015-07-09 2017-12-05 深圳市晶泓科技有限公司 Led发光组件、led发光面板和led显示屏
WO2017020300A1 (zh) 2015-08-06 2017-02-09 林谊 Led像素点、发光组件、发光面板和显示屏
FR3069089B1 (fr) * 2017-07-13 2019-08-09 Thales Afficheur transparent a matrice active comportant des pixels emissifs a diodes electroluminescentes colorees
CN109272877A (zh) * 2018-07-31 2019-01-25 深圳市创显光电有限公司 一种高集成度的led显示装置
CN109087910A (zh) * 2018-08-10 2018-12-25 深圳市晶泓科技有限公司 一种led发光组件、led发光面板以及led显示屏
CN109103176A (zh) * 2018-08-10 2018-12-28 深圳市晶泓科技有限公司 一种led发光组件、led发光面板以及led显示屏
WO2020049397A1 (ja) * 2018-09-07 2020-03-12 株式会社半導体エネルギー研究所 表示装置、表示モジュール、及び電子機器
US20220131058A1 (en) * 2019-03-28 2022-04-28 Signify Holding B.V. Multi-layer pcb stack for color mixing
CN110838266A (zh) * 2019-11-20 2020-02-25 江苏上达电子有限公司 基于内埋晶体管高分辨率点阵式电子驱动基板设计方法
TWI715323B (zh) * 2019-12-02 2021-01-01 友達光電股份有限公司 顯示裝置
CN113724633A (zh) * 2020-05-26 2021-11-30 京东方科技集团股份有限公司 一种驱动芯片及显示装置
CN212160297U (zh) 2020-06-30 2020-12-15 京东方科技集团股份有限公司 灯板和显示装置
CN111653556B (zh) * 2020-07-09 2024-06-04 李�浩 一种可视有色线路透明发光组件
KR20220069690A (ko) * 2020-11-20 2022-05-27 삼성전자주식회사 디스플레이 모듈, 디스플레이 장치 및 그 제조방법
CN214147795U (zh) * 2021-01-11 2021-09-07 黄萍 信号串联的移位寄存贴片发光二极管灯珠用印制电路板
CN112802406B (zh) * 2021-02-02 2024-10-01 大连集思特科技有限公司 一种异形柔性led透明显示屏控制系统
CN112992879B (zh) * 2021-02-10 2023-10-17 Tcl华星光电技术有限公司 阵列基板、背光模组及显示面板
CN113113526B (zh) * 2021-04-16 2022-11-25 安徽精卓光显技术有限责任公司 一种小尺寸led透明显示屏及其生产方法
CN113809063A (zh) * 2021-09-17 2021-12-17 深圳市兆驰晶显技术有限公司 一种微间距led灯板及led灯板晶元植入方法
CN114677927B (zh) 2022-03-16 2023-08-22 Tcl华星光电技术有限公司 显示面板
CN116612714A (zh) * 2022-03-27 2023-08-18 深圳市美矽微半导体有限公司 一种led载板及其显示设备
CN118679589A (zh) * 2023-01-17 2024-09-20 京东方科技集团股份有限公司 布线基板及电子装置

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20060079984A (ko) * 2005-01-04 2006-07-07 삼성전자주식회사 커팅 패턴이 형성된 가요성 인쇄회로기판용 원판 및 이를커팅한 가요성 인쇄회로기판을 구비한 평판표시장치
JP2010058619A (ja) * 2008-09-02 2010-03-18 Honda Motor Co Ltd 車両用操舵装置
US20100172098A1 (en) * 2009-01-08 2010-07-08 Nobuyuki Isoshima Image display
RU2467365C2 (ru) * 2008-10-07 2012-11-20 Шарп Кабусики Кайся Дисплейное устройство, способ для его изготовления и подложка с активной матрицей
RU2483389C2 (ru) * 2008-11-19 2013-05-27 Шарп Кабусики Кайся Подложка схемы, дисплейная панель и дисплейное устройство
CN103811529A (zh) * 2012-11-06 2014-05-21 三星显示有限公司 显示面板、薄膜覆晶及包括该面板和薄膜覆晶的显示装置

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2942398B2 (ja) * 1991-09-17 1999-08-30 電気化学工業株式会社 マトリックス回路基板
US7579629B2 (en) 2003-04-01 2009-08-25 Sharp Kabushiki Kaisha Light-emitting apparatus package, light-emitting apparatus, backlight apparatus, and display apparatus
CN2817077Y (zh) 2005-03-23 2006-09-13 柯雅慧 二极管封装结构
CN100550370C (zh) * 2006-09-29 2009-10-14 宝创科技股份有限公司 发光二极管发光装置的平面结构
US20080151143A1 (en) 2006-10-19 2008-06-26 Intematix Corporation Light emitting diode based backlighting for color liquid crystal displays
US8094102B2 (en) * 2009-01-18 2012-01-10 Apa Electronic Co.,Ltd. Single full-color LED with driving mechanism
US8322882B2 (en) * 2010-09-22 2012-12-04 Bridgelux, Inc. Flexible distributed LED-based light source and method for making the same
CN202282120U (zh) * 2011-09-14 2012-06-20 北京富卓电子科技股份有限公司 高清led矩阵显示屏
CN202551491U (zh) * 2012-03-23 2012-11-21 深圳市三德冠精密电路科技有限公司 一种用于制作连续led灯条的柔性线路板
JP6133856B2 (ja) * 2012-06-07 2017-05-31 四国計測工業株式会社 Ｌｅｄ照明モジュールおよびｌｅｄ照明装置
CN103065560B (zh) * 2013-01-11 2015-09-09 深圳市晶泓科技有限公司 一种led显示屏显示单元及其生产方法
US8916902B2 (en) * 2013-04-17 2014-12-23 Ubleds Co., Ltd. LED module packaging structure with an IC chip
JP6128046B2 (ja) * 2014-03-31 2017-05-17 ソニー株式会社 実装基板および電子機器
CN203800046U (zh) 2014-04-11 2014-08-27 广东威创视讯科技股份有限公司 一种灯驱合一的led封装器件
CN103996676B (zh) * 2014-06-05 2018-02-13 广东威创视讯科技股份有限公司 一种led封装结构
US9444015B2 (en) * 2014-06-18 2016-09-13 X-Celeprint Limited Micro assembled LED displays and lighting elements
CN204857715U (zh) * 2015-07-09 2015-12-09 林谊 Led发光组件、led发光面板和led显示屏
CN104979326B (zh) * 2015-07-09 2017-12-05 深圳市晶泓科技有限公司 Led发光组件、led发光面板和led显示屏
CN205016161U (zh) * 2015-08-06 2016-02-03 林谊 Led像素点、发光组件、发光面板和显示屏

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20060079984A (ko) * 2005-01-04 2006-07-07 삼성전자주식회사 커팅 패턴이 형성된 가요성 인쇄회로기판용 원판 및 이를커팅한 가요성 인쇄회로기판을 구비한 평판표시장치
JP2010058619A (ja) * 2008-09-02 2010-03-18 Honda Motor Co Ltd 車両用操舵装置
RU2467365C2 (ru) * 2008-10-07 2012-11-20 Шарп Кабусики Кайся Дисплейное устройство, способ для его изготовления и подложка с активной матрицей
RU2483389C2 (ru) * 2008-11-19 2013-05-27 Шарп Кабусики Кайся Подложка схемы, дисплейная панель и дисплейное устройство
US20100172098A1 (en) * 2009-01-08 2010-07-08 Nobuyuki Isoshima Image display
CN103811529A (zh) * 2012-11-06 2014-05-21 三星显示有限公司 显示面板、薄膜覆晶及包括该面板和薄膜覆晶的显示装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
RU2739704C1 (ru) * 2020-09-29 2020-12-28 Дмитрий Николаевич Карпенко Устройство и система модульного равномерного освещения
WO2022071832A1 (ru) * 2020-09-29 2022-04-07 Дмитрий Николаевич КАРПЕНКО Устройство и система модульного равномерного освещения

Also Published As

Publication number Publication date
WO2017005225A3 (zh) 2017-02-02
CN104979326B (zh) 2017-12-05
EP3321961A2 (en) 2018-05-16
WO2017005225A2 (zh) 2017-01-12
US20190107271A1 (en) 2019-04-11
JP6533624B2 (ja) 2019-06-19
EP3321961A4 (en) 2019-03-06
CN104979326A (zh) 2015-10-14
US10388638B2 (en) 2019-08-20
JP2018530792A (ja) 2018-10-18

Similar Documents

Publication Publication Date Title
RU2680257C1 (ru) Светодиодный модуль, светодиодная панель и светодиодный экран
RU2690769C1 (ru) Светодиодный пиксельный элемент, светоизлучающий компонент, светоизлучающая панель и экран дисплея
US20090251040A1 (en) Transparent electric sign and chip led applied thereto
US10424248B2 (en) Display panel and display device
CN111128048B (zh) 显示面板以及显示装置
KR20080029720A (ko) Ｌｅｄ 발광 장치의 플래인 구조체
CN113805378B (zh) 发光基板及显示装置
KR20200067996A (ko) 백라이트 장치
KR101838567B1 (ko) 액정표시장치 및 그 제조방법
US20230267873A1 (en) Driving circuit and display panel
CN111354867A (zh) 用于显示器的封装结构
KR102276372B1 (ko) 초박막 플렉시블 투명 디스플레이 장치 및 그의 제조 방법
KR100779950B1 (ko) 투명전광판 및 이에 사용되는 라인형성칩
KR20170041436A (ko) 플렉서블 엘이디 전광판 발광모듈
CN204857715U (zh) Led发光组件、led发光面板和led显示屏
KR101953212B1 (ko) Led 전광판
JP6872769B2 (ja) Ｌｅｄディスプレイ装置
KR102162880B1 (ko) 투명 디지털 사이니지 디스플레이 및 그를 위한 선 저항이 감소된 인쇄회로기판
KR102217631B1 (ko) 발광 다이오드 칩, 발광 다이오드 패키지 및 표시장치
CN216435443U (zh) 一种高亮度的led透明显示屏
US12092924B2 (en) Display apparatus
KR20170085848A (ko) 플렉서블 led 전광판 모듈
JP6904551B2 (ja) Ｌｅｄディスプレイ装置
KR20240011519A (ko) 디스플레이 모듈 및 디스플레이 모듈을 포함한 디스플레이 장치
CN116913943A (zh) 一种显示面板及显示装置

Legal Events

Date Code Title Description
MM4A The patent is invalid due to non-payment of fees

Effective date: 20200910