JP3559435B2 - 半導体発光素子 - Google Patents
半導体発光素子 Download PDFInfo
- Publication number
- JP3559435B2 JP3559435B2 JP27104097A JP27104097A JP3559435B2 JP 3559435 B2 JP3559435 B2 JP 3559435B2 JP 27104097 A JP27104097 A JP 27104097A JP 27104097 A JP27104097 A JP 27104097A JP 3559435 B2 JP3559435 B2 JP 3559435B2
- Authority
- JP
- Japan
- Prior art keywords
- light emitting
- lead
- type layer
- conductivity type
- chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/12—Passive devices, e.g. 2 terminal devices
- H01L2924/1204—Optical Diode
- H01L2924/12041—LED
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
- H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
Landscapes
- Led Device Packages (AREA)
- Led Devices (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は半導体発光素子に関する。さらに詳しくは、発光素子チップに逆方向電圧が印加される場合にも発光素子チップがその逆方向電圧により破壊しないように保護素子が設けられている半導体発光素子に関する。
【０００２】
【従来の技術】
従来、半導体発光素子は、ｐ形層とｎ形層とが直接接合してｐｎ接合を形成するか、その間に活性層を挟持してダブルヘテロ接合を形成して構成され、ｐ形層とｎ形層との間に順方向の電圧が印加されることにより、ｐｎ接合部または活性層で発光する。このような発光素子は、たとえば図１０に示されるように、半導体の積層体からなる発光素子チップ（以下、ＬＥＤチップという）３が第１のリード１の先端の湾曲状凹部にボンディングされ、一方の電極が第１のリード１と電気的に接続され、他方の電極が第２のリード２と金線４などにより電気的に接続されてその周囲がＬＥＤチップ３の光に対して透明な樹脂製のパッケージ５により覆われることにより形成されている。
【０００３】
このような発光素子は、ダイオード構造になっているため、逆方向の電圧が印加されても電流が流れない整流作用を利用して、直流電圧を両電極間に印加しないで交流電圧を印加することにより、交流で順方向電圧になる場合にのみ電流が流れて発光する光を利用する使用方法も採用されている。
【０００４】
【発明が解決しようとする課題】
通常の半導体発光素子は、電極間に１〜４Ｖ程度の電圧が印加されて発光する。しかし、発光素子として用いられるＧａＡｓ系やＧａＰ系やチッ化ガリウム系などの化合物半導体では、逆方向に印加される電圧に対して弱く、半導体層が破壊することがある。とくに、チッ化ガリウム系化合物半導体においては、その逆方向の耐圧が５０Ｖ程度と低く、またバンドギャップエネルギーが大きいため、ＧａＡｓ系などを用いた発光素子より動作電圧も高くなること、逆方向の印加電圧に対してとくに破壊しやすいこと、などのため交流電圧の印加で半導体発光素子が破損したり、その特性が劣化するという問題がある。
【０００５】
また、交流電圧を印加する駆動でなくても、外部からサージ電圧などの大きな電圧が印加される場合、順方向電圧でも化合物半導体の接合部は破壊されやすいという問題がある。
【０００６】
本発明はこのような問題を解決するためになされたもので、交流駆動などのため、半導体発光素子のｐ側電極とｎ側電極に対して逆電圧が印加される場合にも、破壊し難い半導体発光素子を提供することを目的とする。
【０００７】
本発明の他の目的は、外部からのサージなどの大きな入力が順方向で加わる場合でも、破壊し難い半導体発光素子を提供することにある。
【０００８】
本発明のさらに他の目的は、半導体発光素子内に保護素子を内蔵する具体的な構造の半導体発光素子を提供することにある。
【０００９】
【課題を解決するための手段】
本発明による半導体発光素子は、（ａ）基板上に発光層を形成すべく第１導電形層および第２導電形層を含むチッ化ガリウム系化合物半導体層が積層される発光素子チップと、（ｂ）前記第１導電形層および第２導電形層の間に電気的に接続されて前記発光部に印加され得る少なくとも逆方向電圧に対して前記発光部を保護する保護素子とを有し、前記発光素子チップが、第１のリードの先端部に形成された湾曲面を有する凹部の底面にマウントされると共に、第１導電形層に接続される電極が該第１のリードの凹部上面にワイヤボンディングにより接続され、前記保護素子が、前記第１のリードの凹部上面の一部に形成される鍔部の表面に第２導電形層に接続される電極が該鍔部と電気的に接続されるようにマウントされ、該保護素子の第１導電形層と接続される電極が第２のリードとワイヤボンディングにより接続されると共に、前記発光素子チップの第２導電形層に接続される電極がワイヤボンディングにより前記保護素子の第１導電形層に接続される電極または前記第２のリードと接続され、前記第１のリードに設けられる凹部と、前記鍔部と、前記第２リードとがほぼ直線状をなすように前記鍔部が形成されることにより構成されている。
【００１０】
ここに第１導電形および第２導電形とは、半導体の極性のｎ形およびｐ形のいずれか一方を第１導電形としたとき、他方のｐ形またはｎ形が第２導電形であることを意味する。また、保護素子とは、発光素子チップに印加され得る逆方向電圧を短絡したり、発光素子チップの動作電圧より高い所定の電圧以上の順方向電圧をショートさせ得る素子を意味し、ツェナーダイオードやトランジスタのダイオード接続、ＭＯＳＦＥＴのゲートとソースまたはドレインとを短絡した素子またはこれらの複合素子、ＩＣなどを含む。
【００１１】
この構造にすることにより、発光部の両導電形の半導体層に逆方向の電圧が印加されても保護素子部を介して容易に電流が流れて発光部には高い逆電圧は印加されない。この保護素子部に、たとえばシリコン半導体を用いた通常のダイオードを使用することにより、シリコンダイオードの順方向電圧（順方向の電圧の印加に対して電流が流れ始める電圧）は０．６Ｖ程度にできるため、発光部には殆ど逆方向電圧が印加されないで、逆電圧は直ちに解消される。しかし、発光部と同じ半導体材料を使用し、発光部とダイオード部とを１チップ化することもできる。
【００１３】
また、本発明による半導体発光素子の他の形態は、（ａ）基板上に発光層を形成すべく第１導電形層および第２導電形層を含むチッ化ガリウム系化合物半導体層が積層される発光素子チップと、（ｂ）前記第１導電形層および第２導電形層の間に電気的に接続されて前記発光部に印加され得る少なくとも逆方向電圧に対して前記発光部を保護する保護素子とを有し、前記発光素子チップが、第１のリードの先端部に形成された湾曲面を有する凹部の底面にマウントされると共に、第１導電形層に接続される電極が該第１のリードの凹部上面にワイヤボンディングにより接続され、前記保護素子が、先端部が分離溝により２つの領域に分離された第２のリードの一方の領域に、第１導電形層に接続される電極が該第２のリードと電気的に接続されるようにマウントされ、該保護素子の第２導電形層に接続される電極が前記第１のリードとワイヤボンディングにより接続されると共に、前記発光素子チップの第２導電形層に接続される電極がワイヤボンディングにより前記第２のリードの先端部の分離された他方の領域と接続される構造とされてもよい。
【００１５】
前記保護素子がツェナーダイオードであれば、発光素子チップに順方向にサージなどの高電圧が印加されてもツェナーダイオードのツェナー特性により、発光素子チップにダメージを与えることなく保護する。
【００１６】
前記発光素子チップがチッ化ガリウム系化合物半導体であれば、とくに逆電圧に弱く、また順方向でも高電圧の印加に弱いチッ化ガリウム系化合物半導体が用いられる半導体発光素子において、逆電圧やサージなどに対して保護されるため好ましい。ここにチッ化ガリウム系化合物半導体とは、ＩＩＩ 族元素のＧａとＶ族元素のＮとの化合物またはＩＩＩ 族元素のＧａの一部がＡｌ、Ｉｎなどの他のＩＩＩ 族元素と置換したものおよび／またはＶ族元素のＮの一部がＰ、Ａｓなどの他のＶ族元素と置換した化合物からなる半導体をいう。
【００１７】
【発明の実施の形態】
つぎに、図面を参照しながら本発明の半導体発光素子について説明をする。
【００１８】
本発明の半導体発光素子は、その一実施形態の断面説明図および平面説明図が図１に示されるように、第１のリード１の先端部の周囲に湾曲面を有する凹部１１内にＬＥＤチップ３がボンディングされ、一方の電極、たとえばｎ側電極３９は第１のリード１と電気的に接続され、他方の電極、たとえばｐ側電極３８が第２のリード２と金線４により電気的に接続されている。さらに、第１のリード１の先端部の鍔部１２に保護素子としてのダイオードチップ（以下、保護ダイオードチップという）５がその正電極（ｐ形層に接続される電極を意味する）が第１のリード１と電気的に接続されるようにボンディングされ、その負電極（ｎ形層に接続される電極を意味する）は第２のリード２と金線４により電気的に接続されている。そして、その周囲が樹脂製のパッケージ６により覆われている。
【００１９】
このＬＥＤチップ３と保護ダイオードチップ５の接続の関係を電源７と共に図２に等価回路で示す。図２に示されるように、本発明の半導体発光素子は、ＬＥＤチップ３のｐ側電極３８が保護ダイオードチップ５の負電極５９と電気的に接続され、ＬＥＤチップ３のｎ側電極３９が保護ダイオードチップ５の正電極５８と抵抗Ｒを介して電気的に接続されている。そして、それぞれの両電極が電源７の両電極端子７１、７２に接続されている。なお、抵抗Ｒは図１では省略されているが、順電圧または逆電圧の過電圧が印加された場合に、その電圧降下を負担する役割をし、設けられることが好ましい。この抵抗Ｒは、保護ダイオードチップ５の負電極５９側に設けられてもよい。
【００２０】
ＬＥＤチップ３は、たとえば青色系（紫外線から黄色）の発光色を有するチップの一例の断面図が図３に示されるように形成される。すなわち、たとえばサファイア（Ａｌ２ Ｏ３ 単結晶）などからなる基板３１の表面に、ＧａＮからなる低温バッファ層３２が０．０１〜０．２μｍ程度、クラッド層となるｎ形層３３が１〜５μｍ程度、ＩｎＧａＮ系（ＩｎとＧａの比率が種々変わり得ることを意味する、以下同じ）化合物半導体からなる活性層３４が０．０５〜０．３μｍ程度、ｐ形のＡｌＧａＮ系（ＡｌとＧａの比率が種々変わり得ることを意味する、以下同じ）化合物半導体層３５ａおよびＧａＮ層３５ｂからなるｐ形層（クラッド層）３５が０．２〜１μｍ程度、それぞれ順次積層されて、その表面に電流拡散層３７を介してｐ側電極３８が形成されている。また、積層された半導体層３３〜３５の一部が除去されて露出するｎ形層３３にｎ側電極３９が設けられることにより形成されている。
【００２１】
保護ダイオードチップ５は、通常のシリコン半導体などからなり、ｐｎ接合が形成されたダイオードが用いられる。このｐｎ接合は、一方の導電形の半導体層上に他方の導電形の半導体層をエピタキシャル成長して形成したものでもよく、また、一方の導電形の半導体層に他の導電形の不純物が拡散などにより導入されることにより形成されたものでもよい。さらに、半導体材料はシリコンでなくても化合物半導体で形成されたものでもよい。この場合、ヘテロ接合のｐｎ接合構造や、ダブルヘテロ接合構造でダイオードを形成したものでもよく、ダブルヘテロ接合にすれば順方向電圧を下げることができる。さらにチップ形状も円柱状や角形状など種々の形状のものを使用することができる。正電極および負電極が同一面に形成されればＬＥＤチップと向い合わせてバンプなどにより接続することができるし、両電極が上下両面に分離して設けられることにより、導電性のダイボンディング材によりダイパッドにＬＥＤチップと共にダイボンディングをするのに都合がよい。
【００２２】
このＬＥＤチップ３および保護ダイオードチップ５が図１に示されるように、第１のリード１の湾曲面を有する凹部１１および鍔部１２にそれぞれ銀ペーストなどの接着剤によりボンディングされ、前述のように、ＬＥＤチップ３のｎ側電極３９とｐ側電極３８が第１のリード１および第２のリード２と、保護ダイオードチップ５の負電極が第２のリードとそれぞれ金線４により連結されて電気的に接続されている。なお、保護ダイオードチップ５の正電極は導電性接着剤により直接第１のリードと電気的に接続されている。そして、これらの周囲がＬＥＤチップ３により発光する光を透過する透明または乳白色のエポキシ樹脂などによりモールドされることにより、パッケージ６で被覆された本発明の半導体発光素子が得られる。パッケージ６は、図１に示されるように、発光面側が凸レンズになるようにドーム形状に形成されることにより、ランプタイプの発光素子が得られる。
【００２３】
本発明の半導体発光素子によれば、図２にその等価回路が示されているように、ＬＥＤチップ３と並列に保護ダイオードチップ５が抵抗Ｒを介してその極性がＬＥＤチップ３と逆になるように接続されている。そのため、ＬＥＤチップ３を駆動する電源７が交流電源であっても、ＬＥＤチップ３に順方向の電圧になる位相のときは、保護ダイオードチップ５には逆方向電圧で電流は流れず、ＬＥＤチップ３に電流が流れて発光する。また、交流電源がＬＥＤチップ３に逆方向の電圧になる位相のときは、保護ダイオードチップ５を介して電流が流れる。そのため、交流電圧がＬＥＤチップ３に対して逆方向の電圧の位相となるときでも、ＬＥＤチップ３には保護ダイオードチップ５の順方向電圧より高い逆方向の電圧は印加されない。その結果、逆方向の電圧に対して弱いＬＥＤチップ３であってもＬＥＤチップ３に高い逆方向電圧が印加されず、ＬＥＤチップ３を破損したり、劣化させたりすることがない。この現象は、ＬＥＤチップ３の駆動が直流電源である場合に、外部から逆方向電圧のサージなどが入った場合でも、同様に保護ダイオードチップ５を介して放電し、ＬＥＤチップ３は逆方向の電圧に耐える必要がない。
【００２４】
本発明は、以上のように、ＬＥＤチップ３と保護ダイオードチップ５が逆方向で並列に接続されていることに特徴があるもので、その接続方法は種々変更し得る。たとえば図４（ａ）に示されるように、ＬＥＤチップ３のｐ側電極３８と保護ダイオードチップ５の負電極との間を金線４により接続し、さらに保護ダイオードチップ５の負電極と第２のリード２の先端との間を金線４により接続すれば、トータルの金線の長さを短くすることができる。また、図４（ｂ）に示されるように、保護ダイオードチップ５を第２のリード２の先端にボンディングをして、それぞれの電極を金線４により電気的に接続することもできる。この構造にすれば、第１のリード１の先端部を必要以上に大きくする必要がない。なお、図４で図１と同じ部分には同じ符号を付してある。
【００２５】
図５〜６は、図４のさらなる変形例で、図１に示されるように、保護ダイオードチップ５が設けられる鍔部１２が第２のリード２との対向部ではなく、第１および第２のリードを結ぶ線とずれた位置に鍔部１２が設けられ、その鍔部１２の表面に保護ダイオードチップ５が設けられている。このように第２のリード２と対向する側とずれた位置に設けられることにより、金線が重なり合うことがなく、金線同士の接触を防ぐことができる。すなわち、ダイオードチップ５を設ける鍔部１２は第１のリード１の先端部の凹部１１の上面のいずれかの場所に設けられればよい。
【００２６】
また、図６に示される例は、図４（ｂ）の変形例で、第２のリード２に保護ダイオードチップ５をマウントする場合で、狭い場所に保護ダイオードチップ５をマウントすると共にＬＥＤチップ３とのワイヤボンディングをしなければならない場合に、保護ダイオードチップ５をマウントする際のボンディング材がリード２上に流れるとワイヤボンディングの信頼性が低下するため、第２のリード２の上面に溝２３を形成し、第２のリード２の上面を２つの領域２ａ、２ｂに分割して、その一方の領域２ａに保護ダイオードチップ５をマウントし、他方の領域２ｂに金線４によりＬＥＤチップ３とのワイヤボンディングをするものである。このような構造にすることにより、狭い場所に保護ダイオードチップ５をマウントしながら、ワイヤボンディングの信頼性が向上する。
【００２７】
図７は本発明の半導体発光素子の別の実施形態を示す図である。この例は、ＬＥＤチップ８がサファイア基板上にチッ化ガリウム系化合物半導体が積層された青色系のＬＥＤではなく、ＧａＡｓやＧａＰなどの基板上にＡｌＧａＡｓ系（ＡｌとＧａの比率が種々変わり得ることを意味する、以下同じ）などの化合物半導体が積層される赤色系のＬＥＤなどのように、基板が導電性材料からなるものの例で、他は図１の例と同じで図１と同じ部分には同じ符号を付してある。この場合は、前述のように、ｎ側電極を第１のリード１と金線などによりワイヤボンディングをしなくても、第１のリード１の湾曲面を有する凹部１１に銀ペーストなどによりＬＥＤチップ８をボンディングするだけで、ｎ側電極と第１のリード１とが電気的にも接続される。その結果、図１の例と同様にＬＥＤチップ８に逆方向の極性の保護ダイオードチップ５が並列に接続された発光素子ランプが得られる。
【００２８】
図８〜９は、ランプタイプではなく、チップタイプの発光素子に本発明を適用した例を示す図である。図８（ａ）〜（ｂ）は、ＧａＡｓなどの導電性材料からなる基板上に半導体層が積層されたＬＥＤチップ８が保護ダイオードチップ５と共に設けられたチップ型発光素子の例の断面説明図およびその平面説明図である。図８（ａ）〜（ｂ）において、９１はセラミックスなどの絶縁性基板で、その表面に分離して設けられる第１の端子電極９２と接続される金属上にＬＥＤチップ８および保護ダイオードチップ５が並んでボンディングされ、それぞれの他方の電極である、たとえばｐ側電極８８および負電極５９が第２の端子電極９３に金線４などによりワイヤボンディングされて電気的に接続されている。そしてその周囲がＬＥＤチップ８で発光する光を透過させる材料からなるエポキシ樹脂などにより覆われてパッケージ９５が設けられることにより形成される。なお、図８（ａ）に示されるように、第１および第２の端子電極９２、９３が絶縁性基板９１の裏面に回り込むように形成されることにより、このチップ型発光素子を直接回路基板上などにハンダ付けすることができる。
【００２９】
このようなチップタイプの発光素子においても、各チップのボンディング位置や、ワイヤボンディングの方法には限定されない。すなわち、図８（ｃ）に示されるように、ＬＥＤチップ８のｐ側電極８８と保護ダイオード５の負電極５９とをまず金線４によりワイヤボンディングをし、ついで保護ダイオード５の負電極５９と第２の端子電極９３とを金線４によりワイヤボンディングすることにより、金線のトータルの長さを節約することができる。
【００３０】
図９は、チッ化ガリウム系化合物半導体がサファイア基板などの絶縁性基板上に積層されたＬＥＤチップ３が用いられている例で、図８（ｂ）と同様の平面説明図が示されている。この例では、前述の図１の例と同様に、ＬＥＤチップ３をボンディングしただけでは一方の電極、たとえばｎ側電極３９が第１の端子電極９２と電気的に接続されないため、ｎ側電極３９と第１の端子電極９２との間に金線４などによるワイヤボンディングがなされて電気的に接続されている。なお、この場合ＬＥＤチップ３を絶縁性基板９１上に直接マウントしてもよい。その他は図８に示される例と同じで、図８と同じ部分には同じ符号を付してその説明を省略する。
【００３１】
前述の各例では、保護素子部として通常のダイオードを使用したが、この保護素子部にツェナーダイオードを使用することにより、サージなどにより発光部に対して順方向に大きな静電気が入力された場合でも、その静電気は、ツェナーダイオードを介して放電され、ＬＥＤチップには過大電圧は印加されない。その結果、順方向に大きな電圧が印加されてもＬＥＤチップ３が破損することがなく、外部からのサージに対しても充分に保護される。なお、この場合、ツェナー電圧は、保護すべき電圧（破壊する可能性のある電圧）より低い電圧で決定される。また、ダイオードに限らず、トランジスタをダイオード接続したものや、ＭＯＳＦＥＴのゲートとソースまたはドレインとを接続したもの、またはこれらを組み合わせてツェナーダイオードと同様に両方向に保護する複合素子またはＩＣなど、ダイオードと同様にＬＥＤチップを保護することができる素子を使用することができる。保護素子の順方向特性は、保護されるＬＥＤチップの逆耐圧特性により決定され、その順方向電圧がＬＥＤチップの保護しようとする逆方向電圧より低い電圧になるものが選択される。
【００３２】
なお、前述に示される各例は、保護ダイオードチップとＬＥＤチップとがそれぞれ別々のチップの例であるが、保護ダイオード部がＬＥＤチップと同じ系統の半導体材料を用いて１チップで形成されていてもよい。また、前述の各例の電極間などの接続例は一例であって、他の接続方法でもよいことは言うまでもない。
【００３３】
【発明の効果】
本発明によれば、発光部に極性が逆方向の保護ダイオード部が並列に接続されているため、発光部に逆方向の電圧が入力されても逆方向電圧により破損したり、特性が劣化したりすることがない。その結果、とくに逆耐圧に弱いチッ化ガリウム系化合物半導体を用いる半導体発光素子であっても、交流駆動に対して何等差し支えがなく使用勝手がよいと共に、半導体発光素子の信頼性が向上したランプ型およびチップ型の半導体発光素子が得られる。
【００３４】
前述の保護ダイオードがツェナーダイオードであれば、発光部の順方向にサージなどによる過大電圧が入力されても発光部が保護され、半導体発光素子の信頼性が一層向上する。
【図面の簡単な説明】
【図１】本発明の半導体発光素子の一実施形態の断面および平面の説明図である。
【図２】図１の発光部とダイオード部の接続関係の等価回路図である。
【図３】図１のＬＥＤチップの一例の断面説明図である。
【図４】図１の変形例を示す平面説明図である。
【図５】図１のさらなる変形例を示す斜視説明図である。
【図６】図１のさらなる変形例を示す斜視説明図である。
【図７】本発明の半導体発光素子の他の実施形態の断面説明図である。
【図８】本発明の半導体発光素子の他の実施形態の断面および平面の説明図である。
【図９】本発明の半導体発光素子のさらに他の実施形態の平面説明図である。
【図１０】従来の半導体発光素子の一例の側面説明図である。
【符号の説明】
３ ＬＥＤチップ
５ 保護ダイオードチップ
８ ＬＥＤチップ
３８ ｐ側電極
３９ ｎ側電極
５８ 正電極
５９ 負電極
【発明の属する技術分野】
本発明は半導体発光素子に関する。さらに詳しくは、発光素子チップに逆方向電圧が印加される場合にも発光素子チップがその逆方向電圧により破壊しないように保護素子が設けられている半導体発光素子に関する。
【０００２】
【従来の技術】
従来、半導体発光素子は、ｐ形層とｎ形層とが直接接合してｐｎ接合を形成するか、その間に活性層を挟持してダブルヘテロ接合を形成して構成され、ｐ形層とｎ形層との間に順方向の電圧が印加されることにより、ｐｎ接合部または活性層で発光する。このような発光素子は、たとえば図１０に示されるように、半導体の積層体からなる発光素子チップ（以下、ＬＥＤチップという）３が第１のリード１の先端の湾曲状凹部にボンディングされ、一方の電極が第１のリード１と電気的に接続され、他方の電極が第２のリード２と金線４などにより電気的に接続されてその周囲がＬＥＤチップ３の光に対して透明な樹脂製のパッケージ５により覆われることにより形成されている。
【０００３】
このような発光素子は、ダイオード構造になっているため、逆方向の電圧が印加されても電流が流れない整流作用を利用して、直流電圧を両電極間に印加しないで交流電圧を印加することにより、交流で順方向電圧になる場合にのみ電流が流れて発光する光を利用する使用方法も採用されている。
【０００４】
【発明が解決しようとする課題】
通常の半導体発光素子は、電極間に１〜４Ｖ程度の電圧が印加されて発光する。しかし、発光素子として用いられるＧａＡｓ系やＧａＰ系やチッ化ガリウム系などの化合物半導体では、逆方向に印加される電圧に対して弱く、半導体層が破壊することがある。とくに、チッ化ガリウム系化合物半導体においては、その逆方向の耐圧が５０Ｖ程度と低く、またバンドギャップエネルギーが大きいため、ＧａＡｓ系などを用いた発光素子より動作電圧も高くなること、逆方向の印加電圧に対してとくに破壊しやすいこと、などのため交流電圧の印加で半導体発光素子が破損したり、その特性が劣化するという問題がある。
【０００５】
また、交流電圧を印加する駆動でなくても、外部からサージ電圧などの大きな電圧が印加される場合、順方向電圧でも化合物半導体の接合部は破壊されやすいという問題がある。
【０００６】
本発明はこのような問題を解決するためになされたもので、交流駆動などのため、半導体発光素子のｐ側電極とｎ側電極に対して逆電圧が印加される場合にも、破壊し難い半導体発光素子を提供することを目的とする。
【０００７】
本発明の他の目的は、外部からのサージなどの大きな入力が順方向で加わる場合でも、破壊し難い半導体発光素子を提供することにある。
【０００８】
本発明のさらに他の目的は、半導体発光素子内に保護素子を内蔵する具体的な構造の半導体発光素子を提供することにある。
【０００９】
【課題を解決するための手段】
本発明による半導体発光素子は、（ａ）基板上に発光層を形成すべく第１導電形層および第２導電形層を含むチッ化ガリウム系化合物半導体層が積層される発光素子チップと、（ｂ）前記第１導電形層および第２導電形層の間に電気的に接続されて前記発光部に印加され得る少なくとも逆方向電圧に対して前記発光部を保護する保護素子とを有し、前記発光素子チップが、第１のリードの先端部に形成された湾曲面を有する凹部の底面にマウントされると共に、第１導電形層に接続される電極が該第１のリードの凹部上面にワイヤボンディングにより接続され、前記保護素子が、前記第１のリードの凹部上面の一部に形成される鍔部の表面に第２導電形層に接続される電極が該鍔部と電気的に接続されるようにマウントされ、該保護素子の第１導電形層と接続される電極が第２のリードとワイヤボンディングにより接続されると共に、前記発光素子チップの第２導電形層に接続される電極がワイヤボンディングにより前記保護素子の第１導電形層に接続される電極または前記第２のリードと接続され、前記第１のリードに設けられる凹部と、前記鍔部と、前記第２リードとがほぼ直線状をなすように前記鍔部が形成されることにより構成されている。
【００１０】
ここに第１導電形および第２導電形とは、半導体の極性のｎ形およびｐ形のいずれか一方を第１導電形としたとき、他方のｐ形またはｎ形が第２導電形であることを意味する。また、保護素子とは、発光素子チップに印加され得る逆方向電圧を短絡したり、発光素子チップの動作電圧より高い所定の電圧以上の順方向電圧をショートさせ得る素子を意味し、ツェナーダイオードやトランジスタのダイオード接続、ＭＯＳＦＥＴのゲートとソースまたはドレインとを短絡した素子またはこれらの複合素子、ＩＣなどを含む。
【００１１】
この構造にすることにより、発光部の両導電形の半導体層に逆方向の電圧が印加されても保護素子部を介して容易に電流が流れて発光部には高い逆電圧は印加されない。この保護素子部に、たとえばシリコン半導体を用いた通常のダイオードを使用することにより、シリコンダイオードの順方向電圧（順方向の電圧の印加に対して電流が流れ始める電圧）は０．６Ｖ程度にできるため、発光部には殆ど逆方向電圧が印加されないで、逆電圧は直ちに解消される。しかし、発光部と同じ半導体材料を使用し、発光部とダイオード部とを１チップ化することもできる。
【００１３】
また、本発明による半導体発光素子の他の形態は、（ａ）基板上に発光層を形成すべく第１導電形層および第２導電形層を含むチッ化ガリウム系化合物半導体層が積層される発光素子チップと、（ｂ）前記第１導電形層および第２導電形層の間に電気的に接続されて前記発光部に印加され得る少なくとも逆方向電圧に対して前記発光部を保護する保護素子とを有し、前記発光素子チップが、第１のリードの先端部に形成された湾曲面を有する凹部の底面にマウントされると共に、第１導電形層に接続される電極が該第１のリードの凹部上面にワイヤボンディングにより接続され、前記保護素子が、先端部が分離溝により２つの領域に分離された第２のリードの一方の領域に、第１導電形層に接続される電極が該第２のリードと電気的に接続されるようにマウントされ、該保護素子の第２導電形層に接続される電極が前記第１のリードとワイヤボンディングにより接続されると共に、前記発光素子チップの第２導電形層に接続される電極がワイヤボンディングにより前記第２のリードの先端部の分離された他方の領域と接続される構造とされてもよい。
【００１５】
前記保護素子がツェナーダイオードであれば、発光素子チップに順方向にサージなどの高電圧が印加されてもツェナーダイオードのツェナー特性により、発光素子チップにダメージを与えることなく保護する。
【００１６】
前記発光素子チップがチッ化ガリウム系化合物半導体であれば、とくに逆電圧に弱く、また順方向でも高電圧の印加に弱いチッ化ガリウム系化合物半導体が用いられる半導体発光素子において、逆電圧やサージなどに対して保護されるため好ましい。ここにチッ化ガリウム系化合物半導体とは、ＩＩＩ 族元素のＧａとＶ族元素のＮとの化合物またはＩＩＩ 族元素のＧａの一部がＡｌ、Ｉｎなどの他のＩＩＩ 族元素と置換したものおよび／またはＶ族元素のＮの一部がＰ、Ａｓなどの他のＶ族元素と置換した化合物からなる半導体をいう。
【００１７】
【発明の実施の形態】
つぎに、図面を参照しながら本発明の半導体発光素子について説明をする。
【００１８】
本発明の半導体発光素子は、その一実施形態の断面説明図および平面説明図が図１に示されるように、第１のリード１の先端部の周囲に湾曲面を有する凹部１１内にＬＥＤチップ３がボンディングされ、一方の電極、たとえばｎ側電極３９は第１のリード１と電気的に接続され、他方の電極、たとえばｐ側電極３８が第２のリード２と金線４により電気的に接続されている。さらに、第１のリード１の先端部の鍔部１２に保護素子としてのダイオードチップ（以下、保護ダイオードチップという）５がその正電極（ｐ形層に接続される電極を意味する）が第１のリード１と電気的に接続されるようにボンディングされ、その負電極（ｎ形層に接続される電極を意味する）は第２のリード２と金線４により電気的に接続されている。そして、その周囲が樹脂製のパッケージ６により覆われている。
【００１９】
このＬＥＤチップ３と保護ダイオードチップ５の接続の関係を電源７と共に図２に等価回路で示す。図２に示されるように、本発明の半導体発光素子は、ＬＥＤチップ３のｐ側電極３８が保護ダイオードチップ５の負電極５９と電気的に接続され、ＬＥＤチップ３のｎ側電極３９が保護ダイオードチップ５の正電極５８と抵抗Ｒを介して電気的に接続されている。そして、それぞれの両電極が電源７の両電極端子７１、７２に接続されている。なお、抵抗Ｒは図１では省略されているが、順電圧または逆電圧の過電圧が印加された場合に、その電圧降下を負担する役割をし、設けられることが好ましい。この抵抗Ｒは、保護ダイオードチップ５の負電極５９側に設けられてもよい。
【００２０】
ＬＥＤチップ３は、たとえば青色系（紫外線から黄色）の発光色を有するチップの一例の断面図が図３に示されるように形成される。すなわち、たとえばサファイア（Ａｌ２ Ｏ３ 単結晶）などからなる基板３１の表面に、ＧａＮからなる低温バッファ層３２が０．０１〜０．２μｍ程度、クラッド層となるｎ形層３３が１〜５μｍ程度、ＩｎＧａＮ系（ＩｎとＧａの比率が種々変わり得ることを意味する、以下同じ）化合物半導体からなる活性層３４が０．０５〜０．３μｍ程度、ｐ形のＡｌＧａＮ系（ＡｌとＧａの比率が種々変わり得ることを意味する、以下同じ）化合物半導体層３５ａおよびＧａＮ層３５ｂからなるｐ形層（クラッド層）３５が０．２〜１μｍ程度、それぞれ順次積層されて、その表面に電流拡散層３７を介してｐ側電極３８が形成されている。また、積層された半導体層３３〜３５の一部が除去されて露出するｎ形層３３にｎ側電極３９が設けられることにより形成されている。
【００２１】
保護ダイオードチップ５は、通常のシリコン半導体などからなり、ｐｎ接合が形成されたダイオードが用いられる。このｐｎ接合は、一方の導電形の半導体層上に他方の導電形の半導体層をエピタキシャル成長して形成したものでもよく、また、一方の導電形の半導体層に他の導電形の不純物が拡散などにより導入されることにより形成されたものでもよい。さらに、半導体材料はシリコンでなくても化合物半導体で形成されたものでもよい。この場合、ヘテロ接合のｐｎ接合構造や、ダブルヘテロ接合構造でダイオードを形成したものでもよく、ダブルヘテロ接合にすれば順方向電圧を下げることができる。さらにチップ形状も円柱状や角形状など種々の形状のものを使用することができる。正電極および負電極が同一面に形成されればＬＥＤチップと向い合わせてバンプなどにより接続することができるし、両電極が上下両面に分離して設けられることにより、導電性のダイボンディング材によりダイパッドにＬＥＤチップと共にダイボンディングをするのに都合がよい。
【００２２】
このＬＥＤチップ３および保護ダイオードチップ５が図１に示されるように、第１のリード１の湾曲面を有する凹部１１および鍔部１２にそれぞれ銀ペーストなどの接着剤によりボンディングされ、前述のように、ＬＥＤチップ３のｎ側電極３９とｐ側電極３８が第１のリード１および第２のリード２と、保護ダイオードチップ５の負電極が第２のリードとそれぞれ金線４により連結されて電気的に接続されている。なお、保護ダイオードチップ５の正電極は導電性接着剤により直接第１のリードと電気的に接続されている。そして、これらの周囲がＬＥＤチップ３により発光する光を透過する透明または乳白色のエポキシ樹脂などによりモールドされることにより、パッケージ６で被覆された本発明の半導体発光素子が得られる。パッケージ６は、図１に示されるように、発光面側が凸レンズになるようにドーム形状に形成されることにより、ランプタイプの発光素子が得られる。
【００２３】
本発明の半導体発光素子によれば、図２にその等価回路が示されているように、ＬＥＤチップ３と並列に保護ダイオードチップ５が抵抗Ｒを介してその極性がＬＥＤチップ３と逆になるように接続されている。そのため、ＬＥＤチップ３を駆動する電源７が交流電源であっても、ＬＥＤチップ３に順方向の電圧になる位相のときは、保護ダイオードチップ５には逆方向電圧で電流は流れず、ＬＥＤチップ３に電流が流れて発光する。また、交流電源がＬＥＤチップ３に逆方向の電圧になる位相のときは、保護ダイオードチップ５を介して電流が流れる。そのため、交流電圧がＬＥＤチップ３に対して逆方向の電圧の位相となるときでも、ＬＥＤチップ３には保護ダイオードチップ５の順方向電圧より高い逆方向の電圧は印加されない。その結果、逆方向の電圧に対して弱いＬＥＤチップ３であってもＬＥＤチップ３に高い逆方向電圧が印加されず、ＬＥＤチップ３を破損したり、劣化させたりすることがない。この現象は、ＬＥＤチップ３の駆動が直流電源である場合に、外部から逆方向電圧のサージなどが入った場合でも、同様に保護ダイオードチップ５を介して放電し、ＬＥＤチップ３は逆方向の電圧に耐える必要がない。
【００２４】
本発明は、以上のように、ＬＥＤチップ３と保護ダイオードチップ５が逆方向で並列に接続されていることに特徴があるもので、その接続方法は種々変更し得る。たとえば図４（ａ）に示されるように、ＬＥＤチップ３のｐ側電極３８と保護ダイオードチップ５の負電極との間を金線４により接続し、さらに保護ダイオードチップ５の負電極と第２のリード２の先端との間を金線４により接続すれば、トータルの金線の長さを短くすることができる。また、図４（ｂ）に示されるように、保護ダイオードチップ５を第２のリード２の先端にボンディングをして、それぞれの電極を金線４により電気的に接続することもできる。この構造にすれば、第１のリード１の先端部を必要以上に大きくする必要がない。なお、図４で図１と同じ部分には同じ符号を付してある。
【００２５】
図５〜６は、図４のさらなる変形例で、図１に示されるように、保護ダイオードチップ５が設けられる鍔部１２が第２のリード２との対向部ではなく、第１および第２のリードを結ぶ線とずれた位置に鍔部１２が設けられ、その鍔部１２の表面に保護ダイオードチップ５が設けられている。このように第２のリード２と対向する側とずれた位置に設けられることにより、金線が重なり合うことがなく、金線同士の接触を防ぐことができる。すなわち、ダイオードチップ５を設ける鍔部１２は第１のリード１の先端部の凹部１１の上面のいずれかの場所に設けられればよい。
【００２６】
また、図６に示される例は、図４（ｂ）の変形例で、第２のリード２に保護ダイオードチップ５をマウントする場合で、狭い場所に保護ダイオードチップ５をマウントすると共にＬＥＤチップ３とのワイヤボンディングをしなければならない場合に、保護ダイオードチップ５をマウントする際のボンディング材がリード２上に流れるとワイヤボンディングの信頼性が低下するため、第２のリード２の上面に溝２３を形成し、第２のリード２の上面を２つの領域２ａ、２ｂに分割して、その一方の領域２ａに保護ダイオードチップ５をマウントし、他方の領域２ｂに金線４によりＬＥＤチップ３とのワイヤボンディングをするものである。このような構造にすることにより、狭い場所に保護ダイオードチップ５をマウントしながら、ワイヤボンディングの信頼性が向上する。
【００２７】
図７は本発明の半導体発光素子の別の実施形態を示す図である。この例は、ＬＥＤチップ８がサファイア基板上にチッ化ガリウム系化合物半導体が積層された青色系のＬＥＤではなく、ＧａＡｓやＧａＰなどの基板上にＡｌＧａＡｓ系（ＡｌとＧａの比率が種々変わり得ることを意味する、以下同じ）などの化合物半導体が積層される赤色系のＬＥＤなどのように、基板が導電性材料からなるものの例で、他は図１の例と同じで図１と同じ部分には同じ符号を付してある。この場合は、前述のように、ｎ側電極を第１のリード１と金線などによりワイヤボンディングをしなくても、第１のリード１の湾曲面を有する凹部１１に銀ペーストなどによりＬＥＤチップ８をボンディングするだけで、ｎ側電極と第１のリード１とが電気的にも接続される。その結果、図１の例と同様にＬＥＤチップ８に逆方向の極性の保護ダイオードチップ５が並列に接続された発光素子ランプが得られる。
【００２８】
図８〜９は、ランプタイプではなく、チップタイプの発光素子に本発明を適用した例を示す図である。図８（ａ）〜（ｂ）は、ＧａＡｓなどの導電性材料からなる基板上に半導体層が積層されたＬＥＤチップ８が保護ダイオードチップ５と共に設けられたチップ型発光素子の例の断面説明図およびその平面説明図である。図８（ａ）〜（ｂ）において、９１はセラミックスなどの絶縁性基板で、その表面に分離して設けられる第１の端子電極９２と接続される金属上にＬＥＤチップ８および保護ダイオードチップ５が並んでボンディングされ、それぞれの他方の電極である、たとえばｐ側電極８８および負電極５９が第２の端子電極９３に金線４などによりワイヤボンディングされて電気的に接続されている。そしてその周囲がＬＥＤチップ８で発光する光を透過させる材料からなるエポキシ樹脂などにより覆われてパッケージ９５が設けられることにより形成される。なお、図８（ａ）に示されるように、第１および第２の端子電極９２、９３が絶縁性基板９１の裏面に回り込むように形成されることにより、このチップ型発光素子を直接回路基板上などにハンダ付けすることができる。
【００２９】
このようなチップタイプの発光素子においても、各チップのボンディング位置や、ワイヤボンディングの方法には限定されない。すなわち、図８（ｃ）に示されるように、ＬＥＤチップ８のｐ側電極８８と保護ダイオード５の負電極５９とをまず金線４によりワイヤボンディングをし、ついで保護ダイオード５の負電極５９と第２の端子電極９３とを金線４によりワイヤボンディングすることにより、金線のトータルの長さを節約することができる。
【００３０】
図９は、チッ化ガリウム系化合物半導体がサファイア基板などの絶縁性基板上に積層されたＬＥＤチップ３が用いられている例で、図８（ｂ）と同様の平面説明図が示されている。この例では、前述の図１の例と同様に、ＬＥＤチップ３をボンディングしただけでは一方の電極、たとえばｎ側電極３９が第１の端子電極９２と電気的に接続されないため、ｎ側電極３９と第１の端子電極９２との間に金線４などによるワイヤボンディングがなされて電気的に接続されている。なお、この場合ＬＥＤチップ３を絶縁性基板９１上に直接マウントしてもよい。その他は図８に示される例と同じで、図８と同じ部分には同じ符号を付してその説明を省略する。
【００３１】
前述の各例では、保護素子部として通常のダイオードを使用したが、この保護素子部にツェナーダイオードを使用することにより、サージなどにより発光部に対して順方向に大きな静電気が入力された場合でも、その静電気は、ツェナーダイオードを介して放電され、ＬＥＤチップには過大電圧は印加されない。その結果、順方向に大きな電圧が印加されてもＬＥＤチップ３が破損することがなく、外部からのサージに対しても充分に保護される。なお、この場合、ツェナー電圧は、保護すべき電圧（破壊する可能性のある電圧）より低い電圧で決定される。また、ダイオードに限らず、トランジスタをダイオード接続したものや、ＭＯＳＦＥＴのゲートとソースまたはドレインとを接続したもの、またはこれらを組み合わせてツェナーダイオードと同様に両方向に保護する複合素子またはＩＣなど、ダイオードと同様にＬＥＤチップを保護することができる素子を使用することができる。保護素子の順方向特性は、保護されるＬＥＤチップの逆耐圧特性により決定され、その順方向電圧がＬＥＤチップの保護しようとする逆方向電圧より低い電圧になるものが選択される。
【００３２】
なお、前述に示される各例は、保護ダイオードチップとＬＥＤチップとがそれぞれ別々のチップの例であるが、保護ダイオード部がＬＥＤチップと同じ系統の半導体材料を用いて１チップで形成されていてもよい。また、前述の各例の電極間などの接続例は一例であって、他の接続方法でもよいことは言うまでもない。
【００３３】
【発明の効果】
本発明によれば、発光部に極性が逆方向の保護ダイオード部が並列に接続されているため、発光部に逆方向の電圧が入力されても逆方向電圧により破損したり、特性が劣化したりすることがない。その結果、とくに逆耐圧に弱いチッ化ガリウム系化合物半導体を用いる半導体発光素子であっても、交流駆動に対して何等差し支えがなく使用勝手がよいと共に、半導体発光素子の信頼性が向上したランプ型およびチップ型の半導体発光素子が得られる。
【００３４】
前述の保護ダイオードがツェナーダイオードであれば、発光部の順方向にサージなどによる過大電圧が入力されても発光部が保護され、半導体発光素子の信頼性が一層向上する。
【図面の簡単な説明】
【図１】本発明の半導体発光素子の一実施形態の断面および平面の説明図である。
【図２】図１の発光部とダイオード部の接続関係の等価回路図である。
【図３】図１のＬＥＤチップの一例の断面説明図である。
【図４】図１の変形例を示す平面説明図である。
【図５】図１のさらなる変形例を示す斜視説明図である。
【図６】図１のさらなる変形例を示す斜視説明図である。
【図７】本発明の半導体発光素子の他の実施形態の断面説明図である。
【図８】本発明の半導体発光素子の他の実施形態の断面および平面の説明図である。
【図９】本発明の半導体発光素子のさらに他の実施形態の平面説明図である。
【図１０】従来の半導体発光素子の一例の側面説明図である。
【符号の説明】
３ ＬＥＤチップ
５ 保護ダイオードチップ
８ ＬＥＤチップ
３８ ｐ側電極
３９ ｎ側電極
５８ 正電極
５９ 負電極
Claims (3)
- （ａ）基板上に発光層を形成すべく第１導電形層および第２導電形層を含むチッ化ガリウム系化合物半導体層が積層される発光素子チップと、（ｂ）前記第１導電形層および第２導電形層の間に電気的に接続されて前記発光部に印加され得る少なくとも逆方向電圧に対して前記発光部を保護する保護素子とを有し、前記発光素子チップが、第１のリードの先端部に形成された湾曲面を有する凹部の底面にマウントされると共に、第１導電形層に接続される電極が該第１のリードの凹部上面にワイヤボンディングにより接続され、前記保護素子が、前記第１のリードの凹部上面の一部に形成される鍔部の表面に第２導電形層に接続される電極が該鍔部と電気的に接続されるようにマウントされ、該保護素子の第１導電形層と接続される電極が第２のリードとワイヤボンディングにより接続されると共に、前記発光素子チップの第２導電形層に接続される電極がワイヤボンディングにより前記保護素子の第１導電形層に接続される電極または前記第２のリードと接続され、前記第１のリードに設けられる凹部と、前記鍔部と、前記第２リードとがほぼ直線状をなすように前記鍔部が形成されてなる半導体発光素子。
- （ａ）基板上に発光層を形成すべく第１導電形層および第２導電形層を含むチッ化ガリウム系化合物半導体層が積層される発光素子チップと、（ｂ）前記第１導電形層および第２導電形層の間に電気的に接続されて前記発光部に印加され得る少なくとも逆方向電圧に対して前記発光部を保護する保護素子とを有し、前記発光素子チップが、第１のリードの先端部に形成された湾曲面を有する凹部の底面にマウントされると共に、第１導電形層に接続される電極が該第１のリードの凹部上面にワイヤボンディングにより接続され、前記保護素子が、先端部が分離溝により２つの領域に分離された第２のリードの一方の領域に、第１導電形層に接続される電極が該第２のリードと電気的に接続されるようにマウントされ、該保護素子の第２導電形層に接続される電極が前記第１のリードとワイヤボンディングにより接続されると共に、前記発光素子チップの第２導電形層に接続される電極がワイヤボンディングにより前記第２のリードの先端部の分離された他方の領域と接続されてなる半導体発光素子。
- 前記保護素子がツェナーダイオードである請求項１または２記載の半導体発光素子。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27104097A JP3559435B2 (ja) | 1997-01-10 | 1997-10-03 | 半導体発光素子 |
| US09/003,145 US6054716A (en) | 1997-01-10 | 1998-01-06 | Semiconductor light emitting device having a protecting device |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP300497 | 1997-01-10 | ||
| JP9-3004 | 1997-01-10 | ||
| JP27104097A JP3559435B2 (ja) | 1997-01-10 | 1997-10-03 | 半導体発光素子 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10256610A JPH10256610A (ja) | 1998-09-25 |
| JP3559435B2 true JP3559435B2 (ja) | 2004-09-02 |
Family
ID=26336501
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP27104097A Expired - Fee Related JP3559435B2 (ja) | 1997-01-10 | 1997-10-03 | 半導体発光素子 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3559435B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103515373A (zh) * | 2012-06-14 | 2014-01-15 | 瑞萨电子株式会社 | 半导体器件及其制造方法 |
Families Citing this family (22)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5914501A (en) * | 1998-08-27 | 1999-06-22 | Hewlett-Packard Company | Light emitting diode assembly having integrated electrostatic discharge protection |
| JP2000164936A (ja) * | 1998-11-26 | 2000-06-16 | Nippon Denyo | 発光表示装置 |
| JP2002124703A (ja) * | 2000-08-09 | 2002-04-26 | Rohm Co Ltd | チップ型発光装置 |
| JP2002314138A (ja) * | 2001-04-09 | 2002-10-25 | Toshiba Corp | 発光装置 |
| KR100497121B1 (ko) | 2002-07-18 | 2005-06-28 | 삼성전기주식회사 | 반도체 led 소자 |
| KR100448350B1 (ko) * | 2004-03-13 | 2004-09-14 | 에피밸리 주식회사 | Ⅲ-질화물계 발광 다이오드 및 그 제조 방법 |
| JP4626258B2 (ja) * | 2004-10-18 | 2011-02-02 | 日亜化学工業株式会社 | 発光ダイオード |
| CN1909238B (zh) * | 2005-08-03 | 2010-11-03 | 三星电机株式会社 | 具有保护元件的发光装置及该发光装置的制造方法 |
| WO2007111432A1 (en) * | 2006-03-28 | 2007-10-04 | Seoul Opto Device Co., Ltd. | Light emitting device having zener diode therein and method of fabricating the same |
| KR100730756B1 (ko) * | 2006-03-30 | 2007-06-21 | 서울옵토디바이스주식회사 | 제너 다이오드를 구비하는 발광소자 및 그것을 제조하는방법 |
| JP5256591B2 (ja) * | 2006-08-16 | 2013-08-07 | 日亜化学工業株式会社 | 発光装置 |
| JP5326229B2 (ja) * | 2006-09-08 | 2013-10-30 | 日亜化学工業株式会社 | 発光装置 |
| JP5119705B2 (ja) * | 2007-03-24 | 2013-01-16 | 日亜化学工業株式会社 | 発光装置およびそれを用いた面状発光装置 |
| JP5196107B2 (ja) * | 2007-03-29 | 2013-05-15 | 日亜化学工業株式会社 | 発光装置 |
| JP2007329502A (ja) * | 2007-08-16 | 2007-12-20 | Toshiba Corp | 発光装置 |
| JP4796027B2 (ja) * | 2007-09-18 | 2011-10-19 | パナソニック株式会社 | Ｌｅｄモジュール |
| JP5220487B2 (ja) * | 2008-06-16 | 2013-06-26 | 昭和電工株式会社 | 発光装置及びそれを備えた照明システム |
| JP2010003810A (ja) * | 2008-06-19 | 2010-01-07 | Ae Tekku Kk | 発光ダイオード駆動回路 |
| JP4403199B2 (ja) * | 2008-11-17 | 2010-01-20 | 株式会社東芝 | 発光装置 |
| TWI384591B (zh) | 2008-11-17 | 2013-02-01 | Everlight Electronics Co Ltd | 發光二極體電路板 |
| JP2010182803A (ja) * | 2009-02-04 | 2010-08-19 | Seiwa Electric Mfg Co Ltd | 発光装置 |
| KR101823506B1 (ko) | 2011-06-29 | 2018-01-30 | 엘지이노텍 주식회사 | 발광 소자 패키지 및 이를 구비한 라이트 유닛 |
-
1997
- 1997-10-03 JP JP27104097A patent/JP3559435B2/ja not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103515373A (zh) * | 2012-06-14 | 2014-01-15 | 瑞萨电子株式会社 | 半导体器件及其制造方法 |
| CN103515373B (zh) * | 2012-06-14 | 2017-10-24 | 瑞萨电子株式会社 | 半导体器件及其制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH10256610A (ja) | 1998-09-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3559435B2 (ja) | 半導体発光素子 | |
| JP3673621B2 (ja) | チップ型発光素子 | |
| US7683396B2 (en) | High power light emitting device assembly utilizing ESD protective means sandwiched between dual sub-mounts | |
| EP1601019B1 (en) | Light emitting diode chip with monolithically integrated diode for electrostatic discharge protection and method of forming the same | |
| KR101193740B1 (ko) | 발광 소자의 패키징을 위한 칩-규모 방법 및 칩 규모로 패키징된 발광 소자 | |
| JP3686569B2 (ja) | 半導体発光装置及びそれを用いた表示装置 | |
| US6696704B1 (en) | Composite light-emitting device, semiconductor light-emitting unit and method for fabricating the unit | |
| US7977686B2 (en) | Chip-scale methods for packaging light emitting devices and chip-scale packaged light emitting devices | |
| US7078738B2 (en) | Light-emitting device | |
| JP3663281B2 (ja) | 半導体発光素子 | |
| JP2003218397A (ja) | 半導体発光装置及びこれを用いた照明用発光装置 | |
| JP3348843B2 (ja) | 発光ダイオード及びそれを用いたドットマトリックスディスプレイ | |
| JP3911839B2 (ja) | 半導体発光装置 | |
| JP2004214338A (ja) | 半導体発光装置 | |
| JP2001036140A (ja) | 静電対策表面実装型ｌｅｄ | |
| JP3764255B2 (ja) | 半導体発光素子 | |
| JP3787220B2 (ja) | チップ型発光素子 | |
| JP3723328B2 (ja) | 半導体発光素子 | |
| KR20020035789A (ko) | 발광 다이오드 패키지 및 그 제조 방법 | |
| JPH11103096A (ja) | 半導体発光素子 | |
| JPH10321915A (ja) | 半導体発光素子 | |
| JP2002335012A (ja) | 発光ダイオード及びそれを用いたドットマトリックスディスプレイ | |
| JPH10209494A (ja) | 半導体発光素子 | |
| JPH11112026A (ja) | 半導体発光素子 | |
| JP2001223390A (ja) | 半導体発光装置およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20031212 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20040210 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040309 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20040402 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040518 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040521 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100528 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110528 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120528 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130528 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |