JPH11112026A - 半導体発光素子 - Google Patents

半導体発光素子

Info

Publication number
JPH11112026A
JPH11112026A JP27103797A JP27103797A JPH11112026A JP H11112026 A JPH11112026 A JP H11112026A JP 27103797 A JP27103797 A JP 27103797A JP 27103797 A JP27103797 A JP 27103797A JP H11112026 A JPH11112026 A JP H11112026A
Authority
JP
Japan
Prior art keywords
light emitting
chip
emitting element
side electrode
electrodes
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP27103797A
Other languages
English (en)
Inventor
Shinji Isokawa
慎二 磯川
Hidekazu Toda
秀和 戸田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Priority to JP27103797A priority Critical patent/JPH11112026A/ja
Priority to US09/003,145 priority patent/US6054716A/en
Publication of JPH11112026A publication Critical patent/JPH11112026A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]

Abstract

(57)【要約】 【課題】 製造工程や回路基板への実装時などのハンド
リング時に静電気が印加されても、また交流駆動などに
伴う逆方向電圧が印加される場合にも、損傷したり破壊
しにくくすると共に、従来の発光素子全体としての面積
を大きくすることなく、しかも光度を弱めることのない
半導体発光素子を提供する。 【解決手段】 一面側にｎ側電極３９およびｐ側電極３
８が設けられ、他面側に発光する光を透過する材料から
なる基板を有する発光素子チップ１と、発光素子チップ
１のｎ側電極およびｐ側電極に２つの電極がそれぞれ接
続されて、発光素子チップに印加され得る少なくとも逆
方向電圧に対して発光素子チップを保護する保護素子５
とからなり、保護素子の２つの電極５５、５６が保護素
子５の一面側に設けられ、発光素子チップのｎ側電極お
よびｐ側電極が直接保護素子の２つの電極にそれぞれ接
続されるようにボンディングされている。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は保護素子が設けられ
ている半導体発光素子に関する。さらに詳しくは、交流
電圧駆動または静電気などにより発光素子に逆方向電圧
や所定の電圧以上の順方向電圧が印加される場合にも発
光素子がその静電気などにより破壊しにくいように保護
素子が設けられている半導体発光素子に関する。
【０００２】
【従来の技術】従来、半導体発光素子は、ｐ形層とｎ形
層とが直接接合してｐｎ接合を形成するか、その間に活
性層を挟持してダブルヘテロ接合を形成して構成され、
ｐ形層とｎ形層との間に順方向の電圧が印加されること
により、ｐｎ接合部または活性層で発光する。このよう
な発光素子は、たとえば図６に示されるように、半導体
の積層体からなる発光素子チップ（以下、ＬＥＤチップ
という）３が第１のリード１の先端にボンディングさ
れ、一方の電極が第１のリード１と電気的に接続され、
他方の電極が第２のリード２と金線４などにより電気的
に接続されてその周囲がＬＥＤチップ３の光に対して透
明な樹脂製のパッケージ６により覆われることにより形
成されている。
【０００３】このような発光素子は、ダイオード構造に
なっているため、逆方向の電圧が印加されても電流が流
れない整流作用を利用して、直流電圧を両電極間に印加
しないで交流電圧を印加することにより、交流で順方向
電圧になる場合にのみ電流が流れて発光する光を利用す
る使用方法も採用されている。
【０００４】
【発明が解決しようとする課題】通常の半導体発光素子
は、一般にＧａＡｓ系やＧａＰ系やチッ化ガリウム系な
どの化合物半導体が用いられているが、これらの化合物
半導体を用いた場合には、逆方向に印加される電圧に対
して弱く、半導体層が破壊することがある。とくに、チ
ッ化ガリウム系化合物半導体においては、その逆方向の
耐圧が５０Ｖ程度と低く逆方向の印加電圧に対してとく
に破壊しやすいこと、またバンドギャップエネルギーが
大きいため、ＧａＡｓ系などを用いた発光素子より動作
電圧も高くなること、などのため交流電圧の印加で半導
体発光素子が破損したり、その特性が劣化するという問
題がある。
【０００５】また、交流電圧を印加する駆動でなくて
も、外部からサージ電圧などの大きな電圧が印加される
場合、チッ化ガリウム系化合物半導体では順方向電圧で
も１５０Ｖ程度で破壊されやすいという問題がある。
【０００６】これらの逆方向電圧や静電気の印加に対す
る破壊を防止するため、半導体発光素子が組み込まれる
回路内で、半導体発光素子と並列で半導体発光素子の極
性と逆方向にツェナーダイオードを組み込むことが行わ
れる場合もある。しかし、回路内に組み込まれる前の製
造工程や出荷に伴う搬送工程、または回路基板に組み込
む際などのハンドリング時に静電気で破壊したり、外部
回路でＬＥＤの他にダイオードなどを組み込むスペース
や工数を必要とするという問題がある。
【０００７】本発明はこのような問題を解決するために
なされたもので、製造工程や搬送工程、または回路基板
への実装時などのハンドリング時に静電気が印加されて
も、また交流駆動などに伴う逆方向電圧が印加される場
合にも、損傷したり破壊しにくくすると共に、従来の発
光素子全体としての面積を大きくすることなく、しかも
光度を弱めることのない半導体発光素子を提供すること
を目的とする。
【０００８】
【課題を解決するための手段】本発明による半導体発光
素子は、一面側にｎ側電極およびｐ側電極が設けられ、
他面側に発光する光を透過する材料からなる基板を有す
る発光素子チップと、該発光素子チップのｎ側電極およ
びｐ側電極に２つの電極がそれぞれ接続されて、前記発
光素子チップに印加され得る少なくとも逆方向電圧に対
して前記発光素子チップを保護する保護素子とからな
り、該保護素子の前記２つの電極が該保護素子の一面側
に設けられ、前記発光素子チップのｎ側電極およびｐ側
電極が直接前記保護素子の２つの電極にそれぞれ接続さ
れるように前記発光素子チップの一面側と前記保護素子
の一面側とを対向させて前記発光素子チップが前記保護
素子上にボンディングされ、該発光素子チップの基板側
から光を取り出す構造になっている。
【０００９】ここに保護素子とは、発光素子チップに印
加され得る逆方向電圧を短絡したり、発光素子チップの
動作電圧より高い所定の電圧以上の順方向電圧をショー
トさせ得る素子を意味し、ツェナーダイオードやトラン
ジスタのダイオード接続、ＭＯＳＦＥＴのゲートとソー
スまたはドレインとを短絡した素子またはこれらの複合
素子、ＩＣなどを含む。
【００１０】具体的な構造としては、一端部に湾曲状の
凹部が形成される第１のリードと、該第１のリードと並
置して設けられる第２のリードとをさらに有し、前記第
１のリードの凹部内に前記保護素子の他面側が接着さ
れ、該保護素子の２つの電極がそれぞれ前記第１および
第２のリードと電気的に接続されることにより、ランプ
型の半導体発光素子が得られる。また、絶縁性基板と、
該絶縁性基板の両端部に設けられる第１および第２の端
子電極とをさらに有し、前記第１および第２の端子電極
の一方または前記第１および第２の端子電極の間の前記
絶縁性基板の表面に前記保護素子の他面側が接着され、
該保護素子の２つの電極がそれぞれ前記第１および第２
の端子電極と電気的に接続されることにより、チップ型
の半導体発光素子が得られる。
【００１１】
【発明の実施の形態】つぎに、図面を参照しながら本発
明の半導体発光素子について説明をする。
【００１２】本発明の半導体発光素子は、その一実施形
態の断面説明図が図１に示されるように、リードフレー
ムとして形成される第１のリード１の先端部に湾曲状の
凹部１１が形成され、第１のリード１と同様にリードフ
レームとして形成される第２のリード２が第１のリード
１と並置されている。第１のリード１の凹部１１内に保
護素子であるツェナーダイオードチップ５がボンディン
グされ、その表面にＬＥＤチップ３がツェナーダイオー
ドと極性が逆になるようにバンプ８（ｐ側電極３８側の
バンプは図示されていない）によりボンディングされて
いる。そしてツェナーダイオードの２つの電極がそれぞ
れ金線４により第１のリード１および第２のリード２と
電気的に接続されている。この周囲が図示しないドーム
状のパッケージにより被覆されることによりランプ型の
発光素子が得られる。
【００１３】ＬＥＤチップ３は、たとえば青色系（紫外
線から黄色）の発光色を有するチップの一例の断面説明
図が図２に示されるように、ｐ側電極３８およびｎ側電
極３９が共に同一面側に形成され、その基板３１が発光
する光に対して透明な材料により形成されている。すな
わち、たとえばサファイア（Ａｌ2 Ｏ3 単結晶）などか
らなる基板３１の表面に、ＧａＮからなる低温バッファ
層３２が０.０１〜０.２μｍ程度、クラッド層となるｎ
形層３３が１〜５μｍ程度、ＩｎＧａＮ系（ＩｎとＧａ
の比率が種々変わり得ることを意味する、以下同じ）化
合物半導体からなる活性層３４が０.０５〜０.３μｍ程
度、ｐ形のＡｌＧａＮ系（ＡｌとＧａの比率が種々変わ
り得ることを意味する、以下同じ）化合物半導体層３５
ａおよびＧａＮ層３５ｂからなるｐ形層（クラッド層）
３５が０.２〜１μｍ程度、それぞれ順次積層されて、
その表面に電流拡散層３７を介してｐ側電極３８が形成
されている。また、積層された半導体層３３〜３５の一
部が除去されて露出するｎ形層３３にｎ側電極３９が設
けられることにより形成されている。その結果、ｐ側電
極３８およびｎ側電極３９の両方共が表面側の同一面側
に形成されている。しかも、この基板３１はサファイア
からなり、発光する青色系の光を殆ど１００％透過す
る。そのため、活性層３４で発光した光は上面側に向か
う光と同量の光が基板の裏面からも放射される。
【００１４】ツェナーダイオードチップ５は、たとえば
その一例の断面説明図が図３に示されるように、たとえ
ばｎ形のシリコン半導体基板５１にｐ形半導体層がエピ
タキシャル成長されてｐ形層５２が形成され、その一部
にリンなどのｎ形不純物が拡散されてｎ+ 形の拡散層５
３が形成され、表面に絶縁膜５４を介してｐ形層５２お
よび拡散層５３とオーミック接触させて正電極５５およ
び負電極５６が形成されている。その結果、表面側の一
面に正電極（ｐ形層に接続される電極を意味する）５５
および負電極（ｎ形層に接続される電極を意味する）５
６が設けられている。ツェナー特性は、このｎ形半導体
基板５１とｐ形層５２とで形成されるｐｎ接合に大きい
逆方向電圧を印加すると電子がトンネル効果によってｐ
ｎ接合を通って流れる現象を利用したものである。この
逆方向の電流が流れ始める電圧（ツェナー電圧）はその
不純物濃度により設定される。したがって、このツェナ
ー電圧をＬＥＤチップ３の動作電圧より高い所定の電圧
に設定しておき、ＬＥＤチップ３とツェナーダイオード
チップ５とが並列で逆方向になるようにＬＥＤチップ３
のｐ側電極３８と負電極５６、ＬＥＤチップ３のｎ側電
極３９と正電極５５とを接続することにより、ＬＥＤチ
ップ３の動作に支障を来すことはない。なお、半導体基
板５１の裏面にも電極５６ａ（負電極）が設けられてお
れば、リードと接続する場合に、直接導電性接着剤によ
り接続することができる。
【００１５】第１および第２のリード１、２は、たとえ
ば鉄材または銅材などからなる厚さが０.４〜０.５ｍｍ
程度の板状体をパンチングにより成形し、第１のリード
の上部から円錐状のポンチによりスタンピングすること
により、その先端部に椀型の凹部１１が形成されてい
る。なお、製造段階では第１および第２のリード１、２
の下端部はリードフレームの枠部で連結されている。
【００１６】前述のツェナーダイオードチップ５が図１
に示されるように、第１のリード１の凹部１１に銀ペー
ストなどの接着剤によりボンディングされ、その上に前
述のように、ＬＥＤチップ３のｎ側電極３９とｐ側電極
３８がツェナーダイオードチップ５の正電極５５および
負電極５６とそれぞれ接続されるように、ＬＥＤチップ
３を裏向きにしてハンダなどからなるバンプ８により接
続する。その後、ツェナーダイオードチップ５の正電極
５５と第１のリード１、およびツェナーダイオードチッ
プ５の負電極５６と第２のリード２とをそれぞれ金線４
により連結して電気的に接続する。なお、ツェナーダイ
オードチップ５の負電極が基板５１の裏面側にも設けら
れている場合には、負電極５６側はワイヤボンディング
をしなくても導電性接着剤により直接第１のリード１と
電気的に接続され、正電極５５のみを第２のリード２と
ワイヤボンディングすればよい。そして、ＬＥＤチップ
３およびツェナーダイオードチップ５を含めたこれらの
周囲がＬＥＤチップ３により発光する光を透過する透明
または乳白色のエポキシ樹脂などによりモールドされる
ことにより、樹脂製のパッケージ（図示せず）で被覆さ
れた本発明の半導体発光素子が得られる。樹脂製のパッ
ケージは、発光面側が凸レンズになるようにドーム形状
に形成されることにより、ランプタイプの発光素子が得
られる。
【００１７】図４は本発明の半導体発光素子の他の実施
形態を示す断面説明図である。この例は、ランプ型では
なく、チップ型の発光素子の例である。前述と同様にツ
ェナーダイオードチップ５の一面（表面）側の２つの正
および負の電極５５、５６にＬＥＤチップ３のｎ側およ
びｐ側電極３９、３８がそれぞれバンプ８などにより接
続されるようにボンディングされると共に、ツェナーダ
イオードチップ５の他面（裏面）側が絶縁性基板１０の
両端部に設けられた一方の第１の端子電極１１上にボン
ディングされてマウントされている。この場合、ツェナ
ーダイオードチップ５の裏面に設けられた負電極５６ａ
が導電性接着剤９によりボンディングされることにより
負電極５６と第１の端子電極１１とが電気的に接続さ
れ、正電極５５は金線４により第２の端子電極１２と電
気的に接続されている。そして周囲が発光する光を透過
するエポキシ樹脂などからなる樹脂製のパッケージ６に
より被覆されている。このような構造にしても僅かに高
くなるが、面積を全然増加させることなく保護素子を内
蔵することができる。なお、樹脂製のパッケージ６は、
その周囲に反射壁を有する構造のものでも同様である。
【００１８】本発明の半導体発光素子によれば、ツェナ
ーダイオードチップが内蔵されて、図５にその等価回路
図が示されているように、ＬＥＤチップ３と並列にツェ
ナーダイオードチップ５がその極性がＬＥＤチップ３と
逆になるように接続されている。そのため、ＬＥＤチッ
プ３を駆動する電源が交流電源であっても、ＬＥＤチッ
プ３に順方向の電圧になる位相のときは、ツェナーダイ
オードチップ５には逆方向電圧でツェナー電圧より低い
電圧であるため電流は流れず、ＬＥＤチップ３に電流が
流れて発光する。また、交流電源がＬＥＤチップ３に逆
方向の電圧になる位相のときは、ツェナーダイオードチ
ップ５を介して電流が流れる。そのため、交流電圧がＬ
ＥＤチップ３に対して逆方向の電圧の位相となるときで
も、ＬＥＤチップ３には逆方向の電圧は殆ど印加されな
い。また、静電気が印加される場合、その静電気がＬＥ
Ｄチップ３の逆方向であればツェナーダイオードチップ
５を介して放電し、ＬＥＤチップ３に順方向である場合
は、その電圧がツェナー電圧より高ければツェナーダイ
オードチップ５を介して放電するためＬＥＤチップ３を
保護し、ツェナー電圧より低ければＬＥＤチップ３を介
して放電するが、その電圧はツェナー電圧より低い電圧
であるためＬＥＤチップ３を損傷することはない。その
結果、逆方向の電圧や静電気のサージに対して弱いＬＥ
Ｄチップ３であってもＬＥＤチップ３に高い電圧が印加
されず、ＬＥＤチップ３を破損したり、劣化させたりす
ることがない。
【００１９】一方、本発明の半導体発光素子では、保護
素子（ツェナーダイオードチップ）がＬＥＤチップの下
側に重ねてボンディングされているため、保護素子の電
極のワイヤボンディング部分の分だけ発光素子チップの
面積を小さくする必要があるが、保護素子のための新た
なスペースを必要とはしない。一方、ワイヤボンディン
グを保護素子だけにすればよく発光素子チップにはワイ
ヤボンディングのための電極パッドを設ける必要がな
い。したがって、光を取り出す表面側に光を遮断するも
のがなくなり、むしろ光の取出し効率、すなわち光度が
向上する。そのため、発光素子の外径を大きくすること
なく保護素子を容易に内蔵することができる。その結
果、製造工程や実装工程などでの取扱が非常に容易にな
ると共に、静電破壊などによる不良の発生を抑制するこ
とができる。さらに、ＬＥＤチップと保護素子とを直接
バンプなどにより接続しているため、信頼性が低下する
ワイヤボンディングを各々に行う必要がなく、最低限１
本のワイヤボンディングのみでよいため、信頼性が非常
に向上する。
【００２０】前述のように、ＬＥＤチップがチッ化ガリ
ウム系化合物半導体からなる場合には、とくに逆方向の
電圧やサージ電圧などの高電圧により破壊されやすいた
め効果が大きいと共に、基板がサファイアで発光する光
を透過しやすいこと、一面側にｎ側およびｐ側電極が取
り出されること、などの点から好ましい。また、保護素
子としてツェナーダイオードが用いられることにより、
発光素子チップに順方向にサージなどの高電圧が印加さ
れてもツェナーダイオードのツェナー特性により、発光
素子チップにダメージを与えることなく保護されると共
に、通常の動作には何等の異常を来さないためとくに好
ましい。ここにチッ化ガリウム系化合物半導体とは、II
I 族元素のＧａとＶ族元素のＮとの化合物またはIII 族
元素のＧａの一部がＡｌ、Ｉｎなどの他のIII 族元素と
置換したものおよび／またはＶ族元素のＮの一部がＰ、
Ａｓなどの他のＶ族元素と置換した化合物からなる半導
体をいう。
【００２１】前述の例では、保護素子としてツェナーダ
イオードチップを用いたが、チップでなくてパッケージ
ングされた製品状のものを使用してもよい。また、ツェ
ナーダイオードでなくて通常のダイオードでも、ＬＥＤ
チップに対する逆方向の電圧に対して保護することがで
きる。さらに、ダイオードでなくても、トランジスタを
ダイオード接続したものや、ＭＯＳＦＥＴのゲートとソ
ースまたはドレインとを接続したもの、またはこれらを
組み合わせてツェナーダイオードと同様に両方向に保護
する複合素子またはＩＣなど、ダイオードと同様にＬＥ
Ｄチップを保護することができる素子でも、一面側に両
電極が取り出される構造のものであればよい。
【００２２】また、発光素子としては、チッ化ガリウム
系化合物半導体を用いた青色系の半導体発光素子に限定
されるものではなく、ＧａＡｓ系、ＡｌＧａＡｓ系、Ａ
ｌＧａＩｎＰ系、ＩｎＰ系などの赤色系や緑色系の発光
素子についても、基板が発光する光を透過させ、一面側
に両電極が形成されれば、同様の構造で保護素子が設け
られることにより同様に逆方向電圧や静電気に対して強
い半導体発光素子が得られる。
【００２３】
【発明の効果】本発明によれば、ＬＥＤチップの下側に
保護素子がマウントされて、ＬＥＤチップに対する逆方
向電圧または所定の電圧以上の順方向電圧に対して保護
するように接続されているため、発光素子の発光面に何
等の変化を来すことなく、むしろ発光素子チップへのワ
イヤボンディングを必要としないため高度を向上させな
がら、保護素子を内蔵した半導体発光素子が得られる。
その結果、逆方向電圧の印加や静電気による高電圧の印
加に対しても損傷することがなく、信頼性が大幅に向上
すると共に、半製品や製品の状態での取扱もアースバン
ドの着用や静電気除去の特別な注意を払う必要がなく、
作業効率が大幅に向上する。また、使用段階で保護素子
を外付けする必要もなくなる。
【００２４】さらに、ワイヤボンディングを減らすこと
ができるため、歩留りが向上すると共に、信頼性も向上
する。
【図面の簡単な説明】
【図１】本発明の半導体発光素子の一実施形態の断面説
明図である。
【図２】図１のＬＥＤチップの一例の断面説明図であ
る。
【図３】図１のツェナーダイオードチップの一例の断面
説明図である。
【図４】本発明の半導体発光素子の他の実施形態の断面
説明図である。
【図５】図１および図４の半導体発光素子の接続関係の
等価回路図である。
【図６】従来の半導体発光素子の一例の側面説明図であ
る。
【符号の説明】
１ 第１のリード ２ 第２のリード ３ ＬＥＤチップ ５ ツェナーダイオードチップ

Claims (3)

    【特許請求の範囲】
  1. 【請求項１】 一面側にｎ側電極およびｐ側電極が設け
    られ、他面側に発光する光を透過する材料からなる基板
    を有する発光素子チップと、該発光素子チップのｎ側電
    極およびｐ側電極に２つの電極がそれぞれ接続されて、
    前記発光素子チップに印加され得る少なくとも逆方向電
    圧に対して前記発光素子チップを保護する保護素子とか
    らなり、該保護素子の前記２つの電極が該保護素子の一
    面側に設けられ、前記発光素子チップのｎ側電極および
    ｐ側電極が直接前記保護素子の２つの電極にそれぞれ接
    続されるように前記発光素子チップの一面側と前記保護
    素子の一面側とを対向させて前記発光素子チップが前記
    保護素子上にボンディングされ、該発光素子チップの基
    板側から光を取り出す構造の半導体発光素子。
  2. 【請求項２】 一端部に湾曲状の凹部が形成される第１
    のリードと、該第１のリードと並置して設けられる第２
    のリードとをさらに有し、前記第１のリードの凹部内に
    前記保護素子の他面側が接着され、該保護素子の２つの
    電極がそれぞれ前記第１および第２のリードと電気的に
    接続される請求項１記載の半導体発光素子。
  3. 【請求項３】 絶縁性基板と、該絶縁性基板の両端部に
    設けられる第１および第２の端子電極とをさらに有し、
    前記第１および第２の端子電極の一方または前記第１お
    よび第２の端子電極の間の前記絶縁性基板の表面に前記
    保護素子の他面側が接着され、該保護素子の２つの電極
    がそれぞれ前記第１および第２の端子電極と電気的に接
    続される請求項１記載の半導体発光素子。
JP27103797A 1997-01-10 1997-10-03 半導体発光素子 Pending JPH11112026A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP27103797A JPH11112026A (ja) 1997-10-03 1997-10-03 半導体発光素子
US09/003,145 US6054716A (en) 1997-01-10 1998-01-06 Semiconductor light emitting device having a protecting device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP27103797A JPH11112026A (ja) 1997-10-03 1997-10-03 半導体発光素子

Publications (1)

Publication Number Publication Date
JPH11112026A true JPH11112026A (ja) 1999-04-23

Family

ID=17494530

Family Applications (1)

Application Number Title Priority Date Filing Date
JP27103797A Pending JPH11112026A (ja) 1997-01-10 1997-10-03 半導体発光素子

Country Status (1)

Country Link
JP (1) JPH11112026A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6472688B2 (en) 2000-03-02 2002-10-29 Sharp Kabushiki Kaisha Semiconductor light emitting device and display device using the same
JP2005347080A (ja) * 2004-06-02 2005-12-15 Sanyo Electric Co Ltd 電池
CN100423305C (zh) * 2004-07-09 2008-10-01 Lg电子有限公司 用于安装发光器件的安装衬底及其制造方法
US7483464B2 (en) 2004-04-22 2009-01-27 Fuji Xerox Co., Ltd. Semiconductor laser apparatus and manufacturing method thereof
US7995636B2 (en) 2004-06-08 2011-08-09 Fuji Xerox Co., Ltd. Semiconductor laser apparatus and manufacturing method thereof

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6472688B2 (en) 2000-03-02 2002-10-29 Sharp Kabushiki Kaisha Semiconductor light emitting device and display device using the same
US7483464B2 (en) 2004-04-22 2009-01-27 Fuji Xerox Co., Ltd. Semiconductor laser apparatus and manufacturing method thereof
JP2005347080A (ja) * 2004-06-02 2005-12-15 Sanyo Electric Co Ltd 電池
US7995636B2 (en) 2004-06-08 2011-08-09 Fuji Xerox Co., Ltd. Semiconductor laser apparatus and manufacturing method thereof
CN100423305C (zh) * 2004-07-09 2008-10-01 Lg电子有限公司 用于安装发光器件的安装衬底及其制造方法

Similar Documents

Publication Publication Date Title
JP3673621B2 (ja) チップ型発光素子
US7683396B2 (en) High power light emitting device assembly utilizing ESD protective means sandwiched between dual sub-mounts
JP3559435B2 (ja) 半導体発光素子
US6054716A (en) Semiconductor light emitting device having a protecting device
KR100686416B1 (ko) 복합 발광소자, 반도체 발광장치 및 반도체 발광장치의제조방법
JP3686569B2 (ja) 半導体発光装置及びそれを用いた表示装置
JPH1140848A (ja) 発光装置
JP2002314138A (ja) 発光装置
US7078738B2 (en) Light-emitting device
JP3663281B2 (ja) 半導体発光素子
KR20160054667A (ko) 반도체 발광소자 및 이를 이용한 반도체 발광소자 패키지
JP2001217461A (ja) 複合発光素子
JP2000124506A (ja) 半導体発光素子
JP3348843B2 (ja) 発光ダイオード及びそれを用いたドットマトリックスディスプレイ
JP3911839B2 (ja) 半導体発光装置
JP2001036140A (ja) 静電対策表面実装型ｌｅｄ
JP3764255B2 (ja) 半導体発光素子
JP3787220B2 (ja) チップ型発光素子
JPH11112026A (ja) 半導体発光素子
JPH11103096A (ja) 半導体発光素子
JP3723328B2 (ja) 半導体発光素子
KR20020035789A (ko) 발광 다이오드 패키지 및 그 제조 방법
KR102131853B1 (ko) 발광다이오드 어레이
JPH10209494A (ja) 半導体発光素子
JPH10321915A (ja) 半導体発光素子

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20040706