JP3673621B2 - チップ型発光素子 - Google Patents
チップ型発光素子 Download PDFInfo
- Publication number
- JP3673621B2 JP3673621B2 JP20468497A JP20468497A JP3673621B2 JP 3673621 B2 JP3673621 B2 JP 3673621B2 JP 20468497 A JP20468497 A JP 20468497A JP 20468497 A JP20468497 A JP 20468497A JP 3673621 B2 JP3673621 B2 JP 3673621B2
- Authority
- JP
- Japan
- Prior art keywords
- chip
- light emitting
- electrode
- terminal electrode
- terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
- H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3025—Electromagnetic shielding
Landscapes
- Led Device Packages (AREA)
- Led Devices (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は保護素子が設けられているチップ型発光素子に関する。さらに詳しくは、交流電圧駆動または静電気などにより発光素子に逆方向電圧や所定の電圧以上の順方向電圧が印加される場合にも発光素子がその静電気などにより破壊しにくいように保護素子が設けられているチップ型発光素子に関する。
【０００２】
【従来の技術】
携帯電話機やＰＨＳなどの携帯機器の小形化に伴い、それらに用いられる発光素子なども軽薄短小化が要求され、小形で薄型のチップ型発光素子が用いられている。
【０００３】
この種の小形で薄型のチップ型発光素子は図５（ａ）に示されるように、基板１０の両端部に端子電極１、２が形成され、一方の端子電極１と接続され端子電極の一部となる電極上に発光ダイオード（以下、ＬＥＤという）チップ３がボンディングされてその下部電極が端子電極１と直接接続され、その上部電極が金線４により他方の端子電極２とワイヤボンディングされて、それぞれ電気的に接続されている。ＬＥＤチップ３は、たとえば図５（ｂ）に示されるように、ＧａＡｓやＧａＰなどからなるｎ型半導体層４１とｐ型半導体層４２との接合によるｐｎ接合面（発光層）４３が形成され、その両面に電極４４、４５が設けられることにより構成されている。この基板１０の表面側には、透明または乳白色のエポキシ樹脂などからなる樹脂によりＬＥＤチップ３や金線４を被覆して保護するパッケージ６が形成されている。
【０００４】
このような発光素子は、ダイオード構造になっているため、逆方向の電圧が印加されても電流が流れない整流作用を利用して、直流電圧を両電極間に印加しないで交流電圧を印加することにより、交流で順方向電圧になる場合にのみ電流が流れて発光する光を利用する使用方法も採用されている。
【０００５】
【発明が解決しようとする課題】
通常の半導体発光素子は、一般にＧａＡｓ系やＧａＰ系やチッ化ガリウム系などの化合物半導体が用いられているが、これらの化合物半導体を用いた場合には、逆方向に印加される電圧に対して弱く、半導体層が破壊することがある。とくに、チッ化ガリウム系化合物半導体においては、その逆方向の耐圧が５０Ｖ程度と低く逆方向の印加電圧に対してとくに破壊しやすいこと、またバンドギャップエネルギーが大きいため、ＧａＡｓ系などを用いた発光素子より動作電圧も高くなること、などのため交流電圧の印加で半導体発光素子が破損したり、その特性が劣化するという問題がある。
【０００６】
また、交流電圧を印加する駆動でなくても、外部からサージ電圧などの大きな電圧が印加される場合、チッ化ガリウム系化合物半導体では順方向電圧でも１５０Ｖ程度で破壊されやすいという問題がある。
【０００７】
これらの逆放向電圧や静電気の印加に対する破壊を防止するため、半導体発光素子が組み込まれる回路内で、半導体発光素子と並列で半導体発光素子と逆方向にツェナーダイオードを組み込むことが行われる場合もある。しかし、回路内に組み込まれる前の製造工程や出荷に伴う搬送工程、または回路基板に組み込む際などのハンドリング時に静電気で破壊したり、外部回路でＬＥＤの他にダイオードなどを組み込むスペースや工数を必要とするという問題がある。
【０００８】
一方、チップ型発光素子は、縦×横が１.６ｍｍ×２.５ｍｍ〜０.８ｍｍ×１.６ｍｍ程度と非常に小形で、ダイオードなどを外付きで付属させるのは難しく、内蔵するにも横に並べて配置すると基板の横幅を大きくしなければならず、また一方の端子電極に縦に並べて配置するとＬＥＤチップを基板の中央部に配置しにくいか、ダイオードのワイヤボンディングをＬＥＤチップを跨いで行わなければならず、発光の邪魔になったりワイヤの接触が生じやすいという問題がある。
【０００９】
本発明はこのような問題を解決するためになされたもので、小形で非常に薄型でありながら、逆方向電圧や静電気などのサージ電圧の印加に対して強く、取扱が容易なチップ型発光素子を提供することを目的とする。
【００１０】
【課題を解決するための手段】
本発明によるチップ型発光素子は、絶縁性基板と、該絶縁性基板の表面の両端部に設けられる第１および第２の端子電極と、前記第１の端子電極にマウントされ、ｐ側電極およびｎ側電極がそれぞれ前記第１および第２の端子電極と電気的に接続される発光素子チップと、前記第２の端子電極にマウントされる保護素子とからなり、前記第２の端子電極は、その一部が前記第１の端子電極の側部まで延びた延出部を有し、該延出部の先端部に前記保護素子がマウントされ、該保護素子は前記発光素子チップに印加され得る少なくとも逆方向電圧に対して前記発光素子チップを保護するように前記第１および第２の端子電極の間に電気的に接続されている。
また、本発明によるチップ型発光素子の他の形態は、絶縁性基板と、該絶縁性基板の表面の両端部に設けられる第１および第２の端子電極と、前記第１の端子電極にマウントされ、ｐ側電極およびｎ側電極がそれぞれ前記第１および第２の端子電極と電気的に接続される発光素子チップと、前記第２の端子電極にマウントされ、前記発光素子チップに印加され得る少なくとも逆方向電圧に対して前記発光素子チップを保護するように前記第１および第２の端子電極の間に電気的に接続されるダイオードチップとからなり、前記第１の端子電極は前記発光素子チップがボンディングされる部分とワイヤボンディング用のパッド部とが分離するように形成され、前記第２の端子電極は前記ダイオードチップがボンディングされる部分とワイヤボンディングされるパッド部とが分離するように形成され、前記発光素子チップの前記第２の端子電極と接続する電極は前記第２の端子電極のパッド部とワイヤボンディングにより接続され、前記ダイオードチップの前記第１の端子電極と接続する電極は前記第１の端子電極のパッド部とワイヤボンディングにより接続されている。
【００１１】
ここに保護素子とは、発光素子チップに印加され得る逆方向電圧を短絡したり、発光素子チップの動作電圧より高い所定の電圧以上の順方向電圧をショートさせ得る素子を意味し、ツェナーダイオードやトランジスタのダイオード接続、ＭＯＳＦＥＴのゲートとソースまたはドレインとを短絡した素子またはこれらの複合素子、ＩＣなどを含む。また、端子電極には発光素子が組み込まれる回路基板などと接続される電極部分と一体に形成されている金属部分のすべてを含む。
【００１２】
この構造にすることにより、比較的チップ面積の大きいＬＥＤチップが第１の端子電極上にマウントされ、保護素子が第２の端子電極にマウントされているため、ＬＥＤチップをチップ型発光素子のほぼ中心部に配置しながら保護素子を内蔵することができる。
【００１３】
前記発光素子チップがチッ化ガリウム系化合物半導体からなり、前記保護素子がツェナーダイオードであれば、とくに逆電圧に弱く、また順方向でも高電圧の印加に弱いチッ化ガリウム系化合物半導体が用いられる青色系のチップ型発光素子において、逆電圧やサージ電圧などの印加に対して保護されるため好ましい。とくに保護素子としてツェナーダイオードが用いられることにより、発光素子チップに順方向にサージなどの高電圧が印加されてもツェナーダイオードのツェナー特性により、発光素子チップにダメージを与えることなく保護されると共に、通常の動作には何等の異常を来さない。ここにチッ化ガリウム系化合物半導体とは、III 族元素のＧａとＶ族元素のＮとの化合物またはIII 族元素のＧａの一部がＡｌ、Ｉｎなどの他のIII 族元素と置換したものおよび／またはＶ族元素のＮの一部がＰ、Ａｓなどの他のＶ族元素と置換した化合物からなる半導体をいう。
【００１４】
【発明の実施の形態】
つぎに、図面を参照しながら本発明の半導体発光素子について説明をする。
【００１５】
本発明の半導体発光素子は、その一実施形態の平面および断面の説明図が図１に示されるように、絶縁性基板１０の表面の両端部に第１および第２の端子電極１、２が設けられ、第１の端子電極１の一端部は絶縁性基板１０の中央部付近まで延びている。そして、第１の端子電極１の先端部側にＬＥＤチップ３がボンディングされている。ＬＥＤチップ３のｎ側電極３９は第１の端子電極１と、ｐ側電極３８は第２の端子電極２と一体に形成されたパッド２ａと、それぞれ金線４により接続されている。さらに、第２の端子電極２の先端部に保護素子であるツェナーダイオードチップ５がボンディングされ、第１および第２の端子電極１、２間にＬＥＤチップ３と逆方向になるように電気的に接続されている。そして、その周囲が樹脂パッケージ６により覆われている。図１に示される例では、樹脂パッケージ６の外周にさらに反射ケース９が設けられている。
【００１６】
絶縁性基板１０は、たとえばガラスクロスに耐熱性のＢＴ樹脂を含浸させたＢＴレジンなどの絶縁性の基板からなっている。また、ＬＥＤチップ３は、たとえば青色系（紫外線から黄色）の発光色を有するチップの一例の断面図が図３に示されるように形成される。すなわち、たとえばサファイア（Ａｌ2 Ｏ3 単結晶）などからなる基板３１の表面に、ＧａＮからなる低温バッファ層３２が０.０１〜０.２μｍ程度、クラッド層となるｎ形層３３が１〜５μｍ程度、ＩｎＧａＮ系（ＩｎとＧａの比率が種々変わり得ることを意味する、以下同じ）化合物半導体からなる活性層３４が０.０５〜０.３μｍ程度、ｐ形のＡｌＧａＮ系（ＡｌとＧａの比率が種々変わり得ることを意味する、以下同じ）化合物半導体層３５ａおよびＧａＮ層３５ｂからなるｐ形層（クラッド層）３５が０.２〜１μｍ程度、それぞれ順次積層されて、その表面に電流拡散層３７を介してｐ側電極３８が形成されている。また、積層された半導体層３３〜３５の一部が除去されて露出したｎ形層３３にｎ側電極３９が設けられることにより形成されている。
【００１７】
ツェナーダイオードチップ５は、通常のシリコン半導体などからなり、不純物濃度の高い半導体のｐｎ接合に大きい逆方向電圧を印加すると電子がトンネル効果によってｐｎ接合を通って流れる現象を利用したものである。この逆方向の電流が流れ始める電圧（ツェナー電圧）はその不純物濃度により設定される。したがって、このツェナー電圧をＬＥＤチップ３の動作電圧より高い所定の電圧に設定しておき、ＬＥＤチップ３とツェナーダイオード５とが並列で逆方向になるように第１および第２の端子電極１、２に接続することにより、ＬＥＤチップ３の動作に支障を来すことはない。
【００１８】
このＬＥＤチップ３を図１に示されるように、第１の端子電極１の先端部にボンディングし、ｎ側電極３９およびｐ側電極３８がそれぞれ第１の端子電極１および第２の電極２と一体に形成されたパッド部２ａと電気的に接続されるように、金線４によりワイヤボンディングをする。また、ツェナーダイオードチップ５を第２の端子電極２の先端部にボンディングし、その正電極を第１の端子電極と一体に形成されたパッド部１ａと金線４により電気的に接続する。このとき、負電極はダイボンディングの際の導電性接着剤により第２の端子電極２と電気的に接続されている。なお、ＬＥＤチップ３も上下両面にそれぞれｎ側電極およびｐ側電極が設けられる構造のものであれば、ツェナーダイオードチップ５と同様に一方の電極はワイヤボンディングによらなくても導電性接着剤により電気的に接続される。そして、絶縁性基板１０の周囲に反射ケース９を形成し、その内部のＬＥＤチップ３やツェナーダイオードチップ５を含めたこれらの周囲がＬＥＤチップ３により発光する光を透過する透明または乳白色のエポキシ樹脂などによりモールドすることにより、樹脂パッケージ６で被覆された本発明のチップ型発光素子が得られる。
【００１９】
図２は図１の変形例を示す図で、図１（ａ）と同様に樹脂パッケージの部分を除去した平面説明図である。この例は、第２の端子電極２の一部を第１の端子電極１の側部まで延ばし、その延出部２ｂにツェナーダイオードチップ５が設けられたものである。この構造にすることにより、第１のリード１とツェナーダイオードチップ５の正電極とを接続する金線４を短くすることができ、接触事故などを防止しやすい。すなわち、このような構造にしても、ＬＥＤチップ３が一方の第１の端子電極１に設けられ、ツェナーダイオードチップ５が他方の第２の端子電極２に設けられているため、ＬＥＤチップ３を絶縁性基板１０のほぼ中央部に配置しながら保護素子５を内蔵することができる。
【００２０】
本発明によれば、ＬＥＤチップとツェナーダイオードチップとがそれぞれ別々の端子電極にボンディングされているため、ＬＥＤチップがほぼ中央に配置されると共に、保護素子が内蔵された非常に小形のチップ型発光素子を実現できる。この保護素子が内蔵されたチップ型発光素子は、図４にその等価回路図が示されているように、ＬＥＤチップ３と並列にツェナーダイオードチップ５がその極性がＬＥＤチップ３と逆になるように接続されている。そのため、ＬＥＤチップ３を駆動する電源が交流電源であっても、ＬＥＤチップ３に順方向の電圧になる位相のときは、ツェナーダイオードチップ５には逆方向電圧でツェナー電圧より低い電圧であるため電流は流れず、ＬＥＤチップ３に電流が流れて発光する。また、交流電源がＬＥＤチップ３に逆方向の電圧になる位相のときは、ツェナーダイオードチップ５を介して電流が流れる。そのため、交流電圧がＬＥＤチップ３に対して逆方向の電圧の位相となるときでも、ＬＥＤチップ３には逆方向の電圧は殆ど印加されない。また、静電気が印加される場合、その静電気がＬＥＤチップ３の逆方向であればツェナーダイオードチップ５を介して放電し、ＬＥＤチップ３に順方向である場合はその電圧がツェナー電圧より高ければツェナーダイオードチップ５を介して放電するためＬＥＤチップ３を保護し、ツェナー電圧より低ければＬＥＤチップ３を介して放電するが、その電圧は低い電圧であるためＬＥＤチップ３を損傷することはない。その結果、逆方向の電圧や静電気のサージに対して弱いＬＥＤチップ３であってもＬＥＤチップ３に高い電圧が印加されず、ＬＥＤチップ３を破損したり、劣化させたりすることがない。
【００２１】
一方、本発明のチップ型発光素子では、ＬＥＤチップ３が第１の端子電極にボンディングされて、ツェナーダイオードチップ５は第２の端子電極２の空いている部分を利用してボンディングされているため、両方のチップを近付け過ぎて光を遮断したり（ツェナーダイオードの方が背が高いためすぐ隣に配置されるとその方向の光が遮断される）、ダイボンディング材の流れなどによる接触事故（両方のチップ間にダイボンディング材がセリ上がってショートする虞れがある）や、ワイヤボンディング不良の発生（端子電極上にダイボンディング材が流れるとワイヤボンディングをし辛くなったり、ワイヤボンディングをすることができなくなる）などを防止することができる。その結果、小形で超薄型の、しかも静電気や逆方向の電圧の印加に対して非常に強い保護素子が内蔵されたチップ型の発光素子が得られる。
【００２２】
前述の例では、保護素子としてツェナーダイオードチップを用いたが、チップでなくてパッケージングされた製品状のものを使用してもよい。また、ツェナーダイオードでなくても通常のダイオードでも、ＬＥＤチップに対する逆方向の電圧に対して保護することができる。さらに、ダイオードでなくても、トランジスタをダイオード接続したものや、ＭＯＳＦＥＴのゲートとソースまたはドレインとを接続したもの、またはこれらを組み合わせてツェナーダイオードと同様に両方向に保護する複合素子またはＩＣなど、ダイオードと同様にＬＥＤチップを保護することができる素子であればよい。
【００２３】
また、前述の例では、発光素子としてチッ化ガリウム系化合物半導体を用いた青色系の半導体発光素子であったが、チッ化ガリウム系化合物半導体はとくに逆方向の電圧や高電圧により破壊されやすいため効果が大きいが、これに限定されるものではなく、ＧａＡｓ系、ＡｌＧａＡｓ系、ＡｌＧａＩｎＰ系、ＩｎＰ系などの赤色系や緑色系の発光素子についても、保護素子が設けられることにより同様に逆方向電圧や静電気に対して強い半導体発光素子が得られる。
【００２４】
さらに、前述の例では、透明樹脂の部分に保護素子が設けられていたが、反射ケースの下に保護素子の少なくとも一部を設けるようにすれば、ＬＥＤチップからの光が遮られることなく上方に反射させることができる。また、保護素子の高さがＬＥＤチップの高さより低くなるように、保護素子の下に凹部を形成して凹部内に保護素子をボンディングしたり、ＬＥＤチップの下にスペーサを介してＬＥＤチップの上面が高くなるようにボンディングすることにより、保護素子による光の遮光の影響を少なくすることができる。
【００２５】
さらに、前述の例では、ＬＥＤチップ３の周囲を被覆する樹脂パッケージ６の外周に反射ケース９を備えるタイプであったが、反射ケースを備えないで、ＬＥＤチップ３で発光する光に対して透明な樹脂だけで被覆する構造のチップ型発光素子であっても同様である。
【００２６】
【発明の効果】
本発明によれば、ＬＥＤチップと保護素子が別々の端子電極上にマウントされているため、ＬＥＤチップがほぼ中央に配置されて輝度を充分に保持しながら保護素子を内蔵した小形のチップ型発光素子が得られる。その結果、逆方向電圧の印加や静電気による高電圧の印加に対しても損傷することがなく、信頼性が大幅に向上する薄型の発光素子が得られる。また、素子内に内蔵されているため、半製品や製品の状態での取扱もアースバンドの使用や静電気除去の特別な注意を払う必要がなくなり、作業効率が大幅に向上する。
【図面の簡単な説明】
【図１】本発明の半導体発光素子の一実施形態の平面および断面の説明図である。
【図２】図１の変形例を示す図である。
【図３】図１のＬＥＤチップの一例の断面説明図である。
【図４】図１の半導体発光素子の接続関係の等価回路図である。
【図５】従来のチップ型発光素子の一例の斜視説明図である。
【符号の説明】
１ 第１の端子電極
２ 第２の端子電極
３ ＬＥＤチップ
５ ツェナーダイオードチップ
１０ 絶縁性基板
【発明の属する技術分野】
本発明は保護素子が設けられているチップ型発光素子に関する。さらに詳しくは、交流電圧駆動または静電気などにより発光素子に逆方向電圧や所定の電圧以上の順方向電圧が印加される場合にも発光素子がその静電気などにより破壊しにくいように保護素子が設けられているチップ型発光素子に関する。
【０００２】
【従来の技術】
携帯電話機やＰＨＳなどの携帯機器の小形化に伴い、それらに用いられる発光素子なども軽薄短小化が要求され、小形で薄型のチップ型発光素子が用いられている。
【０００３】
この種の小形で薄型のチップ型発光素子は図５（ａ）に示されるように、基板１０の両端部に端子電極１、２が形成され、一方の端子電極１と接続され端子電極の一部となる電極上に発光ダイオード（以下、ＬＥＤという）チップ３がボンディングされてその下部電極が端子電極１と直接接続され、その上部電極が金線４により他方の端子電極２とワイヤボンディングされて、それぞれ電気的に接続されている。ＬＥＤチップ３は、たとえば図５（ｂ）に示されるように、ＧａＡｓやＧａＰなどからなるｎ型半導体層４１とｐ型半導体層４２との接合によるｐｎ接合面（発光層）４３が形成され、その両面に電極４４、４５が設けられることにより構成されている。この基板１０の表面側には、透明または乳白色のエポキシ樹脂などからなる樹脂によりＬＥＤチップ３や金線４を被覆して保護するパッケージ６が形成されている。
【０００４】
このような発光素子は、ダイオード構造になっているため、逆方向の電圧が印加されても電流が流れない整流作用を利用して、直流電圧を両電極間に印加しないで交流電圧を印加することにより、交流で順方向電圧になる場合にのみ電流が流れて発光する光を利用する使用方法も採用されている。
【０００５】
【発明が解決しようとする課題】
通常の半導体発光素子は、一般にＧａＡｓ系やＧａＰ系やチッ化ガリウム系などの化合物半導体が用いられているが、これらの化合物半導体を用いた場合には、逆方向に印加される電圧に対して弱く、半導体層が破壊することがある。とくに、チッ化ガリウム系化合物半導体においては、その逆方向の耐圧が５０Ｖ程度と低く逆方向の印加電圧に対してとくに破壊しやすいこと、またバンドギャップエネルギーが大きいため、ＧａＡｓ系などを用いた発光素子より動作電圧も高くなること、などのため交流電圧の印加で半導体発光素子が破損したり、その特性が劣化するという問題がある。
【０００６】
また、交流電圧を印加する駆動でなくても、外部からサージ電圧などの大きな電圧が印加される場合、チッ化ガリウム系化合物半導体では順方向電圧でも１５０Ｖ程度で破壊されやすいという問題がある。
【０００７】
これらの逆放向電圧や静電気の印加に対する破壊を防止するため、半導体発光素子が組み込まれる回路内で、半導体発光素子と並列で半導体発光素子と逆方向にツェナーダイオードを組み込むことが行われる場合もある。しかし、回路内に組み込まれる前の製造工程や出荷に伴う搬送工程、または回路基板に組み込む際などのハンドリング時に静電気で破壊したり、外部回路でＬＥＤの他にダイオードなどを組み込むスペースや工数を必要とするという問題がある。
【０００８】
一方、チップ型発光素子は、縦×横が１.６ｍｍ×２.５ｍｍ〜０.８ｍｍ×１.６ｍｍ程度と非常に小形で、ダイオードなどを外付きで付属させるのは難しく、内蔵するにも横に並べて配置すると基板の横幅を大きくしなければならず、また一方の端子電極に縦に並べて配置するとＬＥＤチップを基板の中央部に配置しにくいか、ダイオードのワイヤボンディングをＬＥＤチップを跨いで行わなければならず、発光の邪魔になったりワイヤの接触が生じやすいという問題がある。
【０００９】
本発明はこのような問題を解決するためになされたもので、小形で非常に薄型でありながら、逆方向電圧や静電気などのサージ電圧の印加に対して強く、取扱が容易なチップ型発光素子を提供することを目的とする。
【００１０】
【課題を解決するための手段】
本発明によるチップ型発光素子は、絶縁性基板と、該絶縁性基板の表面の両端部に設けられる第１および第２の端子電極と、前記第１の端子電極にマウントされ、ｐ側電極およびｎ側電極がそれぞれ前記第１および第２の端子電極と電気的に接続される発光素子チップと、前記第２の端子電極にマウントされる保護素子とからなり、前記第２の端子電極は、その一部が前記第１の端子電極の側部まで延びた延出部を有し、該延出部の先端部に前記保護素子がマウントされ、該保護素子は前記発光素子チップに印加され得る少なくとも逆方向電圧に対して前記発光素子チップを保護するように前記第１および第２の端子電極の間に電気的に接続されている。
また、本発明によるチップ型発光素子の他の形態は、絶縁性基板と、該絶縁性基板の表面の両端部に設けられる第１および第２の端子電極と、前記第１の端子電極にマウントされ、ｐ側電極およびｎ側電極がそれぞれ前記第１および第２の端子電極と電気的に接続される発光素子チップと、前記第２の端子電極にマウントされ、前記発光素子チップに印加され得る少なくとも逆方向電圧に対して前記発光素子チップを保護するように前記第１および第２の端子電極の間に電気的に接続されるダイオードチップとからなり、前記第１の端子電極は前記発光素子チップがボンディングされる部分とワイヤボンディング用のパッド部とが分離するように形成され、前記第２の端子電極は前記ダイオードチップがボンディングされる部分とワイヤボンディングされるパッド部とが分離するように形成され、前記発光素子チップの前記第２の端子電極と接続する電極は前記第２の端子電極のパッド部とワイヤボンディングにより接続され、前記ダイオードチップの前記第１の端子電極と接続する電極は前記第１の端子電極のパッド部とワイヤボンディングにより接続されている。
【００１１】
ここに保護素子とは、発光素子チップに印加され得る逆方向電圧を短絡したり、発光素子チップの動作電圧より高い所定の電圧以上の順方向電圧をショートさせ得る素子を意味し、ツェナーダイオードやトランジスタのダイオード接続、ＭＯＳＦＥＴのゲートとソースまたはドレインとを短絡した素子またはこれらの複合素子、ＩＣなどを含む。また、端子電極には発光素子が組み込まれる回路基板などと接続される電極部分と一体に形成されている金属部分のすべてを含む。
【００１２】
この構造にすることにより、比較的チップ面積の大きいＬＥＤチップが第１の端子電極上にマウントされ、保護素子が第２の端子電極にマウントされているため、ＬＥＤチップをチップ型発光素子のほぼ中心部に配置しながら保護素子を内蔵することができる。
【００１３】
前記発光素子チップがチッ化ガリウム系化合物半導体からなり、前記保護素子がツェナーダイオードであれば、とくに逆電圧に弱く、また順方向でも高電圧の印加に弱いチッ化ガリウム系化合物半導体が用いられる青色系のチップ型発光素子において、逆電圧やサージ電圧などの印加に対して保護されるため好ましい。とくに保護素子としてツェナーダイオードが用いられることにより、発光素子チップに順方向にサージなどの高電圧が印加されてもツェナーダイオードのツェナー特性により、発光素子チップにダメージを与えることなく保護されると共に、通常の動作には何等の異常を来さない。ここにチッ化ガリウム系化合物半導体とは、III 族元素のＧａとＶ族元素のＮとの化合物またはIII 族元素のＧａの一部がＡｌ、Ｉｎなどの他のIII 族元素と置換したものおよび／またはＶ族元素のＮの一部がＰ、Ａｓなどの他のＶ族元素と置換した化合物からなる半導体をいう。
【００１４】
【発明の実施の形態】
つぎに、図面を参照しながら本発明の半導体発光素子について説明をする。
【００１５】
本発明の半導体発光素子は、その一実施形態の平面および断面の説明図が図１に示されるように、絶縁性基板１０の表面の両端部に第１および第２の端子電極１、２が設けられ、第１の端子電極１の一端部は絶縁性基板１０の中央部付近まで延びている。そして、第１の端子電極１の先端部側にＬＥＤチップ３がボンディングされている。ＬＥＤチップ３のｎ側電極３９は第１の端子電極１と、ｐ側電極３８は第２の端子電極２と一体に形成されたパッド２ａと、それぞれ金線４により接続されている。さらに、第２の端子電極２の先端部に保護素子であるツェナーダイオードチップ５がボンディングされ、第１および第２の端子電極１、２間にＬＥＤチップ３と逆方向になるように電気的に接続されている。そして、その周囲が樹脂パッケージ６により覆われている。図１に示される例では、樹脂パッケージ６の外周にさらに反射ケース９が設けられている。
【００１６】
絶縁性基板１０は、たとえばガラスクロスに耐熱性のＢＴ樹脂を含浸させたＢＴレジンなどの絶縁性の基板からなっている。また、ＬＥＤチップ３は、たとえば青色系（紫外線から黄色）の発光色を有するチップの一例の断面図が図３に示されるように形成される。すなわち、たとえばサファイア（Ａｌ2 Ｏ3 単結晶）などからなる基板３１の表面に、ＧａＮからなる低温バッファ層３２が０.０１〜０.２μｍ程度、クラッド層となるｎ形層３３が１〜５μｍ程度、ＩｎＧａＮ系（ＩｎとＧａの比率が種々変わり得ることを意味する、以下同じ）化合物半導体からなる活性層３４が０.０５〜０.３μｍ程度、ｐ形のＡｌＧａＮ系（ＡｌとＧａの比率が種々変わり得ることを意味する、以下同じ）化合物半導体層３５ａおよびＧａＮ層３５ｂからなるｐ形層（クラッド層）３５が０.２〜１μｍ程度、それぞれ順次積層されて、その表面に電流拡散層３７を介してｐ側電極３８が形成されている。また、積層された半導体層３３〜３５の一部が除去されて露出したｎ形層３３にｎ側電極３９が設けられることにより形成されている。
【００１７】
ツェナーダイオードチップ５は、通常のシリコン半導体などからなり、不純物濃度の高い半導体のｐｎ接合に大きい逆方向電圧を印加すると電子がトンネル効果によってｐｎ接合を通って流れる現象を利用したものである。この逆方向の電流が流れ始める電圧（ツェナー電圧）はその不純物濃度により設定される。したがって、このツェナー電圧をＬＥＤチップ３の動作電圧より高い所定の電圧に設定しておき、ＬＥＤチップ３とツェナーダイオード５とが並列で逆方向になるように第１および第２の端子電極１、２に接続することにより、ＬＥＤチップ３の動作に支障を来すことはない。
【００１８】
このＬＥＤチップ３を図１に示されるように、第１の端子電極１の先端部にボンディングし、ｎ側電極３９およびｐ側電極３８がそれぞれ第１の端子電極１および第２の電極２と一体に形成されたパッド部２ａと電気的に接続されるように、金線４によりワイヤボンディングをする。また、ツェナーダイオードチップ５を第２の端子電極２の先端部にボンディングし、その正電極を第１の端子電極と一体に形成されたパッド部１ａと金線４により電気的に接続する。このとき、負電極はダイボンディングの際の導電性接着剤により第２の端子電極２と電気的に接続されている。なお、ＬＥＤチップ３も上下両面にそれぞれｎ側電極およびｐ側電極が設けられる構造のものであれば、ツェナーダイオードチップ５と同様に一方の電極はワイヤボンディングによらなくても導電性接着剤により電気的に接続される。そして、絶縁性基板１０の周囲に反射ケース９を形成し、その内部のＬＥＤチップ３やツェナーダイオードチップ５を含めたこれらの周囲がＬＥＤチップ３により発光する光を透過する透明または乳白色のエポキシ樹脂などによりモールドすることにより、樹脂パッケージ６で被覆された本発明のチップ型発光素子が得られる。
【００１９】
図２は図１の変形例を示す図で、図１（ａ）と同様に樹脂パッケージの部分を除去した平面説明図である。この例は、第２の端子電極２の一部を第１の端子電極１の側部まで延ばし、その延出部２ｂにツェナーダイオードチップ５が設けられたものである。この構造にすることにより、第１のリード１とツェナーダイオードチップ５の正電極とを接続する金線４を短くすることができ、接触事故などを防止しやすい。すなわち、このような構造にしても、ＬＥＤチップ３が一方の第１の端子電極１に設けられ、ツェナーダイオードチップ５が他方の第２の端子電極２に設けられているため、ＬＥＤチップ３を絶縁性基板１０のほぼ中央部に配置しながら保護素子５を内蔵することができる。
【００２０】
本発明によれば、ＬＥＤチップとツェナーダイオードチップとがそれぞれ別々の端子電極にボンディングされているため、ＬＥＤチップがほぼ中央に配置されると共に、保護素子が内蔵された非常に小形のチップ型発光素子を実現できる。この保護素子が内蔵されたチップ型発光素子は、図４にその等価回路図が示されているように、ＬＥＤチップ３と並列にツェナーダイオードチップ５がその極性がＬＥＤチップ３と逆になるように接続されている。そのため、ＬＥＤチップ３を駆動する電源が交流電源であっても、ＬＥＤチップ３に順方向の電圧になる位相のときは、ツェナーダイオードチップ５には逆方向電圧でツェナー電圧より低い電圧であるため電流は流れず、ＬＥＤチップ３に電流が流れて発光する。また、交流電源がＬＥＤチップ３に逆方向の電圧になる位相のときは、ツェナーダイオードチップ５を介して電流が流れる。そのため、交流電圧がＬＥＤチップ３に対して逆方向の電圧の位相となるときでも、ＬＥＤチップ３には逆方向の電圧は殆ど印加されない。また、静電気が印加される場合、その静電気がＬＥＤチップ３の逆方向であればツェナーダイオードチップ５を介して放電し、ＬＥＤチップ３に順方向である場合はその電圧がツェナー電圧より高ければツェナーダイオードチップ５を介して放電するためＬＥＤチップ３を保護し、ツェナー電圧より低ければＬＥＤチップ３を介して放電するが、その電圧は低い電圧であるためＬＥＤチップ３を損傷することはない。その結果、逆方向の電圧や静電気のサージに対して弱いＬＥＤチップ３であってもＬＥＤチップ３に高い電圧が印加されず、ＬＥＤチップ３を破損したり、劣化させたりすることがない。
【００２１】
一方、本発明のチップ型発光素子では、ＬＥＤチップ３が第１の端子電極にボンディングされて、ツェナーダイオードチップ５は第２の端子電極２の空いている部分を利用してボンディングされているため、両方のチップを近付け過ぎて光を遮断したり（ツェナーダイオードの方が背が高いためすぐ隣に配置されるとその方向の光が遮断される）、ダイボンディング材の流れなどによる接触事故（両方のチップ間にダイボンディング材がセリ上がってショートする虞れがある）や、ワイヤボンディング不良の発生（端子電極上にダイボンディング材が流れるとワイヤボンディングをし辛くなったり、ワイヤボンディングをすることができなくなる）などを防止することができる。その結果、小形で超薄型の、しかも静電気や逆方向の電圧の印加に対して非常に強い保護素子が内蔵されたチップ型の発光素子が得られる。
【００２２】
前述の例では、保護素子としてツェナーダイオードチップを用いたが、チップでなくてパッケージングされた製品状のものを使用してもよい。また、ツェナーダイオードでなくても通常のダイオードでも、ＬＥＤチップに対する逆方向の電圧に対して保護することができる。さらに、ダイオードでなくても、トランジスタをダイオード接続したものや、ＭＯＳＦＥＴのゲートとソースまたはドレインとを接続したもの、またはこれらを組み合わせてツェナーダイオードと同様に両方向に保護する複合素子またはＩＣなど、ダイオードと同様にＬＥＤチップを保護することができる素子であればよい。
【００２３】
また、前述の例では、発光素子としてチッ化ガリウム系化合物半導体を用いた青色系の半導体発光素子であったが、チッ化ガリウム系化合物半導体はとくに逆方向の電圧や高電圧により破壊されやすいため効果が大きいが、これに限定されるものではなく、ＧａＡｓ系、ＡｌＧａＡｓ系、ＡｌＧａＩｎＰ系、ＩｎＰ系などの赤色系や緑色系の発光素子についても、保護素子が設けられることにより同様に逆方向電圧や静電気に対して強い半導体発光素子が得られる。
【００２４】
さらに、前述の例では、透明樹脂の部分に保護素子が設けられていたが、反射ケースの下に保護素子の少なくとも一部を設けるようにすれば、ＬＥＤチップからの光が遮られることなく上方に反射させることができる。また、保護素子の高さがＬＥＤチップの高さより低くなるように、保護素子の下に凹部を形成して凹部内に保護素子をボンディングしたり、ＬＥＤチップの下にスペーサを介してＬＥＤチップの上面が高くなるようにボンディングすることにより、保護素子による光の遮光の影響を少なくすることができる。
【００２５】
さらに、前述の例では、ＬＥＤチップ３の周囲を被覆する樹脂パッケージ６の外周に反射ケース９を備えるタイプであったが、反射ケースを備えないで、ＬＥＤチップ３で発光する光に対して透明な樹脂だけで被覆する構造のチップ型発光素子であっても同様である。
【００２６】
【発明の効果】
本発明によれば、ＬＥＤチップと保護素子が別々の端子電極上にマウントされているため、ＬＥＤチップがほぼ中央に配置されて輝度を充分に保持しながら保護素子を内蔵した小形のチップ型発光素子が得られる。その結果、逆方向電圧の印加や静電気による高電圧の印加に対しても損傷することがなく、信頼性が大幅に向上する薄型の発光素子が得られる。また、素子内に内蔵されているため、半製品や製品の状態での取扱もアースバンドの使用や静電気除去の特別な注意を払う必要がなくなり、作業効率が大幅に向上する。
【図面の簡単な説明】
【図１】本発明の半導体発光素子の一実施形態の平面および断面の説明図である。
【図２】図１の変形例を示す図である。
【図３】図１のＬＥＤチップの一例の断面説明図である。
【図４】図１の半導体発光素子の接続関係の等価回路図である。
【図５】従来のチップ型発光素子の一例の斜視説明図である。
【符号の説明】
１ 第１の端子電極
２ 第２の端子電極
３ ＬＥＤチップ
５ ツェナーダイオードチップ
１０ 絶縁性基板
Claims (2)
- 絶縁性基板と、該絶縁性基板の表面の両端部に設けられる第１および第２の端子電極と、前記第１の端子電極にマウントされ、ｐ側電極およびｎ側電極がそれぞれ前記第１および第２の端子電極と電気的に接続される発光素子チップと、前記第２の端子電極にマウントされる保護素子とからなり、前記第２の端子電極は、その一部が前記第１の端子電極の側部まで延びた延出部を有し、該延出部の先端部に前記保護素子がマウントされ、該保護素子は前記発光素子チップに印加され得る少なくとも逆方向電圧に対して前記発光素子チップを保護するように前記第１および第２の端子電極の間に電気的に接続されるチップ型発光素子。
- 絶縁性基板と、該絶縁性基板の表面の両端部に設けられる第１および第２の端子電極と、前記第１の端子電極にマウントされ、ｐ側電極およびｎ側電極がそれぞれ前記第１および第２の端子電極と電気的に接続される発光素子チップと、前記第２の端子電極にマウントされ、前記発光素子チップに印加され得る少なくとも逆方向電圧に対して前記発光素子チップを保護するように前記第１および第２の端子電極の間に電気的に接続されるダイオードチップとからなり、前記第１の端子電極は前記発光素子チップがボンディングされる部分とワイヤボンディング用のパッド部とが分離するように形成され、前記第２の端子電極は前記ダイオードチップがボンディングされる部分とワイヤボンディングされるパッド部とが分離するように形成され、前記発光素子チップの前記第２の端子電極と接続する電極は前記第２の端子電極のパッド部とワイヤボンディングにより接続され、前記ダイオードチップの前記第１の端子電極と接続する電極は前記第１の端子電極のパッド部とワイヤボンディングにより接続されてなるチップ型発光素子。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20468497A JP3673621B2 (ja) | 1997-07-30 | 1997-07-30 | チップ型発光素子 |
| US09/003,145 US6054716A (en) | 1997-01-10 | 1998-01-06 | Semiconductor light emitting device having a protecting device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20468497A JP3673621B2 (ja) | 1997-07-30 | 1997-07-30 | チップ型発光素子 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH1154804A JPH1154804A (ja) | 1999-02-26 |
| JP3673621B2 true JP3673621B2 (ja) | 2005-07-20 |
Family
ID=16494603
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20468497A Expired - Lifetime JP3673621B2 (ja) | 1997-01-10 | 1997-07-30 | チップ型発光素子 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3673621B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20160106322A (ko) | 2015-03-02 | 2016-09-12 | 엘지이노텍 주식회사 | 발광 장치 |
Families Citing this family (31)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002124703A (ja) * | 2000-08-09 | 2002-04-26 | Rohm Co Ltd | チップ型発光装置 |
| JP2002314143A (ja) * | 2001-04-09 | 2002-10-25 | Toshiba Corp | 発光装置 |
| JP2002314138A (ja) * | 2001-04-09 | 2002-10-25 | Toshiba Corp | 発光装置 |
| JP4626258B2 (ja) * | 2004-10-18 | 2011-02-02 | 日亜化学工業株式会社 | 発光ダイオード |
| DE102005041064B4 (de) * | 2005-08-30 | 2023-01-19 | OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung | Oberflächenmontierbares optoelektronisches Bauelement und Verfahren zu dessen Herstellung |
| JP4835104B2 (ja) * | 2005-10-24 | 2011-12-14 | 日亜化学工業株式会社 | 半導体発光装置 |
| KR100854328B1 (ko) * | 2006-07-07 | 2008-08-28 | 엘지전자 주식회사 | 발광 소자 패키지 및 그 제조방법 |
| JP4935514B2 (ja) * | 2006-09-01 | 2012-05-23 | 日亜化学工業株式会社 | 発光装置 |
| JP4882634B2 (ja) * | 2006-09-26 | 2012-02-22 | 日亜化学工業株式会社 | 発光装置 |
| JP4306772B2 (ja) | 2006-10-05 | 2009-08-05 | 日亜化学工業株式会社 | 発光装置 |
| JP5483801B2 (ja) * | 2007-02-28 | 2014-05-07 | コーア株式会社 | 発光部品 |
| JP5268267B2 (ja) * | 2007-02-28 | 2013-08-21 | コーア株式会社 | 発光部品およびその製造法 |
| WO2008105245A1 (ja) * | 2007-02-28 | 2008-09-04 | Koa Corporation | 発光部品およびその製造法 |
| KR100990637B1 (ko) * | 2007-04-23 | 2010-10-29 | 삼성엘이디 주식회사 | 발광장치 및 그 제조방법 |
| JP4903179B2 (ja) | 2007-04-23 | 2012-03-28 | サムソン エルイーディー カンパニーリミテッド． | 発光装置及びその製造方法 |
| JP2008300573A (ja) * | 2007-05-30 | 2008-12-11 | Toshiba Corp | 発光装置 |
| US8026533B2 (en) | 2007-07-19 | 2011-09-27 | Nichia Corporation | Light emitting device and method of manufacturing the same |
| JP5114773B2 (ja) * | 2007-08-10 | 2013-01-09 | スタンレー電気株式会社 | 表面実装型発光装置 |
| JP2007329502A (ja) * | 2007-08-16 | 2007-12-20 | Toshiba Corp | 発光装置 |
| KR100981214B1 (ko) * | 2008-01-28 | 2010-09-10 | 알티전자 주식회사 | 발광다이오드 패키지 |
| JP5275642B2 (ja) * | 2008-02-12 | 2013-08-28 | スタンレー電気株式会社 | 発光装置およびその製造方法 |
| JP5132404B2 (ja) | 2008-04-17 | 2013-01-30 | スタンレー電気株式会社 | 半導体発光装置 |
| KR20100003320A (ko) * | 2008-06-24 | 2010-01-08 | 엘지이노텍 주식회사 | 발광 다이오드 패키지 |
| JP4403199B2 (ja) * | 2008-11-17 | 2010-01-20 | 株式会社東芝 | 発光装置 |
| JP5458910B2 (ja) | 2009-02-24 | 2014-04-02 | 日亜化学工業株式会社 | 発光装置 |
| DE102011015408B4 (de) * | 2011-03-29 | 2022-10-06 | OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung | Optoelektronisches Bauelement und Verfahren zum Betrieb eines optoelektronischen Bauelements |
| KR101823506B1 (ko) * | 2011-06-29 | 2018-01-30 | 엘지이노텍 주식회사 | 발광 소자 패키지 및 이를 구비한 라이트 유닛 |
| JP6553143B2 (ja) * | 2012-05-09 | 2019-07-31 | ローム株式会社 | 半導体発光装置 |
| JP2016115688A (ja) * | 2013-04-05 | 2016-06-23 | パナソニック株式会社 | 発光装置 |
| KR102431684B1 (ko) * | 2014-12-05 | 2022-08-11 | 엘지디스플레이 주식회사 | 발광 다이오드 패키지 및 이를 구비한 액정표시장치 |
| KR20190127218A (ko) * | 2018-05-04 | 2019-11-13 | 엘지이노텍 주식회사 | 반도체 소자 패키지 및 이를 포함하는 광조사장치 |
-
1997
- 1997-07-30 JP JP20468497A patent/JP3673621B2/ja not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20160106322A (ko) | 2015-03-02 | 2016-09-12 | 엘지이노텍 주식회사 | 발광 장치 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH1154804A (ja) | 1999-02-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3673621B2 (ja) | チップ型発光素子 | |
| US7683396B2 (en) | High power light emitting device assembly utilizing ESD protective means sandwiched between dual sub-mounts | |
| KR100686416B1 (ko) | 복합 발광소자, 반도체 발광장치 및 반도체 발광장치의제조방법 | |
| JP3559435B2 (ja) | 半導体発光素子 | |
| US6054716A (en) | Semiconductor light emitting device having a protecting device | |
| JP3686569B2 (ja) | 半導体発光装置及びそれを用いた表示装置 | |
| JP3399440B2 (ja) | 複合発光素子と発光装置及びその製造方法 | |
| JP2002314138A (ja) | 発光装置 | |
| KR100562488B1 (ko) | 반도체 발광소자 | |
| JP3348843B2 (ja) | 発光ダイオード及びそれを用いたドットマトリックスディスプレイ | |
| JP2000124506A (ja) | 半導体発光素子 | |
| JP2001036140A (ja) | 静電対策表面実装型ｌｅｄ | |
| JP3764255B2 (ja) | 半導体発光素子 | |
| JP3911839B2 (ja) | 半導体発光装置 | |
| JP3787220B2 (ja) | チップ型発光素子 | |
| JP3723328B2 (ja) | 半導体発光素子 | |
| JP2002185049A (ja) | フリップチップ発光ダイオードおよびフリップチップ静電放電保護チップをパッケージにおける電極にダイレクトボンディングする方法 | |
| KR102131853B1 (ko) | 발광다이오드 어레이 | |
| US9608167B2 (en) | Light emitting device | |
| JPH11103096A (ja) | 半導体発光素子 | |
| JPH11214747A (ja) | 半導体発光装置 | |
| JP2002335012A (ja) | 発光ダイオード及びそれを用いたドットマトリックスディスプレイ | |
| JPH10321915A (ja) | 半導体発光素子 | |
| JPH11112026A (ja) | 半導体発光素子 | |
| JP2001223390A (ja) | 半導体発光装置およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040715 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040817 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041015 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050405 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050425 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110428 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120428 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130428 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130428 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140428 Year of fee payment: 9 |
|
| EXPY | Cancellation because of completion of term |