JP2001223390A - 半導体発光装置およびその製造方法 - Google Patents

半導体発光装置およびその製造方法

Info

Publication number
JP2001223390A
JP2001223390A JP2000034168A JP2000034168A JP2001223390A JP 2001223390 A JP2001223390 A JP 2001223390A JP 2000034168 A JP2000034168 A JP 2000034168A JP 2000034168 A JP2000034168 A JP 2000034168A JP 2001223390 A JP2001223390 A JP 2001223390A
Authority
JP
Japan
Prior art keywords
light emitting
diode element
emitting diode
emitting device
protection
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2000034168A
Other languages
English (en)
Inventor
Osamu Kitagawa
治 北川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP2000034168A priority Critical patent/JP2001223390A/ja
Publication of JP2001223390A publication Critical patent/JP2001223390A/ja
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48257—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a die pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/49105—Connecting at different heights
    • H01L2224/49107—Connecting at different heights on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]

Landscapes

  • Led Device Packages (AREA)
  • Led Devices (AREA)

Abstract

(57)【要約】 【課題】 逆方向電圧や静電気等による発光ダイオード
の破壊を防ぐための保護用ダイオードを備えた半導体発
光装置において、小型化を図り、光の取り出し効率を向
上させる。 【解決手段】 保護用ダイオード２上に接着剤４等によ
り発光ダイオード１を固定して、両者を同一フレーム８
上に搭載する。発光ダイオード１は発光面側を上にして
保護用ダイオード２上に固定する。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、発光ダイオード素
子を用いた半導体発光装置およびその製造方法に関し、
さらに詳しくは、交流電圧駆動による逆方向電圧や静電
気等によるサージ電圧等によって発光ダイオード素子が
破壊されないように、保護用素子を設けた半導体発光装
置およびその製造方法に関する。
【０００２】
【従来の技術】従来、半導体発光装置としては、ｐ型半
導体層とｎ型半導体層とを直接接合したｐｎ接合を形成
するか、または両者の間に活性層を挟んでダブルヘテロ
接合を形成したものが知られている。この半導体発光装
置は、ｐ型半導体層とｎ型半導体層との間に順方向の電
圧を印加することによりｐｎ接合部または活性層が発光
する。
【０００３】このような半導体発光装置は、ダイオード
構造になっているため、ｐ型半導体層とｎ型半導体層と
の間に逆方向の電圧が印加されても電流が流れないとい
う整流作用を有している。この整流作用を利用して、上
記ｐ型半導体層とｎ型半導体層との間に直流電圧ではな
く、交流電圧を印加する駆動方法も知られている。この
場合、交流電圧のうち、順方向の電圧が印加されたとき
にのみ電流が流れて発光が生じる。
【０００４】さらに、交流電圧駆動による逆方向電圧や
静電気等によるサージ電圧によって上記発光ダイオード
素子が破壊されないように、発光ダイオード素子の極性
とは逆方向の極性でツェナーダイオード素子やＳｉダイ
オード素子等の保護用ダイオード素子を組み込んだ半導
体発光装置も知られている。特に、ＧａＮ系化合物半導
体を用いた発光ダイオード素子は、サージ電圧に対して
弱いため、このように保護用ダイオード素子を組み込ん
だ半導体発光装置の構成とするのが好ましい。
【０００５】このような半導体発光装置としては、例え
ば、特開平１１−５４８０４号公報に、同一フレーム
（電極端子）上に発光ダイオード素子と保護用ダイオー
ド素子とを搭載せずに、図８に示すように、第１のフレ
ーム８上に発光ダイオード素子１を搭載し、第２のフレ
ーム７上に保護用ダイオード素子２を搭載したものが開
示されている。
【０００６】さらに、特開平１１−４０８４８号公報に
は、同一フレーム上に発光ダイオード素子と保護用ダイ
オード素子とを搭載したものが開示されている。この半
導体発光装置は、図９に示すように、第１のフレーム８
上に搭載した保護用ダイオード素子２上に、Ａｕからな
るバンプ電極１０を介して、発光ダイオード素子１を発
光面側を下にして搭載している。
【０００７】なお、上記図８および図９において、３は
ワイヤー、５はエポキシ樹脂等からなる封止樹脂、６は
反射ケース、９は絶縁性基板を示す。
【０００８】
【発明が解決しようとする課題】しかしながら、上述し
た特開平１１−５４８０４号公報の半導体発光装置は、
同一フレーム上に発光ダイオード素子と保護用ダイオー
ド素子とを搭載せずに、第１のフレーム上に発光ダイオ
ード素子１を搭載し、第２のフレーム７上に保護用ダイ
オード素子２を搭載しているため、第１のフレーム８お
よび第２のフレーム７として大きな電極パターンが必要
になる。よって、従来から用いられている１チップ（発
光ダイオード素子）用のフレームを用いることができ
ず、専用のフレームを作製する必要があった。
【０００９】これに対して、上述した特開平１１−４０
８４８号公報の半導体発光装置は、保護用ダイオード素
子２上に発光ダイオード素子１を搭載して、同一フレー
ム８上に両者を搭載しているため、従来から用いられて
いる１チップ用のフレームを用いることができる。しか
し、この半導体発光装置は、保護用ダイオード素子２上
に発光ダイオード素子１を発光面側を下にして搭載して
いるため、光の取り出し効率が悪くなるという問題があ
った。
【００１０】本発明は、このような従来技術の課題を解
決するためになされたものであり、交流電圧駆動による
逆方向電圧や静電気等によるサージ電圧によって発光ダ
イオード素子が破壊されるのを防ぐために、保護用素子
を組み込んだ半導体発光装置において、同一フレーム上
に発光ダイオード素子と保護用素子とを搭載することが
でき、さらに、光の取り出し効率を向上させることがで
きる半導体発光装置およびその製造方法を提供すること
を目的とする。
【００１１】
【課題を解決するための手段】本発明の半導体発光装置
は、少なくとも第１導電型半導体層と第２導電型半導体
層を含む半導体積層構造を備えた発光ダイオード素子
と、該発光ダイオード素子が逆方向電圧またはサージ電
圧により破壊されるのを防ぐための保護用素子とを備
え、該保護用素子上に、該発光ダイオード素子が発光面
側とは反対側の面を該保護用素子側に配して固定されて
おり、そのことにより上記目的が達成される。
【００１２】前記保護用素子が第１導電型半導体領域と
第２導電型半導体領域を有するダイオード構造であり、
前記発光ダイオード素子と逆極性で並列に接続されてい
てもよい。
【００１３】前記発光ダイオード素子がＧａＮ系化合物
半導体からなっていてもよい。
【００１４】本発明の半導体発光装置の製造方法は、本
発明の半導体発光装置を製造する方法であって、前記保
護用素子上に、前記発光ダイオード素子を接着剤により
固定し、そのことにより上記目的が達成される。
【００１５】前記接着剤としてポリイミド樹脂またはエ
ポキシ樹脂を用いて、前記保護用素子上に前記発光ダイ
オード素子を固定することができる。
【００１６】本発明の半導体発光装置の製造方法は、本
発明の半導体発光装置を製造する方法であって、前記保
護用素子上に、前記発光ダイオード素子をバンプ電極に
より固定し、そのことにより上記目的が達成される。
【００１７】本発明の半導体発光装置の製造方法は、本
発明の半導体発光装置を製造する方法であって、前記保
護用素子上に、前記発光ダイオード素子を導電性ペース
トにより固定し、そのことにより上記目的が達成され
る。
【００１８】以下に、本発明の作用について説明する。
【００１９】本発明にあっては、保護用素子によって、
交流電圧駆動による逆方向電圧や静電気等によるサージ
電圧によって発光ダイオード素子が破壊されるのを防ぐ
ことができる。
【００２０】例えば、発光ダイオード素子と逆方向の極
性で並列に接続された保護用ダイオード素子を設けるこ
とにより、交流電圧駆動による逆方向電圧が流れた場合
には保護用ダイオード素子に電流が流れる。よって、逆
方向電圧により発光ダイオード素子が破壊されることは
ない。保護用ダイオード素子としてツェナーダイオード
素子を用いた場合、ツェナーダイオード素子に逆電圧パ
ルスが印加されると、印加電流パルスは大きくカットさ
れる。よって、発光ダイオード素子には弱い電流パルス
しか印加されず、保護される。
【００２１】さらに、保護用素子上に発光ダイオード素
子を固定するため、従来から用いられている１チップ用
のフレームを用いて保護用素子と発光ダイオード素子と
を搭載することができる。
【００２２】発光ダイオード素子の発光面側とは反対側
の面を、保護用素子側に配して固定しているので、発光
ダイオード素子の側面からの光が保護用素子に吸収され
にくくなり、光の取り出し効率を高くすることが可能に
なる。さらに、小さな電極エリアで、発光ダイオード素
子を製品中心部に配置することができるので、光の取り
出し効率を高くすることが可能になる。
【００２３】特に、サージに対して弱いＧａＮ系化合物
半導体からなる発光ダイオード素子では、このような保
護用素子を設けた構造が有効である。
【００２４】上記発光ダイオード素子は、保護用素子上
にポリイミド樹脂またはエポキシ樹脂等の接着剤によ
り、発光面側とは反対側を保護用ダイオード素子側に配
して固定することができる。この場合、ＬＥＤチップ封
止樹脂との密着性はやや劣るものの、接着時間の短縮化
によって作業効率が向上する。
【００２５】または、Ａｕバンプ電極やＡｇペースト等
により、発光ダイオード素子を、保護用素子上にポリイ
ミド樹脂またはエポキシ樹脂等の接着剤により、発光面
側とは反対側を保護用ダイオード素子側に配して固定す
ることもできる。Ａｇペーストでは、接着強度を重視す
るのであれば、ダイボンド面積としてチップサイズより
大きな面積が必要であるが、Ａｕバンプ電極では電極サ
イズの接着面積があればよい。
【００２６】
【発明の実施の形態】以下に、本発明の実施形態につい
て、図面を参照しながら説明する。
【００２７】（実施形態１）図１は本発明の一実施形態
である半導体発光装置の構成を模式的に示す断面図であ
り、図２（ａ）はその部分拡大図であり、図２（ｂ）は
発光ダイオード素子および保護用ダイオード素子の接続
状態を示す等価回路図である。
【００２８】この半導体発光装置は、表面実装タイプで
あり、図１に示すように、絶縁性基板１０の両端部に第
１のフレーム（電極端子）８および第２のフレーム７が
設けられ、第１のフレーム８は絶縁性基板１０の中央部
付近まで延びている。この第１のフレーム８の先端部側
に保護用ダイオード素子２が固定され、その上に発光ダ
イオード素子１が接着剤層４により固定されている。そ
の周囲が封止樹脂５により覆われ、その外周に反射ケー
ス６が設けられている。
【００２９】保護用ダイオード素子２は、図２（ａ）に
示すように、Ｓｉからなるｎ型基板１１上（その表面）
にｐ型領域１２が設けられ、ｎ型基板１１側を第１のフ
レーム８側に配して固定されている。そして、保護用ダ
イオード素子２のｐ側電極１８がワイヤ３により第２の
フレーム７に接続されている。
【００３０】発光ダイオード素子１は、図２（ａ）に示
すように、ｉ型基板１３上にｎ型半導体層１４およびｐ
型半導体層１５がこの順に積層され、ｐ型半導体層１５
側から発光する。この発光ダイオード素子１は、基板１
３側を保護用ダイオード素子２側に配して接着剤層４に
より固定されている。そして、発光ダイオード素子１の
ｐ側電極１６がワイヤ３により第１のフレーム８に接続
され、ｎ側電極１７がワイヤ３により第２のフレーム７
に接続されている。
【００３１】これにより、図２（ｂ）に示すように、保
護用ダイオード素子２は、発光ダイオード素子１と逆極
性で並列に接続されている。
【００３２】この半導体発光装置は、例えば以下のよう
にして作製することができる。
【００３３】まず、図３（ａ）に示すように、保護用ダ
イオード素子２をＡｇペーストまたは金属電極（バンプ
電極を熔融したもの）２０により第１のフレーム８に固
定する。
【００３４】次に、図３（ｂ）に示すように、発光ダイ
オード素子１をエポキシ樹脂またはポリイミド樹脂等の
接着剤層４により、発光面側を上にして保護用ダイオー
ド素子２上に固定する。
【００３５】次に、図３（ｃ）に示すように、２３μφ
〜３０μφのＡｕワイヤー３によって、発光ダイオード
素子１のｎ側電極を第２のフレーム７の電極と接続し、
図３（ｄ）に示すように、２３μφ〜３０μφのＡｕワ
イヤー３によって、保護用ダイオード素子２のｐ側電極
を第２のフレーム７の電極と接続する。そして、図３
（ｅ）に示すように、２３μφ〜３０μφのＡｕワイヤ
ー３によって、発光ダイオード素子１のｐ側電極を第１
のフレーム８の電極と接続する。
【００３６】その後、図３（ｆ）に示すように、ワイヤ
ー３、発光ダイオード素子１および保護用ダイオード素
子２を保護するため、Ｔｇ１００℃〜１５０℃の透明エ
ポキシ樹脂を用いて１００℃〜１５０℃にて１時間〜１
６時間硬化させることにより、発光部分を樹脂５で封止
する。
【００３７】このようにして得られる半導体発光装置
は、保護用ダイオード素子２によって、交流電圧駆動に
よる逆方向電圧や静電気等によるサージ電圧によって発
光ダイオード素子１が破壊されるのを防ぐことができ
る。
【００３８】また、保護用ダイオード素子２上に発光ダ
イオード素子１を固定しているため、従来から用いられ
ている１チップ用のフレームを用いて保護用ダイオード
素子２と発光ダイオード素子１とを搭載することができ
る。
【００３９】さらに、発光ダイオード素子１の発光面側
とは反対側の面を、保護用ダイオード素子２側に配して
固定しているので、光の取り出し効率を高くすることが
できる。さらに、小さな電極エリアで、発光ダイオード
素子１を製品中心部に配置することができるので、光の
取り出し効率を高くすることができる。
【００４０】発光ダイオード素子１を保護用ダイオード
素子２上にポリイミド樹脂またはエポキシ樹脂等の接着
剤により固定しているので、接着時間の短縮化によって
作業効率を向上することができる。
【００４１】（実施形態２）図４は本発明の他の実施形
態である半導体発光装置の構成を模式的に示す断面図で
あり、図５（ａ）はその部分拡大図であり、図５（ｂ）
は発光ダイオード素子および保護用ダイオード素子の接
続状態を示す等価回路図である。
【００４２】この半導体発光装置は、実施形態１と同様
に面実装タイプである。
【００４３】保護用ダイオード素子２は、図４および図
５（ａ）に示すように、Ｓｉからなるｎ型基板１１上に
ｐ型領域１２が設けられ、ｎ型基板１１側を第１のフレ
ーム８側に配して固定されている。そして、保護用ダイ
オード素子２のｐ側電極１８がワイヤ３により第２のフ
レーム７に接続されている。
【００４４】発光ダイオード素子１は、図４および図５
（ａ）に示すように、ｎ型半導体層１４およびｐ型半導
体層１５からなり、ｎ型半導体層１４側にＡｕからなる
バンプ電極１０が設けられている。この発光ダイオード
素子１は、発光面とは反対側であるｎ型半導体層１４側
を保護用ダイオード素子２側に配してバンプ電極１０に
より固定されている。そして、発光ダイオード素子１の
ｐ側電極１６がワイヤ３により第１のフレーム８に接続
されている。
【００４５】これにより、図５（ｂ）に示すように、保
護用ダイオード素子２は、発光ダイオード素子１と逆極
性で並列に接続されている。
【００４６】本実施形態では、発光ダイオード素子１を
保護用ダイオード素子２上にバンプ電極１０により固定
しているので、発光ダイオード素子の素子面積よりも小
さいエリアに固定することができ、保護用素子の素子面
積が十分に大きくなくてもある程度の接着強度が得られ
る。但し、加熱や加圧のためにチップ破壊を起こす危険
性もあるので、条件設定が重要である。
【００４７】（実施形態３）図６は本発明の他の実施形
態である半導体発光装置の構成を模式的に示す断面図で
あり、図７（ａ）はその部分拡大図であり、図７（ｂ）
は発光ダイオード素子および保護用ダイオード素子の接
続状態を示す等価回路図である。
【００４８】この半導体発光装置は砲丸型であり、保護
用ダイオード素子２は、図６および図７（ａ）に示すよ
うに、Ｓｉからなるｎ型基板１１上にｐ型領域１２が設
けられ、ｎ型基板１１側を第１のフレーム８側に配して
固定されている。そして、保護用ダイオード素子２のｐ
側電極１８がワイヤ３により第２のフレーム７に接続さ
れている。
【００４９】発光ダイオード素子１は、図６および図７
（ａ）に示すように、ｉ型基板１３上にｎ型半導体層１
４およびｐ型半導体層１５がこの順に積層され、ｐ型半
導体層１５側から発光する。この発光ダイオード素子１
は、基板１３側を保護用ダイオード素子２側に配して接
着剤層４により固定されている。そして、発光ダイオー
ド素子１のｐ側電極１６がワイヤ３により第１のフレー
ム８に接続され、ｎ側電極１７がワイヤ３により第２の
フレーム７に接続されている。
【００５０】これにより、図７（ｂ）に示すように、保
護用ダイオード素子２は、発光ダイオード素子１と逆極
性で並列に接続されている。
【００５１】この半導体発光装置においても、保護用ダ
イオード素子２によって、交流電圧駆動による逆方向電
圧や静電気等によるサージ電圧によって発光ダイオード
素子１が破壊されるのを防ぐことができる。
【００５２】なお、上記実施形態１〜実施形態３では、
接着剤やバンプ電極により発光ダイオード素子を保護用
ダイオード素子上に固定したが、Ａｇペースト等の導電
性ペーストにより固定してもよい。この場合には、接続
が容易であるという利点がある。但し、ダイボンドエリ
ア（保護用チップの大きさ）が小さいと十分なダイボン
ド強度が得られないおそれもあるが、それほど強いダイ
ボンド強度は不要であると考えられる。なお、ＧａＮ系
材料を用いた青色発光ダイオード素子ではＵＶ波長によ
ってＡｇペーストが変質するおそれもある。
【００５３】なお、保護用素子は、ツェナーダイオード
や通常のダイオード、トランジスタをダイオード接続し
たものやＭＯＳＦＥＴのゲートとソースまたはゲートと
ドレインを接続したもの、またはこれらを組み合わせた
複合素子またはＩＣ等、発光ダイオードの破壊を防ぐこ
とができる素子であれば、いずれも用いることができ
る。
【００５４】発光ダイオード素子は、ｐ型半導体層とｎ
型半導体層とを直接接合したｐｎ接合を形成したものに
限られず、両者の間に活性層を挟んでダブルヘテロ接合
を形成したものであってもよい。また、ＧａＮ系化合物
半導体層に限られず、他の材料系を用いたものであって
もよい。
【００５５】さらに、発光ダイオード素子および保護用
ダイオード素子を構成する各部分の導電型は、ｐ型とｎ
型とを反対にしたものであってもよい。
【００５６】
【発明の効果】以上詳述したように、本発明によれば、
保護用素子によって、交流電圧駆動による逆方向電圧や
静電気等によるサージ電圧によって発光ダイオード素子
が破壊されるのを防ぐことができる。よって、信頼性が
大幅に向上した半導体発光装置が得られる。
【００５７】さらに、保護用素子上に発光ダイオード素
子を固定するため、従来から用いられている１チップ用
のフレームを用いて保護用素子と発光ダイオード素子と
を搭載することができる。よって、半導体発光装置の小
型化を図ることができる。
【００５８】発光ダイオード素子の発光面側とは反対側
の面を、保護用素子側に配して固定しているので、光の
取り出し効率を高くすることができる。
【００５９】さらに、小さな電極エリアで、発光ダイオ
ード素子を製品中心部に配置することができるので、半
導体発光装置を小型化すると共に光の取り出し効率を高
くすることが可能になる。
【００６０】特に、サージに対して弱いＧａＮ系化合物
半導体からなる発光ダイオード素子を用いた半導体発光
装置では、非常に有効である。
【図面の簡単な説明】
【図１】実施形態１の半導体発光装置の構成を模式的に
示す断面図である。
【図２】（ａ）は図１の部分拡大図であり、（ｂ）は実
施形態１の半導体発光装置における発光ダイオード素子
および保護用ダイオード素子の接続状態を示す等価回路
図である。
【図３】（ａ）〜（ｆ）は実施形態１の半導体発光装置
の製造工程を示す断面図である。
【図４】実施形態２の半導体発光装置の構成を模式的に
示す断面図である。
【図５】（ａ）は図４の部分拡大図であり、（ｂ）は実
施形態２の半導体発光装置における発光ダイオード素子
および保護用ダイオード素子の接続状態を示す等価回路
図である。
【図６】実施形態３の半導体発光装置の構成を模式的に
示す断面図である。
【図７】（ａ）は図６の部分拡大図であり、（ｂ）は実
施形態３の半導体発光装置における発光ダイオード素子
および保護用ダイオード素子の接続状態を示す等価回路
図である。
【図８】従来の半導体発光装置の構成を模式的に示す断
面図である。
【図９】他の従来の半導体発光装置の構成を模式的に示
す断面図である。
【符号の説明】
１ 発光ダイオード素子 ２ 保護用ダイオード素子 ３ ワイヤー ４ 接着剤層 ５ 封止樹脂 ６ 反射ケース ７ 第２のフレーム ８ 第１のフレーム ９ 絶縁性基板 １０ バンプ電極 １１ ｎ型基板 １２ ｐ型領域 １３ ｉ型基板 １４ ｎ型半導体層 １５ ｐ型半導体層 １６、１８ ｐ側電極 １７ ｎ側電極 ２０ Ａｇペーストまたは金属電極

Claims (7)

    【特許請求の範囲】
  1. 【請求項１】 少なくとも第１導電型半導体層と第２導
    電型半導体層を含む半導体積層構造を備えた発光ダイオ
    ード素子と、 該発光ダイオード素子が逆方向電圧またはサージ電圧に
    より破壊されるのを防ぐための保護用素子とを備え、 該保護用素子上に、該発光ダイオード素子が発光面側と
    は反対側の面を該保護用素子側に配して固定されている
    半導体発光装置。
  2. 【請求項２】 前記保護用素子が第１導電型半導体領域
    と第２導電型半導体領域を有するダイオード構造であ
    り、前記発光ダイオード素子と逆極性で並列に接続され
    ている請求項１に記載の半導体発光装置。
  3. 【請求項３】 前記発光ダイオード素子がＧａＮ系化合
    物半導体からなる請求項１または請求項２に記載の半導
    体発光装置。
  4. 【請求項４】 請求項１乃至請求項３のいずれかに記載
    の半導体発光装置を製造する方法であって、 前記保護用素子上に、前記発光ダイオード素子を接着剤
    により固定する半導体発光装置の製造方法。
  5. 【請求項５】 前記接着剤としてポリイミド樹脂または
    エポキシ樹脂を用いて、前記保護用素子上に前記発光ダ
    イオード素子を固定する請求項４に記載の半導体発光装
    置の製造方法。
  6. 【請求項６】 請求項１乃至請求項３のいずれかに記載
    の半導体発光装置を製造する方法であって、 前記保護用素子上に、前記発光ダイオード素子をバンプ
    電極により固定する半導体発光装置の製造方法。
  7. 【請求項７】 請求項１乃至請求項３のいずれかに記載
    の半導体発光装置を製造する方法であって、 前記保護用素子上に、前記発光ダイオード素子を導電性
    ペーストにより固定する半導体発光装置の製造方法。
JP2000034168A 2000-02-10 2000-02-10 半導体発光装置およびその製造方法 Withdrawn JP2001223390A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000034168A JP2001223390A (ja) 2000-02-10 2000-02-10 半導体発光装置およびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000034168A JP2001223390A (ja) 2000-02-10 2000-02-10 半導体発光装置およびその製造方法

Publications (1)

Publication Number Publication Date
JP2001223390A true JP2001223390A (ja) 2001-08-17

Family

ID=18558539

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000034168A Withdrawn JP2001223390A (ja) 2000-02-10 2000-02-10 半導体発光装置およびその製造方法

Country Status (1)

Country Link
JP (1) JP2001223390A (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006339629A (ja) * 2005-05-02 2006-12-14 Nichia Chem Ind Ltd 半導体素子
JP2007013093A (ja) * 2005-07-01 2007-01-18 Epitech Technology Corp 発光ダイオード
DE10229067B4 (de) * 2002-06-28 2007-08-16 Osram Opto Semiconductors Gmbh Optoelektronisches Bauelement und Verfahren zu dessen Herstellung
JP2009506556A (ja) * 2005-08-30 2009-02-12 オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツング 表面実装可能なオプトエレクトロニクス素子及び表面実装可能なオプトエレクトロニクス素子の製造方法
US8076694B2 (en) 2005-05-02 2011-12-13 Nichia Corporation Nitride semiconductor element having a silicon substrate and a current passing region
US9076928B2 (en) 2012-05-30 2015-07-07 Samsung Electronics Co., Ltd. Semiconductor light emitting device and method for manufacturing the same

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10229067B4 (de) * 2002-06-28 2007-08-16 Osram Opto Semiconductors Gmbh Optoelektronisches Bauelement und Verfahren zu dessen Herstellung
US7429758B2 (en) 2002-06-28 2008-09-30 Osram Opto Semiconductor Gmbh Optoelectronic component and method for producing it
US7514279B2 (en) 2002-06-28 2009-04-07 Osram Opto Semiconductors Gmbh Optoelectronic component and method for producing it
US7795633B2 (en) 2002-06-28 2010-09-14 Osram Opto Semiconductors Gmbh Optoelectronic component
US7948046B2 (en) 2002-06-28 2011-05-24 Osram Opto Semiconductor Gmbh Optoelectronic component
US8314441B2 (en) 2002-06-28 2012-11-20 Osram Opto Semiconductors Gmbh Optoelectronic component
JP2006339629A (ja) * 2005-05-02 2006-12-14 Nichia Chem Ind Ltd 半導体素子
US8076694B2 (en) 2005-05-02 2011-12-13 Nichia Corporation Nitride semiconductor element having a silicon substrate and a current passing region
JP2007013093A (ja) * 2005-07-01 2007-01-18 Epitech Technology Corp 発光ダイオード
JP2009506556A (ja) * 2005-08-30 2009-02-12 オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツング 表面実装可能なオプトエレクトロニクス素子及び表面実装可能なオプトエレクトロニクス素子の製造方法
US9076928B2 (en) 2012-05-30 2015-07-07 Samsung Electronics Co., Ltd. Semiconductor light emitting device and method for manufacturing the same

Similar Documents

Publication Publication Date Title
JP3673621B2 (ja) チップ型発光素子
JP3559435B2 (ja) 半導体発光素子
KR100853064B1 (ko) 복합발광소자
US7683396B2 (en) High power light emitting device assembly utilizing ESD protective means sandwiched between dual sub-mounts
JP3257455B2 (ja) 発光装置
US20060267040A1 (en) High-brightness LED with protective function of electrostatic discharge damage
US9461216B2 (en) Light emitting device
EP2475018A2 (en) Light-emitting device package and method of manufacturing the same
JP3663281B2 (ja) 半導体発光素子
TW200525725A (en) Light-emitting device capable of preventing electrostatic damage
JP2000124506A (ja) 半導体発光素子
JP4306247B2 (ja) 半導体発光装置
JP2001036140A (ja) 静電対策表面実装型ｌｅｄ
JP3911839B2 (ja) 半導体発光装置
JP3764255B2 (ja) 半導体発光素子
JP2001223390A (ja) 半導体発光装置およびその製造方法
JP3787220B2 (ja) チップ型発光素子
EP1207563A2 (en) Direct bonding of flip-chip light-emitting diode and flip-chip ESD protection chip to electrodes in a package
JPH11103096A (ja) 半導体発光素子
JP3723328B2 (ja) 半導体発光素子
JPH10321915A (ja) 半導体発光素子
JPH11112026A (ja) 半導体発光素子
JP2002057373A (ja) 半導体発光装置
KR101294711B1 (ko) 반도체 발광소자
JPH11346007A (ja) 半導体発光装置及びその製造方法

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20070501