JPH11346007A - 半導体発光装置及びその製造方法 - Google Patents

半導体発光装置及びその製造方法

Info

Publication number
JPH11346007A
JPH11346007A JP15100098A JP15100098A JPH11346007A JP H11346007 A JPH11346007 A JP H11346007A JP 15100098 A JP15100098 A JP 15100098A JP 15100098 A JP15100098 A JP 15100098A JP H11346007 A JPH11346007 A JP H11346007A
Authority
JP
Japan
Prior art keywords
light emitting
emitting element
diode
zener diode
mounting surface
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP15100098A
Other languages
English (en)
Inventor
Kenichi Koya
賢一 小屋
Tomio Inoue
登美男 井上
Yoshibumi Uchi
義文 内
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electronics Corp filed Critical Matsushita Electronics Corp
Priority to JP15100098A priority Critical patent/JPH11346007A/ja
Publication of JPH11346007A publication Critical patent/JPH11346007A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0095—Post-treatment of devices, e.g. annealing, recrystallisation or short-circuit elimination
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors

Abstract

(57)【要約】 【課題】 静電気保護用のＳｉダイオードと発光素子と
を複合化してリードフレーム上に搭載し、短絡を起こさ
ずにワイヤボンディングできる半導体発光装置およびそ
の製造方法を提供すること。 【解決手段】 リードフレームまたは基板等の搭載面の
上に、静電気保護用のＳｉダイオード４と補助素子５を
それぞれの主面が上向きになるように搭載し、そのＳｉ
ダイオード４と補助素子５の上に主面が下向きになるよ
うにフリップチップ型の発光素子１を搭載する。そし
て、発光素子１のｐｎ接合はマイクロバンプ２ａ，３ａ
によってＳｉダイオード４と接続され、発光素子１のｎ
側電極２は導電性接着剤７によって補助素子５上の導電
パッド５ｂと接続され、発光素子１から露出した導電パ
ッド５ｂの上にワイヤボンディングする。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、窒化ガリウム系化
合物を利用したフリップチップ型の発光素子を備えた半
導体発光装置に係り、特に発光素子をその静電保護等の
ためのＳｉダイオードとともに複合素子化して安定した
動作が維持可能とした半導体発光装置及びその製造方法
に関する。
【０００２】
【従来の技術】ＧａＮ，ＧａＡｌＮ，ＩｎＧａＮ及びＩ
ｎＡｌＧａＮ等の窒化ガリウム系化合物の半導体の製造
では、その表面において半導体膜を成長させるための結
晶基板として、一般的には絶縁性のサファイアが利用さ
れる。このサファイアのような絶縁性の結晶基板を用い
る場合では、結晶基板側から電極を出すことができない
ので、半導体層に設けるｐ，ｎの電極は結晶基板と対向
する側の一面に形成されることになる。
【０００３】たとえば、ＧａＮ系化合物半導体を利用し
た発光素子は、絶縁性の基板としてサファイア基板を用
いてその上面にｎ型層及びｐ型層を有機金属気相成長法
によって積層形成し、ｐ型層の一部をエッチングしてｎ
型層を露出させ、これらのｎ型層とｐ型層のそれぞれに
ｎ側電極及びｐ側電極を形成するというものがその基本
的な構成である。そして、ｐ側電極を透明電極とした場
合であれば、これらのｐ側及びｎ側の電極にそれぞれボ
ンディングパッド部を形成して、リードフレームや基板
にそれぞれワイヤボンディングされる。
【０００４】一方、サファイア基板側から光を取り出す
ようにしたフリップチップ型の半導体発光素子では、ｐ
側電極を透明電極としないままでこのｐ側及びｎ側の電
極のそれぞれにマイクロバンプを形成し、これらのマイ
クロバンプを基板またはリードフレームのｐ側及びｎ側
に接続する。このフリップチップ型の半導体発光装置で
は、発光層からの光は発光方向を向いたサファイア基板
の表面を主光取出し面とし、ｐ側電極を厚膜化または光
反射膜とすることによって発光層からの光を反射させて
主光取出し面からの発光に反射光を加えることができ
る。
【０００５】ところが、このような絶縁性のサファイア
基板に化合物半導体層を積層したＬＥＤランプでは、素
子材料のたとえば誘電率ε等の物理定数や素子構造に起
因して、静電気に対して非常に弱いことが知られてい
る。たとえば、ＬＥＤランプと静電気がチャージされた
コンデンサとを対向させて両者間に放電を生じさせたと
き、順方向でおよそ１００Ｖの静電圧で、逆方向ではお
よそ３０Ｖの静電圧で破壊されてしまう。
【０００６】これに対し、発光素子による静電気の影響
による破壊を防止するため、ｐ−ｎ接合において逆電圧
を増大したとき、破壊電圧（ツェナー降伏電圧）は電流
が増大しても電圧値は一定値をとるという特性を利用し
た定電圧ダイオードすなわちツェナーダイオードとして
知られている静電気保護素子を備えることが有効とされ
ている。
【０００７】この静電気保護素子は、特許出願人が特願
平９−１８７８２号として既に出願した明細書及び図面
に記載のものが適用でき、ｎ型のシリコン基板を基材と
して、発光素子側との導通を逆極性の関係として接続さ
せた構成としたものである。
【０００８】図３は静電気保護素子を発光素子とともに
複合素子化したＬＥＤランプの概略を示す縦断面図であ
る。
【０００９】図において、発光素子５１はサファイア基
板５１ａを上向きの姿勢としてその上面を主光取出し面
とし、下端面側に形成したｎ側電極５２及びｐ側電極５
３のそれぞれにマイクロバンプ５４，５５をワイヤによ
るスタッド方式によって形成したものである。
【００１０】リードフレーム６０には一方のリード６０
ａの上端にパラボラ状のマウント部６０ｃを形成し、こ
のマウント部６０ｃの上にＳｉダイオードとしてツェナ
ーダイオード５６を静電気保護素子として搭載し、更に
このツェナーダイオード５６の上面に発光素子５１を搭
載している。そして、ツェナーダイオード５６のｐ側の
電極５６ｂとリード６０ｂとの間にワイヤ６１をボンデ
ィングするとともに、リードフレーム６０の上端部を含
む全体をエポキシ樹脂６２によって封止することによ
り、ＬＥＤランプ型の発光装置が得られる。
【００１１】ツェナーダイオード５６は、ｎ型シリコン
基板を素材としたもので、上面にｎ側電極５６ａ及びｐ
側電極５６ｂを形成してこれらをそれぞれマイクロバン
プ５５，５４を介して発光素子５１のｐ側電極５３及び
ｎ側電極５２に接続され、発光素子５１とＳｉダイオー
ド５６とは互いに逆極性に接続され、そして、ツェナー
ダイオード５６のｐ側電極５６ｂの一部はリード６０ｂ
との間に接続するワイヤ６１のボンディングパッドと
し、ｐ側電極５６ｂとリード６０ｂとの間が導通接続さ
れる。
【００１２】このような逆極性の接続によって、リード
６０ａ，６０ｂに高電圧が印加されたときには、発光素
子５１に印加される逆方向電圧はツェナーダイオード５
６の順方向電圧付近の電圧値で、及び発光素子５１に印
加される順方向電圧はツェナーダイオード５６の逆方向
ブレークダウン電圧付近の電圧値で、それぞれカットさ
れる。したがって、静電気や過電圧による発光素子５１
の破壊を確実に防ぐことができる。
【００１３】なお、図３の例は静電気保護素子としての
ツェナーダイオード５６を下層として発光素子５１とと
もに複合素子を形成するものであるが、発光素子５１を
多機能化するための他の素子をサブマウント素子として
マウント部６０ｃに搭載することもできる。
【００１４】このようなツェナーダイオード５６または
その他のサブマウント素子を発光素子５１とともに複合
素子化する場合の製造方法は、サブマウント側の素子を
ウエハー状態でパターン形成しておき、このウエハーの
素子パターンに合わせてバンプをスタッド方式によって
形成し、更に発光素子５１を搭載してバンプによって接
合することによる。この製造方法は、ウエハーに素子の
パターンを形成したものに別の素子を接合する場合に一
般に採用されているものである。
【００１５】
【発明が解決しようとする課題】このような製造方法で
は、ウエハー状態でパターン形成されたツェナーダイオ
ード５６に発光素子５１を搭載した後に、１個ずつに分
離するためにウエハーをダイシングしてカットする工程
が行われる。
【００１６】ところが、ツェナーダイオード５６はｎ型
またはｐ型のシリコン基板を利用するので、ダイシング
の際に発生するシリコンの切り粉がツェナーダイオード
５６と発光素子５１との間に入り込みやすい。そして、
シリコンは半導電性であるものの、ツェナーダイオード
５６や発光素子５１の間に入り込んだ切り粉が電極どう
しを短絡させる可能性は高い。そして、このようなシリ
コンの切り粉による短絡を防ぐために、所定の位置に絶
縁層を形成することで対応できるものの、絶縁層の形成
が不十分となる場合も多々あるので、短絡を確実に防止
することはできない。
【００１７】一方、先の例とは逆に、発光素子５１を下
層としてその上にツェナーダイオード５６を搭載して複
合素子化することが考えられる。この場合、発光素子５
１をウエハー状態でパターン形成したものにツェナーダ
イオード５６を搭載した後にダイシングする製造方法と
なる。そして、発光素子５１のウエハーは絶縁性のサフ
ァイアであるため、これをダイシングして切り粉が発生
しても、発光素子５１とツェナーダイオード５６との間
の短絡の発生はなくなる。したがって、発光素子５１を
ウエハー状態としてツェナーダイオード５６を搭載する
ようにした方が、短絡発生によるトラブルの回避が万全
となり、製品の信頼度が格段に向上することが期待され
る。
【００１８】しかしながら、ツェナーダイオード５６を
発光素子５１よりも小さくして上下反転したアセンブリ
としたときには、ツェナーダイオード５６の全体に発光
素子５１が被さってしまう。このため、たとえば図３の
ようにリードフレーム６０に搭載するような場合にツェ
ナーダイオード５６とリード６０ｂとの間にワイヤ６１
をボンディングしようとしても、ツェナーダイオード５
６と発光素子５１とをマウント部６０ｃの上に搭載した
後であれば、発光素子５１がツェナーダイオード５６の
全体に被さってしまうのでボンディング部分が隠れてし
まうため、ワイヤ６１によるボンディングができなくな
り発光装置のアセンブリができなくなるという問題があ
る。
【００１９】このように、発光素子５１をウエハー状態
で形成したパターンにツェナーダイオード５６を搭載す
るようにすれば短絡が防止できる製品とすることができ
るものの、発光素子５１からのｐ側のワイヤの取出しが
できないままとなる。
【００２０】本発明において解決すべき課題は、たとえ
ば静電気保護用のＳｉダイオードと発光素子とによって
複合素子化するに際して、短絡の発生がなくしかもリー
ドフレーム等との導通用のワイヤも簡単にアセンブリで
きるようにすることにある。
【００２１】
【課題を解決するための手段】本発明の半導体発光装置
は、リードフレームまたは基板等の搭載面に、この搭載
面に導通させた静電気保護用のＳｉダイオードと、前記
Ｓｉダイオードに対しフリップチップ型として搭載され
るＧａＮ系化合物半導体の発光素子と、前記搭載面に絶
縁状態に配置され上面に導電パッドを形成した補助素子
とを備え、前記発光素子をマイクロバンプを介してｐ側
及びｎ側の電極を逆極性で前記Ｓｉダイオードに導通搭
載するとともに、前記発光素子をＳｉダイオードの外郭
よりも突き出る形状とし、前記補助素子はその一部が前
記Ｓｉダイオードの外郭から突き出た部分の発光素子の
下に潜る配置とし、前記補助素子の導電パッドと前記発
光素子の一方の電極とを導電性の接着剤によって接合す
るとともに、前記補助素子の導電パッドが前記発光素子
よりも外に突き出た部分の領域と前記搭載面側と対をな
す導通路との間を導通させるワイヤをボンディングして
なる半導体発光装置。
【００２２】また、このような半導体発光装置の製造方
法は、前記Ｓｉダイオードより大きなサイズとなるよう
に前記発光素子のパターンをウエハーに形成する工程
と、形成された発光素子のパターンのｐ側及びｎ側の電
極の上にそれぞれマイクロバンプを形成する工程と、こ
れらのマイクロバンプに前記Ｓｉダイオードをｐ側及び
ｎ側の電極が逆極性になるように搭載接合して複合素子
とする工程と、前記ウエハーを発光素子のパターンに沿
ってダイシングして前記複合素子の１個ずつに分離する
工程と、前記補助素子を前記搭載面に搭載して固定する
工程と、前記複合素子のＳｉダイオードを搭載面に導通
固定するとともに前記補助素子の導電パッドを前記発光
素子の一方の電極に導電性接着剤によって接合する工程
と、前記補助素子の導電パッドが前記発光素子よりも外
に突き出た部分の領域と前記搭載面側と対をなす導通路
との間をワイヤボンディングする工程とからなることを
特徴とする。
【００２３】
【発明の実施の形態】以下に、本発明の実施の形態の具
体例を図面を参照しながら説明する。
【００２４】図１は本発明の製造における発光素子及び
Ｓｉダイオードの複合素子の形成からリードフレームへ
の搭載までの工程を順に示す概略図である。
【００２５】図２は本発明の製造方法によって得た半導
体発光装置の要部であって、図３に示したＬＥＤランプ
におけるリードフレームとその上に搭載した素子の概略
図である。
【００２６】まず、第１工程として、チップ化されてい
てバンプは形成されないＳｉダイオードＡが行列状に配
列されたシートをエキスパンドする（エキスパンド工
程）。
【００２７】一方、第２工程として、サファイアのウエ
ハーＢ上に複数の発光素子Ｃをパターン形成したものを
準備しておき、これらの発光素子Ｃの上面のｐ側電極及
びｎ側電極の上にそれぞれマイクロバンプＣ−１を形成
する（バンプ形成工程）。
【００２８】次に、第３工程として、ＳｉダイオードＡ
をその電極形成面（主面）を下向きとして、ウエハーＢ
の発光素子ＣのマイクロバンプＣ−１に対向するように
ＳｉダイオードＡのｐ側及びｎ側の電極の位置合わせを
し、マイクロバンプＣ−１にＳｉダイオードＡの電極を
接触させながら熱，超音波，荷重を組み合わせて加え
て、マイクロバンプＣ−１を溶着させることにより、複
数の発光素子Ｃの上にそれぞれマイクロバンプＣ−１を
介してＳｉダイオードＡを電気的接続するとともに固定
する（チップ接合工程）。
【００２９】次いで、第４の工程として、Ｓｉダイオー
ドＡをチップ接合したウエハーＢをダイシングシートに
貼り付け、ダイシング装置によりウエハーＢをチップ単
位に分離する（ダイシング工程）。
【００３０】さらに、第５工程として、分離された発光
素子ＣのそれぞれのＳｉダイオードＡに吸着性のシート
Ｄを被せ、ダイシングシート上から剥離させて上下反転
させた姿勢とする。これにより、シートＤ上では発光素
子ＣがＳｉダイオードＡの上に搭載された姿勢に保持さ
れる（シート移載工程）。
【００３１】次いで、第６工程として、まず、リードフ
レームＥの搭載面Ｇ上に導電性ペーストを塗布し、その
導電性ペースト上の所定位置に補助素子Ｆをボンディン
グした後、シートＤによって保持されている発光素子Ｃ
とＳｉダイオードＡとの複合素子を発光素子Ｃが上にな
るように、即ち主面が上向きになるようにＳｉダイオー
ドＡの裏面をボンディングする（ダイボンディングＤ／
Ｂ工程）。この時、補助素子Ｆの電極がその上に搭載さ
れる発光素子Ｃから露出するように、複合素子を実装す
る。その後、発光素子Ｃから露出した補助素子Ｆの電極
とリードＨとの間をワイヤＪで結線する（ワイヤボンデ
ィングＷ／Ｂ工程）。
【００３２】以上の工程が、発光素子ＣとＳｉダイオー
ドＡとの複合素子のリードフレームＥへの実装までであ
り、発光素子Ｃのｐ側電極からの導通のためのワイヤの
ボンディングは後述するように図２のアセンブリによっ
て異なる。このワイヤのボンディングの前までの工程で
は、要するにウエハーＢには発光素子Ｃのパターンを形
成しておいて、これらの発光素子Ｃのそれぞれのパター
ンに対してＳｉダイオードＡをチップ接合するというも
ので、このときの条件は、ＳｉダイオードＡはその平面
方向に投影した外郭形状が発光素子Ｃのパターンよりも
小さいということである。
【００３３】図２は本発明の製造方法によって得られる
半導体発光装置の要部の具体例を示す概略図である。そ
れぞれ個別に製造された発光素子とＳｉダイオードとを
複合素子化し、リードフレームにダイボンディングする
までの工程は、図１に示したものによる。
【００３４】図２において、リードフレーム３１の二股
状のリード３１ａ，３１ｂの一方の上端に形成したマウ
ント部３１ｃの上面を搭載面としてフリップチップ型の
発光素子１が配置されている。
【００３５】この発光素子１は、絶縁性の透明なサファ
イア基板１ａの表面に、たとえばＧａＮバッファ層，ｎ
型ＧａＮ層，ＩｎＧａＮ活性層，ｐ型ＡｌＧａＮ層及び
ｐ型ＧａＮ層を順に積層して構成され、ＩｎＧａＮ活性
層を発光層としたものであり、ｎ型層の表面にｎ側電極
２が、及びｐ型層の表面にｐ側電極３がそれぞれ金属膜
蒸着法によって形成されている。そして、これらのｎ側
電極２及びｐ側電極３にはそれぞれマイクロバンプ２
ａ，３ａが形成されている。これらのマイクロバンプ２
ａ，３ａは図１の工程においてＬＥＤのウエハー状態に
ある発光素子１に対してそれぞれスタッド方式によって
形成されたものである。
【００３６】発光素子１は、静電気や過電圧による破壊
防止のためのツェナーダイオード４の上に搭載され、こ
のツェナーダイオード４と後述する補助素子とによって
マウント部３１ｃの上に搭載される。発光素子１とツェ
ナーダイオード４とは、図１によって明らかにしたよう
に、ウエハー状態のＬＥＤチップの発光素子１のｎ側及
びｐ側の電極２，３のそれぞれに形成したマイクロバン
プ２ａ，３ａを介してｎとｐとを逆極性として導通させ
たものである。そして、ツェナーダイオード４をＬＥＤ
のウエハーにチップ接合した後のダイシング工程によっ
て、発光素子１とツェナーダイオード４との複合化素子
が得られる。
【００３７】ここで、Ｓｉダイオード４としてはｎ型ま
たはｐ型のシリコン基板を利用することができ、図示の
例ではｎ型シリコン基板４ａとして示す。このツェナー
ダイオード４は、図１の製造工程におけるチップ接合に
備えて予め製作されたものであり、図２においてＳｉダ
イオード４の底面にはマウント部３１ｃ（図１中のＧに
相当）と導通させるｎ電極４ｂが形成され、上面側には
一部を除いて酸化膜４ｃを形成している。そして、酸化
膜４ｃが形成されていない部分の１つを拡散窓としてｐ
型不純物を注入することによって、ｐ型半導体層４ｄを
拡散形成し、このｐ型半導体層４ｄが表面に臨んでいる
部分にｐ側の電極４ｅを接合している。また、図２にお
いてツェナーダイオード４の上面の左側であって酸化膜
４ｃで被覆されていない部分の表面にはｎ側の電極４ｆ
を設けてｎ型シリコン基板４ａに導通させている。
【００３８】このような構成を持つツェナーダイオード
４は、図１に示した製造工程において、ｐ側の電極４ｅ
をｎ側のマイクロバンプ２ａに対応させ、且つｎ側の電
極４ｆをｐ側のマイクロバンプ３ａに対応させて位置合
わせしチップ接合する。これにより、発光素子１とツェ
ナーダイオード４とはそれぞれの電極が逆極性によって
接続され、リードフレーム３１からの静電気等の過電流
が印加されないようにして発光素子１の破壊が防止され
る。
【００３９】一方、発光素子１とツェナーダイオード４
の複合素子をマウント部３１ｃに搭載するアセンブリの
前に、補助素子５を搭載する。この補助素子５は、発光
素子１とリード３１ｂ側とを導通接続するとともに、発
光素子１をツェナーダイオード４とともに搭載支持する
役目を果たす。
【００４０】すなわち、先の工程においても説明したよ
うに、ＬＥＤのウエハー状態にある発光素子１の上にツ
ェナーダイオード４をチップ接合した後、発光素子１を
単位としてダイシングするので、図２に示すように発光
素子１のほうがツェナーダイオード４よりも大きく、発
光素子１はツェナーダイオード４の外郭よりも外に突き
出る。したがって、ツェナーダイオード４と発光素子１
との複合素子をマウント部３１ｃに搭載した後には、ツ
ェナーダイオード４が発光素子１に覆われるようにな
り、ワイヤボンディングによる導通路の取出しができな
い。したがって、補助素子５に導通機能とツェナーダイ
オード４よりも大きな発光素子１の支持機能とを持たせ
るようにすれば、発光素子１とツェナーダイオード４の
大きさに関わらず、導通と支持の両面が確保されること
になる。
【００４１】補助素子５は絶縁性基板５ａの上面に導電
パッド５ｂを形成したものであり、リードフレーム３１
への搭載は、発光素子１とツェナーダイオード４を一体
化した複合素子に先行してアセンブリする。そして、こ
の補助素子５の高さ寸法はツェナーダイオード４とほぼ
同じ程度であり、その平面形状は発光素子１のｎ側電極
２の下に潜り込んだ位置から外側に大きく突き出る程度
の広さを持つものとする。
【００４２】補助素子５及び発光素子１とツェナーダイ
オード４との複合素子のマウント部３１ｃへの搭載及び
導通のアセンブリは次のとおりである。
【００４３】まず、マウント部３１ｃの底面部にたとえ
ばＡｇをフィラーとして含む導電性ペースト６を塗布
し、補助素子５を所定の位置に搭載してこの導電性ペー
スト６によって接着固定する。次いで、補助素子５の上
面であって図２に示すように発光素子１のｎ側電極２が
被さる部分に相当する領域に導電性接着剤７を塗布す
る。なお、この導電性接着剤７はマウント部３１ｃに塗
布するＡｇをフィラーとするものでよく、補助素子５を
マウント部３１ｃに搭載する前に予めその上面に塗布し
ておいてもよい。
【００４４】この後、予め一体化されている発光素子１
とツェナーダイオード４の複合素子をそのツェナーダイ
オード４が下向きとなる姿勢とし、ツェナーダイオード
４の底面を導電性ペースト６を介してマウント部３１ｃ
に搭載するとともに、発光素子１のｎ側電極を導電性接
着剤７を介して補助素子５に搭載する。なお、導電性ペ
ースト６は補助素子５を搭載する領域に最初に塗布して
おき、発光素子１とツェナーダイオード４の複合素子を
搭載するときに改めてマウント部３１ｃに塗布するよう
にしてもよい。
【００４５】以上により、ツェナーダイオード４のｎ電
極４ｂは導電性ペースト６によってリード３１ａ側に導
通し、発光素子１のｎ側電極２は導電性接着剤７によっ
て補助素子５の導電パッド５ｂに導通する。このとき、
補助素子５は絶縁性基板５ａが導電性ペースト６によっ
て接合されているので、ＬＥＤ側の導通経路以外では導
電パッド５ｂはリード３１ａ側とは導通しない。そし
て、発光素子１の外郭から導電パッド５ｂが外側に突き
出ているので、この部分の導電パッド５ｂにワイヤ８の
一端をボンディングすることができ、このワイヤ８の他
端をリード３１ｂ側にボンディングすることによって、
２本のリード３１ａ，３１ｂの間に補助素子５を介して
発光素子１とツェナーダイオード４とを導通させること
ができる。
【００４６】そして、ワイヤ８のボンディングの後に
は、図３の従来例で示したように、各部を被覆するエポ
キシ樹脂によって封止することにより、ＬＥＤランプが
最終製品として得られる。
【００４７】以上の発光素子１とツェナーダイオード４
との複合素子化のための工程と、この複合素子と補助素
子５のリードフレーム３１への搭載及び導通接続との工
程とによって、ツェナーダイオード４を含む導通回路を
リードフレーム３１と発光素子１との間に形成すること
ができる。そして、先に説明したように、ツェナーダイ
オード４と発光素子１とを逆極性に接続することによっ
て、静電気等の過電流が印加されることが防止され、発
光素子１の破壊が免れる。
【００４８】また、発光素子１がツェナーダイオード４
の全面を覆うような大きさであっても、補助素子５を備
えることによって、発光素子１の安定支持とワイヤ８に
よるボンディングが可能である。したがって、図１の工
程で説明したように、ＬＥＤのウエハー状態の発光素子
１に対してツェナーダイオード４を搭載してチップ接合
した後に、発光素子１単位でダイシングする製造方法の
場合に、発光素子１のほうがツェナーダイオード４より
も大きくなるという制約を受けても、発光装置としての
機能を十分に果たす製品が得られる。
【００４９】ここで、本発明の製造方法においては、発
光素子１のパターンはサファイアを基板とするウエハー
によって形成されたものが前提である。そして、このウ
エハーを１個の発光素子１の単位にダイシングするとき
に発生する切り粉は、サファイアであってシリコンを含
まない。したがって、サファイアは絶縁性であることか
ら、発光素子１とツェナーダイオード４とを接合すると
きにその間に切り粉が入り込んでも、電極どうしの間の
短絡の発生はなく、製品の信頼性を高めることができ
る。
【００５０】
【発明の効果】本発明によれば、ウエハーに発光素子の
パターンを形成してこのパターンに含まれるように静電
気保護用のＳｉダイオードをチップ接合しても、補助素
子を備えることによって、リードフレーム等からの導通
とＳｉダイオード及び発光素子の複合素子に対する支持
の両方をこの補助素子に担わせたアセンブリとすること
ができる。このため、Ｓｉダイオードが小さくて発光素
子がこれよりも大きな組み合わせであっても、補助素子
の付加によって新たな形態の発光装置が得られる。
【００５１】また、製造工程においては、Ｓｉダイオー
ドはダイシングされないので、シリコンの切り粉が発生
することはなく、電極部での短絡の発生も防止される。
【図面の簡単な説明】
【図１】本発明の製造方法による工程を示す概略図
【図２】本発明の製造方法によって構成した半導体発光
装置の一実施の形態を示す図であって、リードフレーム
に搭載した発光素子，ツェナーダイオード及び補助素子
の要部の概要を示す図
【図３】ツェナーダイオードを発光素子よりも大きくし
てこれを搭載した従来のＬＥＤランプの概略図
【符号の説明】
Ａ Ｓｉダイオード Ｂ ウエハー Ｃ 発光素子 Ｃ−１ マイクロバンプ Ｄ シート Ｅ リードフレーム Ｆ 補助素子 Ｇ 搭載部（マウント部） Ｈ リード Ｊ ワイヤ １ 発光素子 １ａ サファイア基板 ２ ｎ側電極 ２ａ マイクロバンプ ３ ｐ側電極 ３ａ マイクロバンプ ４ ツェナーダイオード ４ａ ｎ型シリコン基板 ４ｂ ｎ電極 ４ｃ 酸化膜 ４ｄ ｐ型半導体領域 ４ｅ ｐ側電極 ４ｆ ｎ側電極 ５ 補助素子 ５ａ 絶縁性基板 ５ｂ 導電パッド ６ 導電性ペースト ７ 導電性接着剤 ８ ワイヤ ３１ リードフレーム ３１ａ リード ３１ｂ リード ３１ｃ マウント部

Claims (3)

    【特許請求の範囲】
  1. 【請求項１】 リードフレームまたは基板等の搭載面
    に、この搭載面に導通させた静電気保護用のＳｉダイオ
    ードと、前記Ｓｉダイオードに対しフリップチップ型と
    して搭載されるＧａＮ系化合物半導体の発光素子と、前
    記搭載面に絶縁状態に配置され上面に導電パッドを形成
    した補助素子とを備え、前記発光素子をマイクロバンプ
    を介してｐ側及びｎ側の電極を逆極性で前記Ｓｉダイオ
    ードに導通搭載するとともに、前記発光素子をＳｉダイ
    オードの外郭よりも突き出る形状とし、前記補助素子は
    その一部が前記Ｓｉダイオードの外郭から突き出た部分
    の発光素子の下に潜る配置とし、前記補助素子の導電パ
    ッドと前記発光素子の一方の電極とを導電性の接着剤に
    よって接合するとともに、前記補助素子の導電パッドが
    前記発光素子よりも外に突き出た部分の領域と前記搭載
    面側と対をなす導通路との間を導通させるワイヤをボン
    ディングしてなる半導体発光装置。
  2. 【請求項２】 請求項１記載の半導体発光装置の製造方
    法であって、 前記Ｓｉダイオードより大きなサイズとなるように前記
    発光素子のパターンをウエハーに形成する工程と、 形成された発光素子のパターンのｐ側及びｎ側の電極の
    上にそれぞれマイクロバンプを形成する工程と、 これらのマイクロバンプに前記Ｓｉダイオードをｐ側及
    びｎ側の電極が逆極性になるように搭載接合して複合素
    子とする工程と、 前記ウエハーを発光素子のパターンに沿ってダイシング
    して前記複合素子の１個ずつに分離する工程と、からな
    る半導体発光装置の製造方法。
  3. 【請求項３】 請求項１記載の半導体発光装置の製造方
    法であって、 前記補助素子を前記搭載面に搭載して固定する工程と、 前記複合素子のＳｉダイオードを搭載面に導通固定する
    とともに前記補助素子の導電パッドを前記発光素子の一
    方の電極に導電性接着剤によって接合する工程と、 前記補助素子の導電パッドが前記発光素子よりも外に突
    き出た部分の領域と前記搭載面側と対をなす導通路との
    間をワイヤボンディングする工程と、からなる半導体発
    光装置の製造方法。
JP15100098A 1998-06-01 1998-06-01 半導体発光装置及びその製造方法 Pending JPH11346007A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP15100098A JPH11346007A (ja) 1998-06-01 1998-06-01 半導体発光装置及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP15100098A JPH11346007A (ja) 1998-06-01 1998-06-01 半導体発光装置及びその製造方法

Publications (1)

Publication Number Publication Date
JPH11346007A true JPH11346007A (ja) 1999-12-14

Family

ID=15509105

Family Applications (1)

Application Number Title Priority Date Filing Date
JP15100098A Pending JPH11346007A (ja) 1998-06-01 1998-06-01 半導体発光装置及びその製造方法

Country Status (1)

Country Link
JP (1) JPH11346007A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6617617B2 (en) 2000-08-18 2003-09-09 Agilent Technologies, Inc. Light-emitting diode
US6861677B2 (en) * 2002-03-04 2005-03-01 United Epitaxy Co., Ltd. Package of lightemitting diode with protective element
US6940102B2 (en) 2001-02-13 2005-09-06 Agilent Technologies, Inc. Light-emitting diode and a method for its manufacture
KR100890468B1 (ko) 2005-06-15 2009-03-26 한빔 주식회사 도전성 인터커넥션부를 이용한 발광다이오드 소자

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6617617B2 (en) 2000-08-18 2003-09-09 Agilent Technologies, Inc. Light-emitting diode
US6893890B2 (en) 2000-08-18 2005-05-17 Agilent Technologies, Inc. Method of producing a light-emitting diode
US6940102B2 (en) 2001-02-13 2005-09-06 Agilent Technologies, Inc. Light-emitting diode and a method for its manufacture
US6861677B2 (en) * 2002-03-04 2005-03-01 United Epitaxy Co., Ltd. Package of lightemitting diode with protective element
KR100890468B1 (ko) 2005-06-15 2009-03-26 한빔 주식회사 도전성 인터커넥션부를 이용한 발광다이오드 소자

Similar Documents

Publication Publication Date Title
KR100853064B1 (ko) 복합발광소자
JP4996463B2 (ja) 発光デバイスをパッケージするためのチップスケール方法およびチップスケールにパッケージされた発光デバイス
EP1601019B1 (en) Light emitting diode chip with monolithically integrated diode for electrostatic discharge protection and method of forming the same
US7192797B2 (en) Light emitting device and manufacture method thereof
US7977686B2 (en) Chip-scale methods for packaging light emitting devices and chip-scale packaged light emitting devices
JP4459433B2 (ja) 発光素子の製造方法
JP3399440B2 (ja) 複合発光素子と発光装置及びその製造方法
US20110233574A1 (en) Light emitting device having a pluralilty of light emitting cells and package mounting the same
US20070210317A1 (en) High power light emitting device assembly with ESD protection ability and the method of manufacturing the same
JPH1154804A (ja) チップ型発光素子
JP2014506016A (ja) キャリア基板、および半導体チップの製造方法
JPH1140857A (ja) 半導体発光素子
KR20200112369A (ko) 발광 소자 패키지
JPH10223930A (ja) 半導体発光素子
JP2002043623A (ja) 光半導体素子とその製造方法
JPH11214747A (ja) 半導体発光装置
JPH1154799A (ja) 半導体発光素子
JPH11346007A (ja) 半導体発光装置及びその製造方法
JPH11121797A (ja) チップ型半導体発光装置
JPH1154801A (ja) チップ型発光素子
JP2000012898A (ja) 半導体発光装置
JP3723328B2 (ja) 半導体発光素子
JPH11103096A (ja) 半導体発光素子
JP2002057373A (ja) 半導体発光装置
JP2718339B2 (ja) 発光ダイオードチップおよび発光ダイオード