JP4459433B2 - 発光素子の製造方法 - Google Patents

発光素子の製造方法 Download PDF

Info

Publication number
JP4459433B2
JP4459433B2 JP2000393079A JP2000393079A JP4459433B2 JP 4459433 B2 JP4459433 B2 JP 4459433B2 JP 2000393079 A JP2000393079 A JP 2000393079A JP 2000393079 A JP2000393079 A JP 2000393079A JP 4459433 B2 JP4459433 B2 JP 4459433B2
Authority
JP
Japan
Prior art keywords
electrode
type semiconductor
semiconductor region
light emitting
gan
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2000393079A
Other languages
English (en)
Other versions
JP2001230448A (ja
Inventor
登美男 井上
研一 真田
賢一 小屋
康彦 福田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Priority to JP2000393079A priority Critical patent/JP4459433B2/ja
Publication of JP2001230448A publication Critical patent/JP2001230448A/ja
Application granted granted Critical
Publication of JP4459433B2 publication Critical patent/JP4459433B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of group III and group V of the periodic system
    • H01L33/32—Materials of the light emitting region containing only elements of group III and group V of the periodic system containing nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/06102—Disposition the bonding areas being at different heights
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48257—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a die pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/49105—Connecting at different heights
    • H01L2224/49107—Connecting at different heights on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01012—Magnesium [Mg]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01039—Yttrium [Y]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01057—Lanthanum [La]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H01L2924/12032—Schottky diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)
  • Led Device Packages (AREA)

Description

【０００１】
【発明の属する技術分野】
本発明は、絶縁基板上に形成された半導体積層膜を備えた発光素子、およびそのような半導体発光素子を含む発光装置、ならびにそれらの製造方法に関する。特に、本発明は、サファイア基板上に形成された窒化ガリウム系化合物半導体を用いた発光素子（ＬＥＤ）およびそのような発光素子を備えた発光装置（ＬＥＤランプ）に対して好適に適用される。
【０００２】
【従来の技術】
近年、液晶表示デバイス等の光を利用したデバイスの需要の拡大に伴い、各種の発光素子が実用化されてきている。このような発光素子の中でも窒化ガリウム系化合物半導体（ＩｎXＡｌYＧａ1-X-YＮ、０≦X、０≦Y、X＋Y≦１）は、現在高輝度青色および緑色発光ダイオード（ＬＥＤ）として製品化されているとともに、今後、さらに青色レーザーダイオードや紫外線センサーや太陽電池を構成する材料として注目されている。
【０００３】
図４Ａ、図４Ｂおよび図４Ｃは、それぞれ、製品化されている従来のＧａＮ・ＬＥＤ素子の平面図、Ｂ−Ｂ線断面図およびＣ−Ｃ線断面図である。なお、図示されている各半導体層の厚さは、現実の厚さに対応しているわけではない。図５は、製品化されている従来のＬＥＤランプの断面図である。このＧａＮ・ＬＥＤ素子４０は、サファイア基板３０の上面の上に、ＧａＮバッファ層３１と、ｎ型ＧａＮ層３２と、ＩｎＧａＮ活性層３３と、ｐ型ＡｌＧａＮ層３４と、ｐ型ＧａＮ層３５とが順に積層されたダブルヘテロ構造を有している。ｎ型ＧａＮ層３２の上面は、下段部と上段部とからなる階段状に形成されており、下段部におけるｎ型ＧａＮ層３２の上面の上には、ＴｉとＡｕよりなるｎ電極３６が形成されている。また、上段部におけるｎ型ＧａＮ層３２の上面の上に、上述のＩｎＧａＮ活性層３３と、ｐ型ＡｌＧａＮ層３４と、ｐ型ＧａＮ層３５とが順に積層されている。そして、ｐ型ＧａＮ層３５の上面の上には、ＮｉとＡｕよりなる電流拡散用の透明電極３７が形成され、さらにその上にｐ電極３８が形成されている。このＧａＮ・ＬＥＤ素子４０は絶縁性のサファイア基板を用いて構成されているため、両電極はともに、サファイア基板の上面側に形成されている。また、ＧａＮ・ＬＥＤ素子４０の上面側が光の取り出し面となっており、ｎ電極３６およびｐ電極３８のボンディングパッド部３６ａ、３８ａを除く上面は保護膜３９でオーバーコートされている。そして、このＧａＮ・ＬＥＤ素子４０は、絶縁性の接着剤４３を介してリードフレーム４４ａ先端のダイパッドにダイスボンドされている。ＧａＮ・ＬＥＤ素子４０のｎ電極３６はＡｕワイヤー４１を介してリードフレーム４４ａに接続され、ｐ電極３８はＡｕワイヤー４２を介してリードフレーム４４ｂに接続されている。そして、ＧａＮ・ＬＥＤ素子４０を搭載しているリードフレーム４４ａ、４４ｂの先端部分が透光性のエポキシ樹脂４５でモールドされて、ＬＥＤランプが構成されている。
【０００４】
【発明が解決しようとする課題】
前記従来の発光素子においては、以下のような問題があった。
【０００５】
上述のように、ＧａＮ・ＬＥＤ素子４０と他の素子等とを電気的に接続させるためにワイヤーボンディングを行おうとすると、ｎ電極３６とｐ電極３８それぞれに、少なくとも、直径が１００μｍ以上の円形状または一辺が１００μｍ以上の正方形状のボンディングパッド部３６ａ、３８ａが必要となり、しかも光取り出し面側に、前記両電極３６、３８が形成されているため、光取り出し効率が悪くなる。したがって、ボンディングパッド部３６ａ、３８ａに必要な面積と光の取り出し量を確保するために必要な面積とを確保しようとすると、発光素子のサイズの縮小に制約が生じ、発光素子の小型化が困難になるといった問題が生じてくる。
【０００６】
本発明の主な目的は、半導体発光素子およびその製造方法において、発光素子の電気的接続のための電極に必要な面積を低減し、発光素子全体の小型化を図りつつ、発光素子の輝度および光の取り出し効率の向上を図ることにある。
【０００７】
また、本発明の他の目的は、上記半導体発光素子を備えた発光装置およびその製造方法を提供することにある。
【０００８】
【課題を解決するための手段】
本発明の発光装置は、基板と、前記基板上に形成された第１導電型半導体領域と、前記第１導電型半導体領域のうちの一部の領域の上に形成された第２導電型半導体領域と、前記第１導電型半導体領域のうちの前記一部の領域以外の他の領域の上に形成された第１の電極と、前記第２導電型半導体領域の上に形成された第２の電極とを備えた発光素子であって、前記第１および第２の電極上に形成された導電性材料からなる複数のマイクロバンプを更に備え、前記第１の電極上に形成された前記マイクロバンプの数は１であり、前記第２の電極上に形成された前記マイクロバンプの数は１以上である。
【０００９】
前記マイクロバンプの各々は、柱状または茸状の形状を有し、前記マイクロバンプの各々の横方向の最大寸法は、５から３００μｍの範囲内にあり、前記マイクロバンプの各々の高さは、５から５０μｍの範囲内にあることが好ましい。
【００１０】
前記第１の電極および第２の電極の少なくとも一方の下には、前記第１又は第２導電型半導体領域に対して密着性のよい金属層が設けられていることが好ましい。
【００１１】
本発明の他の発光素子は、基板と、前記基板上に形成された第１導電型半導体領域と、前記第１導電型半導体領域のうちの一部の領域の上に形成された第２導電性半導体領域と、前記第１導電型半導体領域のうちの前記一部の領域以外の他の領域の上に形成された第１の電極と、前記第２導電型半導体領域の上に形成された第２の電極とを備えた発光素子であって、前記第１の電極および第２の電極の上に形成された導電性材料からなるマイクロバンプを更に備え、前記第１の電極および第２の電極の各々には、前記マイクロバンプが形成された領域以外に、プローブ針が接触し得るプローブ領域が形成されている。
【００１２】
前記第１の電極のプローブ領域がダイシングストリートの一部にまたがって形成されていることが好ましい。
【００１３】
本発明の更に他の発光素子は、基板と、前記基板上に形成された第１導電型半導体領域と、前記第１導電型半導体領域のうちの一部の領域の上に形成された第２導電型半導体領域と、前記第１導電型半導体領域のうちの前記一部の領域以外の他の領域の上に形成された第１の電極と、前記第２導電型半導体領域の上に形成された第２の電極とを備えている発光素子であって、前記第１の電極および第２の電極の上に形成された導電性材料からなるマイクロバンプを更に備え、前記第２の電極には、発光素子からの光を外部に放射するための開口部が形成されている。
【００１４】
前記第２の電極に形成された開口部の形状は、直径が２０μｍ以下の円、または直径が２０μｍ以下の円内に含まれる多角形であることが好ましい。
【００１５】
前記第２の電極に形成された開口部内に、前記第２導電型半導体領域に対してオーミックコンタクトを形成する導電性透明電極が設けられていてもよい。
【００１６】
前記基板は、発光素子が放射する光に対して透明な材料から形成されていることが好ましい。
【００１７】
前記基板は、サファイアから形成され、前記基板上にＧａＮ系化合物半導体積層構造が形成されていてもよい。
【００１８】
前記マイクロバンプは、少なくともＡｕを含む金属材料から形成されているとが好ましい。
【００１９】
本発明の発光素子の製造方法は、基板の上に、少なくとも第１導電型半導体領域と該第１導電型半導体領域上の第２導電型半導体領域とからなる半導体層を形成する第１の工程と、前記第２導電型半導体領域の一部を除去して、前記第１導電型半導体領域の一部を露出させる第２の工程と、前記第１の半導体領域の一部の上に第１の金属膜からなる第１の電極を形成する第３の工程と、前記第２の半導体領域の一部の上に第２の金属膜からなる第２の電極を形成する第４の工程と、前記第１の電極の一部の上方に位置する領域と前記第２の電極の一部の上方に位置する領域とを開口したマスク部材を形成する第５の工程と、少なくとも前記マスク部材の開口部に第３の金属膜を堆積する第６の工程と、前記マスク部材を除去して、前記第１および第２の電極の上に前記第３の金属膜を残してマイクロバンプを形成する第７の工程とを備えている。
【００２０】
本発明の更に他の発光素子の製造方法は、基板の上に、少なくとも第１導電型半導体領域と該第１導電型半導体領域上の第２導電型半導体領域とからなる半導体層を形成する第１の工程と、前記第２導電型半導体領域の一部を除去して、前記第１導電型半導体領域の一部を露出させる第２の工程と、前記第１の半導体領域の一部の上に第１の金属膜を形成する第３の工程と、基板の全面上に第２の金属膜を形成する第４の工程と、前記第２の金属膜のうち、前記第１の金属膜の一部の上方に位置する領域と、前記第２半導体領域の一部の上方に位置する領域とを開口したマスク部材を形成する第５の工程と、少なくとも前記マスク部材の開口部に第３の金属膜を堆積する第６の工程と、前記マスク部材を除去するとともに前記第２の金属膜をパターニングして、前記第１の半導体領域上には、前記第１および第２の金属膜からなる第１の電極とその上のマイクロバンプを残存させる一方、前記第２の半導体領域の上には、前記第２の金属膜からなる第２の電極とその上のマイクロバンプとを残存させる第７の工程とを備えている。
【００２１】
前記第６の工程では、選択メッキ法により第３の金属膜を堆積してもよい。
【００２２】
本発明の発光装置は、基板と該基板上に設けられたｎ型半導体領域とｐ型半導体領域とを有する発光素子と、電界効果トランジスタからなる静電保護素子とを備え、前記発光素子のｐ型半導体領域と前記電界効果トランジスタのソース領域又はドレイン領域とが電気的に接続され、前記発光素子のｎ型半導体領域と前記電界効果トランジスタのドレイン領域又はソース領域とが電気的に接続されており、 前記電界効果トランジスタのしきい値電圧は、前記発光素子の動作電圧よりも大きくかつ前記発光素子の順方向破壊電圧および逆方向破壊電圧よりも小さい。
【００２３】
本発明の発光装置は、絶縁基板と該絶縁基板上に設けられたｐ型半導体領域とｎ型半導体領域とを有する発光素子と、ダイオードからなる静電保護素子とを備え、前記発光素子の前記ｎ型半導体領域と前記ダイオードのｐ型半導体領域との間、前記発光素子の前記ｐ型半導体領域と前記ダイオードのｎ型半導体領域との間はそれぞれ電気的に接続されており、前記静電気保護素子は、前記発光素子上に層間絶縁膜を介して形成された半導体薄膜により構成されている。
【００２４】
本発明の発光装置は、絶縁基板と該絶縁基板上に設けられたｐ型半導体領域とｎ型半導体領域とを有する発光素子と、ダイオードからなる静電保護素子とを備え、前記発光素子の前記ｎ型半導体領域と前記ダイオードのｐ型半導体領域との間、前記発光素子の前記ｐ型半導体領域と前記ダイオードのｎ型半導体領域との間はそれぞれ電気的に接続されており、前記静電気保護素子は、前記発光素子とともに前記絶縁基板上に形成されている。
【００２５】
前記静電気保護素子は、前記絶縁基板上に形成された半導体薄膜により構成されていてもよい。
【００２６】
本発明の発光装置は、絶縁基板と該絶縁基板上に設けられたｐ型半導体領域とｎ型半導体領域とを有する発光素子と、ダイオードからなる静電保護素子とを備え、前記発光素子の前記ｎ型半導体領域と前記ダイオードのｐ型半導体領域との間、前記発光素子の前記ｐ型半導体領域と前記ダイオードのｎ型半導体領域との間はそれぞれ電気的に接続されており、前記発光素子の前記絶縁基板と、前記静電気保護素子とは共通の親基板の上に設けられている。
【００２７】
前記静電気保護素子は、前記親基板上に形成された半導体薄膜により構成されていてもよい。
【００２８】
本発明の発光装置は、絶縁基板と該絶縁基板上に設けられたｐ型半導体領域とｎ型半導体領域とを有する発光素子と、ダイオードからなる静電保護素子とを備え、前記発光素子の前記ｎ型半導体領域と前記ダイオードのｐ型半導体領域との間、前記発光素子の前記ｐ型半導体領域と前記ダイオードのｎ型半導体領域との間はそれぞれ電気的に接続されており、前記発光素子は、液晶デバイスのバックライト用の発光素子である、
本発明の発光装置は、絶縁基板と該絶縁基板上に設けられたｐ型半導体領域とｎ型半導体領域とを有する発光素子と、ダイオードからなる静電保護素子とを備え、前記発光素子の前記ｎ型半導体領域と前記ダイオードのｐ型半導体領域との間、前記発光素子の前記ｐ型半導体領域と前記ダイオードのｎ型半導体領域との間はそれぞれ電気的に接続されており、前記発光素子と前記静電気保護素子とは共通のハウス内に収納されている。
【００２９】
本発明の発光装置は、絶縁基板と該絶縁基板上に設けられたｐ型半導体領域とｎ型半導体領域とを有する発光素子と、ダイオードからなる静電保護素子とを備え、前記発光素子の前記ｎ型半導体領域と前記ダイオードのｐ型半導体領域との間、前記発光素子の前記ｐ型半導体領域と前記ダイオードのｎ型半導体領域との間はそれぞれ電気的に接続されており、少なくとも前記発光素子の周囲に設けられ、前記発光素子から出射される光を反射するための反射体をさらに備えている。
【００３０】
前記反射体は、その上端が少なくとも前記発光素子内の発光する領域よりも高くなるように構成されていることが好ましい。
【００３１】
前記反射体は、金属リードで形成されており、前記静電気保護素子が前記金属リード上に搭載されていることが好ましい。
【００３２】
本発明の発光装置の製造方法は、透明基板上に半導体積層膜が形成され、かつ前記半導体積層膜の表面にｐ側電極およびｎ側電極が形成された半導体発光素子と、少なくとも２つの独立した電極を有するサブマウント素子と、前記サブマウント素子を支持し、前記サブマウント素子に電力を供給することのできる基材とを備え、前記サブマウント素子が前記基材と電気的に導通するように前記基材上に搭載され、前記半導体発光素子がフェイスダウン状態で前記サブマウント素子の上面に搭載されたフリップチップ型の発光装置の製造方法であって、前記半導体発光素子および前記サブマウント素子の何れか一方の素子が有する電極上にマイクロバンプを形成する工程と、前記マイクロバンプを介して、前記半導体発光素子のｐ側電極およびｎ側電極を前記サブマウント素子の前記電極に接合するチップ接合工程とを包含する。
【００３３】
前記チップ接合工程は、前記サブマウント素子を含む複数のサブマウント素子が行列状に形成されたウェハに対して、チップ状の前記半導体発光素子を接近させる工程と、前記マイクロバンプを介して、前記ウェハに含まれる前記サブマウント素子の前記電極に前記半導体発光素子の前記ｐ側電極およびｎ側電極を接合する工程とを包含し、更に、前記チップ接合の後に、前記ウェハをチップ単位に分離し、一体化された前記半導体発光素子および前記サブマウント素子を前記ウェハから複数個形成する工程を包含してもよい。
【００３４】
前記チップ接合工程は、前記マイクロバンプを介して対向する前記電極を相互に接触させながら、前記半導体発光素子および前記サブマウント素子の少なくとも一方に対して、熱、超音波および荷重を印加することによって、前記マイクロバンプを前記電極に溶着させる工程を含んでもよい。
【００３５】
前記マイクロバンプを形成する工程は、前記半導体発光素子のｐ側電極およびｎ側電極上にスタッドバンプを形成する工程を含み、前記チップ接合工程は、前記ウエハ内の各サブマウント素子に対して、対応する半導体発光素子を位置合わせする工程と、前記マイクロバンプを前記ウェハ内の各サブマウント素子の前記電極に溶着させることによって、前記サブマウント素子上に前記半導体発光素子を固定するとともに、対向する電極を前記マイクロバンプを介して電気的に相互接続する工程を含み、更に、前記一体化された半導体発光素子およびサブマウント素子を、前記ウェハから分離した後、前記基材のマウント部上に配置し、前記サブマウント素子を前記基材上に固定する工程を包含してもよい。
【００３６】
前記マイクロバンプを形成する工程は、前記半導体発光素子のｐ側電極およびｎ側電極上にスタッドバンプを形成する工程を含み、前記チップ接合工程は、前記サブマウント素子を前記基材のマウント部上に配置し、前記サブマウント素子を前記基材上に固定した後、前記マイクロバンプを前記サブマウント素子の前記電極に溶着させることによって、前記サブマウント素子上に前記半導体発光素子を固定するとともに、対向する電極を前記マイクロバンプを介して電気的に相互接続する工程を含んでもよい。
【００３７】
前記マイクロバンプを鍍金工程により形成してもよい。
【００３８】
前記マイクロバンプを形成する工程は、前記ウェハに含まれる各サブマウント素子の電極上にスタッドバンプを形成する工程を含み、前記チップ接合工程は、前記ウエハ内の各サブマウント素子に、対応する半導体発光素子を位置合わせする工程と、前記マイクロバンプを前記半導体発光素子の電極に溶着させることによって、前記サブマウント素子上に前記半導体発光素子を固定するとともに、対向する電極を前記マイクロバンプを介して電気的に接続する工程を含んでもよい。
【００３９】
前記マイクロバンプを形成する工程は、前記サブマウント素子の電極上にスタッドバンプを形成する工程を含み、前記チップ接合工程は、前記サブマウント素子を前記基材のマウント部上に配置し、前記サブマウント素子を前記基材上に固定した後、前記マイクロバンプを前記サブマウント素子の電極に溶着させることによって、前記サブマウント素子上に前記半導体発光素子を固定するとともに、対向する電極を前記マイクロバンプを介して電気的に接続する工程を含んでもよい。
【００４０】
前記マイクロバンプは、鍍金工程により形成されてもよい。
【００４１】
前記チップ接合の後に、前記サブマウント素子にプローブ針を接触させながら、前記半導体発光素子の上方に配置した光特性検査用のディテクターを用いて、前記半導体発光素子が放射する光を前記透明基板の上面から検査する光特性検査工程を更に包含してもよい。
【００４２】
前記チップ接合工程は、前記サブマウント素子を含む複数のサブマウント素子が行列状に形成されたウェハに対して、チップ状の前記半導体発光素子を接近させる工程と、前記マイクロバンプを介して、前記ウェハに含まれる前記サブマウント素子の前記電極に前記半導体発光素子のｐ側電極およびｎ側電極を接合する工程とを包含しもてよい。
前記光特性検査工程は、前記チップ接合の後に、前記ウェハ内の各半導体発光素子に対して行うことが好ましい。
【００４３】
【発明の実施の形態】
−発光素子−
本発明による発光素子は、第１の電極上に形成された１つのマイクロバンプと、第２の電極上に形成された少なくとも１つのマイクロバンプとを備えている。第１の電極上のマイクロバンプの数が１つである理由は、第１の電極の占める面積を最小限にし、発光素子の発光面積を最大限に大きく取るためである。第１の電極上には、直径が３０〜４０μｍ程度の円柱状又は茸形状のマイクロバンプ（以下、このようなマイクロバンプを「点状マイクロバンプ」と称する）を形成することが好ましい。
【００４４】
本発明では、第２の電極上のマイクロバンプの数は１つ以上である。その理由は、第１の電極上に設けた点状マイクロバンプと、第２の電極上に設けたマイクロバンプとによって、ＧａＮ・ＬＥＤ素子等の半導体発光素子のチップを安定的に支持し、そのチップが傾かないようにすることである。この目的を達成するため、第２の電極上に点状マイクロバンプを形成する場合、そのマイクロバンプの数は２つ以上であることが好ましい。点状のマイクロバンプが連続的に線状につながったマイクロバンプ（以下、このようなマイクロバンプを「線状マイクロバンプ」と称する）を形成する場合や、点状のマイクロバンプが連続的に面状につながったマイクロバンプ（以下、このようなマイクロバンプを「面状マイクロバンプ」と称する）を形成する場合は、そのマイクロバンプの数は１つでも充分である。
【００４５】
マイクロバンプの横方向の最大寸法は５から３００μｍの範囲内にあることが好ましく、高さは５から５０μｍの範囲内にあることが好ましい。横方向の最大寸法が５μｍ以上であることが好ましい理由は、メッキによってマイクロバンプを形成する場合、形成の容易さから、マイクロバンプの横方向の最大寸法は５μｍ以上にすることが好ましい。マイクロバンプの横方向の最大寸法は３００μｍ以下であることが好ましい。
【００４６】
点状マイクロバンプは、直径が３０〜４０μｍの円またはこの円内に含まれる多角形の形状を持つことが好ましい。線状マイクロバンプは、幅が２０〜３０μｍで、長さが１５０〜２００μｍのサイズを持つことが好ましい。
【００４７】
マイクロバンプの高さは５μｍ以上にすることが好ましい。その理由は、半導体発光素子のチップをリードフレーム等にマイクロバンプを介して接合するとき、荷重、熱および超音波によりマイクロバンプを溶着する接合方法を用いられるからである。マイクロバンプの高さが５μｍ以下になると、チップとリードフレームとがバンプ以外の部分で接触し、ショート不良を起こすおそれがある。マイクロバンプの高さは５０μｍ以下であることが好ましい。その理由は、その程度の高さならば、鍍金法によって容易にマイクロバンプを形成できるからである。より好ましいマイクロバンプの高さは、２０〜３０μｍである。
【００４８】
組立工程において、半導体発光素子が形成されたウェハをチップ状に分割し、チップをリードフレーム等に載置する場合、マイクロバンプを下にして置かれたチップは、点状マイクロバンプの場合、第１の電極上に１つ形成し、第２の電極上に少なくとも２つを形成することにより、チップは少なくとも３点で支えられることになり傾くことはない。この場合、３つのマイクロバンプは、チップ内で可能な限り大きくとれる二等辺三角形の３つの頂点の位置に配置するのが好ましい。
【００４９】
また、第１の電極上に点状マイクロバンプを１つ形成し、第２電極上に１つのマイクロバンプを形成する場合、第２電極上のマイクロバンプを線状マイクロバンプ又は面状マイクロバンプにすることによつて、チップは３点以上で支えられるので傾くことはない。従って、ダイスボンダー時にチップの認識エラーやアームへの取り込みエラーは解消される。
【００５０】
この他にも第２の電極上に形成するマイクロバンプは、複数の点状や線状や、様々な形状の面状マイクロバンプが可能であるが、第１の電極上に形成されるマイクロバンプは、点状マイクロバンプを１つのみ形成することが好ましい。これは、第１の電極の面積を極力少なくし、発光面積を可能な限り大きく取るためである。
【００５１】
本発明の発光素子によれば、チップをリードフレーム等にマイクロバンプを介して接合する場合、荷重、熱および超音波によりＡｕマイクロバンプを溶着する接合方法においても、チップとリードフレームとがバンプ以外の部分で接触することはなく、ショート不良は起こらない。
【００５２】
マイクロバンプが形成される第１の電極および／または第２の電極の下面には、第１および／または第２導電型半導体領域に対して密着性のよい金属を敷くことが好ましい。これにより、半導体発光素子のチップをリードフレーム等にマイクロバンプを介して接合する場合、荷重、熱および超音波によりＡｕマイクロバンプを溶着し接合する工法においても、超音波により電極が剥がれるといった問題は生じない。第１および第２導電型半導体領域がｎ型ＧａＮおよびｐ型ＧａＮの場合は、Ｔｉが密着性の良い金属である。またＴｉはｎ型ＧａＮの良好なオーミックコンタクト電極でもあり好都合である。
【００５３】
第１の電極および第２の電極の上において、マイクロバンプが形成される領域以外の領域に、プローブ針が接触しうる領域（プローブ領域）を形成してもよい。これにより、発光素子の特性検査を行うプローブ検査工程において、プローブ針がマイクロバンプに接触することはなく、マイクロバンプを破壊することはない。上記プローブ領域は、少なくとも５０μｍ×５０μｍの面積が必要であるが、第２の電極の上には容易に上記プローブ領域を確保することができる。しかし、第１の電極の場合は、極力この面積を少なくすることが好ましい。
【００５４】
第１の電極のプローブ領域をダイシングストリートの一部にまたがって形成してもよい。これにより、第１の電極の大きさは、直径が３０〜４０μｍ程度の円柱状又は茸状マイクロバンプ１つを形成できる大きさにすることができ、発光面積を可能な限り大きく取ることができる。この場合、ダイシングストリートは、ｎ型ＧａＮ層を露出するように形成する。また、第１の電極を分離して、マイクロバンプを形成する領域と、プローブ領域とを離してもよいが、好ましくは、両領域を隣り合わせにして第１の電極は分離しないほうがよい。そのほうが、正確な特性検査が行えるからである。
【００５５】
第２の電極に、発光素子が発光する光を取り出すための開口部を形成してもよい。これにより、開口部から出た光が、上方にあるディテクターに届くようになり、光の強度および波長を測定することができる。第２の電極に形成された開口部を直径が２０μｍ以下の円またはこの円内に含まれる多角形にすることが好ましい。その理由は、開口部が大きすぎると、第２導電型半導体領域（ｐ型ＧａＮ層）が薄いと、活性層に充分に電流注入が行えなくなり、十分な光を取り出せないばかりか、輝度低下の要因ともなるからである。開口部が小さすぎても十分な光を取り出せないが、メッシュ状に複数個の開口部を形成すればよい。
【００５６】
第２の電極に形成された開口部に、第２導電型半導体領域にオーミックコンタクトする導電性透明電極を形成しても良い。これにより、上記ＩｎＧａＮ活性層に電流注入を行い、かつ光を取り出すことが出来る。
【００５７】
なお、プローバーのディテクターの位置を変更して、ウェハの下方に設置できれば開口部など必要なくなることは言うまでもない。
【００５８】
また、基板は、発光素子が発する光に対して透明体で構成することができる。これにより、素子内で発光した光を基板側から取り出すことが可能となり、フリップチップ構造での効率良い光の取り出しが可能となる。発光素子がＧａＮ系化合物半導体により構成されている場合には、基板を、サファイアにより構成することが好ましい。これにより、ＧａＮ結晶とサファイア結晶との結晶学的な整合性が良いこと、およびサファイア基板が透光性絶縁性基板であるため、フリップチップ構造に好都合であることを利用して、青色光等の発光特性の良好なフリップチップ構造発光素子が得られる。また、光取り出し効率に関しても、ＧａＮの屈折率が２．１、サファイアの屈折率が１．７７、またモールド樹脂の屈折率が１．５であるので、サファイア基板は、ＧａＮとモールド樹脂との中間の屈折率を持ち、効率の良い光取り出しが可能であり好都合な基板である。
以下、添付図面を参照しながら、本発明による発光素子の実施形態を説明する。
【００５９】
（第１の実施形態）
図１および図２は、それぞれ、本実施形態のＧａＮ・ＬＥＤ素子１の平面図およびＡ−Ａ線断面図である。図１および図２に示すように、ＧａＮ・ＬＥＤ素子１は、サファイア基板３０の上面の上に、ＧａＮバッファ層３１と、ｎ型ＧａＮ層３２と、ＩｎＧａＮ活性層３３と、ｐ型ＡｌＧａＮ層３４と、ｐ型ＧａＮ層３５とが順に積層されたダブルヘテロ構造を有している。ｎ型ＧａＮ層３２の上面は、上面のごくわずかの部分を占める下段部と残りの大部分を占める上段部とからなる階段状に形成されており、下段部におけるｎ型ＧａＮ層３２の上面の上には、ＴｉおよびＡｕの積層膜の上にさらにＮｉおよびＡｕの積層膜を重ねてなるｎ電極６が形成されている。また、上段部におけるｎ型ＧａＮ層３２の上面の上に、上述のＩｎＧａＮ活性層３３と、ｐ型ＡｌＧａＮ層３４と、ｐ型ＧａＮ層３５とが順に積層されている。そして、ｐ型ＧａＮ層３５の上面の上には、電流拡散用の透明電極を設けることなくＮｉおよびＡｕからなるｐ電極５が直接設けられている。本実施形態におけるＧａＮ・ＬＥＤ素子１の平面的なサイズは、一辺が０．２８ｍｍ程度の正方形である。そして、ｎ電極６およびｐ電極５の上には、Ａｕ又はＡｕ合金からなるマイクロバンプ２２および２３がそれぞれ形成されている。
【００６０】
図３は、ＧａＮ・ＬＥＤ素子１をリードフレーム上にマイクロバンプボンディング法でマウントして形成されるＬＥＤ装置を概略的に示す断面図である。リードフレーム１３ａ、１３ｂの先端には、互いに絶縁分離された２つのダイパッド１７ａ、１７ｂが設けられており、各ダイパッド１７ａ、１７ｂにマイクロバンプ２３、２２がそれぞれ接触した状態で、ＧａＮ・ＬＥＤ素子１がダイパッド１７ａ、１７ｂ上に搭載されている。ＧａＮ・ＬＥＤ素子１とダイパッド１７ａ、１７ｂとは、紫外線硬化性絶縁樹脂１６により固着されている。
【００６１】
なお、発光領域から発光される光は、リードフレーム１３ａによって上方に反射され、サファイヤ基板３０を通過して上方に取り出される。また、リードフレーム１３ａ、１３ｂの側端には、ＧａＮ・ＬＥＤ素子１の側方に漏れる光を上方に反射するための反射板１５ａ、１５ｂが設けられている。
【００６２】
次に、本実施形態に係るＬＥＤ装置の製造方法について説明する。
【００６３】
まず、ＬＥＤ素子の作製方法について説明する。
【００６４】
上述のごとく、サファイア基板３０の上面の上に、ＧａＮバッファ層３１と、ｎ型ＧａＮ層３２と、ＩｎＧａＮ活性層３３と、ｐ型ＡｌＧａＮ層３４と、ｐ型ＧａＮ層３５とが順に積層されたダブルヘテロ構造を有するウェハを形成する。そして、このウェハのｐ型ＧａＮ層３５の表面に、選択的に除去しようとする領域を開口したＳｉＯ2 マスクを形成し、このＳｉＯ2 マスクを用いてドライエッチングを行って、ｐ型ＧａＮ層３５、ｐ型ＡｌＧａＮ層３４、ＩｎＧａＮ活性層３３の各一部を縦方向に選択的に除去し、さらに、ｎ型ＧａＮ層３２の一部を表面から少し下方まで堀込んで、全体を段付の形状にする。
【００６５】
次に、ＧａＮ・ＬＥＤ素子１上にｐ電極５、ｎ電極６およびマイクロバンプ２２、２３を形成する手順の一例について説明する。
【００６６】
ｎ型ＧａＮ層３２の上面上にｎ電極６を形成するには、リフトオフ法あるいはエッチング法を用いて、厚みが約０．２μｍのＴｉ膜と厚みが約０．５μｍのＡｕ膜とを順に積層した後、この積層膜を直径５０μｍ程度の円形形状にパターニングする。さらに、ウェハの全面上に、厚みが約０．２μｍのＮｉ膜を形成し、さらにその上に厚みが約１μｍのＡｕ膜を蒸着により形成する。その後、フォトリソグラフィー工程を行って、Ｎｉ膜およびＡｕ膜の積層膜上に、マイクロバンプを形成しようとする領域を開口したレジストマスクを形成する。そして、このレジストマスクの開口領域にＡｕ又はＡｕ合金の選択メッキを行って、ｎ電極６およびｐ電極５上に位置する領域に、直径約３０μｍ、高さ約２０μｍの茸形状のマイクロバンプ２２、２３をそれぞれ形成する。その後、ｐ型ＧａＮ層３５上に位置する領域のほぼ全部とｎ電極上に位置する領域とを残し、それ以外の部分に付着しているＮｉ膜およびＡｕ膜をエッチングにより選択的に除去する。
【００６７】
次に、ＧａＮ・ＬＥＤ素子１をリードフレーム１３ａ、１３ｂに搭載する手順について説明する。
【００６８】
ＧａＮ・ＬＥＤ素子１を、マイクロバンプ２２、２３が形成された面を下方にサファイア基板３０を上方に向けてつまりフリップチップ状態で、リードフレーム１３ａ、１３ｂのダイパッド１７ａ、１７ｂに対向させ、ｐ電極５上のマイクロバンプ２３をダイパッド１７ａに、ｎ電極６上のマイクロバンプ２２をダイパッド１７ｂにそれぞれ位置合わせする。そして、紫外線硬化性絶縁樹脂１６をダイパッド１７ａ、１７ｂ又はＧａＮ・ＬＥＤ素子１に塗布し、ＧａＮ・ＬＥＤ素子１を押圧しながら紫外線を照射して紫外線硬化性絶縁樹脂１６を硬化させる。なお、ダイパッド１７ａ、１７ｂはＧａＮ・ＬＥＤ素子１を搭載してから切り離してもよい。
【００６９】
本実施形態によると、ＧａＮ・ＬＥＤ素子１を内蔵したＬＥＤ装置において、一方の面側にｐ電極５とｎ電極６とを形成し、このｎ電極６とｐ電極５との上にマイクロバンプ２２、２３を形成して、このマイクロバンプ２２、２３を介してＧａＮ・ＬＥＤ素子１をリードフレーム等の部材と接続する構造としたことによって、以下の効果を得ることができる。
【００７０】
まず、マイクロバンプは、通常、簡単に直径１０μ程度まで小さくでき、従来の素子に要求されていたようなボンディングパッドが不要となるので、電極構造を小さくでき、発光素子（本実施形態ではＧａＮ・ＬＥＤ素子１）のサイズを小型化することが可能になる。そして、この小型化によって、サファイヤ基板３０や化合物半導体基板のような高価な材料の使用量の低減によりコストの低減を図ることができる。また、ｎ電極６も小さくできるため、ＧａＮ・ＬＥＤ素子１の内部における発光領域、すなわちｐｎ接合領域が広くなり、従来と同一サイズの素子に比べ、輝度も向上する。さらに、光取り出し面が、図３に矢印で示されている方向、すなわち各電極５、６が形成されている面とは反対側のサファイア基板３０側であり、光取り出しを妨げる電極等の部材がないため光取り出し効率も向上する。
【００７１】
次に、本実施形態の特徴部分であるマイクロバンプの好ましい形状について説明する。マイクロバンプ２２、２３の径は、前述のように５〜３００μｍであることが好ましいが、５〜１００μｍの範囲であることがより好ましい。マイクロバンプ２２、２３の径が１００μｍを越えると、その占める面積が増大し、ワイヤーボンディングと比較して、メリットが少なくからである。マイクロバンプの径は、１０〜３０μｍの範囲であることが更に好ましい。一方、マイクロバンプ２２、２３の高さは、円柱状の場合には３０μｍ以下であることが好ましく、茸状の場合には５０μｍ以下でることが好ましい。円柱形の場合には、選択メッキ法により形成しようとすると、フォトリソグラフィー工程によって形成されるレジスト膜の厚みを厚くする必要があるが、３０μｍ以上の厚みを有するレジスト膜を形成するのは、困難を伴うからである。また、茸状の場合には、５０μｍを越える高さまでメッキを行うと茸状の傘の部分の横方向の径が１００μｍ程度まで増大するので、ワイヤーボンディングと比較して、メリットが少なくなる。
【００７２】
ｎ電極６のサイズは、マイクロバンプ２２を形成できるサイズ、即ち、マイクロバンプの円柱の直径より少し大きい直径の円であることが好ましい。例えばマイクロバンプの直径が３０μｍ程度の場合には、直径５０μｍ程度の円形とすることがＬＥＤ装置の小型化に適している。また、マイクロバンプの横断面における形状は、前記実施形態のごとき円形に限定されるものではなく、楕円形や正方形に近い形状などであってもよいことはいうまでもない。その場合には、横方向の最大寸法が上述の直径の寸法の範囲内にあればよい。
【００７３】
また、光取り出し面がサファイヤ基板３０側であるため、ｐ電極５の上に従来のＧａＮ・ＬＥＤ素子のように透明電極を形成する必要がないので、ｐ型ＧａＮ層３５の全面上に厚膜のｐ電極を設けてもよい。
【００７４】
上述の方法で作製したＬＥＤ素子のサイズは、例えば一辺が０．２８ｍｍの正方形で発光に寄与しないｎ電極周りの面積は、素子表面の１５分の１を占めている。従来の素子の場合、素子のサイズは、一辺が０．３４ｍｍの正方形であり、発光に寄与しない面積は、素子表面の２分の１を占めている。即ちこの実施例の場合、素子のサイズは、０．６８倍と小さくなったにもかかわらず、発光面積は、１．２６倍に増えている。
【００７５】
また、前記実施形態における製造方法では、ｎ電極専用の金属（ＴｉとＡｕ）の上にｐ電極専用の金属（ＮｉとＡｕ）をさらに積層し、このｐ電極専用の金属の上にマイクロバンプを構成する金属の選択メッキを行うので、選択メッキの条件を均一にすることができる。また、その結果、ｐ電極５はｐ電極専用の金属だけで構成される一方、ｎ電極６はｎ電極専用の金属の上にｐ電極専用の金属を重ねて構成されているので、ｐ型ＧａＮ層３５とｎ型ＧａＮ層３２との間の段差が緩和され、２カ所のマイクロバンプ２２、２３の先端がほぼ同じ高さ位置になるという効果をも有する。ただし、本発明の発光素子の製造方法は、斯かる実施形態に限定されるものではなく、ｐ電極およびｎ電極をそれぞれ専用の金属のみで構成し、その上にマイクロバンプをそれぞれ形成するようにしてもよい。また、マイクロバンプを構成する金属を堆積するのは、選択メッキ法に限定されるものではなく、蒸着等により金属膜を堆積した後、リフトオフ法によりレジストマスクとともに周囲の金属膜を除去してマイクロバンプのみを残すリフトオフ法によってもよい。
【００７６】
なお、前記実施形態では、ＧａＮ・ＬＥＤ素子をリードフレーム上に搭載したが、本発明は斯かる実施形態に限定されるものではない。例えば、ＧａＮ・ＬＥＤ素子を能動素子や受動素子或いは親基板の上にフリップチップ接続してもよいし、逆にＧａＮ・ＬＥＤ素子の上に他の能動素子や受動素子等をフリップチップ接続してもよい。
【００７７】
また、本発明に係る発光素子は、ＧａＮ・ＬＥＤ素子に限定されるものではなく、他の発光素子でもよい。ただし、ＧａＮ・ＬＥＤ素子は透明で絶縁性のサファイヤ基板上に形成されるので、ｐ電極およびｎ電極が一方の面側に形成されることから、本発明を適用することで著効を発揮することができる。
【００７８】
さらに、本発明に係る発光素子の基板は必ずしも透明体である必要はない。不透明な基板である場合には、光を基板とは反対側に取り出せば済むからである。ただし、基板を透明体で構成することにより、光をｐ電極およびｎ電極の反対方向から取り出すことができるので、上述のように、光の取り出し効率の向上を図ることができる。
【００７９】
上記ＧａＮ・ＬＥＤ素子の特性を検査するプローブ検査工程や、チップに分割してリードフレーム等に組み立てる組立工程においては、次のような問題が生じる可能性がある。
【００８０】
第１に、組立工程において、ＧａＮ・ＬＥＤ素子が形成されたウェハを１つのＧａＮ・ＬＥＤ素子単位にチップ状に分割し、各チップをリードフレーム等に載置する場合、マイクロバンプを下にして置かれた前記チップを、ダイスボンダー等のアームが認識し取りに来る。その際、二本のマイクロバンプでチップを支えているため、チップが傾きやすく、認識やアームへの取り込みに問題が生じるおそれがある。また、マイクロバンプを介してチップをリードフレーム等に接合する際に、荷重、熱および超音波によりＡｕマイクロバンプを溶着し接合する方法によれば、マイクロバンプの高さが低いとチップとリードフレームとがバンプ以外の部分で接触する可能性がある。そのような接触が生じると、ショート不良を起こしたり、超音波により電極が剥がれるといった問題が生じる。
【００８１】
第２に、ＧａＮ・ＬＥＤ素子のｎ電極６は、上述したように可能な限り小さいほうが発光面積を広くできる。そのため、電極の大きさは、直径が３０μｍ程度の円柱状又は茸形状のマイクロバンプ１つを形成できる大きさにするのが好ましい。この場合、ｎ電極６の形状は直径６０μｍ程度の円形であることが好ましい。素子の特性検査を行うプローブ検査工程において、プローブ針がマイクロバンプに接触するためにマイクロバンプを破壊するという問題が生じてくる可能性がある。
【００８２】
第３に、通常のプローバーを用いてプローブ検査工程を実行する場合、ＧａＮ・ＬＥＤ素子が形成されたウェハを電極側を上にしてステージ上に置き、真空チャックで固定する。プローブ針をウェハ上方から電極に接触させ特性検査を行うが、光の強度および波長を測定するディテクターは、通常、ステージの上方に置かれているため、ＧａＮ・ＬＥＤ素子の光の取り出しがサファイア基板側から行うために、十分な光が上方にあるディテクターに届かないという問題が生じてくる可能性がある。
【００８３】
下記の実施形態は、マイクロバンプを持つフリップチップ構造の発光素子の検査工程および組立工程が支障なく行えるような構造の発光素子に関する。
【００８４】
（第２の実施形態）
図６Ａおよび図６Ｂは、それぞれ、本実施形態におけるＧａＮ・ＬＥＤ素子１の平面図およびＤ−Ｄ線断面図である。本実施形態の特徴は、ＧａＮ・ＬＥＤ素子１のｎ電極６の上に点状マイクロバンプが１つ、およびｐ電極５の上に点状マイクロバンプが２つ形成されている点である。
【００８５】
この構造を詳しく説明すると、図６Ａおよび図６Ｂに示すように、ＧａＮ・ＬＥＤ素子１は、サファイア基板３０の上面の上に、ＧａＮバッファ層３１と、ｎ型ＧａＮ層３２と、ＩｎＧａＮ活性層３３と、ｐ型ＡｌＧａＮ層３４と、ｐ型ＧａＮ層３５とが順に積層されたダブルへテロ構造を有している。ｎ型ＧａＮ層３２の上面は、ごくわずかな部分を占める下段部と、残りの大部分を占める上段部とからなる階段状に形成されており、下段部におけるｎ型ＧａＮ層３２の上面の上には、ＴｉおよびＡｕの積層膜の上にさらにＭｇおよびＡｕの積層膜を重ねてなるｎ電極６が形成されている。また、上段部におけるｎ型ＧａＮ層３２の上面の上に、上述のＩｎＧａＮ活性層３３と、ｐ型ＡｌＧａＮ層３４と、ｐ型ＧａＮ層３５とが順に積層されている。そして、ｐ型ＧａＮ層３５の上面の上には、透明電極を設けることなくＭｇおよびＡｕからなるｐ電極５が直接設けられている。そして、ｎ電極６の上面の上には、ＡｕまたはＡｕ合金からなる１つの点状マイクロバンプ２４が、またｐ電極５の上面の上には、ＡｕまたはＡｕ合金からなる２つの点状のマイクロバンプ２５がそれぞれ形成されている。そして、素子の表面は、マイクロバンプを除いて保護膜３９で被われている。
【００８６】
ここで、前記３つの点状マイクロバンプのサイズは、直径が４０μｍで高さが２０μｍの茸状または円柱状であり、チップ内で可能な限り大きくとれる二等辺三角形の３つの頂点の位置に配置されている。
【００８７】
これにより、ＧａＮ・ＬＥＤ素子１のチップは、マイクロバンプにより３点で支えられるので、マイクロバンプを下にして置かれた場合でも傾くことはなく、ダイスボンド時にチップの認識エラーやアームへの取り込みエラーは発生しない。
【００８８】
また、マイクロバンプの高さを２０μｍとすることにより、前記ＧａＮ・ＬＥＤ素子１のチップをリードフレーム等に、荷重、熱および超音波によりマイクロバンプを溶着し接合する工法においては、適切な接合条件の設定で、前記チップとリードフレームとがバンプ以外の部分で接触するショート不良の発生はなく、なおかつ充分な接合強度が保たれている。
【００８９】
また、ｎ電極のＴｉおよびｐ電極のＭｇは、ＧａＮに対して付着力の強い電極材料であり、超音波による剥がれは、発生しなかった。
【００９０】
（第３の実施形態）
図７Ａおよび図７Ｂは、それぞれ、本実施形態におけるＧａＮ・ＬＥＤ素子１の平面図およびＥ−Ｅ線断面図である。本実施形態の特徴は、ＧａＮ・ＬＥＤ素子１のｎ電極６の上に点状マイクロバンプ２４が１つ、およびｐ電極５の上に線状マイクロバンプ２５ａが１つ形成されている点であり、その他は、第２の実施形態と同じである。
【００９１】
ｐ電極５上の線状マイクロバンプ２５ａのサイズは、幅が２０μｍ、長さが１８０μｍ、高さが２０μｍで、前記Ｅ−Ｅ線の断面が茸状または柱状である。
【００９２】
この場合も、ＧａＮ・ＬＥＤ素子１のチップは、マイクロバンプにより支えられ傾かないので、ダイスボンド時にチップの認識エラーやアームへの取り込みエラーは発生しない。
【００９３】
（第４の実施形態）
図８Ａおよび図８Ｂは、それぞれ、本実施形態におけるＧａＮ・ＬＥＤ素子１の平面図およびＦ−Ｆ線断面図である。本実施形態の特徴は、ＧａＮ・ＬＥＤ素子１のマイクロバンプが位置するｐ電極の下面にｐ型ＧａＮ層と密着性のよい金属を敷いた点であり、その他は、第２の実施形態と同じである。
【００９４】
これは、ｐ電極５の材料として、ＮｉとＡｕなどの積層膜を用いる場合、ｐ型ＧａＮ層とＮｉとの密着力が弱いため、前記チップをリードフレーム等に、荷重、熱および超音波によりマイクロバンプを溶着し接合する工法において、超音波により、マイクロバンプ２５の位置する近傍のｐ電極５の下面のｐ型ＧａＮ層とＮｉとの界面が剥がれる。これを防ぐためには、マイクロバンプ２５の位置するｐ電極５の下面の近傍に密着力の強いＴｉなどの金属７３を敷くことが効果的であり、接合時の剥がれはなくなり、充分な接合強度が保たれる。
【００９５】
前記実施形態では、チップとリードフレーム等との接合方法を荷重、熱、超音波により、マイクロバンプを溶着させる方法を例に掲げたが、接合方法はこれに限ったものではなく、例えばスタットバンプボンディング（ＳＢＢ）法や異方導電シート／接着剤を用いるＡＣＦ法やハンダバンプを用いる工法にも適応できるものである。
【００９６】
（第５の実施形態）
図９Ａおよび図９Ｂは、それぞれ、本実施形態における２インチウェハ上に形成されたＧａＮ・ＬＥＤ素子群の一部分の平面図およびＧ−Ｇ線断面図である。本実施形態の特徴は、ＧａＮ・ＬＥＤ素子１のｐ電極５およびｎ電極６上にプローブ領域が設けられていることであり、特にｎ電極上に設けられたプローブ領域はダイシングストリート上に形成されている点である。
【００９７】
図９Ａにおいて、前記ｎ型ＧａＮ層３２の下段部の上面の上には、ｎ電極６が形成されているが、このｎ電極６はダイシングストリート３７の一部分に渡って形成されている。また、ｐ型ＧａＮ層３５の上面のほぼ全面に、ｐ電極５が形成されており、ｎ電極６およびｐ電極５の上には、ＡｕまたはＡｕ合金から成るマイクロバンプ２４および２５がそれぞれ形成されている。そして、素子の表面は、保護膜３９で被われているが、ｐ電極５の上面上のＡｕバンプ２５とプローブ針を接触させるプローブ領域５ａおよびｎ電極６の上面上のＡｕバンプ２４とプーロブ領域６ａは、保護膜３９が開口されている。ここで、ｐ電極５のプローブ領域５ａのサイズは、７０μｍ×８０μｍ、ｎ電極６のプローブ領域６ａのサイズは、４０μｍ×８０μｍ程度である。
【００９８】
このように、ｎ電極６上のプローブ領域６ａをダイシングストリート７１上に形成することにより、マイクロバンプを傷つけることなくプローブ検査が可能になり、かつ、ＧａＮ・ＬＥＤ素子１の発光面積を可能な限り大きく取ることができる。
【００９９】
（第６の実施形態）
図１０に示すように、本実施形態は、ｎ電極６とは分離する形でダイシングストリート上にプローブ領域６ｂを設けること以外、第５の実施形態と同じである。プローブ領域６ｂのサイズは少し小さくなるが、プローブは可能である。この場合も、プローブ領域６ｂは、ダイシングストリート上に設けられているので、ＬＥＤ・ＧａＮ素子１の発光面積を大きく取ることができる。但し、プローブ領域６ｂは、ｎ電極６と分離しない方が正確な特性検査が行える。
【０１００】
（第７の実施形態）
図１１Ａおよび図１１Ｂは、それぞれ、本実施形態におけるＧａＮ・ＬＥＤ素子１の平面図およびＨ−Ｈ線断面図である。本実施形態の特徴は、ＧａＮ・ＬＥＤ素子１のｐ電極５の中央部分に、開口部７２を行列状に複数個設けた点である。
【０１０１】
一つの開口部のサイズは、直径１０μｍの円で、これを３行５列に配置することにより、輝度および波長測定に必要な光量をディテクターに供給することが出来る。
【０１０２】
また、開口部７２はｐ電極５の中央部分に限らず、ｐ電極内で形成可能な部分であればどこでもよい。
【０１０３】
（第８の実施形態）
図１２Ａおよび図１２Ｂは、それぞれ、本実施形態におけるＧａＮ・ＬＥＤ素子１の平面図およびＩ−Ｉ線断面図である。本実施形態は、第７の実施形態における開口部７２の行列部分をｐ型ＧａＮ層にオーミックコンタクトする透明電極に置き換えたものである。この場合の透明電極のサイズは、５０μｍ×１００μｍで、充分な光量をディテクター供給することができる。もちろんサイズはこの値に限ったものではない。
【０１０４】
−半導体発光装置−
図５に示すような絶縁基板上に半導体層を設けて得られるＬＥＤランプは、素子材料の物理定数（例えば、誘電率ε）や素子構造に起因して、一般に静電気に弱い。例えば、このＬＥＤランプと静電気がチャージされたコンデンサーとを対向させて両者間に放電を生じさせた場合、順方向でおよそ１００Ｖの静電圧で、また、逆方向でおよそ３０Ｖの静電圧で破壊される。この値は、他のバルク化合物半導体（ＧａＰやＧａＡｌＡｓなど）で構成されるＬＥＤ素子と比較して非常に小さな値である。そのため、外部から静電気が印加されないような保護処理を施さずにＬＥＤランプを取り扱うと、内部のＧａＮ・ＬＥＤ素子がすぐに破壊されてしまうおそれがある。
【０１０５】
以下、静電気等の高電圧の印加に対する破壊防止機能を内蔵した信頼性の高い半導体発光装置を説明する。
【０１０６】
（第９の実施形態）
図１３は、本実施形態における半導体発光装置（ＧａＮ系ＬＥＤランプ）の断面図である。本実施形態に係るＧａＮ系ＬＥＤランプの特徴は、ＧａＮ・ＬＥＤ素子１が直接リードフレーム上に搭載されているのではなく、ＧａＮ・ＬＥＤ素子１が、ｐ電極とｎ電極とを有するＳｉダイオード素子２を挟んでリードフレーム１３ａ、１３ｂ上に搭載されている点である。
【０１０７】
図１３に示すように、反射鏡を持つリードフレーム１３ａの先端のダイパッド上には、Ｓｉダイオード素子２が主面を上方に下面を下方に向けた状態で載置されている。また、Ｓｉダイオード素子２は、下面上のｎ電極９をリードフレーム１３ａのダイパッドに接触させながら、Ａｇペースト１４によりダイパッドにダイスボンディングされている。更に、Ｓｉダイオード素子２の上面の上には、ｐ電極７と、ｎ電極８と、ｐ電極のボンディングパッド部１０とが設けられている。Ｓｉダイオード素子２の上方には、ＧａＮ・ＬＥＤ素子１がサファイヤ基板側を上方にし、ｐ電極５およびｎ電極６を下方に向けて載置されている。そして、ＧａＮ・ＬＥＤ素子１のｐ電極５とＳｉダイオード素子２のｎ電極８とはＡｕマイクロバンプ１２を介して、ＧａＮ・ＬＥＤ素子１のｎ電極６とＳｉダイオード素子２のｐ電極７とはＡｕマイクロバンプ１１を介して、それぞれ電気的に接続されているとともに、紫外線硬化性絶縁樹脂１６によりＧａＮ・ＬＥＤ素子１とＳｉダイオード素子２とが固着されている。なお、ＧａＮ・ＬＥＤ素子１とＳｉダイオード素子２との間の機械的な接続は、紫外線硬化性絶縁樹脂１６を用いる代わりに、マイクロバンプ１１および１２を溶着することによって達成しても良い。このような溶着について、後述する。Ｓｉダイオード素子２のｐ電極のボンディングパッド部１０とリードフレーム１３ｂとは、Ａｕワイヤー１７を介してワイヤーボンディングにより接続されている。また、リードフレーム１３ａのダイパッド側面には光を上方に反射させるための反射体１５が取り付けられていて、ＧａＮ・ＬＥＤ素子１は反射体１５によって取り囲まれている。
【０１０８】
上記ＧａＮ・ＬＥＤ素子１およびＳｉダイオード素子２を搭載した状態でリードフレーム１３ａ、１３ｂの先端部分全体が透光性エポキシ樹脂１８でモールドされて、ＬＥＤランプが構成されている。なお、上記ＧａＮ・ＬＥＤ素子１で生成される光はサファイア基板側から上方に取り出される。そのため、ＧａＮ・ＬＥＤ素子１のｐ電極５側には、従来のＧａＮ・ＬＥＤ素子に形成されていたような電流拡散用の透明電極（図４Ａ、図４Ｂおよび図４Ｃに示す符号３７で示される部材）は必要でなく、電流拡散用の部材としては、厚膜のｐ電極５のみがあればよい。
【０１０９】
また、ＧａＮ・ＬＥＤ素子１の側方に漏れた光は反射体１５によって上方に反射され、光の取り出し効率を高めるように構成されている。そのため、反射体１５の先端が少なくともＧａＮ・ＬＥＤ素子１の発光領域よりも上方に位置していることが好ましい。
【０１１０】
図１４は、本実施形態のＬＥＤランプが内蔵する保護回路を説明するための回路図である。
【０１１１】
図１４に示すように、Ｓｉダイオード素子２とＧａＮ・ＬＥＤ素子１とを逆極性関係で接続つまり互いのｐ電極とｎ電極とのうち逆極性の電極同士を接続して、ＧａＮ・ＬＥＤ素子１にリードフレーム側から高電圧が印加されないようにしたものである。この場合、Ｓｉダイオード素子２の順方向動作電圧は約０．９Ｖであるので、ＧａＮ・ＬＥＤ素子１に印可される逆方向の電圧は０．９Ｖでカットされる。また、Ｓｉダイオード素子２の逆方向ブレークダウン電圧は１０Ｖ近傍に設定可能であるため、ＧａＮ・ＬＥＤ素子１に印可される順方向電圧も１０Ｖ近傍でカットできる。上述のように、ＧａＮ・ＬＥＤ素子１の順方向破壊電圧値は１００Ｖ程度であり、逆方向破壊電圧値は３０Ｖ程度であるので、このような構成により、静電気等の高電圧の印加によるＧａＮ・ＬＥＤ素子１の破壊を確実に防ぐことができる。
【０１１２】
つまり、ＧａＮ・ＬＥＤ素子１の順方向破壊電圧、逆方向破壊電圧をそれぞれＶｆ１、Ｖｂ１とし、Ｓｉダイオード素子２の順方向動作電圧、逆方向ブレークダウン電圧をそれぞれＶｆ２、Ｖｂ２とし、ＧａＮ・ＬＥＤ素子１の動作電圧をＶＦ とすると、下記の関係
Ｖｆ２＜Ｖｂ１
Ｖｂ２＜Ｖｆ１
Ｖｂ２＞ＶＦ
が成立していればよい。
【０１１３】
次に、本実施形態のＬＥＤランプの各部の詳細構造と概略の製造工程とを説明する。
【０１１４】
図１５Ａおよび図１５Ｂは、本実施形態のＧａＮ・ＬＥＤ素子１の平面図およびＪ−Ｊ線断面図である。同図に示すように、ＧａＮ・ＬＥＤ素子１は、サファイア基板３０の上面の上に、ＧａＮバッファ層３１と、ｎ型ＧａＮ層３２と、ＩｎＧａＮ活性層３３と、ｐ型ＡｌＧａＮ層３４と、ｐ型ＧａＮ層３５とが順に積層されたダブルヘテロ構造を有している。ｎ型ＧａＮ層３２の上面は、上面のごくわずかの部分を占める下段部と残りの大部分を占める上段部とからなる階段状に形成されており、下段部におけるｎ型ＧａＮ層３２の上面の上には、ＴｉとＡｕよりなるｎ電極６が形成されている。また、上段部におけるｎ型ＧａＮ層３２の上面の上に、上述のＩｎＧａＮ活性層３３と、ｐ型ＡｌＧａＮ層３４と、ｐ型ＧａＮ層３５とが順に積層されている。そして、ｐ型ＧａＮ層３５の上面の上には、電流拡散用の透明電極を設けることなく直接ｐ電極５が設けられている。本実施形態におけるＧａＮ・ＬＥＤ素子１の平面的なサイズは、一辺が０．２８ｍｍ程度の正方形である。
【０１１５】
図１６Ａおよび図１６Ｂは、本実施形態のＳｉダイオード素子２の平面図およびＫ−Ｋ 線断面図である。図１６Ａおよび図１６Ｂに示すように、このＳｉダイオード素子２のｎ型シリコン基板２０内に選択的に不純物イオンの注入を行うことによりｐ型半導体領域２１が形成されており、逆方向ブレークダウン電圧が１０Ｖ近傍に設定されている。その後、ｐ型半導体領域２１およびｎ型シリコン基板２０（ｎ型半導体領域）の上に、Ｓｉダイオード素子２のｐ電極７およびｎ電極８が形成され、ｐ電極７の一部がボンディングパッド部１０となる。また、ｎ型シリコン基板２０の下面の上には、リードフレームと電気的に接続するためのｎ電極９が形成されている。本実施形態におけるＳｉダイオード素子２の平面的なサイズは、０．３２ｍｍ×０．４５ｍｍ程度である。
【０１１６】
次に、Ｓｉダイオード素子２上にＧａＮ・ＬＥＤ素子１を搭載する手順について説明する。
【０１１７】
まず、図１３に示すＬＥＤランプにおいて、Ｓｉダイオード素子２とＧａＮ・ＬＥＤ素子１の電極間を電気的に接続するＡｕマイクロバンプの形成手順について説明する。Ｓｉダイオード素子２の上面の上のｐ、ｎ電極７、８の上に、フォトリソグラフィー工程によってパターニングされたレジスト膜をマスクにして、両電極７、８上にのみＡｕの選択メッキを行うことにより、マイクロバンプ１１、１２をそれぞれ形成する。本実施形態におけるマイクロバンプ１１、１２は、直径３０μｍ、高さ１０μｍ程度の茸状に形成されている。
【０１１８】
次に、Ｓｉダイオード素子２のｐ電極７の上にＧａＮ・ＬＥＤ素子１のｎ電極６を、Ｓｉダイオード素子２のｎ電極８の上にＧａＮ・ＬＥＤ素子１のｐ電極５をそれぞれ対向させて、ＧａＮ・ＬＥＤ素子−Ｓｉダイオード素子間に紫外線硬化性絶縁樹脂１６を介在させ、ＧａＮ・ＬＥＤ素子１を押圧しながら紫外線を照射することにより、両素子１、２を固着するとともに両素子１、２の各電極間の電気的接続を行う。以上のマイクロバンプボンディング法によるフリップチップ接続工程を実施することにより、電子デバイスと光デバイスをペアにした複合素子を形成する。
【０１１９】
その後、図１３に示すように、この複合素子をリードフレーム１３ａ上にＡｇペースト１４によりダイスボンドした後、ｐ電極７のボンディングパッド部１０とリードフレーム１３ｂ間をＡｕワイヤー１７で接続するワイヤーボンディング工程を行う。ただし、ワイヤーボンディング工程を行ってから、上述のフリップチップ接続工程を行ってもよい。
【０１２０】
そして、最終的に透光性エポキシ樹脂１８により、樹脂封止工程を行って、図１に示す状態の発光装置とする。
【０１２１】
本実施形態によると、上述のごとく、Ｓｉダイオード素子２とＧａＮ・ＬＥＤ素子１とを逆極性関係で接続して複合素子を構成したので、リードフレーム１３ａ、１３ｂ間に高電圧が印加されたときに、ＧａＮ・ＬＥＤ素子１に印可される逆方向電圧はＳｉダイオード素子２の順方向電圧付近の電圧で、ＧａＮ・ＬＥＤ素子１に印可される順方向電圧はＳｉダイオード素子２の逆方向ブレークダウン電圧付近の電圧で、それぞれカットすることができ、静電気によるＧａＮ・ＬＥＤ素子１の破壊を確実に防ぐことができる。
【０１２２】
また、本実施形態では、ＧａＮ・ＬＥＤ素子１は、マイクロバンプボンディング法によりＳｉダイオード素子２上にフリップチップ実装されて、両者で複合素子を形成しているので、両者間の接続に際してはワイヤーボンディングのための広いボンディングパッド部が不要となり、複合素子全体を小型化できるとともに、発光に寄与しないｎ電極６およびその周囲部分の面積を狭くできる。具体的に説明すると、本実施形態の場合、ｎ電極６およびその周囲部分の面積はＧａＮ・ＬＥＤ素子１の表面積の１５分の１しか占めていない。それに対し、図４Ａに示すように、従来のＧａＮ・ＬＥＤ素子１の場合は、素子のサイズが、一辺が０．３４ｍｍの正方形とすると、発光に寄与しないｎ電極３６およびその周囲部分の面積は、素子の表面積の２分の１を占めていた。すなわち、本実施形態のＧａＮ・ＬＥＤ素子１は、従来の図４Ａおよび図４Ｂに示すＧａＮ・ＬＥＤ素子１に比べ、サイズが０．６８倍と小さくなったにもかかわらず、発光面積は１．２６倍に増えている。したがって、マイクロバンプボンディング法によるフリップチップ接続を行うことで、高価な化合物半導体基板の面積の低減によるコストの削減と、発光能力の増大とを図ることができる。
【０１２３】
また、本実施形態では、透明なサファイヤ基板側から光を取り出すことができるので、発光の取り出し効率が向上するという利点も得られる。
【０１２４】
なお、本実施形態では、ｐ電極７とボンディングパッド部１０とを切り離しているが、両者を一体的に形成してもよい。本実施形態の場合、紫外線硬化性絶縁樹脂１６がボンディングパッド部１０にまで広がるのを途中の溝部で容易かつ確実に阻止できる利点がある。また、先にワイヤーボンディング工程を行ってからフリップチップ接続工程を行う場合には、ｐ電極７のマイクロバンプ１１を形成する部分とボンディングパッド部１０とを一体化しておく方が本実施形態よりも有利である。紫外線硬化性絶縁樹脂１６がボンディングパッド部１０に広がっても不具合は生じることがなく、かえってボンディングパッド部１０とｐ電極７とが安定して同電位になるという利点があるからである。
【０１２５】
さらに、本実施形態では、ＧａＮ・ＬＥＤ素子１のｐ電極５とＳｉダイオード素子２のｎ電極８とが対向しているので、ｐ電極５の下方の発光層から発光された光をｎ電極８によって上方に反射させることができ、光の取り出し効率の向上を図ることができる。
【０１２６】
なお、以上の説明ではマイクロバンプ１１、１２をＳｉダイオード素子２のｐ電極７およびｎ電極８上に形成した例を説明したが、ＧａＮ・ＬＥＤ素子１のｐ電極５およびｎ電極６上に形成するようにしてもよいことはいうまでもない。
【０１２７】
また、Ｓｉダイオード素子２上のｎ電極８をできるだけ大きくしてＧａＮ・ＬＥＤ素子１のｐ電極５に対向していることが好ましい。ＧａＮ・ＬＥＤ素子１の側方に漏れる光を上方に反射させることで、光の取り出し効率をより向上させることができるからである。
【０１２８】
なお、本実施形態では、Ｓｉダイオード２の上面側のｐ電極およびｎ電極を一方向につまり互いに平行な矩形状に分割しているが、本発明は斯かる実施形態に限定されるものではなく、平面的にみて斜め方向に分割されていたり、曲線的に分割されていてもよい。
【０１２９】
（第１０の実施形態）
上記第９の実施形態ではＳｉダイオード素子の上にＧａＮ・ＬＥＤ素子を搭載したが、本実施形態では、ＧａＮ・ＬＥＤ素子の上に薄膜で構成されるＳｉダイオード素子を設ける。
【０１３０】
図１７は、本実施形態に係るＬＥＤランプのうちデバイス部分のみを示す断面図である。リードフレームへの搭載状態の図示は省略するが、第１の実施形態における図１と同様の状態でリードフレームに搭載され、最終的に樹脂封止されるものである。
【０１３１】
同図に示すように、上記第９の実施形態におけると同様の構造を有するＧａＮ・ＬＥＤ素子１の上にシリコン酸化膜からなる層間絶縁膜５１が形成されており、その上にシリコン薄膜が形成され、シリコン薄膜内にｐ型半導体領域５２とｎ型半導体領域５３とが形成されている。このシリコン薄膜の形成は、液晶デバイスのＴＦＴ形成技術を利用すれば容易に行うことができる。そして、層間絶縁膜５１に形成された接続孔を埋めてＧａＮ・ＬＥＤ素子１のｎ電極６に接続されるとともにダイオード素子５０のｐ型半導体領域５２に接続されるダイオード素子５０のｐ電極５４と、層間絶縁膜５１に形成された接続孔を埋めてＧａＮ・ＬＥＤ素子１のｐ電極５に接続されるとともにダイオード素子５０のｎ型半導体領域５３に接続されるダイオード素子５０のｎ電極５５とが設けられている。そして、ダイオード素子５０のｐ電極５４とｎ電極５５とは、図示しないがワイヤーボンディングによりリードフレームに接続されている。なお、この場合、ＧａＮ・ＬＥＤ素子１で生成された光はリードフレームによって反射されて上方に取り出されるが、ダイオード素子５０を形成する部分は狭い範囲に限定できるので、所望の取り出し効率を得ることは容易である。
【０１３２】
本実施形態においても、上述のような第９の実施形態と同じ効果を発揮することができる。
【０１３３】
（第１１の実施形態）
次に、第１１の実施形態について説明する。本実施形態の発光装置は、第９の実施形態と同様のＳｉダイオード素子を有するが、ＧａＮ・ＬＥＤ素子がダイオード素子に対向しない状態でシリコン基板上に搭載されているものである。
【０１３４】
図１８は、本実施形態に係るＬＥＤランプのデバイス部分のみの構造を示す断面図である。リードフレームへの搭載状態の図示は省略するが、第９の実施形態における図１３と同様の状態でリードフレームに搭載され、樹脂封止されるものである。
【０１３５】
同図に示すように、Ｓｉダイオード素子２は、上記第９の実施形態におけるよりも大面積のｎ型シリコン基板２０内に形成されている。すなわち、ｎ型シリコン基板２０内に選択的に不純物イオンの注入を行ってｐ型半導体領域２１が形成されており、さらに、層間絶縁膜５７が形成された後、層間絶縁膜５７の上にｐ型半導体領域２１にコンタクトするｐ電極５８が形成されている。ただし、図示しないが、図１８に示す断面以外の部分においてｎ型シリコン基板２０つまりｎ型半導体領域にコンタクトするｎ電極も形成されている。なお、Ｓｉダイオード素子２の逆方向ブレークダウン電圧や順方向電圧は、上記第９の実施形態と同様の値に設定されている。
【０１３６】
一方、シリコン基板２０の上には上記第９の実施形態におけると基本的に同じ構造を有するＧａＮ・ＬＥＤ素子１が載置されている。ただし、本実施形態では、ＧａＮ・ＬＥＤ素子１のｎ電極６は、ワイヤボンディングが可能な面積を有するように大きめに形成されている。そして、ＧａＮ・ＬＥＤ素子１のｎ電極６とＳｉダイオード素子２のｐ電極５８とがワイヤー５９によって接続され、かつ図１８には示されていない部分において、ＧａＮ・ＬＥＤ素子１のｐ電極５とＳｉダイオード素子２のｎ電極とがワイヤーによって接続されている。本実施形態では、ＧａＮ・ＬＥＤ素子１からｐ電極６の上方に光を取り出すことになる。
【０１３７】
ただし、ダイオード素子２の各半導体領域とＧａＮ・ＬＥＤ素子１の各電極との接続は、上記第１０の実施形態のように多層配線構造を形成することにより行ってもよい。
【０１３８】
本実施形態の場合、発光装置の全体のコンパクト化や光の取り出し効率の向上効果については上記第９の実施形態に比べて劣るものの、マイクロバンプを使用しない方法で、上記第９の実施形態と同様の静電気等に対する耐圧性を発揮しうる発光装置を得ることができる。
【０１３９】
（第１２の実施形態）
次に、第１２の実施形態について説明する。本実施形態では、共通の絶縁基板上にＧａＮ・ＬＥＤ素子とダイオード素子とを形成するようにしている。
【０１４０】
図１９は、本実施形態に係るＬＥＤランプのデバイス部分のみの構造を示す断面図である。リードフレームへの搭載状態の図示は省略するが、第９の実施形態における図１３同様の状態でリードフレームに搭載され、樹脂封止されるものである。
【０１４１】
同図に示すように、サファイア基板３０の上には、上記第９の実施形態におけると同じ構造を有するＧａＮ・ＬＥＤ素子１が形成されている。さらに、サファイア基板３０の上において、ＧａＮ・ＬＥＤ素子１の側方には、シリコン薄膜内にｐ型半導体領域６１とｎ型半導体領域６２とを形成して構成されるダイオード６０が設けられている。このサファイヤ基板３０上のシリコン薄膜の形成は、例えば液晶デバイスのＴＦＴ形成技術を利用して容易に行うことができる。そして、ダイオード素子６０のｐ型半導体領域６１とＧａＮ・ＬＥＤ素子１との接続は、上記第１０の実施形態のように多層配線構造を形成することにより行ってもよいし、上記第１１の実施形態のごとくワイヤーボンディングにより行ってもよい。
【０１４２】
本実施形態の場合、サファイヤ基板３０の融点が高いので、ポリシリコン膜を堆積した後レーザ再結晶化法によりシリコン単結晶薄膜の形成が極めて容易となる利点がある。また、下方のサファイヤ基板から光を取り出すように容易に構成できるので、ワイヤーボンディングによってＧａＮ・ＬＥＤ素子１とダイオード素子６０とを接続するように構成した場合でも、光の取り出し効率を高く維持することも可能である。
【０１４３】
（上記第９〜第１２の実施形態の変形形態）
上記実施形態に対して以下の変形形態を採ることができる。
【０１４４】
上記第９の実施形態の構造において、Ｓｉダイオード２のｎ電極８をＧａＮ・ＬＥＤ素子１のｐ電極５と面対称の形状として、両電極がほぼ全面で相対向する構造とすることも可能である。その場合、ＧａＮ・ＬＥＤ素子１のｐ電極５から下方に出射される光をＳｉダイオード素子２のｎ電極８で上方に反射させることで、さらに光の取り出し効率の向上を図ることができる。
【０１４５】
上記第１２の実施形態において、サファイア基板を液晶デバイスの液晶を保持する透明基板の１つとし、ＧａＮ・ＬＥＤ素子から発光される光をサファイヤ基板側に取り出して、液晶デバイスのバックライトの１つとしてもよい。その場合、静電気保護素子はＴＦＴと同期して動作させることもできる。このような構造によって、特に信頼性の高い液晶デバイスのバックライト用発光装置を得ることができる。ただし、水晶ガラス等のガラス基板の上に発光素子とシリコン薄膜からなるダイオードとを搭載したものを液晶デバイスの液晶挟持板の一方として利用することもできる。
【０１４６】
上記各実施形態では、静電気保護素子として横型ｐｎダイオードを形成するようにしたが、本発明は斯かる実施形態に限定されるものではない。例えば、縦型ｐｎダイオード、ｐｉｎダイオード、ショットキーバリアダイオード、ツェナーダイオード、トンネルダイオード、ガンダイオード等の各種のダイオードを静電気保護素子として用いることができる。また、化合物半導体のガン効果を利用したガンダイオードを発光素子の基板上に形成することも可能である。
【０１４７】
また、静電気保護素子として、しきい値電圧が発光素子の動作電圧よりも高くかつ順方向破壊電圧や逆方向破壊電圧よりは小さい値に調整された電界効果型トランジスタを設けてもよい。
【０１４８】
上記各実施形態では、発光素子としてＧａＮ・ＬＥＤ素子を備えた発光装置について説明したが、本発明は斯かる実施形態に限定されるものではない。例えばＧａＮ系のレーザダイオード素子を備えた発光装置や、ＧａＮ系以外の絶縁基板上に設けられる発光素子を搭載した発光装置であってもよい。
【０１４９】
また、上記従来の図５に示す状態で、ダイパッド上のＧａＮ・ＬＥＤ素子の側方に静電気保護素子を載置して、両素子間をワイヤーで接続する構成にしてもよい。その場合、静電気保護素子として、第１の実施形態のごとくシリコン基板上にダイオードを形成したものを用いてもよいが、ダイパッド上に絶縁膜を介してシリコン薄膜を形成し、このシリコン薄膜を利用してダイオードを形成することも可能である。
【０１５０】
−半導体発光装置の製造方法−
図２０は本発明の製造方法によって得られるフリップチップ型の発光素子を備えた半導体発光装置の一例を示す概略図である。この半導体発光装置は、図１３の装置と類似しているが、以下の実施形態におけるサブマウント素子２は必ずしも静電保護機能を発揮する素子である必要はない。もちろん、サブマウント素子２としてＳｉダイオード素子を用いて図２に示す回路を構成した場合、前述のように、サブマウント素子２は静電気保護素子として機能し、静電気等の高電圧に対する保護機能を発揮することができる。しかし、図２０のサブマウント素子２は、リードフレーム１３ａ、１３ｂと発光素子との接続を容易にする役割を果たすものであれば、ダイオードなどの構造を有する必要は必ずしもない。
【０１５１】
図２０の発光装置においては、サブマウント素子２とＬＥＤ素子１とが重ね合わされた状態でリードフレーム１３ａのマウント部１５上に搭載されている。ＬＥＤ素子１は、透光性基板１ａの裏面が上方を向くようにフェイスダウン状態に配置され、ＬＥＤ素子１のｐ型半導体領域およびｎ型半導体領域上に形成されたｐ側電極５およびｎ側電極６が下方を向いている。透光性基板１ａの裏面が光取出し面として機能し、素子１が発する光は、透光性基板１ａの裏面から高い効率で放射される。
【０１５２】
サブマウント素子２の下面には裏面電極９が形成されている。その裏面電極９が導電性ペースト１４を介してマウント部１５に電気的に接続されている。また、サブマウント素子２の上面には電極７、８が形成されており、半導体発光素子１のｎ側電極６およびｐ側電極５にそれぞれ対向している。ＬＥＤ素子１のｎ側電極６およびｐ側電極５と、これらに対向するサブマウント素子２の電極７、８とは、マイクロバンプ１１、１２を介して相互に接続されている。
【０１５３】
サブマウント素子２の電極７の表面にはボンディングパッド部１０が形成されている。ボンディングパッド部１０はワイヤ１７を介してリードフレーム１３ｂに接続されている。これらの素子１および２は透光性樹脂１８によってモールドされている。
【０１５４】
本発明の半導体発光装置の製造方法では、マイクロバンプを半導体発光素子の電極上またはサブマウント素子の電極上に形成した後、このマイクロバンプを介して、半導体発光素子をサブマウント素子に電気的／物理的に接続する。両素子の電極を対向させて接触させるとき、両素子の間にマイクロバンプの高さに相当する隙間ができる。このため、両素子はマイクロバンプ以外の部分で接触することなく、通電時のショート不良をなくすことができ、歩留のよい製造方法を提供することができる。ただし、マイクロバンプを介して両素子の電極を接合するとき、接続方法によっては、マイクロバンプをある程度つぶすことになるため、両素子間の隙間は狭くなる。そのため、それを考慮してマイクロバンプの高さを高めに形成しておくことが好ましい。好ましいマイクロバンプの高さは、２０〜５０μｍ程度である。
【０１５５】
マイクロバンプの材料は、半田とＡｕ系材料に大きく分けられる。本発明のマイクロバンプの材料には、半田とＡｕ系材料のどちらを用いてもよいが、Ａｕ系材料が半田よりも好ましく用いられる。その理由は、Ａｕ系材料を用いた場合、（１）マイクロバンプが形成される電極の面積を小さくできること、（２）マイクロバンプ形成方法が簡単であること、および（３）マイクロバンプを介して両素子を比較的に容易に接合できる、などの利点があるからである。
【０１５６】
Ａｕ系マイクロバンプは、スタッドバンプ法または鍍金法により形成できる。スタッドバンプ法によれば、まず、キャピラリー中を通したＡｕワイヤーの先端を球状にした後、その球状部分を電極上に押圧し、超音波と熱で球状部分をつぶしながら電極上に溶着させる。その後、Ａｕワイヤーを引っ張り、Ａｕ線幹部を切断することにより、マイクロバンプを形成する。この場合、半導体発光素子またはサブマウント素子の電極は、ＡｕまたはＡｌから形成することが好ましい。上記電極をＡｕまたはＡｌから形成する場合は、特別な電極構造を採用する必要がなく、素子検査工程後、良品の素子のみに形成できるといった利点を持つ。
【０１５７】
しかし、スタッドバンプ法によれば、例えば直径３０μｍのＡｕワイヤーを用いても、電極面積を直径１００μｍ程度以上にすることが必要になる。
【０１５８】
鍍金法によれば、素子形成プロセスの中に鍍金のための工程が付加的に必要となる。以下、鍍金法で半導体発光素子上にマイクロバンプを形成する場合を例にとり、より詳細に説明する。すちなわ、半導体発光素子の基板（サファイアウェハ）上に半導体積層膜を堆積し、そこにｐ型半導体領域とｎ型半導体領域を形成する。次に、ｎ型半導体領域の一部の上にＴｉ層およびＡｕ層を順に積層したｎ電極を形成する。その後、ウェハの全面上にＮｉ層およびＡｕ層を順に積層後、フォトリソ工程により、ｎ電極の一部の上方に位置する領域とｐ型半導体領域の一部の上方に位置する領域とを開口したレジスト膜を形成し、前記開口部にＡｕ系の鍍金を行い高さ１５〜３０μｍ程度のマイクロバンプを形成する。レジスト除去後、 ＮｉおよびＡｕ層をマイクロバンプが形成されたｎ電極およびｐ型半導体領域を残して、他の部分をエッチングにより除去する。これにより、マイクロバンプが形成された半導体発光素子が完成する。
【０１５９】
鍍金法でサブマウント素子上にマイクロバンプを形成する場合は、サブマウント素子の電極がＡｕ系材料から形成されているときは、上記工程と同じ工程でマイクロバンプを形成できるが、その電極がＡｌから形成されている場合は、Ａｌ電極上にバリアメタル層の形成が必要になる。これは、集積回路素子のＡｌ電極上にマイクロバンプを形成する方法と同様の方法である。
【０１６０】
このような鍍金方法によれば、素子製造工程数が多くなることや素子検査方法に工夫が必要になるといった不利な点もあるが、マイクロバンプ形成に必要な電極面積を最小にすることができる利点がある。例えば、直径が３０μｍで高さが２０μｍのマイクロバンプを形成するのに必要な電極の直径は、６０μｍ程度で十分である。従って、素子サイズを小さくでき、低コスト化が可能である。また、マイクロバンプ形成の位置精度は、フォトリソグラフィ工程での位置決め精度によって決まるため、スタッドバンプの場合と比較して、非常に良い。
【０１６１】
サブマウント素子とＬＥＤ素子をマイクロバンプを介して接合する方法には、種々の方法が揚げられる。例えば、以下に示す４つの方法があげられる。
【０１６２】
第１の接続方法：Ａｕ−Ａｕ接合法またはＡｕ−Ａｌ接合法
この方法では、電極上に形成したＡｕマイクロバンプを、熱、超音波および荷重を用いて対向する電極に溶着させる。
【０１６３】
第２の接続方法：スタットバンプボンディング（ＳＢＢ）法
マイクロバンプ上に導電性ペーストを転写した後、対向する電極に接触させ、導電性ペーストを固化する。その後、封止樹脂を充填し、樹脂を固化する。外部応力に対する信頼性が高いという利点がある。また、実装時にストレスが発生しにくい。封止前に検査が可能であるため、リペアが容易である。
【０１６４】
第３の接続方法：ＡＣＦ法
異方導電シート／接着剤を用いて接続する。工程数が比較的に少ないという利点がある。
【０１６５】
第４の接続方法：半田接合法。
【０１６６】
マイクロバンプに対向する側の電極上に半田によるをカウンターバンプを形成し、半田をリフローして接合する。封止剤を充填し、固化する。リフロー後の接続強度が強いという利点がある。
【０１６７】
上記第２〜第４の接続方法は、多数のマイクロバンプが高密度に配列した集積回路素子を回路基板上に面実装するのに適している。しかし、これらの接続方法は、接合を完結するタクトが長く、生産性が比較的に低い。これに対して、第１の接続方法は、熱、超音波および荷重を用いてマイクロバンプをつぶすため、高密度にバンプが配列された集積回路素子の実装には不適だが、本発明のように、ＬＥＤ素子の電極上に１００μｍ以上の間隔でマイクロバンプが２〜３個存在する場合には好適である。また、この第１の接続方法の実施に要する時間は、０．５秒と非常に短く、ＬＥＤ素子等の実装には生産性の観点からも優れている。生産性を重視しなければ、第２〜第４の接続方法を用いてもよい。
【０１６８】
以下、添付図面を参照しながら、本発明による半導体発光装置の製造方法の実施形態を詳細に説明する。
【０１６９】
（第１３の実施形態）
図２１のフローチャートを参照しながら、図２０の装置の製造方法の実施形態を説明する。
【０１７０】
まず、ＬＥＤ素子製造プロセスを実行し、ステップＳ１でＬＥＤエキスパンド工程を行う。ＬＥＤエキスパンド工程は、ウェハレベルの製造プロセスの最終段階において、ウェハからチップ単位に分離されたＬＥＤ素子１を得る工程である。本実施形態では、図３１Ａおよび図３１Ｂに示すＬＥＤ素子１を半導体発光素子として使用する。このＬＥＤ素子１は、例えば、以下に示すようにして製造される。
【０１７１】
まず、サファイア基板１ａの上面の上に、ＧａＮバッファ層３１、ｎ型ＧａＮ層３２、ＩｎＧａＮ活性層３３、ｐ型ＡｌＧａＮ層３４、およびｐ型ＧａＮ層３５を、この順番で基板側から積層する。こうして、ダブルヘテロ構造を含む半導体積層構造がサフアイア基板１ａ上に形成される。
【０１７２】
上記半導体積層構造の一部をその上面からｎ型ＧａＮ層３２の内部に至るまでエッチングすることによって、図３１Ａおよび図３１Ｂに示されるような形状を持つ構造が得られる。このエッチングによって、ｎ型ＧａＮ層３２の上面は、下段部と上段部とからなる階段状に加工される。ｎ型ＧａＮ層３２の上面の上段部には、ＩｎＧａＮ活性層３３、ｐ型ＡｌＧａＮ層３４およびｐ型ＧａＮ層３５がエッチングされずにそのまま残される。
【０１７３】
このエッチングの後、ＮｉおよびＡｕからなるｐ側電極５をｐ型ＧａＮ層３５の上面の上に形成し、ＴｉとＡｕよりなるｎ電極６をｎ型ＧａＮ層３２の上面の下段部に形成する。この後、本実施形態では、スタッドバンプ１１をｎ側電極６上に形成し、スタッドバンプ１２ａおよび１２ｂをｐ側電極５上に形成する。スタッドバンプ１１、１２ａおよび１２ｂの形成は、前述したスタッドバンプ法により行う。
【０１７４】
上記各工程は、ウェハ状のサファイア基板１ａを用いて、そのサファイア基板１ａの上に同時に複数のＬＥＤ素子１を形成するように実行される。そのため、図示されているようなＬＥＤ素子１が、複数個、ウェハ状のサファイア基板１ａの上に形成される。
【０１７５】
本実施形態では、スタッドバンプを形成する前に、ウェハ状のサファイア基板１ａに形成された複数のＬＥＤ素子１を検査する。この検査によって、不良のＬＥＤ素子１が見つかったときは、その不良のＬＥＤ素子１上にはスタッドバンプを形成しない。こうしてスタッドバンプを良品素子のみに形成した後、ＬＥＤ素子１のマイクロバンプが下方を向くようにしてサファイア基板１ａをシートに対向させ、サファイア基板１ａ上のＬＥＤ素子１をシートに張り付ける。次に、サファイア基板１ａをスクライブし、ブレイクする。その後、シートを横方向に引き延ばすことによって、各ＬＥＤ素子１を横方向に分離する（ＬＥＤエキスパンド工程）。
【０１７６】
次に、図２１に示すステップＳ２のランク分類工程で、ＬＥＤ素子１を輝度ランクおよび波長ランク毎に分類した後、ステップＳ３のチップ接合工程を実行する。具体的には、まず、複数のＳｉダイオード素子２が行列上に配列されたウェハ（シリコンウェハ）を用意する。このウェハ内の各Ｓｉダイオード素子２に対して、ＬＥＤ素子１を配置する。図２７は、チップ接合工程における、シリコンウェハ９０、ＬＥＤ素子１、およびＬＥＤ素子１を搬送する治具１００の関係を模式的に示している。
【０１７７】
このチップ接合工程をより詳細に説明すれば、まず、ＬＥＤ素子１のマイクロバンプが形成されている面が下方を向くようにして、ＬＥＤ素子１をＳｉダイオード素子２を含むウェハ９０に接近させる。この後、ＬＥＤ素子１のマイクロバンプをＳｉダイオード素子２の電極７、８（図２７において不図示。）に位置合わせし、マイクロバンプ１１、１２ａ、１２ｂを電極７、８に接触させながら、熱、超音波および荷重を加える。これは、前述の第１の接続方法である。こうして、マイクロバンプを電極７、８に溶着させることによって、ＬＥＤ素子１をマイクロバンプを介してＳｉダイオード素子２上に接合する。この接合によって、ＬＥＤ素子１は、マイクロバンプを介して、電気的／物理的にＳｉダイオード素子２と固定される（チップ接合工程）。チップ接合のタクトは短く、ＬＥＤ素子の認識、搬送、位置合わせ、接合を約３秒以下で行うことができる。この位置合わせの精度は、１５μｍ以下である。チップ接合により、ＬＥＤ素子１とＳｉダイオード素子２との間に２０μｍの隙間が空き、ショート不良はほとんど発生しない。
【０１７８】
この後、図２１のステップＳ４のダイシング工程で、対応するＬＥＤ素子１およびＳｉダイオード素子が一体化された状態のウェハをシートに張り付けた後、一体化構造をダイシングによってウェハからチップ単位に分離する。図２８は、ダイシング工程における、ウェハ９０とダイシングブレード１０１との関係を模式的に示している。
【０１７９】
図２１のステップＳ５の移載工程で一体化構造をトレーに移載した後、ステップＳ６のダイスボンデイング工程（Ｄ／Ｂ工程）で一体化構造をリードフレーム１３ａのマウント部１５上に配置・固定する。このとき、Ｓｉダイオード素子２の裏面電極９を導電性ペースト１４を介してマウント部１５に対向させ、それによってＳｉダイオード素子２の裏面電極９とマウント部１５とを電気的／物理的に接続する。
【０１８０】
ステップＳ７のワイヤボンデイング工程（Ｗ／Ｂ工程）で、Ｓｉダイオード素子２のボンディングパッド部１０と他方のリードフレーム１３ｂとの間をワイヤー１７で接続する。この後、リードフレームの上端部の構成要素を透光性樹脂１８によりモールドすることにより、図２０の半導体発光装置が得られる。
【０１８１】
このように本実施形態では、マイクロバンプをＬＥＤ素子側の電極上にスタッドバンプ法で形成した後、チップ化されたＬＥＤ素子をウェハ状のＳｉダイオード素子に接合する。
【０１８２】
（第１４の実施形態）
図２２のフローチャートを参照しながら、本発明の製造方法の他の実施形態を説明する。本実施形態の特徴は、マイクロバンプをＬＥＤ素子側の電極上にスタッドバンプ法で形成することと、前述した第１の接続方法によってＬＥＤ素子とＳｉダイオード素子とのチップ接合をリードフレームのマウント部上で行う点にある。
【０１８３】
まず、図２２のステップＳ１１でＬＥＤエキスパンド工程を行った後、ステップＳ１２のランク分類工程でＬＥＤ素子１を輝度ランクおよび波長ランク毎に分類する。
【０１８４】
次に、Ｓｉダイオード素子２を含むウェハの裏面電極９がシートに対向するように、ウェハをシートに張り付ける。ステップＳ１３でウェハをダイシングした後、ステップＳ１４でウェハから各チップを分離し、シートを横方向に引き延ばす（ツェナーエキスパンド工程）。
【０１８５】
ステップＳ１５で、Ｓｉダイオード素子２をリードフレーム１３ａのマウント部１５上に配置・固定する（図２０参照）。このとき、Ｓｉダイオード素子２の裏面電極９を導電性ペースト１４を介してマウント部１５に対向させ、それによってＳｉダイオード素子２の裏面電極９とマウント部１５とを電気的／物理的に接続する（ツェナーＤ／Ｂ工程）。
【０１８６】
ステップＳ１６のチップ接合工程で、マウント部分１５上のＳｉダイオード素子２に対してＬＥＤ素子１を配置する。より詳細には、まず、ＬＥＤ素子１のマイクロバンプが形成されている面が下方を向くようにして、ＬＥＤ素子１をＳｉダイオード素子２に接近させる。この後、ＬＥＤ素子１のマイクロバンプをＳｉダイオード素子２の電極７、８に位置合わせし、マイクロバンプ１１、１２ａ、１２ｂを電極７、８に接触させながら、熱、超音波および荷重を加える。こうして、マイクロバンプを電極７、８に溶着させることによって、ＬＥＤ素子１をマイクロバンプを介してＳｉダイオード素子２上に接合する。この接合によって、ＬＥＤ素子１は、マイクロバンプを介して、電気的／物理的にＳｉダイオード素子２と固定される。図２９は、この段階におけるＬＥＤ素子１およびＳｉダイオード素子２を示している。
【０１８７】
次に、ステップＳ７のワイヤボンデイング工程（Ｗ／Ｂ工程）で、Ｓｉダイオード素子２のボンディングパッド部１０と他方のリードフレーム１３ｂとの間をワイヤー１７で接続する。こうして、図２０の半導体発光装置が得られる。
【０１８８】
（第１５の実施形態）
図２３のフローチャートを参照しながら、本発明の製造方法の更に他の実施形態を説明する。本実施形態の特徴は、マイクロバンプをウェハ状態のＳｉダイオード素子側の電極上にスタッドバンプ法で形成し、チップ化されたＬＥＤ素子とウェハ状態のＳｉダイオード素子とのチップ接合を第１の接合方法によって行う点にある。
【０１８９】
まず、ステップＳ２１でＬＥＤエキスパンド工程を行った後、ステップＳ２２のランク分類工程でＬＥＤ素子１を輝度ランクおよび波長ランク毎に分類する。
【０１９０】
次に、ステップＳ２３のスタッドバンプ形成工程で、ウェハに含まれる各Ｓｉダイオード素子２のｐ側電極７およびｎ側電極８上にスタッドバンプ１１、１２を形成する。図３０は、スタッドバンプを形成する工程における、ウェハ９０とキャピラリー１０２との関係を模式的に示している。また、図３３Ａおよび図３３Ｂは、スタッドバンプが形成されたＳｉダイオード素子２の平面図および断面図である。Ｓｉダイオード素子２は、ｎ型シリコン基板２１内に選択的に不純物イオンの注入を行うことにより形成されたｐ型半導体領域２２がを有しており、逆方向ブレークダウン電圧が１０Ｖ近傍に設定されている。Ｓｉダイオード素子２の上面側のｐ型半導体領域２２およびｎ型シリコン基板（ｎ型半導体領域）２１の上には、それぞれ、Ａｌよりなるｐ電極７およびｎ電極８が形成されている。スタッドバンプ１１および１２は、それぞれ、ｐ側電極７およびｎ側電極８上に形成されている。ｐ側電極７の一部はボンディングパッド部１０として機能する。Ｓｉダイオード素子２の下面にはＡｕよりなる裏面電極９が形成されている。
【０１９１】
次に、図２３のステップＳ２４のチップ接合工程を実行する。具体的には、ウェハ内の各Ｓｉダイオード素子２に対して、ランク分類されたＬＥＤ素子１を配置する。より詳細には、まず、ＬＥＤ素子１の電極が形成されている面が下方を向くようにして、ＬＥＤ素子１をＳｉダイオード素子２を含むウェハ９０（図３０参照）に接近させる。この後、ＬＥＤ素子１の電極をＳｉダイオード素子２の電極７、８に位置あわせし、ＬＥＤ素子１の電極をＳｉダイオード素子２上のマイクロバンプ１１、１２に接触させながら、熱、超音波および荷重を加える。こうして、マイクロバンプ１１、１２を電極に溶着させることによって、ＬＥＤ素子１をマイクロバンプを介してＳｉダイオード素子２上に接合する。この接合によって、ＬＥＤ素子１は、マイクロバンプを介して、電気的／物理的にＳｉダイオード素子２と固定される（チップ接合工程）。
【０１９２】
以下、ステップＳ２５からステップＳ２８までの工程を、第１３の実施形態について説明した方法と同様の方法で実行する。
【０１９３】
（第１６の実施形態）
図２４のフローチャートを参照しながら、本発明の製造方法の更に他の実施形態を説明する。本実施形態の特徴は、マイクロバンプをウェハ状態のＳｉダイオード素子側の電極上にスタッドバンプ法で形成し、チップ化されたＬＥＤ素子とＳｉダイオード素子とのチップ接合を、リードフレームのマウント部上で、第１の接合方法を用いて行う点にある。
【０１９４】
まず、ステップＳ３１でＬＥＤエキスパンド工程を行った後、ステップＳ３２ランク分類工程でＬＥＤ素子１を輝度ランクおよび波長ランク毎に分類する。
【０１９５】
次に、ステップＳ３３のスタッドバンプ形成工程で、ウェハに含まれる各Ｓｉダイオード素子２のｐ側電極７およびｎ側電極８上にスタッドバンプ１１、１２を形成する（図３０参照）。
【０１９６】
次に、Ｓｉダイオード素子２を含むウェハの裏面電極９がシートに対向するように、ウェハをシートに張り付ける。ステップＳ３４でウェハをダイシングした後、ステップＳ３５でウェハから各チップを分離し、シートを横方向に引き延ばす（ツェナーエキスパンド工程）。
【０１９７】
ステップＳ３６で、Ｓｉダイオード素子２をリードフレーム１３ａのマウント部１５上に配置・固定する。このとき、Ｓｉダイオード素子２の裏面電極９を導電性ペースト１４を介してマウント部１５に対向させ、それによってＳｉダイオード素子２の裏面電極９とマウント部１５とを電気的／物理的に接続する（ツェナーＤ／Ｂ工程）。
【０１９８】
ステップＳ３７のチップ接合工程で、マウント部分１５上のＳｉダイオード素子２に対してＬＥＤ素子１を配置する。より詳細には、まず、ＬＥＤ素子１の電極が形成されている面が下方を向くようにして、ＬＥＤ素子１をＳｉダイオード素子２に接近させる。この後、ＬＥＤ素子１の電極をＳｉダイオード素子２の電極７、８に位置合わせし、ＬＥＤ素子１の電極をマイクロバンプ１１、１２に接触させながら、熱、超音波および荷重を加える。こうして、マイクロバンプを電極に溶着させることによって、ＬＥＤ素子１をマイクロバンプを介してＳｉダイオード素子２上に接合する。この接合によって、ＬＥＤ素子１は、マイクロバンプを介して、電気的／物理的にＳｉダイオード素子２と固定される。
【０１９９】
ステップＳ３７のワイヤボンデイング工程（Ｗ／Ｂ工程）で、Ｓｉダイオード素子２のボンディングパッド部１０と他方のリードフレーム１３ｂとの間をワイヤー１７で接続する。こうして、図２０の半導体発光装置が得られる。
【０２００】
（第１７の実施形態）
第１３の実施形態（図２１）では、マイクロバンプをスタッドバンプ法によってＬＥＤ素子の電極上に形成したが、本実施形態では、マイクロバンプをＬＥＤ素子の電極上に「Ａｕ鍍金法」で形成する。その他の点は、第１３の実施形態と同様であるので、その詳細な説明は省略する。
【０２０１】
図３２Ａおよび図３２Ｂは、それぞれ、鍍金法によってマイクロバンプが形成されたＬＥＤ素子１の平面図および断面図である。
【０２０２】
図示されるＬＥＤ素子１の構造は、図３１Ａおよび図３１ＢのＬＥＤ素子１の構造と本質的に同じであるが、マイクロバンプがＡｕ鍍金バンプであること、ＬＥＤ素子表面に保護膜３９が形成されていること、およびｎ電極６の形成面積が小さいことが異なっている。
【０２０３】
（第１８の実施形態）
第１４の実施形態（図２２）では、マイクロバンプをスタッドバンプ法によってＬＥＤ素子の電極上に形成したが、本実施形態では、マイクロバンプをＬＥＤ素子の電極上にＡｕ鍍金法で形成する。その他の点は、第１４の実施形態と同様であるので、その詳細な説明は省略する。
【０２０４】
（第１９の実施形態）
図２５は本実施形態のフローチャートを示している。本実施形態の製造方法は、マイクロバンプをウェハ状態のＳｉダイオード素子の電極上にＡｕ鍍金法で形成すること工程を包含する。この点以外、第１５の実施形態と同じである。すなわち、ステップＳ４１のＬＥＤエキスパンド工程、ステップＳ４２のランク分類工程、ステップＳ４３の鍍金バンプ形成工程、ステップＳ４４のチップ接合工程、ステップＳ４５のダイシング工程、ステップＳ４６の移載工程、ステップＳ４７のＤ／Ｂ工程、ステップＳ４８のＷ／Ｂ工程を順次行うことになる。
【０２０５】
（第２０の実施形態）
図２６は本実施形態のフローチャートを示している。本実施形態の製造方法は、マイクロバンプをウェハ状態のＳｉダイオード素子の電極上にＡｕ鍍金法で形成すること工程を包含する。この点以外、第１６の実施形態と同じである。すなわち、ステップＳ５１のＬＥＤエキスパンド工程、ステップＳ５２のランク分類工程、ステップＳ５３の鍍金バンプ形成工程、ステップＳ５４のダイシング工程、ステップＳ５５のツェナーエキスパンド工程、ステップＳ５６のツェナーＤ／Ｂ工程、ステップＳ５７のチップ接合工程、ステップＳ５８のＷ／Ｂ工程を順次行うことになる。
【０２０６】
上述のようなフリップチップ型の半導体発光素子では、サファイア基板側が主な光取出し面となるので、ウェハ上に半導体発光素子を形成したものでは、ディテクターと反対側に光取出し面ができることになる。このように光取出し面がディテクターと反対側であっても、電極を形成した側にも或る程度の光が漏れ出てこれをディテクターによって感知できるが、全体の光量が不足するため、光の波長や輝度を高精度で測定することはできない。
【０２０７】
これに対し、ウェハ上に半導体発光素子を形成した状態でディテクターによる光特性の測定ができるようにするためには、たとえば電極を形成した面側に光を取り出すための開口部を設けることで光量を増やすようにすることが一つの有効な手段として考えられる。
【０２０８】
しかしながら、このような開口部を形成するには、半導体発光素子の電極形成プロセスが複雑になるほか、開口部の寸法精度がフォトリソグラフィ工程やエッチング工程においてばらつく可能性があり、精度の高い光特性の測定に影響を及ぼす。
【０２０９】
（第２１の実施形態）
図３４を参照しながら、本発明の製造方法の更に他の実施形態を説明する。
【０２１０】
本実施形態では、マイクロバンプをウェハ状態のＳｉダイオード素子すなわちサブマウント素子側の電極上にスタッドバンプとして形成し、チップ化された半導体発光素子をサブマウント素子上に接合した後に、光特性検査を行なう。
【０２１１】
まず、ステップＳ６１でＬＥＤエキスパンド工程を行った後、ステップＳ６２のスタッドバンプ形成工程で、ウェハに含まれる各Ｓｉダイオード素子２のｐ側電極７およびｎ側電極８上にスタッドバンプ１１、１２を形成する。
【０２１２】
次に、ステップＳ６３のチップ接合工程を実行する。具体的には、ウェハ内の各Ｓｉダイオード素子２に対して、ランク分類されたＬＥＤ素子１を配置する。より詳細には、まず、ＬＥＤ素子１の電極が形成されている面が下方を向くようにして、ＬＥＤ素子１をＳｉダイオード素子２を含むウェハに接近させる。この後、ＬＥＤ素子１の電極をＳｉダイオード素子２の電極７、８に位置あわせし、ＬＥＤ素子１の電極をマイクロバンプ１１、１２に接触させながら、熱、超音波および荷重を加える。こうして、マイクロバンプ１１、１２を電極に溶着させることによって、ＬＥＤ素子１をマイクロバンプを介してＳｉダイオード素子２上に接合する。この接合によって、ＬＥＤ素子１は、マイクロバンプを介して、電気的／物理的にＳｉダイオード素子２と固定される（チップ接合工程）。
【０２１３】
ここで、フリップチップ型の半導体発光素子１は、ウェハ状態のサブマウント素子２にチップ接合して一体化されている。このとき、半導体発光素子１はサファイア基板１ａを上に向けた姿勢となっている。
【０２１４】
次に、ステップＳ６４で、ウェハをプローバのステージ上に置き、プローブ針をサブマウント素子２のボンディングパッド部１０に接触させ、ステージとプローブ針間に通電する。図３５は、この段階におけるウェハ９０、プローブ針１０３、および光ディテクタ１０５の関係を示している。通電により、半導体発光素子１が発光すると、サファイア基板１ａの上面が発光輝度が最大の光取出し面となる。このため、ウェハの上方に配置されているディテクター１０５方向への光量も十分となり、その波長および輝度が高い精度で測定できることになる。しかもウェハ９０上には、一定のピッチで一体化された半体発光素子１が配列されているので、効率よく測定ができる。
【０２１５】
この光特性の検査工程の後に、図３４のステップＳ６５で、ウェハをダイシングシートに貼り付け、ダイシング装置を用いたダイシングによりチップ単位に分離する（図２８参照）。ステップＳ６６で、波長および輝度のランク分類を行ない、一体化素子をトレーに移載する。
【０２１６】
さらに、ステップＳ６７で、一体化素子をリードフレーム１３ａのマウント部１５上にサブマウント素子２の裏面電極９を下にして、導電性ペースト１４を介して電気的接続を取りながら固定する（Ｄ／Ｂ）。
【０２１７】
次に、ステップＳ６８で、サブマウント素子２のボンディングパッド部１０と他方のリードフレーム１３ｂ間をＡｕワイヤ１７で接続し（Ｗ／Ｂ）、最後に、封止樹脂１８で封止すれば、フリップチップ型の半導体発光素子１を搭載した発光装置（図２０）が得られる。
【０２１８】
本実施形態の製造方法では、サブマウント素子２の電極側にスタッドバンプを形成したが、半導体発光素子１の電極側に形成しても光特性検査は同様の方法で行なうことができる。
【０２１９】
本実施形態の製造方法において、半導体発光素子１は、サブマウント素子２上にマイクロバンプ１１、１２を介して電極が接合され、サファイア基板１ａは上を向いた姿勢となる。したがって、プローバによる光特性検査において、サファイア基板１ａの上面が発光輝度が最大の光取出し面となり、ディテクターＤ方向への光量も十分となり、その発光波長および発光輝度が高い精度で測定可能となる。
【０２２０】
このように、ｐ側およびｎ側の電極を形成した面と対向する反対側の透明基板の表面すなわち発光輝度が大きな光取出し面が、サブマウント素子上にマイクロバンプを介して電極どうしの接合によって上を向く姿勢となるようにチップ接合されたものを検査対象とすることができる。従って、ディテクターによる光特性の検査工程においては、光取出し面から十分な光が得られるので、高精度の波長や輝度の測定が可能となり、高品質の発光素子が得られる。
【０２２１】
また、ウェハの上に一定のピッチで一体化された発光素子が光取出し面が上を向く姿勢で形成されているので、ディテクターによる光特性の検査工程では効率よくかつ高精度で発光波長や発光輝度の測定ができ、歩留りの向上が図れる。
【０２２２】
上述のように、本実施形態の製造方法では、複数のサブマウント素子が行列状に形成されたウェハ状態のサブマウント素子の２つの独立した電極上に、チップ状の半導体発光素子のｐ側およびｎ側の電極をマイクロバンプを介して電気的導通をとりながら接合して一体化した（チップ接合工程）後に、光特性検査工程およびランク分類工程を実行する。この方法によれば、ウェハの上に一定のピッチで一体化された発光素子が光取出し面が上を向く姿勢で形成されているので、効率よくかつ高精度で光特性すなわち波長や輝度の測定が可能になる。
【０２２３】
しかしながら、光特性検査工程の際に、サブマウント素子がウェハ状態にある必要はなく、サブマウント素子がチップ化されていてもよい。発光素子の透明基板の裏面、すなわち発光輝度の大きな光取出し面が光ディテクターの方向を向くようにして、発光素子がサブマウント素子上にマイクロバンプを介して接合されていれば、光取出し面から十分な光が得られるので、高精度の波長や輝度の測定が可能となる。
【０２２４】
本発明は、絶縁性基板上に形成した半導体多層膜によって発光を得る発光素子の小型化を可能にするとともに、静電破壊から発光素子を守る機能を発揮しうるサブマウント素子を用いてフリップチップ構造のコンパクトなパッケージを実現することができる。このように、本発明は、ＬＥＤランプなどの発光装置の分野において、量産性に優れた高輝度発光装置を提供する。
【０２２５】
【発明の効果】
以上説明してきたように、本発明の発光素子によれば、マイクロバンプの採用によってボンディングパッド部分が不要となるため、素子の小型化および輝度の向上が実現する。
【０２２６】
また、本発明の発光素子によれば、マイクロバンプを持つフリップチップ構造の発光素子の検査工程および組立工程に際して生じうる種々の問題が解消し、支障無く検査および組立を実施することができる。
【０２２７】
本発明の半導体発光装置によれば、絶縁基板上に設けられた半導体発光素子を有しながら、静電気等の高電圧の印加に対する破壊防止機能を内蔵した信頼性の高い発光装置が提供される。
【０２２８】
本発明の半導体発光装置の製造方法によれば、ＧａＮ系ＬＥＤ素子のごとく、絶縁基板上に形成されたｐ型半導体領域およびｎ型半導体領域を有する発光素子に対して、そのｐ型半導体領域とｎ型半導体領域との間に高電圧が印加されたときに両半導体領域をバイパスして電流を流すためのダイオード素子等の静電気保護素子を並列接続させておく構造が実現でき、絶縁基板上に形成されながらも静電気等による破壊を防止する機能を持った信頼性の高い発光装置を歩留よく製造することができる。さらに、発光素子と静電気保護素子との電気的接続状態や、発光素子からの光の集光手段を工夫することで、発光装置の小型化や光の取り出し効率の向上を図ることができる。
【０２２９】
本発明の半導体発光装置の製造方法が、ウェハ状態にあるサブマウント素子に対して半導体発光素子を接合する工程を包含する場合、サブマウント素子としてシリコンダイオードなどの半導体素子を用いることが容易になる。シリコンダイオードなどの半導体素子は、シリコンウェハを用いて同時に複数個製造される。サブマウント素子がウェハ内で行列上に規則正しく配列されていることは、チップ接合工程を容易にする。
【０２３０】
半導体発光素子側にスタッドバンプを形成する場合、半導体発光素子の電極は、ＡｕまたはＡｌから形成することが好ましい。そうすることによって、特別な電極構造を採用する必要がなく、ＬＥＤ素子の検査終了後に良品の素子のみにマイクロバンプを形成できるといった利点がある。しかし、ウェハ状態のサブマウント素子に対して半導体発光素子を接続する方法では、接合後に、半導体発光素子と一体化した各サブマウント素子をダイシング等の方法でウェハからチップ単位に分離することになるため、接合のための位置合わせ精度が悪いと、ダイシング時にダイシング用ブレードが半導体発光素子に接触するおそれがある。
【０２３１】
これに対して、ウェハ状態にない独立した状態のサブマウント素子に対して、マイクロバンプを介して半導体発光素子を接合する場合は、位置合わせ精度の自由度を大きく取ることができる。
【０２３２】
鍍金によりマイクロバンプを形成する場合、チップサイズを小さくでき、低コスト化が可能である。また、マイクロバンプを形成する工程の位置精度は、スタッドバンプを形成する工程の位置精度に比較して良い。
【０２３３】
サブマウント素子が配列されたウェハ上にスタッドバンプを形成する方法によれば、サブマウント素子にスタッドバンプを形成することにより、半導体発光素子の取扱が楽になる。
【図面の簡単な説明】
【図１】本発明の第１の実施形態に係る窒化ガリウム系化合物半導体発光素子の電極配置を示す平面図である。
【図２】第１の実施形態に係る窒化ガリウム系化合物半導体発光素子の図１のＡ−Ａ線における断面図である。
【図３】第１の実施形態に係る窒化ガリウム系化合物半導体発光素子をマイクロバンプボンディング法でリードフレーム上にマウントして得られるＬＥＤ装置の断面図である。
【図４Ａ】製品化されている従来のＬＥＤ素子の平面図である。
【図４Ｂ】図４ＡのＢ−Ｂ線における断面図である。
【図４Ｃ】図４ＡのＣ−Ｃ線における断面図である。
【図５】製品化されている従来のＬＥＤランプの構成を示す断面図である。
【図６Ａ】第２の実施形態に係るＧａＮ・ＬＥＤ素子の構造を示す平面図である。
【図６Ｂ】図６ＡのＤ−Ｄ線断面図である。
【図７Ａ】第３の実施形態に係るＧａＮ・ＬＥＤ素子の構造を示す平面図である。
【図７Ｂ】図７ＡのＥ―Ｅ線断面図である。
【図８Ａ】第４の実施形態に係るＧａＮ・ＬＥＤ素子の構造を示す平面図である。
【図８Ｂ】図８ＡのＦ−Ｆ線断面図である。
【図９Ａ】第５の実施形態に係るＧａＮ・ＬＥＤ素子の構造を示す平面図である。
【図９Ｂ】図９ＡのＧ−Ｇ線断面図である。
【図１０】第６の実施形態に係るＧａＮ・ＬＥＤ素子の構造を示す平面図である。
【図１１Ａ】第７の実施形態に係るＧａＮ・ＬＥＤ素子の構造を示す平面図である。
【図１１Ｂ】図１１ＡのＨ−Ｈ線断面図である。
【図１２Ａ】第８の実施形態に係るＧａＮ・ＬＥＤ素子の構造を示す平面図である。
【図１２Ｂ】図１２ＡのＩ−Ｉ線断面図である。
【図１３】第９の実施形態に係るＧａＮ系ＬＥＤランプの断面図である。
【図１４】第９の実施形態に係るＬＥＤランプの保護回路を説明するための回路図である。
【図１５Ａ】第９の実施形態に係るＧａＮ・ＬＥＤ素子の構造を示す平面図である。
【図１５Ｂ】図１５ＡのＪ−Ｊ線断面図である。
【図１６Ａ】第９の実施形態のＳｉダイオード素子の構造を示す平面図である。
【図１６Ｂ】図１６ＡのＫ−Ｋ線断面図である。
【図１７】第１０の実施形態に係るＧａＮ・ＬＥＤ素子およびダイオード素子の構造を示す断面図である。
【図１８】第１１の実施形態に係るＧａＮ・ＬＥＤ素子およびダイオード素子の構造を示す断面図である。
【図１９】第１２の実施形態に係るＧａＮ・ＬＥＤ素子およびダイオード素子の構造を示す断面図である。
【図２０】本発明による半導体発光装置の他の実施形態の断面図である。
【図２１】第１３の実施形態に係る製造方法のフローチャートである。
【図２２】第１４の実施形態に係る製造方法のフローチャートである。
【図２３】第１５の実施形態に係る製造方法のフローチャートである。
【図２４】第１６の実施形態に係る製造方法のフローチャートである。
【図２５】第１９の実施形態に係る製造方法のフローチャートである。
【図２６】第２０の実施形態に係る製造方法のフローチャートである。
【図２７】チップ接合工程における、ウェハ、ＬＥＤ素子、およびＬＥＤ素子を搬送する治具の関係を模式的に示す断面図である。
【図２８】スタッドバンプを形成する工程における、ウェハとキャピラリー１０２との関係を模式的に示す断面図である。
【図２９】チップ接合工程で、マウント部分上のＳｉダイオード素子に対してＬＥＤ素子を配置した状態の断面図である。
【図３０】スタッドバンプを形成する工程における、ウェハとキャピラリーとの関係を模式的に示す断面図である。
【図３１Ａ】第１３の実施形態で使用するＬＥＤ素子の平面図である。
【図３１Ｂ】図３１ＡのＬ−Ｌ線断面図である。
【図３２Ａ】鍍金法によってマイクロバンプが形成されたＬＥＤ素子の平面図である。
【図３２Ｂ】図３２ＡのＭ−Ｍ線断面図である。
【図３３Ａ】スタッドバンプが形成されたＳｉダイオード素子の平面図である。
【図３３Ｂ】図３３ＡのＮ−Ｎ線断面図である。
【図３４】第２１の実施形態に係る製造方法のフローチャートである。
【図３５】光特性検査工程における、ウェハとプローブと光ディテクターとの関係を模式的に示す断面図である。

Claims (3)

  1. 放射光に対して透明な材料からなる基板の上に、少なくとも第１導電型半導体領域と該第１導電型半導体領域上の第２導電型半導体領域とからなる半導体層を形成する第１の工程と、
    前記第２導電型半導体領域の一部を除去して、前記第１導電型半導体領域の一部を露出させる第２の工程と、
    前記第１導電型半導体領域の露出した一部の上に第１の金属膜からなる第１の電極を形成する第３の工程と、
    前記第２導電型半導体領域の他の一部の上に第２の金属膜からなる第２の電極を形成する第４の工程と、
    前記第１の電極の一部の上方に位置する領域と前記第２の電極の一部の上方に位置する領域とを開口したマスク部材を形成する第５の工程と、
    少なくとも前記マスク部材の開口部に第３の金属膜を堆積する第６の工程と、
    前記マスク部材を除去して、前記第１および第２の電極の上に前記第３の金属膜を残してマイクロバンプを形成する第７の工程と、
    リードフレーム又はサブマウントの主面上に前記基板の第２導電型半導体領域を対向させることにより、前記各マイクロバンプを前記リードフレーム又は前記サブマウントと接続する第８の工程と
    を備えていることを特徴とする発光素子の製造方法。
  2. 放射光に対して透明な材料からなる基板の上に、少なくとも第１導電型半導体領域と該第１導電型半導体領域上の第２導電型半導体領域とからなる半導体層を形成する第１の工程と、
    前記第２導電型半導体領域の一部を除去して、前記第１導電型半導体領域の一部を露出させる第２の工程と、
    前記第１導電型半導体領域の露出した一部の上に第１の金属膜を形成する第３の工程と、
    基板の全面上に第２の金属膜を形成する第４の工程と、
    前記第２の金属膜のうち、前記第１の金属膜の一部の上方に位置する領域と、前記第２導電型半導体領域の他の一部の上方に位置する領域とを開口したマスク部材を形成する第５の工程と、
    少なくとも前記マスク部材の開口部に第３の金属膜を堆積する第６の工程と、
    前記マスク部材を除去するとともに前記第２の金属膜をパターニングして、前記第１導電型半導体領域の上には、前記第１および第２の金属膜からなる第１の電極とその上のマイクロバンプを残存させる一方、前記第２導電型半導体領域の上には、前記第２の金属膜からなる第２の電極とその上のマイクロバンプとを残存させる第７の工程と、
    リードフレーム又はサブマウントの主面上に前記基板の第２導電型半導体領域を対向させることにより、前記各マイクロバンプを前記リードフレーム又は前記サブマウントと接続する第８の工程と
    を備えていることを特徴とする発光素子の製造方法。
  3. 請求項２記載の発光素子の製造方法であって、
    前記第６の工程では、選択メッキ法により第３の金属膜を堆積することを特徴とする発光素子の製造方法。
JP2000393079A 1997-01-31 2000-12-25 発光素子の製造方法 Expired - Fee Related JP4459433B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000393079A JP4459433B2 (ja) 1997-01-31 2000-12-25 発光素子の製造方法

Applications Claiming Priority (7)

Application Number Priority Date Filing Date Title
JP9-18782 1997-01-31
JP1878297 1997-01-31
JP9-21124 1997-02-04
JP2112497 1997-02-04
JP9-302473 1997-11-05
JP30247397 1997-11-05
JP2000393079A JP4459433B2 (ja) 1997-01-31 2000-12-25 発光素子の製造方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP1998532702 Division 1997-12-26

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2008280252A Division JP2009021643A (ja) 1997-01-31 2008-10-30 発光装置及びその製造方法

Publications (2)

Publication Number Publication Date
JP2001230448A JP2001230448A (ja) 2001-08-24
JP4459433B2 true JP4459433B2 (ja) 2010-04-28

Family

ID=27282360

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2000393079A Expired - Fee Related JP4459433B2 (ja) 1997-01-31 2000-12-25 発光素子の製造方法
JP2008280252A Pending JP2009021643A (ja) 1997-01-31 2008-10-30 発光装置及びその製造方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2008280252A Pending JP2009021643A (ja) 1997-01-31 2008-10-30 発光装置及びその製造方法

Country Status (6)

Country Link
US (3) US6333522B1 (ja)
EP (2) EP1959506A2 (ja)
JP (2) JP4459433B2 (ja)
CN (1) CN1300859C (ja)
TW (1) TW374958B (ja)
WO (1) WO1998034285A1 (ja)

Families Citing this family (218)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3785820B2 (ja) * 1998-08-03 2006-06-14 豊田合成株式会社 発光装置
US5914501A (en) * 1998-08-27 1999-06-22 Hewlett-Packard Company Light emitting diode assembly having integrated electrostatic discharge protection
JP3423232B2 (ja) * 1998-11-30 2003-07-07 三洋電機株式会社 アクティブ型ｅｌ表示装置
US6331450B1 (en) * 1998-12-22 2001-12-18 Toyoda Gosei Co., Ltd. Method of manufacturing semiconductor device using group III nitride compound
JP2000208822A (ja) * 1999-01-11 2000-07-28 Matsushita Electronics Industry Corp 半導体発光装置
US6696223B2 (en) 1999-02-19 2004-02-24 Agilent Technologies, Inc. Method for performing photolithography
JP4267122B2 (ja) * 1999-02-19 2009-05-27 アバゴ・テクノロジーズ・イーシービーユー・アイピー（シンガポール）プライベート・リミテッド フォトリソグラフィ方法及びフォトリソグラフィを行うための装置構成
JP2001044502A (ja) * 1999-07-28 2001-02-16 Matsushita Electronics Industry Corp 複合発光素子及びその製造方法
US6614056B1 (en) 1999-12-01 2003-09-02 Cree Lighting Company Scalable led with improved current spreading structures
US6344664B1 (en) * 1999-12-02 2002-02-05 Tera Connect Inc. Electro-optical transceiver system with controlled lateral leakage and method of making it
US6885035B2 (en) * 1999-12-22 2005-04-26 Lumileds Lighting U.S., Llc Multi-chip semiconductor LED assembly
US6573537B1 (en) 1999-12-22 2003-06-03 Lumileds Lighting, U.S., Llc Highly reflective ohmic contacts to III-nitride flip-chip LEDs
US6514782B1 (en) 1999-12-22 2003-02-04 Lumileds Lighting, U.S., Llc Method of making a III-nitride light-emitting device with increased light generating capability
US6486499B1 (en) * 1999-12-22 2002-11-26 Lumileds Lighting U.S., Llc III-nitride light-emitting device with increased light generating capability
US6903376B2 (en) 1999-12-22 2005-06-07 Lumileds Lighting U.S., Llc Selective placement of quantum wells in flipchip light emitting diodes for improved light extraction
US6653740B2 (en) * 2000-02-10 2003-11-25 International Rectifier Corporation Vertical conduction flip-chip device with bump contacts on single surface
US6642613B1 (en) * 2000-05-09 2003-11-04 National Semiconductor Corporation Techniques for joining an opto-electronic module to a semiconductor package
DE20111659U1 (de) * 2000-05-23 2001-12-13 Osram Opto Semiconductors Gmbh Bauelement für die Optoelektronik
JP2002009349A (ja) * 2000-06-26 2002-01-11 Koha Co Ltd Ｌｅｄ面発光装置およびその製造方法
JP4601128B2 (ja) * 2000-06-26 2010-12-22 株式会社光波 Ｌｅｄ光源およびその製造方法
JP2002050797A (ja) * 2000-07-31 2002-02-15 Toshiba Corp 半導体励起蛍光体発光装置およびその製造方法
JP3829050B2 (ja) * 2000-08-29 2006-10-04 松下電器産業株式会社 一体型電子部品
JP2002100813A (ja) * 2000-09-22 2002-04-05 Matsushita Electric Ind Co Ltd 波長変換ペースト材料と半導体発光装置、及びその製造方法
JP4932078B2 (ja) * 2000-12-04 2012-05-16 日亜化学工業株式会社 発光装置及びその製造方法
US6818545B2 (en) * 2001-03-05 2004-11-16 Megic Corporation Low fabrication cost, fine pitch and high reliability solder bump
US6833566B2 (en) 2001-03-28 2004-12-21 Toyoda Gosei Co., Ltd. Light emitting diode with heat sink
JP2002299698A (ja) * 2001-03-30 2002-10-11 Sumitomo Electric Ind Ltd 発光装置
JP2002314138A (ja) * 2001-04-09 2002-10-25 Toshiba Corp 発光装置
JP4101468B2 (ja) * 2001-04-09 2008-06-18 豊田合成株式会社 発光装置の製造方法
JP2002314143A (ja) * 2001-04-09 2002-10-25 Toshiba Corp 発光装置
ATE551731T1 (de) * 2001-04-23 2012-04-15 Panasonic Corp Lichtemittierende einrichtung mit einem leuchtdioden-chip
US6455878B1 (en) 2001-05-15 2002-09-24 Lumileds Lighting U.S., Llc Semiconductor LED flip-chip having low refractive index underfill
US6946788B2 (en) * 2001-05-29 2005-09-20 Toyoda Gosei Co., Ltd. Light-emitting element
JP2002368263A (ja) * 2001-06-06 2002-12-20 Toyoda Gosei Co Ltd Ｉｉｉ族窒化物系化合物半導体発光素子
JP3912044B2 (ja) * 2001-06-06 2007-05-09 豊田合成株式会社 Ｉｉｉ族窒化物系化合物半導体発光素子の製造方法
AU2002345905A1 (en) * 2001-06-22 2003-01-08 Peregrine Semiconductor Corporation Integrated photodetector for vcsel feedback control
US6620642B2 (en) * 2001-06-29 2003-09-16 Xanoptix, Inc. Opto-electronic device integration
US6724794B2 (en) * 2001-06-29 2004-04-20 Xanoptix, Inc. Opto-electronic device integration
US6753199B2 (en) * 2001-06-29 2004-06-22 Xanoptix, Inc. Topside active optical device apparatus and method
US6790691B2 (en) 2001-06-29 2004-09-14 Xanoptix, Inc. Opto-electronic device integration
US6753197B2 (en) 2001-06-29 2004-06-22 Xanoptix, Inc. Opto-electronic device integration
US6633421B2 (en) 2001-06-29 2003-10-14 Xanoptrix, Inc. Integrated arrays of modulators and lasers on electronics
US6731665B2 (en) 2001-06-29 2004-05-04 Xanoptix Inc. Laser arrays for high power fiber amplifier pumps
US7831151B2 (en) 2001-06-29 2010-11-09 John Trezza Redundant optical device array
US6888167B2 (en) * 2001-07-23 2005-05-03 Cree, Inc. Flip-chip bonding of light emitting devices and light emitting devices suitable for flip-chip bonding
JP2003163378A (ja) * 2001-11-26 2003-06-06 Citizen Electronics Co Ltd 表面実装型発光ダイオード及びその製造方法
TW545698U (en) * 2001-12-28 2003-08-01 United Epitaxy Co Ltd LED packaging structure with a static charge protecting device
US6780750B2 (en) * 2002-01-08 2004-08-24 Samsung Electronics Co. Ltd. Photodiode for ultra high speed optical communication and fabrication method therefor
TW535307B (en) * 2002-03-04 2003-06-01 United Epitaxy Co Ltd Package of light emitting diode with protective diode
JP3896027B2 (ja) * 2002-04-17 2007-03-22 シャープ株式会社 窒化物系半導体発光素子およびその製造方法
JP4123828B2 (ja) * 2002-05-27 2008-07-23 豊田合成株式会社 半導体発光素子
WO2003100873A1 (fr) * 2002-05-28 2003-12-04 Matsushita Electric Works, Ltd. Element electroluminescent, dispositif electroluminescent et dispositif d'eclairage par emission de surface utilisant ledit element
JP2004056088A (ja) * 2002-05-31 2004-02-19 Toyoda Gosei Co Ltd Ｉｉｉ族窒化物系化合物半導体発光素子
JP2004006498A (ja) * 2002-05-31 2004-01-08 Toyoda Gosei Co Ltd Ｉｉｉ族窒化物系化合物半導体発光素子
US6828596B2 (en) 2002-06-13 2004-12-07 Lumileds Lighting U.S., Llc Contacting scheme for large and small area semiconductor light emitting flip chip devices
JP2004047748A (ja) * 2002-07-12 2004-02-12 Stanley Electric Co Ltd 発光ダイオード
US7928455B2 (en) * 2002-07-15 2011-04-19 Epistar Corporation Semiconductor light-emitting device and method for forming the same
TW567618B (en) * 2002-07-15 2003-12-21 Epistar Corp Light emitting diode with adhesive reflection layer and manufacturing method thereof
KR100697803B1 (ko) 2002-08-29 2007-03-20 시로 사카이 복수의 발광 소자를 갖는 발광 장치
JP4201167B2 (ja) * 2002-09-26 2008-12-24 シチズン電子株式会社 白色発光装置の製造方法
WO2004040661A2 (de) * 2002-10-30 2004-05-13 Osram Opto Semiconductors Gmbh Verfahren zum herstellen einer leuchtdioden-lichtquelle mit lumineszenz-konversionselement
US7087444B2 (en) * 2002-12-16 2006-08-08 Palo Alto Research Center Incorporated Method for integration of microelectronic components with microfluidic devices
TW577184B (en) 2002-12-26 2004-02-21 Epistar Corp Light emitting layer having voltage/resistance interdependent layer
JP4317697B2 (ja) 2003-01-30 2009-08-19 パナソニック株式会社 光半導体ベアチップ、プリント配線板、照明ユニットおよび照明装置
US6897431B2 (en) * 2003-02-12 2005-05-24 Ritdisplay Corporation Method for measuring optoelectronic characteristics of organic light emitting diode
US6977396B2 (en) * 2003-02-19 2005-12-20 Lumileds Lighting U.S., Llc High-powered light emitting device with improved thermal properties
JP2004259958A (ja) * 2003-02-26 2004-09-16 Kyocera Corp 発光素子収納用パッケージおよび発光装置
US20040229391A1 (en) * 2003-04-25 2004-11-18 Kazuyuki Ohya LED lamp manufacturing process
US6869812B1 (en) * 2003-05-13 2005-03-22 Heng Liu High power AllnGaN based multi-chip light emitting diode
DE10321954A1 (de) * 2003-05-15 2004-12-02 Vishay Semiconductor Gmbh Einzelhalbleiterelement in Flip-Chip-Bauweise
EP1482566A3 (en) * 2003-05-28 2004-12-08 Chang Hsiu Hen Light emitting diode electrode structure and full color light emitting diode formed by overlap cascaded die bonding
KR100568269B1 (ko) * 2003-06-23 2006-04-05 삼성전기주식회사 플립-칩 본딩용 질화갈륨계 발광 다이오드 및 그 제조방법
US8999736B2 (en) 2003-07-04 2015-04-07 Epistar Corporation Optoelectronic system
US7172909B2 (en) * 2003-07-04 2007-02-06 Epistar Corporation Light emitting diode having an adhesive layer and a reflective layer and manufacturing method thereof
KR101034055B1 (ko) 2003-07-18 2011-05-12 엘지이노텍 주식회사 발광 다이오드 및 그 제조방법
CN100395897C (zh) * 2003-08-08 2008-06-18 厦门三安电子有限公司 一种氮化物器件倒装的方法
US7019330B2 (en) * 2003-08-28 2006-03-28 Lumileds Lighting U.S., Llc Resonant cavity light emitting device
US7482638B2 (en) * 2003-08-29 2009-01-27 Philips Lumileds Lighting Company, Llc Package for a semiconductor light emitting device
JP4232585B2 (ja) * 2003-09-17 2009-03-04 豊田合成株式会社 発光装置
US7915085B2 (en) 2003-09-18 2011-03-29 Cree, Inc. Molded chip fabrication method
WO2006006255A1 (ja) * 2003-09-19 2006-01-19 Matsushita Electric Industrial Co., Ltd. 半導体発光装置
TWI246783B (en) * 2003-09-24 2006-01-01 Matsushita Electric Works Ltd Light-emitting device and its manufacturing method
US6995402B2 (en) 2003-10-03 2006-02-07 Lumileds Lighting, U.S., Llc Integrated reflector cup for a light emitting device mount
JP4954712B2 (ja) 2003-12-24 2012-06-20 ジーイー ライティング ソリューションズ エルエルシー 窒化物フリップチップからのサファイヤのレーザ・リフトオフ
US7183588B2 (en) * 2004-01-08 2007-02-27 Avago Technologies Ecbu Ip (Singapore) Pte. Ltd. Light emission device
JP4868709B2 (ja) * 2004-03-09 2012-02-01 三洋電機株式会社 発光素子
KR20050092300A (ko) * 2004-03-15 2005-09-21 삼성전기주식회사 고출력 발광 다이오드 패키지
CN100386890C (zh) * 2004-04-05 2008-05-07 清华大学 一种GaN基发光二极管的制作方法
TWI234297B (en) * 2004-04-29 2005-06-11 United Epitaxy Co Ltd Light emitting diode and method of the same
US20060255349A1 (en) * 2004-05-11 2006-11-16 Heng Liu High power AllnGaN based multi-chip light emitting diode
US7064353B2 (en) * 2004-05-26 2006-06-20 Philips Lumileds Lighting Company, Llc LED chip with integrated fast switching diode for ESD protection
US20060001035A1 (en) * 2004-06-22 2006-01-05 Toyoda Gosei Co., Ltd. Light emitting element and method of making same
US7012011B2 (en) * 2004-06-24 2006-03-14 Intel Corporation Wafer-level diamond spreader
US7402842B2 (en) * 2004-08-09 2008-07-22 M/A-Com, Inc. Light emitting diode package
JP2006100787A (ja) * 2004-08-31 2006-04-13 Toyoda Gosei Co Ltd 発光装置および発光素子
US7633097B2 (en) * 2004-09-23 2009-12-15 Philips Lumileds Lighting Company, Llc Growth of III-nitride light emitting devices on textured substrates
JP4897210B2 (ja) * 2004-11-18 2012-03-14 ラピスセミコンダクタ株式会社 半導体装置の構造及びその製造方法
US20070035488A1 (en) * 2004-12-03 2007-02-15 Semiconductor Energy Laboratory Co., Ltd. Driving method of display device
DE112005003841B4 (de) * 2004-12-14 2016-03-03 Seoul Viosys Co., Ltd. Licht emittierendes Bauelement mit einer Mehrzahl Licht emittierender Zellen
US8288942B2 (en) * 2004-12-28 2012-10-16 Cree, Inc. High efficacy white LED
US20060158399A1 (en) 2005-01-14 2006-07-20 Semiconductor Energy Laboratory Co., Ltd. Driving method of display device
TWI352437B (en) * 2007-08-27 2011-11-11 Epistar Corp Optoelectronic semiconductor device
JP4697397B2 (ja) * 2005-02-16 2011-06-08 サンケン電気株式会社 複合半導体装置
WO2006095949A1 (en) 2005-03-11 2006-09-14 Seoul Semiconductor Co., Ltd. Led package having an array of light emitting cells coupled in series
TWI260800B (en) * 2005-05-12 2006-08-21 Epitech Technology Corp Structure of light-emitting diode and manufacturing method thereof
US7595453B2 (en) * 2005-05-24 2009-09-29 M/A-Com Technology Solutions Holdings, Inc. Surface mount package
TWI363437B (en) * 2008-05-21 2012-05-01 Ind Tech Res Inst Light emitting diode package capable of providing electrostatic discharge circuit protection and process of making the same
US7754507B2 (en) * 2005-06-09 2010-07-13 Philips Lumileds Lighting Company, Llc Method of removing the growth substrate of a semiconductor light emitting device
US7786592B2 (en) * 2005-06-14 2010-08-31 John Trezza Chip capacitive coupling
US7851348B2 (en) 2005-06-14 2010-12-14 Abhay Misra Routingless chip architecture
US7781886B2 (en) * 2005-06-14 2010-08-24 John Trezza Electronic chip contact structure
US7946331B2 (en) 2005-06-14 2011-05-24 Cufer Asset Ltd. L.L.C. Pin-type chip tooling
US7560813B2 (en) * 2005-06-14 2009-07-14 John Trezza Chip-based thermo-stack
US7687400B2 (en) 2005-06-14 2010-03-30 John Trezza Side stacking apparatus and method
US8456015B2 (en) 2005-06-14 2013-06-04 Cufer Asset Ltd. L.L.C. Triaxial through-chip connection
US20060278996A1 (en) * 2005-06-14 2006-12-14 John Trezza Active packaging
US7767493B2 (en) 2005-06-14 2010-08-03 John Trezza Post & penetration interconnection
US7838997B2 (en) 2005-06-14 2010-11-23 John Trezza Remote chip attachment
JP2007012682A (ja) * 2005-06-28 2007-01-18 Shinka Jitsugyo Kk 光モジュールの製造方法
US7759690B2 (en) 2005-07-04 2010-07-20 Showa Denko K.K. Gallium nitride-based compound semiconductor light-emitting device
US20070015300A1 (en) * 2005-07-15 2007-01-18 Yu-Chuan Liu Method for fabricating a light-emitting device
JP4907121B2 (ja) * 2005-07-28 2012-03-28 昭和電工株式会社 発光ダイオード及び発光ダイオードランプ
JP2007048887A (ja) * 2005-08-09 2007-02-22 Seiko Epson Corp 半導体装置およびその製造方法
JP2007165811A (ja) 2005-12-16 2007-06-28 Nichia Chem Ind Ltd 発光装置
US8044412B2 (en) 2006-01-20 2011-10-25 Taiwan Semiconductor Manufacturing Company, Ltd Package for a light emitting element
WO2007083829A1 (en) * 2006-01-23 2007-07-26 Showa Denko K.K. Light-emitting diode and method for fabrication thereof
JP4745073B2 (ja) * 2006-02-03 2011-08-10 シチズン電子株式会社 表面実装型発光素子の製造方法
US7480432B2 (en) * 2006-02-28 2009-01-20 Corning Incorporated Glass-based micropositioning systems and methods
TWI303872B (en) * 2006-03-13 2008-12-01 Ind Tech Res Inst High power light emitting device assembly with esd preotection ability and the method of manufacturing the same
JP5162909B2 (ja) * 2006-04-03 2013-03-13 豊田合成株式会社 半導体発光素子
US7768075B2 (en) * 2006-04-06 2010-08-03 Fairchild Semiconductor Corporation Semiconductor die packages using thin dies and metal substrates
US7994514B2 (en) * 2006-04-21 2011-08-09 Koninklijke Philips Electronics N.V. Semiconductor light emitting device with integrated electronic components
GB0610362D0 (en) * 2006-05-13 2006-07-05 Martin Graham Ferrous mass accumulation debris sensor
KR20140116536A (ko) 2006-05-31 2014-10-02 크리, 인코포레이티드 조명 장치 및 조명 방법
US7687397B2 (en) 2006-06-06 2010-03-30 John Trezza Front-end processed wafer having through-chip connections
JP2007335462A (ja) 2006-06-12 2007-12-27 Stanley Electric Co Ltd 半導体複合素子およびその製造方法
US9111950B2 (en) * 2006-09-28 2015-08-18 Philips Lumileds Lighting Company, Llc Process for preparing a semiconductor structure for mounting
US9024349B2 (en) * 2007-01-22 2015-05-05 Cree, Inc. Wafer level phosphor coating method and devices fabricated utilizing method
US9159888B2 (en) 2007-01-22 2015-10-13 Cree, Inc. Wafer level phosphor coating method and devices fabricated utilizing method
CA2680194A1 (en) * 2007-03-08 2008-09-18 Jason D. Colvin Light emitting diode for harsh environments
JP2007173866A (ja) * 2007-03-16 2007-07-05 Sumitomo Electric Ind Ltd 半導体発光素子
US20080258130A1 (en) * 2007-04-23 2008-10-23 Bergmann Michael J Beveled LED Chip with Transparent Substrate
US8456392B2 (en) * 2007-05-31 2013-06-04 Nthdegree Technologies Worldwide Inc Method of manufacturing a light emitting, photovoltaic or other electronic apparatus and system
US8441018B2 (en) 2007-08-16 2013-05-14 The Trustees Of Columbia University In The City Of New York Direct bandgap substrates and methods of making and using
DE102007044198A1 (de) * 2007-09-17 2009-03-19 Osram Opto Semiconductors Gmbh Optoelektronisches Bauelement, Verfahren zum Herstellen eines optoelektronischen Bauelements und optoelektronisches Modul
TW200930948A (en) * 2007-10-09 2009-07-16 Koninkl Philips Electronics Nv Light emitting device package, light output system and light output method
US7724992B2 (en) * 2007-10-29 2010-05-25 Corning Incorporated Glass-based micropositioning systems and methods
US9041285B2 (en) 2007-12-14 2015-05-26 Cree, Inc. Phosphor distribution in LED lamps using centrifugal force
DE102007061479A1 (de) * 2007-12-20 2009-06-25 Osram Opto Semiconductors Gmbh Leuchtdiodenchip mit Überspannungsschutz
US8878219B2 (en) * 2008-01-11 2014-11-04 Cree, Inc. Flip-chip phosphor coating method and devices fabricated utilizing method
TWI371873B (en) * 2008-02-22 2012-09-01 Huga Optotech Inc Semiconductor light-emitting device
US7923744B2 (en) * 2008-02-22 2011-04-12 Huga Optotech Inc. Semiconductor light-emitting device
US8304785B2 (en) * 2008-07-29 2012-11-06 Industrial Technology Research Institute LED structure, manufacturing method thereof and LED module
TWI493748B (zh) * 2008-08-29 2015-07-21 Nichia Corp Semiconductor light emitting elements and semiconductor light emitting devices
US20100117725A1 (en) 2008-11-12 2010-05-13 Infineon Technologies Austria Ag Semiconductor diode
TWI384591B (zh) * 2008-11-17 2013-02-01 Everlight Electronics Co Ltd 發光二極體電路板
JP4799606B2 (ja) * 2008-12-08 2011-10-26 株式会社東芝 光半導体装置及び光半導体装置の製造方法
JP5276455B2 (ja) * 2009-01-23 2013-08-28 スタンレー電気株式会社 光半導体装置モジュール
CN102356477A (zh) * 2009-04-09 2012-02-15 松下电器产业株式会社 氮化物系半导体发光元件、照明装置、液晶显示装置和氮化物系半导体发光元件和照明装置的制造方法
TWI385364B (zh) * 2009-06-24 2013-02-11 Lite On Singapore Pte Ltd 感應器單元之製造方法
TWI393273B (zh) * 2009-08-27 2013-04-11 Edison Opto Corp 發光二極體組件之製造方法
US8198107B2 (en) * 2009-10-07 2012-06-12 Edison Opto Corporation Method for manufacturing light emitting diode assembly
TWI394299B (zh) * 2009-11-06 2013-04-21 Semileds Optoelectronics Co 具有外移式電極之垂直發光二極體
EP2472608B1 (en) 2009-12-09 2013-09-18 Panasonic Corporation Lighting device with nitride-based semiconductor light-emitting elements, liquid crystal display device
WO2011111642A1 (ja) * 2010-03-08 2011-09-15 日亜化学工業株式会社 半導体発光素子及びその製造方法
JP5197654B2 (ja) 2010-03-09 2013-05-15 株式会社東芝 半導体発光装置及びその製造方法
DE102010013494A1 (de) * 2010-03-31 2011-10-06 Osram Opto Semiconductors Gmbh Optoelektronischer Halbleiterchip
KR101051326B1 (ko) 2010-04-23 2011-07-22 주식회사 세미콘라이트 화합물 반도체 발광소자
JP5281612B2 (ja) * 2010-05-26 2013-09-04 株式会社東芝 半導体発光装置及びその製造方法
JP4875185B2 (ja) * 2010-06-07 2012-02-15 株式会社東芝 光半導体装置
JP5659966B2 (ja) * 2010-06-29 2015-01-28 日亜化学工業株式会社 半導体素子及びその製造方法
WO2012011363A1 (ja) * 2010-07-23 2012-01-26 シャープ株式会社 発光装置及びその製造方法
US10546846B2 (en) 2010-07-23 2020-01-28 Cree, Inc. Light transmission control for masking appearance of solid state light sources
KR101711961B1 (ko) 2010-09-10 2017-03-03 삼성전자주식회사 발광 디바이스
US9070851B2 (en) 2010-09-24 2015-06-30 Seoul Semiconductor Co., Ltd. Wafer-level light emitting diode package and method of fabricating the same
KR101690508B1 (ko) * 2010-10-11 2016-12-28 엘지이노텍 주식회사 발광소자
TWI430426B (zh) * 2010-10-19 2014-03-11 Univ Nat Chiao Tung 使用共用傳導層傳送晶片間多重信號之系統
KR101591991B1 (ko) 2010-12-02 2016-02-05 삼성전자주식회사 발광소자 패키지 및 그 제조 방법
US9166126B2 (en) 2011-01-31 2015-10-20 Cree, Inc. Conformally coated light emitting devices and methods for providing the same
US8797057B2 (en) * 2011-02-11 2014-08-05 Taiwan Semiconductor Manufacturing Company, Ltd. Testing of semiconductor chips with microbumps
TWI435481B (zh) * 2011-02-18 2014-04-21 Genesis Photonics Inc Light emitting diode device
US8802461B2 (en) * 2011-03-22 2014-08-12 Micron Technology, Inc. Vertical light emitting devices with nickel silicide bonding and methods of manufacturing
JP2012227397A (ja) * 2011-04-20 2012-11-15 Sharp Corp 光源の製造方法、および光源
KR101262509B1 (ko) 2011-05-27 2013-05-08 엘지이노텍 주식회사 발광소자, 발광 모듈 및 발광 소자 제조방법
US9269878B2 (en) 2011-05-27 2016-02-23 Lg Innotek Co., Ltd. Light emitting device and light emitting apparatus
KR101210028B1 (ko) 2011-05-27 2012-12-07 엘지이노텍 주식회사 발광소자, 발광 모듈 및 발광 소자 제조방법
US20120313234A1 (en) * 2011-06-10 2012-12-13 Geng-Shin Shen Qfn package and manufacturing process thereof
JP5606403B2 (ja) * 2011-06-28 2014-10-15 株式会社東芝 半導体発光素子
JP5394461B2 (ja) * 2011-06-28 2014-01-22 シャープ株式会社 光半導体素子の製造方法
JP5817503B2 (ja) * 2011-12-20 2015-11-18 日亜化学工業株式会社 窒化物半導体発光素子およびその製造方法
TWI493685B (zh) 2012-02-10 2015-07-21 E Ink Holdings Inc 主動陣列基板上之靜電防護結構
CN102623416B (zh) * 2012-04-24 2015-09-02 苏州远创达科技有限公司 一种射频功放模块的功率器件无封装结构及其组装方法
US9941242B2 (en) 2012-04-24 2018-04-10 Innogration (Suzhou) Co., Ltd. Unpacked structure for power device of radio frequency power amplification module and assembly method therefor
JPWO2013161208A1 (ja) * 2012-04-27 2015-12-21 パナソニックＩｐマネジメント株式会社 発光素子
KR101315939B1 (ko) * 2012-04-30 2013-10-08 부경대학교 산학협력단 발광다이오드 패키지 및 그 제조방법
US20130299841A1 (en) * 2012-05-11 2013-11-14 Infineon Technologies Austria Ag GaN-Based Optocoupler
KR101303150B1 (ko) 2012-06-14 2013-09-09 안상정 반도체 발광소자 및 이의 제조 방법
US20150187993A1 (en) 2012-06-14 2015-07-02 Sang Jeong An Semiconductor light-emitting device and method for manufacturing the same
JP2014022380A (ja) * 2012-07-12 2014-02-03 Dowa Electronics Materials Co Ltd 半導体素子およびその製造方法
US9362446B2 (en) 2012-07-26 2016-06-07 Sang Jeong An Semiconductor light-emitting device
JP5935643B2 (ja) * 2012-10-10 2016-06-15 サンケン電気株式会社 半導体発光装置
CN104798186A (zh) * 2012-11-28 2015-07-22 松下知识产权经营株式会社 半导体装置以及导线键合布线方法
US8778704B1 (en) * 2013-02-13 2014-07-15 Freescale Semiconductor, Inc. Solar powered IC chip
KR102127440B1 (ko) * 2013-06-27 2020-06-26 엘지이노텍 주식회사 발광 소자 패키지
KR101443870B1 (ko) * 2014-03-05 2014-09-23 주식회사 루멘스 발광 소자 패키지, 백라이트 유닛, 조명 장치 및 발광 소자 패키지의 제조 방법
DE102014108368A1 (de) * 2014-06-13 2015-12-17 Osram Opto Semiconductors Gmbh Oberflächenmontierbares Halbleiterbauelement und Verfahren zu dessen Herstellung
JP6398381B2 (ja) * 2014-06-30 2018-10-03 日亜化学工業株式会社 発光装置及びその製造方法
WO2016047134A1 (ja) * 2014-09-26 2016-03-31 東芝ホクト電子株式会社 発光モジュール及び発光モジュールの製造方法
JP6515515B2 (ja) * 2014-12-11 2019-05-22 日亜化学工業株式会社 発光装置の製造法
KR102309670B1 (ko) * 2014-12-24 2021-10-07 쑤저우 레킨 세미컨덕터 컴퍼니 리미티드 발광소자, 발광소자 패키지 및 조명시스템
JP6476854B2 (ja) * 2014-12-26 2019-03-06 日亜化学工業株式会社 発光素子の製造方法
CN205944139U (zh) 2016-03-30 2017-02-08 首尔伟傲世有限公司 紫外线发光二极管封装件以及包含此的发光二极管模块
US20190088196A1 (en) * 2017-09-21 2019-03-21 Innolux Corporation Display device
CN108417682B (zh) * 2018-03-22 2020-03-20 厦门市三安光电科技有限公司 一种微型发光元件及其制作方法
KR102344359B1 (ko) 2018-06-14 2021-12-29 삼성전자주식회사 인쇄회로기판과 그 제조 방법
WO2021054548A1 (en) * 2019-09-19 2021-03-25 Lg Electronics Inc. Substrate chuck for self-assembling semiconductor light-emitting diodes
CN110634443B (zh) * 2019-09-24 2021-01-26 京东方科技集团股份有限公司 发光元件保护电路及发光元件保护电路的驱动方法
CN115602661A (zh) * 2021-07-08 2023-01-13 重庆康佳光电技术研究院有限公司（Cn） 一种检测装置以及发光元件的检测方法

Family Cites Families (60)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5261982A (en) * 1975-11-18 1977-05-21 Toshiba Corp Semiconductor light emitting device
US4476620A (en) * 1979-10-19 1984-10-16 Matsushita Electric Industrial Co., Ltd. Method of making a gallium nitride light-emitting diode
JPS5679482A (en) 1979-11-30 1981-06-30 Matsushita Electric Ind Co Ltd Luminous element of semiconductor
DE3146328A1 (de) * 1981-11-23 1983-06-01 Siemens AG, 1000 Berlin und 8000 München Leuchtdiodenvorrichtung mit schutzeinrichtung zur begrenzung des durchlassstroms
JPS58162085A (ja) 1982-03-19 1983-09-26 Matsushita Electric Ind Co Ltd 保護回路
JPS59188181A (ja) * 1984-03-23 1984-10-25 Hitachi Ltd シリコン副マウント
JPS61196561A (ja) 1985-02-26 1986-08-30 Internatl Rectifier Corp Japan Ltd リ−ド線整列装置
JPS61196561U (ja) * 1985-05-22 1986-12-08
JPS6245193A (ja) * 1985-08-23 1987-02-27 Hitachi Ltd 光電子装置
JPS62206872A (ja) * 1986-03-07 1987-09-11 Nissan Motor Co Ltd 半導体装置
JPS62299092A (ja) 1986-06-18 1987-12-26 Fujitsu Ltd 発光ダイオ−ド
US4749120A (en) * 1986-12-18 1988-06-07 Matsushita Electric Industrial Co., Ltd. Method of connecting a semiconductor device to a wiring board
JPS6417745A (en) 1987-07-13 1989-01-20 Canon Kk Correcting device for skew motion of roll paper and recording device using said correcting device
JPH01223414A (ja) 1988-03-02 1989-09-06 Ricoh Co Ltd 電子装置のｌｅｄ実装体
JPH01231381A (ja) 1988-03-11 1989-09-14 Shin Etsu Handotai Co Ltd 混色発光半導体素子
US5187547A (en) * 1988-05-18 1993-02-16 Sanyo Electric Co., Ltd. Light emitting diode device and method for producing same
GB2249428A (en) 1988-08-11 1992-05-06 Plessey Co Plc Connections for led arrays
DE3829538A1 (de) * 1988-08-31 1990-03-08 Siemens Ag Verfahren zum verbinden eines halbleiterchips mit einem substrat
JPH0775270B2 (ja) 1989-04-20 1995-08-09 沖電気工業株式会社 ベアチップの実装構造
JPH04501039A (ja) 1989-08-11 1992-02-20 プレツシー　オーバーシーズ　リミテツド 発光ダイオード・アレイ
US5210051A (en) 1990-03-27 1993-05-11 Cree Research, Inc. High efficiency light emitting diodes from bipolar gallium nitride
JP2895566B2 (ja) 1990-04-27 1999-05-24 豊田合成株式会社 発光ダイオード
JP2922977B2 (ja) * 1990-04-27 1999-07-26 豊田合成株式会社 発光ダイオード
US5118584A (en) * 1990-06-01 1992-06-02 Eastman Kodak Company Method of producing microbump circuits for flip chip mounting
JPH04163972A (ja) * 1990-10-27 1992-06-09 Toyoda Gosei Co Ltd 可変色発光ダイオード
JP2593960B2 (ja) * 1990-11-29 1997-03-26 シャープ株式会社 化合物半導体発光素子とその製造方法
JP3214869B2 (ja) * 1991-07-19 2001-10-02 株式会社リコー リセット機能付き光機能素子
JP2666228B2 (ja) * 1991-10-30 1997-10-22 豊田合成株式会社 窒化ガリウム系化合物半導体発光素子
US5306662A (en) 1991-11-08 1994-04-26 Nichia Chemical Industries, Ltd. Method of manufacturing P-type compound semiconductor
JP2948967B2 (ja) 1991-12-26 1999-09-13 京セラ株式会社 半導体発光素子
JPH05229174A (ja) 1992-02-26 1993-09-07 Oki Electric Ind Co Ltd Ｌｅｄプリントヘッド
JPH0679167A (ja) 1992-09-02 1994-03-22 Toshiba Corp 単分子膜の製造方法
JPH06177429A (ja) * 1992-12-08 1994-06-24 Nichia Chem Ind Ltd 青色ｌｅｄ素子
JPH06250591A (ja) 1993-02-24 1994-09-09 Matsushita Electric Ind Co Ltd Ｌｅｄディスプレイ装置
JPH075874A (ja) 1993-03-09 1995-01-10 Makoto Unate 楽器調律用ネジ回し装置
JPH06318731A (ja) * 1993-03-12 1994-11-15 Sharp Corp 半導体発光装置
JP2828187B2 (ja) * 1993-04-08 1998-11-25 日亜化学工業株式会社 窒化ガリウム系化合物半導体発光素子
DE69433926T2 (de) 1993-04-28 2005-07-21 Nichia Corp., Anan Halbleitervorrichtung aus einer galliumnitridartigen III-V-Halbleiterverbindung
JP3407334B2 (ja) * 1993-04-28 2003-05-19 豊田合成株式会社 半導体発光素子
JPH0730153A (ja) 1993-07-14 1995-01-31 Hitachi Cable Ltd 発光ダイオードチップ、その台座、及び発光ダイオード
JP2838473B2 (ja) 1993-08-30 1998-12-16 京セラ株式会社 半導体発光装置
JPH07111339A (ja) * 1993-10-12 1995-04-25 Sumitomo Electric Ind Ltd 面発光型半導体発光装置
JPH07302930A (ja) 1994-04-28 1995-11-14 Sanyo Electric Co Ltd 発光ダイオード及びその製造方法
EP0772247B1 (en) 1994-07-21 2004-09-15 Matsushita Electric Industrial Co., Ltd. Semiconductor light-emitting device and production method thereof
US5557115A (en) * 1994-08-11 1996-09-17 Rohm Co. Ltd. Light emitting semiconductor device with sub-mount
JPH0864846A (ja) * 1994-08-23 1996-03-08 Sumitomo Electric Ind Ltd 半導体装置
CA2156333C (en) 1994-09-28 1999-03-23 John Edward Cunningham Optoelectronic devices utilizing multiple quantum well pin structures and a process for fabricating the same
JP3127195B2 (ja) 1994-12-06 2001-01-22 シャープ株式会社 発光デバイスおよびその製造方法
ES2126701T3 (es) 1994-12-17 1999-04-01 Krupp Uhde Gmbh Conjunto de puerta para horno de coque con membrana de hermetizacion.
US5565790A (en) * 1995-02-13 1996-10-15 Taiwan Semiconductor Manufacturing Company Ltd ESD protection circuit with field transistor clamp and resistor in the gate circuit of a clamp triggering FET
JP2890396B2 (ja) * 1995-03-27 1999-05-10 日亜化学工業株式会社 窒化物半導体発光素子
JPH0926530A (ja) * 1995-07-11 1997-01-28 Nec Corp 光モジュール
JPH0927651A (ja) * 1995-07-12 1997-01-28 Oki Electric Ind Co Ltd 半導体レーザ
JPH0964477A (ja) 1995-08-25 1997-03-07 Toshiba Corp 半導体発光素子及びその製造方法
US5789265A (en) 1995-08-31 1998-08-04 Kabushiki Kaisha Toshiba Method of manufacturing blue light-emitting device by using BCL3 and CL2
US5808360A (en) * 1996-05-15 1998-09-15 Micron Technology, Inc. Microbump interconnect for bore semiconductor dice
JP2661009B2 (ja) * 1996-05-16 1997-10-08 豊田合成株式会社 窒化ガリウム系化合物半導体発光素子
US5812571A (en) * 1996-10-25 1998-09-22 W. L. Gore & Associates, Inc. High-power vertical cavity surface emitting laser cluster
JP3506874B2 (ja) 1997-03-24 2004-03-15 豊田合成株式会社 窒素−３族元素化合物半導体発光素子
JP3795624B2 (ja) 1997-03-31 2006-07-12 豊田合成株式会社 窒素−３族元素化合物半導体発光素子

Also Published As

Publication number Publication date
JP2009021643A (ja) 2009-01-29
CN1215503A (zh) 1999-04-28
EP0921577A1 (en) 1999-06-09
US20020024053A1 (en) 2002-02-28
US6642072B2 (en) 2003-11-04
US20020081773A1 (en) 2002-06-27
WO1998034285A1 (fr) 1998-08-06
EP1959506A2 (en) 2008-08-20
EP0921577A4 (en) 2007-10-31
JP2001230448A (ja) 2001-08-24
TW374958B (en) 1999-11-21
CN1300859C (zh) 2007-02-14
US6333522B1 (en) 2001-12-25
US6597019B2 (en) 2003-07-22

Similar Documents

Publication Publication Date Title
JP4459433B2 (ja) 発光素子の製造方法
US9478722B2 (en) Light emitting device and method for manufacturing same
TWI422044B (zh) 封裝發光裝置之晶片尺度方法及經晶片尺度封裝之發光裝置
KR100853064B1 (ko) 복합발광소자
JP4996463B2 (ja) 発光デバイスをパッケージするためのチップスケール方法およびチップスケールにパッケージされた発光デバイス
JP3130292B2 (ja) 半導体発光装置及びその製造方法
US7192797B2 (en) Light emitting device and manufacture method thereof
US8017967B2 (en) Light-emitting element including a fusion-bonding portion on contact electrodes
US8350276B2 (en) Alternating current light emitting device
US20050194605A1 (en) Flip-chip light emitting diode device without sub-mount
JP4301075B2 (ja) 発光ダイオード用パッケージおよびそれを用いた発光装置
CN110854251A (zh) 发光二极管
WO2011108664A1 (ja) 光半導体装置
JP3685633B2 (ja) チップ型発光素子およびその製造方法
JP3911839B2 (ja) 半導体発光装置
US20210376212A1 (en) Semiconductor light emitting device and method of manufacturing the same
JP2000012898A (ja) 半導体発光装置
JP3965777B2 (ja) 半導体発光装置の製造方法
JPH11346007A (ja) 半導体発光装置及びその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20041214

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080902

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20081030

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20091006

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091125

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100119

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100210

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130219

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130219

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140219

Year of fee payment: 4

LAPS Cancellation because of no payment of annual fees