JP2000012898A - 半導体発光装置 - Google Patents
半導体発光装置Info
- Publication number
- JP2000012898A JP2000012898A JP16966098A JP16966098A JP2000012898A JP 2000012898 A JP2000012898 A JP 2000012898A JP 16966098 A JP16966098 A JP 16966098A JP 16966098 A JP16966098 A JP 16966098A JP 2000012898 A JP2000012898 A JP 2000012898A
- Authority
- JP
- Japan
- Prior art keywords
- light emitting
- emitting element
- semiconductor light
- light
- bump
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
- H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
- H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
Abstract
(57)【要約】
【課題】 発光素子及び静電気保護素子のバンプによる
接合形態の改良により製品歩留り、配光性及び発光輝度
を向上し得る半導体発光装置を提供する。 【解決手段】 静電気保護素子としてのツェナーダイオ
ード２をリードフレーム１０のマウント部１０ａに搭載
し、フリップチップ型の半導体発光素子１を上面にｐ側
及びｎ側の電極を導通させて搭載し、半導体発光素子１
の搭載面側と反対側を主光取出し面とした半導体発光装
置において、発光素子１とツェナーダイオード２のそれ
ぞれに、両者間を相互に逆極性で導通させるｐ側とｎ側
のバンプのいずれかを振り分けて形成し、発光素子１と
ツェナーダイオード２にバンプを１個ずつ振り分けるこ
とで製品の不良率を低下させる。
接合形態の改良により製品歩留り、配光性及び発光輝度
を向上し得る半導体発光装置を提供する。 【解決手段】 静電気保護素子としてのツェナーダイオ
ード２をリードフレーム１０のマウント部１０ａに搭載
し、フリップチップ型の半導体発光素子１を上面にｐ側
及びｎ側の電極を導通させて搭載し、半導体発光素子１
の搭載面側と反対側を主光取出し面とした半導体発光装
置において、発光素子１とツェナーダイオード２のそれ
ぞれに、両者間を相互に逆極性で導通させるｐ側とｎ側
のバンプのいずれかを振り分けて形成し、発光素子１と
ツェナーダイオード２にバンプを１個ずつ振り分けるこ
とで製品の不良率を低下させる。
Description
【０００１】
【発明の属する技術分野】本発明は、フリップチップ型
の発光素子を静電気保護素子とともに複合素子化した半
導体発光装置に係り、特に発光素子と静電気保護素子の
製造歩留りの向上及び発光輝度の向上を可能とした半導
体発光装置に関する。
の発光素子を静電気保護素子とともに複合素子化した半
導体発光装置に係り、特に発光素子と静電気保護素子の
製造歩留りの向上及び発光輝度の向上を可能とした半導
体発光装置に関する。
【０００２】
【従来の技術】ＧａＮ，ＧａＡｌＮ，ＩｎＧａＮ及びＩ
ｎＡｌＧａＮ等の窒化ガリウム系化合物の半導体の製造
では、その表面において半導体膜を成長させるための結
晶基板として、一般的には絶縁性のサファイアが利用さ
れる。このサファイアのような絶縁性の結晶基板を用い
る場合では、結晶基板側から電極を出すことができない
ので、半導体層に設けるｐ，ｎの電極は結晶基板と対向
する側の一面に形成されることになる。
ｎＡｌＧａＮ等の窒化ガリウム系化合物の半導体の製造
では、その表面において半導体膜を成長させるための結
晶基板として、一般的には絶縁性のサファイアが利用さ
れる。このサファイアのような絶縁性の結晶基板を用い
る場合では、結晶基板側から電極を出すことができない
ので、半導体層に設けるｐ，ｎの電極は結晶基板と対向
する側の一面に形成されることになる。
【０００３】たとえば、ＧａＮ系化合物半導体を利用し
た発光素子は、絶縁性の基板としてサファイア基板を用
いてその上面にｎ型層及びｐ型層を有機金属気相成長法
によって積層形成し、ｐ型層の一部をエッチングしてｎ
型層を露出させ、これらのｎ型層とｐ型層のそれぞれに
ｎ側電極及びｐ側電極を形成するというものがその基本
的な構成である。そして、ｐ側電極を透明電極とした場
合であれば、これらのｐ側及びｎ側の電極にそれぞれボ
ンディングパッド部を形成して、リードフレームや基板
にそれぞれワイヤボンディングされる。
た発光素子は、絶縁性の基板としてサファイア基板を用
いてその上面にｎ型層及びｐ型層を有機金属気相成長法
によって積層形成し、ｐ型層の一部をエッチングしてｎ
型層を露出させ、これらのｎ型層とｐ型層のそれぞれに
ｎ側電極及びｐ側電極を形成するというものがその基本
的な構成である。そして、ｐ側電極を透明電極とした場
合であれば、これらのｐ側及びｎ側の電極にそれぞれボ
ンディングパッド部を形成して、リードフレームや基板
にそれぞれワイヤボンディングされる。
【０００４】一方、サファイア基板側から光を取り出す
ようにしたフリップチップ型の半導体発光素子では、ｐ
側電極を透明電極としないままでこのｐ側及びｎ側の電
極のそれぞれにマイクロバンプを形成し、これらのマイ
クロバンプを基板またはリードフレームのｐ側及びｎ側
に接続する。
ようにしたフリップチップ型の半導体発光素子では、ｐ
側電極を透明電極としないままでこのｐ側及びｎ側の電
極のそれぞれにマイクロバンプを形成し、これらのマイ
クロバンプを基板またはリードフレームのｐ側及びｎ側
に接続する。
【０００５】図５はフリップチップ型の半導体発光素子
を利用したＬＥＤランプの概略を示す縦断面図である。
を利用したＬＥＤランプの概略を示す縦断面図である。
【０００６】図において、発光素子５１は、絶縁性の透
明なサファイア基板５１ａの表面に半導体化合物層を積
層してたとえばその中の一つの層として形成されるＩｎ
ＧａＮ活性層を発光層としたものである。そして、ｎ型
層にｎ側電極５２が、及びｐ型層にはｐ側電極５３がそ
れぞれ蒸着法によって形成され、これらのｎ側電極５２
及びｐ側電極５３の上にはそれぞれマイクロバンプ５
４，５５を形成している。
明なサファイア基板５１ａの表面に半導体化合物層を積
層してたとえばその中の一つの層として形成されるＩｎ
ＧａＮ活性層を発光層としたものである。そして、ｎ型
層にｎ側電極５２が、及びｐ型層にはｐ側電極５３がそ
れぞれ蒸着法によって形成され、これらのｎ側電極５２
及びｐ側電極５３の上にはそれぞれマイクロバンプ５
４，５５を形成している。
【０００７】発光素子５１を搭載するリードフレーム５
６のマウント部５６ａには、発光素子５１に外部から静
電気が印加されないようにしてその破壊を防止するため
に、静電気保護素子としてツェナーダイオード５７を設
ける。このツェナーダイオード５７は、導電性のＡｇペ
ースト５８によってマウント部５６ａに接着固定され、
その上面にはｐ側及びｎ側の電極５７ａ，５７ｂをそれ
ぞれ形成したものである。
６のマウント部５６ａには、発光素子５１に外部から静
電気が印加されないようにしてその破壊を防止するため
に、静電気保護素子としてツェナーダイオード５７を設
ける。このツェナーダイオード５７は、導電性のＡｇペ
ースト５８によってマウント部５６ａに接着固定され、
その上面にはｐ側及びｎ側の電極５７ａ，５７ｂをそれ
ぞれ形成したものである。
【０００８】発光素子５１は、サファイア基板５１ａが
上面を向く姿勢としてツェナーダイオード５７の上に搭
載され、ｎ側及びｐ側のマイクロバンプ５４，５５をそ
れぞれツェナーダイオード５７の電極５７ａ，５７ｂに
接合することによって電気的に導通させる。そして、リ
ードフレーム５６の上端部を含めて発光素子５１の全体
がエポキシ樹脂５９によって封止され、図示の形状のＬ
ＥＤランプが構成される。
上面を向く姿勢としてツェナーダイオード５７の上に搭
載され、ｎ側及びｐ側のマイクロバンプ５４，５５をそ
れぞれツェナーダイオード５７の電極５７ａ，５７ｂに
接合することによって電気的に導通させる。そして、リ
ードフレーム５６の上端部を含めて発光素子５１の全体
がエポキシ樹脂５９によって封止され、図示の形状のＬ
ＥＤランプが構成される。
【０００９】発光素子５１への通電があるときには、半
導体積層膜中のＩｎＧａＮ活性層が発光層となり、この
発光層からの光がサファイア基板５１ａ及びｐ側電極５
３の両方向へ向かう。そして、ｐ側電極５３を光透過し
ない反射型の積層膜としておくことにより、サファイア
基板５１ａの上面からの発光輝度を最大としてこの面を
主光取出し面とすることができる。
導体積層膜中のＩｎＧａＮ活性層が発光層となり、この
発光層からの光がサファイア基板５１ａ及びｐ側電極５
３の両方向へ向かう。そして、ｐ側電極５３を光透過し
ない反射型の積層膜としておくことにより、サファイア
基板５１ａの上面からの発光輝度を最大としてこの面を
主光取出し面とすることができる。
【００１０】
【発明が解決しようとする課題】ところが、マイクロバ
ンプ５４，５５はいずれも発光素子５１のｎ側及びｐ側
の電極５２，５３に設けるので、製品歩留りの向上の一
つの障害となる。すなわち、マイクロバンプ５４，５５
の両方が正常に機能するようにこれらを形成した製品で
なければ合格品とはならず、いずれか一方が欠損したり
付着力が不足したりした場合では、不良品として廃棄さ
れることになる。したがって、両方のマイクロバンプ５
４，５５を正常に形成した製品として回収するには不良
率が高くなり、製品歩留りの低下の大きな原因となる。
ンプ５４，５５はいずれも発光素子５１のｎ側及びｐ側
の電極５２，５３に設けるので、製品歩留りの向上の一
つの障害となる。すなわち、マイクロバンプ５４，５５
の両方が正常に機能するようにこれらを形成した製品で
なければ合格品とはならず、いずれか一方が欠損したり
付着力が不足したりした場合では、不良品として廃棄さ
れることになる。したがって、両方のマイクロバンプ５
４，５５を正常に形成した製品として回収するには不良
率が高くなり、製品歩留りの低下の大きな原因となる。
【００１１】また、マイクロバンプ５４，５５はワイヤ
をｎ側及びｐ側の電極５２，５３にたとえば加熱圧着し
た後に引きちぎるというスタッドバンプとして形成する
ことが量産化に好適とされている。このため、スタッド
による形成では、マイクロバンプ５４，５５の高さが不
揃いとなりやすい。このようにマイクロバンプ５４，５
５の高さが一様でないと、ツェナーダイオード５７の上
に搭載して固定したときに発光素子５１の姿勢が傾いて
しまい、発光層からの発光方向の一様性も損なわれるこ
とになる。
をｎ側及びｐ側の電極５２，５３にたとえば加熱圧着し
た後に引きちぎるというスタッドバンプとして形成する
ことが量産化に好適とされている。このため、スタッド
による形成では、マイクロバンプ５４，５５の高さが不
揃いとなりやすい。このようにマイクロバンプ５４，５
５の高さが一様でないと、ツェナーダイオード５７の上
に搭載して固定したときに発光素子５１の姿勢が傾いて
しまい、発光層からの発光方向の一様性も損なわれるこ
とになる。
【００１２】更に、スタッド方式によるマイクロバンプ
５４，５５は、相手の電極５７ａ，５７ｂに対してピン
ポイント接触の形態となる。このため、マイクロバンプ
５４，５５を出た後の電極側への電流の広がりが小さく
なり、電子注入効率にも上限があって発光輝度にも影響
する。
５４，５５は、相手の電極５７ａ，５７ｂに対してピン
ポイント接触の形態となる。このため、マイクロバンプ
５４，５５を出た後の電極側への電流の広がりが小さく
なり、電子注入効率にも上限があって発光輝度にも影響
する。
【００１３】このように従来のフリップチップ型の発光
素子５１を静電気保護用のツェナーダイオード５７にマ
イクロバンプ５４，５５によって接合するものでは、製
品の歩留り、配光性及び発光輝度の点において改善すべ
き問題が残っている。
素子５１を静電気保護用のツェナーダイオード５７にマ
イクロバンプ５４，５５によって接合するものでは、製
品の歩留り、配光性及び発光輝度の点において改善すべ
き問題が残っている。
【００１４】本発明において解決すべき課題は、発光素
子及び静電気保護素子のマイクロバンプによる接合形態
の改良により製品歩留り、配光性及び発光輝度をそれぞ
れ向上し得る半導体発光装置を提供することにある。
子及び静電気保護素子のマイクロバンプによる接合形態
の改良により製品歩留り、配光性及び発光輝度をそれぞ
れ向上し得る半導体発光装置を提供することにある。
【００１５】
【課題を解決するための手段】本発明は、静電気保護素
子をリードフレームまたは基板等の基材の搭載面に搭載
し、フリップチップ型の半導体発光素子を前記静電気保
護素子の上面にｐ側及びｎ側の電極を導通させて搭載
し、前記半導体発光素子の搭載面側と反対側を主光取出
し面とした半導体発光装置において、前記発光素子と静
電気保護素子のそれぞれに、両者間を相互に逆極性で導
通させるｐ側とｎ側のバンプのいずれかを振り分けて形
成してなることを特徴とする。
子をリードフレームまたは基板等の基材の搭載面に搭載
し、フリップチップ型の半導体発光素子を前記静電気保
護素子の上面にｐ側及びｎ側の電極を導通させて搭載
し、前記半導体発光素子の搭載面側と反対側を主光取出
し面とした半導体発光装置において、前記発光素子と静
電気保護素子のそれぞれに、両者間を相互に逆極性で導
通させるｐ側とｎ側のバンプのいずれかを振り分けて形
成してなることを特徴とする。
【００１６】この構成では、発光素子側と静電気保護素
子側のそれぞれに１個ずつのｐ側またはｎ側のバンプを
形成するので、どちらか一方にｐ側及びｎ側のバンプの
両方を形成する場合に比べると、バンプを形成する製品
についての不良率を減らすことができる。
子側のそれぞれに１個ずつのｐ側またはｎ側のバンプを
形成するので、どちらか一方にｐ側及びｎ側のバンプの
両方を形成する場合に比べると、バンプを形成する製品
についての不良率を減らすことができる。
【００１７】
【発明の実施の形態】請求項１に記載の発明は、静電気
保護素子をリードフレームまたは基板等の基材の搭載面
に搭載し、フリップチップ型の半導体発光素子を前記静
電気保護素子の上面にｐ側及びｎ側の電極を導通させて
搭載し、前記半導体発光素子の搭載面側と反対側を主光
取出し面とした半導体発光装置において、前記発光素子
と静電気保護素子のそれぞれに、両者間を相互に逆極性
で導通させるｐ側とｎ側のバンプのいずれかを振り分け
て形成してなるものであり、発光素子及び静電気保護素
子のいずれについてもバンプ形成に際しての不良率を、
２個のバンプを個々に形成する場合に比べて低減すると
いう作用を有する。
保護素子をリードフレームまたは基板等の基材の搭載面
に搭載し、フリップチップ型の半導体発光素子を前記静
電気保護素子の上面にｐ側及びｎ側の電極を導通させて
搭載し、前記半導体発光素子の搭載面側と反対側を主光
取出し面とした半導体発光装置において、前記発光素子
と静電気保護素子のそれぞれに、両者間を相互に逆極性
で導通させるｐ側とｎ側のバンプのいずれかを振り分け
て形成してなるものであり、発光素子及び静電気保護素
子のいずれについてもバンプ形成に際しての不良率を、
２個のバンプを個々に形成する場合に比べて低減すると
いう作用を有する。
【００１８】請求項２に記載の発明は、前記発光素子ま
たは静電気保護素子のいずれか一方に形成するバンプを
１点のスポットとし、他方に形成するバンプは前記スポ
ットをほぼ中心とする円に沿う線分として形成してなる
請求項１記載の半導体発光装置であり、点どうしの接触
ではなく円弧状のバンプによって点と線との接触を得る
ことができると同時に、点のバンプがｐ側及び円弧状の
バンプがｎ側として発光装置側に形成すれば、半導体化
合物積層膜内での電流の拡散を促進させるという作用を
有する。
たは静電気保護素子のいずれか一方に形成するバンプを
１点のスポットとし、他方に形成するバンプは前記スポ
ットをほぼ中心とする円に沿う線分として形成してなる
請求項１記載の半導体発光装置であり、点どうしの接触
ではなく円弧状のバンプによって点と線との接触を得る
ことができると同時に、点のバンプがｐ側及び円弧状の
バンプがｎ側として発光装置側に形成すれば、半導体化
合物積層膜内での電流の拡散を促進させるという作用を
有する。
【００１９】請求項３に記載の発明は、前記発光素子ま
たは静電気保護素子のいずれか一方には、電極及びバン
プを除く領域を絶縁層で被覆してなる請求項１または２
記載の半導体発光装置であり、バンプどうしまたはバン
プと電極との短絡を防止するという作用を有する。
たは静電気保護素子のいずれか一方には、電極及びバン
プを除く領域を絶縁層で被覆してなる請求項１または２
記載の半導体発光装置であり、バンプどうしまたはバン
プと電極との短絡を防止するという作用を有する。
【００２０】以下に、本発明の実施の形態の具体例を図
面を参照しながら説明する。図１は本発明の一実施の形
態による半導体発光装置であってＬＥＤランプの例を示
す概略縦断面図、図２は図１のＡ−Ａ線矢視位置による
要部の縦断面図である。
面を参照しながら説明する。図１は本発明の一実施の形
態による半導体発光装置であってＬＥＤランプの例を示
す概略縦断面図、図２は図１のＡ−Ａ線矢視位置による
要部の縦断面図である。
【００２１】図１において、ＬＥＤランプは従来例で示
したものと同様に、サファイア基板１ａの上面を主光取
出し面とした発光素子１を静電気保護用のツェナーダイ
オード２に搭載した複合化素子をリードフレーム１０の
マウント部１０ａに載せて接着剤１１によって固定し、
リードフレーム１０の上端を含めてエポキシ樹脂１２に
よって封止したものである。
したものと同様に、サファイア基板１ａの上面を主光取
出し面とした発光素子１を静電気保護用のツェナーダイ
オード２に搭載した複合化素子をリードフレーム１０の
マウント部１０ａに載せて接着剤１１によって固定し、
リードフレーム１０の上端を含めてエポキシ樹脂１２に
よって封止したものである。
【００２２】発光素子１は、サファイア基板１ａの表面
に下から順にたとえばＧａＮバッファ層，ｎ型ＧａＮ
層，ＩｎＧａＮ活性層，ｐ型ＡｌＧａＮ層及びｐ型Ｇａ
Ｎ層をそれぞれ積層したいわゆるダブルヘテロ構造を構
成したものとすることができる。そして、通電によって
ＩｎＧａＮ活性層が発光層となり、発光層からの光がサ
ファイア基板１ａの主光取出し面側及びｐ側電極３に向
かう。
に下から順にたとえばＧａＮバッファ層，ｎ型ＧａＮ
層，ＩｎＧａＮ活性層，ｐ型ＡｌＧａＮ層及びｐ型Ｇａ
Ｎ層をそれぞれ積層したいわゆるダブルヘテロ構造を構
成したものとすることができる。そして、通電によって
ＩｎＧａＮ活性層が発光層となり、発光層からの光がサ
ファイア基板１ａの主光取出し面側及びｐ側電極３に向
かう。
【００２３】図３は発光素子１の要部の詳細であって、
同図の（ａ）は図１に示した姿勢の発光素子１の底面
図、同図の（ｂ）は同図（ａ）のＢ−Ｂ線矢視位置での
要部の縦断面図である。
同図の（ａ）は図１に示した姿勢の発光素子１の底面
図、同図の（ｂ）は同図（ａ）のＢ−Ｂ線矢視位置での
要部の縦断面図である。
【００２４】発光素子１がツェナーダイオード２に搭載
される面には、金属積層膜によるｐ側電極３及びｎ側バ
ンプ４をそれぞれ形成する。ｐ側電極３はパターニング
によって図示のように一対の円弧状のスリット３ａがで
きるように形成され、ｎ側バンプ４はこれらのスリット
３ａの中に収まる円弧状の平面形状としたものである。
そして、スリット３ａの領域にほぼ相当する領域を予め
エッチングしておいてｎ型ＧａＮ層を露出させるように
し、このｎ型層にｎ側バンプ４を接合する。このｎ側バ
ンプ４は、図３の（ｂ）に示すようにｐ側電極３の下端
面よりも下に突き出る長さを持つように形成されてい
る。
される面には、金属積層膜によるｐ側電極３及びｎ側バ
ンプ４をそれぞれ形成する。ｐ側電極３はパターニング
によって図示のように一対の円弧状のスリット３ａがで
きるように形成され、ｎ側バンプ４はこれらのスリット
３ａの中に収まる円弧状の平面形状としたものである。
そして、スリット３ａの領域にほぼ相当する領域を予め
エッチングしておいてｎ型ＧａＮ層を露出させるように
し、このｎ型層にｎ側バンプ４を接合する。このｎ側バ
ンプ４は、図３の（ｂ）に示すようにｐ側電極３の下端
面よりも下に突き出る長さを持つように形成されてい
る。
【００２５】図４はツェナーダイオード２の詳細であっ
て、同図の（ａ）は平面図、同図の（ｂ），（ｃ），
（ｄ）はそれぞれ同図（ａ）のＣ−Ｃ線，Ｄ−Ｄ線及び
Ｅ−Ｅ線矢視位置での要部の縦断面図である。
て、同図の（ａ）は平面図、同図の（ｂ），（ｃ），
（ｄ）はそれぞれ同図（ａ）のＣ−Ｃ線，Ｄ−Ｄ線及び
Ｅ−Ｅ線矢視位置での要部の縦断面図である。
【００２６】ツェナーダイオード２は、ｎ型シリコン基
板を用いたもので、その上面には一部を部分的に除いて
一様な膜厚のポリイミド膜５を積層している。すなわ
ち、同図の（ａ）に示すように、ほぼ円形のポリイミド
膜５が形成されていない部分を発光素子１のｎ側バンプ
４が着座する領域とし、この着座領域にｐ側電極６を積
層している。また、右端部分からｐ側電極６までの部分
にかけて、ワイヤボンディングのためのボンディングパ
ッド７ａ，引き出しリード７ｂ及びｎ側バンプ７ｃを形
成している。
板を用いたもので、その上面には一部を部分的に除いて
一様な膜厚のポリイミド膜５を積層している。すなわ
ち、同図の（ａ）に示すように、ほぼ円形のポリイミド
膜５が形成されていない部分を発光素子１のｎ側バンプ
４が着座する領域とし、この着座領域にｐ側電極６を積
層している。また、右端部分からｐ側電極６までの部分
にかけて、ワイヤボンディングのためのボンディングパ
ッド７ａ，引き出しリード７ｂ及びｎ側バンプ７ｃを形
成している。
【００２７】ボンディングパッド７ａは蒸着法により及
びｎ側バンプ７ｃはスタッドまたはメッキ方式で形成さ
れたもので、同図の（ｂ）〜（ｄ）に示すようにポリイ
ミド膜５よりも厚い層として形成されている。引き出し
リード７ｂは、図４の（ｃ）に示すように、ｐ側電極６
の厚みと同等以下であってその全体がポリイミド膜５に
よって被覆された厚みはｐ側電極６と同等以下である。
また、引き出しリード７ｂはｐ側電極６が形成されてい
る円部分に半径方向に半島状に突き出ていて、その先端
はｐ側電極６の中心まで延び、その先端に形成されてい
るｎ側バンプ７ｃはｐ側電極６の中心に一致した位置に
形成されている。
びｎ側バンプ７ｃはスタッドまたはメッキ方式で形成さ
れたもので、同図の（ｂ）〜（ｄ）に示すようにポリイ
ミド膜５よりも厚い層として形成されている。引き出し
リード７ｂは、図４の（ｃ）に示すように、ｐ側電極６
の厚みと同等以下であってその全体がポリイミド膜５に
よって被覆された厚みはｐ側電極６と同等以下である。
また、引き出しリード７ｂはｐ側電極６が形成されてい
る円部分に半径方向に半島状に突き出ていて、その先端
はｐ側電極６の中心まで延び、その先端に形成されてい
るｎ側バンプ７ｃはｐ側電極６の中心に一致した位置に
形成されている。
【００２８】ツェナーダイオード２の上に発光素子１を
搭載するときには、発光素子１の円弧状のｎ側バンプ４
が描く円が円形のｐ側電極６と同心配置となるようにハ
ンドリングする。このような操作により、ｎ側バンプ４
で囲まれたｐ側電極３の円形部分に対してツェナーダイ
オード２のｎ側バンプ７ｃがほぼ中心に突き当たるとと
もに、ｎ側バンプ４がｐ側電極６の領域に含まれた状態
で接続される。
搭載するときには、発光素子１の円弧状のｎ側バンプ４
が描く円が円形のｐ側電極６と同心配置となるようにハ
ンドリングする。このような操作により、ｎ側バンプ４
で囲まれたｐ側電極３の円形部分に対してツェナーダイ
オード２のｎ側バンプ７ｃがほぼ中心に突き当たるとと
もに、ｎ側バンプ４がｐ側電極６の領域に含まれた状態
で接続される。
【００２９】すなわち、図２から明らかなように、発光
素子１側に形成したｎ側バンプ４はツェナーダイオード
２の表面に形成したｐ側電極６と接触し、同時にツェナ
ーダイオード２側のｎ側バンプ７ｃは発光素子１のｐ側
電極３に接触する。これにより、発光素子１とツェナー
ダイオード２のそれぞれの電極が逆極性として接続さ
れ、リードフレーム１０側からの高電圧が印加されない
ようにして発光素子１の破壊を防止することができる。
素子１側に形成したｎ側バンプ４はツェナーダイオード
２の表面に形成したｐ側電極６と接触し、同時にツェナ
ーダイオード２側のｎ側バンプ７ｃは発光素子１のｐ側
電極３に接触する。これにより、発光素子１とツェナー
ダイオード２のそれぞれの電極が逆極性として接続さ
れ、リードフレーム１０側からの高電圧が印加されない
ようにして発光素子１の破壊を防止することができる。
【００３０】発光素子１をツェナーダイオード２に搭載
した後には、ボンディングパッド７ａに対してリードフ
レーム１０との間をワイヤ１３をボンディングするとと
もにエポキシ樹脂１２によって全体を封止することで、
図１に示したＬＥＤランプが得られる。
した後には、ボンディングパッド７ａに対してリードフ
レーム１０との間をワイヤ１３をボンディングするとと
もにエポキシ樹脂１２によって全体を封止することで、
図１に示したＬＥＤランプが得られる。
【００３１】以上の構成において、発光素子１側にはｎ
側バンプ４を及びツェナーダイオード２側にはｎ側バン
プ７ｃをそれぞれ形成するので、従来例のように発光素
子５１に２個のバンプ５４，５５の両方を形成するのに
比べると、発光素子１とツェナーダイオード２のそれぞ
れの製品の不良率の発生が半減される。これにより、発
光素子１及びツェナーダイオード２の両方の製品の歩留
りの向上が図られるほか、それぞれの製造方法も簡略化
が促進される。
側バンプ４を及びツェナーダイオード２側にはｎ側バン
プ７ｃをそれぞれ形成するので、従来例のように発光素
子５１に２個のバンプ５４，５５の両方を形成するのに
比べると、発光素子１とツェナーダイオード２のそれぞ
れの製品の不良率の発生が半減される。これにより、発
光素子１及びツェナーダイオード２の両方の製品の歩留
りの向上が図られるほか、それぞれの製造方法も簡略化
が促進される。
【００３２】また、ツェナーダイオード２のｎ側バンプ
７ｃは、発光素子１の円弧状のｎ側バンプ４が描く円の
中心に位置しているので、電流をｐ側電極３に向けて均
一に効率よく拡散させることができる。すなわち、ツェ
ナーダイオード２のｎ側バンプ７ｃから発光素子１のｎ
側バンプ４までの電流は、ｎ側バンプ７ｃから放射状に
広がってｎ側バンプ４に達する。これにより、発光素子
１のｎ型層及びｐ型層への電子の注入効率を上げること
ができるので、結果的に発光出力の向上が得られる。
７ｃは、発光素子１の円弧状のｎ側バンプ４が描く円の
中心に位置しているので、電流をｐ側電極３に向けて均
一に効率よく拡散させることができる。すなわち、ツェ
ナーダイオード２のｎ側バンプ７ｃから発光素子１のｎ
側バンプ４までの電流は、ｎ側バンプ７ｃから放射状に
広がってｎ側バンプ４に達する。これにより、発光素子
１のｎ型層及びｐ型層への電子の注入効率を上げること
ができるので、結果的に発光出力の向上が得られる。
【００３３】更に、発光素子１を搭載するときに位置ず
れを起こしても、引き出しリード７ｂはポリイミド膜５
によって被覆されているので、ｎ側バンプ４が引き出し
リード７ｂと短絡することもない。
れを起こしても、引き出しリード７ｂはポリイミド膜５
によって被覆されているので、ｎ側バンプ４が引き出し
リード７ｂと短絡することもない。
【００３４】また、ポリイミド膜５を形成することによ
って、ツェナーダイオード２の表面の平坦度を上げるこ
とができ、発光素子１を正しい姿勢で搭載することがで
き、配光性を更に向上させることができる。
って、ツェナーダイオード２の表面の平坦度を上げるこ
とができ、発光素子１を正しい姿勢で搭載することがで
き、配光性を更に向上させることができる。
【００３５】
【発明の効果】請求項１の発明では、発光素子及び静電
気保護素子のいずれについてもバンプ形成に際しての不
良率を、２個のバンプを発光素子または静電気保護素子
のいずれか一方に個々に形成する場合に比べて低減でき
るので、製品の歩留りの向上が可能となる。
気保護素子のいずれについてもバンプ形成に際しての不
良率を、２個のバンプを発光素子または静電気保護素子
のいずれか一方に個々に形成する場合に比べて低減でき
るので、製品の歩留りの向上が可能となる。
【００３６】請求項２の発明では、点どうしの接触では
なく円弧状のバンプによって点と線との接触を得ること
ができるので、発光素子の静電気保護素子への搭載姿勢
を安定させることができ、配光性が改善される。また、
点のバンプがｐ側及び円弧状のバンプがｎ側として発光
装置側に形成すれば、半導体化合物積層膜内での電流の
拡散が促進されるので、発光輝度も向上する。
なく円弧状のバンプによって点と線との接触を得ること
ができるので、発光素子の静電気保護素子への搭載姿勢
を安定させることができ、配光性が改善される。また、
点のバンプがｐ側及び円弧状のバンプがｎ側として発光
装置側に形成すれば、半導体化合物積層膜内での電流の
拡散が促進されるので、発光輝度も向上する。
【００３７】請求項３の発明では、バンプどうしまたは
バンプと電極との短絡を防止できるので、発光装置の耐
久性の向上が可能となる。
バンプと電極との短絡を防止できるので、発光装置の耐
久性の向上が可能となる。
【図１】本発明の一実施の形態による半導体発光装置の
概略縦断面図
概略縦断面図
【図２】図１のＡ−Ａ線矢視位置の断面構造を示す要部
縦断面図
縦断面図
【図３】（ａ）はツェナーダイオードへ搭載する搭載面
側の発光素子の平面図 （ｂ）は同図（ａ）のＢ−Ｂ線矢視部の縦断面図
側の発光素子の平面図 （ｂ）は同図（ａ）のＢ−Ｂ線矢視部の縦断面図
【図４】（ａ）はツェナーダイオードの平面図 （ｂ）は同図（ａ）のＣ−Ｃ線矢視部の縦断面図 （ｃ）は同図（ａ）のＤ−Ｄ線矢視部の縦断面図 （ｄ）は同図（ａ）のＥ−Ｅ線矢視部の縦断面図
【図５】従来のフリップチップ型の発光素子を備えたＬ
ＥＤランプの概略縦断面図
ＥＤランプの概略縦断面図
１ 発光素子 １ａ サファイア基板 ２ ツェナーダイオード ３ ｐ側電極 ３ａ スリット ４ ｎ側バンプ ５ ポリイミド膜 ６ ｐ側電極 ７ａ ボンディングパッド ７ｂ 引き出しリード ７ｃ ｎ側バンプ １０ リードフレーム １０ａ マウント部 １１ 接着剤 １２ エポキシ樹脂 １３ ワイヤ
Claims (3)
- 【請求項１】 静電気保護素子をリードフレームまたは
基板等の基材の搭載面に搭載し、フリップチップ型の半
導体発光素子を前記静電気保護素子の上面にｐ側及びｎ
側の電極を導通させて搭載し、前記半導体発光素子の搭
載面側と反対側を主光取出し面とした半導体発光装置に
おいて、前記発光素子と静電気保護素子のそれぞれに、
両者間を相互に逆極性で導通させるｐ側とｎ側のバンプ
のいずれかを振り分けて形成してなる半導体発光装置。 - 【請求項２】 前記発光素子または静電気保護素子のい
ずれか一方に形成するバンプを１点のスポットとし、他
方に形成するバンプは前記スポットをほぼ中心とする円
に沿う線分として形成してなる請求項１記載の半導体発
光装置。 - 【請求項３】 前記発光素子または静電気保護素子のい
ずれか一方には、電極及びバンプを除く領域を絶縁層で
被覆してなる請求項１または２記載の半導体発光装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16966098A JP2000012898A (ja) | 1998-06-17 | 1998-06-17 | 半導体発光装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16966098A JP2000012898A (ja) | 1998-06-17 | 1998-06-17 | 半導体発光装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000012898A true JP2000012898A (ja) | 2000-01-14 |
Family
ID=15890581
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16966098A Pending JP2000012898A (ja) | 1998-06-17 | 1998-06-17 | 半導体発光装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2000012898A (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002177303A (ja) * | 2001-04-10 | 2002-06-25 | Yoshida Dental Mfg Co Ltd | 光重合用歯科用光照射器 |
| JP2002177302A (ja) * | 2000-12-15 | 2002-06-25 | Yoshida Dental Mfg Co Ltd | 光重合用歯科用光照射器 |
| JP2003168829A (ja) * | 2001-09-19 | 2003-06-13 | Matsushita Electric Works Ltd | 発光装置 |
| KR100512361B1 (ko) * | 2002-12-09 | 2005-09-02 | 엘지이노텍 주식회사 | 링 형태의 메사 구조를 갖는 대면적 플립칩 ｌｅｄ |
| KR100658936B1 (ko) | 2006-02-09 | 2006-12-15 | 엘지전자 주식회사 | 발광소자 패키지 및 그 제조방법 |
| KR100760075B1 (ko) | 2006-01-26 | 2007-09-18 | 엘지전자 주식회사 | 발광 소자 패키지 및 그의 제조 방법 |
-
1998
- 1998-06-17 JP JP16966098A patent/JP2000012898A/ja active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002177302A (ja) * | 2000-12-15 | 2002-06-25 | Yoshida Dental Mfg Co Ltd | 光重合用歯科用光照射器 |
| JP2002177303A (ja) * | 2001-04-10 | 2002-06-25 | Yoshida Dental Mfg Co Ltd | 光重合用歯科用光照射器 |
| JP2003168829A (ja) * | 2001-09-19 | 2003-06-13 | Matsushita Electric Works Ltd | 発光装置 |
| KR100512361B1 (ko) * | 2002-12-09 | 2005-09-02 | 엘지이노텍 주식회사 | 링 형태의 메사 구조를 갖는 대면적 플립칩 ｌｅｄ |
| KR100760075B1 (ko) | 2006-01-26 | 2007-09-18 | 엘지전자 주식회사 | 발광 소자 패키지 및 그의 제조 방법 |
| KR100658936B1 (ko) | 2006-02-09 | 2006-12-15 | 엘지전자 주식회사 | 발광소자 패키지 및 그 제조방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8823040B2 (en) | Light-emitting device and method of manufacturing the same | |
| US6642072B2 (en) | Light-emitting element, semiconductor light-emitting device, and manufacturing methods therefor | |
| JP3130292B2 (ja) | 半導体発光装置及びその製造方法 | |
| JP4507358B2 (ja) | 光半導体素子 | |
| JP4411695B2 (ja) | 窒化物半導体発光素子 | |
| JPH0864872A (ja) | 半導体発光素子、およびその製造方法 | |
| JP3663281B2 (ja) | 半導体発光素子 | |
| WO2007010793A1 (ja) | 半導体発光素子及び半導体発光素子実装済み基板 | |
| JP4474753B2 (ja) | 半導体発光装置の製造方法 | |
| JP3911839B2 (ja) | 半導体発光装置 | |
| JPH10209496A (ja) | 半導体発光素子 | |
| JP3708319B2 (ja) | 半導体発光装置 | |
| JPH10223930A (ja) | 半導体発光素子 | |
| JP2006073618A (ja) | 光学素子およびその製造方法 | |
| JP3303154B2 (ja) | 半導体発光素子 | |
| JP2002043623A (ja) | 光半導体素子とその製造方法 | |
| JP2000012898A (ja) | 半導体発光装置 | |
| JPH11214747A (ja) | 半導体発光装置 | |
| JPH11121797A (ja) | チップ型半導体発光装置 | |
| JPS62141788A (ja) | 発光ダイオ−ド表示装置 | |
| JP3571477B2 (ja) | 半導体発光素子 | |
| JPH11251645A (ja) | 半導体発光装置 | |
| JP4032752B2 (ja) | 複合発光素子の製造方法 | |
| JPH11346007A (ja) | 半導体発光装置及びその製造方法 | |
| KR100463957B1 (ko) | 발광 다이오드 장치를 제조하는 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040405 |
|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20040512 |
|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20050627 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060908 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060926 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20070220 |