KR100658936B1 - 발광소자 패키지 및 그 제조방법 - Google Patents

발광소자 패키지 및 그 제조방법 Download PDF

Info

Publication number
KR100658936B1
KR100658936B1 KR1020060012462A KR20060012462A KR100658936B1 KR 100658936 B1 KR100658936 B1 KR 100658936B1 KR 1020060012462 A KR1020060012462 A KR 1020060012462A KR 20060012462 A KR20060012462 A KR 20060012462A KR 100658936 B1 KR100658936 B1 KR 100658936B1
Authority
KR
South Korea
Prior art keywords
light emitting
emitting device
electrode metal
substrate
electrode
Prior art date
Application number
KR1020060012462A
Other languages
English (en)
Inventor
박칠근
송기창
Original Assignee
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지전자 주식회사 filed Critical 엘지전자 주식회사
Priority to KR1020060012462A priority Critical patent/KR100658936B1/ko
Application granted granted Critical
Publication of KR100658936B1 publication Critical patent/KR100658936B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48257—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a die pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49113—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting different bonding areas on the semiconductor or solid-state body to a common bonding area outside the body, e.g. converging wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Led Device Packages (AREA)

Abstract

본 발명은 발광소자 패키지 및 그 제조방법에 관한 것으로서, 미세 가공 기술을 통해 실리콘 기판을 가공하여 만들어진 구조물을 이용하므로, 종래의 플라스틱 사출물로 이루어진 발광소자 패키지의 문제점이었던 소형화의 한계를 극복할 수 있고, 구조물과 전극 사이를 불순물을 확산시킨 확산층을 통해 전기적으로 병렬로 연결하여 제너 다이오드(Zener Diode) 기능을 구현하므로, 별도의 제너 다이오드 칩을 필요로 하지 않고, 자체적으로 역방향 전압에 의한 발광소자의 손상을 방지할 수 있는 안정성을 가지며, 금속으로 이루어진 전극에 발광소자 칩을 직접 본딩시킨 구조이므로, 발광소자에 안정적으로 전류를 공급할 수 있을 뿐만 아니라 발광소자의 구동시 발생되는 열을 효과적으로 방열시킬 수 있고 신뢰성이 향상된 발광소자 패키지를 제공한다.
발광소자, 패키지, 제너다이오드, 슬림화, 소형화, 실리콘, 확산층

Description

발광소자 패키지 및 그 제조방법{Light Emitting Diode Pakage and Fabricating Method Thereof}
도 1은 종래 기술에 따른 발광소자 패키지의 구조를 개략적으로 설명하기 위한 사시도.
도 2는 종래 기술에 따른 발광소자 패키지의 구조를 개략적으로 설명하기 위한 단면도.
도 3은 본 발명에 따른 발광소자 패키지의 바람직한 일 실시 예를 설명하기 위한 사시도.
도 4a 내지 도 4e는 본 발명에 따른 발광소자 패키지 제조방법의 바람직한 일 실시 예를 설명하기 위한 단면도.
도 5a 내지 도 5h는 도 4a에 도시된 구조물의 제조과정을 설명하기 위한 단면도.
도 6a 내지 도 6f는 전극 메탈을 형성하는 일 실시 예를 설명하기 위한 단면도.
도 7a 또는 도 7b는 전극 메탈을 형성하는 다른 실시 예를 설명하기 위한 단면도.
도 8은 본 발명의 바람직한 발광소자 패키지의 제너 다이오드 구성 회로도.
<도면의 주요부분에 대한 설명>
100. 발광소자 패키지 110. 링 형상의 구조물
120a. 제 1 전극 메탈 120b. 제 2 전극 메탈
130. 발광소자 150. 전도성 와이어(Conductive Wire)
200. 기판 210. 링 형상의 구조물
211. 에칭 마스크(Etching Mask) 212. 포토레지스트(Photoresist)
213. 돌출부 214. 반도체 확산층
220. 절연막 230a. 제 1 전극 메탈
230b. 제 2 전극 메탈 231a, 231b. 시드 메탈(Seed Metal)
240. 반사막 250. 발광소자(LED)
251. 전도성 접착제 261. 접착제
270. 전도성 와이어(Conductive Wire) 280. 충진제
본 발명은 발광소자 패키지에 관한 것으로서, 특히, 미세 가공 기술을 이용하여 발광소자 패키지의 크기 및 부피를 보다 소형화시키고, 반도체 확산층을 내장 하여 제너 다이오드 기능을 구현할 수 있는 발광소자 패키지 및 그 제조방법에 관한 것이다.
발광소자(Light Emitting Diode, LED)는 21세기 화합물 반도체가 주도하는 광 반도체 시대의 차세대 광원으로 기존광원에 비하여 에너지 절감 효과가 뛰어나고, 반 영구적으로 사용할 수 있다는 장점이 있다.
특히, 최근 들어 발광소자의 휘도 문제가 크게 개선되면서 백라이트 유닛(Backlight Unit)용, 자동차용, 광고판용, 교통신호등용, 조명용 등 산업 전반적으로 사용되고 있다.
이러한 발광소자 패키지는 정보 통신기기의 소형화, 슬림화 추세에 따라 더욱 소형화, 슬림화되고 있으며, 발광소자도 인쇄회로기판(Printed Circuit Board, PCB)에 직접 실장 하기 위하여, 표면 실장 소자(Surface Mount Device, SMD)형으로 만들어지고 있다.
이하, 도면을 참조하여 종래 기술에 따른 발광소자 패키지의 구조에 대해서 설명한다.
도 1은 종래 기술에 따른 발광소자 패키지(10)의 구조를 개략적으로 설명하기 위한 사시도이다.
도면에 도시된 바와 같이, 기존의 발광소자 패키지(10)는 플라스틱 사출물(11)과 외부에서 전원을 인가할 수 있는 리드 프레임(Lead Frame)(12a, 12b), 전원 인가 시 빛을 발하는 발광소자(13), 역방향 전압으로부터 발광소자를 보호하기 위한 제너 다이오드(Zener Diode)(14), 발광소자(13) 및 제너 다이오드(14)를 각각의 리드 프레임(12a, 12b)과 전기적으로 연결하기 위한 전도성 와이어(Conductive Wire)들(15)로 구성되어 있다.
도 2는 종래 기술에 따른 발광소자 패키지(20)의 구조를 개략적으로 설명하기 위한 단면도이다.
도면에는 도시되지 않았으나, 플라스틱 사출물(21) 내부의 측면부에는 일반적으로 발광소자에서 방출된 광을 외부로 효과적으로 반사하기 위한 반사막을 구비한다.
그리고, 발광소자(23)와 제너 다이오드(24)는 리드 프레임(22a, 22b)상의 양극과 음극에 각각 접착제를 사용하여 접합 된다.
이어서, 금(Au)과 같은 전도성 와이어(25)로 발광소자(23)와 제너 다이오드(24)가 상호 전기적으로 병렬로 연결되어 있다.
이와 같이 구성하는 이유는, 발광소자(23)에 정전기 등에 의한 역방향 전류가 인가되는 경우, 제너 다이오드(24)를 통해 전류가 바이패스(Bypass)되도록 하여 발광소자(23)의 손상을 방지하기 위해서이다.
이와 같은 구조로 이루어진 플라스틱 사출물(21)을 인쇄 회로 기판(PCB)에 접착제를 사용하여 접합하고, 인쇄 회로 기판의 금속 배선과 플라스틱 사출물의 리 드 프레임(22a, 22b)을 용접에 의하여 연결시켜 이동통신 기기의 백라이트 유닛 등으로 사용하게 된다.
그러나, 전자제품 또는 정보통신 기기의 소형화, 슬림화 추세와 더불어 발광소자 패키지의 크기 및 부피 또한 작게 가공해야 함에도 불구하고, 상기와 같은 종래의 발광소자 패키지는 플라스틱 사출 제작의 특성상 일정한 크기 이하로 제조하기가 어려워서, 그와 같은 소형화, 슬림화에 적합한 발광소자 패키지를 제조하는데 기술적 한계가 있다.
상기와 같은 종래의 문제점을 해결하기 위해서, 본 발명은, 실리콘 기판을 미세 가공한 링 형상의 구조물을 통해 발광소자 패키지의 크기 및 부피를 줄여 패키지 소형화의 한계를 극복하고, 링 형상의 구조물과 전극 사이에 반도체 확산층을 형성하여, 역방향 전압에 의한 발광소자 손상을 방지할 수 있는 제너 다이오드(Zener Diode) 기능을 자체적으로 갖도록 구성함으로써, 별도의 제너 다이오드 칩을 실장시킬 필요가 없는 발광소자 패키지 및 그 제조방법을 제공하는데 목적이 있다.
또한, 본 발명의 또 다른 목적은, 열전달 효율이 우수한 금속 전극 메탈 상부에 발광소자 칩을 직접 접합시킴으로써, 발광소자 구동시 발생되는 열을 효과적으로 방출시킬 수 있도록 하는 고 효율, 고 신뢰성의 발광소자 패키지 및 그 제조 방법을 제공하는 데 있다.
본 발명의 발광소자 패키지에 따르면, 상호 이격되어 있는 제 1 및 제 2 전극 메탈; 제 1 전극 메탈 상부에 전기적으로 연결되도록 본딩되어 있는 발광소자; 발광소자와 제 2 전극 메탈을 전기적으로 연결시키는 전도성 와이어(Conductive Wire); 발광소자의 둘레를 둘러싸고 있고, 제 1 전극 메탈과 제 2 전극 메탈 중 하나 또는 둘과 접하는 영역의 일부 영역에 불순물이 확산된 확산층이 형성되어 있으며, 나머지 영역은 절연막이 형성되어 있는 구조물과; 구조물 내부의 발광소자 및 전도성 와이어를 감싸며 채워진 충진제를 포함하는 것을 특징으로 한다.
또한, 본 발명의 발광소자 패키지 제조방법에 따르면, 상호 이격되어 있는 제 1 또는 제 2 전극 메탈 상부와 접하는 영역에 불순물이 확산된 확산층을 갖는 구조물을 형성하는 단계; 구조물 내부의 제 1 전극 메탈 상부에 발광소자를 전기적으로 연결되도록 본딩(Bonding)하는 단계; 발광소자와 제 2 전극 메탈을 전도성 와이어(Conductive Wire)로 전기적으로 연결하는 단계;및 구조물 내부의 발광소자 및 전도성 와이어를 감싸도록 충진제를 채우는 단계;를 포함하는 것을 특징으로 한다.
이때, 상기 상호 이격되어 있는 제 1 또는 제 2 전극 메탈 상부와 접하는 영역에 불순물이 확산된 확산층을 갖는 구조물을 형성하는 단계는, 기판 하부에 상호 이격된 두 영역을 일정 깊이로 식각하는 단계; 기판의 상, 하부 전면에 절연막을 형성하고, 기판의 이격되어 식각된 두 영역에서 확산층을 형성시킬 부분의 절연막 을 제거하여 기판을 노출시키는 단계; 노출된 기판 부분에 불순물을 확산시켜 확산층을 형성하는 단계; 기판 하부의 이격되어 식각된 두 영역에 형성한 절연막 하부에 확산층과 전기적으로 연결되는 제 1 전극 메탈과 제 2 전극 메탈을 각각 형성하는 단계;및 제 1 및 제 2 전극 메탈 상부에 일부가 남아있고, 개구를 가지며, 개구의 내부에 제 1 및 제 2 전극 메탈이 노출되되, 제 1 및 제 2 전극 메탈과 접하는 영역에 불순물이 확산된 확산층을 갖는 구조물이 형성되도록 기판과 절연막을 식각하는 단계;를 포함하여 이루어지는 것을 특징으로 한다.
상기 구조물은 링 형상의 구조물로써, 여기서, 링 형상이란 내부가 비어 있으며, 원형뿐만 아니라, 사각형, 다각형 등의 형상을 갖도록 만들어진 테두리 형상을 지칭한다.
이하, 도면을 참조하여 본 발명에 따른 발광소자 패키지 및 그 제조방법에 대하여 상세히 설명한다.
도 3은 본 발명에 따른 발광소자 패키지(100)의 바람직한 일 실시 예를 설명하기 위한 사시도이다.
도면에 도시된 바와 같이, 본 발명의 바람직한 일 실시 예에 따른 발광소자 패키지(100)는, 링 형상의 구조물(110), 제 1 및 제 2 전극 메탈(120a, 120b), 발광소자(130), 전도성 와이어(150), 마지막으로 도면에는 도시하지 않았으나, 제 1 및 제 2 전극 메탈(120a, 120b)과 접하는 링 형상의 구조물(110) 부위에 불순물을 확산시킨 확산층(미도시), 발광소자의 측면 광 출력을 향상시키기 위해 링 형상의 내부 측벽에 형성시킨 반사막(미도시), 링 형상의 구조물 내부의 상기 발광소자, 반사막 및 전도성 와이어를 감싸며 채워진 충진제(미도시)로 구성된다.
우선, 상기 링 형상의 구조물(110)은, 벌크 마이크로 머시닝(Bulk Micromachining) 기술을 이용해 기판을 이방성 식각(Anisotropic Etching)하여 가공한 것으로서, 이후, 제 1 전극 메탈(120a) 제 2 전극 메탈(120b)이 위치할 영역의 상, 하부가 각각 관통되어 있으며, 하부의 상기 전극 메탈들(120a, 120b)을 이격시키는 돌출부가 형성되어있는 구조이다.
이때, 상기 기판의 재질은 n 타입 단결정 실리콘인 것이 바람직하다.
또한, 도시하지 않았으나, 상기 전극 메탈들(120a, 120b)과 상기 링 형상의 구조물(110)이 맞닿아 있는 부분에 절연막이 형성되어 있는 것이 바람직하다.
상기 제 1 및 제 2 전극 메탈(120a, 120b)은 앞서 언급한 바와 같이, 상기 링 형상의 구조물(110) 하부에 상기 돌출부를 경계로 이격되어 위치하고, 금(Au) 또는 구리(Cu)를 사용할 수 있으며, 전기도금(Electroplating) 방법이나 스크린 프린팅(Screen Printing) 방법, 또는 디스펜싱(Dispensing) 방법으로 형성된다.
상기 발광소자(130)는 상기 제 1 전극 메탈(120a) 상부에 전도성 접착제를 통해 전기적으로 연결되도록 접합되어있다.
상기 전도성 와이어(Conductive Wire)(150)는 상기 발광소자(130)를 제 2 전극 메탈(120b)과 전기적으로 연결시키기 위해서 필요한 것으로, 솔더(Solder) 등을 통해서 와이어 본딩되어있다.
상기 발광소자의 측면에서 방출되는 광의 출력을 보다 향상시키기 위해서 상 기 링 형상의 구조물 내부 측벽에 반사막(미도시)을 구비하며, 상기 발광소자, 전도성 와이어 및 반사막을 외부로부터 보호하기 위해서, 상기 링 형상의 구조물 내부 공간에 충진제(미도시)가 채워지는 것이 바람직하다.
한편, 도면에는 도시되지 않았으나, 상기 제 1 및 제 2 전극 메탈과 접하는 영역의 상기 링 형상의 구조물에는 각 전극 메탈과 전기적으로 연결되는 p 타입 불순물이 확산된 확산층을 갖음으로써, n 타입의 링 형상의 구조물과 함께 pnp 구조의 제너 다이오드 회로를 구현할 수 있도록 구성되어있다.
참고로, 본 발명의 실시 예에서는 pnp 구조의 제너 다이오드를 구성한 예만 설명하였으나, np, npn과 같은 구조의 제너 다이오드 회로를 구현하더라도 무방하다.
또한, 상기와 같은 np, npn 구조의 제너 다이오드는 위해서는, 기판(링 형상의 구조물을 가공하기 위한 시작재료)의 전기적 특성과 확산층을 형성하기 위한 불순물의 종류 및 제너 다이오드 회로가 구현되도록 할 수 있는 적절한 위치에 확산층을 형성하는 것이 요구되며, 특히, 상기 제 1 전극 메탈과 제 2 전극 메탈이 전기적으로 직접적으로 연결이 되지 않도록 회로를 구성하고, 절연막을 적절히 구비하는 것이 중요하다.
도 4a 내지 도 4e는 본 발명에 따른 발광소자 패키지 제조방법의 바람직한 일 실시 예를 설명하기 위한 단면도이다.
도 4a는 상호 이격되어 있는 제 1 또는 제 2 전극 메탈(230a, 230b) 상부와 접하는 영역에 불순물이 확산된 확산층을 갖는 링 형상의 구조물(210)을 형성한 단계를 나타낸다.
상기 링 형상의 구조물(210)은 벌크 마이크로 머시닝(Bulk Micromachining) 기술을 통해서 기판을 이방성 식각(Anisotropic Etching)하여 만들어진 구조물이다.
또한, pnp 타입의 제너 다이오드 회로를 구현하기 위해서, 제 1 및 제 2 전극 메탈과 접하는 링 형상의 구조물(210)의 일부 영역에 p 타입 불순물이 확산된 확산층(214)이 형성되어져 있다. (도 5a 내지 도 5h의 상세한 설명 참조)
여기서, 상기 제 1 및 제 2 전극 메탈이란, 전극 메탈을 형성하기 위한 시드층(Seed Layer)로 사용하는 시드 메탈(Seed Metal)들(231a, 231b)을 포함하는 의미이며, 엄밀하게 말하자면, 상기 링 형상의 구조물(210)은 시드 메탈들(231a, 231b)과 접하고 있다.
도 4b는 링 형상의 구조물(210) 내부의 측벽에 반사막(240)을 형성한 단계를 나타낸다.
상기 반사막(240)은 상기 링 형상의 구조물 내측면과 접착력이 우수한 접착층(Adhesion Layer)과 발광소자의 발광 빛을 효율적으로 반사할 수 있도록 반사 효율이 우수한 거울층(Mirror Layer)으로 이루어지며, 상기 접착층과 거울층 사이에 장벽층(Barrier Layer)를 형성하여, 후공정에서 100℃ ~ 400℃의 고온에 노출시 접착층 물질이 거울층 물질에 확산(Diffusion)되어 반사 효율이 저하되는 것을 방지 하도록 형성하는 것이 바람직하다.
상기와 같은 반사막의 각 층을 이루기에 적합한 물질은, 상기 접착층(Adhesion Layer)은 티타늄(Ti), 크롬(Cr), 장벽층(Barrier Layer)은 백금(Pt), 니켈(Ni), 거울층(Mirror Layer)은 은(Ag), 알루미늄(Al)이 바람직하며, 스퍼터링(Sputtering) 또는 전자 빔 증착(E-Beam Evaporation) 방법으로 이러한 형성하는 것이 바람직하다.
도 4c는 링 형상의 구조물(210) 내부에 노출되어 있는 시드 메탈(231a) 상부에 발광소자(250)를 전도성 접착제(251)를 이용하여 전기적으로 연결되도록 본딩(Bonding)한 단계를 나타낸다.
이와 같이 상기 발광소자(250)를 금속 전극 메탈 상부에 접합시킨 구조는, 상기 발광소자에 안정적으로 전류를 공급할 수 있으며, 소자 구동시 발생하는 열을 열전달 효율이 우수한 금속의 특성상 효과적으로 방열시키므로, 발광소자 패키지의 안정성과 신뢰성을 향상시킬 수 있다.
도 4d는 발광소자(250)와 시드 메탈(231b)을 전도성 와이어(Conductive Wire)(270)를 이용하여 와이어 본딩(Wire Bonding)한 단계를 나타낸다.
이와 같이, 발광소자를 전기적으로 연결시키기 위해서, 1 회의 와이어 본딩만 수행하면 된다.
도 4e는 링 형상의 구조물 내부의 발광소자(250), 반사막(240), 전도성 와이어(270)를 전부 감싸도록 충진제(280)를 채운 단계를 나타낸다.
상기 충진제(280)로는 형광체, 실리콘 젤, 투광성이 우수한 에폭시 등과 같은 물질들을 이용할 수 있다.
도 5a 내지 도 5h는 도 4a에 도시된 구조물의 제조과정을 설명하기 위한 단면도이다.
도 5a는 기판(200)의 상, 하부에 에칭 마스크(211)를 형성한 단계를 나타낸다.
이때, 상기 기판(200)은 n 타입 단결정 실리콘 기판이다.
또한, 상기 기판(200)의 두께는 200㎛ ~ 1000㎛ 범위인 것이 바람직하다.
그리고, 상기 에칭 마스크(211)는 상기 기판(200)을 식각할 때, 식각할 부분과 하지 않을 부분을 구분하기 위해서 필요한 것으로서, 일반적으로, 실리콘 산화막과 실리콘 질화막을 사용하며, 이후 공정에서 형성하는 절연막(220)과 동일한 물질로 이루어진다.
도 5b는 기판(200) 하부의 전극 메탈이 형성될 부분을 제외한 영역에 에칭 마스크(211)를 패터닝(Patterning)한 단계를 나타낸다.
상기 에칭 마스크(211)는 포토리소그래피(Photolithography) 기술을 이용하여 패터닝 하는데, 에칭 마스크(211)를 패터닝하기 위해서 포토레지스트 (Photoresist)(212)를 사용한다.
도 5c는 전극 메탈이 형성될 기판(200) 하부의 영역을 패터닝된 에칭 마스크(211)를 통해 식각시킨 단계를 나타낸다.
이때, 효율적인 전극 메탈의 형성을 위해서, 100㎛ ~ 500㎛ 의 깊이로 식각하는 것이 바람직하다.
여기서, 식각 면을 수직하게 형성하는 것이 바람직한데, 이와 같이 형성하기위한 식각 방법으로는 Deep RIE(Reactive Ion Etching) 장비를 사용한 건식 식각(Dry Etching) 방법과 식각 용액을 사용한 습식 식각(Wet Etching) 방법이 있다.
한편, 상기 습식 식각 방법으로 수직한 식각면을 갖도록 하기 위해서는, 상기 기판(200)으로 오리엔테이션(Orientation) 단결정 실리콘 기판을 사용하는 것이 바람직하다.
또한, 상기 식각 용액으로는 KOH 용액과 TMAH, EDP 용액을 사용하는 것이 바람직하다.
도 5d는 에칭 마스크와 포토레지스트(Photoresist)를 제거한 단계를 나타낸다.
앞 단계에서, 기판의 하부를 식각하기 위해 사용된 에칭 마스크와 이를 패터닝하기 위해 사용된 포토레지스트는 더 이상 필요하지 않으므로, 이들을 제거하는 단계인데, 이러한 마스크층과 포토레지스트는 통상적으로 습식 식각(Wet Etching) 방법을 통해 제거한다.
도 5e는 기판(200) 상부와 하부의 전면에 절연막(220)을 형성하고, 확산층을 형성시킬 영역의 절연막(220) 일부분을 개방시켜, 앞서 식각된 기판의 일부 영역을 노출시킨 단계를 나타낸다.
이러한 절연막(220)으로는, 이후, 기판 상부의 식각시 에칭 마스크로써의 역할도 동시에 할 수 있는 물질인 것이 바람직한데, 앞에서 이미 언급한 바와 같이 이러한 물질로는 기판 하부의 식각을 위한 에칭 마스크로써 실리콘 산화막 또는 실리콘 질화막을 예로 들 수 있다.
특히, 실리콘 산화막은 절연 특성이 우수할 뿐 아니라, 장시간 식각시에도 마스크로써 우수한 성능을 보이기 때문에, 상기 절연막 물질로 사용하는데 가장 적합하다.
도 5f는 노출된 기판(200)의 일부 영역에 불순물을 확산시켜 확산층(214)을 형성시킨 단계를 나타낸다.
이와 같은 공정은, 불순물을 미세한 가스입자 형태로 가속하여 기판의 내부에 침투시킴으로써 전자소자의 특성을 만들어 주는 과정인데, 고온의 전기로 속에서 불순물입자를 웨이퍼 내부로 확산시켜 주입하는 확산공정을 통해서 이루어지기도 한다.
예를 들어, 보론(Boron)등의 P 타입 이온을 통해 상기 반도체 확산층(214)을 형성한다.
도 5g는 식각된 기판(200) 하부 영역에 시드 메탈(Seed Metal)(231a, 231b)을 형성시키고, 이어서, 제 1 및 제 2 전극 메탈(230a, 230b)을 형성시킨 단계를 나타낸다.
여기서, 상기 시드 메탈(231a, 231b)은 반도체 공정에서 일반적으로 사용하는 스퍼터링(Sputtering) 방법 또는 전자 빔 증착(E-Beam Evaporation) 방법을 통해 증착시킨다.
이러한 상기 시드 메탈(231a, 231b)은 절연막(220)과 전극 메탈들의 접착(Adhesion)을 좋게 하는 역할을 하는데, 전기적으로도 특성이 우수한 것이 바람직하다.
따라서, 상기 시드 메탈은 상기 절연막(220) 물질인 실리콘 산화막 또는 실리콘 질화막과 접착이 좋은 티타늄(Ti), 크롬(Cr)등을 접착층(Adhesion Layer)으로 사용하며, 또한, 전기적 특성이 좋으면서 반도체 공정으로 쉽게 증착할 수 있는 금(Au), 구리(Cu)를 사용하여, 크롬(Cr)/금(Au), 티타늄(Ti)/금(Au), 크롬(Cr)/구리(Cu), 티타늄(Ti)/구리(Cu)와 같이 이중층 구조로 형성하는 것이 바람직하다.
이와 같이, 시드 메탈을 형성한 후, 도면에 도시된 바와 같이, 제 1 및 제 2 전극 메탈(230a, 230b)이 서로 단락(Short)되지 않도록, 기판의 식각되지 않은 영역에 형성된 절연막 하부면과 일치하는 높이로 형성하는 것이 바람직하다. (도 6a 내지 도 6f 참조)
또한, 전극 메탈의 두께가 지나치게 두꺼울 경우는, 메탈 내부의 스트레스로 인해 기판의 휨 현상이나 균열(Crack) 현상이 발생할 수 있고, 지나치게 얇을 경우는, 기판의 지지력이 약해져 기판이 쉽게 구부러지거나 끊어질 우려가 있으므로, 적절한 두께로 형성하는 것이 바람직하다.
그러므로, 후술하는 도 6a 내지 도 6f, 도 7a 또는 도 7b에서는 전극 메탈의 두께에 따른 제조방법의 두 가지 실시 예를 상세히 설명한다.
한편, 전극 메탈은 발광소자 구동 시 발생하는 열을 효과적으로 방출하기 위해, 열 전달 효율이 우수하여야 할 뿐만 아니라, 전기 전도성이 우수하여야 한다.
이와 같은 전극 메탈용 물질로는 금(Au), 구리(Cu)와 같은 물질을 사용하는 것이 바람직하며, 전기도금(Electroplating) 방법, 스크린 프린팅(Screen Printing) 방법, 디스펜싱(dispensing) 방법 등을 통해 형성시키는 것이 바람직하다.
도 5h는 기판(200) 상부를 링 구조물 형상으로 식각하되, 링 형상의 구조물(210) 개구를 통해서, 시드 메탈들(231a, 231b) 상부의 일부가 노출되도록 식각한 단계를 나타낸다.
이때, 앞에서 에칭 마스크를 포토레지스트(Photoresist)를 통해 패터닝하고, 패터닝된 에칭 마스크를 통해 기판 하부를 이방성 식각(Anisotropic Etching) 했던 방법과 마찬가지로 기판 상부를 식각한다.
이때, 절연막(220)이 노출될 때까지는 이방성 식각을 통해 식각하고, 노출된 절연막의 식각 또는 제거는 건식 식각(Dry Etching) 또는 습식 식각(Wet Etching) 방법을 통해 수행하는 것이 바람직하다.
한편, 기판 상부를 식각할 때, 도면에 도시된 바와 같이, 앞에서 형성시킨 상기 확산층(214)이 위치하는 기판 영역이 남겨지도록 식각함으로써, 기판, 확산층, 전극이 유기적으로 연결되면서, 제너 다이오드(Zener Diode) 회로가 정상적으로 구현될 수 있도록 하는 것이 바람직하다.
여기서, 정상적이란, 단락(Short)이나, 누설전류가 없고, 전체적으로 볼 때 상기와 같이 구현하는 제너 다이오드와 발광소자는 병렬 구조의 회로인 것을 말한다. (도 8 참조)
예를 들어서, 상기 기판으로 n 타입 특성의 실리콘 단결정 기판을 사용하고, 상기 반도체 확산층으로 보론(Boron)과 같은 p 타입 이온을 통해 형성시켜 도면에서와 같은 구조물을 형성하면, pnp 구조의 제너 다이오드를 구현할 수 있는데, 제 1 및 제 2 전극 메탈(230a, 230b)과 접하는 영역에 별개의 반도체 확산층(214)이 각각 연결되도록 함으로써, 이후의 공정에서 실장시키게 될 발광소자와는 회로적으로 병렬구조를 이루게 할 수 있다.
참고로, 본 발명의 구성에서는 일 실시 예로써, pnp 형의 제너 다이오드를 구현하는 방법의 경우만 설명하였지만, 제너 다이오드는 pn 형, npn 형으로도 구현이 가능하며, 이와 같은 반도체를 구현하는 기술은 통상적으로 잘 알려진 기술이므로, 다른 형태의 제너 다이오드에 대한 설명은 생략한다.
도 6a 내지 도 6f 공정은 전극 메탈을 형성하는 다른 방법을 설명하기 위한 단면도이다.
먼저, 상기한 도 5a 내지 도 5d와 마찬가지 방법으로, 기판(200) 하부에 상호 이격된 두 영역을 일정 깊이 식각하여, 돌출부(213)를 형성한다. (도 6a)
이때, 상기 기판은 실리콘 기판인 것이 바람직하다.
그리고, 상기 기판(200) 상, 하부에 절연막(220)을 형성하되, 상기 돌출부(213) 형상을 따라서 일정 두께로 절연막을 형성한 다음, 절연막(220)의 일부영역을 제거하고, p 형 불순물을 확산시켜 확산층(214)을 형성한다. (도 6b)
이어서, 상기 돌출부(213) 형상을 따라서 상기 절연막 하부에 일정한 두께로 시드 메탈(231)을 형성한다. (도 6c)
이후, 상기 돌출부(213) 하부에 형성된 시드 메탈(231)을 포토리소그래피(Photolithography)와 건식 식각(Dry Etching) 방법을 통해 제거하여, 시드 메탈이 둘(231a, 231b)로 나누어지도록 한다. (도 6d)
그런 다음, 상기 나뉘어진 시드 메탈들(231a, 231b) 각각의 하부에 상기 돌출부를 덮도록, 상기 기판의 식각된 깊이보다 두껍게 전극 메탈(230a, 230b)을 형성한다. (도 6e)
여기서, 전극 메탈들(230a, 230b)을 기판으로부터의 두께가 두껍게 형성할수록 형성된 메탈의 측면으로도 도금되어, 도면상의 두 전극 메탈(230a, 230b) 사이의 간격(d1)이 점점 작아지게 되고, 전극 메탈들이 서로 융합하면서 전기적으로 연 결될 가능성도 그만큼 커지게 된다.
그러므로, 이후 전극 메탈들(230a, 230b)이 상호 전기적으로 단락(Short)되지 않도록 하기 위해서, 마지막으로, 상기 돌출부(213) 하부의 절연막이 노출될 때까지 연마(Polishing)하여, 제 1 전극 메탈(230a)과 제 2 전극 메탈(230b)을 형성한다. (도 6f)
이와 같은 공정을 통한 전극 메탈의 형성방법은, 기판에 메탈을 형성하기 위한 영역을 식각하고, 그 식각된 영역의 깊이만큼 메탈을 모두 채워 두껍게 형성하는 방법이다.
도 7a 또는 도 7b 공정은 전극 메탈을 형성하는 또 다른 방법을 설명하기 위한 단면도이다.
앞에서 설명한, 도 6a 내지 도 6d와 같은 공정을 통해, 절연막(220)과 반도체 확산층(214)이 형성된 식각된 기판(200)에 시드 메탈들(231a, 231b)을 형성한다. (도 7a)
그리고, 상기 나누어진 시드 메탈들(231a, 231b) 각각의 면에 상기 기판의 식각된 깊이보다 얇은 두께(d2)로 제 1 및 제 2 전극 메탈(230a, 230b)을 형성한다. (도 7b)
다시 말해, 여기서는 상기 제 1 전극 메탈 또는 제 2 전극 메탈 중 어느 하나의 두께와 상기 절연막의 두께의 합은 상기 기판 하부의 상호 이격되어 식각된 영역의 깊이보다 작도록 전극 메탈을 형성하는 것을 특징으로 한다.
이때, 상기 전극 메탈의 형성 두께(d2)는, 30㎛ ~ 100㎛ 범위인 것이 바람직하다.
그리고, 상기 전극 메탈들(230a, 230b)은 도금(Plating) 방법으로 형성하는 것이 바람직하다.
이와 같은 공정을 통한 전극 메탈의 형성방법은, 제 1 전극 메탈과 제 2 전극 메탈의 형성시 연결될 가능성이 작기 때문에, 연마(Polishing) 공정이 필요 없다는 장점이 있다.
도 8은 본 발명의 바람직한 발광소자 패키지의 제너 다이오드 구성 회로도를 나타낸다.
본 발명의 바람직한 일 실시 예에 따른 발광소자 패키지는, 발광소자(LED)와 제너 다이오드(Zener Diode)가 병렬 회로로 구성되며, 도면에 도시된 바와 같은 PNP 접합 구조의 제너 다이오드를 통해 발광소자에 안정적인 전압을 공급하게 되는데, 구체적으로는, 회로 내에 정전기 등에 의한 역방향 전압의 발생시 제너 다이오드를 통해 전류를 바이패스(Bypass) 시킴으로써 역방향 전압으로 인한 발광소자의 영향이나 손상을 방지할 수 있다.
이상, 본 발명의 실시 예에 따른 발명의 구성을 상세히 설명하였지만, 본 발 명은 반드시 이러한 실시 예로 국한되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 다양하게 변형 실시될 수 있다.
상기와 같은 본 발명의 발광소자 패키지 및 제조방법에 따르면, 실리콘 기판의 미세 가공 기술을 이용하여 발광소자 패키지를 제조하므로, 플라스틱 사출물을 이용하던 종래에 비해 발광소자 패키지의 크기와 부피를 보다 소형화, 슬림화할 수 있을 뿐만 아니라, 별도의 제너 다이오드 칩이 필요없이 실리콘 기판 가공물인 링 형상의 구조물 자체적으로 제너 다이오드 기능을 구현할 수 있도록 불순물을 확산시키고, 유기적으로 회로를 구성하여 과전압에 의한 발광소자의 손상을 방지할 수 있는 안정성과 신뢰성을 갖는다.
또한, 본 발명의 발광소자 패키지 및 제조방법에 따르면, 열 전달 효율이 우수한 금속 전극 상부에 발광소자를 접합시킨 구조이므로, 발광소자에 안정적으로 전류를 공급할 수 있을 뿐만 아니라, 발광소자 구동시 발생하는 열을 효과적으로 방열시킬 수 있는 장점도 있다.

Claims (11)

  1. 상호 이격되어 있는 제 1 및 제 2 전극 메탈;
    상기 제 1 전극 메탈 상부에 전기적으로 연결되도록 본딩되어 있는 발광소자;
    상기 발광소자와 제 2 전극 메탈을 전기적으로 연결시키는 전도성 와이어(Conductive Wire);
    상기 발광소자의 둘레를 둘러싸고 있고, 제 1 전극 메탈과 제 2 전극 메탈 중 하나 또는 둘과 접하는 영역의 일부 영역에 불순물이 확산된 확산층이 형성되어 있으며, 나머지 영역은 절연막이 형성되어 있는 구조물과;
    상기 구조물 내부의 상기 발광소자 및 전도성 와이어를 감싸며 채워진 충진제를 포함하는 발광소자 패키지.
  2. 제 1항에 있어서,
    상기 구조물은 n 또는 p 타입 반도체이고,
    상기 확산층은 상기 구조물과 반대 타입의 반도체로 형성된 것을 특징으로 하는 발광소자 패키지.
  3. 제 1항에 있어서,
    상기 구조물의 내측면에는,
    반사막이 더 형성되어 있는 것을 특징으로 하는 발광소자 패키지.
  4. 제 1항에 있어서,
    상기 충진제는,
    형광체, 실리콘 젤, 에폭시 중 어느 하나인 것을 특징으로 하는 발광소자 패키지.
  5. 제 1항에 있어서,
    상기 제 1 전극 메탈과 제 2 전극 메탈의 이격된 사이에,
    상기 구조물에서 연장된 돌출부가 개재되며, 상기 돌출부는 상기 제 1 및 제 2 전극 메탈과 전기적으로 연결되지 않도록 절연되어 있는 것을 특징으로 하는 발광소자 패키지.
  6. 상호 이격되어 있는 제 1 또는 제 2 전극 메탈 상부와 접하는 영역에 불순물이 확산된 확산층을 갖는 구조물을 형성하는 단계;
    상기 구조물 내부의 제 1 전극 메탈 상부에 발광소자를 전기적으로 연결되도록 본딩(Bonding)하는 단계;
    상기 발광소자와 제 2 전극 메탈을 전도성 와이어(Conductive Wire)로 전기적으로 연결하는 단계;및
    상기 구조물 내부의 상기 발광소자 및 상기 전도성 와이어를 감싸도록 충진 제를 채우는 단계;를 포함하는 발광소자 패키지 제조방법.
  7. 제 6항에 있어서,
    상기 상호 이격되어 있는 제 1 또는 제 2 전극 메탈 상부와 접하는 영역에 불순물이 확산된 확산층을 갖는 구조물을 형성하는 단계는,
    기판 하부에 상호 이격된 두 영역을 일정 깊이로 식각하는 단계;
    상기 기판의 상, 하부 전면에 절연막을 형성하고, 상기 기판의 이격되어 식각된 두 영역에서 확산층을 형성시킬 부분의 절연막을 제거하여 기판을 노출시키는 단계;
    노출된 상기 기판 부분에 불순물을 확산시켜 확산층을 형성하는 단계;
    상기 기판 하부의 이격되어 식각된 두 영역에 형성된 절연막 하부에 상기 확산층과 전기적으로 연결되는 제 1 전극 메탈과 제 2 전극 메탈을 각각 형성하는 단계;및
    상기 제 1 및 제 2 전극 메탈 상부에 일부가 남아있고, 개구를 가지며, 개구의 내부에 제 1 및 제 2 전극 메탈이 노출되되, 제 1 및 제 2 전극 메탈과 접하는 영역에 불순물이 확산된 확산층을 갖는 구조물이 형성되도록 상기 기판과 절연막을 식각하는 단계;를 포함하는 것을 특징으로 하는 발광소자 패키지 제조방법.
  8. 제 7항에 있어서,
    상기 제 1 전극 메탈과 제 2 전극 메탈을 각각 형성하는 단계는,
    상기 기판 하부의 식각되지 않은 부분을 따라 형성된 절연막의 하부면 보다 돌출되도록 상기 기판 하부의 상호 이격되어 식각된 영역에 각각 제 1 및 제 2 전극 메탈을 형성한 후, 돌출된 부분을 연마(Polishing)하여, 제 1 및 제 2 전극 메탈 하부면이 절연막 하부면과 일치되도록 형성하는 것을 특징으로 하는 발광소자 패키지 제조방법.
  9. 제 7항에 있어서,
    상기 제 1 전극 메탈 또는 제 2 전극 메탈 중 어느 하나의 두께와 상기 절연막의 두께의 합은,
    상기 기판 하부의 상호 이격되어 식각된 영역의 깊이보다 작은 것을 특징으로 하는 발광소자 패키지 제조방법.
  10. 제 7항에 있어서,
    상기 기판의 식각은,
    Deep RIE(Reactive Ion Etching) 장비를 이용한 건식 식각(Dry Etching) 또는 식각 용액을 통한 습식 식각(Wet Etching)을 통해 수행하는 것을 특징으로 하는 발광소자 패키지 제조방법.
  11. 제 7항에 있어서,
    상기 구조물은 n 또는 p 타입 반도체이고,
    상기 확산층은 상기 구조물과 반대 타입의 반도체로 형성하는 것을 특징으로 하는 발광소자 패키지 제조방법.
KR1020060012462A 2006-02-09 2006-02-09 발광소자 패키지 및 그 제조방법 KR100658936B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060012462A KR100658936B1 (ko) 2006-02-09 2006-02-09 발광소자 패키지 및 그 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060012462A KR100658936B1 (ko) 2006-02-09 2006-02-09 발광소자 패키지 및 그 제조방법

Publications (1)

Publication Number Publication Date
KR100658936B1 true KR100658936B1 (ko) 2006-12-15

Family

ID=37733681

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060012462A KR100658936B1 (ko) 2006-02-09 2006-02-09 발광소자 패키지 및 그 제조방법

Country Status (1)

Country Link
KR (1) KR100658936B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100976607B1 (ko) 2008-09-10 2010-08-17 주식회사 코스모인 씨오엠(ｃｏｍ) 형 발광다이오드 패키지, 이를 이용한 발광다이오드 모듈 및 그 제조방법
US8104912B2 (en) 2010-01-15 2012-01-31 Lg Innotek Co., Ltd. Light emitting module, backlight unit, and display apparatus

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000012898A (ja) 1998-06-17 2000-01-14 Matsushita Electron Corp 半導体発光装置
KR20060004504A (ko) * 2004-07-09 2006-01-12 엘지전자 주식회사 제너다이오드가 집적된 발광소자 서브마운트 제작방법
KR20060012379A (ko) * 2004-08-03 2006-02-08 주식회사 아모텍 반도체 소자 패키지 및 그 제조방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000012898A (ja) 1998-06-17 2000-01-14 Matsushita Electron Corp 半導体発光装置
KR20060004504A (ko) * 2004-07-09 2006-01-12 엘지전자 주식회사 제너다이오드가 집적된 발광소자 서브마운트 제작방법
KR20060012379A (ko) * 2004-08-03 2006-02-08 주식회사 아모텍 반도체 소자 패키지 및 그 제조방법

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100976607B1 (ko) 2008-09-10 2010-08-17 주식회사 코스모인 씨오엠(ｃｏｍ) 형 발광다이오드 패키지, 이를 이용한 발광다이오드 모듈 및 그 제조방법
US8104912B2 (en) 2010-01-15 2012-01-31 Lg Innotek Co., Ltd. Light emitting module, backlight unit, and display apparatus
US8282229B2 (en) 2010-01-15 2012-10-09 Lg Innotek Co., Ltd. Light emitting module, backlight unit, and display apparatus

Similar Documents

Publication Publication Date Title
US8889440B2 (en) Light emitting diode optical emitter with transparent electrical connectors
JP5999929B2 (ja) 発光素子パッケージ及びこれを利用した照明システム
TWI422044B (zh) 封裝發光裝置之晶片尺度方法及經晶片尺度封裝之發光裝置
CN104868030B (zh) 发光器件
US9112124B2 (en) Light emitting device
KR100851183B1 (ko) 반도체 발광소자 패키지
EP2701216B1 (en) Light emitting device
US8309973B2 (en) Silicon-based sub-mount for an opto-electronic device
JP2012074724A (ja) 薄膜基板、薄膜基板を備えた化合物半導体デバイスのパッケージ封入構造及びその作製方法
CN101626056A (zh) 半导体元件及其制造方法
US9842974B2 (en) Light emitting device including a connection wiring
US20090242923A1 (en) Hermetically Sealed Device with Transparent Window and Method of Manufacturing Same
JP2006012868A (ja) 半導体発光素子用パッケージおよびそれを用いた半導体発光装置
KR101265642B1 (ko) 발광 소자 패키지 및 그 제조방법
KR100646569B1 (ko) 발광 소자 패키지 및 그의 제조 방법
KR100643471B1 (ko) 발광소자 패키지 및 그 제조방법
KR100574557B1 (ko) 발광 다이오드 패키지 및 그 제조방법
KR100760075B1 (ko) 발광 소자 패키지 및 그의 제조 방법
KR100658936B1 (ko) 발광소자 패키지 및 그 제조방법
JP2002094117A (ja) 発光ダイオード素子及びその製造方法
KR100865487B1 (ko) 서브 마운트 타입 발광 다이오드 패키지 및 이의 제조방법
KR101510474B1 (ko) 발광 소자 패키지 및 그의 제조 방법
KR101250381B1 (ko) 광패키지 및 그 제조방법
JP2002094116A (ja) 化合物半導体発光素子及びその製造方法
KR100463957B1 (ko) 발광 다이오드 장치를 제조하는 방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121128

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20131122

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20141124

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20151124

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20161124

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee