KR101510474B1 - 발광 소자 패키지 및 그의 제조 방법 - Google Patents

발광 소자 패키지 및 그의 제조 방법 Download PDF

Info

Publication number
KR101510474B1
KR101510474B1 KR20080105441A KR20080105441A KR101510474B1 KR 101510474 B1 KR101510474 B1 KR 101510474B1 KR 20080105441 A KR20080105441 A KR 20080105441A KR 20080105441 A KR20080105441 A KR 20080105441A KR 101510474 B1 KR101510474 B1 KR 101510474B1
Authority
KR
South Korea
Prior art keywords
light emitting
emitting diode
substrate
electrodes
circuit board
Prior art date
Application number
KR20080105441A
Other languages
English (en)
Other versions
KR20100046558A (ko
Inventor
박칠근
송기창
Original Assignee
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지전자 주식회사 filed Critical 엘지전자 주식회사
Priority to KR20080105441A priority Critical patent/KR101510474B1/ko
Publication of KR20100046558A publication Critical patent/KR20100046558A/ko
Application granted granted Critical
Publication of KR101510474B1 publication Critical patent/KR101510474B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Device Packages (AREA)

Abstract

본 발명은 발광 소자 패키지 및 그의 제조 방법에 관한 것으로, 발광 소자 패키지의 하부에 위치된 발광 다이오드에서 출사된 광은 패키지 하부로 방출되고, 발광 소자 패키지의 상부에 위치된 발광 다이오드에서 출사된 광은 패키지 상부로 방출되는 것이므로, 양방향으로 광을 방출시킬 수 있는 장점이있다.
그리고, 본 발명은 제너 다이오드를 추가적인 구성 부품을 사용하지 않고, 발광 소자 패키지를 구현하는 기판 상에 형성함으로써, 패키지를 경박 단소시킬 수 있게 된다.
발광소자, 패키지, 양방향, 광, 제너다이오드

Description

발광 소자 패키지 및 그의 제조 방법 { Light emitting diode package and method for manufacturing the same }
본 발명은 양방향으로 광을 방출시킬 수 있어 360도 지향각을 갖는 발광 소자 패키지 및 그의 제조 방법에 관한 것이다.
21세기 화합물 반도체가 주도하는 광반도체 시대의 차세대 광원으로 기존광원에 비하여 에너지 절감 효과가 매우 뛰어나고, 반 영구적으로 사용할 수 있는 발광 다이오드(Light Emitting Diode; LED)가 최근 들어 한계였던 휘도 문제가 크게 개선되면서 백라이트 유닛(Backlight Unit)용, 자동차용, 광고판용, 교통 신호등용, 조명용 등 산업 전반적으로 사용되고 있다.
이러한 발광 다이오드 패키지는 정보 통신기기의 소형화 및 슬림화 추세에 따라 더욱 소형화되고 있으며, 발광 다이오드도 인쇄회로기판(Printed Circuit Board; PCB)에 직접 실장 하기 위하여 표면 실장소자(Surface Mount Device; SMD)형으로 만들어지고 있다.
이러한 SMD 방식의 발광 다이오드 패키지는 그 사용 목적에 따라 탑뷰(Top View)방식과 사이드뷰(Side View;측면형) 방식으로 제조된다.
도 1은 종래 기술에 따른 측면형 발광 다이오드 패키지의 사시도로서, 제 1 리드프레임(10) 상부에 발광 다이오드(11)가 실장되어 있고, 제 2 리드프레임(20) 상부에 제너 다이오드(21)가 실장되어 있고, 상기 제 1과 2 리드프레임(10,20)의 전극단자(12,22)를 이용하여 상기 발광 다이오드(11)와 제너 다이오드(21)는 와이어 본딩되어 있고, 상기 제 1과 2 리드프레임(10,20)은 플라스틱 사출물(30)에 의해 감싸여져 있다.
이렇게 구성된 측면형 발광 다이오드 패키지를 도 2를 참조하여 보다 상세하게 설명하면, 플라스틱 사출물(30) 내부에는 반사막(미도시)이 형성되어 있어 발광 다이오드(11)에서 방출되는 광을 반사시켜 외부로 광출력을 향상시키고, 발광 다이
오드(11)와 제너 다이오드(21)를 Au와 같은 전도성 와이어(25)에 의하여 병렬로 연결함으로써 정전기에 의하여 발광 다이오드(11)에서 역방향으로 인가되는 전류는 제너 다이오드(21)에 의해 바이패스(By-Pass)되어 발광 다이오드(11)의 손상을 방지할 수 있다.
그리고, 상기의 측면형 발광 다이오드 패키지는 이동통신 기기의 백라이트 유닛등으로 사용하게 된다.
그러나, 전술된 측면형 발광 다이오드 패키지 구조는 제조 비용이 많이 소요되는 접합공정을 발광 다이오드 소자 뿐만 아니라 제너 다이오드 소자도 수행하여야 하고, 두 소자의 전기적 연결을 위하여 와이어 본딩 공정을 수행함으로, 패키지 의 부품수 및 작업공정이 증가되어, 시간적으로나 경제적으로 제조비용이 증가하게 되는 문제점이 있다.
또한, 종래의 발광 다이오드 패키지는 단면에 발광 다이오드가 실장되어 있으므로, 발광 다이오드에서 발광하는 광이 한 방향으로만 방출되는 구조인 것이 단점이다.
본 발명은 추가적인 제너 다이오드 소자를 실장함에 제조비용이 증가되고, 단방향으로 광을 방출시키는 문제를 해결하는 것이다.
본 발명의 바람직한 제 1 양태(樣態)는,
상부면 및 하부면에 상호 대응되는 그루브가 형성되어 있는 제 1 극성을 갖는 기판과;
상기 기판 상부면 및 하부면 각각에 형성되며, 상기 그루브 양측에 있는 기판 상부면 및 하부면의 일부가 노출되는 개구들을 갖는 제 1과 2 절연막과;
상기 개구들에 노출된 기판 상부면 및 하부면에 형성되며, 상기 제 1 극성과 다른 제 2 극성을 갖는 제 1 내지 4 확산층들과;
상기 제 1 내지 4 확산층들 각각과 연결되고, 상호 이격되어 있으며, 상기 제 1과 2 절연막 상부에 형성된 제 1 내지 4 전극들과;
상기 제 1과 2 전극들에 플립칩(Flip chip) 본딩되어 있는 제 1 발광 다이오드와;
상기 제 3과 4 전극들에 플립칩 본딩되어 있는 제 2 발광 다이오드로 구성된 발광 소자 패키지가 제공된다.
본 발명의 바람직한 제 2 양태(樣態)는,
제 1 극성을 갖는 기판 상부면 및 하부면에 상호 대응되는 그루브를 형성하는 단계와;
상기 그루브 양측의 기판 상부면 및 하부면의 일부가 노출되는 개구들을 갖는 제 1과 2 절연막을 상기 기판 상부면 및 하부면 각각에 형성하는 단계와;
상기 개구들에 노출된 기판 상부면 및 하부면에 상기 제 1 극성과 다른 제 2 극성을 갖는 제 1 내지 4 확산층들을 형성하는 단계와;
상기 제 1 내지 4 확산층들 각각과 연결되고, 상호 이격되어 있는 제 1 내지 4 전극들을 상기 제 1과 2 절연막 상부에 형성하는 단계와;
상기 제 1과 2 전극들에 제 1 발광 다이오드를 플립칩(Flip chip) 본딩하고, 상기 제 3과 4 전극들에 제 2 발광 다이오드를 플립칩 본딩하는 단계로 구성된 발광 소자 패키지의 제조 방법이 제공된다.
본 발명은 발광 소자 패키지의 하부에 위치된 발광 다이오드에서 출사된 광은 패키지 하부로 방출되고, 발광 소자 패키지의 상부에 위치된 발광 다이오드에서 출사된 광은 패키지 상부로 방출되는 것이므로, 양방향으로 광을 방출시킬 수 있는 효과가 있다.
그리고, 본 발명은 제너 다이오드를 추가적인 구성 부품을 사용하지 않고, 발광 소자 패키지를 구현하는 기판 상에 형성함으로써, 패키지를 경박 단소시킬 수 있는 효과가 있다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 설명하면 다음과 같다.
도 3은 본 발명의 제 1 실시예에 따른 발광 소자 패키지의 제조 공정을 설명하기 위한 단면도로서, 본 발명의 제 1 실시예에 따른 발광 소자 패키지는 상부면 및 하부면에 상호 대응되는 그루브(110,120)가 형성되어 있는 제 1 극성을 갖는 기판(100)과; 상기 기판(100) 상부면 및 하부면 각각에 형성되며, 상기 그루브(110,120) 양측의 기판(100) 상부면 및 하부면의 일부가 노출되는 두 쌍의 개구들((131,132),(141,142))을 갖는 제 1과 2 절연막(130,140)과; 상기 두 쌍의 개구들((131,132),(141,142))에 노출된 기판(100) 상부면 및 하부면에 형성되며, 상기 제 1 극성과 다른 제 2 극성을 갖는 제 1 내지 4 확산층들(101,102,103,104)과; 상 기 제 1 내지 4 확산층들(101,102,103,104) 각각과 연결되고, 상호 이격되어 있으며, 상기 제 1과 2 절연막(130,140) 상부에 형성된 제 1 내지 4 전극들(151,152,161,162)과; 상기 제 1과 2 전극들(151,152)에 플립칩(Flip chip) 본딩되어 있는 제 1 발광 다이오드(201)와; 상기 제 3과 4 전극들(161,162)에 플립칩 본딩되어 있는 제 2 발광 다이오드(202)으로 구성된다.
상기 기판(100)은 실리콘 기판인 것이 바람직하다.
여기서, 일례로 상기 제 1 극성이 N타입이면, 제 2 극성은 P타입이 된다.
그러므로, 상기 제 1 확산층(101), 기판(100)과 제 3 확산층(103)으로 이루어져 하나의 제너 다이오드가 형성되고, 상기 제 2 확산층(102), 기판(100)과 제 4 확산층(104)으로 이루어져 다른 하나의 제너 다이오드가 형성된다.
여기서, 상기 제너 다이오드는 PNP형 또는 NPN형으로 구현할 수 있다.
그리고, 다른 구조로, 상기 제 1 확산층(101)과 기판(100), 기판(100)과 제 3 확산층(103), 상기 제 2 확산층(102)과 기판(100), 기판(100)과 제 4 확산층(104) 각각으로 이루어진 PN형 또는 NP형 제너 다이오드를 구현할 수 있다.
결국, 본 발명의 발광 소자 패키지는 제너 다이오드를 추가적인 구성 부품을 사용하지 않고, 발광 소자 패키지를 구현하는 기판 상에 형성함으로써, 패키지를 경박 단소시킬 수 있는 장점이 있다.
그리고, 발광 소자 패키지의 하부면 및 상부면의 그루브 내에 발광 다이오드가 실장되어, 발광 소자 패키지의 양방향으로 광을 방출시킬 수 있는 장점이 있다.
도 4a 내지 4e는 본 발명의 제 1 실시예에 따른 발광 소자 패키지의 제조 공정을 설명하기 위한 단면도로서, 먼저, 제 1 극성을 갖는 기판(100) 상부면 및 하부면에 상호 대응되는 그루브(110,120)를 형성한다.(도 4a)
여기서, 상기 기판(100)에 그루브(110,120)를 형성하는 것은 상기 기판(100)을 마스크를 이용하여 벌크에칭(Bulk etching)하여 형성하는 것이 바람직하다.
그리고, 상기 벌크에칭은 습식식각, 건식식각, 레이저 드리링(Laser drilling) 등의 방법을 이용할 수 있다.
또, 상기 건식식각 방법으로 딥 반응성 이온 식각(Deep reactive ion etching) 방법이 있다.
연이어, 상기 그루브 양측의 기판(100) 상부면 및 하부면의 일부가 노출되는 두 쌍의 개구들((131,132),(141,142))을 갖는 제 1과 2 절연막(130,140)을 상기 기판(100) 상부면 및 하부면 각각에 형성한다.(도 4b)
상기 제 1과 2 절연막(130,140)은 절연특성이 우수한 실리콘 산화막으로 형성하는 것이 바람직하다.
그리고, 상기 제 1과 2 절연막(130,140)은 LPCVD 공정 또는 PECVD 공정 등에 의하여 실리콘 질화막을 증착하여 절연층으로 사용할 수 있다.
그 다음, 상기 두 쌍의 개구들((131,132),(141,142))에 노출된 기판(100) 상부면 및 하부면에 상기 제 1 극성과 다른 제 2 극성을 갖는 제 1 내지 4 확산층들(101,102,103,104)을 형성한다.(도 4c)
그 후, 상기 제 1 내지 4 확산층들(101,102,103,104) 각각과 연결되고, 상호 이격되어 있는 제 1 내지 4 전극들(151,152,161,162)을 상기 제 1과 2 절연막(130,140) 상부에 형성한다.(도 4d)
이러한, 제 1 내지 4 전극들(151,152,161,162)을 형성하는 방법은 전기도금(Electroplating) 공정, 리프트 오프(Lift-off) 공정 및 이들의 혼합 공정으로 형성할 수 있다.
이들 공정으로 통상적인 것이므로, 상세한 설명은 생략한다.
그리고, 상기 제 1 내지 4 전극들(151,152,161,162)은 절연막과 접착력이 우수한 금속으로 사용하는 것이 바람직하다.
또, 상기 절연막이 실리콘 산화막인 경우, 실리콘 산화막과 접착력이 우수한 타이타늄(Ti), 크롬(Cr), 탄탈늄(Ta)을 접착층으로 사용하고, 이 접착층 상부에 금(Au), 구리(Cu), 알루미늄(Al) 등을 증착하여 전극을 형성한다.
또한, 접착층과 금(Au) 사이에 백금(Pt), 니켈(Ni) 등의 확산 방지층(Diffusion barrier layer)을 상용하여 전기적 특성이 감소되는 것을 방지할 수 있으며, 이렇게 구현된 전극은 Ti/Pt/Au, Cr/Ni/Au, Cr/Cu/Ni/Au 구조가 된다.
계속, 상기 제 1과 2 전극들(151,152)에 제 1 발광 다이오드(201)를 플립칩(Flip chip) 본딩하고, 상기 제 3과 4 전극들(161,162)에 제 2 발광 다이오드(202)를 플립칩(Flip chip) 본딩한다.(도 4e)
도 5는 본 발명에 따라 기판의 그루브와 실장된 발광 다이오드의 관계를 설명하기 위한 개략적인 일부 단면도로서, 발광 소자 패키지의 그루브 내부에 실장된 발광 다이오드(201)는 그루브(110) 외부로 돌출되지 않는 것이 좋다.
즉, 도 5와 같이, 그루브(110)의 깊이(D)가 상기 그루브(110)에 실장된 발광 다이오드의 높이(H)보다 큰 것이 바람직하다.
그러므로, 상기 발광 다이오드(201)는 그루브(110) 내에 존속하게 됨으로, 외부로부터의 충격으로부터 보호를 받을 수 있어, 발광 소자 패키지의 신뢰성을 향상시킬 수 있는 것이다.
도 6은 본 발명의 제 2 실시예에 따른 발광 소자 패키지의 제조 공정을 설명하기 위한 단면도로서, 전술된 도 4d의 공정을 수행한 후, 그루브(110,120) 각각의 내부에 반사막(Reflective layer)(171,172,181,182)을 형성한다.
여기서, 상기 반사막(171,172,181,182) 각각은 전극 상부에도 형성되는데, 전극들 상호간에 쇼트가 발생되면 안된다.
그 후, 도 4e의 공정을 수행하는 것이다.
상기 반사막(171,172,181,182)은 발광 다이오드에서 방출되는 광의 효율을 향상시키기 위해 형성한다.
그리고, 상기 반사막(171,172,181,182)은 반사도가 우수한 알루미늄(Al) 또는 은(Ag)으로 형성한다.
이 반사막(171,172,181,182)은 전면에 포토레지스트를 코팅하고, 노광 및 현상하여 발광 다이오드가 장착되는 바닥면 또는 그로브의 경사면이 노출되게 패터닝한 다음, 스퍼터링(Sputtering) 공정 또는 이빔 이베퍼레이션(E-beam evaporation) 공정으로 반사막을 증착하고, 리프트 오프(Lift-off) 공정을 수행하여 형성한다.
다른 형성 방법으로, 상기 반사막(171,172,181,182)은 전면에 반사용 금속층을 증착하고, 패터닝후 불필요한 반사용 금속층을 식각하는 공정으로 반사막을 형성할 수 있다.
또한, 상기 반사막(171,172,181,182)은 전극들과 겹쳐지지 않게 형성하여 전극들이 전기적으로 쇼트가 발생되지 않도록 해야 한다.
그리고, 상기 반사막(171,172,181,182)은 발광 다이오드 본딩을 위하여 솔더(Solder) 또는 Au 스터디 범프(Stud pump)가 형성되는 영역에는 반사막이 형성되지 않는 것이 바람직하다.
도 7은 본 발명의 제 3 실시예에 따른 발광 소자 패키지의 제조 공정을 설명하기 위한 단면도로서, 본 발명의 제 3 실시예의 발광 소자 패키지의 제조 공정은 도 4e의 공정을 수행한 후, 제 1과 2 발광 다이오드들(201,202)을 감싸며 충진제(191,192)를 그루브(110,120)에 채워 넣는 공정을 수행할 수도 있다.
여기서, 상기 충진제(191,192)를 채워 넣는 공정을 완료하기 전에 도 6의 반사막을 형성하는 공정을 수행해도 좋다.
상기 충진제(191,192)는 형광체(Phosphor)과 실리콘 젤(Silicon gel)의 혼합물, 투광성이 우수한 에폭시(Epoxy) 및 실리콘 젤 중 하나를 사용한다.
따라서, 상기 그루브(110,120) 내부에 실장된 상기 제 1과 2 발광 다이오드들(201,202)은 상기 충진제(191,192)가 채워져 평판화시킬 수 있는 것이다.
도 8은 본 발명에 따른 발광 소자 패키지가 인쇄회로기판에 실장된 상태를 도시한 단면도로서, 전술된 바와 같은 본 발명의 발광 소자 패키지는 인쇄회로기판에 실장되는 것이 바람직하다.
즉, 인쇄회로기판(200)에는 관통홀(250)이 형성되어 있고, 상기 관통홀(250) 외측의 인쇄회로기판(200) 상부에는 제 1과 2 패드들(211,212)이 형성되어 있고, 상기 제 1과 2 패드들(211,212) 외측의 인쇄회로기판(200) 상부에는 제 3과 4 패드들(221,222)이 형성되어 있다.
그리고, 상기 인쇄회로기판(200)의 제 1과 2 패드들(211,212)에 발광 소자 패키지의 제 3과 4 전극들(161,162)이 솔더(231,232)로 본딩되면서, 상기 발광 소자 패키지는 상기 인쇄회로기판(200)에 실장된다.
이때, 상기 발광 소자 패키지의 제 2 발광 다이오드(202)는 상기 인쇄회로기판(200)의 제 1과 2 패드들(211,212)로 구동전압을 공급받는다.
그리고, 상기 인쇄회로기판(200)의 제 3과 4 패드들(221,222)에 발광 소자 패키지의 제 1과 2 전극들(151,152)이 와이어(261,262) 본딩되면서, 상기 발광 소자 패키지의 제 1 발광 다이오드(201)는 상기 인쇄회로기판(200)의 제 3과 4 패드들(221,222)로 구동전압을 공급받는다.
이렇게 인쇄회로기판(200)에 실장된 발광 소자 패키지는 상기 제 1 발광 다이오드(201)에서 출사된 광은 상기 인쇄회로기판(200) 상부로 방출되고, 상기 제 2 발광 다이오드(202)에서 출사된 광은 상기 관통홀(250)을 통하여 상기 인쇄회로기판(200) 하부로 방출됨으로써, 발광 소자 패키지의 양방향으로 광을 방출할 수 있 는 장점이 있다.
결국, 본 발명은 양방향으로 광을 방출시킬 수 있는 360도 지향각을 갖는 발광 다이오드 패키지를 구현할 수 있는 것이다.
도 9는 본 발명에 따른 발광 소자 패키지의 개략적인 회로 구성도로서, 본 발명의 발광 소자 패키지는 상부 및 하부 각각에 발광 다이오드(710,720)가 실장되어 있고, 이 발광 다이오드(710,720) 각각에는 제너 다이오드(711,721)가 연결되어 있어, 정전기에 의한 발광 다이오드의 손상을 방지할 수 있게 된다.
도 10a 내지 10g는 본 발명에 따라 웨이퍼 레벨에서 발광 소자 패키지를 제조하기 위한 개략적인 공정 단면도로서, 먼저, 제 1 극성을 갖는 웨이퍼(300) 상부면 및 하부면에 발광 다이오드 실장용 제 1 그루브를 형성하기 위한 제 1 개구들(311a,311b,321a,312b) 및 개별 패키지 분리용 제 2 그루브를 형성하기 위한 제 2 개구들(312,322)을 갖는 마스크(310)를 형성한다.(도 10a)
그 후, 상기 마스크(310)의 제 1 및 2 개구들(311a,311b,321a,312b,312,322)에 노출된 상기 웨이퍼(300)을 식각하여, 상기 웨이퍼(300)의 상부면 및 하부면에 상기 제 1 및 2 그루브(309a,309b,309c,309d,309e,309f)를 형성하고, 상기 제 1 그루브(309a,309b,309c,309d) 양측의 웨이퍼(300) 상부면 및 하부면의 일부가 노출되는 개구들(331,332,333,334,341,342,343,344)을 갖는 제 1과 2 절연막(330,340)을 상기 웨이퍼(300) 상부면 및 하부면 각각에 형성한다.(도 10b)
상기 웨이퍼(300)를 식각하는 것은 상기 웨이퍼(300)가 (100) 오리엔테이션(Orientation) 단결정 실리콘 기판인 경우, KOH용액 또는 TMAH, EDP 등과 같은 이방성 습식 식각 용액을 사용하여 식각하는 것이 바람직하다.
이러한 습식 식각 용액으로 사용하면, 54.75도의 경사면을 갖는 그루브를 형성할 수 있으므로, 발광 다이오드의 측면에서 출사된 광을 그루브의 경사면에서 반사시켜 발광 다이오드 상부 또는 하부로 방출시키는 효율을 증가시킬 수 있다.
그리고, 식각 공정은 반드시 식각할 부분과 식각으로부터 보호해야 하는 부분을 구분하기 위하여 마스크가 필요한데, 이 마스크는 식각할 때 장시간 동안 마스크로 사용할 수 있는 물질이어야 하며, 실리콘 질화막(Slicon nitride film), 실리콘 산화막(Silicon oxide film)을 사용하는 것이 바람직하다.
연이어, 상기 개구들(331,332,333,334,341,342,343,344)에 노출된 웨이퍼(300) 상부면 및 하부면에 상기 제 1 극성과 다른 제 2 극성을 갖는 확산층들(301,302,303,304,305,306,307,308)을 형성한다.(도 10c)
이어서, 상기 확산층들(301,302,303,304,305,306,307,308) 각각과 연결되고, 상호 이격되어 있는 전극들(351,352,353,354,355,356,357,358)을 상기 제 1과 2 절연막(330,340) 상부에 형성한다.(도 10d)
계속, 제 1 그루브(309a,309b,309c,309d) 각각의 내부에 반사막(Reflective layer)(371,372,373,374,375,376,377,378)을 형성한다.(도 10e)
그 다음, 상기 제 1 그루브(309a,309b,309c,309d) 내측의 전극들(351,352,353,354,355,356,357,358)면에 발광 다이오드(510,520,530,540)을 플립 칩 본딩한다.(도 10f)
연이어, 상기 발광 다이오드(510,520,530,540)을 감싸며 충진제(591,592,593,594)를 제 1 그루브(309a,309b,309c,309d)에 채워 넣는다.(도 10g)
마지막으로, 상기 제 2 그루브(309e,309f)가 연결되는 수직선상(A-A')으로 다이싱 공정을 수행하여, 웨이퍼(300)에서 복수개의 개별 발광 소자 패키지를 분리시킨다.
도 11은 도 10a 내지 10g의 공정을 수행하여 제조된 발광 소자 패키지가 인쇄회로기판에 실장된 상태를 도시한 단면도로서, 발광 소자 패키지의 하부면에 형성된 전극들(355,356)은 인쇄회로기판(600)의 패드(611,612)에 솔더볼(631,632)로 본딩되고, 발광 소자 패키지의 상부면에 형성된 전극들(351,352)은 인쇄회로기판(600)의 다른 패드(621,622)에 와이어(661,662) 본딩된다.
그리고, 상기 인쇄회로기판(600)에는 관통홀(650)이 형성되어 있고, 이 관통홀(650)을 통하여 발광 소자 패키지의 하부에 위치된 발광 다이오드에서 출사된 광이 방출된다.
한편, 본 발명은 광 투과율이 우수한 글래스(Glass) 기판 상에 ITO막과 같은 투명 전극을 형성하고, 발광 소자 패키지를 실장할 수 있다.
그러므로, 발광 소자 패키지의 하부에 위치된 발광 다이오드에서 출사된 광은 글래스 기판 하부로 방출되고, 발광 소자 패키지의 상부에 위치된 발광 다이오드에서 출사된 광은 글래스 기판 상부로 방출되는 것이므로, 양방향으로 광을 방출 시킬 수 있는 것이다.
본 발명은 구체적인 예에 대해서만 상세히 설명되었지만 본 발명의 기술사상 범위 내에서 다양한 변형 및 수정이 가능함은 당업자에게 있어서 명백한 것이며, 이러한 변형 및 수정이 첨부된 특허청구범위에 속함은 당연한 것이다.
도 1은 종래 기술에 따른 측면형 발광 다이오드 패키지의 사시도
도 2는 도 1의 개략적인 단면도
도 3은 본 발명의 제 1 실시예에 따른 발광 소자 패키지의 제조 공정을 설명하기 위한 단면도
도 4a 내지 4e는 본 발명의 제 1 실시예에 따른 발광 소자 패키지의 제조 공정을 설명하기 위한 단면도
도 5는 본 발명에 따라 기판의 그루브와 실장된 발광 다이오드의 관계를 설명하기 위한 개략적인 일부 단면도
도 6은 본 발명의 제 2 실시예에 따른 발광 소자 패키지의 제조 공정을 설명하기 위한 단면도
도 7은 본 발명의 제 3 실시예에 따른 발광 소자 패키지의 제조 공정을 설명하기 위한 단면도
도 8은 본 발명에 따른 발광 소자 패키지가 인쇄회로기판에 실장된 상태를 도시한 단면도
도 9는 본 발명에 따른 발광 소자 패키지의 개략적인 회로 구성도
도 10a 내지 10g는 본 발명에 따라 웨이퍼 레벨에서 발광 소자 패키지를 제조하기 위한 개략적인 공정 단면도
도 11은 도 10a 내지 10g의 공정을 수행하여 제조된 발광 소자 패키지가 인쇄회로기판에 실장된 상태를 도시한 단면도

Claims (13)

  1. 상부면 및 하부면에 상호 대응되는 그루브가 형성되어 있는 제 1 극성을 갖는 기판과;
    상기 기판 상부면 및 하부면 각각에 형성되며, 상기 그루브 양측에 있는 기판 상부면 및 하부면의 일부가 노출되는 개구들을 갖는 제 1 과 2 절연막과;
    상기 개구들에 노출된 기판 상부면 및 하부면에 형성되며, 상기 제 1 극성과 다른 제 2 극성을 갖는 제 1 내지 4 확산층들과;
    상기 제 1 내지 4 확산층들 각각과 연결되고, 상호 이격되어 있으며, 상기 제 1 과 2 절연막 상부에 형성된 제 1 내지 4 전극들과;
    상기 제 1 과 2 전극들에 플립칩(Flip chip) 본딩되어 있는 제 1 발광 다이오드와;
    상기 제 3 과 4 전극들에 플립칩 본딩되어 있는 제 2 발광 다이오드와;
    상기 제 1 내지 4 전극들과 와이어로 본딩되거나 또는 솔더로 본딩되는 제 1 내지 4 패드 및 관통홀을 구비하는 인쇄회로기판을 포함하고,
    상기 관통홀은,
    상기 제 2 발광 다이오드에서 출사된 광이 상기 관통홀을 통하여 상기 인쇄회로기판의 하부로 방출되도록 상기 관통홀의 중심선이 상기 제 2 발광 다이오드의 중심선과 일치하도록 배치되는 발광 소자 패키지.
  2. 청구항 1에 있어서,
    상기 그루브 각각의 내부에 반사막(Reflective layer)이 더 형성되어 있는 것을 특징으로 하는 발광 소자 패키지.
  3. 청구항 1 또는 2에 있어서,
    상기 제 1과 2 발광 다이오드들을 감싸며 상기 그루브에 채워진 충진제가 더 구비되어 있는 것을 특징으로 하는 발광 소자 패키지.
  4. 청구항 3에 있어서,
    상기 충진제는,
    형광체(Phosphor)와 실리콘 젤(Silicon gel)의 혼합물, 에폭시(Epoxy) 및 실리콘 젤 중 하나인 것을 특징으로 하는 발광 소자 패키지.
  5. 청구항 1에 있어서,
    상기 그루브의 깊이는,
    상기 그루브에 실장된 발광 다이오드의 높이보다 큰 것을 특징으로 하는 발광 소자 패키지.
  6. 청구항 1에 있어서,
    상기 그루브의 측벽은,
    경사져 있는 것을 특징으로 하는 발광 소자 패키지.
  7. 청구항 1에 있어서,
    상기 제 1 확산층, 기판과 제 3 확산층으로 이루어져 하나의 제너 다이오드가 형성되고, 상기 제 2 확산층, 기판과 제 4 확산층으로 이루어져 다른 하나의 제너 다이오드가 형성되는 것을 특징으로 하는 발광 소자 패키지.
  8. 청구항 1에 있어서,
    상기 제 1 확산층과 기판, 기판과 제 3 확산층, 상기 제 2 확산층과 기판, 기판과 제 4 확산층 각각으로 이루어져 PN형 또는 NP형 제너 다이오드가 형성되는 것을 특징으로 하는 발광 소자 패키지.
  9. 청구항 1에 있어서,
    상기 제 1과 2 전극들은 인쇄회로기판 또는 글래스 기판에 형성된 전극패드에 와이어로 본딩되어 있고,
    상기 제 3과 4 전극들은 인쇄회로기판 또는 글래스 기판에 형성된 다른 전극패드에 솔더볼로 전기적으로 본딩되어 있는 것을 특징으로 하는 발광 소자 패키지.
  10. 삭제
  11. 제 1 극성을 갖는 기판 상부면 및 하부면에 상호 대응되는 그루브를 형성하는 단계와;
    상기 그루브 양측의 기판 상부면 및 하부면의 일부가 노출되는 개구들을 갖는 제 1 과 2 절연막을 상기 기판 상부면 및 하부면 각각에 형성하는 단계와;
    상기 개구들에 노출된 기판 상부면 및 하부면에 상기 제 1 극성과 다른 제 2 극성을 갖는 제 1 내지 4 확산층들을 형성하는 단계와;
    상기 제 1 내지 4 확산층들 각각과 연결되고, 상호 이격되어 있는 제 1 내지 4 전극들을 상기 제 1 과 2 절연막 상부에 형성하는 단계와;
    상기 제 1 과 2 전극들에 제 1 발광 다이오드를 플립칩(Flip chip) 본딩하고, 상기 제 3 과 4 전극들에 제 2 발광 다이오드를 플립칩 본딩하는 단계와;
    인쇄회로기판에 구비된 제 1 내지 4 패드를 상기 제 1 내지 4 전극들과 와이어로 본딩하거나 또는 솔더로 본딩하고, 상기 제 2 발광 다이오드에서 출사된 광이 상기 인쇄회로기판에 구비된 관통홀을 통하여 상기 인쇄회로기판의 하부로 방출되도록 상기 관통홀의 중심선을 상기 제 2 발광 다이오드의 중심선과 일치하도록 배치하는 단계로 구성된 발광 소자 패키지의 제조 방법.
  12. 청구항 11에 있어서,
    상기 제 1 내지 4 확산층들 각각과 연결되고, 상호 이격되어 있는 제 1 내지 4 전극들을 상기 제 1과 2 절연막 상부에 형성하는 단계와 상기 제 1과 2 전극들에 제 1 발광 다이오드를 플립칩(Flip chip) 본딩하고, 상기 제 3과 4 전극들에 제 2 발광 다이오드를 플립칩 본딩하는 단계 사이에,
    상기 그루브 각각의 내부에 반사막(Reflective layer)을 형성하는 공정이 더 구비된 것을 특징으로 하는 발광 소자 패키지의 제조 방법.
  13. 청구항 11 또는 12에 있어서,
    상기 제 1과 2 전극들에 제 1 발광 다이오드를 플립칩(Flip chip) 본딩하고, 상기 제 3과 4 전극들에 제 2 발광 다이오드를 플립칩 본딩하는 단계후에,
    상기 제 1과 2 발광 다이오드들을 감싸며 충진제를 상기 그루브에 채워 넣는 공정이 더 구비된 것을 특징으로 하는 발광 소자 패키지의 제조 방법.
KR20080105441A 2008-10-27 2008-10-27 발광 소자 패키지 및 그의 제조 방법 KR101510474B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR20080105441A KR101510474B1 (ko) 2008-10-27 2008-10-27 발광 소자 패키지 및 그의 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR20080105441A KR101510474B1 (ko) 2008-10-27 2008-10-27 발광 소자 패키지 및 그의 제조 방법

Publications (2)

Publication Number Publication Date
KR20100046558A KR20100046558A (ko) 2010-05-07
KR101510474B1 true KR101510474B1 (ko) 2015-04-08

Family

ID=42273798

Family Applications (1)

Application Number Title Priority Date Filing Date
KR20080105441A KR101510474B1 (ko) 2008-10-27 2008-10-27 발광 소자 패키지 및 그의 제조 방법

Country Status (1)

Country Link
KR (1) KR101510474B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20230029780A (ko) * 2020-06-15 2023-03-03 엘지전자 주식회사 반도체 발광소자 패키지 및 이를 포함하는 디스플레이 장치
CN114038985A (zh) * 2021-11-01 2022-02-11 上海天马微电子有限公司 一种显示面板、其制备方法及显示装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100854328B1 (ko) * 2006-07-07 2008-08-28 엘지전자 주식회사 발광 소자 패키지 및 그 제조방법
JP4742385B2 (ja) * 2004-07-09 2011-08-10 エルジー エレクトロニクス インコーポレイティド 発光素子実装用サブマウント基板及びその製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4742385B2 (ja) * 2004-07-09 2011-08-10 エルジー エレクトロニクス インコーポレイティド 発光素子実装用サブマウント基板及びその製造方法
KR100854328B1 (ko) * 2006-07-07 2008-08-28 엘지전자 주식회사 발광 소자 패키지 및 그 제조방법

Also Published As

Publication number Publication date
KR20100046558A (ko) 2010-05-07

Similar Documents

Publication Publication Date Title
KR101160037B1 (ko) 파워 표면 마운트 발광 다이 패키지
US8395170B2 (en) Light emitting device package and light unit having the same
KR100610650B1 (ko) 엘이디 패키지 및 그 제조방법
US8530925B2 (en) Light emitting device package and lighting system including the same
US7528422B2 (en) Package for a light emitting element with integrated electrostatic discharge protection
US7732829B2 (en) Optoelectronic device submount
US20080017876A1 (en) Si-substrate and structure of opto-electronic package having the same
KR100616680B1 (ko) 발광 다이오드 패키지 및 그 제조 방법
KR100646569B1 (ko) 발광 소자 패키지 및 그의 제조 방법
KR20090010445A (ko) 발광 소자 패키지 및 그 제조방법
KR100643471B1 (ko) 발광소자 패키지 및 그 제조방법
JP2008103401A (ja) 上下電極型発光ダイオード用パッケージおよび上下電極型発光ダイオード用パッケージの製造方法
JP2002324919A (ja) 発光ダイオードおよびその製造方法
KR101510474B1 (ko) 발광 소자 패키지 및 그의 제조 방법
KR100760075B1 (ko) 발광 소자 패키지 및 그의 제조 방법
KR100625600B1 (ko) 측면형 발광 다이오드의 패키지 구조 및 이에 대한제작방법
JP4908669B2 (ja) チップ型発光素子
KR101413367B1 (ko) 반도체 발광 소자 패키지 및 그의 제조 방법
KR100609969B1 (ko) 발광 소자 패키지 및 그의 제조 방법
KR100658936B1 (ko) 발광소자 패키지 및 그 제조방법
KR20110052937A (ko) 발광 소자 패키지
JP2002170997A (ja) 保護素子付半導体発光装置
KR20120119396A (ko) 발광소자 모듈 및 그의 제조방법
KR20220107384A (ko) 반도체 발광소자
JPH0645636A (ja) 受発光素子およびこれを利用した受発光装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
FPAY Annual fee payment

Payment date: 20180323

Year of fee payment: 4