JP3708319B2 - 半導体発光装置 - Google Patents
半導体発光装置 Download PDFInfo
- Publication number
- JP3708319B2 JP3708319B2 JP2179998A JP2179998A JP3708319B2 JP 3708319 B2 JP3708319 B2 JP 3708319B2 JP 2179998 A JP2179998 A JP 2179998A JP 2179998 A JP2179998 A JP 2179998A JP 3708319 B2 JP3708319 B2 JP 3708319B2
- Authority
- JP
- Japan
- Prior art keywords
- light emitting
- emitting element
- electrodes
- emitting device
- semiconductor light
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
Landscapes
- Led Devices (AREA)
- Led Device Packages (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、たとえば青色発光ダイオード等の光デバイスに利用される窒化ガリウム系化合物を利用したフリップチップ型の半導体発光装置に係り、特に配光性の向上を可能とした半導体発光装置及びその製造方法に関する。
【０００２】
【従来の技術】
ＧａＮ，ＧａＡｌＮ，ＩｎＧａＮ及びＩｎＡｌＧａＮ等の窒化ガリウム系化合物の半導体の製造では、その表面において半導体膜を成長させるための結晶基板として、一般的には絶縁性のサファイアが利用される。このサファイアのような絶縁性の結晶基板を用いる場合では、結晶基板側から電極を出すことができないので、半導体層に設けるｐ，ｎの電極は結晶基板と対向する側の一面に形成されることになる。
【０００３】
たとえば、ＧａＮ系化合物半導体を利用した発光素子は、絶縁性の基板としてサファイア基板を用いてその上面にｎ型層及びｐ型層を有機金属気相成長法によって積層形成し、ｐ型層の一部をエッチングしてｎ型層を露出させ、これらのｎ型層とｐ型層のそれぞれにｎ側電極及びｐ側電極を形成するというものがその基本的な構成である。そして、ｐ側電極を透明電極とした場合であれば、これらのｐ側及びｎ側の電極にそれぞれボンディングパッド部を形成して、リードフレームや基板にそれぞれワイヤボンディングされる。
【０００４】
一方、サファイア基板側から光を取り出すようにしたフリップチップ型の半導体発光素子では、ｐ側電極を透明電極としないままでこのｐ側及びｎ側の電極のそれぞれにマイクロバンプを形成し、これらのマイクロバンプを基板またはリードフレームのｐ側及びｎ側に接続する構成が採用されている。
【０００５】
図３はフリップチップ型の半導体発光素子を利用したＬＥＤランプの概略を示す縦断面図である。
【０００６】
図において、発光素子１は、絶縁性の透明なサファイア基板１ａの表面に、たとえばＧａＮバッファ層，ｎ型ＧａＮ層，ＩｎＧａＮ活性層，ｐ型ＡｌＧａＮ層及びｐ型ＧａＮ層を順に積層し、ＩｎＧａＮ活性層を発光層としたものである。そして、ｎ型ＧａＮ層の上面にｎ側電極２０が、及びｐ型ＧａＮ層の上面にはｐ側電極３０がそれぞれ蒸着法によって形成され、更にこれらのｎ側電極２０及びｐ側電極３０の上にはそれぞれマイクロバンプ４，５を形成している。
【０００７】
発光素子１を搭載するリードフレーム６のマウント部６ａには、発光素子１に外部から静電気が印加されないようにしてその破壊を防止するために、静電気保護素子としてツェナーダイオード７を設ける。このツェナーダイオード７は、導電性のＡｇペースト８によってマウント部６ａに接着固定され、その上面にはｐ側及びｎ側の電極７ａ，７ｂをそれぞれ形成したものである。
【０００８】
発光素子１は、サファイア基板１ａが上面を向く姿勢としてツェナーダイオード７の上に搭載され、ｎ側及びｐ側のマイクロバンプ４，５をそれぞれツェナーダイオード７の電極７ａ，７ｂに接合することによって電気的に導通させる。そして、リードフレーム６の上端部を含めて発光素子１の全体がエポキシ樹脂９によって封止され、図示の形状のＬＥＤランプが構成される。
【０００９】
発光素子１への通電があるときには、半導体積層膜中のＩｎＧａＮ活性層が発光層となり、この発光層からの光がサファイア基板１ａ及びｐ側電極３０の両方向へ向かう。そして、ｐ側電極３０を光透過しない反射型の積層膜としておくことにより、サファイア基板１ａの上面からの発光輝度を最大としてこの面を主光取出し面とすることができる。
【００１０】
このようなＬＥＤランプの製造においては、マイクロバンプ４，５と電極７ａ，７ｂとを電気的に導通させるとともに発光素子１をツェナーダイオード７の上に固定するため、たとえば導電性の接着剤を用いたり、超音波加熱圧着による接合が必要である。そして、超音波加熱圧着法による場合では、マイクロバンプ４，５の先端を電極７ａ，７ｂの表面に突き当てた状態として加熱及び荷重を加えた状態で超音波を印加し、これらの部材どうしの溶融固化による接合が行われる。
【００１１】
【発明が解決しようとする課題】
マイクロバンプ４，５の機能は、電極７ａ，７ｂとの導通接続だけでなく、発光素子１の下面とツェナーダイオード７の上面との間にクリアランスを持たせることにより、これらの発光素子１とツェナーダイオード７との間の短絡を防止することである。したがって、マイクロバンプ４，５は或る程度の高さ寸法を持つように形成することが必要であり、通常の場合では５０μｍ程度の長さが最適とされている。
【００１２】
ところが、マイクロバンプ４，５をｎ側電極２０及びｐ側電極３０に形成する方法は、Ａｕワイヤの先端を球状にしてこの部分を電極上に押圧し、超音波と熱で球状部をつぶしながら電極上に溶着させた後、Ａｕワイヤを引っ張ってその幹部で切断するというものであり、その成形方法からスタッドバンプと呼ばれることが多い。このようなスタッドバンプでは、たとえば蒸着法等による成膜方法とは異なって、高さ寸法すなわちｎ側及びｐ側の電極からの突き出し長さにばらつきを生じやすい。したがって、図３に示す発光素子１の例でも、マイクロバンプ４，５の長さが不揃いになってしまう恐れがある。
【００１３】
このようにマイクロバンプ４，５の長さが一様でないと、発光素子１をツェナーダイオード７の上に搭載して圧着接合したとき、発光素子１の姿勢が傾いてしまう。たとえば、マイクロバンプ４のほうが他方のマイクロバンプ５よりも短いと、発光素子１は右下がりの姿勢となってその発光層も同じ姿勢をとることになる。したがって、発光素子１の向きはマイクロバンプ４，５が揃っていないと、様々に変わってしまうことになり、多数のＬＥＤランプの配列によるパネル等の場合では、各発光素子１からの配光性に一様性がなくなり、表示画像に好ましくない影響を及ぼすことになる。
【００１４】
また、マイクロバンプ４，５自身は、発光素子１とツェナーダイオード７との間の短絡防止に十分貢献するが、各発光素子１のそれぞれについてこれらのマイクロバンプ４，５を形成する必要がある。したがって、ｎ側電極２０やｐ側電極３０を金属蒸着法によって成膜した一次製品に対して、マイクロバンプ４，５の付加という工程が必要となり、生産性及び歩留り向上の障害ともなる。
【００１５】
このように従来のマイクロバンプを用いる発光素子の搭載面側への接合構造では、発光素子の姿勢の乱れによる配光性の劣化を招くほか、マイクロバンプ形成用の高価なＡｕを消費してしまうという問題がある。
【００１６】
本発明において解決すべき課題は、発光素子の姿勢の均一化によって配光性を安定させるとともに成形工数も少なくして、生産性の向上が可能な半導体発光装置を提供することにある。
【００１７】
【課題を解決するための手段】
本発明は、基板またはリードフレーム等の基材の搭載面にフリップチップ型の半導体発光素子を搭載し、この半導体発光素子のｐ側及びｎ側の電極を搭載面側の対応する電極に導通接続し、前記搭載面側と反対側の面を主光取出し面とするＧａＮ系の半導体発光装置において、前記ｐ側及びｎ側の電極を、前記半導体発光素子のｐ型層及びｎ型層のそれぞれの表面に金属蒸着膜によって形成し、これらの電極の厚さによって半導体発光素子と搭載面及びその電極との間に短絡干渉がない隙間を形成可能としてなることを特徴とする。
【００１８】
このような構成では、マイクロバンプを形成しないまま、発光素子のｐ側及びｎ側の電極によってできる間隔を発光素子と搭載面側との間の短絡干渉の防止に利用でき、しかも電極は金属蒸着膜によって形成されるので、その肉厚を均一にして発光素子の姿勢を一様に揃えることができる。
【００１９】
また、本発明の製造方法は、ｐ側及びｎ側の電極を搭載面側の対応する電極に対して３００〜３５０℃の温度雰囲気で加熱圧着して半導体発光素子を搭載面に接合することを特徴とする。
【００２０】
この製造方法では、加熱温度を３００〜３５０℃とすることで、発光素子であるＧａＮ系ＬＥＤに対して、特性の劣化や外見上の変色等の異常を生じることなく電極間はＡｕ−Ｓｎの共晶により安定した接合を行うことができる。
【００２１】
【発明の実施の形態】
請求項１に記載の発明は、基板またはリードフレーム等の基材の搭載面にフリップチップ型の半導体発光素子を搭載し、この半導体発光素子のｐ側及びｎ側の電極を搭載面側の対応する電極に加熱圧着して導通接続し、前記搭載面側と反対側の面を主光取出し面とするＧａＮ系の半導体発光装置において、前記ｐ側及びｎ側の電極を、前記半導体発光素子のｐ型層及びｎ型層のそれぞれの表面にＴｉとＡｕとの積層膜とした金属蒸着膜によって形成し、前記ｐ側及びｎ側の電極の上端面が同一平面内に含まれ、かつ電極厚さを１０〜２０μｍとしてなるものであり、マイクロバンプを形成しないまま、発光素子のｐ側及びｎ側の電極によってできる間隔を発光素子と搭載面側との間の短絡干渉の防止に利用できるとともに、電極の肉厚を均一にして発光素子の姿勢を一様に揃えるという作用を有する。
【００２６】
以下に、本発明の実施の形態の具体例を図面を参照しながら説明する。
図１は本発明の一実施の形態による半導体発光装置の要部の拡大図、図２は発光素子の斜視図である。なお、発光素子はｎ側及びｐ側の電極の形状以外の構成は従来例のものと同じであってツェナーダイオードも同様であり、電極以外について同一部材には共通の符号で指示し、その詳細な説明は省略する。
【００２７】
図２において、発光素子１はサファイア基板１ａの上面にｎ型層１ｂ及びｐ型層１ｃを形成するとともに、これらのｎ型層１ｂ及びｐ型層１ｃの上面にはそれぞれｎ側電極２及びｐ側電極３を形成している。そして、ｐ型層１ｃの表面にはたとえばＮｉ，Ｐｔの積層膜またはＳｂ，Ｐｔの積層膜からなる銀白色の光反射膜１ｄを形成することにより、発光層からの光をこの光反射膜１ｄからサファイア基板１ａ方向に反射させるようにすることで、サファイア基板１ａの下面を主光取出し面とすることができる。
【００２８】
ｎ側電極２及びｐ側電極３は、たとえばＴｉとＡｕの合金を材料として蒸着法によって形成されたものであり、その高さ寸法は１０〜２０μｍ程度である。そして、サファイア基板１ａの底面を水平面上に位置させたとき、これらのｎ側及びｐ側の電極２，３の上端面の高さは正確に一致して同一平面内に含まれるように成形する。このような成形は、金属を用いた蒸着法であれば高い精度で可能であり、ｎ側及びｐ側の電極２，３の上端面を平滑で一様な平面として形成することができる。
【００２９】
ツェナーダイオード７の上面に形成するｐ側及びｎ側の電極７ａ，７ｂの金属材料としては、発光素子１のｎ側及びｐ側の電極２，３を加熱圧着法によって接合することから、ＡｕとＳｎの合金が好適である。この場合、ＡｕとＳｎの最適比率は、Ａｕ：Ｓｎ＝（３：９）〜（３：１１）程度であり、電極７ａ，７ｂの厚さは５μｍ程度とすることが好ましい。
【００３０】
発光素子１は、従来構造のものと同様に、サファイア基板１ａをマウント部６ａの搭載面と逆向きにして図１に示すようにツェナーダイオード７の上面に搭載される。このとき、ｎ側電極２及びｐ側電極３はツェナーダイオード７のｐ側及びｎ側の電極７ａ，７ｂに直に加熱圧着法によって接合される。
【００３１】
この加熱圧着による発光素子１のｎ側及びｐ側の電極２，３とツェナーダイオード７の電極７ａ，７ｂとの接合は、加熱温度が３００〜３５０℃の範囲であって加圧力は１０ｇ〜２０ｇ程度の範囲であればよい。このような条件であれば、ＡｕとＳｎの共晶がｎ側及びｐ側の電極２，３の表面で一様に進行するので、ｎ側及びｐ側の電極２，３の接合端面がたとえば円弧状の凸面等に変形することが防止され、発光素子１の姿勢が傾くことを防止できる。また、この温度範囲であれば、発光素子であるＧａＮ系ＬＥＤの特性が劣化することのない加熱圧着が可能である。
【００３２】
ここで、従来のＧａＮ系化合物半導体発光素子におけるｐ側及びｎ側の電極の厚さは１〜２μｍ程度であり、したがって本発明においてはｐ側及びｎ側の電極２，３の厚さは従来構造に比べると１０倍程度大きい。そして、従来例で示したマイクロバンプ４，５の厚さは約３０μｍ程度であって、発光素子１とツェナーダイオード７との間の間隔を保って短絡を防止するのに十分な厚みを持つ。
【００３３】
一方、本発明においては、ｎ側電極２を２０μｍの厚さ及びｐ側電極３を１０μｍの厚さとした場合、従来のマイクロバンプ４，５による隙間よりは小さいが、最小でｐ側電極３によって１０μｍの隙間を確保することができる。そして、この１０μｍ程度の隙間であれば、発光素子１とツェナーダイオード７との間の接触を避けることができ、短絡についての問題は生じない。
【００３４】
また、ＴｉとＡｕの合金を材料とする発光素子１のｎ側及びｐ側の電極２，３と、ＡｕとＳｎとの合金であるツェナーダイオード７の電極７ａ，７ｂとの加熱圧着であれば、３００℃〜３５０℃という比較的低温で均一にＡｕとＳｎの共晶による接合を行うことができるとともに、光反射膜１ｄとの接合もＴｉにより付着強度を強く保つことができる。
【００３５】
以上の構成において、発光素子１に金属蒸着法によって形成したｎ側及びｐ側の電極２，３は、ツェナーダイオード７との接合端面までの長さを高精度で製作できるので、電極７ａ，７ｂの表面に突き合わせして接合したとき、発光素子１の姿勢が傾くことが防止される。そして、ｎ側及びｐ側の電極２，３の接合端面も一様な平坦面として形成することで、電極７ａ，７ｂに対して適正な接合が可能となり、発光素子１の傾斜を更に一層効果的になくすことができる。
【００３６】
更に、加熱圧着による熱や圧力の負荷条件を、ｎ側及びｐ側の電極２，３の接合端面がたとえば突き出し方向に膨出変形することがない範囲に設定することで、これらの電極２，３の接合端の平坦度を高く維持できる。
【００３７】
したがって、発光素子１をツェナーダイオード７に対して正しい姿勢として接合でき、多数の発光素子１を配列するディスプレイパネルであっても、配光性に優れた鮮明な画像を再生することができる。
【００３８】
なお、以上の実施の形態では、発光素子をツェナーダイオードに搭載する例を示したが、リードフレームや基板に搭載する場合でも本発明が適用できることは無論である。
【００３９】
【発明の効果】
請求項１の発明では、肉厚としたｐ側及びｎ側の電極を干渉短絡防止のための隙間を形成するのに兼用するので、従来のようにマイクロバンプを形成する工程がなくなり、製造歩留りの向上が図れる。また、電極を金属蒸着膜によって形成するので、その肉厚及び接合端面の精度を高く維持することができ、発光素子の姿勢の乱れのないアセンブリが可能となる。
【００４０】
請求項２の発明では、ｐ側及びｎ側の電極の厚さを１０〜２０μｍとすることで、発光素子と搭載面側との間の短絡を確実に防止できる。
【００４１】
請求項３の発明では、ｐ側及びｎ側の電極の材料をＴｉとＡｕの積層膜とすることで、発光素子との付着強度及び基板またはリードフレーム側のＡｕとＳｎとの合金からなる電極と比較的低温で熱圧着が可能になり、製造上での歩留りの向上が図られる。
【００４２】
請求項４の発明では、静電気保護素子を備えることによって、静電耐圧が低いＧａＮ系の半導体発光素子の静電耐圧を上げることができ、過電流等による静電破壊が防止される。
【００４３】
請求項５の発明では、加熱温度を３００℃〜３５０℃とすることで、ＧａＮ系発光素子の特性を劣化させることなく、しかも電極間はＡｕ，Ｓｎの一様な共晶による安定した接合が得られる。
【図面の簡単な説明】
【図１】本発明の一実施の形態を示す図であって、マウント部上のツェナーダイオードに発光素子を加熱圧着した状態を示す図
【図２】発光素子の概要を示す斜視図
【図３】従来のフリップチップ型の発光素子を備えたＬＥＤランプの概略縦断面図
【符号の説明】
１ 発光素子
１ａ サファイア基板
１ｂ ｎ型層
１ｃ ｐ型層
１ｄ 光反射膜
２ ｎ側電極
３ ｐ側電極
４，５ マイクロバンプ
６ リードフレーム
６ａ マウント部
７ ツェナーダイオード
７ａ，７ｂ 電極
８ Ａｇペースト
９ エポキシ樹脂
【発明の属する技術分野】
本発明は、たとえば青色発光ダイオード等の光デバイスに利用される窒化ガリウム系化合物を利用したフリップチップ型の半導体発光装置に係り、特に配光性の向上を可能とした半導体発光装置及びその製造方法に関する。
【０００２】
【従来の技術】
ＧａＮ，ＧａＡｌＮ，ＩｎＧａＮ及びＩｎＡｌＧａＮ等の窒化ガリウム系化合物の半導体の製造では、その表面において半導体膜を成長させるための結晶基板として、一般的には絶縁性のサファイアが利用される。このサファイアのような絶縁性の結晶基板を用いる場合では、結晶基板側から電極を出すことができないので、半導体層に設けるｐ，ｎの電極は結晶基板と対向する側の一面に形成されることになる。
【０００３】
たとえば、ＧａＮ系化合物半導体を利用した発光素子は、絶縁性の基板としてサファイア基板を用いてその上面にｎ型層及びｐ型層を有機金属気相成長法によって積層形成し、ｐ型層の一部をエッチングしてｎ型層を露出させ、これらのｎ型層とｐ型層のそれぞれにｎ側電極及びｐ側電極を形成するというものがその基本的な構成である。そして、ｐ側電極を透明電極とした場合であれば、これらのｐ側及びｎ側の電極にそれぞれボンディングパッド部を形成して、リードフレームや基板にそれぞれワイヤボンディングされる。
【０００４】
一方、サファイア基板側から光を取り出すようにしたフリップチップ型の半導体発光素子では、ｐ側電極を透明電極としないままでこのｐ側及びｎ側の電極のそれぞれにマイクロバンプを形成し、これらのマイクロバンプを基板またはリードフレームのｐ側及びｎ側に接続する構成が採用されている。
【０００５】
図３はフリップチップ型の半導体発光素子を利用したＬＥＤランプの概略を示す縦断面図である。
【０００６】
図において、発光素子１は、絶縁性の透明なサファイア基板１ａの表面に、たとえばＧａＮバッファ層，ｎ型ＧａＮ層，ＩｎＧａＮ活性層，ｐ型ＡｌＧａＮ層及びｐ型ＧａＮ層を順に積層し、ＩｎＧａＮ活性層を発光層としたものである。そして、ｎ型ＧａＮ層の上面にｎ側電極２０が、及びｐ型ＧａＮ層の上面にはｐ側電極３０がそれぞれ蒸着法によって形成され、更にこれらのｎ側電極２０及びｐ側電極３０の上にはそれぞれマイクロバンプ４，５を形成している。
【０００７】
発光素子１を搭載するリードフレーム６のマウント部６ａには、発光素子１に外部から静電気が印加されないようにしてその破壊を防止するために、静電気保護素子としてツェナーダイオード７を設ける。このツェナーダイオード７は、導電性のＡｇペースト８によってマウント部６ａに接着固定され、その上面にはｐ側及びｎ側の電極７ａ，７ｂをそれぞれ形成したものである。
【０００８】
発光素子１は、サファイア基板１ａが上面を向く姿勢としてツェナーダイオード７の上に搭載され、ｎ側及びｐ側のマイクロバンプ４，５をそれぞれツェナーダイオード７の電極７ａ，７ｂに接合することによって電気的に導通させる。そして、リードフレーム６の上端部を含めて発光素子１の全体がエポキシ樹脂９によって封止され、図示の形状のＬＥＤランプが構成される。
【０００９】
発光素子１への通電があるときには、半導体積層膜中のＩｎＧａＮ活性層が発光層となり、この発光層からの光がサファイア基板１ａ及びｐ側電極３０の両方向へ向かう。そして、ｐ側電極３０を光透過しない反射型の積層膜としておくことにより、サファイア基板１ａの上面からの発光輝度を最大としてこの面を主光取出し面とすることができる。
【００１０】
このようなＬＥＤランプの製造においては、マイクロバンプ４，５と電極７ａ，７ｂとを電気的に導通させるとともに発光素子１をツェナーダイオード７の上に固定するため、たとえば導電性の接着剤を用いたり、超音波加熱圧着による接合が必要である。そして、超音波加熱圧着法による場合では、マイクロバンプ４，５の先端を電極７ａ，７ｂの表面に突き当てた状態として加熱及び荷重を加えた状態で超音波を印加し、これらの部材どうしの溶融固化による接合が行われる。
【００１１】
【発明が解決しようとする課題】
マイクロバンプ４，５の機能は、電極７ａ，７ｂとの導通接続だけでなく、発光素子１の下面とツェナーダイオード７の上面との間にクリアランスを持たせることにより、これらの発光素子１とツェナーダイオード７との間の短絡を防止することである。したがって、マイクロバンプ４，５は或る程度の高さ寸法を持つように形成することが必要であり、通常の場合では５０μｍ程度の長さが最適とされている。
【００１２】
ところが、マイクロバンプ４，５をｎ側電極２０及びｐ側電極３０に形成する方法は、Ａｕワイヤの先端を球状にしてこの部分を電極上に押圧し、超音波と熱で球状部をつぶしながら電極上に溶着させた後、Ａｕワイヤを引っ張ってその幹部で切断するというものであり、その成形方法からスタッドバンプと呼ばれることが多い。このようなスタッドバンプでは、たとえば蒸着法等による成膜方法とは異なって、高さ寸法すなわちｎ側及びｐ側の電極からの突き出し長さにばらつきを生じやすい。したがって、図３に示す発光素子１の例でも、マイクロバンプ４，５の長さが不揃いになってしまう恐れがある。
【００１３】
このようにマイクロバンプ４，５の長さが一様でないと、発光素子１をツェナーダイオード７の上に搭載して圧着接合したとき、発光素子１の姿勢が傾いてしまう。たとえば、マイクロバンプ４のほうが他方のマイクロバンプ５よりも短いと、発光素子１は右下がりの姿勢となってその発光層も同じ姿勢をとることになる。したがって、発光素子１の向きはマイクロバンプ４，５が揃っていないと、様々に変わってしまうことになり、多数のＬＥＤランプの配列によるパネル等の場合では、各発光素子１からの配光性に一様性がなくなり、表示画像に好ましくない影響を及ぼすことになる。
【００１４】
また、マイクロバンプ４，５自身は、発光素子１とツェナーダイオード７との間の短絡防止に十分貢献するが、各発光素子１のそれぞれについてこれらのマイクロバンプ４，５を形成する必要がある。したがって、ｎ側電極２０やｐ側電極３０を金属蒸着法によって成膜した一次製品に対して、マイクロバンプ４，５の付加という工程が必要となり、生産性及び歩留り向上の障害ともなる。
【００１５】
このように従来のマイクロバンプを用いる発光素子の搭載面側への接合構造では、発光素子の姿勢の乱れによる配光性の劣化を招くほか、マイクロバンプ形成用の高価なＡｕを消費してしまうという問題がある。
【００１６】
本発明において解決すべき課題は、発光素子の姿勢の均一化によって配光性を安定させるとともに成形工数も少なくして、生産性の向上が可能な半導体発光装置を提供することにある。
【００１７】
【課題を解決するための手段】
本発明は、基板またはリードフレーム等の基材の搭載面にフリップチップ型の半導体発光素子を搭載し、この半導体発光素子のｐ側及びｎ側の電極を搭載面側の対応する電極に導通接続し、前記搭載面側と反対側の面を主光取出し面とするＧａＮ系の半導体発光装置において、前記ｐ側及びｎ側の電極を、前記半導体発光素子のｐ型層及びｎ型層のそれぞれの表面に金属蒸着膜によって形成し、これらの電極の厚さによって半導体発光素子と搭載面及びその電極との間に短絡干渉がない隙間を形成可能としてなることを特徴とする。
【００１８】
このような構成では、マイクロバンプを形成しないまま、発光素子のｐ側及びｎ側の電極によってできる間隔を発光素子と搭載面側との間の短絡干渉の防止に利用でき、しかも電極は金属蒸着膜によって形成されるので、その肉厚を均一にして発光素子の姿勢を一様に揃えることができる。
【００１９】
また、本発明の製造方法は、ｐ側及びｎ側の電極を搭載面側の対応する電極に対して３００〜３５０℃の温度雰囲気で加熱圧着して半導体発光素子を搭載面に接合することを特徴とする。
【００２０】
この製造方法では、加熱温度を３００〜３５０℃とすることで、発光素子であるＧａＮ系ＬＥＤに対して、特性の劣化や外見上の変色等の異常を生じることなく電極間はＡｕ−Ｓｎの共晶により安定した接合を行うことができる。
【００２１】
【発明の実施の形態】
請求項１に記載の発明は、基板またはリードフレーム等の基材の搭載面にフリップチップ型の半導体発光素子を搭載し、この半導体発光素子のｐ側及びｎ側の電極を搭載面側の対応する電極に加熱圧着して導通接続し、前記搭載面側と反対側の面を主光取出し面とするＧａＮ系の半導体発光装置において、前記ｐ側及びｎ側の電極を、前記半導体発光素子のｐ型層及びｎ型層のそれぞれの表面にＴｉとＡｕとの積層膜とした金属蒸着膜によって形成し、前記ｐ側及びｎ側の電極の上端面が同一平面内に含まれ、かつ電極厚さを１０〜２０μｍとしてなるものであり、マイクロバンプを形成しないまま、発光素子のｐ側及びｎ側の電極によってできる間隔を発光素子と搭載面側との間の短絡干渉の防止に利用できるとともに、電極の肉厚を均一にして発光素子の姿勢を一様に揃えるという作用を有する。
【００２６】
以下に、本発明の実施の形態の具体例を図面を参照しながら説明する。
図１は本発明の一実施の形態による半導体発光装置の要部の拡大図、図２は発光素子の斜視図である。なお、発光素子はｎ側及びｐ側の電極の形状以外の構成は従来例のものと同じであってツェナーダイオードも同様であり、電極以外について同一部材には共通の符号で指示し、その詳細な説明は省略する。
【００２７】
図２において、発光素子１はサファイア基板１ａの上面にｎ型層１ｂ及びｐ型層１ｃを形成するとともに、これらのｎ型層１ｂ及びｐ型層１ｃの上面にはそれぞれｎ側電極２及びｐ側電極３を形成している。そして、ｐ型層１ｃの表面にはたとえばＮｉ，Ｐｔの積層膜またはＳｂ，Ｐｔの積層膜からなる銀白色の光反射膜１ｄを形成することにより、発光層からの光をこの光反射膜１ｄからサファイア基板１ａ方向に反射させるようにすることで、サファイア基板１ａの下面を主光取出し面とすることができる。
【００２８】
ｎ側電極２及びｐ側電極３は、たとえばＴｉとＡｕの合金を材料として蒸着法によって形成されたものであり、その高さ寸法は１０〜２０μｍ程度である。そして、サファイア基板１ａの底面を水平面上に位置させたとき、これらのｎ側及びｐ側の電極２，３の上端面の高さは正確に一致して同一平面内に含まれるように成形する。このような成形は、金属を用いた蒸着法であれば高い精度で可能であり、ｎ側及びｐ側の電極２，３の上端面を平滑で一様な平面として形成することができる。
【００２９】
ツェナーダイオード７の上面に形成するｐ側及びｎ側の電極７ａ，７ｂの金属材料としては、発光素子１のｎ側及びｐ側の電極２，３を加熱圧着法によって接合することから、ＡｕとＳｎの合金が好適である。この場合、ＡｕとＳｎの最適比率は、Ａｕ：Ｓｎ＝（３：９）〜（３：１１）程度であり、電極７ａ，７ｂの厚さは５μｍ程度とすることが好ましい。
【００３０】
発光素子１は、従来構造のものと同様に、サファイア基板１ａをマウント部６ａの搭載面と逆向きにして図１に示すようにツェナーダイオード７の上面に搭載される。このとき、ｎ側電極２及びｐ側電極３はツェナーダイオード７のｐ側及びｎ側の電極７ａ，７ｂに直に加熱圧着法によって接合される。
【００３１】
この加熱圧着による発光素子１のｎ側及びｐ側の電極２，３とツェナーダイオード７の電極７ａ，７ｂとの接合は、加熱温度が３００〜３５０℃の範囲であって加圧力は１０ｇ〜２０ｇ程度の範囲であればよい。このような条件であれば、ＡｕとＳｎの共晶がｎ側及びｐ側の電極２，３の表面で一様に進行するので、ｎ側及びｐ側の電極２，３の接合端面がたとえば円弧状の凸面等に変形することが防止され、発光素子１の姿勢が傾くことを防止できる。また、この温度範囲であれば、発光素子であるＧａＮ系ＬＥＤの特性が劣化することのない加熱圧着が可能である。
【００３２】
ここで、従来のＧａＮ系化合物半導体発光素子におけるｐ側及びｎ側の電極の厚さは１〜２μｍ程度であり、したがって本発明においてはｐ側及びｎ側の電極２，３の厚さは従来構造に比べると１０倍程度大きい。そして、従来例で示したマイクロバンプ４，５の厚さは約３０μｍ程度であって、発光素子１とツェナーダイオード７との間の間隔を保って短絡を防止するのに十分な厚みを持つ。
【００３３】
一方、本発明においては、ｎ側電極２を２０μｍの厚さ及びｐ側電極３を１０μｍの厚さとした場合、従来のマイクロバンプ４，５による隙間よりは小さいが、最小でｐ側電極３によって１０μｍの隙間を確保することができる。そして、この１０μｍ程度の隙間であれば、発光素子１とツェナーダイオード７との間の接触を避けることができ、短絡についての問題は生じない。
【００３４】
また、ＴｉとＡｕの合金を材料とする発光素子１のｎ側及びｐ側の電極２，３と、ＡｕとＳｎとの合金であるツェナーダイオード７の電極７ａ，７ｂとの加熱圧着であれば、３００℃〜３５０℃という比較的低温で均一にＡｕとＳｎの共晶による接合を行うことができるとともに、光反射膜１ｄとの接合もＴｉにより付着強度を強く保つことができる。
【００３５】
以上の構成において、発光素子１に金属蒸着法によって形成したｎ側及びｐ側の電極２，３は、ツェナーダイオード７との接合端面までの長さを高精度で製作できるので、電極７ａ，７ｂの表面に突き合わせして接合したとき、発光素子１の姿勢が傾くことが防止される。そして、ｎ側及びｐ側の電極２，３の接合端面も一様な平坦面として形成することで、電極７ａ，７ｂに対して適正な接合が可能となり、発光素子１の傾斜を更に一層効果的になくすことができる。
【００３６】
更に、加熱圧着による熱や圧力の負荷条件を、ｎ側及びｐ側の電極２，３の接合端面がたとえば突き出し方向に膨出変形することがない範囲に設定することで、これらの電極２，３の接合端の平坦度を高く維持できる。
【００３７】
したがって、発光素子１をツェナーダイオード７に対して正しい姿勢として接合でき、多数の発光素子１を配列するディスプレイパネルであっても、配光性に優れた鮮明な画像を再生することができる。
【００３８】
なお、以上の実施の形態では、発光素子をツェナーダイオードに搭載する例を示したが、リードフレームや基板に搭載する場合でも本発明が適用できることは無論である。
【００３９】
【発明の効果】
請求項１の発明では、肉厚としたｐ側及びｎ側の電極を干渉短絡防止のための隙間を形成するのに兼用するので、従来のようにマイクロバンプを形成する工程がなくなり、製造歩留りの向上が図れる。また、電極を金属蒸着膜によって形成するので、その肉厚及び接合端面の精度を高く維持することができ、発光素子の姿勢の乱れのないアセンブリが可能となる。
【００４０】
請求項２の発明では、ｐ側及びｎ側の電極の厚さを１０〜２０μｍとすることで、発光素子と搭載面側との間の短絡を確実に防止できる。
【００４１】
請求項３の発明では、ｐ側及びｎ側の電極の材料をＴｉとＡｕの積層膜とすることで、発光素子との付着強度及び基板またはリードフレーム側のＡｕとＳｎとの合金からなる電極と比較的低温で熱圧着が可能になり、製造上での歩留りの向上が図られる。
【００４２】
請求項４の発明では、静電気保護素子を備えることによって、静電耐圧が低いＧａＮ系の半導体発光素子の静電耐圧を上げることができ、過電流等による静電破壊が防止される。
【００４３】
請求項５の発明では、加熱温度を３００℃〜３５０℃とすることで、ＧａＮ系発光素子の特性を劣化させることなく、しかも電極間はＡｕ，Ｓｎの一様な共晶による安定した接合が得られる。
【図面の簡単な説明】
【図１】本発明の一実施の形態を示す図であって、マウント部上のツェナーダイオードに発光素子を加熱圧着した状態を示す図
【図２】発光素子の概要を示す斜視図
【図３】従来のフリップチップ型の発光素子を備えたＬＥＤランプの概略縦断面図
【符号の説明】
１ 発光素子
１ａ サファイア基板
１ｂ ｎ型層
１ｃ ｐ型層
１ｄ 光反射膜
２ ｎ側電極
３ ｐ側電極
４，５ マイクロバンプ
６ リードフレーム
６ａ マウント部
７ ツェナーダイオード
７ａ，７ｂ 電極
８ Ａｇペースト
９ エポキシ樹脂
Claims (1)
- 基板またはリードフレーム等の基材の搭載面にフリップチップ型の半導体発光素子を搭載し、この半導体発光素子のｐ側及びｎ側の電極を搭載面側の対応する電極に加熱圧着して導通接続し、前記搭載面側と反対側の面を主光取出し面とするＧａＮ系の半導体発光装置において、前記ｐ側及びｎ側の電極を、前記半導体発光素子のｐ型層及びｎ型層のそれぞれの表面にＴｉとＡｕとの積層膜とした金属蒸着膜によって形成し、前記ｐ側及びｎ側の電極の上端面が同一平面内に含まれ、かつ電極厚さを１０〜２０μｍとしてなる半導体発光装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2179998A JP3708319B2 (ja) | 1998-02-03 | 1998-02-03 | 半導体発光装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2179998A JP3708319B2 (ja) | 1998-02-03 | 1998-02-03 | 半導体発光装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11220167A JPH11220167A (ja) | 1999-08-10 |
| JP3708319B2 true JP3708319B2 (ja) | 2005-10-19 |
Family
ID=12065111
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2179998A Expired - Fee Related JP3708319B2 (ja) | 1998-02-03 | 1998-02-03 | 半導体発光装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3708319B2 (ja) |
Families Citing this family (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4050482B2 (ja) | 2001-04-23 | 2008-02-20 | 豊田合成株式会社 | 半導体発光装置 |
| JP4180576B2 (ja) * | 2001-08-09 | 2008-11-12 | 松下電器産業株式会社 | Ｌｅｄ照明装置およびカード型ｌｅｄ照明光源 |
| KR100447413B1 (ko) * | 2001-12-26 | 2004-09-04 | 엘지이노텍 주식회사 | 반도체 발광장치 |
| JP4317697B2 (ja) | 2003-01-30 | 2009-08-19 | パナソニック株式会社 | 光半導体ベアチップ、プリント配線板、照明ユニットおよび照明装置 |
| CN100414722C (zh) * | 2003-12-09 | 2008-08-27 | 中国科学院半导体研究所 | 利用倒装焊技术制作氮化镓基发光二极管管芯的方法 |
| CN100449797C (zh) * | 2003-12-12 | 2009-01-07 | 中国科学院半导体研究所 | 倒装焊技术制作氮化镓基发光二极管管芯的方法 |
| US7495261B2 (en) | 2004-03-18 | 2009-02-24 | Showa Denko K.K. | Group III nitride semiconductor light-emitting device and method of producing the same |
| US7462861B2 (en) | 2004-04-28 | 2008-12-09 | Cree, Inc. | LED bonding structures and methods of fabricating LED bonding structures |
| US7417220B2 (en) | 2004-09-09 | 2008-08-26 | Toyoda Gosei Co., Ltd. | Solid state device and light-emitting element |
| KR100845855B1 (ko) | 2006-12-07 | 2008-07-14 | 엘지전자 주식회사 | 발광 소자 패키지 및 그 제조방법 |
| KR100896282B1 (ko) * | 2007-11-01 | 2009-05-08 | 엘지전자 주식회사 | 발광 소자 패키지 및 그 제조방법 |
| US8202741B2 (en) * | 2009-03-04 | 2012-06-19 | Koninklijke Philips Electronics N.V. | Method of bonding a semiconductor device using a compliant bonding structure |
-
1998
- 1998-02-03 JP JP2179998A patent/JP3708319B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH11220167A (ja) | 1999-08-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7605403B2 (en) | Semiconductor light-emitting device and fabrication method of the same | |
| JP5513707B2 (ja) | 半導体発光デバイスの相互接続 | |
| JP3643225B2 (ja) | 光半導体チップ | |
| JP3627822B2 (ja) | 半導体発光素子、およびその製造方法 | |
| US9443903B2 (en) | Low temperature high strength metal stack for die attachment | |
| US20070145403A1 (en) | Luminescent device and method for manufacturing the same | |
| JP3896704B2 (ja) | ＧａＮ系化合物半導体発光素子 | |
| JP2013033969A (ja) | Ｌｅｄ接着構造及びｌｅｄ接着構造の製造方法 | |
| JP3708319B2 (ja) | 半導体発光装置 | |
| JP2003110148A (ja) | 半導体発光装置 | |
| JP2010027768A (ja) | 発光装置及び発光装置の製造方法 | |
| JP2001223391A (ja) | 発光ダイオードの形成方法 | |
| JPH1140857A (ja) | 半導体発光素子 | |
| JP2002324919A (ja) | 発光ダイオードおよびその製造方法 | |
| JP3428440B2 (ja) | 半導体発光装置及びこれを備えた表示装置構造 | |
| JP3911839B2 (ja) | 半導体発光装置 | |
| JP2002057374A (ja) | 半導体発光装置 | |
| JP2004221186A (ja) | 半導体発光装置 | |
| JPH11121797A (ja) | チップ型半導体発光装置 | |
| JPH11354848A (ja) | 半導体発光装置 | |
| JP2001028459A (ja) | 発光装置およびその製造方法 | |
| JPH11251645A (ja) | 半導体発光装置 | |
| JP2000012898A (ja) | 半導体発光装置 | |
| JPH11177131A (ja) | 半導体発光素子チップおよびそのマウント方法 | |
| JP2000174348A (ja) | 半導体発光装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040527 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050322 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050520 |
|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20050627 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050712 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050803 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080812 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090812 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090812 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100812 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110812 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110812 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120812 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130812 Year of fee payment: 8 |
|
| LAPS | Cancellation because of no payment of annual fees |