JPH11354848A - 半導体発光装置 - Google Patents
半導体発光装置Info
- Publication number
- JPH11354848A JPH11354848A JP16171498A JP16171498A JPH11354848A JP H11354848 A JPH11354848 A JP H11354848A JP 16171498 A JP16171498 A JP 16171498A JP 16171498 A JP16171498 A JP 16171498A JP H11354848 A JPH11354848 A JP H11354848A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor light
- light emitting
- electrode
- bump
- emitting device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
Abstract
(57)【要約】
【課題】 発光素子と静電気保護用等のサブマウント素
子とにより素子を複合化するに際してバンプとの接合性
がよく素子機能にも影響を及ぼすことのない半導体発光
装置の提供。 【解決手段】 半導体発光素子１に予め形成したｐ側及
びｎ側のバンプ５，４を、静電気保護用のツェナーダイ
オード６の電極６ｃ，６ｂに融解・溶着を利用して導通
接合させる半導体発光装置において、バンプ４，５と電
極６ｃ，６ｂとを、その共晶組成の合金の共晶温度が少
なくともＡｕよりも低い異種の金属材料とする。また、
ツェナーダイオード６側にバンプを予め形成しておき、
これに発光素子１のｎ側及びｐ側の電極２，３を接合す
る構成としてもよい。
子とにより素子を複合化するに際してバンプとの接合性
がよく素子機能にも影響を及ぼすことのない半導体発光
装置の提供。 【解決手段】 半導体発光素子１に予め形成したｐ側及
びｎ側のバンプ５，４を、静電気保護用のツェナーダイ
オード６の電極６ｃ，６ｂに融解・溶着を利用して導通
接合させる半導体発光装置において、バンプ４，５と電
極６ｃ，６ｂとを、その共晶組成の合金の共晶温度が少
なくともＡｕよりも低い異種の金属材料とする。また、
ツェナーダイオード６側にバンプを予め形成しておき、
これに発光素子１のｎ側及びｐ側の電極２，３を接合す
る構成としてもよい。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体発光素子を
たとえば静電耐圧向上のための保護素子等のサブマウン
ト素子と複合素子化した半導体発光装置に係り、特に半
導体発光素子とサブマウント素子との間の導通接続のア
センブリを最適に改善した半導体発光装置に関する。
たとえば静電耐圧向上のための保護素子等のサブマウン
ト素子と複合素子化した半導体発光装置に係り、特に半
導体発光素子とサブマウント素子との間の導通接続のア
センブリを最適に改善した半導体発光装置に関する。
【０００２】
【従来の技術】青色発光の発光ダイオード（以下、「Ｌ
ＥＤ」と記す）は、近年になってＧａＮ系化合物半導体
を材料とすることで、高輝度の製品が得られるようにな
った。そして、既に高輝度化が達成されている赤及び緑
のＬＥＤとの組み合わせを１ドットとしたフルカラー発
光のディスプレイの開発が急速に進んでいる。
ＥＤ」と記す）は、近年になってＧａＮ系化合物半導体
を材料とすることで、高輝度の製品が得られるようにな
った。そして、既に高輝度化が達成されている赤及び緑
のＬＥＤとの組み合わせを１ドットとしたフルカラー発
光のディスプレイの開発が急速に進んでいる。
【０００３】ＧａＮ系化合物半導体を利用したＬＥＤ
は、結晶を成長させるための基板として絶縁性のサファ
イアが一般に用いられ、この基板の表面にバッファ層を
介してｎ型ＧａＮ層，ＩｎＧａＮ層，ｐ型ＡｌＧａＮ層
及びｐ型ＧａＮ層をそれぞれ積層し、ＩｎＧａＮ層を活
性層としたものである。そして、ｐ型ＧａＮ層，ｐ型Ａ
ｌＧａＮ層及びＩｎＧａＮ層の一部をエッチングしてｎ
型ＧａＮ層が露出した部分の表面にはｎ側電極を及びｐ
型ＧａＮ層の表面にはｐ側電極がそれぞれ形成される。
これらのｎ側及びｐ側の電極は、たとえばＡｕやＡｌ等
を材料として金属蒸着法によって得られるものである。
は、結晶を成長させるための基板として絶縁性のサファ
イアが一般に用いられ、この基板の表面にバッファ層を
介してｎ型ＧａＮ層，ＩｎＧａＮ層，ｐ型ＡｌＧａＮ層
及びｐ型ＧａＮ層をそれぞれ積層し、ＩｎＧａＮ層を活
性層としたものである。そして、ｐ型ＧａＮ層，ｐ型Ａ
ｌＧａＮ層及びＩｎＧａＮ層の一部をエッチングしてｎ
型ＧａＮ層が露出した部分の表面にはｎ側電極を及びｐ
型ＧａＮ層の表面にはｐ側電極がそれぞれ形成される。
これらのｎ側及びｐ側の電極は、たとえばＡｕやＡｌ等
を材料として金属蒸着法によって得られるものである。
【０００４】このように絶縁性のサファイアを基板とす
るものでは、ｎ側及びｐ側の電極はそれぞれ基板と反対
側の面に形成される。このため、たとえばＬＥＤランプ
等のリードフレームのマウント部に搭載するものでは、
基板を接着材（導電性または絶縁性のいずれでもよ
い。）によりマウント部に固定してｎ側及びｐ側の電極
をたとえばＡｕワイヤによってボンディングするアセン
ブリとなる。
るものでは、ｎ側及びｐ側の電極はそれぞれ基板と反対
側の面に形成される。このため、たとえばＬＥＤランプ
等のリードフレームのマウント部に搭載するものでは、
基板を接着材（導電性または絶縁性のいずれでもよ
い。）によりマウント部に固定してｎ側及びｐ側の電極
をたとえばＡｕワイヤによってボンディングするアセン
ブリとなる。
【０００５】また、サファイアは透明基板であることか
ら、ＩｎＧａＮ層の発光域からの光を基板側から取り出
すこともできる。したがって、発光素子を上下反転して
基板を発光方向に向けた姿勢とし、ｎ側及びｐ側の電極
をそれぞれリードフレームに導通させるようにしたいわ
ゆるフリップチップ型とすることもできる。
ら、ＩｎＧａＮ層の発光域からの光を基板側から取り出
すこともできる。したがって、発光素子を上下反転して
基板を発光方向に向けた姿勢とし、ｎ側及びｐ側の電極
をそれぞれリードフレームに導通させるようにしたいわ
ゆるフリップチップ型とすることもできる。
【０００６】このフリップチップ型とする場合には、ワ
イヤレスボンディングによってリードフレームに接合す
るので、ｎ側及びｐ側の電極のそれぞれにバンプを形成
し、超音波振動等によりこのバンプを加熱溶融して導通
させるアセンブリとなる。
イヤレスボンディングによってリードフレームに接合す
るので、ｎ側及びｐ側の電極のそれぞれにバンプを形成
し、超音波振動等によりこのバンプを加熱溶融して導通
させるアセンブリとなる。
【０００７】一方、ＧａＮ系化合物半導体を利用する発
光素子では、材料の誘電率εの物理定数や素子構造に起
因して、その静電耐圧が比較的低いことが知られてい
る。たとえば、ＬＥＤランプと静電気がチャージされた
コンデンサとを対向させて両者間に放電を生じさせたと
き、順方向でおよそ１００Ｖの静電圧で、逆方向ではお
よそ３０Ｖの静電圧で破壊されてしまう。
光素子では、材料の誘電率εの物理定数や素子構造に起
因して、その静電耐圧が比較的低いことが知られてい
る。たとえば、ＬＥＤランプと静電気がチャージされた
コンデンサとを対向させて両者間に放電を生じさせたと
き、順方向でおよそ１００Ｖの静電圧で、逆方向ではお
よそ３０Ｖの静電圧で破壊されてしまう。
【０００８】これに対し、発光素子１の破壊を防止する
ためには、Ｓｉダイオードを利用した静電気保護素子を
備えることが有効である。この静電気保護素子は、本願
出願人が先に提案して特願平９−１８７８２号として既
に出願した明細書及び図面に記載のものが適用できる。
これは、ｎ型のシリコン基板６ａを基材としたＳｉダイ
オードを発光素子１と逆極性の関係になるように導通を
とりながら接続する構成としたものである。
ためには、Ｓｉダイオードを利用した静電気保護素子を
備えることが有効である。この静電気保護素子は、本願
出願人が先に提案して特願平９−１８７８２号として既
に出願した明細書及び図面に記載のものが適用できる。
これは、ｎ型のシリコン基板６ａを基材としたＳｉダイ
オードを発光素子１と逆極性の関係になるように導通を
とりながら接続する構成としたものである。
【０００９】図２は先の出願に係る明細書及び図面に記
載の静電気保護素子を備えた青色発光のＬＥＤランプの
構成例を示す縦断面図である。
載の静電気保護素子を備えた青色発光のＬＥＤランプの
構成例を示す縦断面図である。
【００１０】図２において、フリップチップ型の発光素
子１はサファイア基板１ａを上向きの姿勢としてその上
面を主光取出し面とし、先に説明したようにサファイア
基板１ａの表面（図においては下面側）にｎ型ＧａＮ層
及びｐ型ＧａＮ層を積層したものである。そして、ｎ型
ＧａＮ層及びｐ型ＧａＮ層のそれぞれにｎ側電極２及び
ｐ側電極３を設け、これらのｎ側及びｐ側の電極２，３
にバンプ４，５がメッキバンプ又はスタッドバンプの形
で形成されている。
子１はサファイア基板１ａを上向きの姿勢としてその上
面を主光取出し面とし、先に説明したようにサファイア
基板１ａの表面（図においては下面側）にｎ型ＧａＮ層
及びｐ型ＧａＮ層を積層したものである。そして、ｎ型
ＧａＮ層及びｐ型ＧａＮ層のそれぞれにｎ側電極２及び
ｐ側電極３を設け、これらのｎ側及びｐ側の電極２，３
にバンプ４，５がメッキバンプ又はスタッドバンプの形
で形成されている。
【００１１】リードフレーム１０には一方のリード１０
ａの上端にパラボラ状のマウント部１０ｃを形成し、こ
のマウント部１０ｃの上にＳｉダイオードとしてツェナ
ー電圧Ｖｚをたとえば１０Ｖ程度に設定されたツェナー
ダイオード６を静電気保護素子として搭載し、更にこの
ツェナーダイオード６の上面に発光素子１が搭載されて
いる。そして、ツェナーダイオード６のｐ側の電極とリ
ード１０ｂとの間にワイヤ１１をボンディングするとと
もに、リードフレーム１０の上端部を含む全体をエポキ
シ樹脂１２によって封止することにより、ＬＥＤランプ
型の発光装置が得られる。
ａの上端にパラボラ状のマウント部１０ｃを形成し、こ
のマウント部１０ｃの上にＳｉダイオードとしてツェナ
ー電圧Ｖｚをたとえば１０Ｖ程度に設定されたツェナー
ダイオード６を静電気保護素子として搭載し、更にこの
ツェナーダイオード６の上面に発光素子１が搭載されて
いる。そして、ツェナーダイオード６のｐ側の電極とリ
ード１０ｂとの間にワイヤ１１をボンディングするとと
もに、リードフレーム１０の上端部を含む全体をエポキ
シ樹脂１２によって封止することにより、ＬＥＤランプ
型の発光装置が得られる。
【００１２】ツェナーダイオード６は、ｎ型シリコン基
板を素材としたもので、図において右端側に偏った位置
の上面側から不純物イオンを注入して拡散させて、ｐ型
半導体領域を部分的に形成したものである。そして、ｎ
型半導体領域に相当する部分にｎ側電極６ｂ及び不純物
イオンの注入によって拡散形成したｐ型半導体領域に相
当する部分にｐ側電極６ｃをそれぞれ形成し、更に下面
にはリード１０ａと電気的に導通させるためのｎ電極６
ｄを設けている。ここで、発光素子１の静電保護のため
の抵抗成分は、ｎ側電極６ｂとｎ電極６ｄとの間の抵抗
である。
板を素材としたもので、図において右端側に偏った位置
の上面側から不純物イオンを注入して拡散させて、ｐ型
半導体領域を部分的に形成したものである。そして、ｎ
型半導体領域に相当する部分にｎ側電極６ｂ及び不純物
イオンの注入によって拡散形成したｐ型半導体領域に相
当する部分にｐ側電極６ｃをそれぞれ形成し、更に下面
にはリード１０ａと電気的に導通させるためのｎ電極６
ｄを設けている。ここで、発光素子１の静電保護のため
の抵抗成分は、ｎ側電極６ｂとｎ電極６ｄとの間の抵抗
である。
【００１３】ツェナーダイオード６のｎ側電極６ｂは発
光素子１のｐ側電極３にマイクロバンプ５を介して接続
され、ｐ側電極６ｃはｎ側電極２にマイクロバンプ４を
介して接続され、発光素子１とツェナーダイオード６と
は逆極性によって接続されている。そして、ｐ側電極６
ｃの一部はリード１０ｂとの間に接続するワイヤ１１の
ボンディングパッドとし、ｐ側電極６ｃとリード１０ｂ
との間が導通接続される。
光素子１のｐ側電極３にマイクロバンプ５を介して接続
され、ｐ側電極６ｃはｎ側電極２にマイクロバンプ４を
介して接続され、発光素子１とツェナーダイオード６と
は逆極性によって接続されている。そして、ｐ側電極６
ｃの一部はリード１０ｂとの間に接続するワイヤ１１の
ボンディングパッドとし、ｐ側電極６ｃとリード１０ｂ
との間が導通接続される。
【００１４】このようなツェナーダイオード６を静電気
保護素子として備えることで、発光素子１の順方向に対
しては、ツェナーダイオード６の抵抗成分Ｒが保護抵抗
として働くとともに、ツェナー降伏電圧以上の電圧によ
って開くバイパスにより過電流が逃がされる。また、発
光素子１の逆方向に対しては、ツェナーダイオード６の
順方向の特性によるバイパスによって過電流が逃がされ
る。したがって、リード１０ａ，１０ｂからの過電流が
発光素子１に流れるのを防止でき、これによって発光素
子１の破壊が防止できる。
保護素子として備えることで、発光素子１の順方向に対
しては、ツェナーダイオード６の抵抗成分Ｒが保護抵抗
として働くとともに、ツェナー降伏電圧以上の電圧によ
って開くバイパスにより過電流が逃がされる。また、発
光素子１の逆方向に対しては、ツェナーダイオード６の
順方向の特性によるバイパスによって過電流が逃がされ
る。したがって、リード１０ａ，１０ｂからの過電流が
発光素子１に流れるのを防止でき、これによって発光素
子１の破壊が防止できる。
【００１５】
【発明が解決しようとする課題】半導体発光素子や半導
体ＩＣの製造分野においては、電極の表面の材料として
一般的にＡｕやＡｌが従来から広く利用されている。た
とえば、図２に示した例のｎ側電極２やｐ側電極３もこ
れらのＡｕやＡｌを金属蒸着法によって形成することが
できる。
体ＩＣの製造分野においては、電極の表面の材料として
一般的にＡｕやＡｌが従来から広く利用されている。た
とえば、図２に示した例のｎ側電極２やｐ側電極３もこ
れらのＡｕやＡｌを金属蒸着法によって形成することが
できる。
【００１６】Ａｕは他の金属との接合性や導電性及び耐
食性がよくしかもワイヤ状の細線への加工もしやすいこ
とや、酸化膜が形成されにくくて安定性が高いことか
ら、電極材料として最適とされている。また、Ａｌは電
気及び熱の伝導度がＣｕに次いで高くて塑性加工性が良
好であることや、反応性の高い金属であるにもかかわら
ず表面に生成される酸化被膜がち密で丈夫なので耐食性
も高くなるという理由から、電極材料として広く使用さ
れている。たとえば、図２に示したツェナーダイオード
６と複合素子化する場合や、フリップチップ型としてリ
ードフレームや基板の上に搭載する場合に形成するバン
プ（マイクロバンプ）４，５についても、同様にＡｕや
Ａｌが使用される。
食性がよくしかもワイヤ状の細線への加工もしやすいこ
とや、酸化膜が形成されにくくて安定性が高いことか
ら、電極材料として最適とされている。また、Ａｌは電
気及び熱の伝導度がＣｕに次いで高くて塑性加工性が良
好であることや、反応性の高い金属であるにもかかわら
ず表面に生成される酸化被膜がち密で丈夫なので耐食性
も高くなるという理由から、電極材料として広く使用さ
れている。たとえば、図２に示したツェナーダイオード
６と複合素子化する場合や、フリップチップ型としてリ
ードフレームや基板の上に搭載する場合に形成するバン
プ（マイクロバンプ）４，５についても、同様にＡｕや
Ａｌが使用される。
【００１７】一方、図２のようにツェナーダイオード６
の上に発光素子１を搭載して複合素子化する場合、バン
プ４，５を予め発光素子１のｎ側及びｐ側の電極２，３
に接合したものを用意しておき、これらのバンプ４，５
をツェナーダイオード６のｐ側及びｎ側の電極６ｃ，６
ｂに接合する工程となる。そして、バンプ４，５は、発
光素子１を介して加えられる超音波振動や加熱・加圧に
よって自身と相手の電極６ｃ，６ｂとを溶融することに
よって接合される。すなわち、バンプ４，５とツェナー
ダイオード６側の電極との間で、互いの金属の融解とそ
の後の冷却によって硬化接合される。
の上に発光素子１を搭載して複合素子化する場合、バン
プ４，５を予め発光素子１のｎ側及びｐ側の電極２，３
に接合したものを用意しておき、これらのバンプ４，５
をツェナーダイオード６のｐ側及びｎ側の電極６ｃ，６
ｂに接合する工程となる。そして、バンプ４，５は、発
光素子１を介して加えられる超音波振動や加熱・加圧に
よって自身と相手の電極６ｃ，６ｂとを溶融することに
よって接合される。すなわち、バンプ４，５とツェナー
ダイオード６側の電極との間で、互いの金属の融解とそ
の後の冷却によって硬化接合される。
【００１８】ここで、発光素子１がウエハー状態にある
ときに予め接合されるバンプ４，５をＡｕとし、ツェナ
ーダイオードのｐ側及びｎ側の電極６ｃ，６ｂもＡｕと
した場合を考える。先に述べたように、バンプ４，５と
ｐ側及びｎ側の電極６ｃ，６ｂとは超音波振動や加熱・
加圧の負荷によって融解し、その後の冷却によって硬化
接合される。ところが、Ａｕの融点は１０６３℃であっ
てかなりの高温であり、バンプ４，５と電極６ｃ，６ｂ
を融解させるための超音波振動や加熱・加圧の負荷もそ
れに伴って大きくする必要がある。
ときに予め接合されるバンプ４，５をＡｕとし、ツェナ
ーダイオードのｐ側及びｎ側の電極６ｃ，６ｂもＡｕと
した場合を考える。先に述べたように、バンプ４，５と
ｐ側及びｎ側の電極６ｃ，６ｂとは超音波振動や加熱・
加圧の負荷によって融解し、その後の冷却によって硬化
接合される。ところが、Ａｕの融点は１０６３℃であっ
てかなりの高温であり、バンプ４，５と電極６ｃ，６ｂ
を融解させるための超音波振動や加熱・加圧の負荷もそ
れに伴って大きくする必要がある。
【００１９】このようにＡｕの融解による接合のために
は、発光素子１及びツェナーダイオード６に与える機械
的な負荷も大きくなり、発光素子１やツェナーダイオー
ド６に与える機械的なダメージも増加する。また、振動
負荷等が不足してＡｕの融解が十分でないままに終わる
と、電極どうしの間の接合強度が弱いまま製品化され
る。この場合、接合面に剥離を生じやすくなり、断線事
故を発生することにもなる。
は、発光素子１及びツェナーダイオード６に与える機械
的な負荷も大きくなり、発光素子１やツェナーダイオー
ド６に与える機械的なダメージも増加する。また、振動
負荷等が不足してＡｕの融解が十分でないままに終わる
と、電極どうしの間の接合強度が弱いまま製品化され
る。この場合、接合面に剥離を生じやすくなり、断線事
故を発生することにもなる。
【００２０】また、このような接合工程での問題は、ツ
ェナーダイオード側の２つの電極にバンプ４，５を形成
し、バンプ４，５を発光素子１のｎ側及びｐ側の電極
２，３に接合する場合でも同様である。
ェナーダイオード側の２つの電極にバンプ４，５を形成
し、バンプ４，５を発光素子１のｎ側及びｐ側の電極
２，３に接合する場合でも同様である。
【００２１】このように、バンプ４，５と発光素子１の
ｎ側及びｐ側の電極２，３及びツェナーダイオード６の
ｎ側及びｐ側の電極６ｂ，６ｃがＡｕどうしであると、
発光素子１にもツェナーダイオード６にも強い機械的な
負荷が同時に加わるので、機能ダメージすなわち発光素
子１の発光機能やツェナーダイオード６の静電気保護機
能へのダメージを伴いやすくなり、製品の歩留りに大き
く影響する。また、接合強度も不十分に陥りやすいの
で、断線の恐れもあり、製品の信頼性を低下させること
にもなる。
ｎ側及びｐ側の電極２，３及びツェナーダイオード６の
ｎ側及びｐ側の電極６ｂ，６ｃがＡｕどうしであると、
発光素子１にもツェナーダイオード６にも強い機械的な
負荷が同時に加わるので、機能ダメージすなわち発光素
子１の発光機能やツェナーダイオード６の静電気保護機
能へのダメージを伴いやすくなり、製品の歩留りに大き
く影響する。また、接合強度も不十分に陥りやすいの
で、断線の恐れもあり、製品の信頼性を低下させること
にもなる。
【００２２】本発明において解決すべき課題は、発光素
子と静電気保護用等のサブマウント素子とにより素子を
複合化するに際してバンプとの接合性がよく素子機能に
も影響を及ぼすことのない半導体発光装置を提供するこ
とにある。
子と静電気保護用等のサブマウント素子とにより素子を
複合化するに際してバンプとの接合性がよく素子機能に
も影響を及ぼすことのない半導体発光装置を提供するこ
とにある。
【００２３】
【課題を解決するための手段】本発明は、ｐ側及びｎ側
の電極のそれぞれにバンプを形成した半導体発光素子
と、前記バンプに接合される２つの電極を形成した補助
機能用のサブマウント素子とを備え、前記バンプと前記
サブマウント素子の電極の融解・溶着を利用して導通接
合させた複合化素子を含む半導体発光装置であって、前
記バンプと前記サブマウント素子の電極とを、その共晶
組成の合金の共晶温度が少なくともＡｕよりも低い異種
の金属材料としてなることを特徴とする。
の電極のそれぞれにバンプを形成した半導体発光素子
と、前記バンプに接合される２つの電極を形成した補助
機能用のサブマウント素子とを備え、前記バンプと前記
サブマウント素子の電極の融解・溶着を利用して導通接
合させた複合化素子を含む半導体発光装置であって、前
記バンプと前記サブマウント素子の電極とを、その共晶
組成の合金の共晶温度が少なくともＡｕよりも低い異種
の金属材料としてなることを特徴とする。
【００２４】この構成によれば、発光素子側のバンプと
サブマウント素子側の電極の金属材料の共晶組成の合金
の共晶温度を低くする操作によって、たとえば超音波振
動や加熱・加圧による機械的な負荷を大きくしなくて
も、バンプと電極の融解及び溶着が確実に実行される。
サブマウント素子側の電極の金属材料の共晶組成の合金
の共晶温度を低くする操作によって、たとえば超音波振
動や加熱・加圧による機械的な負荷を大きくしなくて
も、バンプと電極の融解及び溶着が確実に実行される。
【００２５】また、バンプとサブマウント素子側の電極
をいずれもＡｌとしたものでは、Ａｌの融解温度がＡｕ
よりも格段に低いので、加熱・加圧による機械的な負荷
を小さくした接合が可能となる。
をいずれもＡｌとしたものでは、Ａｌの融解温度がＡｕ
よりも格段に低いので、加熱・加圧による機械的な負荷
を小さくした接合が可能となる。
【００２６】
【発明の実施の形態】請求項１に記載の発明は、ｐ側及
びｎ側の電極のそれぞれにバンプを形成した半導体発光
素子と、前記バンプに接合される２つの電極を形成した
補助機能用のサブマウント素子とを備え、前記バンプと
前記サブマウント素子の電極の融解・溶着を利用して導
通接合させた複合化素子を含む半導体発光装置であっ
て、前記バンプと前記サブマウント素子の電極とを、そ
の共晶組成の合金の共晶温度が少なくともＡｕよりも低
い異種の金属材料としてなるものであり、半導体発光素
子のバンプとサブマウント素子の電極の接合のためのた
とえば超音波振動や加熱・加圧による機械的な負荷を大
きくしなくても、バンプと電極との融解及び溶着ができ
るという作用を有する。
びｎ側の電極のそれぞれにバンプを形成した半導体発光
素子と、前記バンプに接合される２つの電極を形成した
補助機能用のサブマウント素子とを備え、前記バンプと
前記サブマウント素子の電極の融解・溶着を利用して導
通接合させた複合化素子を含む半導体発光装置であっ
て、前記バンプと前記サブマウント素子の電極とを、そ
の共晶組成の合金の共晶温度が少なくともＡｕよりも低
い異種の金属材料としてなるものであり、半導体発光素
子のバンプとサブマウント素子の電極の接合のためのた
とえば超音波振動や加熱・加圧による機械的な負荷を大
きくしなくても、バンプと電極との融解及び溶着ができ
るという作用を有する。
【００２７】請求項２に記載の発明は、前記バンプがＡ
ｕまたはその合金であるとき、前記サブマウント素子の
電極をＡｌまたはその合金としてなる請求項１記載の半
導体発光装置であり、融点の高いＡｕと融点の低いＡｌ
との共晶組成の合金の共晶温度を低くできるので、電極
接合のための機械的な負荷を大きくしなくても、バンプ
と電極との融解及び溶着が確実に得られるという作用を
有する。
ｕまたはその合金であるとき、前記サブマウント素子の
電極をＡｌまたはその合金としてなる請求項１記載の半
導体発光装置であり、融点の高いＡｕと融点の低いＡｌ
との共晶組成の合金の共晶温度を低くできるので、電極
接合のための機械的な負荷を大きくしなくても、バンプ
と電極との融解及び溶着が確実に得られるという作用を
有する。
【００２８】請求項３に記載の発明は、前記バンプがＡ
ｌまたはその合金であるとき、前記サブマウント素子の
電極をＡｕまたはその合金としてなる請求項１記載の半
導体発光装置であり、請求項２に記載の発明による場合
と同様に、融点の高いＡｕと融点の低いＡｌとの共晶組
成の合金の共晶温度を低くできるので、電極接合のため
の機械的な負荷を大きくしなくても、バンプと電極との
融解及び溶着が確実に得られるという作用を有する。
ｌまたはその合金であるとき、前記サブマウント素子の
電極をＡｕまたはその合金としてなる請求項１記載の半
導体発光装置であり、請求項２に記載の発明による場合
と同様に、融点の高いＡｕと融点の低いＡｌとの共晶組
成の合金の共晶温度を低くできるので、電極接合のため
の機械的な負荷を大きくしなくても、バンプと電極との
融解及び溶着が確実に得られるという作用を有する。
【００２９】請求項４に記載の発明は、ｐ側及びｎ側の
電極のそれぞれにバンプを形成した半導体発光素子と、
前記バンプに接合される２つの電極を形成した補助機能
用のサブマウント素子とを備え、前記バンプと前記サブ
マウント素子の電極の融解・溶着を利用して導通接合さ
せた複合化素子を含む半導体発光装置であって、前記バ
ンプと前記サブマウント素子の電極とを、Ａｌまたはそ
の合金の金属材料としてなる半導体発光装置であり、融
点の低いＡｌを電極とすることによって、電極接合のた
めの機械的な負荷を大きくしなくても、バンプと電極と
の融解及び溶着が確実に得られるという作用を有する。
電極のそれぞれにバンプを形成した半導体発光素子と、
前記バンプに接合される２つの電極を形成した補助機能
用のサブマウント素子とを備え、前記バンプと前記サブ
マウント素子の電極の融解・溶着を利用して導通接合さ
せた複合化素子を含む半導体発光装置であって、前記バ
ンプと前記サブマウント素子の電極とを、Ａｌまたはそ
の合金の金属材料としてなる半導体発光装置であり、融
点の低いＡｌを電極とすることによって、電極接合のた
めの機械的な負荷を大きくしなくても、バンプと電極と
の融解及び溶着が確実に得られるという作用を有する。
【００３０】請求項５に記載の発明は、同じ面側の２つ
の電極のそれぞれにバンプを形成した補助機能用のサブ
マウント素子と、前記バンプに接合されるｐ側及びｎ側
の電極を形成した半導体発光素子とを備え、前記バンプ
と前記半導体発光素子の電極の融解・溶着を利用して導
通接続させた複合素子を含む半導体発光装置であって、
前記バンプと前記半導体発光素子の電極とを、その共晶
組成の合金の共晶温度が少なくともＡｕよりも低い異種
の金属材料としてなる半導体発光装置であり、サブマウ
ント素子のバンプと半導体発光素子のｐ側及びｎ側の電
極の接合のためのたとえば超音波振動や加熱・加圧によ
る機械的な負荷を大きくしなくても、バンプと電極との
融解及び溶着ができるという作用を有する。
の電極のそれぞれにバンプを形成した補助機能用のサブ
マウント素子と、前記バンプに接合されるｐ側及びｎ側
の電極を形成した半導体発光素子とを備え、前記バンプ
と前記半導体発光素子の電極の融解・溶着を利用して導
通接続させた複合素子を含む半導体発光装置であって、
前記バンプと前記半導体発光素子の電極とを、その共晶
組成の合金の共晶温度が少なくともＡｕよりも低い異種
の金属材料としてなる半導体発光装置であり、サブマウ
ント素子のバンプと半導体発光素子のｐ側及びｎ側の電
極の接合のためのたとえば超音波振動や加熱・加圧によ
る機械的な負荷を大きくしなくても、バンプと電極との
融解及び溶着ができるという作用を有する。
【００３１】請求項６に記載の発明は、前記バンプがＡ
ｕまたはその合金であるとき、前記半導体発光素子の電
極をＡｌまたはその合金としてなる請求項５記載の半導
体発光装置であり、融点の高いＡｕと融点の低いＡｌと
の共晶組成の合金の共晶温度を低くできるので、サブマ
ウント素子のバンプと発光素子の電極の接合のための機
械的な負荷を大きくしなくても、バンプと発光素子の電
極どうしの融解及び溶着が確実に得られるという作用を
有する。
ｕまたはその合金であるとき、前記半導体発光素子の電
極をＡｌまたはその合金としてなる請求項５記載の半導
体発光装置であり、融点の高いＡｕと融点の低いＡｌと
の共晶組成の合金の共晶温度を低くできるので、サブマ
ウント素子のバンプと発光素子の電極の接合のための機
械的な負荷を大きくしなくても、バンプと発光素子の電
極どうしの融解及び溶着が確実に得られるという作用を
有する。
【００３２】請求項７に記載の発明は、前記バンプがＡ
ｌまたはその合金であるとき、前記半導体発光素子の電
極をＡｕまたはその合金としてなる請求項５記載の半導
体発光装置であり、融点の高いＡｕと融点の低いＡｌと
の共晶組成の合金の共晶温度を低くできるので、サブマ
ウント素子のバンプと発光素子の電極の接合のための機
械的な負荷を大きくしなくても、バンプと発光素子の電
極どうしの融解及び溶着が確実に得られるという作用を
有する。
ｌまたはその合金であるとき、前記半導体発光素子の電
極をＡｕまたはその合金としてなる請求項５記載の半導
体発光装置であり、融点の高いＡｕと融点の低いＡｌと
の共晶組成の合金の共晶温度を低くできるので、サブマ
ウント素子のバンプと発光素子の電極の接合のための機
械的な負荷を大きくしなくても、バンプと発光素子の電
極どうしの融解及び溶着が確実に得られるという作用を
有する。
【００３３】請求項８に記載の発明は、同じ面側の２つ
の電極のそれぞれにバンプを形成した補助機能用のサブ
マウント素子と、前記バンプに接合されるｐ側及びｎ側
の電極を形成した半導体発光素子とを備え、前記バンプ
と前記半導体発光素子の電極の融解・溶着を利用して導
通接続させた複合素子を含む半導体発光装置であって、
前記バンプと前記半導体発光素子の電極とを、Ａｌまた
はその合金の金属材料としてなる半導体発光装置であ
り、サブマウント素子のバンプと半導体発光素子の電極
を融点の低いＡｌとすることによって、電極接合のため
の機械的負荷を大きくしなくても、バンプと電極との融
解及び溶着が確実に得られるという作用を有する。
の電極のそれぞれにバンプを形成した補助機能用のサブ
マウント素子と、前記バンプに接合されるｐ側及びｎ側
の電極を形成した半導体発光素子とを備え、前記バンプ
と前記半導体発光素子の電極の融解・溶着を利用して導
通接続させた複合素子を含む半導体発光装置であって、
前記バンプと前記半導体発光素子の電極とを、Ａｌまた
はその合金の金属材料としてなる半導体発光装置であ
り、サブマウント素子のバンプと半導体発光素子の電極
を融点の低いＡｌとすることによって、電極接合のため
の機械的負荷を大きくしなくても、バンプと電極との融
解及び溶着が確実に得られるという作用を有する。
【００３４】請求項９に記載の発明は、前記半導体発光
素子はＧａＮ系化合物半導体による素子であり、前記サ
ブマウント素子は前記半導体発光素子の静電耐圧を補償
する静電気保護素子としてなる請求項１から８のいずれ
かに記載の半導体発光装置であり、静電耐圧が低いＧａ
Ｎ系化合物半導体を利用する発光素子の静電破壊を防止
できるという作用を有する。
素子はＧａＮ系化合物半導体による素子であり、前記サ
ブマウント素子は前記半導体発光素子の静電耐圧を補償
する静電気保護素子としてなる請求項１から８のいずれ
かに記載の半導体発光装置であり、静電耐圧が低いＧａ
Ｎ系化合物半導体を利用する発光素子の静電破壊を防止
できるという作用を有する。
【００３５】以下に、本発明の実施の形態の具体例を図
面を参照しながら説明する。図１は図２に示した発光素
子及びツェナーダイオードの要部を示す拡大図である。
なお、図２で説明した同じ部材については共通の符号で
指示しその詳細な説明は省略する。
面を参照しながら説明する。図１は図２に示した発光素
子及びツェナーダイオードの要部を示す拡大図である。
なお、図２で説明した同じ部材については共通の符号で
指示しその詳細な説明は省略する。
【００３６】本発明においては、バンプ４，５はＡｕま
たはＡｕの合金であり、これらに接合されるツェナーダ
イオード６のｐ側及びｎ側の電極６ｃ，６ｂはＡｌまた
はＡｌの合金を素材としたものである。そして、バンプ
４，５とツェナーダイオード６の電極６ｃ，６ｂとは、
従来例と同様に超音波振動の負荷や加熱・加圧の操作に
よって融解して冷却後に硬化接合される。
たはＡｕの合金であり、これらに接合されるツェナーダ
イオード６のｐ側及びｎ側の電極６ｃ，６ｂはＡｌまた
はＡｌの合金を素材としたものである。そして、バンプ
４，５とツェナーダイオード６の電極６ｃ，６ｂとは、
従来例と同様に超音波振動の負荷や加熱・加圧の操作に
よって融解して冷却後に硬化接合される。
【００３７】ここで、Ａｕの融点が１０６３℃であるの
に対してＡｌの融点は６６０℃であり、Ａｌのほうが相
対的にかなり低い。したがって、Ａｕのバンプ４，５を
ｐ側及びｎ側の電極６ｃ，６ｂに接合するときには、Ａ
ｕとこれよりも融点の低いＡｌとの２成分系の合金の共
晶組成による融解となり、ＡｕとＡｌとの組成によって
決まる共晶温度で共晶反応が起こる。この共晶温度はＡ
ｕの融点よりも当然低く、共晶温度でＡｕとＡｌの固溶
体が同時に晶出し、これらの固溶体が微細な結晶粒とな
って密に混ざり合ったものとなる。
に対してＡｌの融点は６６０℃であり、Ａｌのほうが相
対的にかなり低い。したがって、Ａｕのバンプ４，５を
ｐ側及びｎ側の電極６ｃ，６ｂに接合するときには、Ａ
ｕとこれよりも融点の低いＡｌとの２成分系の合金の共
晶組成による融解となり、ＡｕとＡｌとの組成によって
決まる共晶温度で共晶反応が起こる。この共晶温度はＡ
ｕの融点よりも当然低く、共晶温度でＡｕとＡｌの固溶
体が同時に晶出し、これらの固溶体が微細な結晶粒とな
って密に混ざり合ったものとなる。
【００３８】このようなＡｕとＡｌとの共晶反応を利用
することによって、バンプ４，５をツェナーダイオード
６のｐ側及びｎ側の電極６ｃ，６ｂに安定して接合する
ことができ、接合不良による断線等が抑えられる。ま
た、超音波振動や加熱・加圧操作の工程においても、共
晶組成の合金であればＡｕとＡｌの合金中で最も低い温
度で融解するので、Ａｕの融解温度に比べて格段に低い
融解温度での操作ができる。したがって、超音波振動や
加熱・加圧操作の機械的な負荷や熱的な負荷を小さくす
ることができ、発光素子１及びツェナーダイオード６の
機能にダメージを与えることもない。
することによって、バンプ４，５をツェナーダイオード
６のｐ側及びｎ側の電極６ｃ，６ｂに安定して接合する
ことができ、接合不良による断線等が抑えられる。ま
た、超音波振動や加熱・加圧操作の工程においても、共
晶組成の合金であればＡｕとＡｌの合金中で最も低い温
度で融解するので、Ａｕの融解温度に比べて格段に低い
融解温度での操作ができる。したがって、超音波振動や
加熱・加圧操作の機械的な負荷や熱的な負荷を小さくす
ることができ、発光素子１及びツェナーダイオード６の
機能にダメージを与えることもない。
【００３９】また、以上の例とは逆に、バンプ４，５を
ＡｌまたはＡｌ合金とし、ツェナーダイオード６のｎ側
及びｐ側の電極６ｂ，６ｃをＡｕまたはＡｕの合金とし
てもよい。この場合でも、先の例と同様に、ＡｕとＡｌ
の共晶によって低い融解温度で安定した接合が可能であ
る。
ＡｌまたはＡｌ合金とし、ツェナーダイオード６のｎ側
及びｐ側の電極６ｂ，６ｃをＡｕまたはＡｕの合金とし
てもよい。この場合でも、先の例と同様に、ＡｕとＡｌ
の共晶によって低い融解温度で安定した接合が可能であ
る。
【００４０】なお、バンプ４，５とｎ側及びｐ側の電極
６ｂ，６ｃをＡｕとＡｌとの組み合わせに代えて、Ａｕ
とＳｎとの組み合わせとしてもよい。Ｓｎの融点は２３
２℃であってＡｌの融点よりも低いので、Ａｕとの共晶
温度を更に下げることができ、接合の際に必要な融解の
ための熱負荷も小さくできる。しかしながら、ＡｕとＳ
ｎとの共晶合金は一般的に脆性が小さくなるため、Ａｕ
とＡｌとの組み合わせとすることが好ましい。
６ｂ，６ｃをＡｕとＡｌとの組み合わせに代えて、Ａｕ
とＳｎとの組み合わせとしてもよい。Ｓｎの融点は２３
２℃であってＡｌの融点よりも低いので、Ａｕとの共晶
温度を更に下げることができ、接合の際に必要な融解の
ための熱負荷も小さくできる。しかしながら、ＡｕとＳ
ｎとの共晶合金は一般的に脆性が小さくなるため、Ａｕ
とＡｌとの組み合わせとすることが好ましい。
【００４１】更に、バンプ４，５及びツェナーダイオー
ド６のｎ側及びｐ側の電極６ｂ，６ｃを全てＡｌまたは
Ａｌの合金としてもよい。この場合では、異種金属の共
晶を利用した接合ではないが、Ａｌの融点は６６０℃で
あってＡｕの融点１０６３℃よりも格段に低い。このた
め、超音波振動や加熱・加圧の負荷はＡｕどうしの接合
に比べて緩やかな操作で済ませることができ、発光素子
１及びツェナーダイオード６に対する機械的負荷が抑え
られる。したがって、これらの発光素子１及びツェナー
ダイオード６の機械的ダメージを防ぐことができ、製品
歩留りの向上が可能である。
ド６のｎ側及びｐ側の電極６ｂ，６ｃを全てＡｌまたは
Ａｌの合金としてもよい。この場合では、異種金属の共
晶を利用した接合ではないが、Ａｌの融点は６６０℃で
あってＡｕの融点１０６３℃よりも格段に低い。このた
め、超音波振動や加熱・加圧の負荷はＡｕどうしの接合
に比べて緩やかな操作で済ませることができ、発光素子
１及びツェナーダイオード６に対する機械的負荷が抑え
られる。したがって、これらの発光素子１及びツェナー
ダイオード６の機械的ダメージを防ぐことができ、製品
歩留りの向上が可能である。
【００４２】ここで、図１の例では、ウエハー状態にあ
る発光素子１のｎ側電極２及びｐ側電極３のそれぞれに
バンプ４，５を予め形成しておき、発光素子１をツェナ
ーダイオード６の搭載するときに、バンプ４，５をｐ側
電極６ｃとｎ側電極６ｂに接合するというものであっ
た。これに対し、ツェナーダイオード６がウエハー状態
にあるときにそのｐ側電極６ｃとｎ側電極６ｂのそれぞ
れにバンプをスタッド方式によって予め形成しておき、
これに発光素子１を搭載してｎ側電極２とｐ側電極３に
接合する構成としてもよい。
る発光素子１のｎ側電極２及びｐ側電極３のそれぞれに
バンプ４，５を予め形成しておき、発光素子１をツェナ
ーダイオード６の搭載するときに、バンプ４，５をｐ側
電極６ｃとｎ側電極６ｂに接合するというものであっ
た。これに対し、ツェナーダイオード６がウエハー状態
にあるときにそのｐ側電極６ｃとｎ側電極６ｂのそれぞ
れにバンプをスタッド方式によって予め形成しておき、
これに発光素子１を搭載してｎ側電極２とｐ側電極３に
接合する構成としてもよい。
【００４３】すなわち、本願の請求項５から請求項８に
記載の発明は、このようにツェナーダイオード６側に予
めバンプを形成して、発光素子１のｎ側及びｐ側の電極
２，３に接合する構成を要件とするものである。そし
て、このような構成においても、電極どうしの材料の特
定の組み合わせは先に示した例のものと全く同様であ
り、ツェナーダイオード６の上に発光素子１を搭載して
ツェナーダイオード６側のバンプに発光素子１のｎ側及
びｐ側の電極２，３を接合する際の機械的負荷を小さく
したアセンブリが可能である。なお、ツェナーダイオー
ド６の上に発光素子１を搭載して各電極２，３，６ｂ，
６ｃを導通させた後の複合素子は、図１の例と同様の態
様をとることは無論である。
記載の発明は、このようにツェナーダイオード６側に予
めバンプを形成して、発光素子１のｎ側及びｐ側の電極
２，３に接合する構成を要件とするものである。そし
て、このような構成においても、電極どうしの材料の特
定の組み合わせは先に示した例のものと全く同様であ
り、ツェナーダイオード６の上に発光素子１を搭載して
ツェナーダイオード６側のバンプに発光素子１のｎ側及
びｐ側の電極２，３を接合する際の機械的負荷を小さく
したアセンブリが可能である。なお、ツェナーダイオー
ド６の上に発光素子１を搭載して各電極２，３，６ｂ，
６ｃを導通させた後の複合素子は、図１の例と同様の態
様をとることは無論である。
【００４４】
【発明の効果】本発明では、発光素子側のバンプとサブ
マウント素子側の電極または発光素子側の電極とサブマ
ウント素子側のバンプのそれぞれの金属材料を最適化す
ることによって、バンプの接合時の融解・溶着に必要な
加熱や機械的な負荷を小さくした状態での接合が可能と
なり、発光素子及びサブマウント素子のいずれについて
も機能の保全が図れ、製品歩留りを向上させることがで
きる。
マウント素子側の電極または発光素子側の電極とサブマ
ウント素子側のバンプのそれぞれの金属材料を最適化す
ることによって、バンプの接合時の融解・溶着に必要な
加熱や機械的な負荷を小さくした状態での接合が可能と
なり、発光素子及びサブマウント素子のいずれについて
も機能の保全が図れ、製品歩留りを向上させることがで
きる。
【図１】本発明の一実施の形態によるフリップチップ型
の発光素子とツェナーダイオードの複合化素子を示す正
面図
の発光素子とツェナーダイオードの複合化素子を示す正
面図
【図２】発光素子とツェナーダイオードの複合化素子を
備えるＬＥＤランプの概略図
備えるＬＥＤランプの概略図
１ 発光素子 １ａ サファイア基板 ２ ｎ側電極 ３ ｐ側電極 ４，５ バンプ ６ ツェナーダイオード ６ａ ｎ型シリコン基板 ６ｂ ｎ側電極 ６ｃ ｐ側電極 ６ｄ ｎ電極 １０ リードフレーム １０ａ，１０ｂ リード １０ｃ マウント部 １１ ワイヤ １２ エポキシ樹脂
Claims (9)
- 【請求項１】 ｐ側及びｎ側の電極のそれぞれにバンプ
を形成した半導体発光素子と、前記バンプに接合される
２つの電極を形成した補助機能用のサブマウント素子と
を備え、前記バンプと前記サブマウント素子の電極の融
解・溶着を利用して導通接合させた複合化素子を含む半
導体発光装置であって、前記バンプと前記サブマウント
素子の電極とを、その共晶組成の合金の共晶温度が少な
くともＡｕよりも低い異種の金属材料としてなる半導体
発光装置。 - 【請求項２】 前記バンプがＡｕまたはその合金である
とき、前記サブマウント素子の電極をＡｌまたはその合
金としてなる請求項１記載の半導体発光装置。 - 【請求項３】 前記バンプがＡｌまたはその合金である
とき、前記サブマウント素子の電極をＡｕまたはその合
金としてなる請求項１記載の半導体発光装置。 - 【請求項４】 ｐ側及びｎ側の電極のそれぞれにバンプ
を形成した半導体発光素子と、前記バンプに接合される
２つの電極を形成した補助機能用のサブマウント素子と
を備え、前記バンプと前記サブマウント素子の電極の融
解・溶着を利用して導通接合させた複合化素子を含む半
導体発光装置であって、前記バンプと前記サブマウント
素子の電極とを、Ａｌまたはその合金の金属材料として
なる半導体発光装置。 - 【請求項５】 同じ面側の２つの電極のそれぞれにバン
プを形成した補助機能用のサブマウント素子と、前記バ
ンプに接合されるｐ側及びｎ側の電極を形成した半導体
発光素子とを備え、前記バンプと前記半導体発光素子の
電極の融解・溶着を利用して導通接続させた複合素子を
含む半導体発光装置であって、前記バンプと前記半導体
発光素子の電極とを、その共晶組成の合金の共晶温度が
少なくともＡｕよりも低い異種の金属材料としてなる半
導体発光装置。 - 【請求項６】 前記バンプがＡｕまたはその合金である
とき、前記半導体発光素子の電極をＡｌまたはその合金
としてなる請求項５記載の半導体発光装置。 - 【請求項７】 前記バンプがＡｌまたはその合金である
とき、前記半導体発光素子の電極をＡｕまたはその合金
としてなる請求項５記載の半導体発光装置。 - 【請求項８】 同じ面側の２つの電極のそれぞれにバン
プを形成した補助機能用のサブマウント素子と、前記バ
ンプに接合されるｐ側及びｎ側の電極を形成した半導体
発光素子とを備え、前記バンプと前記半導体発光素子の
電極の融解・溶着を利用して導通接続させた複合素子を
含む半導体発光装置であって、前記バンプと前記半導体
発光素子の電極とを、Ａｌまたはその合金の金属材料と
してなる半導体発光装置。 - 【請求項９】 前記半導体発光素子はＧａＮ系化合物半
導体による素子であり、前記サブマウント素子は前記半
導体発光素子の静電耐圧を補償する静電気保護素子とし
てなる請求項１から８のいずれかに記載の半導体発光装
置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16171498A JPH11354848A (ja) | 1998-06-10 | 1998-06-10 | 半導体発光装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16171498A JPH11354848A (ja) | 1998-06-10 | 1998-06-10 | 半導体発光装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH11354848A true JPH11354848A (ja) | 1999-12-24 |
Family
ID=15740492
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16171498A Pending JPH11354848A (ja) | 1998-06-10 | 1998-06-10 | 半導体発光装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH11354848A (ja) |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6713877B2 (en) * | 1999-01-29 | 2004-03-30 | Toyoda Gosei Co., Ltd. | Light-emitting diode |
| JP2006024936A (ja) * | 2004-07-09 | 2006-01-26 | Lg Electron Inc | 発光素子実装用サブマウント基板及びその製造方法 |
| KR100699146B1 (ko) | 2005-12-15 | 2007-03-21 | 엘지전자 주식회사 | 발광 소자 패키지 및 그 제조방법 |
| US7259396B2 (en) | 2000-12-28 | 2007-08-21 | Toyoda Gosei Co., Ltd. | Light source with a light-emitting element |
| CN100414722C (zh) * | 2003-12-09 | 2008-08-27 | 中国科学院半导体研究所 | 利用倒装焊技术制作氮化镓基发光二极管管芯的方法 |
| CN100449797C (zh) * | 2003-12-12 | 2009-01-07 | 中国科学院半导体研究所 | 倒装焊技术制作氮化镓基发光二极管管芯的方法 |
| CN100461474C (zh) * | 2006-03-03 | 2009-02-11 | 广镓光电股份有限公司 | 倒装芯片式发光二极管封装结构及其封装方法 |
| EP2262017A3 (en) * | 2001-07-23 | 2017-01-04 | Cree, Inc. | Flip-Chip bonding of light emitting devices and light emitting devices suitable for Flip-Chip bonding |
-
1998
- 1998-06-10 JP JP16171498A patent/JPH11354848A/ja active Pending
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6713877B2 (en) * | 1999-01-29 | 2004-03-30 | Toyoda Gosei Co., Ltd. | Light-emitting diode |
| US7259396B2 (en) | 2000-12-28 | 2007-08-21 | Toyoda Gosei Co., Ltd. | Light source with a light-emitting element |
| US7679101B2 (en) | 2000-12-28 | 2010-03-16 | Toyoda Gosei Co., Ltd. | Light emitting device |
| EP2262017A3 (en) * | 2001-07-23 | 2017-01-04 | Cree, Inc. | Flip-Chip bonding of light emitting devices and light emitting devices suitable for Flip-Chip bonding |
| CN100414722C (zh) * | 2003-12-09 | 2008-08-27 | 中国科学院半导体研究所 | 利用倒装焊技术制作氮化镓基发光二极管管芯的方法 |
| CN100449797C (zh) * | 2003-12-12 | 2009-01-07 | 中国科学院半导体研究所 | 倒装焊技术制作氮化镓基发光二极管管芯的方法 |
| JP2006024936A (ja) * | 2004-07-09 | 2006-01-26 | Lg Electron Inc | 発光素子実装用サブマウント基板及びその製造方法 |
| EP1615268A3 (en) * | 2004-07-09 | 2008-09-03 | LG Electronics, Inc. | Submount substrate for mounting a light emitting device and method of fabricating the same |
| KR100927256B1 (ko) | 2004-07-09 | 2009-11-16 | 엘지전자 주식회사 | 제너다이오드가 집적된 발광소자 서브마운트 제작방법 |
| KR100699146B1 (ko) | 2005-12-15 | 2007-03-21 | 엘지전자 주식회사 | 발광 소자 패키지 및 그 제조방법 |
| CN100461474C (zh) * | 2006-03-03 | 2009-02-11 | 广镓光电股份有限公司 | 倒装芯片式发光二极管封装结构及其封装方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9001856B1 (en) | Diode laser bar mounted on a copper heat-sink | |
| CN102194971B (zh) | 发光装置封装元件及其制造方法 | |
| JP5513707B2 (ja) | 半導体発光デバイスの相互接続 | |
| JPH08181392A (ja) | 電気素子の接合材料および接合方法 | |
| US20090321778A1 (en) | Flip-chip light emitting diode and method for fabricating the same | |
| US9443903B2 (en) | Low temperature high strength metal stack for die attachment | |
| JP3627822B2 (ja) | 半導体発光素子、およびその製造方法 | |
| JP2000106374A (ja) | 耐短絡性を有する絶縁ゲ―トバイポ―ラトランジスタ―モジュ―ル | |
| JP2006196919A (ja) | 光放射デバイス | |
| TWI440068B (zh) | 基材接合方法以及半導體元件 | |
| JP2004006498A (ja) | Ｉｉｉ族窒化物系化合物半導体発光素子 | |
| JP2003110148A (ja) | 半導体発光装置 | |
| US5008735A (en) | Packaged diode for high temperature operation | |
| CN102194972B (zh) | 发光装置封装元件 | |
| JP2001223391A (ja) | 発光ダイオードの形成方法 | |
| JP3708319B2 (ja) | 半導体発光装置 | |
| JPH11354848A (ja) | 半導体発光装置 | |
| JP2007096090A (ja) | 半導体発光素子及び半導体発光素子の製造方法 | |
| KR100408312B1 (ko) | 발광장치 및 그 제조방법 | |
| TW201108467A (en) | Method for manufacturing light emitting diode assembly | |
| JP2002280415A (ja) | 半導体装置 | |
| JPH06188516A (ja) | 光半導体装置およびその製造方法 | |
| JP2000012898A (ja) | 半導体発光装置 | |
| US20060157859A1 (en) | Led packaging method and package structure | |
| JP2003218403A (ja) | 複合発光素子及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20031212 |
|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20050627 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060224 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060228 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20060704 |