KR100927256B1 - 제너다이오드가 집적된 발광소자 서브마운트 제작방법 - Google Patents

제너다이오드가 집적된 발광소자 서브마운트 제작방법 Download PDF

Info

Publication number
KR100927256B1
KR100927256B1 KR1020040053640A KR20040053640A KR100927256B1 KR 100927256 B1 KR100927256 B1 KR 100927256B1 KR 1020040053640 A KR1020040053640 A KR 1020040053640A KR 20040053640 A KR20040053640 A KR 20040053640A KR 100927256 B1 KR100927256 B1 KR 100927256B1
Authority
KR
South Korea
Prior art keywords
light emitting
emitting device
zener diode
etching
layer
Prior art date
Application number
KR1020040053640A
Other languages
English (en)
Other versions
KR20060004504A (ko
Inventor
박칠근
김근호
Original Assignee
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지전자 주식회사 filed Critical 엘지전자 주식회사
Priority to KR1020040053640A priority Critical patent/KR100927256B1/ko
Priority to EP05014565.5A priority patent/EP1615268B1/en
Priority to JP2005196337A priority patent/JP4742385B2/ja
Priority to US11/174,640 priority patent/US7372082B2/en
Priority to CNB2005100841101A priority patent/CN100423305C/zh
Publication of KR20060004504A publication Critical patent/KR20060004504A/ko
Priority to US11/633,613 priority patent/US7354846B2/en
Application granted granted Critical
Publication of KR100927256B1 publication Critical patent/KR100927256B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/942—Masking

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Led Device Packages (AREA)
  • Led Devices (AREA)

Abstract

본 발명은 제너다이오드가 집적된 발광소자 서브마운트 제작방법에 관한 것으로, a) 실리콘 기판 전(全)면에 상기 기판과 반대극성의 불순물을 확산시키는 단계와, b) 상기 확산층 상부에 식각 마스크를 증착하고 식각할 부분을 패터닝하며 상기 확산층 및 실리콘 기판을 식각하여 발광소자가 접속되는 부분을 형성하고 상기 식각 마스크를 제거하는 단계와, c) 실리콘 기판과의 전기적 절연을 위하여 절연층을 증착하고, 제너다이오드를 외부회로와 연결하기 위한 콘택 홀을 형성하는 단계와, d) 외부회로와의 전기적 연결을 위한 금속전극을 형성하는 단계; 및 e) 발광소자를 접속하기 위한 솔더금속을 패터닝하는 단계를 포함한다.
제너다이오드, 서브마운트, 발광소자, 식각

Description

제너다이오드가 집적된 발광소자 서브마운트 제작방법{LED Submount Manufacturing Method integrated Zenor Diode}
도 1은 일반적인 발광소자의 단면도이다.
도 2는 발광소자와 정전압소자의 등가 회로도이다.
도 3은 본 발명의 일 실시예에 따른 제너다이오드가 집적된 발광소자 서브마운트의 제작방법을 나타낸 단면도이다.
도 4는 본 발명의 다른 일 실시예에 따른 제너다이오드가 집적된 발광소자 서브마운트의 제작방법을 나타낸 단면도이다.
{도면의 주요 부호에 대한 설명}
100 : 발광소자 200, 300 : 제너다이오드
201, 301 : 실리콘 기판층 202, 302 : 식각 마스크
203, 303 : 절연층 204, 304 : 금속전극
205-N, 205-P, 305 : 솔더금속 'A', 'B', 'G' : 콘택 홀
'D' : 확산층 'E', 'F' : 식각부
본 발명은 정전압 소자로 사용하는 제너다이오드가 집적된 발광소자 서브마운트 제조 방법에 관한 것으로, 특히 실리콘 벌크 마이크로 머시닝 공정을 이용하여 PN 제너다이오드 또는 양방향 문턱 전압 특성을 갖는 제너다이오드가 집적된 발광소자 서브마운트에 관한 것이다.
직접 천이형 화합물 반도체의 3-5족 화합물 반도체 또는 3-질화물질을 이용한 발광 다이오드나 레이저 다이오드와 같은 발광소자는 박막 성장 기술 및 소자 재료의 개발로 녹색, 청색 및 자외선등 다양한 색을 구현할 수 있으며, 형광 물질을 이용하거나 색을 조합함으로써 효율이 좋은 백색 광선도 구현이 가능하다. 이러한 기술의 발달로 디스플레이 소자뿐만 아니라 광통신 수단의 송신 모듈, LCD(Liquid Crystal Display) 표시 장치의 백라이트를 구성하는 냉음극관(CCFL; Cold Cathode Fluorescence Lamp) 또는 EEFL(External Electrode Fluorescence Lamp)을 대체하는 발광소자 백라이트, 형광등이나 백열전구를 대체할 수 있는 백색 발광 다이오드 조명 장치 및 신호등, 자동차 헤드라이트에까지 응용이 확대되고 있다.
도 1은 일반적인 발광소자 소자(100)의 구조의 단면도이다.
도 1을 참조하면, 상기 발광소자는 사파이어나 n-GaAs, GaN 등의 기판(101) 위에 버퍼층(102), n-접촉층(103), n-클래딩 층(미도시), 활성층(104), p-클래딩 층(미도시), p-접촉층(105)을 화학기상증착 기법에 의하여 연속적으로 증착하고, 사진 식각 공정 및 습식/건식 식각 방법에 의하여 n-접촉층(103)이 나타나도록 메사(MESA)패터닝 한 후, 광을 기판의 윗면으로 방출할 경우는 투명전극으로 전류확산층(106)을 p-접촉층(105) 위에 형성하고(반대로 광을 기판 쪽으로 방출할 경우는 반사도가 높은 금속으로 전류확산층(106) 형성), 외부회로와의 전기적인 연결을 위하여 p-접촉층과 n-접촉층 위에 금속(107)을 형성하여 p-전극(107-p)과 n-전극(107-n)을 형성하여 발광소자(100)를 제작한다.
상기 발광소자는 외부회로에서 p-전극(107-p)과 n-전극(107-n) 사이에 전압이 인가되면 p-전극(107-p)과 n-전극(107-n)으로 정공과 전자가 주입되고, 활성층(104)에서 정공과 전자가 재결합하면서 여분의 에너지가 광으로 변환되어 외부로 방출된다. 이 때, 발광 소자는 정전기나 서지 전압이 발생하면 과도한 전하가 반도체 층으로 흘러 들어가게 되어서 파괴된다. 이러한 문제점은 절연성 기판 위에 소자를 제작할 경우 전하가 축적되므로 문제가 더욱 심각하게 되는데, 서지 전압이 발생할 경우 수천 볼트까지도 오를 수 있으므로 소자의 내전압(허용 전압)이 작은 경우 보호 소자를 별도로 장착하여야 한다.
이러한 보호 소자로는 일반 다이오드를 직렬로 여러 개 연결하여 발광 소자의 구동 전압보다 높은 값에서 다이오드 어레이가 작동 되도록 하고, 다이오드 어레이를 발광 소자에 역방향/병렬로 연결하여 과전압이 걸리는 경우 과전류가 발광 소자와 병렬로 연결된 다이오드 어레이로 바이패스될 수 있도록 하거나, 정전압 소자로 사용되는 제너다이오드를 발광 소자와 반대 전극끼리 역방향으로 연결하여 발 광 소자에 걸리는 전압이 제너다이오드의 Vz(Zener voltage)로 한정되도록 하는 방법이 있다. 즉, 제너다이오드에 걸리는 역방향 전압이 Vz 이상이 되면 역방향 전류(n전극에서 p전극 방향으로 흐르는 전류)가 크게 흐르고 제너다이오드의 양단에 걸리는 단자전압은 Vz로 거의 일정하게 된다.
도 2a는 PN 제너다이오드(200)를 보호용 소자로 접속한 경우의 회로도이다
도 2a를 참조하면, 제너다이오드의 P-전극은 발광소자의 N-전극과 연결되고 제너다이오드의 N-전극은 발광소자의 P-전극과 연결된다. 양방향 문턱 전압 특성을 갖는 제너다이오드(300)는 도 2b에 나타내었다. 양방향 문턱 전압 특성을 갖는 제너다이오드(300)는 순방향과 역방향 모두에서 제너 항복이 일어나도록 보호용 소자의 두 전극은 동일한 극성을 나타내므로 소자의 극성에 관계없이 발광소자와 연결하면 된다. 보호용 소자인 제너다이오드는 발광 소자와 같은 보호를 받으려는 소자와 각각 다른 칩으로 제작한 후 전기적 연결을 통하여 병렬로 연결하거나, 발광 소자를 플립 칩으로 실리콘 서브마운트 기판에 접합하는 경우 실리콘 서브마운트 기판에 제너다이오드를 집적할 수 있다.
본 발명의 목적은 벌크 마이크로 머시닝 공정을 이용하여 제너다이오드가 집적된 발광소자 서브마운트를 제작할 경우 습식 식각을 이용하여 확산 마스크 없이 제너다이오드를 제작함으로써 공정 수를 줄이고 수율을 높이며, 발광 소자의 P전극과 N전극의 높이 단차를 이용하여 플립 칩 공정을 재현성 있고 안정적으로 수행하 는 방법을 제공하는 데 있다.
즉, 정전압 보호 소자인 제너다이오드 제작 공정에서 선택적 확산 공정을 위하여 사용되는 확산 마스크(일반적으로 실리콘 산화막 사용)를 사용하지 않음으로써 확산 마스크 증착 공정과 확산마스크 포토 공정, 확산마스크 식각 및 스트립 공정을 제거함으로써 공정 수를 줄이고 수율을 높일 수 있으며, PN 제너다이오드를 집적하는 경우 실리콘 습식 식각을 수행하여 확산층 아래에 있는 기판(기판이 N type인 경우)을 노출시키고, 절연층의 두께를 발광 소자의 P전극과 N전극의 높이 단차만큼의 두께로 증착하며 패터닝을 실시하여 발광 소자의 높이 단차와 반대 방향으로 발광소자 서브마운트에 높이 단차를 제공함으로써 발광소자가 서브마운트에 플립칩 본딩을 실시할 경우 평탄하게 플립칩 본딩을 실시할 수 있다.
상기와 같은 목적을 달성하기 위하여 본 발명의 제너다이오드가 집적된 발광소자 서브마운트 제작방법은, a) 실리콘 기판 전(全)면에 상기 기판과 반대극성의 불순물을 확산시키는 단계와, b) 상기 확산층 상부에 식각 마스크를 증착하고 식각할 부분을 패터닝하며 상기 확산층 및 실리콘 기판을 식각하여 발광소자가 접속되는 부분을 형성하고 상기 식각 마스크를 제거하는 단계와, c) 실리콘 기판과의 전기적 절연을 위하여 절연층을 증착하고, 제너다이오드를 외부회로와 연결하기 위한 콘택 홀을 형성하는 단계와, d) 외부회로와의 전기적 연결을 위한 금속전극을 형성하는 단계; 및 e) 발광소자를 접속하기 위한 솔더금속을 패터닝하는 단계를 포함한 다.
본 발명에서 상기 단계 c)의 절연층의 두께는 발광소자의 P형 전극과 N형 전극의 높이 단차의 두께로 결정되는 것이 바람직하다.
본 발명의 상기 단계 d)에서 형성된 금속전극은 N형 전극과 P형 전극이 분리된 것이 바람직하다.
본 발명의 제너다이오드가 집적된 발광소자 서브마운트를 제작하는 다른 방법은 a) 실리콘 기판 전(全)면에 상기 기판과 반대극성의 불순물을 확산시키는 단계와, b) 상기 확산층 상부에 식각 마스크를 증착하고 식각할 부분을 패터닝하며 상기 확산층 및 실리콘 기판을 식각하여 발광소자가 접속되는 부분을 형성하고 소정의 그루부를 형성하여 상기 확산층을 분리한 후 상기 식각 마스크를 제거하는 단계와, c) 실리콘 기판과의 전기적 절연을 위하여 절연층을 증착하고, 상기 소정의 그루부에 의해 분리된 확산층 영역에 제너다이오드를 외부회로와 연결하기 위한 콘택 홀을 형성하는 단계와, d) 외부회로와의 전기적 연결을 위한 금속전극을 형성하는 단계; 및 e) 발광소자를 접속하기 위한 솔더금속을 패터닝하는 단계를 포함한다.
본 발명에서 상기 서브마운트는 좌우대칭인 것이 바람직하다.
본 발명에서 상기 단계 b)의 식각방법은 습식식각법을 이용하는 것이 바람직하다.
본 발명에서 단계 b)의 발광소자가 접속되는 식각면은 경사가 형성되어 발광소자의 측면에서 발산되는 빛을 전면으로 반사시키는 것이 바람직하다.
본 발명에서 상기 단계 d)의 금속전극을 형성하는 방법은 리프트-오프법이나 금속 박막 식각법 중 선택되는 하나의 방법을 이용하는 것이 바람직하다.
이하 첨부한 도면을 참조하여 본 발명을 보다 상세하게 설명하고자 한다. 하기 설명에서는 구체적인 구성 소자 등과 같은 특정 사항들이 나타나고 있는데 이는 본 발명의 보다 전반적인 이해를 돕기 위해서 제공된 것일 뿐 이러한 특정 사항들이 본 발명의 범위 내에서 소정의 변형이나 혹은 변경이 이루어질 수 있음은 이 기술분야에서 통상의 지식을 가진 자에게는 자명하다 할 것이다.
도 3a 내지 도 3i는 본 발명의 일 실시예에 따른 PN 제너다이오드가 집적된 발광소자 서브마운트의 제작방법을 나타낸 도면이다.
상기 실시예에서, 서브마운트는 기판층(201), 확산층('D'), 절연층(203), 콘택 홀('A', 'B'), 금속 전극(204), 솔더 금속(205-N, 205-P)을 포함한다.
상기 실시예는, 실리콘 벌크 마이크로 머시닝 공정을 이용하여 서지 전압이나 정전기로부터 발광소자를 보호할 수 있는 제너다이오드가 집적된 발광소자 서브마운트의 제작 공정을 개략적으로 나타낸 것이다.
도 3a 및 3b는 실리콘 기판(201)에 불순물을 확산하는 과정으로, 제너다이오드를 제작할 실리콘 기판(201)(발광소자의 P전극과 N전극의 단차를 보정하는 공정을 이용할 경우 N-형 실리콘 기판 사용)의 전(全)면에 확산 마스크 없이 기판 앞/뒷면 전체에 적절한 농도의 불순물을 확산시킨다. 불순물을 확산시키면 기판의 표 면(도 2의 'D'영역)이 기판과 반대 극성의 불순물로 도우핑된다.
도 3c는 식각 마스크(202)를 증착하고 패터닝하는 과정으로, 확산 공정이 끝나면 발광 소자가 위치할 부분의 실리콘 기판(201)을 식각하기 위하여 기판의 전면에 식각 마스크(202)(일반적으로 실리콘 질화막 사용)를 증착하고 실리콘을 식각할 부분에 식각 마스크(202)를 패터닝한다. 상기 식각 방법은 당업자에게 있어 다양하게 구현되는 것이 가능하나 본 발명에서는 습식식각방법을 이용하는 것이 바람직하다.
도 3d는 실리콘기판(201)과 확산층('D')을 식각 후 식각 마스크(202)를 제거하는 하는 과정으로, 습식식각 마스크(202)의 패터닝이 끝나면 습식 식각 용액을 이용하여 실리콘 기판(201)을 패터닝한다. 결정 방향에 따른 이방성 습식식각((100)면의 식각율은 높고, (111)면의 식각율은 낮게 식각)을 실시하면 그림과 같은 모양의 습식 식각면을 얻을 수 있으며, 이 경우 (100)면과 (111)면이 이루는 각은 54.74도의 경사를 형성하는 것이 바람직하며, 이 때 형성된 (111)면은 발광 소자의 측면에서 방출된 빛을 전면으로 반사시키는 미러면으로 사용하는 것이 가능하다. 실리콘 습식 식각 공정이 끝나면 식각 마스크(202)로 사용한 실리콘 질화막을 습식 식각이나 건식 식각 방법을 이용하여 제거한다
도 3e는 절연층(203)을 적층하는 과정으로, 실리콘 기판과의 전기적 절연을 위하여 기판의 전면에 절연층(203)을 증착한다. 이 때 절연층(203)의 두께는 발광 소자의 P전극과 N전극의 높이 단차의 두께로 형성한다.
도 3f 및 도 3g는 제너다이오드와 외부회로와의 접촉을 위한 콘택 홀('A', 'B') 및 금속전극(204)을 형성하는 과정으로, 확산 불순물을 3족으로 한 경우 그림의 'A'부분이 제너다이오드의 P전극을 형성하면, 습식식각이 형성된 실리콘 기판에 형성된 콘택 홀은 제너다이오드의 N전극을 형성한다. 물론 확산 불순물을 반대로 하면 제너다이오드의 P전극과 N전극의 극성이 반대가 되며, 이 경우는 플립 칩 공정에서 발광소자의 P전극과 N전극의 단차를 극복할 수 없게 된다. 기판의 앞면에 외부회로와의 전기적 연결을 위한 금속전극(204)을 리프트-오프 방법이나 금속 박막 식각 방법에 의하여 형성한다.
도 3h는 솔더금속(205-N, 205-P)을 형성하는 과정으로, 발광 소자를 서브마운트에 부착하기 위하여 솔더 금속(205)을 패터닝한다. 발광 소자의 P전극이 놓일 부분의 솔더 금속(205-P)은 발광 소자의 N전극이 놓일 부분의 솔더 금속(205-N) 보다 절연층의 두께만큼 더 높게 형성된다.
도 3i는 발광소자(100)를 집적하는 과정으로, 서브마운트의 제작이 끝나면 다이싱 공정(미도시)에 의하여 소자를 분리하고 플립 칩 본더 장비를 이용하여 서브마운트의 정해진 위치에 발광소자(100)를 위치시키고 솔더 금속(205)을 용융시킬 수 있는 적절한 온도를 가하여 발광 소자를 서브마운트(200)에 전기적/기계적으로 접합시킨다.
도 4a 내지 도 4i는 본 발명의 일 실시예에 따른 다른 형태의 제너다이오드가 집적된 서브마운트를 제작하는 방법을 나타낸 도면이다.
상기 실시예에서, 서브마운트는 기판층(301), 확산층('D'), 절연층(303), 콘 택 홀('G'), 금속 전극(304), 솔더 금속(305)을 포함한다.
상기 실시예는, 양방향 문턱전압특성을 갖는 제너다이오드가 집적된 발광소자 서브마운트 제작방법을 개략적으로 나타낸 것이다.
도 4a 및 도 4b는 상기 도 3a 및 도 3b의 과정과 동일하므로 설명을 생략한다.
도 4c 및 도 4d는 식각 마스크(302)를 패터닝하고 식각을 하는 과정으로, 상기 도 4a 및 도 4b 공정에 의하여 형성된 기판(301) 위에 습식식각 마스크(302)를 패터닝한다. 이 때 양방향 문턱 전압 특성의 제너다이오드를 제작하기 위하여 발광 소자가 접합되는 부분('F'영역) 외에 확산층('E'영역)을 분리하기 위하여 'E' 영역에 V 형의 그루브를 두 부분에 형성한다. 이 때, 확산층을 분리할 수 있을 정도의 깊이 이상으로 식각할 수 있도록 마스크 패턴의 폭을 설정하여야 한다.
도 4e는 절연층(303)을 형성하는 과정으로, 패터닝된 습식 식각 마스크(302)를 이용하여 식각을 실시하고 식각 마스크(302)를 제거하며 기판의 전면에 절연층(303)을 증착한다.
도 4f 내지 도 4h는 외부회로와의 접촉을 위한 콘택 홀('G')과 금속전극(304) 및 솔더금속(305)을 형성하는 과정으로, V 형의 그루브에 의하여 확산층이 분리된 영역에 제너다이오드의 콘택 홀('G'영역)을 형성하고, 금속전극(304) 및 솔더 금속(305)을 형성한다.
도 4i는 발광소자(100)를 부착하는 과정으로, 다이싱을 실시하여 소자를 분리한 후 발광 소자(100)를 플립 칩 본딩에 의하여 서브마운트(300)에 부착한다.
상기와 같이 본 발명에 의하면, 실리콘 벌크 마이크로 머시닝 공정을 이용하여 제너 다이오드 소자가 집적된 발광소자 서브마운트를 제작함으로써 확산 마스크를 사용하지 않고 확산 공정을 실시하여 정전압 소자를 제작할 수 있으며, 발광소자의 측면에서 발광된 빛을 (111)면을 이용하여 전면으로 반사시킬 수 있다.
그리고, 기판을 N-형으로 사용하여 PN 제너 다이오드를 제작하고 발광소자의 N전극과 P전극의 높이 단차의 두께로 절연층의 두께를 증착하는 경우 발광소자를 서브마운트에 기울어짐이 없이 부착함으로써 신뢰성을 향상시킬 수 있다.
결과적으로, 본 발명을 이용하여 생산되는 제품의 부가가치를 향상시켜 제품의 상품성과 품질을 향상시켜 줄 수 있도록 하였음은 물론이고, 더불어 신뢰성 등을 줄 수 있도록 한 효과를 가지게 되는 것이다.
상기와 같이, 본 발명의 바람직한 실시예를 참조하여 설명하였지만 해당 기술 분야의 숙련된 당업자라면 하기의 특허청구범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.

Claims (8)

  1. a) 실리콘 기판 전(全)면에 상기 기판과 반대극성의 불순물을 확산시키는 단계;
    b) 상기 반대극성의 불순물이 확산된 층의 상부에 식각 마스크를 증착하고 식각할 부분을 패터닝하며 상기 반대극성의 불순물이 확산된 층 및 실리콘 기판을 식각하여 발광소자가 접속되는 부분을 형성하고 상기 식각 마스크를 제거하는 단계;
    c) 실리콘 기판과의 전기적 절연을 위하여 절연층을 증착하고, 제너다이오드를 외부회로와 연결하기 위한 콘택 홀을 형성하는 단계;
    d) 외부회로와의 전기적 연결을 위한 금속전극을 형성하는 단계; 및
    e) 발광소자를 접속하기 위한 솔더금속을 패터닝하는 단계를 포함하는 제너다이오드가 집적된 발광소자 서브마운트 제작방법.
  2. 제 1항에 있어서, 상기 단계 c)의 절연층의 두께는 발광소자의 P형 전극과 N형 전극의 높이 단차의 두께로 결정되는 것을 특징으로 하는 제너다이오드가 집적된 발광소자 서브마운트 제작방법.
  3. 제 1항에 있어서, 상기 단계 d)에서 형성된 금속전극은 N형 전극과 P형 전극이 분리된 것을 특징으로 하는 제너다이오드가 집적된 발광소자 서브마운트 제작방법.
  4. a) 실리콘 기판 전(全)면에 상기 기판과 반대극성의 불순물을 확산시키는 단계;
    b) 상기 반대극성의 불순물이 확산된 층의 상부에 식각 마스크를 증착하고 식각할 부분을 패터닝하며 상기 반대극성의 불순물이 확산된 층 및 실리콘 기판을 식각하여 발광소자가 접속되는 부분을 형성하고 소정의 그루부를 형성하여 상기 반대극성의 불순물이 확산된 층을 분리한 후 상기 식각 마스크를 제거하는 단계;
    c) 실리콘 기판과의 전기적 절연을 위하여 절연층을 증착하고, 상기 소정의 그루부에 의해 분리된 반대극성의 불순물이 확산된 층 영역에 제너다이오드를 외부회로와 연결하기 위한 콘택 홀을 형성하는 단계;
    d) 외부회로와의 전기적 연결을 위한 금속전극을 형성하는 단계; 및
    e) 발광소자를 접속하기 위한 솔더금속을 패터닝하는 단계를 포함하는 제너다이오드가 집적된 발광소자 서브마운트 제작방법.
  5. 제 4항에 있어서, 상기 서브마운트는 좌우대칭인 것을 특징으로 하는 제너다이오드가 집적된 발광소자 서브마운트 제작방법.
  6. 제 1항 또는 제 4항에 있어서, 단계 b)의 식각방법은 습식식각법을 이용하는 것을 특징으로 하는 제너다이오드가 집적된 발광소자 서브마운트 제작방법.
  7. 제 1항 또는 제 4항에 있어서, 단계 b)의 발광소자가 접속되는 식각면은 경사가 형성되어 발광소자의 측면에서 발산되는 빛을 전면으로 반사시키는 것을 특징으로 하는 제너다이오드가 집적된 발광소자 서브마운트 제작방법.
  8. 제 1항 또는 제 4항에 있어서, 상기 단계 d)의 금속전극을 형성하는 방법은 리프트-오프법이나 금속 박막 식각법 중 선택되는 하나의 방법을 이용하는 것을 특징으로 하는 제너다이오드가 집적된 발광소자 서브마운트 제작방법.
KR1020040053640A 2004-07-09 2004-07-09 제너다이오드가 집적된 발광소자 서브마운트 제작방법 KR100927256B1 (ko)

Priority Applications (6)

Application Number Priority Date Filing Date Title
KR1020040053640A KR100927256B1 (ko) 2004-07-09 2004-07-09 제너다이오드가 집적된 발광소자 서브마운트 제작방법
EP05014565.5A EP1615268B1 (en) 2004-07-09 2005-07-05 Submount substrate for mounting a light emitting device and method of fabricating the same
JP2005196337A JP4742385B2 (ja) 2004-07-09 2005-07-05 発光素子実装用サブマウント基板及びその製造方法
US11/174,640 US7372082B2 (en) 2004-07-09 2005-07-06 Submount substrate for mounting light emitting device and method of fabricating the same
CNB2005100841101A CN100423305C (zh) 2004-07-09 2005-07-08 用于安装发光器件的安装衬底及其制造方法
US11/633,613 US7354846B2 (en) 2004-07-09 2006-12-05 Submount substrate for mounting light emitting device and method of fabricating the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040053640A KR100927256B1 (ko) 2004-07-09 2004-07-09 제너다이오드가 집적된 발광소자 서브마운트 제작방법

Publications (2)

Publication Number Publication Date
KR20060004504A KR20060004504A (ko) 2006-01-12
KR100927256B1 true KR100927256B1 (ko) 2009-11-16

Family

ID=36077081

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040053640A KR100927256B1 (ko) 2004-07-09 2004-07-09 제너다이오드가 집적된 발광소자 서브마운트 제작방법

Country Status (5)

Country Link
US (2) US7372082B2 (ko)
EP (1) EP1615268B1 (ko)
JP (1) JP4742385B2 (ko)
KR (1) KR100927256B1 (ko)
CN (1) CN100423305C (ko)

Families Citing this family (40)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100631521B1 (ko) * 2004-04-17 2006-10-11 엘지전자 주식회사 발광 장치 와 그의 제조방법
DE112005003841B4 (de) 2004-12-14 2016-03-03 Seoul Viosys Co., Ltd. Licht emittierendes Bauelement mit einer Mehrzahl Licht emittierender Zellen
JP4659488B2 (ja) * 2005-03-02 2011-03-30 Ｏｋｉセミコンダクタ株式会社 半導体装置及びその製造方法
WO2006095949A1 (en) 2005-03-11 2006-09-14 Seoul Semiconductor Co., Ltd. Led package having an array of light emitting cells coupled in series
KR100625600B1 (ko) * 2005-05-30 2006-09-20 엘지전자 주식회사 측면형 발광 다이오드의 패키지 구조 및 이에 대한제작방법
KR100606550B1 (ko) * 2005-07-04 2006-08-01 엘지전자 주식회사 발광 소자 패키지 및 그의 제조 방법
KR100760075B1 (ko) * 2006-01-26 2007-09-18 엘지전자 주식회사 발광 소자 패키지 및 그의 제조 방법
KR100658936B1 (ko) * 2006-02-09 2006-12-15 엘지전자 주식회사 발광소자 패키지 및 그 제조방법
US7928462B2 (en) * 2006-02-16 2011-04-19 Lg Electronics Inc. Light emitting device having vertical structure, package thereof and method for manufacturing the same
KR100746783B1 (ko) * 2006-02-28 2007-08-06 엘지전자 주식회사 발광소자 패키지 및 그 제조방법
KR100765699B1 (ko) * 2006-03-17 2007-10-11 엘지전자 주식회사 발광소자 패키지 및 그 제조방법
CN100418242C (zh) * 2006-05-17 2008-09-10 广州南科集成电子有限公司 Led制造方法
CN100392855C (zh) * 2006-05-19 2008-06-04 广州南科集成电子有限公司 U槽led集成芯片及制造方法
CN100414704C (zh) * 2006-06-30 2008-08-27 广州南科集成电子有限公司 平面倒装led集成芯片及制造方法
KR100845855B1 (ko) * 2006-12-07 2008-07-14 엘지전자 주식회사 발광 소자 패키지 및 그 제조방법
KR100845856B1 (ko) 2006-12-21 2008-07-14 엘지전자 주식회사 발광 소자 패키지 및 그 제조방법
KR100893939B1 (ko) * 2007-02-16 2009-04-21 삼성전자주식회사 본딩 패드 구조체를 갖는 전자 장치 및 그 제조방법
KR101283282B1 (ko) * 2007-07-25 2013-07-11 엘지이노텍 주식회사 발광 소자 패키지 및 그 제조방법
JP2009259935A (ja) * 2008-04-15 2009-11-05 Nippon Sheet Glass Co Ltd 電子部品、照明装置、密着型イメージセンサ及び画像読取装置
KR100992778B1 (ko) 2008-05-23 2010-11-05 엘지이노텍 주식회사 발광소자 패키지 및 그 제조방법
KR101428085B1 (ko) * 2008-07-24 2014-08-07 엘지이노텍 주식회사 반도체 발광소자 및 그 제조방법
US8304785B2 (en) * 2008-07-29 2012-11-06 Industrial Technology Research Institute LED structure, manufacturing method thereof and LED module
US8354687B1 (en) * 2008-07-30 2013-01-15 Nitek, Inc. Efficient thermal management and packaging for group III nitride based UV devices
KR101510474B1 (ko) * 2008-10-27 2015-04-08 엘지전자 주식회사 발광 소자 패키지 및 그의 제조 방법
US8502257B2 (en) * 2009-11-05 2013-08-06 Visera Technologies Company Limited Light-emitting diode package
US8642363B2 (en) 2009-12-09 2014-02-04 Nano And Advanced Materials Institute Limited Monolithic full-color LED micro-display on an active matrix panel manufactured using flip-chip technology
WO2011071559A1 (en) 2009-12-09 2011-06-16 Nano And Advanced Materials Institute Limited Method for manufacturing a monolithic led micro-display on an active matrix panel using flip-chip technology and display apparatus having the monolithic led micro-display
KR101711961B1 (ko) 2010-09-10 2017-03-03 삼성전자주식회사 발광 디바이스
US9070851B2 (en) 2010-09-24 2015-06-30 Seoul Semiconductor Co., Ltd. Wafer-level light emitting diode package and method of fabricating the same
CN103190204B (zh) 2010-11-03 2016-11-16 3M创新有限公司 具有无引线接合管芯的柔性led器件
CN203932096U (zh) 2011-02-18 2014-11-05 3M创新有限公司 柔性发光半导体装置以及用于支承并电连接发光半导体装置的柔性制品
CN102760408B (zh) * 2012-07-18 2014-11-26 刘纪美 一种采用有源/无源混合选址的led微显示装置
CN102750904A (zh) * 2012-07-18 2012-10-24 刘纪美 一种有源选址单片式led微显示器
JP6513966B2 (ja) * 2014-03-06 2019-05-15 ローム株式会社 半導体装置
KR102385327B1 (ko) * 2015-04-06 2022-04-12 삼성디스플레이 주식회사 플렉서블 표시 장치 및 이의 제조 방법
CN205944139U (zh) 2016-03-30 2017-02-08 首尔伟傲世有限公司 紫外线发光二极管封装件以及包含此的发光二极管模块
TWI617056B (zh) * 2016-10-28 2018-03-01 隆達電子股份有限公司 發光二極體晶片
US10347806B2 (en) 2017-04-12 2019-07-09 Luminus, Inc. Packaged UV-LED device with anodic bonded silica lens and no UV-degradable adhesive
KR102477357B1 (ko) 2017-12-14 2022-12-15 삼성전자주식회사 발광 소자 패키지
JP7368965B2 (ja) * 2019-07-10 2023-10-25 株式会社ジャパンディスプレイ Ｌｅｄモジュール及びｌｅｄモジュールを含む表示装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990084106A (ko) * 1999-09-14 1999-12-06 김창태 고효율 엘이디 패키지 제조 방법
JPH11354848A (ja) 1998-06-10 1999-12-24 Matsushita Electron Corp 半導体発光装置
JP2000286457A (ja) * 1999-01-29 2000-10-13 Toyoda Gosei Co Ltd 発光ダイオード
KR20030084513A (ko) * 2002-04-27 2003-11-01 엘지이노텍 주식회사 발광 다이오드의 플립칩 공정방법

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE1489809B2 (de) * 1965-11-09 1974-07-04 Danfoss A/S, Nordborg (Daenemark) Symmetrisch arbeitende Spannungsbegrenzungsvorrichtung mit einem Halbleiterkörper
DE2755168A1 (de) * 1977-12-10 1979-06-13 Itt Ind Gmbh Deutsche Verfahren zur herstellung von halbleiterbauelementen
US4138280A (en) * 1978-02-02 1979-02-06 International Rectifier Corporation Method of manufacture of zener diodes
JPS6399585A (ja) * 1986-10-16 1988-04-30 Toshiba Corp 半導体レ−ザ装置
KR880014692A (ko) * 1987-05-30 1988-12-24 강진구 반사경이 부착된 반도체 발광장치
US4980315A (en) * 1988-07-18 1990-12-25 General Instrument Corporation Method of making a passivated P-N junction in mesa semiconductor structure
US5130760A (en) * 1991-06-11 1992-07-14 Honeywell Inc. Bidirectional surge suppressor Zener diode circuit with guard rings
US5616935A (en) * 1994-02-08 1997-04-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor integrated circuit having N-channel and P-channel transistors
JPH07297480A (ja) * 1994-04-27 1995-11-10 Olympus Optical Co Ltd 光半導体装置
KR100479000B1 (ko) 1996-05-15 2005-08-01 세이코 엡슨 가부시키가이샤 박막디바이스,액정패널및전자기기및박막디바이스의제조방법
JPH11112026A (ja) * 1997-10-03 1999-04-23 Rohm Co Ltd 半導体発光素子
JP3257455B2 (ja) * 1997-07-17 2002-02-18 松下電器産業株式会社 発光装置
JPH11251644A (ja) * 1998-02-27 1999-09-17 Matsushita Electron Corp 半導体発光装置
JP2000012913A (ja) * 1998-06-19 2000-01-14 Matsushita Electron Corp 半導体発光装置に用いる静電気保護用ダイオード及びその製造方法
JP2000106458A (ja) * 1998-09-29 2000-04-11 Matsushita Electronics Industry Corp 画像書込み用発光装置
US6486499B1 (en) * 1999-12-22 2002-11-26 Lumileds Lighting U.S., Llc III-nitride light-emitting device with increased light generating capability
JP3686569B2 (ja) * 2000-03-02 2005-08-24 シャープ株式会社 半導体発光装置及びそれを用いた表示装置
JP4904628B2 (ja) * 2001-03-14 2012-03-28 パナソニック株式会社 複合発光素子
WO2003058726A1 (fr) * 2001-12-28 2003-07-17 Sanken Electric Co., Ltd. Dispositif electroluminescent a semi-conducteur, ecran electroluminescent, procede de fabrication du dispositif electroluminescent a semi-conducteur et procede de fabrication de l'ecran electroluminescent
US20040206970A1 (en) * 2003-04-16 2004-10-21 Martin Paul S. Alternating current light emitting device
KR100506735B1 (ko) * 2003-06-26 2005-08-08 삼성전기주식회사 다색 발광 다이오드 패키지
KR101116766B1 (ko) * 2004-06-10 2012-02-22 엘지전자 주식회사 제너 다이오드의 제작방법
TWI277222B (en) * 2004-10-29 2007-03-21 Lighthouse Technology Co Ltd LED module and method of packing the same

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11354848A (ja) 1998-06-10 1999-12-24 Matsushita Electron Corp 半導体発光装置
JP2000286457A (ja) * 1999-01-29 2000-10-13 Toyoda Gosei Co Ltd 発光ダイオード
KR19990084106A (ko) * 1999-09-14 1999-12-06 김창태 고효율 엘이디 패키지 제조 방법
KR20030084513A (ko) * 2002-04-27 2003-11-01 엘지이노텍 주식회사 발광 다이오드의 플립칩 공정방법

Also Published As

Publication number Publication date
US7372082B2 (en) 2008-05-13
JP4742385B2 (ja) 2011-08-10
CN1734800A (zh) 2006-02-15
EP1615268B1 (en) 2014-02-26
EP1615268A3 (en) 2008-09-03
KR20060004504A (ko) 2006-01-12
EP1615268A2 (en) 2006-01-11
US7354846B2 (en) 2008-04-08
US20060006430A1 (en) 2006-01-12
US20070080420A1 (en) 2007-04-12
JP2006024936A (ja) 2006-01-26
CN100423305C (zh) 2008-10-01

Similar Documents

Publication Publication Date Title
KR100927256B1 (ko) 제너다이오드가 집적된 발광소자 서브마운트 제작방법
CN109075184B (zh) 发光二极管
US10297725B2 (en) Light emitting package having phosphor layer over a transparent resin layer
US8263996B2 (en) Light emitting device and fabrication method thereof and light emitting system using the same
EP3121857B1 (en) Methof of manufacturing a diode having a vertical structure
US10672959B2 (en) Light emitting device package and light source apparatus
KR100667504B1 (ko) 발광 소자의 패키지 및 그의 제조 방법
EP3471156B1 (en) Light-emitting device package
KR100606550B1 (ko) 발광 소자 패키지 및 그의 제조 방법
JP4978825B2 (ja) ツェナーダイオードの製造方法
JP6385680B2 (ja) 発光素子
KR101155197B1 (ko) 광 모듈 및 그 제조 방법
KR100699146B1 (ko) 발광 소자 패키지 및 그 제조방법
KR100609970B1 (ko) 발광 소자 실장용 기판 및 그의 제조 방법, 그를 이용한패키지
US10672954B2 (en) Light emitting device package
KR20200086590A (ko) 발광 소자 및 발광 소자 패키지
KR20210019897A (ko) 발광소자 및 발광소자 패키지
KR20120099318A (ko) 발광 소자 및 그 제조방법
KR20120052789A (ko) 발광 소자

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121026

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20131024

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20141024

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20151023

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20161024

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20171024

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20181024

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20191024

Year of fee payment: 11