JP2002280415A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JP2002280415A JP2002280415A JP2001075804A JP2001075804A JP2002280415A JP 2002280415 A JP2002280415 A JP 2002280415A JP 2001075804 A JP2001075804 A JP 2001075804A JP 2001075804 A JP2001075804 A JP 2001075804A JP 2002280415 A JP2002280415 A JP 2002280415A
- Authority
- JP
- Japan
- Prior art keywords
- electrodes
- pair
- substrate
- electrode
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
Landscapes
- Wire Bonding (AREA)
- Led Device Packages (AREA)
- Led Devices (AREA)
Abstract
(57)【要約】
【課題】 半導体素子側および実装基板側の電極の接合
強度を均一に保つことによって信頼性を向上させた半導
体装置の提供。 【解決手段】 サファイア基板１１ａ上の半導体薄膜層
１１ｂ，１１ｃの表面にそれぞれｎ側電極、ｐ側電極と
して同一の金属材料（Ａｕ）を用いてＡｕ電極２３，２
４を形成するとともに、実装基板２のｐ型半導体拡散層
２ａおよびｎ型半導体層２ｂ上にそれぞれ一対のｐ側電
極、ｎ側電極として同一の金属材料（Ａｕ）を用いてＡ
ｕ電極２１，２２を形成し、これらの電極と同一の金属
材料としてのＡｕを利用したＡｕバンプ電極２５をつき
あわせて超音波併用の熱圧着により実装する。
強度を均一に保つことによって信頼性を向上させた半導
体装置の提供。 【解決手段】 サファイア基板１１ａ上の半導体薄膜層
１１ｂ，１１ｃの表面にそれぞれｎ側電極、ｐ側電極と
して同一の金属材料（Ａｕ）を用いてＡｕ電極２３，２
４を形成するとともに、実装基板２のｐ型半導体拡散層
２ａおよびｎ型半導体層２ｂ上にそれぞれ一対のｐ側電
極、ｎ側電極として同一の金属材料（Ａｕ）を用いてＡ
ｕ電極２１，２２を形成し、これらの電極と同一の金属
材料としてのＡｕを利用したＡｕバンプ電極２５をつき
あわせて超音波併用の熱圧着により実装する。
Description
【０００１】
【発明の属する技術分野】本発明は、フリップチップ型
の半導体素子をフェイスダウンで基板側に実装した半導
体装置に係り、特に基板側と半導体素子側との電極の接
合強度を均一に保つことを可能とした半導体装置に関す
る。
の半導体素子をフェイスダウンで基板側に実装した半導
体装置に係り、特に基板側と半導体素子側との電極の接
合強度を均一に保つことを可能とした半導体装置に関す
る。
【０００２】
【従来の技術】各種の化合物半導体の薄膜層を基板の上
に積層して形成される半導体発光素子の中で、たとえば
サファイア等の絶縁性であってしかも透光性の基板を用
いるものでは、ｐ側およびｎ側の電極が半導体積層膜の
表面に形成されたフリップチップ型として利用できる。
このようなフリップチップ型の発光素子では、ｐ側およ
びｎ側の電極を配線基板等の表面の電極パターンに直に
導通搭載するフェイスダウン方式のアセンブリによる実
装が可能である。そして、フェイスダウンによる実装で
は、実装面積が小さく、回路配線が短くできるので、高
密度実装や高速素子の実装に最適であり、電子機器の小
型化や高機能化への対応も可能である。
に積層して形成される半導体発光素子の中で、たとえば
サファイア等の絶縁性であってしかも透光性の基板を用
いるものでは、ｐ側およびｎ側の電極が半導体積層膜の
表面に形成されたフリップチップ型として利用できる。
このようなフリップチップ型の発光素子では、ｐ側およ
びｎ側の電極を配線基板等の表面の電極パターンに直に
導通搭載するフェイスダウン方式のアセンブリによる実
装が可能である。そして、フェイスダウンによる実装で
は、実装面積が小さく、回路配線が短くできるので、高
密度実装や高速素子の実装に最適であり、電子機器の小
型化や高機能化への対応も可能である。
【０００３】フェイスダウンによる半導体発光素子の実
装方法の典型的なものの一つは、半導体発光素子のｐ側
およびｎ側のそれぞれの電極にＡｕ等を利用したバンプ
電極を予め形成しておき、配線基板の配線パターンの電
極部にバンプ電極を突き合わせて超音波を併用した熱圧
着によるものである。この方法は、たとえば半田や導電
性のペースト等を利用した接合に比べると接合材の硬化
時間等が不要なので、生産性の面では好ましい。
装方法の典型的なものの一つは、半導体発光素子のｐ側
およびｎ側のそれぞれの電極にＡｕ等を利用したバンプ
電極を予め形成しておき、配線基板の配線パターンの電
極部にバンプ電極を突き合わせて超音波を併用した熱圧
着によるものである。この方法は、たとえば半田や導電
性のペースト等を利用した接合に比べると接合材の硬化
時間等が不要なので、生産性の面では好ましい。
【０００４】図２は従来の超音波併用熱圧着による実装
方法において、半導体発光素子へのバンプ電極の形成か
ら配線基板への導通搭載までの工程を示す概略図であ
る。
方法において、半導体発光素子へのバンプ電極の形成か
ら配線基板への導通搭載までの工程を示す概略図であ
る。
【０００５】図２の（ａ）は、ヒータ５１を内蔵したス
テージ５０の上面に予めダイシングした半導体発光素子
５２を搭載し、半導体発光素子５２のＡｕ電極５３ａ，
Ａｌ電極５３ｂの表面にＡｕバンプ電極５４を形成する
工程を示す。半導体発光素子５２は先に説明したように
サファイア等の基板５２ａの表面にたとえばｎ型Ｇａ
Ｎ、ｐ型ＧａＮ等の半導体薄膜層５２ｂ，５２ｃを積層
形成し、この半導体薄膜層５２ｂ，５２ｃの表面にそれ
ぞれｎ側のＡｌ電極５３ｂおよびｐ側のＡｕ電極５３ａ
を設けたものである。そして、Ａｕバンプ電極５４は、
キャピラリー５５から供給されるＡｕ線５６をトーチ
（図示せず）で加熱して溶融させてボール状とした後、
キャピラリー５５をＡｕ電極５３ａ，Ａｌ電極５３ｂの
表面に接近させて超音波を印加しながら熱圧着して形成
される。
テージ５０の上面に予めダイシングした半導体発光素子
５２を搭載し、半導体発光素子５２のＡｕ電極５３ａ，
Ａｌ電極５３ｂの表面にＡｕバンプ電極５４を形成する
工程を示す。半導体発光素子５２は先に説明したように
サファイア等の基板５２ａの表面にたとえばｎ型Ｇａ
Ｎ、ｐ型ＧａＮ等の半導体薄膜層５２ｂ，５２ｃを積層
形成し、この半導体薄膜層５２ｂ，５２ｃの表面にそれ
ぞれｎ側のＡｌ電極５３ｂおよびｐ側のＡｕ電極５３ａ
を設けたものである。そして、Ａｕバンプ電極５４は、
キャピラリー５５から供給されるＡｕ線５６をトーチ
（図示せず）で加熱して溶融させてボール状とした後、
キャピラリー５５をＡｕ電極５３ａ，Ａｌ電極５３ｂの
表面に接近させて超音波を印加しながら熱圧着して形成
される。
【０００６】そして、配線基板へ実装するときに各Ａｕ
バンプ電極５４に対する超音波の伝達量を均一とするた
め、図２の（ｂ）に示すレベリング工程が行われる。こ
の工程では、レベリング治具５７によってＡｕバンプ電
極５４を一様に圧下することで、Ａｕバンプ電極５４の
突き出し長さが一様化される。
バンプ電極５４に対する超音波の伝達量を均一とするた
め、図２の（ｂ）に示すレベリング工程が行われる。こ
の工程では、レベリング治具５７によってＡｕバンプ電
極５４を一様に圧下することで、Ａｕバンプ電極５４の
突き出し長さが一様化される。
【０００７】次いで、半導体発光素子５２は図２の
（ｃ）に示すように、配線基板５８の表面の配線パター
ンに合わせてフェイスダウン式で実装される。この実装
工程では、配線パターンとしてのｎ側およびｐ側のＡｌ
電極５９ａ，５９ｂを上面に形成した配線基板５８をス
テージ５０の上に搭載し、ヒータ５１によって加熱保持
する。一方、レベリング処理されたＡｕバンプ電極５４
を形成した半導体発光素子５２は、上下反転した姿勢と
して搬送されるとともにボンディングツール６０によっ
て吸着固定される。そして、半導体発光素子５２と配線
基板５８のそれぞれのＡｕバンプ電極５４およびｎ側お
よびｐ側のＡｌ電極５９ａ，５９ｂの位置合わせをした
後、ボンディングツール６０を用いた超音波併用熱圧着
によって、Ａｕバンプ電極５４とｎ側およびｐ側のＡｌ
電極５９ａ，５９ｂの金属材料との間での溶融合金化を
促すことで、配線基板５８に対して半導体発光素子５２
がフェイスダウン式で実装される。
（ｃ）に示すように、配線基板５８の表面の配線パター
ンに合わせてフェイスダウン式で実装される。この実装
工程では、配線パターンとしてのｎ側およびｐ側のＡｌ
電極５９ａ，５９ｂを上面に形成した配線基板５８をス
テージ５０の上に搭載し、ヒータ５１によって加熱保持
する。一方、レベリング処理されたＡｕバンプ電極５４
を形成した半導体発光素子５２は、上下反転した姿勢と
して搬送されるとともにボンディングツール６０によっ
て吸着固定される。そして、半導体発光素子５２と配線
基板５８のそれぞれのＡｕバンプ電極５４およびｎ側お
よびｐ側のＡｌ電極５９ａ，５９ｂの位置合わせをした
後、ボンディングツール６０を用いた超音波併用熱圧着
によって、Ａｕバンプ電極５４とｎ側およびｐ側のＡｌ
電極５９ａ，５９ｂの金属材料との間での溶融合金化を
促すことで、配線基板５８に対して半導体発光素子５２
がフェイスダウン式で実装される。
【０００８】
【発明が解決しようとする課題】ところが、このような
フリップチップ型の半導体発光素子５２をフェイスダウ
ンで配線基板５８側に実装した半導体発光装置におい
て、Ａｕ電極５３ａおよびＡｌ電極５３ｂ，５９ａ，５
９ｂの接合強度にばらつきがあることが分かった。従
来、電極の接合強度を評価する方法として破壊試験が行
われているが、この破壊試験では電極の接合強度の弱さ
加減の評価をすることができず、均一な接合強度を保つ
ことができなかったためである。
フリップチップ型の半導体発光素子５２をフェイスダウ
ンで配線基板５８側に実装した半導体発光装置におい
て、Ａｕ電極５３ａおよびＡｌ電極５３ｂ，５９ａ，５
９ｂの接合強度にばらつきがあることが分かった。従
来、電極の接合強度を評価する方法として破壊試験が行
われているが、この破壊試験では電極の接合強度の弱さ
加減の評価をすることができず、均一な接合強度を保つ
ことができなかったためである。
【０００９】そこで、本発明においては、半導体発光素
子５２等の半導体素子側および配線基板５８等の実装基
板側の電極の接合強度を均一に保つことによって信頼性
を向上させた半導体装置を提供することを目的とする。
子５２等の半導体素子側および配線基板５８等の実装基
板側の電極の接合強度を均一に保つことによって信頼性
を向上させた半導体装置を提供することを目的とする。
【００１０】
【課題を解決するための手段】本発明者は電極の接合強
度について鋭意研究を重ねた結果、次のことを見出し
た。 （１）Ａｕ電極とＡｕバンプ電極との接合部において
は、Ａｕ電極に対するＡｕバンプ電極の塑性変形時、超
音波エネルギにより接合界面が清浄化されるとともに、
摩擦熱により再結晶温度以上になった際にＡｕ電極とＡ
ｕバンプ電極とのＡｕ原子間で自己拡散が起きることに
よって、Ａｕ電極とＡｕバンプ電極とが凝着接合する。 （２）Ａｕバンプ電極とＡｌ電極との接合部において
は、Ａｌ電極に対するＡｕバンプ電極の塑性変形時、超
音波エネルギによりＡｌ電極表面の酸化膜が破壊され清
浄面が露出するとともに、摩擦熱により再結晶温度以上
になった際にＡｕバンプ電極とＡｌ電極の金属原子間で
相互拡散が起きることによって、ＡｕとＡｌとの金属間
化合物が生成され、Ａｕバンプ電極とＡｌ電極とが凝着
接合する。このとき、接合部に生成されるＡｕとＡｌと
の金属間化合物は組成比率によって強度が異なり、Ａｕ
4Ａｌ相が最も接合強度が強くなる。
度について鋭意研究を重ねた結果、次のことを見出し
た。 （１）Ａｕ電極とＡｕバンプ電極との接合部において
は、Ａｕ電極に対するＡｕバンプ電極の塑性変形時、超
音波エネルギにより接合界面が清浄化されるとともに、
摩擦熱により再結晶温度以上になった際にＡｕ電極とＡ
ｕバンプ電極とのＡｕ原子間で自己拡散が起きることに
よって、Ａｕ電極とＡｕバンプ電極とが凝着接合する。 （２）Ａｕバンプ電極とＡｌ電極との接合部において
は、Ａｌ電極に対するＡｕバンプ電極の塑性変形時、超
音波エネルギによりＡｌ電極表面の酸化膜が破壊され清
浄面が露出するとともに、摩擦熱により再結晶温度以上
になった際にＡｕバンプ電極とＡｌ電極の金属原子間で
相互拡散が起きることによって、ＡｕとＡｌとの金属間
化合物が生成され、Ａｕバンプ電極とＡｌ電極とが凝着
接合する。このとき、接合部に生成されるＡｕとＡｌと
の金属間化合物は組成比率によって強度が異なり、Ａｕ
4Ａｌ相が最も接合強度が強くなる。
【００１１】すなわち、本発明は、フリップチップ型の
半導体素子上に形成した一対の素子側電極を実装基板上
に形成した一対の基板側電極にそれぞれバンプ接合した
半導体装置において、前記一対の素子側電極の最表面層
をＡｕやＡｌ等の同一の金属材料により形成するととも
に前記一対の基板側電極の最表面層をＡｕやＡｌ等の同
一の金属材料により形成したことを特徴とする。
半導体素子上に形成した一対の素子側電極を実装基板上
に形成した一対の基板側電極にそれぞれバンプ接合した
半導体装置において、前記一対の素子側電極の最表面層
をＡｕやＡｌ等の同一の金属材料により形成するととも
に前記一対の基板側電極の最表面層をＡｕやＡｌ等の同
一の金属材料により形成したことを特徴とする。
【００１２】これにより、半導体素子側および実装基板
側それぞれのｐ側とｎ側との一対の電極の接合強度を均
一に保ち、半導体装置の信頼性を向上させることが可能
となる。
側それぞれのｐ側とｎ側との一対の電極の接合強度を均
一に保ち、半導体装置の信頼性を向上させることが可能
となる。
【００１３】
【発明の実施の形態】請求項１に記載の発明は、フリッ
プチップ型の半導体素子上に形成した一対の素子側電極
を実装基板上に形成した一対の基板側電極にそれぞれバ
ンプ接合した半導体装置において、前記一対の素子側電
極の最表面層を同一の金属材料により形成するとともに
前記一対の基板側電極の最表面層を同一の金属材料によ
り形成したことを特徴とする半導体装置としたものであ
り、半導体素子側および実装基板側それぞれの一対の電
極の接合強度を均一に保つことができる。
プチップ型の半導体素子上に形成した一対の素子側電極
を実装基板上に形成した一対の基板側電極にそれぞれバ
ンプ接合した半導体装置において、前記一対の素子側電
極の最表面層を同一の金属材料により形成するとともに
前記一対の基板側電極の最表面層を同一の金属材料によ
り形成したことを特徴とする半導体装置としたものであ
り、半導体素子側および実装基板側それぞれの一対の電
極の接合強度を均一に保つことができる。
【００１４】請求項２に記載の発明は、前記一対の素子
側電極の最表面層および一対の基板側電極の最表面層を
すべて同一の金属材料により形成したことを特徴とする
請求項１記載の半導体装置であり、半導体素子側および
実装基板側のすべての電極の接合強度を均一に保つこと
ができる。
側電極の最表面層および一対の基板側電極の最表面層を
すべて同一の金属材料により形成したことを特徴とする
請求項１記載の半導体装置であり、半導体素子側および
実装基板側のすべての電極の接合強度を均一に保つこと
ができる。
【００１５】請求項３に記載の発明は、前記バンプ接合
の材料および前記金属材料としてＡｕを用いたことを特
徴とする請求項２記載の半導体装置であり、Ａｕ原子間
の自己拡散によって凝着接合し、接合強度を強く保つこ
とができる。
の材料および前記金属材料としてＡｕを用いたことを特
徴とする請求項２記載の半導体装置であり、Ａｕ原子間
の自己拡散によって凝着接合し、接合強度を強く保つこ
とができる。
【００１６】以下、本発明の実施の形態を図面に基づい
て説明する。なお、本実施の形態では半導体発光装置を
例として説明する。
て説明する。なお、本実施の形態では半導体発光装置を
例として説明する。
【００１７】図１は本発明の実施の形態における半導体
発光装置を示す概略縦断面図である。
発光装置を示す概略縦断面図である。
【００１８】図１において、本実施形態における半導体
発光装置は、フリップチップ型の半導体発光素子（以
下、「発光素子」と称す）１を実装基板２に対してフェ
イスダウン式で導通搭載した後、蛍光体を含有したペー
スト３で発光素子１の全周囲を封止したものである。
発光装置は、フリップチップ型の半導体発光素子（以
下、「発光素子」と称す）１を実装基板２に対してフェ
イスダウン式で導通搭載した後、蛍光体を含有したペー
スト３で発光素子１の全周囲を封止したものである。
【００１９】発光素子１は、サファイア基板１１ａの表
面にｎ型ＧａＮの半導体薄膜層１１ｂおよびｐ型ＧａＮ
の半導体薄膜層１１ｃなどを積層形成し、半導体薄膜層
１１ｂ，１１ｃの表面にそれぞれｎ側電極、ｐ側電極と
してその最表面層に同一の金属材料（Ａｕ）を用いてＡ
ｕ電極２３，２４を形成したものである。一方、実装基
板２のｐ型半導体拡散層２ａおよびｎ型半導体層２ｂ上
には、それぞれ一対のｐ側電極、ｎ側電極としてその最
表面層に同一の金属材料（Ａｕ）を用いてＡｕ電極２
１，２２を形成している。
面にｎ型ＧａＮの半導体薄膜層１１ｂおよびｐ型ＧａＮ
の半導体薄膜層１１ｃなどを積層形成し、半導体薄膜層
１１ｂ，１１ｃの表面にそれぞれｎ側電極、ｐ側電極と
してその最表面層に同一の金属材料（Ａｕ）を用いてＡ
ｕ電極２３，２４を形成したものである。一方、実装基
板２のｐ型半導体拡散層２ａおよびｎ型半導体層２ｂ上
には、それぞれ一対のｐ側電極、ｎ側電極としてその最
表面層に同一の金属材料（Ａｕ）を用いてＡｕ電極２
１，２２を形成している。
【００２０】このような構成の半導体発光装置は、図２
に示した従来の工程と同様の工程により、発光素子１の
一対のＡｕ電極２３，２４にこれらの電極と同一の金属
材料としてのＡｕを利用したＡｕバンプ電極２５を予め
形成しておき、実装基板２の一対のＡｕ電極２１，２２
にこのＡｕバンプ電極２５をつきあわせて超音波併用の
熱圧着により実装する。
に示した従来の工程と同様の工程により、発光素子１の
一対のＡｕ電極２３，２４にこれらの電極と同一の金属
材料としてのＡｕを利用したＡｕバンプ電極２５を予め
形成しておき、実装基板２の一対のＡｕ電極２１，２２
にこのＡｕバンプ電極２５をつきあわせて超音波併用の
熱圧着により実装する。
【００２１】このように発光素子１側の一対の電極の最
表面層を同一の金属材料を用いたＡｕ電極２３，２４と
することにより、Ａｕバンプ電極２５による発光素子１
側の一対のｎ側およびｐ側のＡｕ電極２３，２４の接合
強度は均一に保たれる。同様に、実装基板２側の一対の
電極の最表面層を同一の金属材料を用いたＡｕ電極２
１，２２とすることにより、Ａｕバンプ電極２５により
実装基板２側の一対のｐ側およびｎ側のＡｕ電極２１，
２２の接合強度も均一に保たれ、半導体発光装置の信頼
性を向上させることができる。また、本実施形態におい
ては、発光素子１側および実装基板２側をすべて同一の
金属材料（Ａｕ）を利用したＡｕ電極２１〜２４として
いるため、Ａｕバンプ電極２５により接合するすべての
Ａｕ電極２１〜２４の接合強度が均一に保たれる。
表面層を同一の金属材料を用いたＡｕ電極２３，２４と
することにより、Ａｕバンプ電極２５による発光素子１
側の一対のｎ側およびｐ側のＡｕ電極２３，２４の接合
強度は均一に保たれる。同様に、実装基板２側の一対の
電極の最表面層を同一の金属材料を用いたＡｕ電極２
１，２２とすることにより、Ａｕバンプ電極２５により
実装基板２側の一対のｐ側およびｎ側のＡｕ電極２１，
２２の接合強度も均一に保たれ、半導体発光装置の信頼
性を向上させることができる。また、本実施形態におい
ては、発光素子１側および実装基板２側をすべて同一の
金属材料（Ａｕ）を利用したＡｕ電極２１〜２４として
いるため、Ａｕバンプ電極２５により接合するすべての
Ａｕ電極２１〜２４の接合強度が均一に保たれる。
【００２２】なお、本実施形態においては、Ａｕバンプ
電極２５に対して最も接合強度が高く、使用に望ましい
電極としてＡｕを用いたＡｕ電極２１〜２４の例につい
て説明したが、Ａｕバンプ電極２５に対して発光素子１
側の一対のｎ側およびｐ側の電極の最表面層を同一の金
属材料としてＡｌを用い、実装基板２側の一対のｐ側お
よびｎ側の電極の最表面層を同一の金属材料としてＡｕ
を用いても、半導体素子側および実装基板側それぞれの
一対の電極の接合強度を均一に保つことができる。ま
た、発光素子１側と実装基板２側とをそれぞれ逆にＡｕ
電極、Ａｌ電極としてもよく、すべてをＡｌ電極として
もよい。
電極２５に対して最も接合強度が高く、使用に望ましい
電極としてＡｕを用いたＡｕ電極２１〜２４の例につい
て説明したが、Ａｕバンプ電極２５に対して発光素子１
側の一対のｎ側およびｐ側の電極の最表面層を同一の金
属材料としてＡｌを用い、実装基板２側の一対のｐ側お
よびｎ側の電極の最表面層を同一の金属材料としてＡｕ
を用いても、半導体素子側および実装基板側それぞれの
一対の電極の接合強度を均一に保つことができる。ま
た、発光素子１側と実装基板２側とをそれぞれ逆にＡｕ
電極、Ａｌ電極としてもよく、すべてをＡｌ電極として
もよい。
【００２３】
【発明の効果】本発明では、フリップチップ型の半導体
素子上に形成した一対の素子側電極を実装基板上に形成
した一対の基板側電極にそれぞれバンプ接合する際、一
対の素子側電極の最表面層を同一の金属材料により形成
するとともに一対の基板側電極の最表面層を同一の金属
材料により形成したことにより、半導体素子側および実
装基板側それぞれの一対の電極の接合強度を均一に保つ
ことができ、信頼性を向上させた半導体装置が得られ
る。
素子上に形成した一対の素子側電極を実装基板上に形成
した一対の基板側電極にそれぞれバンプ接合する際、一
対の素子側電極の最表面層を同一の金属材料により形成
するとともに一対の基板側電極の最表面層を同一の金属
材料により形成したことにより、半導体素子側および実
装基板側それぞれの一対の電極の接合強度を均一に保つ
ことができ、信頼性を向上させた半導体装置が得られ
る。
【００２４】また、一対の素子側電極の最表面層および
一対の基板側電極の最表面層をすべて同一の金属材料に
より形成したことで、半導体素子側および実装基板側の
すべての電極の接合強度を均一に保ち、さらに信頼性を
向上させた半導体装置が得られる。
一対の基板側電極の最表面層をすべて同一の金属材料に
より形成したことで、半導体素子側および実装基板側の
すべての電極の接合強度を均一に保ち、さらに信頼性を
向上させた半導体装置が得られる。
【図１】本発明の実施の形態における半導体発光装置を
示す概略縦断面図
示す概略縦断面図
【図２】従来の超音波併用熱圧着による半導体発光素子
の実装工程を示す概略図
の実装工程を示す概略図
１ 半導体発光素子 ２ 実装基板 ２ａ ｐ型半導体拡散層 ２ｂ ｎ型半導体層 ３ ペースト １１ａ サファイア基板 １１ｂ，１１ｃ 半導体薄膜層 ２１，２２，２３，２４ Ａｕ電極 ２５ Ａｕバンプ電極
───────────────────────────────────────────────────── フロントページの続き (72)発明者 池田 忠昭 大阪府門真市大字門真1006番地 松下電器 産業株式会社内 Ｆターム(参考） 5F041 AA43 CA02 CA40 CA46 CA83 DA09 DA43 EE25 5F044 KK18 QQ03
Claims (3)
- 【請求項１】 フリップチップ型の半導体素子上に形成
した一対の素子側電極を実装基板上に形成した一対の基
板側電極にそれぞれバンプ接合した半導体装置におい
て、前記一対の素子側電極の最表面層を同一の金属材料
により形成するとともに前記一対の基板側電極の最表面
層を同一の金属材料により形成したことを特徴とする半
導体装置。 - 【請求項２】 前記一対の素子側電極の最表面層および
一対の基板側電極の最表面層をすべて同一の金属材料に
より形成したことを特徴とする請求項１記載の半導体装
置。 - 【請求項３】 前記バンプ接合の材料および前記金属材
料としてＡｕを用いたことを特徴とする請求項２記載の
半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001075804A JP2002280415A (ja) | 2001-03-16 | 2001-03-16 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001075804A JP2002280415A (ja) | 2001-03-16 | 2001-03-16 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2002280415A true JP2002280415A (ja) | 2002-09-27 |
Family
ID=18932828
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001075804A Pending JP2002280415A (ja) | 2001-03-16 | 2001-03-16 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2002280415A (ja) |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2005106497A2 (en) * | 2004-04-28 | 2005-11-10 | Cree, Inc. | Led bonding structures and methods of fabricating led bonding structures |
| KR100864004B1 (ko) * | 2007-02-09 | 2008-10-17 | (주)아이셀론 | 초음파를 이용한 발광다이오드의 플립칩 패키징 방법 |
| CN100459182C (zh) * | 2003-02-28 | 2009-02-04 | 信越半导体株式会社 | 发光元件 |
| JP2009088521A (ja) * | 2007-09-27 | 2009-04-23 | Samsung Electro Mech Co Ltd | 窒化ガリウム系発光ダイオード素子 |
| KR100975521B1 (ko) * | 2003-10-04 | 2010-08-12 | 삼성전자주식회사 | 발광 소자 조립체 |
| US8838945B2 (en) | 2006-09-06 | 2014-09-16 | Silicon Hive B.V. | Data processing circuit with a plurality of instruction modes for processing time-stationary encoded instructions, and method of operating/scheduling such data circuit |
| CN105226178A (zh) * | 2011-12-16 | 2016-01-06 | 新世纪光电股份有限公司 | 半导体封装结构 |
| JPWO2019009033A1 (ja) * | 2017-07-03 | 2020-03-19 | シャープ株式会社 | 光源装置及び発光装置 |
-
2001
- 2001-03-16 JP JP2001075804A patent/JP2002280415A/ja active Pending
Cited By (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100459182C (zh) * | 2003-02-28 | 2009-02-04 | 信越半导体株式会社 | 发光元件 |
| KR100975521B1 (ko) * | 2003-10-04 | 2010-08-12 | 삼성전자주식회사 | 발광 소자 조립체 |
| WO2005106497A2 (en) * | 2004-04-28 | 2005-11-10 | Cree, Inc. | Led bonding structures and methods of fabricating led bonding structures |
| WO2005106497A3 (en) * | 2004-04-28 | 2006-06-22 | Cree Inc | Led bonding structures and methods of fabricating led bonding structures |
| US7462861B2 (en) | 2004-04-28 | 2008-12-09 | Cree, Inc. | LED bonding structures and methods of fabricating LED bonding structures |
| US7642121B2 (en) | 2004-04-28 | 2010-01-05 | Cree, Inc. | LED bonding structures and methods of fabricating LED bonding structures |
| US8076670B2 (en) | 2004-04-28 | 2011-12-13 | Cree, Inc. | LED with conductively joined bonding structure |
| US8838945B2 (en) | 2006-09-06 | 2014-09-16 | Silicon Hive B.V. | Data processing circuit with a plurality of instruction modes for processing time-stationary encoded instructions, and method of operating/scheduling such data circuit |
| KR100864004B1 (ko) * | 2007-02-09 | 2008-10-17 | (주)아이셀론 | 초음파를 이용한 발광다이오드의 플립칩 패키징 방법 |
| JP2009088521A (ja) * | 2007-09-27 | 2009-04-23 | Samsung Electro Mech Co Ltd | 窒化ガリウム系発光ダイオード素子 |
| CN105226178A (zh) * | 2011-12-16 | 2016-01-06 | 新世纪光电股份有限公司 | 半导体封装结构 |
| JPWO2019009033A1 (ja) * | 2017-07-03 | 2020-03-19 | シャープ株式会社 | 光源装置及び発光装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8563364B2 (en) | Method for producing a power semiconductor arrangement | |
| KR100531393B1 (ko) | 반도체 장치 및 그 제조 방법 | |
| JP4246134B2 (ja) | 半導体素子の実装方法、及び半導体素子実装基板 | |
| KR101138306B1 (ko) | Ｌｅｄ 칩의 다이-본딩 방법과 이에 의해 제조된 ｌｅｄ | |
| JP4904767B2 (ja) | 半導体装置 | |
| CN103035601A (zh) | 在烧结银层上包括扩散焊接层的半导体器件 | |
| JP2003007764A (ja) | 半導体装置およびその製造方法 | |
| JP3627591B2 (ja) | パワー半導体モジュールの製造方法 | |
| JP6854810B2 (ja) | 半導体装置 | |
| JP2009510743A (ja) | 層を結合する方法、相応するデバイス及び有機発光ダイオード | |
| US6803253B2 (en) | Method for laminating and mounting semiconductor chip | |
| JP2002280415A (ja) | 半導体装置 | |
| JPH11145336A (ja) | バンプ付電子部品の実装構造および実装方法 | |
| EP2306796A1 (en) | Method of joining components, composite of components of an electrical circuit and electrical circuit | |
| JPH10275826A (ja) | 半導体装置およびその製造方法 | |
| JP3690147B2 (ja) | 半導体発光素子の実装方法 | |
| JPH11354848A (ja) | 半導体発光装置 | |
| JPH09102514A (ja) | バンプボンディング方法およびバンプボンディング構造 | |
| KR20170059838A (ko) | 열전모듈의 제조방법 | |
| US7601560B2 (en) | Method for producing an electronic circuit | |
| JP2712939B2 (ja) | チップキャリア | |
| JPH07142490A (ja) | 半導体集積回路装置およびその製造方法 | |
| JPH10139559A (ja) | ガラスセラミック基板及びその製造方法 | |
| JPH09148720A (ja) | マルチチップモジュールの製造方法 | |
| JP2010141112A (ja) | 半導体装置および半導体装置の製造方法 |