JPH09148720A - マルチチップモジュールの製造方法 - Google Patents
マルチチップモジュールの製造方法Info
- Publication number
- JPH09148720A JPH09148720A JP30734995A JP30734995A JPH09148720A JP H09148720 A JPH09148720 A JP H09148720A JP 30734995 A JP30734995 A JP 30734995A JP 30734995 A JP30734995 A JP 30734995A JP H09148720 A JPH09148720 A JP H09148720A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor chip
- wiring board
- conductive paste
- bumps
- conductive
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/321—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by conductive adhesives
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Electric Connection Of Electric Components To Printed Circuits (AREA)
- Manufacturing Of Printed Wiring (AREA)
- Wire Bonding (AREA)
Abstract
(57)【要約】
【課題】 鉛公害もしくは大気汚染などの地球環境問題
に効果的に対応したマルチチップモジュールの製造方法
の提供。 【解決手段】 半導体チップ７の電極バンプ7b面に導電
性ペースト９を転写・被着する工程と、前記半導体チッ
プ７の導電性ペースト９転写・被着面を無機質系配線板
６面の導体パッド6a面に対応させて位置決め配置する工
程と、前記半導体チップ７を配線板６面に押圧して電極
バンプ7bを導体パッド6aに圧接する工程と、前記バンプ
7bの圧接で埋め込んだ導電性ペースト９を硬化させ工程
とを備えたマルチチップモジュールの製造方法である。
に効果的に対応したマルチチップモジュールの製造方法
の提供。 【解決手段】 半導体チップ７の電極バンプ7b面に導電
性ペースト９を転写・被着する工程と、前記半導体チッ
プ７の導電性ペースト９転写・被着面を無機質系配線板
６面の導体パッド6a面に対応させて位置決め配置する工
程と、前記半導体チップ７を配線板６面に押圧して電極
バンプ7bを導体パッド6aに圧接する工程と、前記バンプ
7bの圧接で埋め込んだ導電性ペースト９を硬化させ工程
とを備えたマルチチップモジュールの製造方法である。
Description
【０００１】
【発明の属する技術分野】本発明はマルチチップモジュ
ールの製造方法に係り、さらに詳しくは、鉛公害もしく
は大気汚染など環境問題の解消，低減を可能とするマル
チチップモジュールの製造方法に関する。
ールの製造方法に係り、さらに詳しくは、鉛公害もしく
は大気汚染など環境問題の解消，低減を可能とするマル
チチップモジュールの製造方法に関する。
【０００２】
【従来の技術】たとえば、大型コンピュータや画像処理
装置などの電子機器に使用されるマルチチップモジュー
ルは、一般に、図３に構成の要部を示すような構成を成
している。すなわち、被接続部となる導体パッド1aを含
む配線パターンを、一主面の所定領域内に有する無機質
系の配線板１、たとえばセラミック多層配線板と、前記
多層配線板１の導体パッド1aに対応するAl電極2aを電気
的に接続・実装（フェースダウン型実装）された半導体
チップ（半導体素子）２と、前記半導体チップ２の実装
領域を囲繞する形で多層配線板１面に一体的に設けられ
ているウエルドリング（もしくはシーリングパターン）
３面に、開口端縁部4aが半田付け・気密封止され、前記
半導体チップ２を封有する金属製キャップ４とを備えた
構成を成している。なお、マルチチップモジュールは、
半導体チップ２を金属製キャップ４で封有しない構成で
使用される場合もある。
装置などの電子機器に使用されるマルチチップモジュー
ルは、一般に、図３に構成の要部を示すような構成を成
している。すなわち、被接続部となる導体パッド1aを含
む配線パターンを、一主面の所定領域内に有する無機質
系の配線板１、たとえばセラミック多層配線板と、前記
多層配線板１の導体パッド1aに対応するAl電極2aを電気
的に接続・実装（フェースダウン型実装）された半導体
チップ（半導体素子）２と、前記半導体チップ２の実装
領域を囲繞する形で多層配線板１面に一体的に設けられ
ているウエルドリング（もしくはシーリングパターン）
３面に、開口端縁部4aが半田付け・気密封止され、前記
半導体チップ２を封有する金属製キャップ４とを備えた
構成を成している。なお、マルチチップモジュールは、
半導体チップ２を金属製キャップ４で封有しない構成で
使用される場合もある。
【０００３】そして、前記マルチチップモジュールの構
成に当たっては、図４に模式的に示すごとく、Al電極2a
上にバリアメタル層2bを設け、さらに半田バンプ2cを形
成配置した半導体チップ２を、多層配線板１の導体パッ
ド1aに対応させて位置決め配置した後、前記半田バンプ
2cと導体パッド1aとを半田付けしている。
成に当たっては、図４に模式的に示すごとく、Al電極2a
上にバリアメタル層2bを設け、さらに半田バンプ2cを形
成配置した半導体チップ２を、多層配線板１の導体パッ
ド1aに対応させて位置決め配置した後、前記半田バンプ
2cと導体パッド1aとを半田付けしている。
【０００４】ここで、多層配線板１は、たとえばアルミ
ナを層間絶縁体層として所要の信号配線パターン層1bな
どを内層し、かつパターン層1b間が適宜接続されるとと
もに、入出力パッド1c，1c′やAgろう1d付けされた入出
力リード1eなどを備えている。また、多層配線板１の導
体パッド1aに対する半導体チップ２のAl電極2aの電気的
な接続・実装は、Al電極2a面に設けた半田バンプ（Sn/P
b:10/90)2cを、導体パッド1a面に半田（Sn/Pb:63/37)5a
付けすることで行われている。さらに、金属製キャップ
４の開口端縁部4aも、たとえばコバールもしくは Fe/Ni
42アロイなどから成るシールリングパターン３面に、半
田（Sn/Pb:63/37)5b付けで気密封止している。
ナを層間絶縁体層として所要の信号配線パターン層1bな
どを内層し、かつパターン層1b間が適宜接続されるとと
もに、入出力パッド1c，1c′やAgろう1d付けされた入出
力リード1eなどを備えている。また、多層配線板１の導
体パッド1aに対する半導体チップ２のAl電極2aの電気的
な接続・実装は、Al電極2a面に設けた半田バンプ（Sn/P
b:10/90)2cを、導体パッド1a面に半田（Sn/Pb:63/37)5a
付けすることで行われている。さらに、金属製キャップ
４の開口端縁部4aも、たとえばコバールもしくは Fe/Ni
42アロイなどから成るシールリングパターン３面に、半
田（Sn/Pb:63/37)5b付けで気密封止している。
【０００５】そして、上記構成においては、半田濡れ性
を考慮してPb成分比の多い共晶半田が使用され、また、
マルチチップモジュールの信頼性を確保するため、半導
体チップ２の半田5a付け実装、金属製キャップ４の半田
5b付け封止後、フラックス成分の残渣が残らないよう
に、有機溶剤で洗浄している。
を考慮してPb成分比の多い共晶半田が使用され、また、
マルチチップモジュールの信頼性を確保するため、半導
体チップ２の半田5a付け実装、金属製キャップ４の半田
5b付け封止後、フラックス成分の残渣が残らないよう
に、有機溶剤で洗浄している。
【０００６】
【発明が解決しようとする課題】しかしながら、上記構
成のマルチチップモジュールの製造方法においては、実
用上、次のような不都合な問題がある。すなわち、半導
体チップ（半導体素子）２の搭載・実装、要すれば金属
製キャップ４による気密封止は、Pb系半田を使用した半
田付けで行っている。したがって、マルチチップモジュ
ールの製造工程にあっては、半田付け時に発生するPb蒸
気などによって作業環境の汚染・悪化などが招来するの
で、設備面の改善・改良が要求され、必然的にコストア
ップの問題を提起する。
成のマルチチップモジュールの製造方法においては、実
用上、次のような不都合な問題がある。すなわち、半導
体チップ（半導体素子）２の搭載・実装、要すれば金属
製キャップ４による気密封止は、Pb系半田を使用した半
田付けで行っている。したがって、マルチチップモジュ
ールの製造工程にあっては、半田付け時に発生するPb蒸
気などによって作業環境の汚染・悪化などが招来するの
で、設備面の改善・改良が要求され、必然的にコストア
ップの問題を提起する。
【０００７】また、前記のようにPbは神経障害，発癌性
など人体に有害であるため、その管理体制が重要であ
り、簡単に破棄処分などすることもできない。つまり、
製造工程における作業環境の問題だけでなく、電子部品
もしくは電子機器システムとしての取扱は勿論のこと、
破損した電子部品の処分も制約されることになる。たと
えば、破棄した電子部品に雨（酸性雨）があたると、Pb
が溶解して地中に浸み込み、結果的に地下水がPbを含む
ことになる。
など人体に有害であるため、その管理体制が重要であ
り、簡単に破棄処分などすることもできない。つまり、
製造工程における作業環境の問題だけでなく、電子部品
もしくは電子機器システムとしての取扱は勿論のこと、
破損した電子部品の処分も制約されることになる。たと
えば、破棄した電子部品に雨（酸性雨）があたると、Pb
が溶解して地中に浸み込み、結果的に地下水がPbを含む
ことになる。
【０００８】したがって、Pbを含有する地下水を飲んだ
場合、その飲料者が神経に混乱を引き起こしたり、生殖
機能に障害を生じたり、あるいは貧血や高血圧の原因と
なり、さらには発癌性として作用する可能性もある。こ
うした事情を考慮して、米国などでは既に、Pbを含有す
る電子機器や電子部品に対して、徴税を付加することも
検討されており、見掛上の製品コストアップ、市場コス
ト競争力の低下など不可避的な状況にある。
場合、その飲料者が神経に混乱を引き起こしたり、生殖
機能に障害を生じたり、あるいは貧血や高血圧の原因と
なり、さらには発癌性として作用する可能性もある。こ
うした事情を考慮して、米国などでは既に、Pbを含有す
る電子機器や電子部品に対して、徴税を付加することも
検討されており、見掛上の製品コストアップ、市場コス
ト競争力の低下など不可避的な状況にある。
【０００９】さらに、前記フラックス成分の残渣を残さ
ない洗浄には、たとえばフロンや、1-1-1トリクロルエ
タンなどが有効であるが、いわゆるオゾン層の破壊問題
など考慮して、他の有機溶剤を使用した場合は、フラッ
クス成分の残渣を残さずに洗浄することが困難で、生産
性および長期信頼性保障上問題がある。
ない洗浄には、たとえばフロンや、1-1-1トリクロルエ
タンなどが有効であるが、いわゆるオゾン層の破壊問題
など考慮して、他の有機溶剤を使用した場合は、フラッ
クス成分の残渣を残さずに洗浄することが困難で、生産
性および長期信頼性保障上問題がある。
【００１０】いずれにしても、鉛公害もしくはオゾン層
破壊に起因する大気汚染などの地球環境問題を考慮した
場合、従来のマルチチップモジュールの構成およびその
製造方法は、見直される方向にある。また、そのための
努力も払われているが、比較的低コストで実用的な手段
は未だ知られていない。
破壊に起因する大気汚染などの地球環境問題を考慮した
場合、従来のマルチチップモジュールの構成およびその
製造方法は、見直される方向にある。また、そのための
努力も払われているが、比較的低コストで実用的な手段
は未だ知られていない。
【００１１】本発明は上記事情に対処してなされたもの
で、鉛公害もしくは大気汚染などの地球環境問題に効果
的に対応したマルチチップモジュールの製造方法の提供
を目的とする。
で、鉛公害もしくは大気汚染などの地球環境問題に効果
的に対応したマルチチップモジュールの製造方法の提供
を目的とする。
【００１２】
【課題を解決するための手段】請求項１の発明は、半導
体チップの電極バンプ面に導電性ペーストを転写・被着
する工程と、前記半導体チップの導電性ペースト転写・
被着面を無機質系配線板面の導体パッド面に対応させて
位置決め配置する工程と、前記半導体チップを配線板面
に押圧して電極バンプを導体パッドに圧接する工程と、
前記バンプの圧接で埋め込んだ導電性ペーストを硬化さ
せ工程とを備えたマルチチップモジュールの製造方法で
ある。
体チップの電極バンプ面に導電性ペーストを転写・被着
する工程と、前記半導体チップの導電性ペースト転写・
被着面を無機質系配線板面の導体パッド面に対応させて
位置決め配置する工程と、前記半導体チップを配線板面
に押圧して電極バンプを導体パッドに圧接する工程と、
前記バンプの圧接で埋め込んだ導電性ペーストを硬化さ
せ工程とを備えたマルチチップモジュールの製造方法で
ある。
【００１３】請求項２の発明は、同時焼成もしくはグリ
ーンシートプロセスで、最上層面の所定領域に導体パッ
ドを備えた無機質系の配線板を製造する工程と、前記配
線板の導体パッド面に、少なくとも先端面に導電性ペー
ストを転写・被着した半導体チップの電極バンプを対応
させて位置決め配置する工程と、前記半導体チップを配
線板面に押圧して電極バンプを導体パッドに圧接する工
程と、前記バンプの圧接で埋め込んだ導電性ペーストを
硬化させ工程とを備えたマルチチップモジュールの製造
方法である。
ーンシートプロセスで、最上層面の所定領域に導体パッ
ドを備えた無機質系の配線板を製造する工程と、前記配
線板の導体パッド面に、少なくとも先端面に導電性ペー
ストを転写・被着した半導体チップの電極バンプを対応
させて位置決め配置する工程と、前記半導体チップを配
線板面に押圧して電極バンプを導体パッドに圧接する工
程と、前記バンプの圧接で埋め込んだ導電性ペーストを
硬化させ工程とを備えたマルチチップモジュールの製造
方法である。
【００１４】請求項３の発明は、導体パッドを含む最上
層パターンを薄膜配線プロセスで形成するウエルドリン
グ層を備えた無機質系の配線板の製造工程と、前記配線
板の導体パッド面に、少なくとも先端面に導電性ペース
トを転写・被着した半導体チップの電極バンプを対応さ
せて位置決め配置する工程と、前記半導体チップを配線
板面に押圧して電極バンプを導体パッドに圧接する工程
と、前記バンプの圧接で埋め込んだ導電性ペーストを硬
化させ工程と、前記配線板面のウエルドリング層に、金
属製キャップの開口端縁部を位置合わせし、レーザービ
ーム照射によって気密に封着する工程とを備えたマルチ
チップモジュールの製造方法である。
層パターンを薄膜配線プロセスで形成するウエルドリン
グ層を備えた無機質系の配線板の製造工程と、前記配線
板の導体パッド面に、少なくとも先端面に導電性ペース
トを転写・被着した半導体チップの電極バンプを対応さ
せて位置決め配置する工程と、前記半導体チップを配線
板面に押圧して電極バンプを導体パッドに圧接する工程
と、前記バンプの圧接で埋め込んだ導電性ペーストを硬
化させ工程と、前記配線板面のウエルドリング層に、金
属製キャップの開口端縁部を位置合わせし、レーザービ
ーム照射によって気密に封着する工程とを備えたマルチ
チップモジュールの製造方法である。
【００１５】請求項４の発明は、請求項１ないし３のい
ずれかに記載のマルチチップモジュールの製造方法にお
いて、半導体チップの電極バンプを断面凸型とし、かつ
導電性ペーストの転写・被着で同径化することを特徴と
する。
ずれかに記載のマルチチップモジュールの製造方法にお
いて、半導体チップの電極バンプを断面凸型とし、かつ
導電性ペーストの転写・被着で同径化することを特徴と
する。
【００１６】上記マルチチップモジュールの製造方法に
おいて、半導体チップ電極面のバンプ（電極バンプ）
は、たとえばAu，CuもしくはNi製、あるいは弾力性を有
する球体面にAu，CuもしくはNiなどの導電性メッキ層を
設けたものなどが挙げられ、また、ワイヤボンデング手
法や転写法などによっても形成できる。そして、この電
極バンプの断面形状は特に限定されないが、たとえば断
面凸型の場合は、配線板の導体パッド面に対する押圧・
圧接が容易なので好ましい。
おいて、半導体チップ電極面のバンプ（電極バンプ）
は、たとえばAu，CuもしくはNi製、あるいは弾力性を有
する球体面にAu，CuもしくはNiなどの導電性メッキ層を
設けたものなどが挙げられ、また、ワイヤボンデング手
法や転写法などによっても形成できる。そして、この電
極バンプの断面形状は特に限定されないが、たとえば断
面凸型の場合は、配線板の導体パッド面に対する押圧・
圧接が容易なので好ましい。
【００１７】さらに、上記マルチチップモジュールの製
造方法において、半導体チップ（もしくは半導体素子）
の電極上に設けられているバンプ面に転写・被着もしく
は塗着する導電性ペーストは、たとえばAgなどの導電粉
末と、耐熱性樹脂系のバインダーもしくはガラスフリッ
トとの混合物で、最終的には 200〜 250℃程度以下で硬
化状態を呈するものである。そして、電極バンプ面への
選択的な転写・被着は、スクリーン印刷法，ディスペン
ス法，直接描画法なども考えられるが、たとえばステー
ジ面上に導電性ペーストをほぼ均一な厚さに塗布し、半
導体チップの電極バンプ形成面を一定の深さに埋設させ
て引き上げる転写法で行う。すなわち、この種の転写法
の場合は、電極バンプを一定の深さに埋設させる時点で
の押圧力を制御することによって、電極バンプ数に拘ら
ず、所要の導電性ペーストを確実に被着塗布できるから
である。
造方法において、半導体チップ（もしくは半導体素子）
の電極上に設けられているバンプ面に転写・被着もしく
は塗着する導電性ペーストは、たとえばAgなどの導電粉
末と、耐熱性樹脂系のバインダーもしくはガラスフリッ
トとの混合物で、最終的には 200〜 250℃程度以下で硬
化状態を呈するものである。そして、電極バンプ面への
選択的な転写・被着は、スクリーン印刷法，ディスペン
ス法，直接描画法なども考えられるが、たとえばステー
ジ面上に導電性ペーストをほぼ均一な厚さに塗布し、半
導体チップの電極バンプ形成面を一定の深さに埋設させ
て引き上げる転写法で行う。すなわち、この種の転写法
の場合は、電極バンプを一定の深さに埋設させる時点で
の押圧力を制御することによって、電極バンプ数に拘ら
ず、所要の導電性ペーストを確実に被着塗布できるから
である。
【００１８】請求項１の発明では、半導体チップの実装
・接続が導電性ペーストでなされるため、高密度で信頼
性の高い接続を保持し、安定した所要の性能を呈する。
また、前記実装・接続が、半田類でなされていないこと
に伴って、その取扱・操作上の安全性も確保し易くな
し、人体に有害な公害問題の発生も回避される。
・接続が導電性ペーストでなされるため、高密度で信頼
性の高い接続を保持し、安定した所要の性能を呈する。
また、前記実装・接続が、半田類でなされていないこと
に伴って、その取扱・操作上の安全性も確保し易くな
し、人体に有害な公害問題の発生も回避される。
【００１９】請求項２の発明では、配線板を同時焼成も
しくはグリーンシートプロセスで形成する一方、半導体
チップの実装・接続を半田付けで行わないため、生産性
の向上および作業環境の大幅な改善などが図られる。ま
た、有機溶媒による洗浄工程も省略されるので、一般的
な公害問題の解消も図られながら、信頼性の高いマルチ
チップモジュールを歩留まりよく提供できる。特に、有
機溶剤による洗浄工程を省略できることは、半田を使用
し洗浄した場合のフラックス残渣の問題もなくなり、マ
ルチチップモジュールの信頼性向上に多大に寄与すると
ともに、オゾン層破壊につながる地球環境問題の発生も
なくなる。
しくはグリーンシートプロセスで形成する一方、半導体
チップの実装・接続を半田付けで行わないため、生産性
の向上および作業環境の大幅な改善などが図られる。ま
た、有機溶媒による洗浄工程も省略されるので、一般的
な公害問題の解消も図られながら、信頼性の高いマルチ
チップモジュールを歩留まりよく提供できる。特に、有
機溶剤による洗浄工程を省略できることは、半田を使用
し洗浄した場合のフラックス残渣の問題もなくなり、マ
ルチチップモジュールの信頼性向上に多大に寄与すると
ともに、オゾン層破壊につながる地球環境問題の発生も
なくなる。
【００２０】請求項３の発明では、配線板を同時焼成も
しくはグリーンシートプロセスで形成する一方、半導体
チップの実装・接続が導電性ペーストで、金属製キャッ
プの封着が溶接的になされているため、高密度で信頼性
の高い接続，封止を保持し、安定した所要の性能を呈す
る。つまり、半導体チップの実装・接続および金属製キ
ャップの封着を半田付けで行わないため、生産性の向上
および作業環境の大幅な改善などが図られる。
しくはグリーンシートプロセスで形成する一方、半導体
チップの実装・接続が導電性ペーストで、金属製キャッ
プの封着が溶接的になされているため、高密度で信頼性
の高い接続，封止を保持し、安定した所要の性能を呈す
る。つまり、半導体チップの実装・接続および金属製キ
ャップの封着を半田付けで行わないため、生産性の向上
および作業環境の大幅な改善などが図られる。
【００２１】また、有機溶媒による洗浄工程も省略され
るので、一般的な公害問題の解消も図られながら、信頼
性の高いマルチチップモジュールを歩留まりよく提供で
きる。特に、有機溶剤による洗浄工程を省略できること
は、半田を使用し洗浄した場合のフラックス残渣の問題
もなくなり、マルチチップモジュールの信頼性向上に多
大に寄与するとともに、オゾン層破壊につながる地球環
境問題の発生もなくなる。 請求項４の発明では、半導
体チップの電極バンプを断面凸型とし、かつ導電性ペー
ストの転写・被着で同径化したことにより、導体パッド
に対する電極バンプの電気的および機械的な接続が、よ
り確実になって請求項１ないし３のいずれかに記載され
た作用・効果が助長される。
るので、一般的な公害問題の解消も図られながら、信頼
性の高いマルチチップモジュールを歩留まりよく提供で
きる。特に、有機溶剤による洗浄工程を省略できること
は、半田を使用し洗浄した場合のフラックス残渣の問題
もなくなり、マルチチップモジュールの信頼性向上に多
大に寄与するとともに、オゾン層破壊につながる地球環
境問題の発生もなくなる。 請求項４の発明では、半導
体チップの電極バンプを断面凸型とし、かつ導電性ペー
ストの転写・被着で同径化したことにより、導体パッド
に対する電極バンプの電気的および機械的な接続が、よ
り確実になって請求項１ないし３のいずれかに記載され
た作用・効果が助長される。
【００２２】
【発明の実施の形態】以下図１ (a)〜 (c)および図２
(a)〜 (d)を参照して本発明を具体的に説明する。
(a)〜 (d)を参照して本発明を具体的に説明する。
【００２３】実施例１ 図１ (a)〜 (c)は、実施態様の要部を模式的に示したも
のである。先ず、アルミナを絶縁素材， W系ペーストを
導電体として、常套的な手段に準じて同時焼成、もしく
はグリーンシートプロセスで、最上層面の所定領域に導
体パッド6aおよびAgろう付によるウエルドリング層（図
示省略）を備えた多層配線板１を用意した。一方、Al電
極7a上に断面凸型（下部の直径約90μm ，上部の直径約
60μm ，下部の厚み約20μm ，上部の厚み約10μm ）の
Auバンプ7bがボールボンディング法で設けられた半導体
チップ（半導体素子）７を用意した。
のである。先ず、アルミナを絶縁素材， W系ペーストを
導電体として、常套的な手段に準じて同時焼成、もしく
はグリーンシートプロセスで、最上層面の所定領域に導
体パッド6aおよびAgろう付によるウエルドリング層（図
示省略）を備えた多層配線板１を用意した。一方、Al電
極7a上に断面凸型（下部の直径約90μm ，上部の直径約
60μm ，下部の厚み約20μm ，上部の厚み約10μm ）の
Auバンプ7bがボールボンディング法で設けられた半導体
チップ（半導体素子）７を用意した。
【００２４】その後、前記半導体チップ７のAuバンプ
（電極バンプ）7bの先端側を、図１ (a)に断面的に示す
ごとく、導電性ペースト受けステージ８面にほぼ一様の
厚さに載置した導電性ペースト９層に圧入する。すなわ
ち、スタンプ手法によって、半導体チップ７の各Auバン
プ7b先端部を導電性ペースト９に圧入，引き上げで転写
し、図１ (b)に断面的に示すごとく、半導体チップ７の
各Auバンプ7b先端部に導電性ペースト９を被着・担持さ
せる。
（電極バンプ）7bの先端側を、図１ (a)に断面的に示す
ごとく、導電性ペースト受けステージ８面にほぼ一様の
厚さに載置した導電性ペースト９層に圧入する。すなわ
ち、スタンプ手法によって、半導体チップ７の各Auバン
プ7b先端部を導電性ペースト９に圧入，引き上げで転写
し、図１ (b)に断面的に示すごとく、半導体チップ７の
各Auバンプ7b先端部に導電性ペースト９を被着・担持さ
せる。
【００２５】次いで、図１ (c)に断面的に示すごとく、
前記多層配線板６の導体パッド6a面に、前記導電性ペー
スト９を転写・被着したAuバンプ7bを位置決め・対応さ
せ、半導体チップ７をフェースダウンに配置する。そし
て、半導体チップ７を多層配線板６面に押圧して、導体
パッド6aおよびAuバンプ7bを対接させた形で、導電性ペ
ースト９に埋め込み、この状態で導電性ペースト９を硬
化させて電気的および機械的に接続した。
前記多層配線板６の導体パッド6a面に、前記導電性ペー
スト９を転写・被着したAuバンプ7bを位置決め・対応さ
せ、半導体チップ７をフェースダウンに配置する。そし
て、半導体チップ７を多層配線板６面に押圧して、導体
パッド6aおよびAuバンプ7bを対接させた形で、導電性ペ
ースト９に埋め込み、この状態で導電性ペースト９を硬
化させて電気的および機械的に接続した。
【００２６】次に、前記多層配線板６のウエルドリング
層に、金属製キャップの開口端縁部を位置合わせし、レ
ーザービーム照射で気密に封着してマルチチップモジュ
ールを作成した。
層に、金属製キャップの開口端縁部を位置合わせし、レ
ーザービーム照射で気密に封着してマルチチップモジュ
ールを作成した。
【００２７】上記作成したマルチチップモジュールにつ
いて、通常行われている電気的な試験および信頼性の評
価を行ったところ、いずれも良好な結果が得られた。ま
た、前記製造工程では、Pbなど含む半田を使用しないた
め、作業性もしくは作業環境も良好であった。さらに、
破棄した電子部品に雨（酸性雨）があたっても、Pbが溶
解して地中に浸入する恐れも全面的に解消するので、地
下水を飲んだとしても、人の神経混乱，生殖機能の障
害，貧血や高血圧の原因，発癌性の懸念もない。さらに
また、有機溶剤による洗浄工程も省略できるので、半田
を使用し洗浄した場合のフラックス残渣の問題もなくな
り、マルチチップモジュールの信頼性向上に多大に寄与
し、かつオゾン層破壊につながる地球環境問題の発生も
抑制する。
いて、通常行われている電気的な試験および信頼性の評
価を行ったところ、いずれも良好な結果が得られた。ま
た、前記製造工程では、Pbなど含む半田を使用しないた
め、作業性もしくは作業環境も良好であった。さらに、
破棄した電子部品に雨（酸性雨）があたっても、Pbが溶
解して地中に浸入する恐れも全面的に解消するので、地
下水を飲んだとしても、人の神経混乱，生殖機能の障
害，貧血や高血圧の原因，発癌性の懸念もない。さらに
また、有機溶剤による洗浄工程も省略できるので、半田
を使用し洗浄した場合のフラックス残渣の問題もなくな
り、マルチチップモジュールの信頼性向上に多大に寄与
し、かつオゾン層破壊につながる地球環境問題の発生も
抑制する。
【００２８】また、前記金属製キャップの気密封着をレ
ーザービーム照射で行う代わりに、シームウエルド法で
行った場合も、同様の結果が得られた。
ーザービーム照射で行う代わりに、シームウエルド法で
行った場合も、同様の結果が得られた。
【００２９】上記においては、同時焼成、もしくはグリ
ーンシートプロセス製の多層配線板に、半導体チップ７
をフェースダウンに搭載・実装してマルチチップモジュ
ールを製造したが、他の製造手段による配線板を用いて
も、同様に製造できる。
ーンシートプロセス製の多層配線板に、半導体チップ７
をフェースダウンに搭載・実装してマルチチップモジュ
ールを製造したが、他の製造手段による配線板を用いて
も、同様に製造できる。
【００３０】実施例２ 図１ (a)〜 (d)は、この実施例における実施態様の要部
を模式的に示したものである。先ず、アルミナを絶縁素
材， W系ペーストを導電体として、常套的な手段に準じ
て同時焼成、もしくはグリーンシートプロセスで、最上
層面の所定領域に被接続用の導体パッド6aおよびAgろう
付によるウエルドリング層（図示省略）を備えた多層配
線板６を用意した。一方、Al電極7a上に断面凸型（下部
の直径約90μm ，上部の直径約60μm ，下部の厚み約20
μm ，上部の厚み約10μm ）のAuバンプ7bがボールボン
ディング法で設けられた半導体チップ（半導体素子）７
を用意した。
を模式的に示したものである。先ず、アルミナを絶縁素
材， W系ペーストを導電体として、常套的な手段に準じ
て同時焼成、もしくはグリーンシートプロセスで、最上
層面の所定領域に被接続用の導体パッド6aおよびAgろう
付によるウエルドリング層（図示省略）を備えた多層配
線板６を用意した。一方、Al電極7a上に断面凸型（下部
の直径約90μm ，上部の直径約60μm ，下部の厚み約20
μm ，上部の厚み約10μm ）のAuバンプ7bがボールボン
ディング法で設けられた半導体チップ（半導体素子）７
を用意した。
【００３１】その後、図１ (a)に断面的に示すごとく、
前記半導体チップ７をピックアップツール10に装着し、
図示されていない中央制御部によって制御されるロード
セル11で、半導体チップ７の裏面を適度に押圧できるよ
うにする。
前記半導体チップ７をピックアップツール10に装着し、
図示されていない中央制御部によって制御されるロード
セル11で、半導体チップ７の裏面を適度に押圧できるよ
うにする。
【００３２】次に、前記設定した半導体チップ７のAuバ
ンプ（電極バンプ）7bの先端側を、図１ (b)に断面的に
示すごとく、導電性ペースト受けステージ８面にほぼ一
様の厚さに載置した導電性ペースト９に圧入する。すな
わち、スタンプ手法によって、半導体チップ７の各Auバ
ンプ7b先端部に導電性ペースト９に圧入，引き上げて転
写を行い図１ (c)に断面的に示すごとく、半導体チップ
７の各Auバンプ7b先端部に導電性ペースト９を被着・担
持させる。なお、この導電性ペースト９の転写・被着に
おいて、半導体チップ７の各Auバンプ7b（１個）当た
り、たとえば10 gの圧力を要する場合、Auバンプ7bを10
個ゆうする半導体素子７では、100gの荷重をロートセル
11で感知させ、数秒間押圧保持すると、いずれの場合も
ほぼ一定量の導電性ペーストが転写・被着され、信頼性
の高い電気的および機械的な接続ができる。
ンプ（電極バンプ）7bの先端側を、図１ (b)に断面的に
示すごとく、導電性ペースト受けステージ８面にほぼ一
様の厚さに載置した導電性ペースト９に圧入する。すな
わち、スタンプ手法によって、半導体チップ７の各Auバ
ンプ7b先端部に導電性ペースト９に圧入，引き上げて転
写を行い図１ (c)に断面的に示すごとく、半導体チップ
７の各Auバンプ7b先端部に導電性ペースト９を被着・担
持させる。なお、この導電性ペースト９の転写・被着に
おいて、半導体チップ７の各Auバンプ7b（１個）当た
り、たとえば10 gの圧力を要する場合、Auバンプ7bを10
個ゆうする半導体素子７では、100gの荷重をロートセル
11で感知させ、数秒間押圧保持すると、いずれの場合も
ほぼ一定量の導電性ペーストが転写・被着され、信頼性
の高い電気的および機械的な接続ができる。
【００３３】次いで、図１ (d)に断面的に示すごとく、
前記多層配線板６の導体パッド6a面に、前記導電性ペー
スト９を転写・被着したAuバンプ7aを位置決め・対応さ
せて半導体チップ７をフェースダウンに配置する。そし
て、半導体チップ７を多層配線板６面に押圧して、導体
パッド6aおよびAuバンプ7bを対接させた形で、導電性ペ
ースト９に埋め込み、この状態で導電性ペースト９を硬
化させて電気的および機械的に接続した。
前記多層配線板６の導体パッド6a面に、前記導電性ペー
スト９を転写・被着したAuバンプ7aを位置決め・対応さ
せて半導体チップ７をフェースダウンに配置する。そし
て、半導体チップ７を多層配線板６面に押圧して、導体
パッド6aおよびAuバンプ7bを対接させた形で、導電性ペ
ースト９に埋め込み、この状態で導電性ペースト９を硬
化させて電気的および機械的に接続した。
【００３４】次に、前記多層配線板６のウエルドリング
層に、金属製キャップの開口端縁部を位置合わせし、レ
ーザービーム照射で気密に封着してマルチチップモジュ
ールを作成した。
層に、金属製キャップの開口端縁部を位置合わせし、レ
ーザービーム照射で気密に封着してマルチチップモジュ
ールを作成した。
【００３５】上記作成したマルチチップモジュールにつ
いて、通常行われている電気的な試験および信頼性の評
価を行ったところ、いずれも良好な結果が得られた。ま
た、前記製造工程では、Pbなど含む半田を使用しないた
め、作業性もしくは作業環境も良好であった。さらに、
破棄した電子部品に雨（酸性雨）があたっても、Pbが溶
解して地中に浸入する恐れも全面的に解消するので、地
下水を飲んだとしても、人の神経混乱，生殖機能の障
害，貧血や高血圧の原因，発癌性の懸念もない。
いて、通常行われている電気的な試験および信頼性の評
価を行ったところ、いずれも良好な結果が得られた。ま
た、前記製造工程では、Pbなど含む半田を使用しないた
め、作業性もしくは作業環境も良好であった。さらに、
破棄した電子部品に雨（酸性雨）があたっても、Pbが溶
解して地中に浸入する恐れも全面的に解消するので、地
下水を飲んだとしても、人の神経混乱，生殖機能の障
害，貧血や高血圧の原因，発癌性の懸念もない。
【００３６】さらにまた、有機溶剤による洗浄工程も省
略できるので、半田を使用し洗浄した場合のフラックス
残渣の問題もなくなり、マルチチップモジュールの信頼
性向上に多大に寄与し、かつオゾン層破壊につながる地
球環境問題の発生も抑制する。 また、前記金属製キャ
ップの気密封着をレーザービーム照射で行う代わりに、
シームウエルド法で行った場合も、同様の結果が得られ
た。
略できるので、半田を使用し洗浄した場合のフラックス
残渣の問題もなくなり、マルチチップモジュールの信頼
性向上に多大に寄与し、かつオゾン層破壊につながる地
球環境問題の発生も抑制する。 また、前記金属製キャ
ップの気密封着をレーザービーム照射で行う代わりに、
シームウエルド法で行った場合も、同様の結果が得られ
た。
【００３７】なお、本発明は上記実施例に限定されるも
のでなく、発明の趣旨を逸脱しない範囲でいろいろの変
形を採ることができる。たとえば多層配線板は、アルミ
ナ系の他、窒化アルミ系，ガラスセラミック系などでも
よい。また、半導体チップの電極に形成するAuバンプは
Cuバンプでもよく、さらに、それらの形成に当たって
は、ワイヤボンディング法，転写法，メッキ法などが挙
げられ、いずれの手法であってもよい。
のでなく、発明の趣旨を逸脱しない範囲でいろいろの変
形を採ることができる。たとえば多層配線板は、アルミ
ナ系の他、窒化アルミ系，ガラスセラミック系などでも
よい。また、半導体チップの電極に形成するAuバンプは
Cuバンプでもよく、さらに、それらの形成に当たって
は、ワイヤボンディング法，転写法，メッキ法などが挙
げられ、いずれの手法であってもよい。
【００３８】
【発明の効果】請求項１の発明によれば、作業環境の大
幅な改善および生産性の向上などが図られるだけでな
く、有機溶媒による洗浄工程も省略されるので、一般的
な公害問題の解消も図られながら、信頼性の高いマルチ
チップモジュールを歩留まりよく提供できる。また、前
記半田の不使用に伴って、地下水などを通じての人体に
対する支障、さらには洗浄溶剤不使用に伴う環境汚染な
どの問題解消も図られる。請求項２および請求項３の発
明によれば、生産性の向上および作業環境の大幅な改善
などが図られる一方、有機溶媒による洗浄工程も省略さ
れるので、一般的な公害問題の解消も図られながら、信
頼性の高いマルチチップモジュールを歩留まりよく提供
できる。また、前記半田の不使用に伴って、地下水など
を通じての人体に対する支障、さらには洗浄溶剤不使用
に伴う環境汚染などの問題解消も図られる。
幅な改善および生産性の向上などが図られるだけでな
く、有機溶媒による洗浄工程も省略されるので、一般的
な公害問題の解消も図られながら、信頼性の高いマルチ
チップモジュールを歩留まりよく提供できる。また、前
記半田の不使用に伴って、地下水などを通じての人体に
対する支障、さらには洗浄溶剤不使用に伴う環境汚染な
どの問題解消も図られる。請求項２および請求項３の発
明によれば、生産性の向上および作業環境の大幅な改善
などが図られる一方、有機溶媒による洗浄工程も省略さ
れるので、一般的な公害問題の解消も図られながら、信
頼性の高いマルチチップモジュールを歩留まりよく提供
できる。また、前記半田の不使用に伴って、地下水など
を通じての人体に対する支障、さらには洗浄溶剤不使用
に伴う環境汚染などの問題解消も図られる。
【００３９】請求項４の発明によれば、生産性の向上お
よび作業環境の大幅な改善などが図られるし、また、有
機溶媒による洗浄工程も省略されるので、一般的な公害
問題の解消も図られながら、より信頼性の高いマルチチ
ップモジュールを歩留まりよく提供できる。また、前記
半田の不使用に伴って、地下水などを通じての人体に対
する支障、さらには洗浄溶剤不使用に伴う環境汚染など
の問題解消も図られる。加えて、多層配線板面の導体パ
ッドなどを薄膜法で形成したことにより、高密度配線が
可能となるので、半導体素子の多ピン化にも容易に対応
でき、高密度実装化によるコンパクト化も実現に寄与す
る。
よび作業環境の大幅な改善などが図られるし、また、有
機溶媒による洗浄工程も省略されるので、一般的な公害
問題の解消も図られながら、より信頼性の高いマルチチ
ップモジュールを歩留まりよく提供できる。また、前記
半田の不使用に伴って、地下水などを通じての人体に対
する支障、さらには洗浄溶剤不使用に伴う環境汚染など
の問題解消も図られる。加えて、多層配線板面の導体パ
ッドなどを薄膜法で形成したことにより、高密度配線が
可能となるので、半導体素子の多ピン化にも容易に対応
でき、高密度実装化によるコンパクト化も実現に寄与す
る。
【図１】第１の実施態様例を模式的に示したもので、
(a)は半導体チップの電極バンプに導電性ペーストを転
写する状態の断面図、 (b)は半導体チップの電極バンプ
に導電性ペーストを転写・被着した状態の断面図、 (c)
配線板面に半導体チップを位置決め配置した状態の断面
図。
(a)は半導体チップの電極バンプに導電性ペーストを転
写する状態の断面図、 (b)は半導体チップの電極バンプ
に導電性ペーストを転写・被着した状態の断面図、 (c)
配線板面に半導体チップを位置決め配置した状態の断面
図。
【図２】第２の実施態様例を模式的に示したもので、
(a)は半導体チップに対する押圧を制御する状態の断面
図、 (b)は半導体チップの電極バンプに導電性ペースト
を転写する状態の断面図、 (c)は半導体チップの電極バ
ンプに導電性ペーストを転写・被着した状態の断面図、
(d)配線板面に半導体チップを位置決め配置した状態の
断面図。
(a)は半導体チップに対する押圧を制御する状態の断面
図、 (b)は半導体チップの電極バンプに導電性ペースト
を転写する状態の断面図、 (c)は半導体チップの電極バ
ンプに導電性ペーストを転写・被着した状態の断面図、
(d)配線板面に半導体チップを位置決め配置した状態の
断面図。
【図３】従来のマルチチップモジュールの要部構成を示
す断面図。
す断面図。
【図４】従来の製造方法で、配線板面に半導体チップを
搭載接続する状態を示す断面図。
搭載接続する状態を示す断面図。
１，６……セラミック系の多層配線板 1a，6a……導体パッド 1b……信号配線パターン層など 1c，1c′……入出力パッド 1d……Agろう 1e……入出力リード ２，７……半導体チップ 2a，7a……半導体チップの電極 2b……バリアメタル 2c，7b……バンプ ３……ウエルドリング ４……金属製キャップ 4a……金属製キャップの開口端縁部 5a，5b……半田 ８……導電性ペースト受けステージ ９……導電性ペースト 10……半導体チップ用ピックアップツール 11……ロードセル
Claims (4)
- 【請求項１】 半導体チップの電極バンプ面に導電性ペ
ーストを転写・被着する工程と、 前記半導体チップの導電性ペースト転写・被着面を無機
質系配線板面の導体パッド面に対応させて位置決め配置
する工程と、 前記半導体チップを配線板面に押圧して電極バンプを導
体パッドに圧接する工程と、 前記バンプの圧接で埋め込んだ導電性ペーストを硬化さ
せ工程とを備えたマルチチップモジュールの製造方法。 - 【請求項２】 同時焼成もしくはグリーンシートプロセ
スで、最上層面の所定領域に導体パッドを備えた無機質
系の配線板を製造する工程と、 前記配線板の導体パッド面に、少なくとも先端面に導電
性ペーストを転写・被着した半導体チップの電極バンプ
を対応させて位置決め配置する工程と、 前記半導体チップを配線板面に押圧して電極バンプを導
体パッドに圧接する工程と、 前記バンプの圧接で埋め込んだ導電性ペーストを硬化さ
せ工程とを備えたマルチチップモジュールの製造方法。 - 【請求項３】 導体パッドを含む最上層パターンを薄膜
配線プロセスで形成するウエルドリング層を備えた無機
質系の配線板の製造工程と、 前記配線板の導体パッド面に、少なくとも先端面に導電
性ペーストを転写・被着した半導体チップの電極バンプ
を対応させて位置決め配置する工程と、 前記半導体チップを配線板面に押圧して電極バンプを導
体パッドに圧接する工程と、 前記バンプの圧接で埋め込んだ導電性ペーストを硬化さ
せ工程と、 前記配線板面のウエルドリング層に、金属製キャップの
開口端縁部を位置合わせし、レーザービーム照射によっ
て気密に封着する工程とを備えたマルチチップモジュー
ルの製造方法。 - 【請求項４】 半導体チップの電極バンプを断面凸型と
し、かつ導電性ペーストの転写・被着で同径化すること
を特徴とする請求項１ないし３のいずれかに記載のマル
チチップモジュールの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30734995A JPH09148720A (ja) | 1995-11-27 | 1995-11-27 | マルチチップモジュールの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30734995A JPH09148720A (ja) | 1995-11-27 | 1995-11-27 | マルチチップモジュールの製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH09148720A true JPH09148720A (ja) | 1997-06-06 |
Family
ID=17968041
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP30734995A Pending JPH09148720A (ja) | 1995-11-27 | 1995-11-27 | マルチチップモジュールの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH09148720A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1999026283A1 (en) * | 1997-11-19 | 1999-05-27 | Matsushita Electric Industrial Co., Ltd. | Stress relaxation electronic part, stress relaxation wiring board, and stress relaxation electronic part mounted body |
| US6512183B2 (en) | 2000-10-10 | 2003-01-28 | Matsushita Electric Industrial Co., Ltd. | Electronic component mounted member and repair method thereof |
| US20220264744A1 (en) * | 2020-03-06 | 2022-08-18 | Japan Aviation Electronics Industry, Limited | Electrical connection device, method for producing the same, and structure of flexible wiring board |
-
1995
- 1995-11-27 JP JP30734995A patent/JPH09148720A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1999026283A1 (en) * | 1997-11-19 | 1999-05-27 | Matsushita Electric Industrial Co., Ltd. | Stress relaxation electronic part, stress relaxation wiring board, and stress relaxation electronic part mounted body |
| US6465082B1 (en) | 1997-11-19 | 2002-10-15 | Matsushita Electric Industrial Co., Ltd. | Stress relaxation electronic part, stress relaxation wiring board, and stress relaxation electronic part mounted body |
| US6512183B2 (en) | 2000-10-10 | 2003-01-28 | Matsushita Electric Industrial Co., Ltd. | Electronic component mounted member and repair method thereof |
| US20220264744A1 (en) * | 2020-03-06 | 2022-08-18 | Japan Aviation Electronics Industry, Limited | Electrical connection device, method for producing the same, and structure of flexible wiring board |
| US11570893B2 (en) * | 2020-03-06 | 2023-01-31 | Japan Aviation Electronics Industry, Limited | Electrical connection device, method for producing the same, and structure of flexible wiring board |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6622380B1 (en) | Methods for manufacturing microelectronic devices and methods for mounting microelectronic packages to circuit boards | |
| US6153940A (en) | Core metal soldering knob flip-chip technology | |
| US5818699A (en) | Multi-chip module and production method thereof | |
| JP3262497B2 (ja) | チップ実装回路カード構造 | |
| US5949654A (en) | Multi-chip module, an electronic device, and production method thereof | |
| KR101380712B1 (ko) | 퓨즈형 ｉ／ｏ 상호연결 시스템 및 기판 장착 스터드범프를포함하는 플립칩 패키징 방법 | |
| JP3393755B2 (ja) | 低融点金属キャップを有するリフローはんだボールによる相互接続構造 | |
| US7056818B2 (en) | Semiconductor device with under bump metallurgy and method for fabricating the same | |
| JP3320979B2 (ja) | デバイスをデバイス・キャリヤ上に直接実装する方法 | |
| US7098072B2 (en) | Fluxless assembly of chip size semiconductor packages | |
| KR100344726B1 (ko) | 돌기전극을 가진 반도체장치 | |
| JPH0831835A (ja) | 半導体装置の製造方法と半導体装置及び電子回路装置の製造方法と電子回路装置 | |
| US8046911B2 (en) | Method for mounting electronic component on substrate and method for forming solder surface | |
| US20020076910A1 (en) | High density electronic interconnection | |
| JP3868766B2 (ja) | 半導体装置 | |
| JP3836349B2 (ja) | 半導体装置およびその製造方法 | |
| JP2004273401A (ja) | 電極接続部材、それを用いた回路モジュールおよびその製造方法 | |
| JPH09148720A (ja) | マルチチップモジュールの製造方法 | |
| JP2003086620A (ja) | 突起電極を有する半導体装置及びその製造方法 | |
| JP2003007892A (ja) | 配線基板 | |
| JPH10308415A (ja) | 電極、電子部品、電子装置および電子部品の実装方法 | |
| JPH1027824A (ja) | 突起電極を有する半導体装置及びその製造方法 | |
| JP2682496B2 (ja) | フレキシブルフィルム及び半導体装置 | |
| JP3280835B2 (ja) | マルチチップモジュールの製造方法 | |
| JPH0974148A (ja) | マルチチップモジュールおよびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20030930 |