KR100344726B1 - 돌기전극을 가진 반도체장치 - Google Patents

돌기전극을 가진 반도체장치 Download PDF

Info

Publication number
KR100344726B1
KR100344726B1 KR1020010042170A KR20010042170A KR100344726B1 KR 100344726 B1 KR100344726 B1 KR 100344726B1 KR 1020010042170 A KR1020010042170 A KR 1020010042170A KR 20010042170 A KR20010042170 A KR 20010042170A KR 100344726 B1 KR100344726 B1 KR 100344726B1
Authority
KR
South Korea
Prior art keywords
electrode
barrier layer
semiconductor device
semiconductor
projection
Prior art date
Application number
KR1020010042170A
Other languages
English (en)
Inventor
오츠카다카시
가와키타데츠오
마츠무라가즈히코
후지모토히로아키
Original Assignee
마쯔시다덴기산교 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 마쯔시다덴기산교 가부시키가이샤 filed Critical 마쯔시다덴기산교 가부시키가이샤
Application granted granted Critical
Publication of KR100344726B1 publication Critical patent/KR100344726B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/75—Apparatus for connecting with bump connectors or layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05124—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05155—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05644—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13022—Disposition the bump connector being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13155—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/1354—Coating
    • H01L2224/13599—Material
    • H01L2224/136—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13601—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13609—Indium [In] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/29109—Indium [In] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/29111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/731—Location prior to the connecting process
    • H01L2224/73101—Location prior to the connecting process on the same surface
    • H01L2224/73103—Bump and layer connectors
    • H01L2224/73104—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7525—Means for applying energy, e.g. heating means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7525—Means for applying energy, e.g. heating means
    • H01L2224/75252—Means for applying energy, e.g. heating means in the upper part of the bonding apparatus, e.g. in the bonding head
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7525—Means for applying energy, e.g. heating means
    • H01L2224/753—Means for applying energy, e.g. heating means by means of pressure
    • H01L2224/75301—Bonding head
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/757—Means for aligning
    • H01L2224/75743—Suction holding means
    • H01L2224/75745—Suction holding means in the upper part of the bonding apparatus, e.g. in the bonding head
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81191—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81192—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81193—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed on both the semiconductor or solid-state body and another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/831—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
    • H01L2224/83102—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus using surface energy, e.g. capillary forces
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83855—Hardening the adhesive by curing, i.e. thermosetting
    • H01L2224/83874—Ultraviolet [UV] curing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92122—Sequential connecting processes the first connecting process involving a bump connector
    • H01L2224/92125—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00013—Fully indexed content
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01039—Yttrium [Y]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01049—Indium [In]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15788—Glasses, e.g. amorphous oxides, nitrides or fluorides

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Wire Bonding (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

본 발명은 개략적으로 반도체장치에 관하여, 특히 다른 반도체장치 또는 배선기판의 기판전극과 접속되는 돌기전극을 가진 반도체장치와 이들 반도체장치의 제조방법에 관한 것으로서, 소형화에 적합한 반도체 장치와 기계적 스트레스에 강한 반도체장치 및 그 제조방법을 제공하는 것을 과제로 한 것이며, 그 해결수단으로서, 반도체소자(31)의 능동층(32)을 피복해서 보호층(34)을 형성하고, 보호층(34)에는 반도체소자(31)의 능동면에 형성된 소자전극(33)을 대면시킨 개구부를 형성하고, 개구부의 내부에는 소자전극(33)을 피복하는 배리어층(35)과, 배리어층(35)을 피복한 확산방지층(36)과, 확산방지층(36)위에 형성된 돌기전극(37)이 형성되고, 돌기전극(37)은 바람직하게는 배리어층, 소자전극보다도 경도가 낮은 재료를 사용하는 것을 특징으로 한 것이다.

Description

돌기전극을 가진 반도체장치{SEMICONDUCTOR DEVICE}
본 발명은 반도체장치에 관한 것으로서, 특히 다른 반도체장치 또는 배선기판의 기판전극과 접속되는 돌기전극을 가진 반도체장치에 관한 것이다. 또 본 발명은 이들 반도체장치의 제조방법에 관한 것이다.
최근, TAB방식 또는 플립칩(flip chip) 방식이라고 호칭되는 방법에 의해서, 1쌍의 반도체장치, 또는 반도체장치와 배선기판을 접속하는 방법이 알려져 있다. 여기서 말하는 배선기판이란, 예를 들면 절연성기판에 도전성의 기판전극을 배치한 프린트기판외에, TFT, 압전소자 등의 전기소자등, 반도체장치와 전기적결합이 이루어지는 전기소자 전체를 가리키는 것이다.
이것 중 플립칩방식에 있어서는, 실장되는 반도체장치에 땜납(주석과 납의 합금)으로 이루어진 돌기전극이 형성되어 있으며, 이 돌기전극을 다른 반도체장치 또는 배선기판의 전극에 접속한다.
도 1은, 이러한 반도체장치의 일례의 개략을 표시한 단면도이고, 반도체소자(11)는 트랜지스터나 배선, 콘택트 등이 형성된 능동층(16) 및 소자전극(13)을 가진다. 소자전극(13)은, 반도체소자(11)의 능동면(16)을 피복한 저융점유리나 실리콘질화막 등으로 이루어진 보호층(12)에 형성된 개구부로부터 노출하고 있다. 개구부의 내외에는, TiW/Au 등으로 이루어진 배리어층(14)이 형성되어 있고, 배리어층(14)위에 돌기전극(15)이 전해도금법이나 증착법에 의해 형성된다. 이러한 돌기전극(15)은 접속되어야 할 다른 반도체장치 또는 배선기판에접속된다.
도 2는, 다른 반도체장치의 조합의 일례의 개략을 표시한 단면도이며, 반도체소자(24)에는, 표면이 Au로 이루어진 돌기전극(26)이 형성되어 있고, 이 돌기전극(26)은 접속되어야 할 배선기판(25)에 형성된 Al으로 이루어진 기판전극(27)에 접속되어 있다. 돌기전극(26)과 기판전극(27)의 주변에는 Au-Al합금층(28)이 형성된다.
도 1을 참조해서 설명한 종래의 반도체장치는, 다음과 같은 결점을 가진다.
먼저, 배리어층(14)은 미리 반도체웨이퍼 전체면에 걸쳐서 형성되고, 그 후, 돌기전극(15)을 제외한 불필요한 부분이 에칭에 의해 제거된다. 따라서 오버에칭을 방지하기 때문에, 배리어층(14)은 개구부의 주변부까지 넓혀진 형상이 된다. 이와 같이 복잡한 공정이 필요하게 될 뿐만아니라, 돌기전극(15)끼리의 피치를 미세하게 하는 것이 어렵고, 그로 인해서 반도체소자(11)의 소형화에 한계가 발생하고 있다. 도 1에 표시한 실시예의 경우, 인접하는 개구부의 피치는 20㎛, 개구부 직경은 100㎛, 돌기전극의 높이는 100㎛정도이다.
또 도 2를 참조해서 설명한 종래의 반도체장치는 다음과 같은 결점을 가진다.
먼저 설명한 바와 같이, 반도체소자(24)와 기판전극(27)과의 접속공정에 있어서는, 고온가열이나 고하중이 반도체소자(24)에 가해진다. 이 때문에, 반도체 소자(24)의 파괴나 신뢰성의 열악화를 초래할 가능성이 있고, 완성품의 수율이 나빠질 우려가 있다.
본 발명의 하나의 목적은, 소형화에 적합한 반도체장치 및 그 제조방법을 제공하는데 있다.
본 발명의 다른 목적은, 기계적 스트레스에 강한 반도체장치 및 그 제조방법을 제공하는데 있다.
도 1은 종래의 반도체장치의 일례를 표시한 단면도
도 2는 다른 종래의 반도체장치의 일례를 표시한 단면도
도 3은 본 발명에 관한 반도체장치의 일실시예의 구성을 표시한 단면도
도 4는 본 발명에 관한 반도체장치의 제조공정의 일실시예를 표시한 공정도
도 5는 본 발명에 관한 반도체장치에 돌기전극을 전사하는 공정을 표시한 공정도
도 6은 본 발명에 관한 반도체장치를 사용한 반도체장치의 조합의 일실시예를 표시한 단면도
도 7은 본 발명에 관한 1쌍의 반도체장치를 접속하는 공정의 일실시예를 표시한 공정도
도 8은 또 본 발명에 관한 1쌍의 반도체장치의 조합의 일실시예를 표시한 단면도
도 9∼도 13은 본 발명에 관한 1쌍의 반도체장치의 조합을 제조하는 공정의 일실시예를 표시한 공정도
도 14∼도 17은 또 본 발명에 관한, 1쌍의 반도체장치의 조합을 제조하는 공정의 일실시예를 표시한 공정도
도 18은 본 발명에 관한 반도체장치와 배선기판과의 접속의 일실시예를 표시한 단면도
도 19는 본 발명에 관한 반도체장치와 배선기판과의 접속공정의 일실시예를 표시한 공정도
도면의 주요 부분에 대한 부호의 설명
31 : 반도체 소자 31a : 제 1반도체소자
31b : 제 2반도체소자 32 : 능동층
33 : 소자전극 34 : 보호층
35 : 배리어층 36 : 확산방지층
37 : 돌기전극 37a : 제 1돌기전극
37b : 제 2돌기전극 38 : 확산방지층형성용막
39 : 절연성수지 40 : 가압지그
41 : 자외선램프 42 : 환원제
50 : SiO2기판 51 : ITO기판
52 : In덩어리 53 : 환원제
본 발명의 반도체장치는, 반도체소자의 능동면을 피복하고 또한, 보호층에는 반도체소자의 능동면에 형성된 소자전극을 대면시킨 개구부를 가진 보호층이 형성되어 있다. 개구부의 내부에는 소자전극을 피복하는 배리어층과, 배리어층을 피복한 확산방지층(diffusion barrier layer)과, 확산방지층위에 형성된 돌기전극이 형성되어 있다.
바람직하게는 배리어층 및 확산방지층의 두께의 합계는, 보호층의 두께와 거의 동등하게 이루어지고 있다.
더욱 바람직하게는 돌기전극은 소자전극 및 배리어층보다도 낮은 경도를 가지고 있다.
본 발명의 반도체장치는, 제 1돌기전극을 가진 제 1반도체장치와, 제 1반도체장치의 제 1돌기전극보다도 경도가 낮은 제 2돌기전극을 가진 제 2반도체장치 또는 배선기판을 구비하고 있다. 제 1돌기전극은 제 2돌기전극에 매몰한 구조로 반도체 장치가 형성된다.
바람직하게는, 제 1 및 제 2반도체장치는, 반도체소자의 능동면을 피복하고, 또한 반도체 소자의 능동면에 형성된 소자전극을 대면시킨 개구부를 가진 보호층이 형성되어 있다. 개구부의 내부에는 소자전극을 피복하는 배리어층과, 배리어층을 피복한 확산방지층을 구비하고 있다.
바람직하게는 제 1돌기전극은, 금, 팔라듐, 백금, 구리 및 이들을 주성분으로 하는 합금중의 어느 하나에 의해 형성되고, 제 2돌기전극은 인듐, 납 및 이들을 주성분으로 하는 합금의 어느 하나에 의해 형성된다.
본 발명의 반도체장치는, 제 1 및 제 2의 반도체장치를 구비하고, 각각의 반도체장치는, 반도체소자의 능동면을 피복하고, 또한 반도체소자의 능동면에 형성된 소자전극을 대면시킨 개구부를 가진 보호층이 형성되어 있다. 개구부의 내부에는 소자전극을 피복하는 배리어층과, 배리어층을 피복한 확산방지층이 형성되어 있다. 확산방지층위에는, 소자전극 및 배리어층보다도 경도가 낮은 돌기전극이 구비되어 있다.
바람직하게는, 제 1 및 제 2반도체장치와의 사이에는 절연성수지가 또 충전되어 있다.
또 바람직하게는 절연성수지에는 환원제가 혼입된 열경화성절연성수지가 사용된다.
더욱 바람직하게는 절연성수지에 대한 환원제의 배합비율은 40∼80체적%가 된다.
본 발명의 반도체장치의 제조방법은, 반도체소자의 능동면을 피복해서 형성된 보호층에 형성된 개구부로부터 노출한 소자전극 위에, 배리어층 및 확산방지층 형성용막을 무전해도금법에 의해서 형성하는 공정, 또 확산방지층형성용막위에 돌기전극을 형성하는 동시에, 돌기전극과 확산방지층 형성용막과의 상호확산에 의해서 확산방지층을 형성하는 공정을 포함한다.
본 발명의 반도체장치의 제조방법은, 제 1반도체장치에 형성된 돌기전극과, 제 2반도체장치 또는 배선기판에 형성된 확산방지층 형성용막이 위치맞춤되는 공정, 돌기전극과 확산방지층 형성용막과의 상호확산에 의해서 확산방지층이 형성되는 공정, 및 제 1 및 제 2반도체장치 또는 배선기판이 접합되는 공정을 포함한다.
본 발명의 반도체장치의 제조방법은, 각각 경도가 다른 제 1과 제 2의 돌기 전극을 형성하는 공정과, 제 1과 제 2의 돌기전극을 위치맞춤하는 공정과, 경도가 높은 돌기전극의 적어도 일부를 다른 돌기전극에 매설하는 공정을 포함한다.
본 발명의 반도체장치의 제조방법은, 제 1의 반도체소자 및 제 2의 반도체소자 또는 배선기판 위에, 경도가 다른 제 1 및 제 2의 돌기전극이 각각 형성되는 공정, 제 1과, 제 2의 돌기전극이 위치맞춤되고, 제 1 및 제 2의 돌기전극중 경도가 높은 돌기전극의 적어도 일부가 다른 돌기전극에 매설되는 공정, 및 제 1 및 제 2의 돌기 전극의 주위에 절연성재를 충전하는 공정을 포함한다.
본 발명의 반도체장치의 제조방법은, 제 1반도체소자와 제 2반도체소자 또는 배선기판위에, 경도가 다른 제 1과 제 2의 돌기전극이 각각 형성되는 공정과, 각각이 위치맞춤되는 공정과, 제 1과 제 2의 돌기전극의 주위에 절연성수지가 도포되고, 제 1 및 제 2의 반도체소자를 가압하는 공정, 및 절연성수지를 경화시키는 공정을 포함한다.
본 발명의 반도체장치의 제조방법은, 제 1반도체장치의 돌기전극과, 제 2반도체장치 또는 배선기판위에 전극을 위치맞춤하는 공정, 환원제가 혼입된 절연성수지를 제 1반도체장치의 돌기전극 및/또는 제 2반도체장치 또는 배선기판의 전극에 도포하는 공정, 및 절연성수지를 경화하는 공정을 포함한다.
본 발명의 반도체장치의 제조방법은, 제 1반도체소자와 제 2반도체소자 또는 배선기판위에, 경도가 다른 제 1과 제 2의 돌기전극을 각각 형성하는 공정과, 상기 제 1돌기전극과, 상기 제 2돌기전극을 위치맞춤하는 공정과, 상기 제 1 및/또는 제 2돌기전극의 주위에 환원제가 혼입된 절연성수지를 도포하는 공정과, 상기 제 1과 제 2의 돌기전극 중 경도가 높은 돌기전극의 적어도 일부를 다른 돌기전극에 매설하도록 접속하는 공정과, 상기 절연성수지를 경화시키는 공정을 포함한 것을 특징으로 한다.
본 발명의 반도체장치는, 상호의 전극이 전기적으로 접속되어서 이루어진 제 1 및 제 2의 반도체장치 또는 배선기판과, 제 1반도체장치와, 제 2반도체장치 또는 배선기판과의 사이에 충전된 환원제를 함유한 절연성수지를 구비한 것을 특징으로 한다.
또, 본 발명의 다른 목적 및 장점 등은, 본 발명자들의 발명의 실행에 관하여, 본 발명자들이 심사숙고한 최량의 형태의 예시에 의해서 본 발명의 바람직한 실시예만을 표기한 다음의 상세한 설명으로부터 이 기술분야의 통상의 지식을 가진자에게는 명백하게 될 것이다. 이해될 수 있는 바와 같이, 본 발명은, 다른 실시예가 가능하며, 그 몇가지의 상세한 설명은 본 발명에서 일탈하지 않고 여러면으로의 변형이 가능하다. 따라서, 도면 및 상세한 설명은 제한적이 아니라 예시적인 것으로서 간주되어야 한다.
도 3은 본 발명의 반도체장치의 적합한 일실시예의 단면도를 표시한다. 반도체소자(31)의 내부에는 트랜지스터나 배선, 콘택트 등의 능동층(32)이 형성된다. 또 이 반도체소자(31)의 능동면위에는 Al전극 등과 같은 소자전극(33)이 30㎛정도의 간격으로 형성되어 있다. 여기서의 소자전극(33)은 Al속에 0.5%의 Cu를 혼합시킨 재료로 이루어지고, 0.6㎛정도의 두께를 가진 것이다. 그러나 소자전극(33)의 재료는 Al를 주성분으로 하는 전극에만 한정되는 것은 아니고, Cu를 주성분으로 하는 전극이어도 지장없다.
또, 이 반도체소자(31)의 능동면위에는 0.8㎛정도의 두께의 Si질화막인 보호층(34)이 형성되어 있다. 또 보호층(34)에는, 15㎛정도의 내경을 가지고, 또한 반도체소자(31)의 소자전극(33)을 노출시키는 개구부가 서로 이간해서 형성되어 있다. 이 보호층(34)은 저융점유리를 사용한 것을 사용해도 지장없다.
또 각각의 개구부의 내부에는 두께가 3㎛정도의 Ni도금층이 배리어층(35)으로서 소자전극(33)을 피복하도록 형성되어 있다. 또 0.5㎛정도의 두께를 가진 확산방지층(36)이 배리어층(35)을 피복하도록 형성되어 있다. 또 이 확산방지층(36)위에는 높이 10㎛정도의 돌기전극(37)이 형성되어 있다.
그런데, 이 적합한 실시예에 있어서는, 배리어층(35)과 확산방지층(36)과의 두께의 합계의 보호층(34)의 두께와 거의 합치하도록 하고 있으나, 배리어층(35)및 확산방지층(36)이 보호층(34)의 개구부 내에만 형성되어 있으면 되므로, 배리어층(35) 및 확산방지층(36)의 두께의 합계가 보호층(34)의 두께보다도 작게 되도록 해도 지장없다. 그러나, 배리어층(35) 및 확산방지층(36)의 두께의 합계가, 보호층(34)의 두께와 거의 합치하고 있으면, 배선기판에의 실장, 또는 반도체장치끼리의 접합의 경우에, 접합상태가 규제되게 되어서 안정되는 것을 기대할 수 있다. 또한 배리어층(35), 확산방지층(36) 및 돌기전극(37)은, 개구부의 내경과 실질적으로 동일직경을 가지도록 구성되는 것이 바람직하다.
이때, 돌기전극(37)은 Al나 Ni보다도 경도가 낮은 재료인 In 등에 의해 형성되어 있다. 이와 같이 하면, 후술하는 바와 같이, 반도체장치를 다른 전극에 압압했을때에, 배리어층이나 소자전극을 개재해서 능동층에 전달되는 기계적 스트레스가 돌기전극에 의해 흡수된다. 예를 들면 Ni의 비커스 경도는 450∼500Hv정도, In의 비커스경도는 1∼4Hv 정도이므로, In로 이루어진 돌기전극(37)이 주로 소성변형하고, 배리어층(35), 소자전극(33)을 개재해서 능동층(32)에 전달되는 기계적 스트레스가 감소된다.
여기서 확산방지층(36)은 다음과 같이 해서 형성된다. 먼저 배리어층(35)을 구성하는 Ni도금막 위에, 도 4에 표시한 바와 같이 0.1㎛정도의 두께의 Au의 플래시도금막인 확산방지층형성용막(38)을 형성한다. Au의 비커스경도는 30∼40Hv 정도이다. 이 확산방지층형성용막(38)위에 In으로 이루어진 돌기전극(37)을 접속하면, Au 및 In의 상호확산에 의해서 두께가 0.5㎛정도까지 증대한 금속간화합물인Auln2가 형성되고, 이것이 확산방지층(36)이 된다.
이 확산방지층(36)은, Ni 및 In의 상호확산을 방지하고, 또한, 배리어층(35)과 돌기전극(37)과의 밀착상태를 확보하기 위하여 형성된 것이다. 또, 돌기전극(37)의 재료는 In에만 한정되는 것은 아니고, 소자전극(33) 및 배리어층(36)보다도 경도가 낮은 것이면 되고, 또 확산방지층 형성용막(38)은 Au에만 한정되지 않고, 예를 들면 Pd나 In과 Pb의 합금 등이어도 된다.
즉, 본 발명의 적합한 실시예에 의한 반도체장치에 있어서는, 배리어층(35) 및 확산방지층(36)이 보호층(34)의 개구부내에만 형성되어 있고, 또한 돌기전극(37)이 확산방지층(36)을 개재하여 배리어층(35)상에 형성되어 있다. 이 때문에, 개구부의 바깥쪽까지 넓혀진 배리어층을 에칭에 의해서 형성할 필요가 없어지고, 돌기전극(37)의 사이즈, 및 이간스페이스를 미세화하는 일이 가능하게 된다. 본 실시예의 경우, 개구부직경은 15㎛, 인접하는 개구부끼리의 거리는 30㎛정도로 하는 일이 가능하다. 또 돌기전극(37)의 경도가 소자전극(33) 및 배리어층(35)의 경도보다도 낮게 되어 있기 때문에, 배선기판 등에 대한 반도체장치의 실장에 있어서, 돌기전극(37)을 개재한 기계적 스트레스가 흡수되고, 능동층(32)까지 전달되는 가능성이 감소된다.
다음에 이러한 반도체장치의 제조방법은 도 4의 측면도를 참조해서 하기와 같이 설명할 수 있다.
먼저, 스퍼터법을 이용해서 A1 등으로 이루어진 소자전극(33)의 각각이 반도체소자(31)의 능동면(32)위에 이간한 상태로 형성된다. 또 CVD법을 사용해서 반도체소자(31)의 능동면(32)위에 Si질화막의 보호층(34)이 형성된다. 그후, 보호층(34)의 소정위치마다 소자전극(33)을 노출시키는 개구부가 형성된다. 이어서, 이 개구부로부터 노출한 소자전극(33)위에 배리어층(35)으로서 기능하는 Ni도금막이 무전해도금법에 의해서 형성된다. 또, 확산방지층(36)을 형성하기 위한 확산방지층형성용막(38)이 되는 Au의 플래시도금막이 무전해도금법에 의해 배리어층(35)위에 형성되고, 이 확산방지층형성용막(38)위에 In으로 이루어진 돌기전극(37)이 형성된다. 이 In으로 이루어진 돌기전극(37)을 반도체소자에 전사하는 공정이 도 5(a)∼도 5(c)를 참조하면서 이하에 설명된다.
도 5(a)에 표시된 바와 같이, 가압지그(40)는 제 1반도체소자(31)를 클램프한다. 반도체소자(31)에는 배리어층(35)으로서 기능하는 Ni도금막과, 그 표면에 가공된 확산방지층형성용막(38)으로서 기능하는 Au의 플래시도금막이 형성되어 있다. 한편, SiO2기판(50)위에 형성된 ITO기판(51)위에, In덩어리(52)가 접착되어 있다. 또 ITO기판(51)위에는 환원제(53)가 In덩어리(52)를 피복하도록 도포된다.
In덩어리(53)와 확산방지층 형성용막(38)이 위치맞춤된 후, 반도체소자(31)가 가압지그(40)에 의해서 SiO2기판(50)을 향해서 압압된다. In덩어리(52)의 ITO기판(51)에 대한 밀착성은 그다지 높지 않으므로, In덩어리(52)는 용이하게 반도체소자(31)에 전사된다. 또, In의 경도는 낮으므로, 도 5(b)에 표시한 바와 같이, 그 형상은 변형된 것으로 된다. 또 환원제(53)의 일부도 반도체소자(31)에 전사된다.
이렇게해서 전사된 In덩어리(52)는, 가압지그(44)에 의해서 가열되고, 도 5(c)에 도시된 바와 같이 반구형상의 돌기가 되고, 이것이 돌기전극(37)이 된다. 그리고, 확산방지층형성용막(38)과 In덩어리(52)가 상호확산해서, 확산방지층(36)이 형성된다. 이때 확산방지층형성용막(38)은 In덩어리(52)의 전체에 확산하는 일은 없다. 따라서 돌기전극(37)의 경도는 In의 경도와 거의 변화없는 것으로 생각해도 된다. 이 때문에, 돌기전극(37)의 높이가 낮아도, 돌기전극(37)의 변형성능은 손상되는 일은 없다.
이와같이 환원제(53)를 미리 도포한 상태에서 In덩어리(52)를 반도체장치(31)에 전사함으로써, In덩어리(52)와 확산방지층형성용막(38)으로서 작용하는 Au플래시도금층과의 사이의 산화물이 제거되어서, In덩어리(52)와 Au플래시도금층과의 사이의 접속의 신뢰성이 향상된다. 또, 형성된 돌기전극의 표면을 피막하는 산화물이, 환원제를 도포하지 않는 경우에 비해서, 현저하게 제거되어 있으므로, 예를 들면 돌기전극과 다른 전극과의 접속에 있어서도 접속의 신뢰성이 향상된다.
다음에 도 3에 표시한 반도체 장치를 사용해서, 1쌍의 반도체장치를 접합하는 일도 가능하며, 이런 경우 동일기능을 가진 단체의 반도체장치보다도 소형화되고, 또한 전유면적이 작은 반도체장치의 조합을 얻는 일이 가능하다. 1쌍의 반도체장치를 접합하는 경우에는, 이들 반도체장치가 외압에 의해서 서로 압압된다. 이때의 압력이 소자전극(33), 배리어층(35) 등을 개재해서 반도체소자(31)의 능동면(32)에 전달되게 된다. 그러나, 본 발명의 반도체장치에서는 개구부의 직경이 15㎛정도로 매우 작기 때문에, 종래의 반도체장치에 비해서, 능동면(32)에 단위면적당 가해지는 압력이 커지고, 그 기계적 스트레스에 의한 영향이 문제가 된다.
도 6에는 이러한 문제점을 극복한 반도체장치의 조합의 구성이 표시되어 있다. 도 6에 있어서는, 1쌍의 반도체장치가 도시되어 있으나, 각각의 반도체장치의 구조는 도 3에 표시한 반도체장치와 동일한 구조를 가지므로, 도 3에 표시한 실시예와 동등한 부분에는 동일부호를 부여하고, 그 설명은 적당히 생략될 수 있다.
도 6에 표시한 반도체장치의 조합은, 1쌍의 반도체장치의 각각의 돌기전극(37)끼리가 서로 접속되어 있다. 1쌍의 반도체장치의 각각의 보호층(37)사이에는 절연성수지(39)가 충전된다.
즉, 이러한 반도체장치의 조합에 있어서, 각각의 반도체장치는 보호층(34)에 형성된 개구부, 및 개구부내에 형성된 배리어층(35) 및 확상방지층(36)을 가지고 있다. 그리고 각각의 반도체장치는 소자전극(33) 및 배리어층(35)보다도 경도가 낮은 돌기전극(37)을 공유하고, 상호 접속되어 있다.
이러한 반도체장치의 조합은 이하에 표시하는 제조방법에 따라서 제작된다.
먼저, 도 3에 표시된 1쌍의 반도체장치가 준비된다. 그리고 각각의 반도체 장치의 돌기전극(37)끼리가 서로 위치맞춤되고 적어도 어느 한쪽의 반도체장치의 보호층(34)위에 에폭시수지 등의 절연성수지(39)가 소요량만큼 도포된다. 그후 한쪽의 반도체장치가 다른쪽에 대해서 압압되고, 또한 가열됨으로써 돌기전극(37)끼리 고착되는 동시에, 절연성수지(39)가 경화된다. 이 프로세스에 의해 주로 돌기전극(37)이 소성변형하고, 가해지는 외압이 배리어층(35)이나 소자전극(33)을 개재해서 능동층(32)에 전달되는 영향이 감소된다. 또 각각의 반도체장치의 휘어짐이나 각각의 돌기전극(37)의 높이의 불균일도 흡수된다.
본 실시예에 있어서는, 1쌍의 반도체장치의 한쪽을 배선기판에 치환하는 것도 가능하다. 즉, 배선기판상의 기판전극과 반도체장치가 반도체장치에 형성된 돌기전극에 의해 접합된다.
도 7은 반도체장치의 조합의 다른 제조방법을 표시한다. 도 7의 실시예에 있어서는, 도 3의 실시예에 표시한 반도체장치(이것을 x라고 함)와, 도 3의 실시예에 표시한 반도체장치중 확산방지층(36) 및 돌기전극(37)을 제외한 구성을 가진 서브반도체장치(이것을 y라고 함)가 준비된다. 단, 서브반도체장치 y의 배리어층(35)위에는 확산방지층형성용막(38)이 형성되어 있는 것으로 한다. 이와 같은 반도체장치 x의 돌기전극(37)과 서브반도체장치 y의 확산방지층형성용막(38)이 위치 맞춤된다. 이어서 반도체장치 x 또는 서브반도체장치 y의 적어도 어느 한쪽의 보호층(34)위에 절연성수지(39)가 도포된다. 본 실시예에 있어서는, 서브반도체장치 y의 보호층(34)위에 절연성수지(39)가 도포된다.
계속해서 반도체장치x 또는 서브반도체장치y의 적어도 어느 한 쪽이 다른 쪽에 대해서 가압되고, 또한 가열된다. 그러면 서브반도체장치y의 확산방지층형성용막(38)과 반도체장치x의 돌기전극(37)이 상호확산하고, 두께가 증가한 확산방지층(36)이 서브반도체장치y의 배리어층(35)위에 형성된다. 그리고 반도체장치x 및 서브반도체장치y는 돌기전극(37)에 의해서 서로 고착되고, 또절연성수지(39)가 경화됨으로써, 반도체장치x 및 서브반도체장치y가 일체화된다.
또한, 서브반도체장치y에 대신해서, 확산방지층형성용막(38)이 입혀진 전극을 가진 다른 전기장치, 예를들면 배선기판 등도 상기 실시예에 적용될 수 있다.
다음에, 반도체장치의 조합의 또 다른 일실시예의 구조가 이하에 설명된다.
도 8에 있어서는 설명을 간략하게 하기위해, 사용되는 반도체장치의 구성으로서, 반도체소자(31), 소자전극(33) 및 돌기전극(37)만이 도시되나, 도 3에 도시된 반도체장치의 구성을 적용하는 것도 가능하다.
먼저, 제 1반도체소자(31a)의 표면에는 제 1돌기전극(37a)이 형성되고, 한편 제 2반도체소자(31b)의 표면에는 제 2돌기전극(37b)이 형성되어 있다. 이들 제 1돌기전극(37a) 및 제 2돌기전극(37b)은 각각 전기적으로 접속되어 있다.
또 제 1반도체소자(31a)와 제 2반도체소자(31a)와의 사이에는 절연성수지(39)가 충전되어 있다. 여기서 제 2돌기전극(37b)은 제 1돌기전극(37a)보다도 경도가 낮고, 또 바람직하게는 면적이 크게 형성되어 있다. 예를들면 제 1돌기전극(37a)은 Ni에 Au층을 형성한 것이 사용되고, 제 2돌기전극(37b)은 Ni에 Au층을 형성한 후, 또 In을 형성한 것이 사용된다. In의 비커스경도는 1∼4Hv정도로 매우 낮기 때문에, 제 1돌기전극(37a)과 제 2돌기전극(37b)을 접촉시키면, 제 1돌기전극(37a)의 적어도 일부, 예를들면 선단부가 제 2돌기전극(37b)에 매몰된다. 이와같이 제 1돌기전극(37a)이 제 2돌기전극(37b)에 매몰되기 위해서는, 제 2돌기전극(37b)의 버커스경도가 1∼20Hv 정도이면 되고, 이를 위해서는, 제 2돌기전극(37b)으로서, In뿐만아니라 In을 주성분으로 한 합금이나, Pb 및 Pb를 주성분으로 하는 합금이 적합하다. 또 제 1돌기전극(37a)의 재료로서는 Au, Pd, Pt, Cu 및 이들을 주성분으로 하는 합금이 적합하다.
다음에 상기한 반도체장치의 조합의 제조방법에 대하여 이하 설명한다.
도 9는 제 1 및 제 2의 돌기전극(37a), (37b)끼리의 위치맞춤공정을 표시한 측면도이다. 본 실시예에 있어서는 제 1돌기전극(37a)으로서, 치수직경이 5∼20㎛의 전극위에 무전해도금법에 의해 Ni를 3∼5㎛, An를 0.2∼2㎛형성한 것이 사용되고, 한편 제 2돌기전극(37b)으로서, 치수직경이 20∼100㎛의 전극위에 무전해도금법에 의해 Ni를 2㎛, Au를 0.2㎛형성한 후, In을 전사나 디핑에 의해서 3∼5㎛형성한 것이 사용된다. 가압지그(40)는 제 1반도체소자(31a)를 흡착하는 흡착장치(도시생략)를 가지고, 이 흡착장치는 제 1반도체소자(31a)를 흡착한다. 가압지그(40)은 이렇게해서 제 1반도체소자(31a)를 흡착한 그대로 제 1반도체소자(31a)를 반송하고, 제 1돌기전극(37a)과 제 2돌기전극(37b)을 위치맞춤한다.
도 10은 제 1 및 제 2의 돌기전극(37a), (37b)의 접속공정을 표시한 측면도이다. 가압지그(40)를 사용해서, 1개의 돌기전극당 5g이하의 하중으로 제 1돌기전극(37a) 및/또는 제 2돌기전극(37b)이 가압되어, 접속된다. 이때 제 2돌기전극(37b)의 주된 성분인 In은 비커스경도는 1∼4Hv정도로 매우 유연하고, 한편 제 1돌기전극(37a)을 구성하는 Ni의 비커스 경도는 450∼500Hv, Au의 비커스 경도는 40∼50Hv로 단단하기 때문에, 제 1돌기전극(37a)의 적어도 일부, 예를들면 선단부는 용이하게 제 2 돌기전극(37b)에 매몰되어, 전기적인 접속을 얻을 수 있다. 이때, 바람직하게는, 제 1돌기전극(37a)은 제 2돌기전극(37b)에 2∼4㎛매몰한다.
도 11은 제 1반도체소자(31a)와 제 2반도체소자(31b)와의 사이에 절연성수지(39)를 충전하는 공정을 표시한 측면도이다. 이 공정에서는 제 1반도체소자(31a)와 제 2반도체소자(31b)와의 사이에 작용하는 모세관현상을 이용해서 절연성수지(39)가 충전된다.
도 12는 절연성수지(39)를 경화시키는 공정을 표시한 측면도이다. 바람직하게는 접속한 제 1반도체소자(31a) 및 제 2반도체소자(31b)의 위쪽으로부터, 자외선램프(41)에 의해 자외선이 경사지게 조사된다.
도 13은 가압지그(40)에 의한 가압, 및 자외선램프(41)에 의한 자외선의 조사를 제거하는 공정을 표시한 측면도이다. 가압 및 자외선의 조사가 제거되면, 도 8에 표시한 1쌍의 반도체소자의 조합이 형성된다.
이 적합한 실시예에 의하면, 제 2돌기전극(37b)이 제 1돌기전극(37a)보다 면적이 크고, 또한 경도가 낮으므로, 제 1돌기전극(37a)의 선단부가 제 2돌지전극(37b)에 매몰되어, 저온, 저하중에서의 접속이 가능하게 된다. 이 때문에, 종래 행하여지고 있던 고온, 고하중에 의한 1쌍의 반도체소자의 접합방법을 사용한 경우에 문제가 되는, 각각의 반도체소자의 특성열악화를 초래할 우려가 적게 되고, 신뢰성이 높은 반도체소자의 조합을 제공하는 일이 가능하게 된다. 또 제 1돌기전극(37a)이 제 2돌기전극(37b)에 매몰되어서 접속되므로, 안정된 접속을 기대할 수 있다.
다음에 새로운 반도체장치의 조합의 제조방법이 이하에 기술된다.
본 실시예에 있어서의 제 1돌기전극(37a)은 Ni를 형성한 것이 사용되고, 제 2돌기전극(37b)은 Ni 및 Au를 형성한 후, In - Sn합금을 형성한 것이 사용된다. 보다 상세하게는, 제 1돌기전극(37a)은 무전해도금법에 의해 Ni를 3㎛ 형성한 것이, 또 제 2돌기전극(37b)은 무전해도금법에 의해 Ni를 1㎛, Au를 0.2㎛ 형성한 후, In - Sn합금을 전사나 디핑에 의해 3∼5㎛ 형성한 것이 사용된다.
또 제 1돌기전극(37a)의 치수직경은 5∼20㎛, 제 2돌기전극(37b)의 치수직경은 20∼100㎛정도이다. 그 외의 구성에 대해서는 도 11에 표시한 반도체장치의 조합과 동일한 구성이 사용된다.
도 14에 표시된 바와같이, 제 1반도체소자(31a)와 제 2반도체소자(31b)의 각각의 돌기전극(37a) 및 (37b)는 가압지그(40)에 의해서 접촉된다. 도 15는 제 1 및 제 2의 반도체소자의 적어도 어느 한쪽, 예를들면 제 2반도체소자(31a)위에 자외선경화형의 절연성수지(39)를 도포하는 공정을 표시한 측면도이다. 즉 이 공정에 있어서는 제 1반도체소자(31a) 및 제 2반도체소자(31b)를 접속하기 전에 절연성수지(39)가 적어도 하쪽의 반도체소자위에 도포된다. 도 16은 제 1돌기전극(37a) 및 제 2돌기전극(37b)의 접속 및 자외선을 조사하는 공정을 표시한 측면되이다. 즉 가압지그(40)를 사용해서 1개의 돌기전극당 5g 이하의 하중에 의해 제 1 및 제 2의 돌기전극이 가압됨으로써 제 1돌기전극(37a)의 선단부는 제 2돌기전극(37b)에 2㎛정도 매몰된다. 그 후 자외선램프(41)에 의해서 자외선이 조사되고, 절연성수지(39)가 경화된다. 도 17은 가압지그(40)와 자외선램프(41)를 제거하는 공정을설명하기 위한 측면도이다. 이상의 공정에 의해 제 1반도체소자(31a)와 제 2반도체소자(31b)는 상호 접속된다.
이 적합한 실시예에 의하면, 제 1돌기전극(37a)과 제 2돌기전극(37b)을 접속하기전에 절연성수지(39)가 도포되고, 접속후에 자외선에 의해서 절연성수지(39)가 경화된다. 따라서, 절연성수지(39)를 제 1반도체소자(31a)와 제 2반도체소자(31b)와의 사이에 용이하게 개재 시킬수 있다.
이상과 같이 1쌍의 반도체소자를 적층해서 얻어지는 반도체소자의 조합에 있어서는, 돌기전극의 표면에 부착한 산화물을 제거하기 위해, 환원제로서 예를들면 아비에트산을 주성분으로 하는 환원제를 사용해서 미리 돌기전극의 표면을 피복하는 산화물을 제거하는 것이 바람직하다.
산화물을 제거하기 위해서 사용되는 환원제는, 반도체장치의 조합공정을 완료한 후에 세정되거나, 또는 가열에 의해서 휘발하는 환원제를 배출할 필요가 있다. 그러나 본 발명에 의해서 실장의 효율이 높여진 반도체장치에 있어서는, 돌기전극의 높이나 피치가 작아지고, 이러한 환원제의 세정공정이나 배출공정을 충분히 행하기 위하여, 비교적 장시간을 요하고 있었다.
이 때문에 본 발명에서는, 1쌍의 반도체장치의 접속시에 사용되는 절연성수지로서, 환원제가 혼입된 절연성수지를 사용함으로써 이러한 결점을 극복하는 일이 가능하게 된다.
도 18은 예를들면 도 3에서 표시한 본 발명에 관한 반도체장치를 배선기판(25)에 페이스다운본딩법에 의해 실장한 구성을 표시한 측면도이다. 또한 여기서의 돌기전극(37)은 Sn - Pb 계 땜납등의 저융점금속으로 이루어진 것으로 하고, 10㎛이하의 높이를 가진 것이며, 소자전극(33)위에 전해도금이나 증착등의 방법에 의해 형성되어 있는 것으로 한다.
한편 배선기판(25)은 유리세라믹기판 등이며, 배선기판(25)의 표면에는 기판전극(27)이 형성되어 있다. 여기서는 기판전극(27)은 Cu 나 Ni로 이루어진 금속막의 표면위를, 수㎛정도의 막두께의 Sn-Pb계 땜납으로 피복한 것이 사용된다.
반도체장치(31)의 보호층(34)과, 배선기판(31)과의 사이에는 절연성수지(39)가 충전되어 있다. 이 절연성수지(39)는 155 c.p.s 정도의 점도를 가진 에폭시 수지와 같은 열경화성수지인 동시에, 그 내부에 산화물을 제거하기 위한 환원제인, 예를들면 아비에트산을 주성분으로 하는 환원제(42)가 혼입되어 있다. 그리고 돌기전극(37)과 기판전극(27)이 서로 도통접속되어 있다. 이때, 돌기전극(37)과 기판전극(27)에 의해서 환원제(42)가 파쇄(破碎)되고, 돌기전극(37) 또는 기판전극(27)의 표면을 피복하고 있던 산화물은, 환원제(42)의 파쇄, 분산에 수반하여 제거된다.
상기 환원제(42)는 시판되고 있는 무세정타이프의 환원제를 200℃정도의 온도로 유지된 활성분위기속에 분무한 다음에 급냉함으로써 적어도 이표면을 경화한 덩어리형상(形狀)으로 된 것이다. 또는 덩어리형상으로 된 환원제(42)의 외표면을 에폭시수지 등의 절연수지나, 폴리이미드 등의 열가소성수지에 의해 피복한 것, 또는, 분말상이나 액체상으로 된 환원제(42)를 절연수지나 열가소성수지로 이루어진 캡슐속에 봉입한 것등이 환원제(42)로서 적용할 수 있다. 그리고 환원제(42)의 외표면을 절연성수지(39)와동질의 절연성수지에 의해 피복하거나, 절연성수지(39)와 동질의 캡슐속에 환원제(42)를 봉입하면, 환원제(42)와 절연성수지(39)와의 사이의 밀착성이 높아지고, 반도체장치를 배선기판에 실방하는 경우에 가해지는 가압력이 적어도 된다.
또 절연성수지(39)에 혼입되는 환원제(42)의 배합비율은 40∼80체적%의 범위로 된다. 이것은 이 범위내이면, 서로 접촉하는 돌기전극(37)과 기판전극(27)과의 사이에 환원제(42)가 존재하는 확률이 지극히 높아지기 때문이다.
한편, 배합비율이 40체적%미만인 경우에는 환원제(42)가 너무 소량이어서 산화물의 충분한 제거효과를 기대할 수 없고, 또 배합비율이 80체적%를 초과하는 경우에는 절연성수지(39)에 의한 충분한 보호효과를 얻을 수 없는 것이 예측된다.
도 19(a) 및 도 19(b)는 각각 반도체장치를 배선기판에 실장하는 공정을 표시하기 위한 측면도이다. 도 19(a)에 도시한 바와같이, 반도체소자(31)와 배선기판(25)이 서로 대향해서 배치되고, 또 돌기전극(37)과 기판전극(27)이 위치맞춤된다.
그리고 덩어리형상 등의 환원제(42)가 혼입된 열경화성의 절연수지(39)가 적하등의 방법에 의해서 배선기판(25)위에 도포된다. 계속하여 도 19(b)에 표시된바와같이, 반도체소자(31)가 가압되어서 배선기판(25)에 압압되고, 돌기전극(37)과 기판전극(27)이 접촉된다. 이때 절연수지(39)에 혼입된 덩어리상의 환원제(42)는 돌기전극(37)과 기판전극(27)에 의해서 끼워넣어지고, 파쇄된다. 파쇄된 환원제(42)는 돌기전극(37)이나 기판전극(27)의 표면위에 분산하여, 산화물을 제거하는 일이 가능하게 된다.
또 돌기전극(37)과 기판전극(27)을 서로 접촉시키면서 반도체소자(31)를 가열하면, 돌기전극(37)과 기판전극(27)은 금속확산에 의해서 물리적 또는 전기적으로 접속된다. 또 돌기전극(37)과 기판전극(27)과의 사이에 도포된 절연성수지(39)도 동시에 경화하게 된다. 또한, 이 제조방법에 있어서는, 반도체소자(31)에 압력이 가해진 상태에서 가열되도록 하고 있으나, 미리 절연성수지(39)의 점도나 점착성을 높이면, 반도체소자(31)에의 가압을 계속할 필요는 없고, 또 반도체소자(31)뿐만 아니라 배선기판(25)을 동시에 가열해도 된다. 또 절연성수지(39)에 혼입되는 환원제(42)는 덩어리형상일 필요는 없고, 절연성수지나 열가소성수지제의 캡슐속에 분말상이나 액체상으로 된 환원제를 혼입한 것이어도 상관없다.
이와같이 하면, 종래에는 배선기판의 표면위에 도포한 환원제를 세정 또는 휘발시킨후에 절연성수지가 충전되어 있는 반면에, 상기한 적합한 실시예에 있어서는, 환원제의세정 또는 휘발작업공정이 불필요하게 된다. 또, 세정에 수반되는 기계적 스트레스가 돌기전극에 가해지는 일도 없고, 또 휘발성분을 배출하는 배출용의 틈새를 형성할 필요도 없게 되어, 수형화된 반도체장치에 있어서 특히 유익하다.
또한, 이상 설명한 각 실시예에 있어서는, 발명의 취지를 일탈하지 않는 범위에서 여러 가지의 응용이 가능하다.
이상 설명한 바와같이, 본 발명에 관한 반도체장치는, 보호층의 개구부내에만 배리어층 및 확산방지층이 형성되어 있으므로, 돌기전극의 사이즈 및 피치를 미세화하는 일이 가능하게 된다. 또 바람직하게는 돌기전극은 소자전극 및 배리어층보다도 경도가 낮으므로, 이러한 반도체장치의 실장시에 가해지는 압력에 의한 기계적 스트레스가 반도체소자의 능동층에 전달되는 위험성이 적게 된다.
또 1쌍의 반도체장치의 조합구조에 있어서, 한쪽의 돌기전극이 다른쪽의 돌기 전극에 매몰될 수 있도록 경도를 다르게 하고 있으므로, 1쌍의 반도체장치의 실장시의 기계적 스트레스가 반도체소자의 능동층에 전달되는 위험성이 적게 된다.
또, 반도체장치끼리의 조합, 또는 반도체장치의 배선기판에의 실장시에 사용되는 절연성수지에는, 환원제를 혼입시켰으므로, 환원제의 세정작업, 또는 휘발하는 환원제의 배출과정을 필요로 하지 않고 반도체장치의 조합을 제공할 수 있다.

Claims (4)

  1. 반도체 소자의 능동면을 피복하여 형성되며, 상기 반도체 소자의 능동면에 마련된 소자 전극을 대면시킨 개구부를 갖는 보호층과,
    상기 개구부의 내부에 있어서 상기 개구부 사이즈와 동일 사이즈 혹은 동일 사이즈 이하의 상기 소자 전극을 피복하는 배리어층과,
    상기 개구부 사이즈와 동일 사이즈 혹은 동일 사이즈 이하의 상기 배리어 층을 피복한 확산 방지층과,
    상기 확산 방지층상에 마련된 돌기 전극
    을 갖고, 또한 상기 배리어층과 확산 방지층의 단면 형상이 사각형상인 막으로 갖는 것을 특징으로 하는 반도체 장치.
  2. 반도체 소자의 능동면을 피복하여 형성되며, 상기 반도체 소자의 능동면에 마련된 소자 전극을 대면시킨 개구부를 갖는 보호층과,
    상기 개구부의 내부에 있어서 상기 개구부 사이즈와 동일 사이즈 혹은 동일 사이즈 이하의 상기 소자 전극을 피복하는 배리어층과,
    상기 개구부 사이즈와 동일 사이즈 혹은 동일 사이즈 이하의 상기 배리어 층을 피복한 확산 방지층과,
    상기 확산 방지층상에 마련된 돌기 전극
    을 갖고, 또한 상기 확산 방지층은 상기 배리어층을 형성하는 금속 원소중 적어도 하나의 금속 원소와, 상기 돌기 전극을 형성하는 금속 원소중 적어도 하나의 금속 원소의 합금층으로 이루어진 막으로 갖는 것을 특징으로 하는 반도체 장치.
  3. 제 1 항 또는 제 2에 있어서,
    상기 돌기전극은 상기 소자전극 및 상기 배리어층보다도 경도가 낮은 재료에 의해 형성되어 있는 것을 특징으로 하는 반도체장치.
  4. 제 1 항 또는 제 2 항에 있어서,
    상기 배리어층 및 상기 확산방지층의 두께의 합계는, 상기 보호층의 두께와 거의 동등한 것을 특징으로 하는 반도체장치.
KR1020010042170A 1996-02-23 2001-07-12 돌기전극을 가진 반도체장치 KR100344726B1 (ko)

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
JPJP-P-1996-00036429 1996-02-23
JP3642996 1996-02-23
JP11608396 1996-05-10
JPJP-P-1996-00116084 1996-05-10
JPJP-P-1996-00116083 1996-05-10
JP11608496 1996-05-10

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1019970005442A Division KR100324075B1 (ko) 1996-02-23 1997-02-22 돌기전극을가진반도체장치및그제조방법

Publications (1)

Publication Number Publication Date
KR100344726B1 true KR100344726B1 (ko) 2002-07-22

Family

ID=27289097

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1019970005442A KR100324075B1 (ko) 1996-02-23 1997-02-22 돌기전극을가진반도체장치및그제조방법
KR1020010042170A KR100344726B1 (ko) 1996-02-23 2001-07-12 돌기전극을 가진 반도체장치

Family Applications Before (1)

Application Number Title Priority Date Filing Date
KR1019970005442A KR100324075B1 (ko) 1996-02-23 1997-02-22 돌기전극을가진반도체장치및그제조방법

Country Status (3)

Country Link
US (2) US5952718A (ko)
EP (2) EP0791960A3 (ko)
KR (2) KR100324075B1 (ko)

Families Citing this family (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
SG111958A1 (en) * 1998-03-18 2005-06-29 Hitachi Cable Semiconductor device
WO2000019516A1 (en) 1998-09-30 2000-04-06 Seiko Epson Corporation Semiconductor device, connection method for semiconductor chip, circuit board and electronic apparatus
US6190940B1 (en) * 1999-01-21 2001-02-20 Lucent Technologies Inc. Flip chip assembly of semiconductor IC chips
GB9902252D0 (en) * 1999-02-03 1999-03-24 Philips Electronics Nv X-ray filter and x-ray examination apparatus using the same
US6537854B1 (en) * 1999-05-24 2003-03-25 Industrial Technology Research Institute Method for bonding IC chips having multi-layered bumps with corrugated surfaces and devices formed
US6613605B2 (en) 1999-12-15 2003-09-02 Benedict G Pace Interconnection method entailing protuberances formed by melting metal over contact areas
US6656765B1 (en) * 2000-02-02 2003-12-02 Amkor Technology, Inc. Fabricating very thin chip size semiconductor packages
JP2002118199A (ja) * 2000-10-10 2002-04-19 Mitsubishi Electric Corp 半導体装置
JP3679001B2 (ja) * 2000-12-22 2005-08-03 シャープ株式会社 半導体装置およびその製造方法
JP2002289770A (ja) * 2001-03-27 2002-10-04 Nec Kansai Ltd 半導体装置
JP3981817B2 (ja) * 2001-08-08 2007-09-26 セイコーエプソン株式会社 半導体装置の製造方法
US7029529B2 (en) * 2002-09-19 2006-04-18 Applied Materials, Inc. Method and apparatus for metallization of large area substrates
DE10297818T5 (de) * 2002-11-29 2006-03-16 Infineon Technologies Ag Anbringen von Flipchips an Substraten
US20050028361A1 (en) * 2003-08-07 2005-02-10 Indium Corporation Of America Integrated underfill process for bumped chip assembly
JP4340517B2 (ja) 2003-10-30 2009-10-07 Ｏｋｉセミコンダクタ株式会社 半導体装置及びその製造方法
JP4865197B2 (ja) 2004-06-30 2012-02-01 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
DE102005046280B4 (de) 2005-09-27 2007-11-08 Infineon Technologies Ag Halbleiterbauteil mit einem Halbleiterchip sowie Verfahren zur Herstellung desselben
CN100416810C (zh) * 2006-03-09 2008-09-03 南茂科技股份有限公司 半导体元件及其制造方法
US20080061448A1 (en) * 2006-09-12 2008-03-13 International Business Machines Corporation System and method for thermal expansion pre-compensated package substrate
JP2008192984A (ja) * 2007-02-07 2008-08-21 Elpida Memory Inc 半導体装置及びその製造方法
US8350382B2 (en) * 2007-09-21 2013-01-08 Infineon Technologies Ag Semiconductor device including electronic component coupled to a backside of a chip
WO2009139153A1 (ja) * 2008-05-16 2009-11-19 住友ベークライト株式会社 半導体部品の製造方法および半導体部品
TWI543327B (zh) * 2010-08-31 2016-07-21 先進封裝技術私人有限公司 半導體承載元件
US20120273951A1 (en) * 2011-04-28 2012-11-01 Raytheon Company Contact Metal for Hybridization and Related Methods
JP5357241B2 (ja) 2011-08-10 2013-12-04 新光電気工業株式会社 半導体装置及び半導体装置の製造方法
TWI463619B (zh) * 2012-06-22 2014-12-01 矽品精密工業股份有限公司 半導體封裝件及其製法
US10636761B2 (en) * 2017-08-29 2020-04-28 Electronics And Telecommunications Reearch Institute Method of fabricating a semiconductor package
US10522440B2 (en) * 2017-11-07 2019-12-31 Taiwan Semiconductor Manufacturing Co., Ltd. Package structure and method of manufacturing the same
JP7238548B2 (ja) * 2019-03-29 2023-03-14 Tdk株式会社 多層基板用絶縁シート、多層基板および多層基板の製造方法
JP7238648B2 (ja) * 2019-07-08 2023-03-14 Tdk株式会社 プリント配線板、多層プリント配線板、およびプリント配線板の製造方法
US20230103643A1 (en) * 2021-10-04 2023-04-06 Applied Materials, Inc. ADVANCED BARRIER NICKEL OXIDE (BNiO) COATING DEVELOPMENT FOR THE PROCESS CHAMBER COMPONENTS

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5779649A (en) * 1980-11-06 1982-05-18 Seiko Epson Corp Formation of electrode
JPS5988861A (ja) * 1982-11-12 1984-05-22 Matsushita Electric Ind Co Ltd 金属リ−ドと電極との接合方法
JPS63152136A (ja) * 1986-12-17 1988-06-24 Fuji Electric Co Ltd 半導体チツプの実装方法
EP0327996A3 (en) * 1988-02-09 1990-12-27 National Semiconductor Corporation Tape automated bonding of bumped tape on bumped die
JP2748530B2 (ja) * 1989-04-13 1998-05-06 セイコーエプソン株式会社 半導体装置の製造方法
US5128746A (en) * 1990-09-27 1992-07-07 Motorola, Inc. Adhesive and encapsulant material with fluxing properties
US5156997A (en) * 1991-02-11 1992-10-20 Microelectronics And Computer Technology Corporation Method of making semiconductor bonding bumps using metal cluster ion deposition
US5289631A (en) * 1992-03-04 1994-03-01 Mcnc Method for testing, burn-in, and/or programming of integrated circuit chips
JPH07105586B2 (ja) * 1992-09-15 1995-11-13 インターナショナル・ビジネス・マシーンズ・コーポレイション 半導体チップ結合構造
KR0129500B1 (en) * 1992-10-27 1998-04-06 Matsushita Electric Ind Co Ltd Semiconductor device and manufacture thereof
JP2716336B2 (ja) * 1993-03-10 1998-02-18 日本電気株式会社 集積回路装置
JP3308060B2 (ja) * 1993-09-07 2002-07-29 株式会社デンソー 半導体装置の実装方法
JPH07122591A (ja) * 1993-10-21 1995-05-12 Nippondenso Co Ltd 半導体装置の実装方法
DE4410739A1 (de) * 1994-03-28 1995-10-05 Bosch Gmbh Robert Verfahren zum elektrisch leitfähigen Verbinden von Kontakten
JP2792532B2 (ja) * 1994-09-30 1998-09-03 日本電気株式会社 半導体装置の製造方法及び半導体ウエハー
JP3397265B2 (ja) * 1994-11-25 2003-04-14 富士通株式会社 半導体装置の製造方法
US5665996A (en) * 1994-12-30 1997-09-09 Siliconix Incorporated Vertical power mosfet having thick metal layer to reduce distributed resistance
US5634268A (en) * 1995-06-07 1997-06-03 International Business Machines Corporation Method for making direct chip attach circuit card

Also Published As

Publication number Publication date
EP0821407A3 (en) 1998-03-04
EP0791960A3 (en) 1998-02-18
KR970063599A (ko) 1997-09-12
US6107120A (en) 2000-08-22
EP0791960A2 (en) 1997-08-27
EP0821407A2 (en) 1998-01-28
KR100324075B1 (ko) 2002-06-22
US5952718A (en) 1999-09-14

Similar Documents

Publication Publication Date Title
KR100344726B1 (ko) 돌기전극을 가진 반도체장치
US6232563B1 (en) Bump electrode and method for fabricating the same
KR100454381B1 (ko) 반도체 장치 및 그 제조 방법
JP5624649B2 (ja) 基板に取り付けられたスタッドバンプを伴う、フリップチップパッケージング用の可融性入出力相互接続システムおよび方法
US6586843B2 (en) Integrated circuit device with covalently bonded connection structure
JP3320979B2 (ja) デバイスをデバイス・キャリヤ上に直接実装する方法
EP2006908B1 (en) Electronic device and method of manufacturing the same
JPH10509278A (ja) フリップ・チップ技術のコアメタルのハンダ・ノブ
US6717252B2 (en) Semiconductor device
IE52529B1 (en) Method of simultaneously manufacturing multiple electrical connections between two elements
US20040222522A1 (en) Semiconductor device and manufacturing method of the same
WO2008095405A1 (fr) Élément microélectronique et procédé de fabrication correspondant
JP3356649B2 (ja) 半導体装置及びその製造方法
JP3931749B2 (ja) 突起電極を有する半導体装置の製造方法
JP2004273401A (ja) 電極接続部材、それを用いた回路モジュールおよびその製造方法
JP3279470B2 (ja) 半導体装置およびその製造方法
JPH1027824A (ja) 突起電極を有する半導体装置及びその製造方法
JP5140961B2 (ja) 半導体素子及びその製造方法、並びに半導体装置及びその製造方法
JP3645391B2 (ja) 半導体集積回路装置の製造方法
KR0171099B1 (ko) 반도체 기판 범프 및 그 제조방법
JP3964319B2 (ja) 半導体装置
JP4863861B2 (ja) 半導体装置
JPH10223626A (ja) 半導体チップ，半導体チップの製造方法，半導体装置，電子装置
JPH09148720A (ja) マルチチップモジュールの製造方法
JP3819306B2 (ja) 半導体素子と支持基板との接合体並びに該半導体装置の製造方法

Legal Events

Date Code Title Description
A107 Divisional application of patent
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20050623

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee