JP3679001B2 - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法 Download PDF

Info

Publication number
JP3679001B2
JP3679001B2 JP2000391548A JP2000391548A JP3679001B2 JP 3679001 B2 JP3679001 B2 JP 3679001B2 JP 2000391548 A JP2000391548 A JP 2000391548A JP 2000391548 A JP2000391548 A JP 2000391548A JP 3679001 B2 JP3679001 B2 JP 3679001B2
Authority
JP
Japan
Prior art keywords
film
protruding electrode
plating
electrode
electroless
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2000391548A
Other languages
English (en)
Other versions
JP2002190491A (ja
Inventor
真司 山口
▲琢▼郎 浅津
敦 小野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP2000391548A priority Critical patent/JP3679001B2/ja
Priority to TW090124523A priority patent/TW508745B/zh
Priority to US09/971,268 priority patent/US6747351B2/en
Priority to KR10-2001-0064220A priority patent/KR100486806B1/ko
Publication of JP2002190491A publication Critical patent/JP2002190491A/ja
Application granted granted Critical
Publication of JP3679001B2 publication Critical patent/JP3679001B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/288—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83851—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester being an anisotropic conductive adhesive
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01011—Sodium [Na]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0103—Zinc [Zn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01075—Rhenium [Re]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Wire Bonding (AREA)
  • Chemically Coating (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • ing And Chemical Polishing (AREA)

Description

【０００１】
【発明の属する技術分野】
本発明は、突起電極を有する半導体装置およびその製造方法に関する。
【０００２】
【従来の技術】
近年、Ａｌ（アルミニウム）あるいはＡｌを主成分とする電極パッド（以下、電極パッドと記す）に、該電極パッドとその外部とを電気的に接続するための突起電極を形成する手法の一つとして、無電解メッキ法が行われている。
【０００３】
無電解メッキ法は、バリアメタル層およびメッキ工程時の電極形成に必要なスパッタリング工程、突起電極のパターン形成に必要なフォト工程、パターン形成の際に使用したレジストやメッキ工程の際に使用したバリアメタルを除去するエッチング工程等を省略でき、電解メッキ法と比較して少ない工程で上記電極パッドを形成することができるため、コストの抑制および納期の短縮が可能な方法として注目されている。
【０００４】
無電解メッキ法は、Ｎｉ（ニッケル）あるいはＮｉ合金によって形成される突起電極（以下、突起電極と記す）を電極パッド上に選択的に形成する方法であるため、該電極パッド表面に酸化膜が存在すると、該突起電極の形状およびその信頼性に大きく影響する。
【０００５】
そこで、無電解メッキ法では、無電解メッキを行う前に、水酸化ナトリウムや燐酸等を用いて電極パッド表面の酸化膜を除去することにより、表面形状が良好な所定形状の突起電極を形成している。しかし、該突起電極は、電極パッドの表面から成長したものであり、半導体基板上の保護膜とは化学的に接合されてはいないため、上記突起電極と上記保護膜との間には微小な隙間が形成される。
【０００６】
以下に、図５に基づいて、無電解メッキ法を用いて電極パッド上に突起電極を形成する方法の一例を説明する。
【０００７】
図５は、ＡｌあるいはＡｌを主成分とする電極パッド上に、一般的な無電解メッキ法を用いて、突起電極を形成する方法の工程断面図である。
【０００８】
図５（ａ）は、半導体基板１上に形成された、ＡｌあるいはＡｌを主成分とする電極パッド２表面の保護膜４によって覆われていない領域に形成された酸化膜３を除去する工程を示す断面図である。この工程において、水酸化ナトリウムや燐酸などを用いて酸化膜３を完全に除去する。なお、半導体基板１の表面には絶縁性の膜が形成されているが、図中では省略している。
【０００９】
酸化膜３を除去したまま電極パッド２を放置すると、電極パッド２上に酸化膜３が再び形成されるので、図５（ｂ）に示すように、電極パッド２上にＺｎ膜５を形成して酸化膜３の再形成を防止する。電極パッド２の表面に均一にＺｎ膜５を形成する処理（ジンケート処理）は、無電解メッキ法によりＮｉあるいはＮｉ合金（以下、Ｎｉ等と記す）を析出させて突起電極６（図５（ｃ）参照）を形成するための前工程であり、Ｚｎを含有するアルカリ性の溶液中に電極パッド２を浸漬し、電極パッド２のＡｌと上記溶液中のＺｎイオンとの置換反応を利用して行われる。
【００１０】
図５（ｃ）は、無電解メッキ法によりＮｉ等を析出させて突起電極６を形成する工程を示す断面図である。無電解メッキ法を用いたＮｉ等によるメッキは、表面に均一にＺｎ膜５が形成された電極パッド２を、無電解Ｎｉメッキ液中に浸漬することにより行う。これにより、Ｚｎ膜５のＺｎが上記無電解Ｎｉメッキ液中で溶解して、Ｚｎと無電解Ｎｉメッキ液中のＮｉイオンとの置換反応が起こりＮｉが析出した後に、すなわち、核になるＮｉ等が析出した後に、無電解Ｎｉメッキ液の自己触媒反応（自己還元反応）によりＮｉ等の上にＮｉ等が自己析出して突起電極６が形成される。
【００１１】
上記ジンケート処理において、均一なＺｎ膜５が形成されていることにより、Ｎｉ等は電極パッド２上に均一に成長し、グレインサイズが小さい良好な形状の突起電極６が得られる。しかし、保護膜４と突起電極６とは化学的に接合されていないため、両者の間には非常に微小な隙間７が形成されることとなる。
【００１２】
図５（ｄ）は、置換Ａｕメッキにより、突起電極６上に置換Ａｕ膜８を形成する工程を示す断面図である。置換Ａｕメッキによるメッキは、表面に突起電極６が形成された電極パッド２を、置換Ａｕメッキ液中に浸漬することにより行う。このようにして、同図に示したように、突起電極６表面に置換Ａｕ膜８が形成される。後工程の無電解Ａｕメッキにおいて電極パッド２の腐食を防ぐためには、上記置換Ａｕメッキによって、突起電極６表面を置換Ａｕ膜８で完全に覆うことが必要である。
【００１３】
しかし、保護膜４と突起電極６との間の隙間７は非常に微小であるため、上記無電解Ｎｉメッキ液を除去することは困難である。したがって、隙間７に上記無電解Ｎｉメッキ液が残存している状態で、上記置換Ａｕメッキがなされるため、隙間７には置換Ａｕメッキ液の入り込みが悪くなり、突起電極６表面の保護膜４と対向している領域に形成された置換Ａｕ膜８は欠陥の多いものとなり、突起電極６表面には置換Ａｕ膜８によりメッキされていない領域が残る。
【００１４】
【発明が解決しようとする課題】
上記従来の方法によると、保護膜４と突起電極６の間に非常に微小な隙間７が形成されることにより、突起電極６表面には置換Ａｕ膜８によりメッキされていない領域が残る。したがって、後工程において、無電解Ａｕメッキを行う場合に、隙間７から浸入した無電解Ａｕメッキ液が電極パッド２を腐食して、電極パッド２と突起電極６との密着性が悪くなったり、突起電極６から上記無電解Ｎｉメッキ液が滲み出すことにより半導体装置の信頼性が著しく悪化したりするという問題点が生ずる。
【００１５】
本発明は、上記の問題点を解決するためになされたものであり、その目的は、突起電極の表面に欠陥のない膜を形成すること、すなわち、突起電極の表面を完全に膜で覆うことにより、電極パッドと突起電極との密着性が良好で信頼性の高い半導体装置およびその製造方法を提供することにある。
【００１６】
なお、特開平１０−１２５６８２号公報には、半導体素子の電極形成方法として、ウエハーの反りに起因して保護膜と金属膜（突起電極）との界面に微細な隙間が生じるという問題を解決するために、▲１▼メッキ工程と水洗工程とを同じ温度で行うことにより温度の違いに起因するウエハーの反りを抑制する技術、▲２▼補強枠を取り付けることによりウエハーの反りを抑制する技術、および、▲３▼室温で再度Ｎｉメッキを行う技術が開示されている。
【００１７】
しかし、上記公報に開示された発明の課題は、ウエハーの反りにより生じる保護膜と金属膜との間の隙間を抑制することであり、本発明が課題とする保護膜と突起電極とが化学的に接合されていないために形成される隙間に起因する問題点の解消とは異なる。
【００１８】
さらに、上記公報に開示された技術では、保護膜と金属膜（突起電極）とは化学的に接合されていないため、両者の間に非常に微小な隙間が形成されることを避けることはできない。すなわち、上記公報に開示された技術によっては、本発明が解決しようとする課題を解決することができない。
【００１９】
【課題を解決するための手段】
本発明の半導体装置の製造方法は、上記の課題を解決するため、半導体基板上の電極パッド表面に突起電極が形成され、該電極パッド表面の上記突起電極が形成されていない領域が保護膜により覆われてなる半導体装置の製造方法であって、上記電極パッド上に上記突起電極を形成する突起電極形成工程と、上記突起電極形成工程の後に、上記突起電極と上記保護膜との間に間隙を形成するエッチング工程と、上記エッチング工程の後に、上記突起電極の表面に金属膜を形成するメッキ工程とを含むことを特徴とする。
【００２０】
従来の半導体装置の製造方法においては、ＡｌまたはＡｌを主成分とする電極パッド表面の酸化膜を除去した後に、電極パッド表面のＡｌとＺｎとを置換するジンケート処理を複数回行ってＺｎ膜を形成し、無電解メッキにより該Ｚｎ膜とＮｉあるいはＮｉ合金とを置換して突起電極を形成し、その直後に置換Ａｕメッキを行い、該突起電極表面にＡｕ膜を形成していた。
【００２１】
しかし、電極パッド表面に形成された保護膜と上記突起電極とは化学的に接合していないため、両者の間には微小な隙間が存在する。そして、該隙間は非常に微小であるため、上記置換Ａｕメッキの際に、該隙間には置換Ａｕメッキ液が中途半端にしか入り込まない。このため、上記突起電極表面の保護膜と対向する領域をＡｕ膜により覆うことは困難であった。
【００２２】
突起電極の表面がＡｕ膜により完全に覆われていないために、後工程で、該突起電極に無電解Ａｕメッキを行う際に、無電解Ａｕメッキ液が電極パッドを腐食して電極パッドと突起電極との密着性が悪くなるという問題点、および、上記無電解メッキにより突起電極を形成する際に用いた無電解メッキ液が上記突起電極から滲み出して、半導体装置の信頼性が著しく悪化するという問題点を招来していた。
【００２３】
そこで、本発明の半導体装置の製造方法においては、上記突起電極形成工程の後に、上記突起電極と上記保護膜との間に間隙を形成する上記エッチング工程を行い、その後に、上記メッキ工程により、上記突起電極表面に膜を形成する構成とする。
【００２４】
すなわち、上記エッチング工程において、上記保護膜と上記突起電極との間の微小な隙間を広げて、上記メッキ液が均等に入り込むことができる間隙とした後に、上記メッキ工程を行うことにより、上記突起電極の表面を完全に覆う膜、すなわち欠陥のない膜を形成することができる。なお、上記エッチングを行う際の温度は特に限定されないが、例えば、常温で行うことができる。
【００２５】
また、上記保護膜と上記突起電極との間の微小な隙間を広げて、メッキ液が均等に入り込む間隙とすることにより、上記エッチング工程で用いるエッチング液や、上記メッキ工程で用いるメッキ液を容易に洗浄することができる。すなわち、上記エッチング液や上記メッキ液の洗浄効率を向上させることができる。
【００２６】
なお、上記間隙は、メッキ液が均等に入り込むことができるものであれば、その形状や幅は限定されないが、該間隙を形成する上記保護膜と上記突起電極との対向する面の距離を０．０５μｍ〜１μｍの範囲内とすることが好ましい。該間隙を形成する上記保護膜と上記突起電極との対向する面の距離を該範囲内とすることにより、上記メッキ液が均等に入り込むことが容易な間隙とすることができる。
【００２７】
上記の構成によれば、上記メッキ工程において、上記突起電極表面の上記保護膜と対向する領域に確実に膜が形成されるため、該突起電極表面の全領域に欠陥なく膜を形成することができる。したがって、例えば、該突起電極に無電解Ａｕメッキを行う場合には、上記突起電極表面の全領域に形成された膜が無電解Ａｕメッキ液の浸入を防ぐため、上記突起電極と上記電極パッドとの接合面において、該無電解Ａｕメッキ液による該電極パッドの腐食を防ぐことができる。
【００２８】
また、上記突起電極表面の全領域に膜が形成されているため、例えば、上記突起電極が、無電解メッキにより形成されている場合であっても、該突起電極から無電解メッキ液が滲み出すことがない。したがって、信頼性試験において、上記無電解メッキ液が滲み出すことによるリーク不良が無くなるため、半導体装置の信頼性が高くなる。
【００２９】
本発明の半導体装置の製造方法は、上記電極パッドがＡｌまたはＡｌを主成分としてなり、上記エッチング工程が、硝酸または希硝酸を用いて上記突起電極と上記保護膜との間に間隙を形成するものであってもよい。
【００３０】
上記電極パッドを形成するＡｌと硝酸または希硝酸とは反応しないため、上記電極パッドはエッチング液により溶かされないこととなる。したがって、上記の構成により、上記エッチング工程においてオーバーエッチングした場合に、上記電極パッドが消失することを防ぐことができる。
【００３１】
本発明の半導体装置の製造方法は、上記の膜がＡｕ膜であってもよい。
【００３２】
これにより、上記突起電極の電気的な接続性を向上させることができる。すなわち、電気的な接続性に優れる半導体装置を製造することができる。
【００３３】
本発明の半導体装置の製造方法は、上記メッキ工程が、置換Ａｕメッキにより上記突起電極上に置換Ａｕ膜を形成する置換Ａｕメッキ工程と、上記置換Ａｕメッキ工程の後に、無電解Ａｕメッキにより上記置換Ａｕ膜上に無電解Ａｕ膜を形成する無電解Ａｕメッキ工程とを含んでなるものであってもよい。
【００３４】
上記の構成により、上記置換Ａｕメッキ工程において、上記突起電極と上記保護膜との間の間隙に置換Ａｕメッキ液が容易に入り込むことができるため、上記突起電極表面の全領域に欠陥なく置換Ａｕ膜が形成されることとなる。したがって、上記無電解Ａｕメッキ工程において、無電解Ａｕメッキ液と上記電極パッドとは接触しないため、両者の反応は起こらない。すなわち、上記電極パッドが上記無電解Ａｕメッキ液によってエッチングされることがないので、上記無電解Ａｕメッキを長時間行うことができる。
【００３５】
したがって、上記無電解Ａｕメッキ工程において、１μｍ以上の無電解Ａｕ膜を形成することが可能となり、突起電極の電気的な接続性をさらに高めることができる。すなわち、上記突起電極と、デバイスホールを有する絶縁性フィルムであるＴＣＰ（Ｔａｐｅ Ｃａｒｒｉｅｒ Ｐａｃｋａｇｅ）の導体リード端子表面のＳｎとを、Ａｕ−Ｓｎの熱圧着接合により接合することが可能となる。
【００３６】
本発明の半導体装置は、上記の課題を解決するために、半導体基板上の電極パッド表面に突起電極が形成され、該電極パッド表面の上記突起電極が形成されていない領域が保護膜により覆われてなる半導体装置において、上記突起電極表面の上記保護膜と対向する領域に、上記突起電極表面を覆う膜が形成されていることを特徴としている。
【００３７】
従来の半導体装置においては、上記突起電極表面の上記保護膜と対向する領域に膜が形成されていないため、例えば、後に、無電解Ａｕメッキを行う場合に電極パッドが腐食されるという問題や、上記突起電極が無電解メッキより形成されたものである場合には、該突起電極から無電解メッキ液が滲み出すことにより半導体装置の信頼性が低下するという問題が生じていた。
【００３８】
しかし、本発明の半導体装置は、上記従来の半導体装置とは異なり、その突起電極の表面には、上記保護膜と対向する領域を含む全ての領域に膜が形成されている。したがって、例えば、上記突起電極に無電解Ａｕメッキを行う場合には、上記突起電極表面の全領域に形成された膜が無電解Ａｕメッキ液の浸入を防ぐため、上記突起電極と上記電極パッドとの接合面において、該無電解Ａｕメッキ液による該電極パッドの腐食を防ぐことができる。
【００３９】
また、上記突起電極表面の全領域に膜が形成されているため、例えば、上記突起電極が、無電解メッキにより形成されている場合であっても、該突起電極から無電解メッキ液が滲み出すことがない。したがって、信頼性試験において、上記無電解メッキ液が滲み出すことによるリーク不良を無くなるため、半導体装置の信頼性が高くなる。
【００４０】
本発明の半導体装置は、上記の膜がＡｕ膜であってもよい。
【００４１】
これにより、上記突起電極の電気的な接続性を向上させることができる。このため、電気的な接続性に優れる半導体装置を提供することができる。
【００４２】
【発明の実施の形態】
本発明の実施の形態について図１ないし図４に基づいて説明すれば、以下のとおりである。
【００４３】
〔実施の形態１〕
図１は本発明の実施の形態１における突起電極形成方法を示す工程断面図である。図１を参照しながら、本実施の形態１に係る半導体装置およびその製造方法について説明する。
【００４４】
図１（ａ）に示すように、半導体基板１上には、電極パッド２および保護膜４が形成されており、電極パッド２上には突起電極を形成するための開口部が設けられている。電極パッド２上の開口部には保護膜４がないため、電極パッド２の表面が酸化されて酸化膜（自然酸化膜）３が形成されている。なお、保護膜４をエッチングして電極パッド２上に開口部を形成する際に、フッ素系ガスが使用されるため、電極パッド２上には、フッ化物が形成されている場合もある。半導体基板１には図示しない能動素子および配線が形成されており、該能動素子および配線は、保護膜４によって保護されている。
【００４５】
電極パッド２上の酸化膜３や上記フッ化物を取り除くために、水酸化ナトリウムや燐酸等を使用して電極パッド２のエッチングを行う。この際、エッチング後の電極パッド２の厚さが０．５μｍ（５０００Å）以上となる条件でエッチングを行う。
【００４６】
図１（ｂ）に示すように、電極パッド２上でＡｌとＺｎとの置換反応が行われて、電極パッド２上に均一なＺｎ膜５が形成される。酸化膜３を除去したまま電極パッド２を放置すると酸化膜３が再形成されることになるが、電極パッド２上に均一なＺｎ膜５を形成しておくことにより、酸化膜３の再形成を防止することができる。
【００４７】
Ｚｎ膜５の形成は、Ｚｎを含有するアルカリ性の溶液中に電極パッド２を浸漬することにより、電極パッド２のＡｌと上記溶液中のＺｎイオンとを置換して電極パッド２上にＺｎ膜５を形成し、純水により電極パッド２を洗浄し、硝酸に電極パッド２を浸漬するという一連の処理を１〜２回程度行い、最後に、Ｚｎを含有するアルカリ性の溶液中に電極パッド２を浸漬することにより行う。Ｚｎ膜５を形成するための上記処理を、以下、ジンケート処理と記す。
【００４８】
なお、例えば、ジンケート処理の条件として、上記Ｚｎを含むアルカリ性溶液に浸漬する時間および硝酸に浸漬する時間をそれぞれ３０秒、純水洗浄の時間を５分とし、上記Ｚｎを含むアルカリ性溶液に浸漬する回数を２回とすると、電極パッド２は約０．４μｍ程度エッチングされる。
【００４９】
図１（ｃ）は、電極パッド２にＮｉまたはＮｉ合金メッキを行い、ＮｉまたはＮｉ合金（以下、Ｎｉ等と記す）よりなる突起電極６を形成した状態を示す。
【００５０】
無電解メッキ法を用いたＮｉ等によるメッキは、表面に均一にＺｎ膜５が形成された電極パッド２を、無電解Ｎｉメッキ液中に浸漬することにより行う。これにより、Ｚｎ膜５のＺｎが上記無電解Ｎｉメッキ液中で溶解し、Ｚｎと無電解Ｎｉメッキ液中のＮｉイオンとの置換反応によりＮｉ等が析出した後に、すなわち、核になるＮｉ等が析出した後に、無電解Ｎｉメッキ液の自己触媒反応（自己還元反応）によりＮｉ等の上にＮｉ等が自己析出して突起電極６が形成される。
【００５１】
上記ジンケート処理において均一なＺｎ膜５が形成されているため、ＮｉあるいはＮｉ合金は均一に成長し、グレインサイズが小さく、隙間がなく、かつ滑らかな表面形状の突起電極６が得られる。上記無電解Ｎｉメッキ液としては、ＮｉあるいはＮｉの還元剤を含む酸性溶液が用いられる。
【００５２】
上記無電解メッキ法を用いたＮｉ等によるメッキは、上記ＮｉあるいはＮｉの還元剤を含む酸性溶液の温度を約９０℃に保持して行うが、処理時間は、特に限定されず、半導体装置の用途に応じて適宜設定される。電極パッド２の表面から成長した突起電極６と保護膜４とは化学的に接合していないため、突起電極６と保護膜４との間には微小な隙間７が生じることとなる。
【００５３】
突起電極６の高さを５μｍとすることにより、半導体装置を実装する場合に必要な半導体基板１と他の部材とのスペースを確保することができる。例えば、突起電極６の形成された半導体装置と図示しないデバイスホールに突出した導体リードとを接続する場合、半導体装置同士を接続する場合、半導体装置と図示しない基板とを接続する場合のいずれにおいても、突起電極６の高さを５μｍとすることにより、半導体基板１と導体リード、基板等の図示しない他の部材との間のスペースを確保することができる。
【００５４】
ただし、次工程において、隙間７を広げるためのエッチングを行う際に、突起電極６表面もエッチングされてその高さが減少することを考慮して、突起電極６は、必要な高さよりも１〜２μｍ程度高く形成することとする。
【００５５】
図１（ｄ）は、突起電極６を形成した後にエッチングを行い、保護膜４と突起電極６との間の微小な隙間７を広げて、間隙１７を形成した状態を示す。上記エッチングに用いるエッチング液としては、酸の溶液が用いられるが、硝酸が特に好ましい。エッチング液として、硝酸の溶液を用いることにより、常温でエッチングを行うことができ、かつ、硝酸はＡｌを溶解しないのでオーバーエッチングした場合にも電極パッド２がエッチング液により溶かされて消失することがない。
【００５６】
しかし、電極パッド２と突起電極６との接合部分にエッチング液が入り込むと、両者の接合面積を減少させ、両者の密着強度が低下してしまうため、エッチング時間は厳密に管理する必要がある。本実施の形態においては、上記エッチング液として２％硝酸水溶液を用い、エッチング時間２分として行った。
【００５７】
保護膜４の表面と突起電極６表面との距離が０．０５μｍ以上の間隙１７を形成することにより、後の置換Ａｕメッキ工程において置換Ａｕメッキ液が間隙１７に十分入り込み、突起電極６表面の保護膜４と対向する領域に欠陥のない置換Ａｕ膜８（膜、Ａｕ膜）を形成することが可能になる。
【００５８】
図１（ｅ）は、エッチング処理を行って図１（ｄ）に示した間隙１７を形成した後に、突起電極６表面に置換Ａｕメッキを行い置換Ａｕ膜８を形成した状態を示す。置換Ａｕ膜８はＮｉとの置換により析出するものであるため、その厚さは０．０５μｍ程度である。置換Ａｕメッキを行うことにより、ＮｉあるいはＮｉ合金よりなる突起電極６の酸化を防止することができる。また、置換Ａｕメッキは、突起電極６に無電解Ａｕメッキを行うことが必要な場合の前処理工程となるものである。
【００５９】
図１（ｆ）は、表面に置換Ａｕ膜８が形成された突起電極６に無電解Ａｕメッキを行い、無電解Ａｕ膜９（膜、Ａｕ膜）を形成した状態を示す断面図である。無電解Ａｕメッキにおいては、表面に置換Ａｕ膜８が形成された突起電極６を無電解Ａｕメッキ液に浸漬することにより、無電解Ａｕメッキ液中の還元剤によって置換Ａｕ膜８上に無電解Ａｕ膜９が成長する。すなわち、突起電極６表面に形成された置換Ａｕ膜８上にさらに無電解Ａｕ膜９が形成されることとなる。
【００６０】
本発明の半導体装置の突起電極６表面は、置換Ａｕ膜８により完全に覆われており、上記無電解Ａｕメッキを長時間行った場合においても上記無電解Ａｕメッキ液により電極パッドがエッチングされることがないため、１μｍ以上の厚さの無電解Ａｕ膜９を形成することができる。
【００６１】
突起電極６の表面に置換Ａｕ膜８のみが形成されている場合は、該突起電極６と図示しない上記導体リード表面のＳｎとを、Ａｕ−Ｓｎ接合により接合することは困難である。これに対し、突起電極６の表面に１μｍ以上の厚さの無電解Ａｕ膜９を形成することにより、該突起電極６と上記導体リード表面のＳｎとを、Ａｕ−Ｓｎ接合により接合することが容易となる。上記Ａｕ−Ｓｎ接合によりＡｕとＳｎとがＡｕＳｎ合金により接合されるため、Ａｕ同士が熱圧着により接合されたＡｕ−Ａｕ接合よりも、接合強度が強くなる。すなわち、突起電極６表面に１μｍ以上の厚さの無電解Ａｕ膜９を形成することにより、該突起電極に上記導体リードを強く接合することが容易となる。
【００６２】
なお、突起電極６の表面に置換Ａｕ膜８のみが形成されている場合は、異方性フィルム等を用いて、突起電極６同士を接合したり、突起電極６を基板に接続したりすることができる。
【００６３】
〔実施の形態２〕
図２は、本発明の半導体装置を２個実装した実装形態を示す断面図である。本実施の形態においては、本発明の半導体装置同士を異方性フィルムを用いて接続する場合について説明する。
【００６４】
まず、上記２個の半導体装置の一方に上記異方性フィルムを仮圧着し、他方の半導体装置と位置合わせを行った後に、上記２個の半導体装置を熱圧着する。本実施の形態においては、上記熱圧着は、温度を約２００℃、圧力を約１０００ｋｇ／ｃｍ2 として行った。
【００６５】
上記半導体装置の突起電極６の間には、該突起電極６同士を接続するための導電粒子１０が位置しており、上記突起電極６同士は導電粒子１０を介して電気的に接続される。なお、熱圧着によって、上記異方性フィルムは溶けてバインダー樹脂１１となり、上記２つの半導体装置を接続する。
【００６６】
図１（ｅ）に示した構造、および図１（ｆ）に示した構造のいずれの半導体装置も、上記のようにして接続することが可能であるが、図１（ｅ）に示した構造の半導体装置を用いたほうがコストが安くなる。
【００６７】
〔実施の形態３〕
図３は、本発明の半導体装置を、図示しない異方性フィルムを用いて、導体パターン１２が配線された基板１３に接続することにより実装した実装形態を説明する図である。基板１３としては、デバイスホールがない絶縁フィルム（Ｃｈｉｐ Ｏｎ Ｆｉｌｍ）、一般的なプリント基板、ガラス基板、セラミック基板等を使用する。
【００６８】
先ず、基板１３側の導体パターン１２に上記異方性フィルムを仮圧着し、突起電極６を有する半導体装置の位置合わせを行った後に、該半導体装置と基板１３とを熱圧着する。本実施の形態においては、上記熱圧着は、温度を約２００℃、圧力を約１０００ｋｇ／ｃｍ2 として行った。
【００６９】
上記半導体装置の突起電極６と導体パターン１２との間には、両者を接続するための導電粒子１０が位置しており、突起電極６と導体パターン１２とは導電粒子１０を介して電気的に接続される。なお、熱圧着の際に、上記異方性フィルムは溶けてバインダー樹脂１１となり、上記半導体装置と基板１３とを接続する。
【００７０】
〔実施の形態４〕
図４は、図示しないデバイスホールを有する絶縁性フィルムであるＴＣＰ（Ｔａｐｅ Ｃａｒｒｉｅｒ Ｐａｃｋａｇｅ）の該デバイスホールから突出した導体リード１４と、本発明の半導体装置とを接続した状態を示す断面図である。
【００７１】
導体リード１４は、上記ＴＣＰ上に配線された図示しない導体パターンに電気的に接続されている。そして、導体リード１４の表面には、Ｓｎメッキがなされている。図４に示すように、突起電極６表面に形成された置換Ａｕ膜８の上には、無電解Ａｕ膜９が形成されており、その厚さは１μｍ以上である。
【００７２】
上記半導体装置の突起電極６と導体リード１４とを位置合わせした後に、熱圧着により両者を電気的に接続する。上記熱圧着は、温度を約５００℃、圧力を約１２００ｋｇ／ｃｍ2 として行う。また、導体リード１４のＳｎメッキ厚は、無電解Ａｕ膜９のＡｕと導体リード１４上のＳｎメッキとの割合が、重量比でＡｕ：Ｓｎ＝８：２となるように調整する。上記の割合とすることにより、突起電極６と導体リード１４との機械的な接合強度が向上するため、接合状態も安定化することとなる。このため、突起電極６と導体リード１４との電気的な接続をより確実にすることができる。
【００７３】
【発明の効果】
本発明の半導体装置の製造方法は、以上のように、突起電極形成工程の後に、突起電極と保護膜との間に間隙を形成するエッチング工程と、上記エッチング工程の後に、上記突起電極の表面に膜を形成するメッキ工程とを含む構成である。
【００７４】
それゆえ、上記保護膜と上記突起電極との間の微小な隙間を広げて、メッキ液が均等に入り込むことができる間隙とした後に、上記メッキ工程において膜が形成されるため、上記突起電極の表面を完全に覆う膜、すなわち欠陥のない膜が形成されることとなる。これにより、半導体装置の信頼性を向上させることができるという効果を奏する。
【００７５】
本発明の半導体装置の製造方法は、以上のように、上記電極パッドがＡｌまたはＡｌを主成分としてなり、硝酸または希硝酸を用いて上記突起電極と上記保護膜との間に間隙を形成する構成である。
【００７６】
それゆえ、上記電極パッドがエッチング液により溶かされることがない。このため、オーバーエッチングした場合においても上記電極パッドの消失を防ぐことができるという効果を奏する。
【００７７】
本発明の半導体装置の製造方法は、以上のように、上記の膜がＡｕ膜である構成である。
【００７８】
それゆえ、上記突起電極の電気的な接続性の高い半導体装置を製造することができるという効果を奏する。
【００７９】
本発明の半導体装置の製造方法は、以上のように、上記メッキ工程が、置換Ａｕメッキにより上記突起電極上に置換Ａｕ膜を形成する置換Ａｕメッキ工程と、上記置換Ａｕメッキ工程の後に、無電解Ａｕメッキにより上記置換Ａｕ膜上に無電解Ａｕ膜を形成する無電解Ａｕメッキ工程とを含んでなる構成である。
【００８０】
それゆえ、上記突起電極表面に１μｍ以上の無電解Ａｕ膜を形成することが可能となる。これにより、上記突起電極とＳｎによりメッキされた導体リード端子とを熱圧着接合により接合することが可能となるという効果を奏する。
【００８１】
本発明の半導体装置は、以上のように、突起電極表面の保護膜と対向する領域に、突起電極表面を覆う膜が形成されている構成である。
【００８２】
それゆえ、後の無電解Ａｕメッキの際に、無電解Ａｕメッキ液が電極パッドを腐食したり、上記突起電極から無電解メッキ液が滲み出すことを防ぐことができる。これにより、上記電極パッドと上記突起電極との密着性および半導体装置の信頼性を向上させることができるという効果を奏する。
【００８３】
本発明の半導体装置は、以上のように、上記の膜がＡｕ膜である構成である。
【００８４】
それゆえ、上記突起電極の電気的な接続性を向上させることができる。これにより、電気的な接続性に優れる半導体装置を提供することができるという効果を奏する。
【図面の簡単な説明】
【図１】本発明の実施の形態１における半導体装置の製造方法を示す工程断面図であり、（ａ）は半導体基板上に形成された電極パッドのウエットエッチング工程を説明する断面図であり、（ｂ）は電極パッド上にＺｎ膜を形成する工程を説明する断面図であり、（ｃ）は電極パッドにＮｉあるいはＮｉ合金メッキを行い突起電極を形成する工程を説明する断面図であり、（ｄ）はエッチングにより保護膜と突起電極との間に間隙を形成する工程を説明する断面図であり、（ｅ）は突起電極表面に置換Ａｕメッキを行う工程を説明する断面図であり、（ｆ）は置換Ａｕ膜が形成された突起電極に無電解Ａｕメッキを行う工程を説明する断面図である。
【図２】本発明の半導体装置を２個実装した実装形態を示す断面図である。
【図３】本発明の半導体装置を基板に実装した実装形態を示す断面図である。
【図４】本発明の半導体装置を導体リードに接続した状態を示す断面図である。
【図５】従来の電極パッド上に無電解メッキ法により突起電極を形成して半導体装置を製造する方法を示す工程断面図であり、（ａ）は半導体基板上に形成された電極パッドの表面の酸化膜を除去する工程を説明する断面図であり、（ｂ）は電極パッド上にＺｎ膜を形成する工程を説明する断面図であり、（ｃ）は無電解メッキ法によりＮｉまたはＮｉ合金によりなる突起電極を形成する工程を説明する断面図であり、（ｄ）は無電解メッキ法により突起電極上にＡｕ膜を形成する工程を説明する断面図である。
【符号の説明】
１ 半導体基板
２ 電極パッド
４ 保護膜
６ 突起電極
８ 置換Ａｕ膜（膜、Ａｕ膜）
９ 無電解Ａｕ膜（膜、Ａｕ膜）
１７ 間隙

Claims (7)

  1. 半導体基板上の電極パッド表面に突起電極が形成され、該電極パッド表面の上記突起電極が形成されていない領域が保護膜により覆われてなる半導体装置の製造方法であって、
    上記電極パッド上に上記突起電極を形成する突起電極形成工程と、
    上記突起電極形成工程の後に、上記突起電極と上記保護膜との間に間隙を形成するエッチング工程と、
    上記エッチング工程の後に、上記突起電極の表面に膜を形成するメッキ工程とを含むことを特徴とする半導体装置の製造方法。
  2. 上記電極パッドがＡｌまたはＡｌを主成分としてなり、上記エッチング工程が、硝酸または希硝酸を用いて上記突起電極と上記保護膜との間に間隙を形成するものであることを特徴とする請求項１記載の半導体装置の製造方法。
  3. 上記の膜がＡｕ膜であることを特徴とする請求項１または２に記載の半導体装置の製造方法。
  4. 上記メッキ工程が、置換Ａｕメッキにより上記突起電極上に置換Ａｕ膜を形成する置換Ａｕメッキ工程と、
    上記置換Ａｕメッキ工程の後に、無電解Ａｕメッキにより上記置換Ａｕ膜上に無電解Ａｕ膜を形成する無電解Ａｕメッキ工程とを含んでなることを特徴とする請求項１、２または３に記載の半導体装置の製造方法。
  5. 半導体基板上の電極パッド表面に突起電極が形成され、該電極パッド表面の上記突起電極が形成されていない領域が保護膜により覆われてなる半導体装置において、
    上記保護膜と突起電極との間に間隙が形成されており、
    上記間隙を形成する上記保護膜と上記突起電極との対向する面の距離が、０．０５〜１μｍの範囲内であり、
    上記間隙部分の突起電極表面に、該突起電極表面を覆う膜が形成されていることを特徴とする半導体装置。
  6. 上記の膜が、上記間隙を埋めるように形成されていることを特徴とする請求項５に記載の半導体装置。
  7. 上記の膜がＡｕ膜であることを特徴とする請求項５または６に記載の半導体装置。
JP2000391548A 2000-12-22 2000-12-22 半導体装置およびその製造方法 Expired - Fee Related JP3679001B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2000391548A JP3679001B2 (ja) 2000-12-22 2000-12-22 半導体装置およびその製造方法
TW090124523A TW508745B (en) 2000-12-22 2001-10-04 Semiconductor device and method of manufacturing of the same
US09/971,268 US6747351B2 (en) 2000-12-22 2001-10-05 Semiconductor device and method of manufacturing of the same
KR10-2001-0064220A KR100486806B1 (ko) 2000-12-22 2001-10-18 반도체 장치 및 그 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000391548A JP3679001B2 (ja) 2000-12-22 2000-12-22 半導体装置およびその製造方法

Publications (2)

Publication Number Publication Date
JP2002190491A JP2002190491A (ja) 2002-07-05
JP3679001B2 true JP3679001B2 (ja) 2005-08-03

Family

ID=18857665

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000391548A Expired - Fee Related JP3679001B2 (ja) 2000-12-22 2000-12-22 半導体装置およびその製造方法

Country Status (4)

Country Link
US (1) US6747351B2 (ja)
JP (1) JP3679001B2 (ja)
KR (1) KR100486806B1 (ja)
TW (1) TW508745B (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006200925A (ja) * 2005-01-18 2006-08-03 Denso Corp 圧力センサ
TWI353645B (en) * 2008-04-03 2011-12-01 Wei Hua Lu Tin processing method for copper pads of wafer
JP4605409B2 (ja) 2008-08-21 2011-01-05 上村工業株式会社 アルミニウム又はアルミニウム合金の表面処理方法
JP6100569B2 (ja) * 2013-03-21 2017-03-22 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
JP6940739B2 (ja) * 2016-03-17 2021-09-29 日亜化学工業株式会社 発光素子及び発光素子の製造方法
CN110034016B (zh) * 2019-03-25 2022-03-29 华中科技大学 一种半导体芯片正面铝层可焊化方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4949224A (en) * 1985-09-20 1990-08-14 Sharp Kabushiki Kaisha Structure for mounting a semiconductor device
US4970571A (en) 1987-09-24 1990-11-13 Kabushiki Kaisha Toshiba Bump and method of manufacturing the same
JPH047839A (ja) * 1990-04-25 1992-01-13 Seiko Epson Corp 集積回路の製造方法
EP0791960A3 (en) * 1996-02-23 1998-02-18 Matsushita Electric Industrial Co., Ltd. Semiconductor devices having protruding contacts and method for making the same
JP3326466B2 (ja) * 1996-10-15 2002-09-24 松下電器産業株式会社 半導体素子の電極形成方法
JP3274381B2 (ja) 1997-03-11 2002-04-15 松下電器産業株式会社 半導体装置の突起電極形成方法
US6028011A (en) * 1997-10-13 2000-02-22 Matsushita Electric Industrial Co., Ltd. Method of forming electric pad of semiconductor device and method of forming solder bump
JP3570280B2 (ja) * 1999-03-18 2004-09-29 セイコーエプソン株式会社 半導体素子の突起電極構造およびその形成方法
KR100392498B1 (ko) * 1999-08-30 2003-07-22 한국과학기술원 무전해도금법을 이용한 전도성 폴리머 플립칩 접속용 범프 형성방법

Also Published As

Publication number Publication date
US20020081843A1 (en) 2002-06-27
US6747351B2 (en) 2004-06-08
KR100486806B1 (ko) 2005-05-03
TW508745B (en) 2002-11-01
KR20020051818A (ko) 2002-06-29
JP2002190491A (ja) 2002-07-05

Similar Documents

Publication Publication Date Title
JP3886712B2 (ja) 半導体装置の製造方法
JP3949505B2 (ja) 接続端子及びその製造方法並びに半導体装置及びその製造方法
JP3398609B2 (ja) 半導体装置
US6686660B2 (en) Semiconductor device
JP2002050716A (ja) 半導体装置及びその作製方法
JP4480108B2 (ja) 半導体装置の作製方法
JP3483490B2 (ja) 半導体装置の製造方法
JP3679001B2 (ja) 半導体装置およびその製造方法
JP4196314B2 (ja) Ｎｉ電極層の形成方法
JP3274381B2 (ja) 半導体装置の突起電極形成方法
JP3808365B2 (ja) 半導体装置およびその製造方法
JP2000349111A (ja) はんだ接合用電極
JP3326466B2 (ja) 半導体素子の電極形成方法
JP3162464B2 (ja) 半導体装置の製造方法
JP2002334897A (ja) 半導体装置のバンプ構造及びその製造方法
JP3453054B2 (ja) 半導体素子の電極構造および電極形成方法
JP4157693B2 (ja) 半導体装置及びその製造方法
JP2839513B2 (ja) バンプの形成方法
JP4038985B2 (ja) 半導体装置用テープキャリア
JP3308882B2 (ja) 半導体装置の電極構造の製造方法
JPH04318935A (ja) 電極およびその製造方法およびその接続方法
JP3242827B2 (ja) 半導体装置の製造方法
JPH05335315A (ja) 電極の製造方法
JPH05335314A (ja) 電極の製造方法
JP2000049181A (ja) 半導体装置および半導体装置の製造方法

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20050111

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20050210

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050314

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20050317

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20050510

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20050511

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080520

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090520

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100520

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110520

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110520

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120520

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120520

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130520

Year of fee payment: 8

LAPS Cancellation because of no payment of annual fees