JPH047839A - 集積回路の製造方法 - Google Patents
集積回路の製造方法Info
- Publication number
- JPH047839A JPH047839A JP10919690A JP10919690A JPH047839A JP H047839 A JPH047839 A JP H047839A JP 10919690 A JP10919690 A JP 10919690A JP 10919690 A JP10919690 A JP 10919690A JP H047839 A JPH047839 A JP H047839A
- Authority
- JP
- Japan
- Prior art keywords
- film
- insulating film
- electrode
- electrodes
- bump
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title description 6
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 20
- 239000002184 metal Substances 0.000 claims abstract description 18
- 229910052751 metal Inorganic materials 0.000 claims abstract description 18
- 238000007747 plating Methods 0.000 claims abstract description 5
- 238000005530 etching Methods 0.000 claims description 5
- 230000004888 barrier function Effects 0.000 claims description 4
- 238000009713 electroplating Methods 0.000 claims description 3
- 239000000463 material Substances 0.000 claims description 2
- 239000010931 gold Substances 0.000 abstract description 11
- 238000000034 method Methods 0.000 abstract description 9
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 abstract description 6
- 229910052737 gold Inorganic materials 0.000 abstract description 6
- 230000015572 biosynthetic process Effects 0.000 abstract description 3
- 238000000992 sputter etching Methods 0.000 abstract description 3
- 238000000347 anisotropic wet etching Methods 0.000 abstract 1
- 238000002955 isolation Methods 0.000 abstract 1
- 239000010410 layer Substances 0.000 description 8
- 238000009792 diffusion process Methods 0.000 description 3
- 230000007797 corrosion Effects 0.000 description 2
- 238000005260 corrosion Methods 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 235000001674 Agaricus brunnescens Nutrition 0.000 description 1
- 239000012790 adhesive layer Substances 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 230000035939 shock Effects 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
Landscapes
- Wire Bonding (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は集積回路の製造方法に関し、特に外部接続端子
である電極用金バンプを有する集積回路に関する。
である電極用金バンプを有する集積回路に関する。
従来、集積回路の電極用金バンプの形成は、第２図ａ
−ｃに示す如〈実施されている。第２図すは金属多層膜
を介して電極パッド上にバンプ電極が形成された集積回
路製造工程の断面図。第２図Ｃはバンプ電極をマスクと
して金属多層膜をエツチング除去した集積回路の断面図
である。
−ｃに示す如〈実施されている。第２図すは金属多層膜
を介して電極パッド上にバンプ電極が形成された集積回
路製造工程の断面図。第２図Ｃはバンプ電極をマスクと
して金属多層膜をエツチング除去した集積回路の断面図
である。
第２図ａ −ｃに示すように金属多層膜のエツチング除
去に際して、電極パッドが露出しエツチングされるのを
防ぐ為、電極パッド上の導通関口部よりも大きな底部を
もつバンプ電極が形成され前記導通開口部外周に於て絶
縁膜がバンプ電極と電極パッドとにはさみ込まれる構造
となっていることが多い。
去に際して、電極パッドが露出しエツチングされるのを
防ぐ為、電極パッド上の導通関口部よりも大きな底部を
もつバンプ電極が形成され前記導通開口部外周に於て絶
縁膜がバンプ電極と電極パッドとにはさみ込まれる構造
となっていることが多い。
このように形成された集積回路では実装時の熱や圧力に
より、バンプ電極と電極パッドとにはさまれた絶縁膜部
を起点とした割れや亀裂を生じ集積回路の破損や信頼性
の低下を生じるという欠点があった。
より、バンプ電極と電極パッドとにはさまれた絶縁膜部
を起点とした割れや亀裂を生じ集積回路の破損や信頼性
の低下を生じるという欠点があった。
本発明の目的は、上記欠点を除去し、バンプ電極と電極
パッドとに絶縁膜がはさみ込まれる事なく、電極パッド
が露出しない金バンプ電極が形成される集積回路の製造
方法を提供する事にある。
パッドとに絶縁膜がはさみ込まれる事なく、電極パッド
が露出しない金バンプ電極が形成される集積回路の製造
方法を提供する事にある。
本発明の集積回路の製造方法は、集積回路の電極パッド
上および絶縁膜上に密着層、相互拡散バリア層、メッキ
下地層からなる金属多層膜を逐次形成する第１の工程と
、前記金属多層膜と電極パッドとの導通を目的とした絶
縁膜の開口部内に開口を有するフォトレジスト膜を形成
する第２の工程と、前記フォトレジスト膜をマスクとし
前記金属多層膜を電極として電気メッキを行って前記フ
ォトレジスト膜よりも厚く、傘の部分が前記絶縁膜の開
口部よりも大きい投影形状をもつバンプ電極を形成する
第３の工程と、前記フォトレジスト膜を剥離除去する第
４の工程と、前記バンプ電極をマスクとして前記絶縁膜
の開口部と前記バンプ電極との間隙の前記金属多層膜を
自己整合的に残こしてエツチング除去する第５の工程を
含んで構成されることを特徴とする。
上および絶縁膜上に密着層、相互拡散バリア層、メッキ
下地層からなる金属多層膜を逐次形成する第１の工程と
、前記金属多層膜と電極パッドとの導通を目的とした絶
縁膜の開口部内に開口を有するフォトレジスト膜を形成
する第２の工程と、前記フォトレジスト膜をマスクとし
前記金属多層膜を電極として電気メッキを行って前記フ
ォトレジスト膜よりも厚く、傘の部分が前記絶縁膜の開
口部よりも大きい投影形状をもつバンプ電極を形成する
第３の工程と、前記フォトレジスト膜を剥離除去する第
４の工程と、前記バンプ電極をマスクとして前記絶縁膜
の開口部と前記バンプ電極との間隙の前記金属多層膜を
自己整合的に残こしてエツチング除去する第５の工程を
含んで構成されることを特徴とする。
以下、本発明の実施例について、図面を参照して説明す
る。
る。
第１図ａ−ｅは、本発明の詳細な説明するための工程順
に示した断面模式図である。
に示した断面模式図である。
第１図ａに示すように、拡散、配線、絶縁膜形成および
外部との接続のための電極パッド上の絶縁膜の開口工程
の終了した集積回路基板１上の絶縁膜２および電極パッ
ド３の上に密着層として０゜０５〜０．２μｍのＴｉ膜
４と、拡散バリア層として０．１〜０．２μｍのｐｔ膜
５と、メッキ下地層として０．１〜０．３μｍのＡｕ膜
６とを順次、蒸着又はスパッタ法により形成する。
外部との接続のための電極パッド上の絶縁膜の開口工程
の終了した集積回路基板１上の絶縁膜２および電極パッ
ド３の上に密着層として０゜０５〜０．２μｍのＴｉ膜
４と、拡散バリア層として０．１〜０．２μｍのｐｔ膜
５と、メッキ下地層として０．１〜０．３μｍのＡｕ膜
６とを順次、蒸着又はスパッタ法により形成する。
次に、第１図すに示すように、前記金属多層膜上にフォ
トレジスト膜７を塗布形成し、通常の方法に従って、バ
ンプ電極形成用の開口部８を形成する。この時、前記開
口部８を、前記電極バッド３上の前記絶縁膜２の導通の
ための開口よりも小さく、かつ前記開口内に形成する事
により、次に形成されるバンプ電極９の底部と前記電極
パッド３または前記集積回路基板１との間に前記絶縁膜
２の一部が挾み込まれる事を回避する。
トレジスト膜７を塗布形成し、通常の方法に従って、バ
ンプ電極形成用の開口部８を形成する。この時、前記開
口部８を、前記電極バッド３上の前記絶縁膜２の導通の
ための開口よりも小さく、かつ前記開口内に形成する事
により、次に形成されるバンプ電極９の底部と前記電極
パッド３または前記集積回路基板１との間に前記絶縁膜
２の一部が挾み込まれる事を回避する。
次に、第１図Ｃに示すように、フォトレジスト開口部８
に、電解金メッキにより１０〜３０μｍ厚のバンプ電極
９を形成する。この時、前記フォトレジスト膜７の厚み
と、前記バンプ電極９の厚みを調整し前記バンプ電極を
前記フォトレジスト膜７よりも厚く形成して電解メッキ
による前記バンプ電極９の等方向成長を利用して前記バ
ンプ電極９をきのこ形状にし、かつ、傘の部分が前記絶
縁膜２の導通のための開口より大きな投影形状とする。
に、電解金メッキにより１０〜３０μｍ厚のバンプ電極
９を形成する。この時、前記フォトレジスト膜７の厚み
と、前記バンプ電極９の厚みを調整し前記バンプ電極を
前記フォトレジスト膜７よりも厚く形成して電解メッキ
による前記バンプ電極９の等方向成長を利用して前記バ
ンプ電極９をきのこ形状にし、かつ、傘の部分が前記絶
縁膜２の導通のための開口より大きな投影形状とする。
次に、第１図ｄに示すように、フォトレジスト膜７を剥
離液または酸素プラズマにより除去する。
離液または酸素プラズマにより除去する。
次に、第１図ｅに示すように、イオンミーリング、スパ
ッタエッチ等の異方性乾式エツチング法により、前記バ
ンプ電極９をマスクとして自己整合的に前記Ｔｉ膜４、
前記ｐｔ膜５、前記Ａｕ膜６を選択除去し、前記バンプ
電極９間の電気的絶縁分離をすると同時に、前記Ｔｉ膜
４、前記ｐｔ膜５、前記Ａｕ膜５よりなる金属多層膜を
前記電極ハツト３が露出することなく前記バンプ電極下
部に形成配置する。
ッタエッチ等の異方性乾式エツチング法により、前記バ
ンプ電極９をマスクとして自己整合的に前記Ｔｉ膜４、
前記ｐｔ膜５、前記Ａｕ膜６を選択除去し、前記バンプ
電極９間の電気的絶縁分離をすると同時に、前記Ｔｉ膜
４、前記ｐｔ膜５、前記Ａｕ膜５よりなる金属多層膜を
前記電極ハツト３が露出することなく前記バンプ電極下
部に形成配置する。
以上の工程により金バンプ電極が集積回路上に形成され
る。
る。
以上形成されたバンプ電極は、耐蝕性に優れた金属のみ
で構成され、集積回路の電極パッドの露出もなく、また
、絶縁膜の一部がバンプ電極と電極パッドの間に挾まれ
て存在することもない。
で構成され、集積回路の電極パッドの露出もなく、また
、絶縁膜の一部がバンプ電極と電極パッドの間に挾まれ
て存在することもない。
なお、上記実施例では密着層としてＴｉを用いたが、Ｍ
ｏ５Ｗ、Ｔａ、拡散バリア層としてＰｄの金属膜が同様
に適用できる。
ｏ５Ｗ、Ｔａ、拡散バリア層としてＰｄの金属膜が同様
に適用できる。
また、きのこ形状のバンプ電極の傘の部分を下地金属多
層膜のエツチングのマスク材として利用する為に異方性
乾式エツチングを用いたが、フォトレジストを用いて通
常の方法によりバンプ電極の傘の下のみをフォトレジス
トで被覆し、湿式エツチングにより下地金属多層膜を選
択除去する方法も同様に適用できる。
層膜のエツチングのマスク材として利用する為に異方性
乾式エツチングを用いたが、フォトレジストを用いて通
常の方法によりバンプ電極の傘の下のみをフォトレジス
トで被覆し、湿式エツチングにより下地金属多層膜を選
択除去する方法も同様に適用できる。
以上説明したように、本発明によれば、耐蝕性に優れ、
表面保護効果の大きい、実装時の熱衝撃および機械的圧
力による絶縁層の破損が生じにくい集積回路を容易に製
造することができる。
表面保護効果の大きい、実装時の熱衝撃および機械的圧
力による絶縁層の破損が生じにくい集積回路を容易に製
造することができる。
・・集積回路基板
・・絶縁膜
・・電極パッド
・・Ｔｉ膜
・・ｐｔ膜
・・Ａｕ膜
・・フォトレジスト膜
・・開口部
・・バンプ電極
出願人 セイコーエプソン株式会社
代理人 弁理士 鈴 木 喜三部（他１名）
第１図（ａ）〜（ｅ）は本発明の一実施例を説明するた
めの工程順に示した断面図。 第２図（ａ）〜（ｃ）は従来のバンプ電極が形成された
集積回路の工程順の断面図。 （ｄ） と！ ＾ 日 （久） 屏 １巳
めの工程順に示した断面図。 第２図（ａ）〜（ｃ）は従来のバンプ電極が形成された
集積回路の工程順の断面図。 （ｄ） と！ ＾ 日 （久） 屏 １巳
Claims (1)
- 集積回路の電極パッド上および絶縁膜上に密着層、相
互拡散バリア層、メッキ下地層からなる金属多層膜を形
成する第１の工程と、前記金属多層膜と前記電極パッド
との導通を目的とした絶縁膜の開口部内に目的とする開
口部をもつフォトレジスト膜を形成する第２の工程と、
前記フォトレジスト膜をマスクとし前記金属多層膜を電
極として電解メッキを行って前記フォトレジスト膜より
も厚く、傘の部分が前記電極パッドと前記金属多層膜と
の導通を目的とした絶縁膜の開口部よりも大きな投影形
状をもつバンプ電極を形成する第３の工程と、前記フォ
トレジスト膜を剥離除去する第４の工程と、前記バンプ
電極をエッチングのマスク材として前記金属多層膜の前
記導通開口部の外側領域をエッチング除去する第５の工
程とを含んで構成されることを特徴とする集積回路の製
造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10919690A JPH047839A (ja) | 1990-04-25 | 1990-04-25 | 集積回路の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10919690A JPH047839A (ja) | 1990-04-25 | 1990-04-25 | 集積回路の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH047839A true JPH047839A (ja) | 1992-01-13 |
Family
ID=14504058
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10919690A Pending JPH047839A (ja) | 1990-04-25 | 1990-04-25 | 集積回路の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH047839A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06224200A (ja) * | 1992-01-27 | 1994-08-12 | Gennum Corp | 集積半導体デバイスおよび集積半導体デバイス上にバンプ構造を形成する方法 |
| US6747351B2 (en) * | 2000-12-22 | 2004-06-08 | Sharp Kabushiki Kaisha | Semiconductor device and method of manufacturing of the same |
-
1990
- 1990-04-25 JP JP10919690A patent/JPH047839A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06224200A (ja) * | 1992-01-27 | 1994-08-12 | Gennum Corp | 集積半導体デバイスおよび集積半導体デバイス上にバンプ構造を形成する方法 |
| US6747351B2 (en) * | 2000-12-22 | 2004-06-08 | Sharp Kabushiki Kaisha | Semiconductor device and method of manufacturing of the same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH10335337A (ja) | 半導体装置及びその製造方法 | |
| JPH047839A (ja) | 集積回路の製造方法 | |
| US20070202681A1 (en) | Bumping process | |
| JPH03198342A (ja) | 半導体装置の製造方法 | |
| JP3573894B2 (ja) | 半導体装置及びその製造方法 | |
| JP2748530B2 (ja) | 半導体装置の製造方法 | |
| JP2751242B2 (ja) | 半導体装置の製造方法 | |
| JPH06342796A (ja) | 突起電極の形成方法 | |
| JP3548814B2 (ja) | 突起電極の構造およびその形成方法 | |
| JPH0350734A (ja) | 集積回路の製造方法 | |
| JP3733077B2 (ja) | 半導体装置およびその製造方法 | |
| JP2874184B2 (ja) | 半導体装置の製造方法 | |
| JP3225592B2 (ja) | 表面波素子の製造方法および表面波素子の電極パターン | |
| JPS62281356A (ja) | 半導体装置の製造方法 | |
| JPH02277242A (ja) | 半導体装置の製造方法 | |
| JPH03268385A (ja) | はんだバンプとその製造方法 | |
| JP2004228295A (ja) | 半導体装置およびその製造方法 | |
| JPH04217323A (ja) | 半導体装置用バンプ電極の製造方法 | |
| JPH10340907A (ja) | 突起電極の形成方法 | |
| KR100251330B1 (ko) | 칩 접속용 리드 구조 | |
| JPH02198141A (ja) | 半導体装置のバンプ電極の製造方法 | |
| JPH09186190A (ja) | 突起電極の構造およびその形成方法 | |
| JP2601079B2 (ja) | 複合リードフレーム | |
| JPS58110055A (ja) | 半導体装置 | |
| JPH04199631A (ja) | 集積回路の製造方法 |