JPH10223626A - 半導体チップ，半導体チップの製造方法，半導体装置，電子装置 - Google Patents

半導体チップ，半導体チップの製造方法，半導体装置，電子装置

Info

Publication number
JPH10223626A
JPH10223626A JP2737997A JP2737997A JPH10223626A JP H10223626 A JPH10223626 A JP H10223626A JP 2737997 A JP2737997 A JP 2737997A JP 2737997 A JP2737997 A JP 2737997A JP H10223626 A JPH10223626 A JP H10223626A
Authority
JP
Japan
Prior art keywords
semiconductor chip
electrode
insulating film
semiconductor
main surface
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2737997A
Other languages
English (en)
Inventor
Toshio Miyamoto
俊夫 宮本
Kunihiro Tsubosaki
邦宏 坪崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP2737997A priority Critical patent/JPH10223626A/ja
Publication of JPH10223626A publication Critical patent/JPH10223626A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/24221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/24225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/24226—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the HDI interconnect connecting to the same level of the item at which the semiconductor or solid-state body is mounted, e.g. the item being planar
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/274—Manufacturing methods by blanket deposition of the material of the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Wire Bonding (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

(57)【要約】 【課題】 半導体チップの電極とリード（配線）とを接
続する接続体による半導体チップのショート不良を防止
する。水分の浸入に伴う半導体チップの信頼性低下を防
止する。 【解決手段】 リードと、主面に突出電極を有し前記突
出電極を除く主面部分を絶縁膜で被ってなる半導体チッ
プとを有し、前記半導体チップの突出電極は異方導電性
接着剤を介して前記リードの一部に電気的に接続されて
なる半導体装置であって、前記半導体チップはその側面
または側面と裏面が絶縁膜で被われている。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は半導体チップ，半導
体チップの製造方法，半導体装置および電子装置に関す
る。
【０００２】
【従来の技術】半導体装置は、樹脂パッケージ，セラミ
ックパッケージあるいは金属キャップパッケージ内に半
導体チップを組み込んだ構造となっている。前記半導体
チップの電極と外部リード（配線）との接続は、導電性
のワイヤで前記外部リードと半導体チップの電極を接続
する構造、半導体チップの突出電極（バンプ電極）を外
部リードに直接対面させて接続する構造、半導体チップ
のバンプ電極と外部リードとの間に異方導電性接着剤や
異方導電性接着テープを介在させて接続する構造が知ら
れている。
【０００３】異方導電性接着剤については、たとえば、
工業調査会発行「電子材料」1995年９月号、Ｐ78〜Ｐ83
や、同誌1990年５月号、Ｐ82〜Ｐ87に記載されている。
【０００４】前者の文献には銀粒子（導電粒子）をエポ
キシ系樹脂やポリアミド系樹脂に混ぜた異方導電性接着
剤について記載されている。
【０００５】また、後者の文献にはハンダ粒子や樹脂に
メッキを施した粒子（導電粒子）を含む異方導電性接着
剤について記載されている。この文献には、異方導電性
接着剤を用いてＩＣ素子やチップ部品を搭載した技術が
開示されている。
【０００６】一方、実装基板に半導体チップを固定し、
実装基板の配線と半導体チップの電極をワイヤで電気的
に接続する構造は、半導体チップの固定構造の高さが高
くなり、薄型化が要請されているＩＣカード等の電子装
置に組み込む構造としては好ましくない。
【０００７】
【発明が解決しようとする課題】従来、異方導電性接着
剤を用いて半導体チップを搭載する場合、半導体チップ
の表面の電極上に突出電極（バンプ電極）を形成し、接
続部分を高くしている。この結果、半導体チップと基板
やリードとの間に介在させた異方導電性接着剤を押し潰
した際、押し潰し量は半導体チップの他の表面部分に比
較して前記バンプ電極上では大きくなり、前記バンプ電
極上では異方導電性接着剤内に含まれる導電粒子が相互
に接触して電気的接続部を構成するため、前記バンプ電
極とリードや基板に設けられた配線とが電気的に接続さ
れる。
【０００８】従来の異方導電性接着剤を用いた半導体装
置は、図１４に示すように、配線基板１の主面上に異方
導電性接着剤２を介在させ、半導体チップ３をフェイス
ダウンボンディングによって固定する構造になってい
る。
【０００９】前記配線基板１の主面には配線（リードと
も称する）４が設けられている。半導体チップ３の各電
極５は前記リード４の一部にそれぞれ対応している。ま
た、前記電極５はバンプ電極（突出電極）となってい
る。
【００１０】したがって、突出電極となる前記電極５と
リード４との間の異方導電性接着剤２は他の部分よりも
圧縮されるため、異方導電性接着剤２に含まれる導電粒
子は相互に接触し、半導体チップ３の電極５とリード４
は電気的に接続されることになる。
【００１１】従来の半導体チップ３においては、電極５
が設けられる主面は、電極５を除く部分は絶縁膜（パッ
シベーション膜）６で被われているが、半導体チップ３
の側面は絶縁膜で被われない構造になっている。このた
め、異方導電性接着剤２に含まれる導電粒子が半導体チ
ップ３の側面に接触する結果、電極５と半導体チップ３
の側面間でショートが発生してしまうことが判明した。
【００１２】また、バンプ電極としない半導体チップ
を、配線（リード）が柔らかい銀ペースト等で形成され
た基板へフェイスダウンボンディングによって半導体チ
ップを固定した場合、半導体チップが配線中に沈み込
み、半導体チップの側面が導電粒子に接触し、半導体チ
ップの側面と電極との間でショートが発生してしまうこ
とも判明した。
【００１３】また、従来の半導体チップは、半導体チッ
プの主面にのみ絶縁膜が設けられ、チップエッジで前記
絶縁膜が途切れているため、チップバルク材とパッシベ
ーション膜間の熱応力がその部位に働き、膜はがれに至
らなくとも水分の浸透の危険性が高くなる等の信頼性上
不安な点であった。
【００１４】本発明の目的は、半導体チップの電極とリ
ード（配線）とを接続する接続体による半導体チップの
ショート不良を防止することにある。
【００１５】本発明の他の目的は、水分の浸入に伴う半
導体チップの信頼性低下を防止することにある。
【００１６】本発明の他の目的は、半導体チップの搭載
構造の薄形化を図ることにある。
【００１７】本発明の前記ならびにそのほかの目的と新
規な特徴は、本明細書の記述および添付図面からあきら
かになるであろう。
【００１８】
【課題を解決するための手段】本願において開示される
発明のうち代表的なものの概要を簡単に説明すれば、下
記のとおりである。
【００１９】（１）主面に電極を有し前記電極を除く主
面部分を絶縁膜で被ってなる半導体チップであって、前
記半導体チップの側面または側面と裏面は絶縁膜で被わ
れている。前記半導体チップの側面は傾斜面または緩や
かな曲面となっている。前記絶縁膜は同一の物質で形成
されている。前記電極は突出電極である。
【００２０】（２）半導体基板の主面に縦横に回路素子
を複数形成する工程と、前記半導体基板の主面を絶縁膜
で被いかつ所定の電極を主面に形成する工程と、前記回
路素子を区画する区画線に沿って前記半導体基板を分断
して複数の半導体チップを形成する工程とを有する半導
体チップの製造方法であって、前記回路素子および前記
絶縁膜を形成した後前記区画線に沿って前記半導体基板
の主面に溝を形成する工程と、前記溝表面を絶縁膜で被
う工程と、前記半導体基板の主面に電極を形成する工程
と、前記半導体基板の主面に支持体を貼り付ける工程
と、前記半導体基板の裏面を所定厚さ除去する工程と、
前記半導体基板の裏面に絶縁膜を形成する工程と、前記
支持体を剥がした後前記区画線で前記半導体基板を分断
する工程とによって側面が絶縁膜で被われた半導体チッ
プを形成する。前記溝はＶ字溝に形成される。
【００２１】（３）前記（２）の構成において、前記半
導体基板の主面に形成する絶縁膜および前記溝表面に形
成する絶縁膜は前記溝を形成した後に同時に形成する。
【００２２】（４）リードと、主面に突出電極を有し前
記突出電極を除く主面部分を絶縁膜で被ってなる半導体
チップとを有し、前記半導体チップの突出電極は異方導
電性接着剤を介して前記リードの一部に電気的に接続さ
れてなる半導体装置であって、前記半導体チップはその
側面または側面と裏面が絶縁膜で被われている。
【００２３】（５）リードと、主面に電極を有し前記電
極を除く主面部分を絶縁膜で被ってなる半導体チップと
を有し、前記半導体チップの電極は前記リードの一部に
電気的に接続されてなる半導体装置であって、前記半導
体チップはその側面または側面と裏面が絶縁膜で被わ
れ、前記半導体チップの電極と前記リードは前記リード
から前記半導体チップの電極に至る間に被着形成された
導電層で電気的に接続されている。
【００２４】（６）リードと、主面に電極を有し前記電
極を除く主面部分を絶縁膜で被ってなる半導体チップと
を有し、前記半導体チップの電極は前記リードの一部に
電気的に接続されてなる半導体装置であって、前記半導
体チップはその側面または側面と裏面が絶縁膜で被わ
れ、前記リードは少なくとも半導体チップの一部で押し
潰されて変形して半導体チップの電極に直接接続されて
いる。
【００２５】（７）実装基板と、主面に突出電極を有し
前記突出電極を除く主面部分を絶縁膜で被ってなる半導
体チップとを有し、前記半導体チップの突出電極は異方
導電性接着剤を介して前記実装基板に設けた配線の一部
に電気的に接続されてなる電子装置であって、前記半導
体チップはその側面または側面と裏面が絶縁膜で被われ
ている。
【００２６】（８）実装基板と、前記実装基板に裏面を
介して固定されかつ主面に電極を有し前記電極を除く主
面部分を絶縁膜で被ってなる半導体チップとを有し、前
記半導体チップの電極は前記実装基板の配線の一部に電
気的に接続されてなる電子装置であって、前記半導体チ
ップはその側面または側面と裏面が絶縁膜で被われ、前
記半導体チップの電極と前記実装基板の配線は前記配線
から前記半導体チップの電極に至る間に被着形成された
導電層で電気的に接続されている。
【００２７】（９）実装基板と、主面に電極を有し前記
電極を除く主面部分を絶縁膜で被ってなる半導体チップ
とを有し、前記半導体チップの電極は前記実装基板に設
けた配線の一部に電気的に接続されてなる電子装置であ
って、前記半導体チップはその側面または側面と裏面が
絶縁膜で被われ、前記配線は少なくとも半導体チップの
一部で押し潰されて変形して半導体チップの電極に直接
接続されている。
【００２８】前記（１）の手段によれば、電極部分を除
き半導体チップの表裏面は勿論のこと側面も絶縁膜で被
われていることから、水分の浸入が防止でき信頼性（耐
湿性）の高い半導体チップとなる。特に、前記絶縁膜は
同一の物質で形成されていることから、絶縁膜の繋ぎ部
分での接続が高く水分の浸入防止効果はより一層良好に
なる。
【００２９】また、電極部分を除き半導体チップの表裏
面は勿論のこと側面も絶縁膜で被われていることから、
半導体装置等に組み込まれた際、半導体チップの電極と
リード等とを接続する導体や異方導電性接着剤が半導体
チップの表面に付着してもショートが発生しない。
【００３０】また、半導体チップの側面は傾斜面または
緩やかな曲面になっていることから、半導体装置等に組
み込まれた際、半導体チップの電極とリード等とを接続
する導体層の段切れが発生せず、接続の信頼性が高くな
る。
【００３１】前記（２）の手段によれば、半導体基板の
主面に回路素子，絶縁膜を形成した後、区画線に沿って
溝を形成し、つぎに、前記溝表面を絶縁膜で被うととも
に半導体基板の主面に電極を形成し、つぎに、前記半導
体基板の裏面を所定厚さ除去した後、半導体基板の裏面
に絶縁膜を形成し、ついで半導体基板を区画線で分断し
て半導体チップを形成することから、電極部分を除く半
導体チップ表面は絶縁膜で被われた構造になり、水分の
浸入が起きない信頼性の高い半導体チップを得ることが
できる。
【００３２】また、前記区画線に沿う溝はＶ字溝となる
ことから、形成された半導体チップの側面は傾斜面とな
るため、半導体装置に組み込まれた際、半導体チップの
電極とリード等とを接続する導体層の段切れが発生せ
ず、接続の信頼性が高くなる。
【００３３】前記（３）の手段によれば、前記手段
（２）の効果に加えて、前記半導体基板の主面に形成す
る絶縁膜および前記溝表面に形成する絶縁膜は前記溝を
形成した後に同時に形成されることから、絶縁膜の繋ぎ
部分が半導体チップの主面で発生せず、水分の浸入防止
効果はより高いものとなり、耐湿性の高い半導体チップ
となる。
【００３４】前記（４）の手段によれば、異方導電性接
着剤を用いて半導体チップの電極（突出電極）とリード
の接続を図った場合、前記半導体チップは主面およびそ
の側面または側面と裏面が絶縁膜で被われていることか
ら、電極と半導体チップの側面とのショートが発生しな
くなり、信頼性の高い半導体装置になる。
【００３５】前記（５）の手段によれば、半導体チップ
は主面およびその側面または側面と裏面が絶縁膜で被わ
れていることから、前記半導体チップの電極と前記リー
ドは被着形成された導電層で電気的に接続されても、前
記導電層と半導体チップの側面との間には絶縁膜が介在
されることになり、ショートが発生しなくなり、信頼性
の高い半導体装置になる。
【００３６】前記（６）の手段によれば、半導体チップ
は主面および側面または側面と裏面が絶縁膜で被われて
いることから、半導体チップの一部で前記リードを押し
潰して変形させて半導体チップの電極にリードを直接接
続させる構造としても、前記配線と半導体チップの側面
との間には絶縁膜が介在されることになり、ショートが
発生しなくなり、信頼性の高い半導体装置になる。
【００３７】前記（７）の手段によれば、異方導電性接
着剤を用いて半導体チップの電極（突出電極）とリード
の接続を図った場合、前記半導体チップは主面およびそ
の側面または側面と裏面が絶縁膜で被われていることか
ら、電極と半導体チップの側面とのショートが発生しな
くなり、信頼性の高い電子装置になる。
【００３８】前記（８）の手段によれば、半導体チップ
は主面およびその側面または側面と裏面が絶縁膜で被わ
れていることから、前記半導体チップの電極と前記リー
ドは被着形成された導電層で電気的に接続されても、前
記導電層と半導体チップの側面との間には絶縁膜が介在
されることになり、ショートが発生しなくなり、信頼性
の高い電子装置になる。
【００３９】前記（９）の手段によれば、半導体チップ
は主面および側面または側面と裏面が絶縁膜で被われて
いることから、半導体チップの一部で前記リードを押し
潰して変形させて半導体チップの電極にリードを直接接
続させる構造としても、前記配線と半導体チップの側面
との間には絶縁膜が介在されることになり、ショートが
発生しなくなり、信頼性の高い電子装置になる。
【００４０】
【発明の実施の形態】以下、図面を参照して本発明の実
施の形態を詳細に説明する。なお、発明の実施の形態を
説明するための全図において、同一機能を有するものは
同一符号を付け、その繰り返しの説明は省略する。
【００４１】（実施形態１）図１は本発明の実施形態１
である半導体チップの断面図であり、図２は平面図であ
る。半導体チップ３は、図２に示すように正方形のシリ
コンからなる半導体基板６で形成されているとともに、
その主面に図１にも示すように電極５を有している。前
記電極５は、たとえばバンプ電極（突出電極）となって
いる。
【００４２】半導体チップ３は、その側面がなだらかな
傾斜面７となっている。これは、半導体チップ３の縁に
交差するように導電層を設けても、半導体チップ３の縁
で段切れが生じないようにするためである。傾斜面７の
傾斜角度は、たとえば４５度となっている。なお、半導
体チップ３の側面を傾斜面７に変えて緩やかな曲面にし
ておいても前記導電層の段切れを防止することができ
る。
【００４３】また、半導体チップ３の主面９、すなわち
図示はしないがトランジスタ等の素子が形成された面で
あり電極５が配列された面と、裏面および側面は絶縁膜
１０で被われている。前記絶縁膜１０はＳｉＯ2 膜，Ｐ
ＳＧ膜（リンシリケートグラス膜），Ｓｉ3 Ｎ4 膜等の
単一膜あるいは複合膜からなる。
【００４４】本実施形態１の半導体チップ３は、電極５
を除く半導体基板６の表面部分は全て絶縁膜１０で被わ
れていて、従来のように側面部分に半導体と絶縁膜の界
面が露出しないため、この界面から水分が浸入するよう
なことがなく、信頼性が高い。
【００４５】本実施形態１の半導体チップ３は、図３の
（ａ）〜（ｉ）に示す段階を経て製造される。
【００４６】まず、図３（ａ）に示すように、主面９に
絶縁膜１０ａを有する半導体基板６を用意する。半導体
基板６の主面側には、図示はしないがトランジスタ等を
含む回路素子が縦横に整列形成されている。また、この
段階では、半導体基板６の主面９には電極は形成されて
いない。前記絶縁膜１０ａはＳｉＯ2 膜，ＰＳＧ膜，Ｓ
ｉ3 Ｎ4 膜等の単一膜あるいは複合膜で構成される。
【００４７】半導体基板６は薄く大径であることからウ
エハ１１と呼称される。図ではウエハ１１の一部のみを
示す。
【００４８】つぎに、図３（ｂ）に示すように、ウエハ
１１の裏面を研磨してウエハ１１の厚さを所定の厚さに
する。
【００４９】つぎに、図３（ｃ）に示すように、ウエハ
１１の主面に縦横に溝１２を形成する。前記溝１２は前
記回路素子を区画する区画線（スクライブエリア）に沿
って設けられる。前記溝１２はＶ字形断面の溝となり、
たとえば９０度開いた溝となる。また、前記溝１２の深
さは半導体チップの厚さ程度とする。
【００５０】つぎに、図３（ｄ）に示すように、ウエハ
１１の主面９に再度絶縁膜１０ｂを形成し、前記溝１２
の表面を絶縁膜１０ｂで被う。前記絶縁膜１０ｂは、Ｓ
ｉＯ2 膜，ＰＳＧ膜，Ｓｉ3 Ｎ4 膜等の単一膜あるいは
複合膜で構成される。
【００５１】つぎに、図３（ｅ）に示すように、ウエハ
１１の主面９の絶縁膜１０ｂを選択的に除去して電極を
形成するとともに、この電極上にバンプを形成してバン
プ電極（突出電極）５とする。
【００５２】つぎに、図３（ｆ）に示すように、ウエハ
１１の主面９全域に研磨用テープ１３を接着剤１４で貼
り付ける。
【００５３】つぎに、図３（ｇ）に示すように、ウエハ
１１の裏面を研磨、たとえばＣＭＰ（Chemical Mechnic
al Polishing) 技術で研磨する。この研磨は前記溝１２
の底まで行う。この結果、前記研磨用テープ１３には接
着されているが、半導体チップ３となる。
【００５４】つぎに、図３（ｈ）に示すように、前記研
磨用テープ１３を引き剥がす。研磨用テープ１３の引き
剥がしは、たとえば、半導体チップ３の裏面を真空吸着
テーブルに真空吸着して固定させた状態で研磨用テープ
１３を引き剥がす。
【００５５】つぎに、図３（ｉ）に示すように、半導体
チップ３の裏面に絶縁膜１０ｃを形成し、図１および図
２に示すようにバンプ電極５を除く半導体基板６の表面
全体を絶縁膜１０（絶縁膜１０ｂ，絶縁膜１０ｃ）で被
った半導体チップ３を形成する。前記絶縁膜１０はＳｉ
Ｏ2 膜，ＰＳＧ膜，Ｓｉ3 Ｎ4 膜等の単一膜あるいは複
合膜で構成される。本実施形態１では、半導体基板６の
主面，裏面および側面は同一の絶縁膜で形成される。
【００５６】半導体基板６の表裏面を絶縁膜で被うこと
によって半導体基板６の表面と裏面の内部応力のバラン
スがとれて半導体チップの反りが低減する。
【００５７】また、通常実装後に半導体チップ全体を曲
げた場合、半導体チップ表面が凸になる方が引っ張り応
力に強く割れにくいが、裏面にも絶縁膜を形成すること
により反対方向の曲げに対しても強くすることができ
る。
【００５８】本実施形態１では、ウエハ１１の主面９に
絶縁膜１０ａを形成した後に溝１２を形成したが、半導
体チップの主面と側面に形成する絶縁膜を一度の工程で
形成するためには、溝１２を形成した後ウエハ１１の全
域に絶縁膜を形成するようにしてもよい。
【００５９】（実施形態２）図４および図５は本発明の
実施形態２である無線式ＩＣカードに係わる図である。
本実施形態２の無線式ＩＣカードは、前記実施形態１の
半導体チップ３を組み込んだ構造になっている。
【００６０】無線式ＩＣカード２０は、図４に示すよう
に、長方形のＩＣカード基板２１を有している。このＩ
Ｃカード基板２１はその主面（図では下面）に配線４が
設けられ、本実施形態１による半導体チップ３やコンデ
ンサチップ２２が実装されている。ＩＣカード基板２１
の主面にはリング状に平面コイル２３が設けられてい
る。また、ＩＣカード基板２１の主面にはスペーサ２
４，厚さ補正用シート２５を介して化粧板２６が張り付
けられ、裏面には化粧板２７が張り付けられている。
【００６１】図６および図７はＩＣカード基板２１に搭
載された本実施形態１による半導体チップ３を示す図で
ある。半導体チップ３はフェイスダウンボンディングに
より、かつ異方導電性接着剤２を介在させてＩＣカード
基板２１の所定の配線（リード）４部分に固定されてい
る。この結果、図８に示すように、半導体チップ３のバ
ンプ電極５の先端面と配線４との間には異方導電性接着
剤２内に含まれる導電粒子３０が潰され、この潰された
導電粒子３０を介してバンプ電極５と配線４が電気的に
接続される。
【００６２】図６に示すように、半導体チップ３の主面
および裏面ならびに側面は、絶縁膜１０で被われている
ことから、異方導電性接着剤２を用いても、前記導電粒
子３０を介してバンプ電極５と半導体チップ３（半導体
基板６）の側面のショートは発生することがない。
【００６３】また、半導体チップ３の主面および裏面な
らびに側面は絶縁膜１０で被われていることから、水分
の浸入を防止でき耐湿性が向上する。
【００６４】本実施形態１の半導体チップ３は、フェイ
スダウンボンディングによって直接配線（リード）４に
接続することから、半導体チップ３の搭載高さを低くで
き、ＩＣカードのような薄形構造の電子装置に適した半
導体チップとなる。
【００６５】半導体チップ３は、金属板からなるリード
フレームのリードやパターニングされた絶縁性フィルム
の表面に設けたリードに異方導電性接着剤を介して固定
することもできる。
【００６６】また、異方導電性接着剤はシート状のもの
を使用してもよい。
【００６７】（実施形態３）図９は本発明の実施形態３
である半導体装置の断面図である。本実施形態３の半導
体装置は前記実施形態１の半導体チップを組み込んだ構
造になっている。
【００６８】この半導体装置３５は、主面に配線（リー
ド）４を有する配線基板１を有している。前記配線４
は、図７に示すようなパターンになっている。半導体チ
ップ３は、異方導電性接着剤２を介してフェイスダウン
ボンディングによって配線基板１の主面に固定されてい
る。これにより、半導体チップ３のバンプ電極（突出電
極）５は配線４の一部、すなわちパッドに電気的に接続
されることになる。前記半導体チップ３は主面，側面お
よび裏面が絶縁膜１０で被われている。
【００６９】本実施形態３の半導体装置３５は異方導電
性接着剤２から外れて露出した配線４部分が外部リード
となる。
【００７０】本実施形態３の半導体装置３５は、半導体
チップ３の主面および裏面ならびに側面は、絶縁膜１０
で被われていることから、異方導電性接着剤２を用いて
も、前記導電粒子３０を介してバンプ電極５と半導体チ
ップ３（半導体基板６）の側面のショートは発生するこ
とがない。
【００７１】本実施形態３によれば、半導体チップ３の
主面および裏面ならびに側面は絶縁膜１０で被われてい
ることから、水分の浸入を防止でき耐湿性の高い半導体
装置となる。
【００７２】本実施形態３によれば、半導体チップ３
は、フェイスダウンボンディングによって直接配線（リ
ード）４に接続することから、半導体チップ３の搭載高
さを低くでき、半導体装置は薄形となる。
【００７３】本実施形態３によれば、半導体チップ３の
裏面は絶縁膜１０で被われていることから、半導体チッ
プ３の樹脂等による封止を省略でき、半導体装置の薄型
化が達成できる。
【００７４】半導体チップ３は、金属板からなるリード
フレームのリードやパターニングされた絶縁性フィルム
の表面に設けたリード（ＴＣＰ）に異方導電性接着剤を
介して固定することができることから、本実施形態３の
半導体装置としては、リードフレームを使用して製造さ
れる半導体装置、あるいはＴＣＰを使用して製造される
半導体装置にも適用できる。
【００７５】なお、異方導電性接着剤はシート状のもの
を使用してもよい。
【００７６】また、本実施形態３の半導体装置におい
て、樹脂等で半導体チップ３を被うようにすることもで
きる。この場合、さらに半導体装置の耐湿性が向上す
る。
【００７７】（実施形態４）図１０は本発明の実施形態
４である半導体チップを示す断面図である。本実施形態
４の半導体チップ３は、主面と側面を絶縁膜１０で被
い、裏面はシリコン面が露出する構造である。半導体チ
ップ３の主面に設けられる電極はバンプ電極でも良い
が、本実施形態４の場合は突出電極ではない。
【００７８】本実施形態４の半導体チップ３は、前記実
施形態１の半導体チップの場合と略同様の効果を有する
が、以下の効果も有する。
【００７９】すなわち、本実施形態４の半導体チップ３
でも、異方導電性接着剤を使用して所定のリード（配
線）の一部に半導体チップ３の電極５を電気的に接続し
た場合、半導体チップ３の主面および側面が絶縁膜１０
で被われていることから、異方導電性接着剤２によって
電極５と半導体チップ３（半導体基板６）の側面のショ
ートは発生しない。
【００８０】また、半導体チップ３の主面から側面の傾
斜面７に亘って絶縁膜１０が連続的に設けられているこ
とから、半導体チップ３の縁での絶縁膜１０の剥離がし
難い。したがって、半導体基板６と絶縁膜１０との界面
からの水分の浸入を防止できる。
【００８１】（実施形態５）図１１および図１２は本発
明の実施形態５である半導体装置に係わる図である。こ
の半導体装置３５は、図１０に示す前記実施形態４の半
導体チップ３が組み込まれている。
【００８２】半導体装置３５は、図１１に示すように、
配線基板１の主面中央に主面および側面が絶縁膜１０で
被われた半導体チップ３が絶縁性の接着剤３６を介して
固定されている。
【００８３】前記配線基板１の主面には、図１２に示す
ように、内端を前記半導体チップ３の周囲に延在させ、
外端を配線基板１の周辺に延在させる配線（リード）４
が設けられている。外端の配線部分が半導体装置３５の
外部端子となる。
【００８４】半導体チップ３の周辺部分に設けられた電
極５と、前記配線４の内端部分は、前記電極５から前記
配線４の内端部分に至る間に被着形成された導電層３７
で電気的に接続されている。この導電層３７は、特に限
定はされないが、たとえばマスクを使用した蒸着で形成
され、たとえばＡｌで形成されている。
【００８５】前記半導体チップ３の周縁はなだらかな傾
斜面７となっていることから、半導体チップ３の縁での
導電層３７の段切れは発生しなくなり、接続の信頼性が
高くなる。
【００８６】なお、配線を形成せずに基板に半導体チッ
プを固定した後、基板から半導体チップ上に亘って前記
導電層を形成して配線形成と配線と電極の接続を同時に
行うようにしてもよい。
【００８７】本実施形態５によれば、半導体チップ３の
主面および側面は絶縁膜１０で被われていることから、
水分の浸入を防止でき耐湿性の高い半導体装置となる。
【００８８】本実施形態５によれば、半導体チップ３の
電極５と配線４は、半導体チップ３および配線基板１の
表面に形成される導電層によって接続される構造となる
ため、ワイヤボンディングの場合のような高さがないこ
とから、半導体チップ３の搭載高さを低くでき、半導体
装置の薄形を図ることができる。
【００８９】本実施形態５の構造による半導体装置は、
金属板からなるリードフレームや絶縁性フィルムの表面
にリードを設けたテープを利用しても製造することがで
きる。
【００９０】なお、本実施形態５では、半導体チップ３
の露出する主面および側面が絶縁膜１０で被われている
ことから、半導体チップ３や導電層３７等を絶縁性樹脂
等からなる封止体で被わない構造としてあるが、耐湿性
の高い半導体装置の場合は、半導体チップ３や導電層３
７等を封止体で被うようにすればよい。
【００９１】また、本実施形態５による電極と配線（リ
ード）との接続構造は、ＩＣカードを始めとする各種の
電子装置にも組み込むことができる。この場合、半導体
チップの実装高さを薄くできるため、電子装置の薄型化
が図れる。また、半導体チップはその主面および側面が
絶縁膜で被われていることから、耐湿性が高くなり、電
子装置の信頼性が高くなる。半導体チップとして、前記
実施形態１による主面，側面および裏面を絶縁膜で被っ
たものを電子装置に組み込むことによってさらに耐湿性
の向上を図ることができる。
【００９２】（実施形態６）図１３は本発明の実施形態
６である半導体装置に係わる断面図である。本実施形態
６の半導体装置は、図１０に示す前記実施形態４の半導
体チップ３、すなわち、主面と側面が絶縁膜１０で被わ
れた半導体チップ３が組み込まれている。
【００９３】本実施形態６の半導体装置３５は、ＰＥＴ
（ポリエチレンアセテート）からなる配線基板１に接着
剤４０を介してフェイスダウンによって半導体チップ３
を固定した構造になっている。
【００９４】配線基板１の主面に設けられた配線（リー
ド）４は、半導体チップ３の周縁部分によって押し潰さ
れているとともに、配線４は電極５に接触している。こ
の構造は、前記配線４が柔らかい状態のときに半導体チ
ップ３を配線４に押し付けることによって形成される。
すなわち、半導体チップ３を柔らかい配線４に押し付け
ると配線４は押し潰されて変形する。また、この変形は
半導体チップ３の表面に倣うようになり、配線４の表面
は電極５の表面に密着する。
【００９５】前記配線４は、たとえばスクリーン印刷技
術によるＡｇペーストによって形成される。印刷後、半
導体チップ３を配線４に押し付けて半導体チップ３を配
線基板１に仮接続した後、前記配線４の硬化処理（加圧
加熱処理）を行って本接続を行う。
【００９６】前記電極５は、たとえばＡｌと、その上に
形成されたＴｉ／Ｐｄからなる薄膜金属と、その上に形
成されたＡｕ薄膜とで構成されている。前記Ｔｉ／Ｐｄ
は拡散防止および接着性向上の役割を果たす。Ｔｉ／Ｐ
ｄに代えてＴｉ／Ｗ，Ｃｒ／Ｎｉ等でもよい。また、Ａ
ｕ／Ｎｉ等をＡｌ電極に形成したものでも良い。
【００９７】本実施形態６では、Ａｇペーストによって
形成された電極５全面が配線４に接触するため接続抵抗
が小さくなる傾向にあり、たとえば異方導電性接着剤に
よるＣｕ配線への接続抵抗数十ｍΩに対して１〜５ｍΩ
に下がる。
【００９８】また、本実施形態６による構造を採用する
場合に重要なのは電極の他にチップ周辺にＴＥＧ（Test
Element Group) 電極など絶縁膜に不要な開口部が無い
ことである。すなわち、本構成に採用するチップのＴＥ
Ｇパターンは、チップ周辺部ではなく、ウエハ内の数チ
ップ分の領域にチップの代わりに形成するか、チップ周
辺部に形成する場合にはダイシング時に全て削除してし
まうか、さらにはチップ側面の絶縁膜は主面に成膜する
のとは別に形成し、その際にＴＥＧ開口部を被ってしま
うような操作が必要である。
【００９９】本実施形態６によれば、半導体チップ３は
主面および側面が絶縁膜で被われていることから、半導
体チップ３の一部で前記配線４を押し潰して変形させて
半導体チップ３の電極５に配線４を直接接続させる構造
となっていることから、半導体装置の薄型化が達成でき
る。
【０１００】また、本実施形態６によれば、半導体チッ
プ３は主面および側面が絶縁膜で被われていることか
ら、半導体チップ３の一部で前記配線４を押し潰して変
形させて半導体チップ３の電極５に配線４を直接接続さ
せる構造としても、前記配線４と半導体チップ３の側面
との間には絶縁膜１０が介在されることになり、ショー
トが発生しなくなり、信頼性の高い半導体装置になる。
【０１０１】半導体装置３５は、半導体チップ３を絶縁
性の樹脂等による封止体で被う構造にすればさらに耐湿
性の向上が図れる。
【０１０２】また、本実施形態６の半導体チップの搭載
構造は、ＩＣカードを始めとする電子装置にも同様に適
用でき同様の効果を得ることができる。
【０１０３】以上本発明者によってなされた発明を実施
形態に基づき具体的に説明したが、本発明は上記実施形
態に限定されるものではなく、その要旨を逸脱しない範
囲で種々変更可能であることはいうまでもない。
【０１０４】
【発明の効果】本願において開示される発明のうち代表
的なものによって得られる効果を簡単に説明すれば、下
記のとおりである。
【０１０５】（１）半導体チップは、電極部分を除く主
面および側面が絶縁膜で被われていることから、水分の
浸入が防止でき信頼性（耐湿性）の高い半導体チップと
なる。特に半導体チップの裏面も絶縁膜で被った構造で
は一層耐湿性が向上する。
【０１０６】（２）半導体チップは表裏面は勿論のこと
側面も絶縁膜で被われていることから、半導体装置やＩ
Ｃカードを始めとする電子装置に組み込まれた際、半導
体チップの電極と半導体チップの側面間のショート発生
を防止できる。
【０１０７】（３）半導体チップの側面は傾斜面または
緩やかな曲面になっていることから、半導体装置や電子
装置に組み込まれ、かつ導体層で電極と配線を接続した
場合、半導体チップの縁部分での導体層の段切れが発生
せず、接続の信頼性が高くなり、半導体装置や電子装置
の信頼性が高くなる。
【０１０８】（４）半導体チップの製造において、ウエ
ハの主面に区画線に沿って溝を形成し、その後前記溝表
面を絶縁膜で被ったり、さらには研磨後のウエハ裏面に
絶縁膜を形成することから、半導体チップの主面は勿論
のこととして、側面や裏面をも絶縁膜で被った耐湿性に
優れた半導体チップを容易に製造することができ、半導
体チップの製造コスト低減が達成できる。また、前記溝
はＶ字溝とすることから、半導体チップの側面の傾斜面
化が容易である。
【０１０９】（５）半導体チップの主面に形成する絶縁
膜および前記溝表面に形成する絶縁膜を、ウエハの主面
に溝を形成した後に同時に形成する構成では、絶縁膜の
繋ぎ部分が半導体チップの主面に発生しない構造となる
ため、水分の浸入防止効果はより高いものとなり、耐湿
性の高い半導体チップとなる。
【０１１０】（６）異方導電性接着剤を用いて半導体チ
ップのバンプ電極と配線の接続を図った場合、前記半導
体チップは主面およびその側面または側面と裏面が絶縁
膜で被われていることから、電極と半導体チップの側面
とのショートが発生しなくなり、信頼性の高い半導体装
置や電子装置になる。
【０１１１】（７）半導体チップは主面およびその側面
または側面と裏面が絶縁膜で被われていることから、前
記半導体チップの電極と前記配線は被着形成された導電
層で電気的に接続されても、前記導電層と半導体チップ
の側面との間には絶縁膜が介在されることになり、ショ
ートが発生しなくなり、信頼性の高い半導体装置や電子
装置になる。
【０１１２】（８）半導体チップは主面および側面また
は側面と裏面が絶縁膜で被われていることから、半導体
チップの一部で前記配線（リード）を押し潰して変形さ
せて半導体チップの電極に配線を直接接続させる構造と
しても、前記配線と半導体チップの側面との間には絶縁
膜が介在されることになり、ショートが発生しなくな
り、信頼性の高い半導体装置や電子装置になる。
【図面の簡単な説明】
【図１】本発明の実施形態１である半導体チップを示す
断面図である。
【図２】本実施形態１の半導体チップの平面図である。
【図３】本実施形態１の半導体チップの製造段階を示す
各工程での断面図である。
【図４】本実施形態２である無線式ＩＣカードの模式的
断面図である。
【図５】前記ＩＣカードにおいてスペーサやシート等を
外した底面図である。
【図６】前記ＩＣカードにおける半導体チップの搭載状
態を示す拡大断面図である。
【図７】前記ＩＣカードにおける半導体チップの搭載状
態を示す拡大平面図である。
【図８】前記ＩＣカードにおける半導体チップの電極と
配線の接続状態を示す拡大断面図である。
【図９】本発明の実施形態３である半導体装置の断面図
である。
【図１０】本発明の実施形態４である半導体チップを示
す断面図である。
【図１１】本発明の実施形態５である半導体装置の一部
を示す断面図である。
【図１２】本発明の実施形態５である半導体装置の一部
を示す平面図である。
【図１３】本発明の実施形態６の半導体装置の一部を示
す断面図である。
【図１４】従来の半導体チップを異方導電性接着剤を用
いて実装基板に搭載した状態を示す断面図である。
【符号の説明】
１…配線基板、２…異方導電性接着剤、３…半導体チッ
プ、４…リード（配線）、５…電極、６…半導体基板、
７…傾斜面、９…主面、１０，１０ａ，１０ｂ，１０ｃ
…絶縁膜、１１…ウエハ、１２…溝、１３…研磨用テー
プ、１４…接着剤、２０…無線式ＩＣカード、２１…Ｉ
Ｃカード基板、２２…コンデンサチップ、２３…平面コ
イル、２４…スペーサ、２５…厚さ補正用シート、２
６，２７…化粧板、３０…導電粒子、３５…半導体装
置、３６…接着剤、３７…導電層、４０…接着剤。

Claims (14)

    【特許請求の範囲】
  1. 【請求項１】 主面に電極を有し前記電極を除く主面部
    分を絶縁膜で被ってなる半導体チップであって、前記半
    導体チップの側面または側面と裏面は絶縁膜で被われて
    いることを特徴とする半導体チップ。
  2. 【請求項２】 前記半導体チップの側面は傾斜面または
    緩やかな曲面となっていることを特徴とする請求項１に
    記載の半導体チップ。
  3. 【請求項３】 前記絶縁膜は同一の物質で形成されてい
    ることを特徴とする請求項１または請求項２に記載の半
    導体チップ。
  4. 【請求項４】 前記電極は突出電極であることを特徴と
    する請求項１乃至請求項３のいずれか１項に記載の半導
    体チップ。
  5. 【請求項５】 半導体基板の主面に縦横に回路素子を複
    数形成する工程と、前記半導体基板の主面を絶縁膜で被
    いかつ所定の電極を主面に形成する工程と、前記回路素
    子を区画する区画線に沿って前記半導体基板を分断して
    複数の半導体チップを形成する工程とを有する半導体チ
    ップの製造方法であって、前記回路素子および前記絶縁
    膜を形成した後前記区画線に沿って前記半導体基板の主
    面に溝を形成する工程と、前記溝表面を絶縁膜で被う工
    程と、前記半導体基板の主面に電極を形成する工程と、
    前記半導体基板の主面に支持体を貼り付ける工程と、前
    記半導体基板の裏面を所定厚さ除去する工程と、前記支
    持体を剥がした後前記区画線で前記半導体基板を分断す
    る工程とによって側面が絶縁膜で被われた半導体チップ
    を形成することを特徴とする半導体チップの製造方法。
  6. 【請求項６】 前記半導体基板の裏面を所定厚さ除去し
    た後前記半導体基板の裏面に絶縁膜を形成し、その後前
    記半導体基板を分断することを特徴とする請求項４に記
    載の半導体チップの製造方法。
  7. 【請求項７】 前記半導体基板の主面に形成する絶縁膜
    および前記溝表面に形成する絶縁膜は前記溝を形成した
    後に同時に形成することを特徴とする請求項５または請
    求項６に記載の半導体チップの製造方法。
  8. 【請求項８】 前記溝はＶ字溝に形成されることを特徴
    とする請求項５乃至請求項７のいずれか１項に記載の半
    導体チップの製造方法。
  9. 【請求項９】 リードと、主面に突出電極を有し前記突
    出電極を除く主面部分を絶縁膜で被ってなる半導体チッ
    プとを有し、前記半導体チップの突出電極は異方導電性
    接着剤を介して前記リードの一部に電気的に接続されて
    なる半導体装置であって、前記半導体チップはその側面
    または側面と裏面が絶縁膜で被われていることを特徴と
    する半導体装置。
  10. 【請求項１０】 リードと、主面に電極を有し前記電極
    を除く主面部分を絶縁膜で被ってなる半導体チップとを
    有し、前記半導体チップの電極は前記リードの一部に電
    気的に接続されてなる半導体装置であって、前記半導体
    チップはその側面または側面と裏面が絶縁膜で被われ、
    前記半導体チップの電極と前記リードは前記リードから
    前記半導体チップの電極に至る間に被着形成された導電
    層で電気的に接続されていることを特徴とする半導体装
    置。
  11. 【請求項１１】 リードと、主面に電極を有し前記電極
    を除く主面部分を絶縁膜で被ってなる半導体チップとを
    有し、前記半導体チップの電極は前記リードの一部に電
    気的に接続されてなる半導体装置であって、前記半導体
    チップはその側面または側面と裏面が絶縁膜で被われ、
    前記リードは少なくとも半導体チップの一部で押し潰さ
    れて変形して半導体チップの電極に直接接続されている
    ことを特徴とする半導体装置。
  12. 【請求項１２】 実装基板と、主面に突出電極を有し前
    記突出電極を除く主面部分を絶縁膜で被ってなる半導体
    チップとを有し、前記半導体チップの突出電極は異方導
    電性接着剤を介して前記実装基板に設けた配線の一部に
    電気的に接続されてなる電子装置であって、前記半導体
    チップはその側面または側面と裏面が絶縁膜で被われて
    いることを特徴とする電子装置。
  13. 【請求項１３】 実装基板と、前記実装基板に裏面を介
    して固定されかつ主面に電極を有し前記電極を除く主面
    部分を絶縁膜で被ってなる半導体チップとを有し、前記
    半導体チップの電極は前記実装基板の配線の一部に電気
    的に接続されてなる電子装置であって、前記半導体チッ
    プはその側面または側面と裏面が絶縁膜で被われ、前記
    半導体チップの電極と前記実装基板の配線は前記配線か
    ら前記半導体チップの電極に至る間に被着形成された導
    電層で電気的に接続されていることを特徴とする電子装
    置。
  14. 【請求項１４】 実装基板と、主面に電極を有し前記電
    極を除く主面部分を絶縁膜で被ってなる半導体チップと
    を有し、前記半導体チップの電極は前記実装基板に設け
    た配線の一部に電気的に接続されてなる電子装置であっ
    て、前記半導体チップはその側面または側面と裏面が絶
    縁膜で被われ、前記配線は少なくとも半導体チップの一
    部で押し潰されて変形して半導体チップの電極に直接接
    続されていることを特徴とする電子装置。
JP2737997A 1997-02-12 1997-02-12 半導体チップ，半導体チップの製造方法，半導体装置，電子装置 Pending JPH10223626A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2737997A JPH10223626A (ja) 1997-02-12 1997-02-12 半導体チップ，半導体チップの製造方法，半導体装置，電子装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2737997A JPH10223626A (ja) 1997-02-12 1997-02-12 半導体チップ，半導体チップの製造方法，半導体装置，電子装置

Publications (1)

Publication Number Publication Date
JPH10223626A true JPH10223626A (ja) 1998-08-21

Family

ID=12219423

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2737997A Pending JPH10223626A (ja) 1997-02-12 1997-02-12 半導体チップ，半導体チップの製造方法，半導体装置，電子装置

Country Status (1)

Country Link
JP (1) JPH10223626A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2001061368A1 (fr) * 2000-02-18 2001-08-23 Oht Inc. Testeur et son support
US7033863B2 (en) 2003-01-09 2006-04-25 Sharp Kabushiki Kaisha Semiconductor device and manufacturing method for the same
JP2008066140A (ja) * 2006-09-07 2008-03-21 Sanyo Electric Co Ltd 磁気誘導作用で充電されるパック電池
JP2016042587A (ja) * 2015-10-29 2016-03-31 アピックヤマダ株式会社 ダミーフレーム、樹脂モールド評価方法、モールド金型の評価方法、およびモールド金型の製造方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2001061368A1 (fr) * 2000-02-18 2001-08-23 Oht Inc. Testeur et son support
US7033863B2 (en) 2003-01-09 2006-04-25 Sharp Kabushiki Kaisha Semiconductor device and manufacturing method for the same
JP2008066140A (ja) * 2006-09-07 2008-03-21 Sanyo Electric Co Ltd 磁気誘導作用で充電されるパック電池
JP2016042587A (ja) * 2015-10-29 2016-03-31 アピックヤマダ株式会社 ダミーフレーム、樹脂モールド評価方法、モールド金型の評価方法、およびモールド金型の製造方法

Similar Documents

Publication Publication Date Title
US7312521B2 (en) Semiconductor device with holding member
JP3142723B2 (ja) 半導体装置及びその製造方法
JP3420057B2 (ja) 樹脂封止型半導体装置
US7485490B2 (en) Method of forming a stacked semiconductor package
US5567981A (en) Bonding pad structure having an interposed rigid layer
JP3186941B2 (ja) 半導体チップおよびマルチチップ半導体モジュール
US20080093708A1 (en) Semiconductor device and manufacturing method thereof
US8685834B2 (en) Fabrication method of package structure with simplified encapsulation structure and simplified wiring
US7884453B2 (en) Semiconductor device and manufacturing method thereof
US20120217657A1 (en) Multi-chip module package
US6475897B1 (en) Semiconductor device and method of forming semiconductor device
US20090174061A1 (en) Semiconductor Device
JP2000243887A (ja) 半導体装置とその製造方法
EP1478021B1 (en) Semiconductor device and manufacturing method thereof
US6528343B1 (en) Semiconductor device its manufacturing method and electronic device
JPH10223626A (ja) 半導体チップ，半導体チップの製造方法，半導体装置，電子装置
JPH08153747A (ja) 半導体チップおよびそれを用いた半導体装置
JPH09252003A (ja) バンプの形成方法及びバンプを有する半導体装置の製造方法
JPH10335366A (ja) 半導体装置
JP4148593B2 (ja) 半導体装置の製造方法
JP3325410B2 (ja) 半導体装置の製造方法
JP4805362B2 (ja) 半導体装置の製造方法
JPS62196839A (ja) ハイブリツド型半導体装置
JP3577451B2 (ja) 半導体ウエハおよび半導体装置
JP2002299548A (ja) 積層型半導体装置およびその製造方法