JP3325410B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP3325410B2 JP3325410B2 JP29523194A JP29523194A JP3325410B2 JP 3325410 B2 JP3325410 B2 JP 3325410B2 JP 29523194 A JP29523194 A JP 29523194A JP 29523194 A JP29523194 A JP 29523194A JP 3325410 B2 JP3325410 B2 JP 3325410B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit board
- resin
- chip
- wiring
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/93—Batch processes
- H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
- H01L2224/92—Specific sequence of method steps
- H01L2224/921—Connecting a surface with connectors of different types
- H01L2224/9212—Sequential connecting processes
- H01L2224/92122—Sequential connecting processes the first connecting process involving a bump connector
- H01L2224/92125—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01005—Boron [B]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Wire Bonding (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、半導体装置およびその
製造方法に係り、特に片面樹脂封止型パッケージ構造を
有する半導体装置およびチップ封止用樹脂層の形成方法
に関する。
製造方法に係り、特に片面樹脂封止型パッケージ構造を
有する半導体装置およびチップ封止用樹脂層の形成方法
に関する。
【０００２】
【従来の技術】例えば集積回路カード、ゲーム用マスク
ＲＯＭカード、小型携帯電話器などに使用される半導体
装置は、パッケージの小型化・薄型化に対する要求が特
に強い。このような要求に応じるべく、ベア状態の半導
体チップ（ベア・チップ）の実装技術が発展しており、
チップ・オン・ボード（ＣＯＢ）実装、フリップチップ
実装などが知られている。
ＲＯＭカード、小型携帯電話器などに使用される半導体
装置は、パッケージの小型化・薄型化に対する要求が特
に強い。このような要求に応じるべく、ベア状態の半導
体チップ（ベア・チップ）の実装技術が発展しており、
チップ・オン・ボード（ＣＯＢ）実装、フリップチップ
実装などが知られている。
【０００３】上記フリップチップ実装は、ベア・チップ
の素子形成面の金属バンプ電極を配線基板上の一主面に
形成されている電極パッドに押し付けて接続（フリップ
チップボンディング）するものである。これは、ワイヤ
ーボンディングを必要とするＣＯＢ実装よりも実装密度
が優れているが、基板の熱膨脹などに起因する応力が基
板・チップの接続部に加わって接続の信頼性を損なうと
いう問題がある。
の素子形成面の金属バンプ電極を配線基板上の一主面に
形成されている電極パッドに押し付けて接続（フリップ
チップボンディング）するものである。これは、ワイヤ
ーボンディングを必要とするＣＯＢ実装よりも実装密度
が優れているが、基板の熱膨脹などに起因する応力が基
板・チップの接続部に加わって接続の信頼性を損なうと
いう問題がある。
【０００４】上記フリップチップ実装の改良例として、
ベア・チップと基板との間に樹脂を介在させて基板・チ
ップ相互を機械的に固定した片面樹脂封止型パッケージ
構造が例えば特公平２−７１８０号などにより知られて
いる。
ベア・チップと基板との間に樹脂を介在させて基板・チ
ップ相互を機械的に固定した片面樹脂封止型パッケージ
構造が例えば特公平２−７１８０号などにより知られて
いる。
【０００５】さらに、上記片面樹脂封止型パッケージ構
造の改良例およびその製造方法として、本願出願人の出
願に係る特願平６−３２２９６号、特願平６−５０７５
７号、特願平６−６０４９３号などにより種々の提案が
なされている。
造の改良例およびその製造方法として、本願出願人の出
願に係る特願平６−３２２９６号、特願平６−５０７５
７号、特願平６−６０４９３号などにより種々の提案が
なされている。
【０００６】図７は、上記提案に係る特願平６−５０７
５７号に開示されている片面樹脂封止型パッケージ構造
の一例を示している。このパッケージ構造は、一主面に
被接続部（例えば接続パッド１ｂ）を含む配線１ａを有
する配線基板１と、上記基板の一主面にフェースダウン
型に実装された半導体チップ２と、上記チップと配線基
板との間に充填された樹脂層５と、前記基板の他の主面
側に導出・露出され、前記チップに電気的に接続された
外部接続用端子４とを具備する。なお、図７中、２ａは
バンプ電極、３はスルーホール配線である。
５７号に開示されている片面樹脂封止型パッケージ構造
の一例を示している。このパッケージ構造は、一主面に
被接続部（例えば接続パッド１ｂ）を含む配線１ａを有
する配線基板１と、上記基板の一主面にフェースダウン
型に実装された半導体チップ２と、上記チップと配線基
板との間に充填された樹脂層５と、前記基板の他の主面
側に導出・露出され、前記チップに電気的に接続された
外部接続用端子４とを具備する。なお、図７中、２ａは
バンプ電極、３はスルーホール配線である。
【０００７】図８は、前記提案に係る特願平６−６０４
９３号に開示されている片面樹脂封止型パッケージ構造
の一例を示している。このパッケージ構造は、図７のパ
ッケージ構造の改良例であり、前記基板１の一主面に対
してほぼ同一平面（平面性が±１０μｍ程度）を成すよ
うに前記配線１ａを埋め込み形成している。なお、図８
において、図７中と同一部分には同一符号を付してい
る。
９３号に開示されている片面樹脂封止型パッケージ構造
の一例を示している。このパッケージ構造は、図７のパ
ッケージ構造の改良例であり、前記基板１の一主面に対
してほぼ同一平面（平面性が±１０μｍ程度）を成すよ
うに前記配線１ａを埋め込み形成している。なお、図８
において、図７中と同一部分には同一符号を付してい
る。
【０００８】このパッケージ構造によれば、チップ・基
板間に対して毛細管現象を利用して樹脂を流し込む際、
チップ・基板間の平坦性がよく、樹脂が容易に流れ込む
ので、ボイドのない緻密な樹脂層を形成でき、チップ・
基板間固定の信頼性を高めることができる。
板間に対して毛細管現象を利用して樹脂を流し込む際、
チップ・基板間の平坦性がよく、樹脂が容易に流れ込む
ので、ボイドのない緻密な樹脂層を形成でき、チップ・
基板間固定の信頼性を高めることができる。
【０００９】なお、図７、図８中の樹脂層５の形成に際
しては、図９に示すように、樹脂供給装置（ディスペン
サ）のノズル（ニードル）７１から樹脂５ａを基板１上
の一辺部に供給し、いわゆる毛細管現象を利用してチッ
プ・基板間に樹脂を流し込んで充填した後に硬化させ
る。なお、チップ２の露出している上面は、緻密、堅牢
な素材（例えばシリコン）からなり、樹脂封止を行わな
くても信頼性上の問題は少ない。
しては、図９に示すように、樹脂供給装置（ディスペン
サ）のノズル（ニードル）７１から樹脂５ａを基板１上
の一辺部に供給し、いわゆる毛細管現象を利用してチッ
プ・基板間に樹脂を流し込んで充填した後に硬化させ
る。なお、チップ２の露出している上面は、緻密、堅牢
な素材（例えばシリコン）からなり、樹脂封止を行わな
くても信頼性上の問題は少ない。
【００１０】また、上記したような提案に係るパッケー
ジ構造を有する半導体装置は、樹脂封止後に温度ストレ
スおよび／または電界ストレスを印加するためのバーン
インテストを実施し得るので、樹脂封止を行わないフリ
ップチップ実装よりも優れている。
ジ構造を有する半導体装置は、樹脂封止後に温度ストレ
スおよび／または電界ストレスを印加するためのバーン
インテストを実施し得るので、樹脂封止を行わないフリ
ップチップ実装よりも優れている。
【００１１】ところで、前記したような樹脂充填方法で
は、図９に示すように、基板上の樹脂供給側の一辺部に
おけるはみ出し量Ｓ２は、チップ・基板間の容積を基準
にして樹脂供給量が２倍の場合に最大０．８３ｍｍ、３
倍の場合に最大１．１５ｍｍ、４倍の場合に最大２．１
２ｍｍであった。
は、図９に示すように、基板上の樹脂供給側の一辺部に
おけるはみ出し量Ｓ２は、チップ・基板間の容積を基準
にして樹脂供給量が２倍の場合に最大０．８３ｍｍ、３
倍の場合に最大１．１５ｍｍ、４倍の場合に最大２．１
２ｍｍであった。
【００１２】また、樹脂供給側とは反対側の一辺部にお
いては、樹脂のはみ出し量Ｓ１は樹脂の物性でほぼ決ま
るが、樹脂供給側の一辺部においては、チップに触れな
いようにニードル７１を接近させて樹脂を供給するの
で、樹脂のはみ出し量Ｓ２はニードルのサイズ（現在使
用している標準型のものは外径０．８２ｍｍ、１．２５
ｍｍなど）より大きくなる。
いては、樹脂のはみ出し量Ｓ１は樹脂の物性でほぼ決ま
るが、樹脂供給側の一辺部においては、チップに触れな
いようにニードル７１を接近させて樹脂を供給するの
で、樹脂のはみ出し量Ｓ２はニードルのサイズ（現在使
用している標準型のものは外径０．８２ｍｍ、１．２５
ｍｍなど）より大きくなる。
【００１３】また、前記したような樹脂充填方法では、
チップ外縁・基板外縁間の距離（樹脂の供給スペース）
Ｓ３を小さくしようとする場合、ニードル７１の外径に
より制約され、ニードルの外径を小さくしようとする
と、樹脂を基板上のチップ側方部に正常に供給すること
が困難になる。つまり、ニードルから吐き出した樹脂が
チップ上面に乗り上げたり基板端面から垂れ下がったり
してパッケージの仕上がり寸法のばらつきや外観上の不
具合が生じるおそれがあるので、現在使用しているニー
ドルをそのまま使用することは不可能になる。また、ニ
ードルの外径を小さくしようとすると、現在使用してい
るニードル内径（０．６〜０．７ｍｍ）も小さくする必
要があるので、粘度の高い樹脂を使用する場合にニード
ルから吐き出そうとする樹脂の目詰まりが生じ、ニード
ルからの吐き出しが困難になるという問題がある。
チップ外縁・基板外縁間の距離（樹脂の供給スペース）
Ｓ３を小さくしようとする場合、ニードル７１の外径に
より制約され、ニードルの外径を小さくしようとする
と、樹脂を基板上のチップ側方部に正常に供給すること
が困難になる。つまり、ニードルから吐き出した樹脂が
チップ上面に乗り上げたり基板端面から垂れ下がったり
してパッケージの仕上がり寸法のばらつきや外観上の不
具合が生じるおそれがあるので、現在使用しているニー
ドルをそのまま使用することは不可能になる。また、ニ
ードルの外径を小さくしようとすると、現在使用してい
るニードル内径（０．６〜０．７ｍｍ）も小さくする必
要があるので、粘度の高い樹脂を使用する場合にニード
ルから吐き出そうとする樹脂の目詰まりが生じ、ニード
ルからの吐き出しが困難になるという問題がある。
【００１４】この対策として、前記樹脂の供給スペース
よりニードルの径を小さく実現することが可能な場合に
ニードルの径を小さくすると、樹脂の一回の吐き出し量
（供給量）が少なくなり、チップ・基板間を充填するの
に必要な量の樹脂を確保するためにディスペンサからの
吐き出し回数を増やす必要が生じ、その制御が困難にな
るという問題がある。
よりニードルの径を小さく実現することが可能な場合に
ニードルの径を小さくすると、樹脂の一回の吐き出し量
（供給量）が少なくなり、チップ・基板間を充填するの
に必要な量の樹脂を確保するためにディスペンサからの
吐き出し回数を増やす必要が生じ、その制御が困難にな
るという問題がある。
【００１５】一方、片面樹脂封止型パッケージ構造の一
層の小型化が要求され、チップとチップサイズに近い基
板とをフリップチップボンディングした後の状態で基板
の各辺部においてチップ外縁・基板外縁間の距離Ｓ３を
例えば１ｍｍ〜０．５ｍｍ以下にすることが要求されて
きているが、前記したような樹脂充填方法では、上記要
求に対応しきれない。
層の小型化が要求され、チップとチップサイズに近い基
板とをフリップチップボンディングした後の状態で基板
の各辺部においてチップ外縁・基板外縁間の距離Ｓ３を
例えば１ｍｍ〜０．５ｍｍ以下にすることが要求されて
きているが、前記したような樹脂充填方法では、上記要
求に対応しきれない。
【００１６】
【発明が解決しようとする課題】上記したように従来の
提案に係る片面樹脂封止型パッケージ構造を有する半導
体装置を製造する際のチップ・基板間に対する樹脂充填
方法は、チップ外縁・基板外縁間の距離が微小になる
と、パッケージの仕上がり寸法のばらつきや外観上の不
具合が生じるおそれがあるという問題があった。
提案に係る片面樹脂封止型パッケージ構造を有する半導
体装置を製造する際のチップ・基板間に対する樹脂充填
方法は、チップ外縁・基板外縁間の距離が微小になる
と、パッケージの仕上がり寸法のばらつきや外観上の不
具合が生じるおそれがあるという問題があった。
【００１７】本発明は上記の問題点を解決すべくなされ
たもので、チップ外縁・基板外縁間の距離が微小の片面
樹脂封止型パッケージ構造を有する半導体装置を低いコ
スト、高い信頼性で実現でき、片面樹脂封止型パッケー
ジ構造の一層の小型化を図り得る半導体装置の製造方法
を提供することを目的とする。
たもので、チップ外縁・基板外縁間の距離が微小の片面
樹脂封止型パッケージ構造を有する半導体装置を低いコ
スト、高い信頼性で実現でき、片面樹脂封止型パッケー
ジ構造の一層の小型化を図り得る半導体装置の製造方法
を提供することを目的とする。
【００１８】
【課題を解決するための手段】本発明に係る第１の半導
体装置の製造方法は、被接続部を含む配線を一主面に有
すると共に上記被接続部に電気的に接続されている外部
接続用端子を他主面に導出・露出させた配線基板領域が
複数個連なった回路基板を形成する工程と、それぞれ上
記各配線基板の被接続部に対応する電極端子部を有する
複数個の半導体チップを上記電極端子部と前記被接続部
とが固定接続された状態で上記各配線基板領域上に実装
する工程と、この後、前記回路基板上における前記半導
体チップと配線基板領域との間に封止用樹脂を充填する
工程と、上記充填した封止用樹脂を硬化させる工程と、
この後、上記回路基板を前記各配線基板領域毎に分割す
る工程とを具備することを特徴とする。
体装置の製造方法は、被接続部を含む配線を一主面に有
すると共に上記被接続部に電気的に接続されている外部
接続用端子を他主面に導出・露出させた配線基板領域が
複数個連なった回路基板を形成する工程と、それぞれ上
記各配線基板の被接続部に対応する電極端子部を有する
複数個の半導体チップを上記電極端子部と前記被接続部
とが固定接続された状態で上記各配線基板領域上に実装
する工程と、この後、前記回路基板上における前記半導
体チップと配線基板領域との間に封止用樹脂を充填する
工程と、上記充填した封止用樹脂を硬化させる工程と、
この後、上記回路基板を前記各配線基板領域毎に分割す
る工程とを具備することを特徴とする。
【００１９】本発明に係る第２の半導体装置の製造方法
は、被接続部を含む配線を一主面に有すると共に上記被
接続部に電気的に接続されている外部接続用端子を他主
面に導出・露出させた配線基板領域およびこれに連なる
補助基板領域を有する回路基板を形成する工程と、上記
配線基板領域の被接続部に対応する電極端子部を有する
半導体チップを形成する工程と、上記配線基板領域の被
接続部に前記半導体チップの電極端子部の位置が対向す
るように配置し、上記被接続部と電極端子部とを固定接
続する工程と、この後、前記回路基板上における前記半
導体チップと配線基板領域との間に封止用樹脂を充填す
る工程と、上記充填した封止用樹脂を硬化させる工程
と、この後、上記回路基板から前記配線基板領域を切り
離す工程とを具備することを特徴とする。
は、被接続部を含む配線を一主面に有すると共に上記被
接続部に電気的に接続されている外部接続用端子を他主
面に導出・露出させた配線基板領域およびこれに連なる
補助基板領域を有する回路基板を形成する工程と、上記
配線基板領域の被接続部に対応する電極端子部を有する
半導体チップを形成する工程と、上記配線基板領域の被
接続部に前記半導体チップの電極端子部の位置が対向す
るように配置し、上記被接続部と電極端子部とを固定接
続する工程と、この後、前記回路基板上における前記半
導体チップと配線基板領域との間に封止用樹脂を充填す
る工程と、上記充填した封止用樹脂を硬化させる工程
と、この後、上記回路基板から前記配線基板領域を切り
離す工程とを具備することを特徴とする。
【００２０】
【作用】第１の半導体装置の製造方法は、配線基板領域
が複数個連なった回路基板を形成し、上記複数個の配線
基板領域に対してそれぞれ半導体チップを固定接続す
る。この後、回路基板上におけるチップ・基板間に封止
用樹脂を充填して硬化させた後、回路基板を各配線基板
領域毎に分割することにより、片面樹脂封止型パッケー
ジ構造を有する半導体装置を形成することが可能にな
る。
が複数個連なった回路基板を形成し、上記複数個の配線
基板領域に対してそれぞれ半導体チップを固定接続す
る。この後、回路基板上におけるチップ・基板間に封止
用樹脂を充填して硬化させた後、回路基板を各配線基板
領域毎に分割することにより、片面樹脂封止型パッケー
ジ構造を有する半導体装置を形成することが可能にな
る。
【００２１】この際、上記封止用樹脂を供給する工程に
おいて、回路基板上の各チップ間の領域はチップ外縁・
配線基板領域外縁間の距離の２倍あるので、支障なく樹
脂を供給できる。
おいて、回路基板上の各チップ間の領域はチップ外縁・
配線基板領域外縁間の距離の２倍あるので、支障なく樹
脂を供給できる。
【００２２】換言すれば、回路基板から切り離された後
のチップ外縁・基板外縁間の距離が微小であることが要
求される場合でも、例えば従来と同様のディスペンサと
使用樹脂の性質に見合った口径を有するニードルを使用
でき、ニードルから吐き出した樹脂がチップ上面に乗り
上げたり基板端面から垂れ下がったりしてパッケージの
仕上がり寸法のばらつきや外観上の不具合が生じるおそ
れがなくなる。また、樹脂の供給を１回行うことによ
り、同時に複数個のチップを樹脂封止できるので、工程
時間の短縮、コストダウンが可能になる。
のチップ外縁・基板外縁間の距離が微小であることが要
求される場合でも、例えば従来と同様のディスペンサと
使用樹脂の性質に見合った口径を有するニードルを使用
でき、ニードルから吐き出した樹脂がチップ上面に乗り
上げたり基板端面から垂れ下がったりしてパッケージの
仕上がり寸法のばらつきや外観上の不具合が生じるおそ
れがなくなる。また、樹脂の供給を１回行うことによ
り、同時に複数個のチップを樹脂封止できるので、工程
時間の短縮、コストダウンが可能になる。
【００２３】従って、チップ外縁・基板外縁間の距離が
１ｍｍ〜０．５ｍｍ以下の片面樹脂封止型パッケージ構
造を有する半導体装置を製造する場合でも、製造上の歩
留り、信頼性を向上させ、コストダウンを図ることが可
能になる。
１ｍｍ〜０．５ｍｍ以下の片面樹脂封止型パッケージ構
造を有する半導体装置を製造する場合でも、製造上の歩
留り、信頼性を向上させ、コストダウンを図ることが可
能になる。
【００２４】また、第２の半導体装置の製造方法は、配
線基板領域と補助基板領域とが連なった回路基板を形成
し、上記配線基板領域に対して半導体チップを固定接続
する。この後、回路基板上におけるチップ・基板間に封
止用樹脂を充填して硬化させた後、回路基板から配線基
板領域を切り離すことにより、片面樹脂封止型パッケー
ジ構造を有する半導体装置を形成することが可能にな
る。
線基板領域と補助基板領域とが連なった回路基板を形成
し、上記配線基板領域に対して半導体チップを固定接続
する。この後、回路基板上におけるチップ・基板間に封
止用樹脂を充填して硬化させた後、回路基板から配線基
板領域を切り離すことにより、片面樹脂封止型パッケー
ジ構造を有する半導体装置を形成することが可能にな
る。
【００２５】この際、上記封止用樹脂を供給する工程に
おいて、補助基板領域から樹脂を供給すれば、チップを
配線基板と同じサイズにまで小さくしても封止用樹脂を
充填できるので、パッケージサイズを一層小型化するこ
とができる。
おいて、補助基板領域から樹脂を供給すれば、チップを
配線基板と同じサイズにまで小さくしても封止用樹脂を
充填できるので、パッケージサイズを一層小型化するこ
とができる。
【００２６】
【実施例】以下、図面を参照して本発明の実施例を詳細
に説明する。図１（ａ）、（ｂ）は、本発明の第１実施
例に係る片面樹脂封止型パッケージ構造を有する半導体
装置の製造工程の一例を示す断面図、平面図である。
に説明する。図１（ａ）、（ｂ）は、本発明の第１実施
例に係る片面樹脂封止型パッケージ構造を有する半導体
装置の製造工程の一例を示す断面図、平面図である。
【００２７】まず、回路基板１０と複数個の半導体チッ
プ２とを別個に用意する。回路基板１０として、配線基
板領域１が複数個（例えば縦横２個づつで計４個）連な
ったものを形成する。上記各配線基板領域１は、その一
主面に被接続部１ｂを含む配線１ａを有し、上記被接続
部１ｂから例えばスルーホール配線３を介して他の主面
側に導出・露出され、格子状に配列された外部接続用端
子４（上記被接続部に電気的に接続されている）を具備
する。
プ２とを別個に用意する。回路基板１０として、配線基
板領域１が複数個（例えば縦横２個づつで計４個）連な
ったものを形成する。上記各配線基板領域１は、その一
主面に被接続部１ｂを含む配線１ａを有し、上記被接続
部１ｂから例えばスルーホール配線３を介して他の主面
側に導出・露出され、格子状に配列された外部接続用端
子４（上記被接続部に電気的に接続されている）を具備
する。
【００２８】なお、本例では、上記配線基板領域１の配
線１ａおよび外部接続用端子４が絶縁基材面から少し
（例えば３５μｍ程度）突出している。また、上記回路
基板１０のサイズは、例えば縦４０ｍｍ、横２０ｍｍ、
厚さ０．２ｍｍであり、各配線基板領域１のサイズは、
本例では縦２０ｍｍ、横１０ｍｍである。
線１ａおよび外部接続用端子４が絶縁基材面から少し
（例えば３５μｍ程度）突出している。また、上記回路
基板１０のサイズは、例えば縦４０ｍｍ、横２０ｍｍ、
厚さ０．２ｍｍであり、各配線基板領域１のサイズは、
本例では縦２０ｍｍ、横１０ｍｍである。
【００２９】前記配線基板領域１の一主面に被接続部１
ｂを形成する際には、回路基板１０を例えば真空吸着機
構付きのスクリーン印刷機のステージ上に固定し、配線
基板領域１の一主面（配線形成面）上でチップの金属バ
ンプ電極２ａに対応する部分に平面型の接続パッド（例
えば直径１５０μｍ、高さ８０μｍ）１ｂを形成する。
この際、チップのバンプ電極２ａに対応する開口（例え
ば１５０μｍ×１５０μｍ）を有するメタルマスクを用
いて配線基板領域１の配線形成面上に導電性ペースト、
例えば銀ペースト（銀の粒径１μｍ、粘度１００ｐｓ）
をスクリーン印刷して前記接続パッド１ｂを形成する。
ｂを形成する際には、回路基板１０を例えば真空吸着機
構付きのスクリーン印刷機のステージ上に固定し、配線
基板領域１の一主面（配線形成面）上でチップの金属バ
ンプ電極２ａに対応する部分に平面型の接続パッド（例
えば直径１５０μｍ、高さ８０μｍ）１ｂを形成する。
この際、チップのバンプ電極２ａに対応する開口（例え
ば１５０μｍ×１５０μｍ）を有するメタルマスクを用
いて配線基板領域１の配線形成面上に導電性ペースト、
例えば銀ペースト（銀の粒径１μｍ、粘度１００ｐｓ）
をスクリーン印刷して前記接続パッド１ｂを形成する。
【００３０】一方、各チップ２は、通常の製造工程によ
り形成されたものであり、その素子形成面の外部接続用
パッド部上に導電性物質、例えば金属からなるバンプ電
極（例えば直径１００μｍ、高さ３０μｍ）２ａが形成
されている。上記バンプ電極２ａは、例えば電気メッキ
法により形成された金バンプあるいはボールボンディン
グ法により形成された金のボールバンプである。なお、
上記チップ２のサイズは、例えば縦１５ｍｍ、横５ｍ
ｍ、厚さ０．２５ｍｍである。
り形成されたものであり、その素子形成面の外部接続用
パッド部上に導電性物質、例えば金属からなるバンプ電
極（例えば直径１００μｍ、高さ３０μｍ）２ａが形成
されている。上記バンプ電極２ａは、例えば電気メッキ
法により形成された金バンプあるいはボールボンディン
グ法により形成された金のボールバンプである。なお、
上記チップ２のサイズは、例えば縦１５ｍｍ、横５ｍ
ｍ、厚さ０．２５ｍｍである。
【００３１】次に、チップ２を真空吸着し得る機構を有
するボンディング装置および回路基板１０を水平にステ
ップ移動させ得る機構を有する回路基板駆動装置を用い
て、各配線基板領域１に対してそれぞれチップ２をフェ
ースダウン型に実装するためにフリップチップボンディ
ングを行う。
するボンディング装置および回路基板１０を水平にステ
ップ移動させ得る機構を有する回路基板駆動装置を用い
て、各配線基板領域１に対してそれぞれチップ２をフェ
ースダウン型に実装するためにフリップチップボンディ
ングを行う。
【００３２】この場合、各配線基板領域１に対してそれ
ぞれ対応するチップ２を例えば順次対向させ、それぞれ
配線基板領域１の被接続部１ｂに対してチップ２の対応
するバンプ電極２ａが対向するように配置し、ボンディ
ングヘッドを押し下げることにより接続パッド１ｂにバ
ンプ電極２ａの少なくとも先端部を埋め込むように圧入
して両者を固定させ、この状態で前記接続パッド１ｂ用
の銀ペーストを熱硬化させることにより両者を接合す
る。
ぞれ対応するチップ２を例えば順次対向させ、それぞれ
配線基板領域１の被接続部１ｂに対してチップ２の対応
するバンプ電極２ａが対向するように配置し、ボンディ
ングヘッドを押し下げることにより接続パッド１ｂにバ
ンプ電極２ａの少なくとも先端部を埋め込むように圧入
して両者を固定させ、この状態で前記接続パッド１ｂ用
の銀ペーストを熱硬化させることにより両者を接合す
る。
【００３３】この後、チップ２と基板１０との間に封止
用樹脂を充填した後、樹脂を例えば熱により硬化させる
ことにより樹脂層５を形成する。上記チップ・基板間に
充填させた樹脂を硬化させる際、チップ・基板に荷重を
加えてチップのバンプ電極と基板の接続パッドとの位置
ずれを防ぎながら樹脂を硬化させることが望ましい。
用樹脂を充填した後、樹脂を例えば熱により硬化させる
ことにより樹脂層５を形成する。上記チップ・基板間に
充填させた樹脂を硬化させる際、チップ・基板に荷重を
加えてチップのバンプ電極と基板の接続パッドとの位置
ずれを防ぎながら樹脂を硬化させることが望ましい。
【００３４】この後、例えばダイサーにより回路基板１
０を各配線基板領域相互の境界線１１に沿って切断し、
各配線基板領域１毎に分割することにより、片面樹脂封
止型パッケージ構造を有する半導体装置がほぼ同時に４
個得られる。
０を各配線基板領域相互の境界線１１に沿って切断し、
各配線基板領域１毎に分割することにより、片面樹脂封
止型パッケージ構造を有する半導体装置がほぼ同時に４
個得られる。
【００３５】図２は、上記工程を経て形成された片面樹
脂封止型パッケージ構造を有する半導体装置の一例の断
面図である。この半導体装置は、一主面に被接続部１ｂ
を含む配線１ａを有する配線基板１と、上記被接続部１
ｂに電気的に接続された状態で上記基板の一主面にフェ
ースダウン型に実装された半導体チップ２と、上記チッ
プと基板との間に樹脂が充填されて硬化された樹脂層５
と、前記基板の他の主面側に導出・露出され、前記被接
続部１ｂに電気的に接続された外部接続用端子４とを具
備する。本例では、上記配線基板１の各辺におけるチッ
プ外縁・基板外縁間の距離は２．５ｍｍである。
脂封止型パッケージ構造を有する半導体装置の一例の断
面図である。この半導体装置は、一主面に被接続部１ｂ
を含む配線１ａを有する配線基板１と、上記被接続部１
ｂに電気的に接続された状態で上記基板の一主面にフェ
ースダウン型に実装された半導体チップ２と、上記チッ
プと基板との間に樹脂が充填されて硬化された樹脂層５
と、前記基板の他の主面側に導出・露出され、前記被接
続部１ｂに電気的に接続された外部接続用端子４とを具
備する。本例では、上記配線基板１の各辺におけるチッ
プ外縁・基板外縁間の距離は２．５ｍｍである。
【００３６】上記半導体装置は、チップと基板とを固定
するための樹脂層５が、チップ・基板間に充填されると
共にチップの外周側面部を覆うように形成されている。
従って、チップと基板とが機械的に強固に固定されてお
り、熱などによる内部応力の他に機械的応力などからも
保護されるので、チップが外部の環境や衝撃などの影響
を受け難くなり、半導体装置の信頼性が向上する。
するための樹脂層５が、チップ・基板間に充填されると
共にチップの外周側面部を覆うように形成されている。
従って、チップと基板とが機械的に強固に固定されてお
り、熱などによる内部応力の他に機械的応力などからも
保護されるので、チップが外部の環境や衝撃などの影響
を受け難くなり、半導体装置の信頼性が向上する。
【００３７】なお、前記樹脂層５を形成する方法とし
て、チップをボンディングした状態の回路基板１０をワ
ーク上に載置し、従来と同様のディスペンサあるいは他
の方法を用いて、回路基板１０上の２個のチップ間の領
域（例えば１２）に樹脂をほぼ一定量供給する。この場
合、樹脂がチップ・基板間の開口部に付着するように供
給することが望ましい。これにより、樹脂の毛細管現象
が始まり、チップ・基板（本例では３０〜４０μｍ）間
における樹脂の毛細管現象によりチップ・基板間（本例
では３０〜４０μｍ）にほぼ均等に樹脂が充填されると
共にチップの外周側面部にも回り込む。この結果、チッ
プと基板との間に充填されるだけでなく、チップの外周
側面の一部を覆う樹脂層５が得られる。
て、チップをボンディングした状態の回路基板１０をワ
ーク上に載置し、従来と同様のディスペンサあるいは他
の方法を用いて、回路基板１０上の２個のチップ間の領
域（例えば１２）に樹脂をほぼ一定量供給する。この場
合、樹脂がチップ・基板間の開口部に付着するように供
給することが望ましい。これにより、樹脂の毛細管現象
が始まり、チップ・基板（本例では３０〜４０μｍ）間
における樹脂の毛細管現象によりチップ・基板間（本例
では３０〜４０μｍ）にほぼ均等に樹脂が充填されると
共にチップの外周側面部にも回り込む。この結果、チッ
プと基板との間に充填されるだけでなく、チップの外周
側面の一部を覆う樹脂層５が得られる。
【００３８】上記樹脂供給工程においては、樹脂が適度
の流動性などを呈する条件に設定し、あるいは、粘度が
低いエポキシ樹脂とか液状の樹脂を使用する。また、前
記毛細管現象を促進するために、樹脂充填部に例えば６
０℃〜８０℃程度の温度を加えるようにすれば、樹脂の
粘度が低下し、樹脂の流し込み速度が向上する。また、
樹脂としては、樹脂層５として形成された状態でチップ
・基板の材質の違い（ヤング率、熱膨脹率など）から生
じる内部応力によりチップ・基板相互の接続部が劣化す
ることを緩和する性質を持ち、かつ、チップ・基板間へ
の充填時にチップ・基板間へ入り込める径（例えば２５
μｍ以下）のフィラーを含むものを選択することが望ま
しい。
の流動性などを呈する条件に設定し、あるいは、粘度が
低いエポキシ樹脂とか液状の樹脂を使用する。また、前
記毛細管現象を促進するために、樹脂充填部に例えば６
０℃〜８０℃程度の温度を加えるようにすれば、樹脂の
粘度が低下し、樹脂の流し込み速度が向上する。また、
樹脂としては、樹脂層５として形成された状態でチップ
・基板の材質の違い（ヤング率、熱膨脹率など）から生
じる内部応力によりチップ・基板相互の接続部が劣化す
ることを緩和する性質を持ち、かつ、チップ・基板間へ
の充填時にチップ・基板間へ入り込める径（例えば２５
μｍ以下）のフィラーを含むものを選択することが望ま
しい。
【００３９】なお、上記各工程は、既存の半導体装置用
の自動組立装置および新規に制作される専用装置を用い
て自動的に実施される。即ち、上記実施例の方法におい
ては、配線基板領域が複数個連なった回路基板を形成
し、各配線基板領域に対してそれぞれチップを固定接続
する。この後、回路基板上におけるチップ・基板間に封
止用樹脂を充填して硬化させた後、回路基板を各配線基
板領域毎に分割することにより、片面樹脂封止型パッケ
ージ構造を有する半導体装置を形成することが可能にな
る。
の自動組立装置および新規に制作される専用装置を用い
て自動的に実施される。即ち、上記実施例の方法におい
ては、配線基板領域が複数個連なった回路基板を形成
し、各配線基板領域に対してそれぞれチップを固定接続
する。この後、回路基板上におけるチップ・基板間に封
止用樹脂を充填して硬化させた後、回路基板を各配線基
板領域毎に分割することにより、片面樹脂封止型パッケ
ージ構造を有する半導体装置を形成することが可能にな
る。
【００４０】この際、上記封止用樹脂を供給する工程に
おいて、回路基板上の各チップ間の領域はチップ外縁・
配線基板領域外縁間の距離の２倍あるので、支障なく樹
脂を供給できる。換言すれば、回路基板から切り離され
た後のチップ外縁・基板外縁間の距離が微小（例えば１
ｍｍ〜０．５ｍｍ以下）であることが要求される場合で
も、例えば従来と同様のディスペンサと使用樹脂の性質
に見合った口径を有するニードルを使用でき、ニードル
から吐き出した樹脂がチップ上面に乗り上げたり基板端
面から垂れ下がったりしてパッケージの仕上がり寸法の
ばらつきや外観上の不具合が生じるおそれがなくなる。
また、樹脂の供給を１回行うことにより、同時に４個の
チップを樹脂封止できるので、工程時間の短縮、コスト
ダウンが可能になる。
おいて、回路基板上の各チップ間の領域はチップ外縁・
配線基板領域外縁間の距離の２倍あるので、支障なく樹
脂を供給できる。換言すれば、回路基板から切り離され
た後のチップ外縁・基板外縁間の距離が微小（例えば１
ｍｍ〜０．５ｍｍ以下）であることが要求される場合で
も、例えば従来と同様のディスペンサと使用樹脂の性質
に見合った口径を有するニードルを使用でき、ニードル
から吐き出した樹脂がチップ上面に乗り上げたり基板端
面から垂れ下がったりしてパッケージの仕上がり寸法の
ばらつきや外観上の不具合が生じるおそれがなくなる。
また、樹脂の供給を１回行うことにより、同時に４個の
チップを樹脂封止できるので、工程時間の短縮、コスト
ダウンが可能になる。
【００４１】従って、上記実施例の方法によれば、チッ
プ外縁・基板外縁間の距離が微小の片面樹脂封止型パッ
ケージ構造を有する半導体装置を製造する場合でも、製
造上の歩留り、信頼性を向上させ、コストダウンを図る
ことが可能になる。
プ外縁・基板外縁間の距離が微小の片面樹脂封止型パッ
ケージ構造を有する半導体装置を製造する場合でも、製
造上の歩留り、信頼性を向上させ、コストダウンを図る
ことが可能になる。
【００４２】なお、回路基板１０の各辺部上に樹脂を供
給するように変更する場合には、ワークを回転させたり
樹脂供給用の例えばニードルを移動させたりしてニード
ルと基板の各辺部とを順次対向させて樹脂を各辺の端部
上にそれぞれ例えば一文字状にそれぞれほぼ一定量だけ
順次供給してもよいが、基板の各辺部に対応した開口部
を有するニードルを使用し、上記開口部を基板の各辺部
に対向させて樹脂を同時に供給するようにしてもよい。
給するように変更する場合には、ワークを回転させたり
樹脂供給用の例えばニードルを移動させたりしてニード
ルと基板の各辺部とを順次対向させて樹脂を各辺の端部
上にそれぞれ例えば一文字状にそれぞれほぼ一定量だけ
順次供給してもよいが、基板の各辺部に対応した開口部
を有するニードルを使用し、上記開口部を基板の各辺部
に対向させて樹脂を同時に供給するようにしてもよい。
【００４３】また、回路基板として、その外周縁端部に
ベタ型配線パターンを形成したものを用意すれば、前記
フリップチップボンディングを行う際に、前記ベタ型配
線パターンによる補強的な作用により、回路基板の割れ
や反りなどの発生が抑制され、完成品の歩留りが良くな
り、完成品をメモリカードなどに組み込んだ場合に耐ノ
イズ性も良好になる。また、前記バンプ電極を、チップ
側ではなく基板側に形成してもよい。
ベタ型配線パターンを形成したものを用意すれば、前記
フリップチップボンディングを行う際に、前記ベタ型配
線パターンによる補強的な作用により、回路基板の割れ
や反りなどの発生が抑制され、完成品の歩留りが良くな
り、完成品をメモリカードなどに組み込んだ場合に耐ノ
イズ性も良好になる。また、前記バンプ電極を、チップ
側ではなく基板側に形成してもよい。
【００４４】なお、上記実施例では、回路基板１０とし
て、４個の配線基板領域１が縦横２個づつ連なったもの
を形成したが、図３（ａ）に示すように２個の配線基板
領域１が連なった回路基板１０ａ、図３（ｂ）に示すよ
うに１６個の配線基板領域１が縦横４個づつ連なった回
路基板１０ｂ、図３（ｃ）あるいは図３（ｄ）に示すよ
うに３個の配線基板領域１が凸字状に連なった四角形あ
るいは凸字形状の回路基板１０ｃ、１０ｄなどを形成し
て各配線基板領域にチップをボンディングしてもよい。
て、４個の配線基板領域１が縦横２個づつ連なったもの
を形成したが、図３（ａ）に示すように２個の配線基板
領域１が連なった回路基板１０ａ、図３（ｂ）に示すよ
うに１６個の配線基板領域１が縦横４個づつ連なった回
路基板１０ｂ、図３（ｃ）あるいは図３（ｄ）に示すよ
うに３個の配線基板領域１が凸字状に連なった四角形あ
るいは凸字形状の回路基板１０ｃ、１０ｄなどを形成し
て各配線基板領域にチップをボンディングしてもよい。
【００４５】図４（ａ）、（ｂ）は、本発明の第２実施
例に係る片面樹脂封止型パッケージ構造を有する半導体
装置の製造工程の一例を示す断面図、平面図である。こ
の第２実施例は、前記第１実施例と比べて、回路基板２
０として、前記したような配線基板領域１を１個有する
と共にこの領域の例えば一辺部に連なる補助基板領域２
１を有するものを形成した点が異なり、その他は前記第
１実施例と同様である。即ち、上記配線基板領域１の被
接続部にチップ２の電極端子部の位置が対向するように
配置して上記被接続部と電極端子部とを固定接続した
後、例えば境界線１１を含む領域１２に樹脂を供給して
チップ・基板間に封止用樹脂を充填して硬化させた後、
回路基板から配線基板領域をダイサーにより切り離す。
例に係る片面樹脂封止型パッケージ構造を有する半導体
装置の製造工程の一例を示す断面図、平面図である。こ
の第２実施例は、前記第１実施例と比べて、回路基板２
０として、前記したような配線基板領域１を１個有する
と共にこの領域の例えば一辺部に連なる補助基板領域２
１を有するものを形成した点が異なり、その他は前記第
１実施例と同様である。即ち、上記配線基板領域１の被
接続部にチップ２の電極端子部の位置が対向するように
配置して上記被接続部と電極端子部とを固定接続した
後、例えば境界線１１を含む領域１２に樹脂を供給して
チップ・基板間に封止用樹脂を充填して硬化させた後、
回路基板から配線基板領域をダイサーにより切り離す。
【００４６】このような第２実施例によれば、第１実施
例とほぼ同様の効果が得られるだけでなく、チップを配
線基板と同じサイズにまで小さくしても補助基板領域２
１上に封止用樹脂を供給して充填できるので、パッケー
ジサイズを一層小型化することができる。
例とほぼ同様の効果が得られるだけでなく、チップを配
線基板と同じサイズにまで小さくしても補助基板領域２
１上に封止用樹脂を供給して充填できるので、パッケー
ジサイズを一層小型化することができる。
【００４７】なお、上記回路基板２０は、配線基板領域
の一辺部に限らず、図５（ａ）に示すように配線基板領
域１の直交する二辺部にＬ字形に補助基板領域２１が連
なっている回路基板２０ａ、図５（ｂ）に示すように配
線基板領域１の各辺部に補助基板領域２１が連なってい
る回路基板２０ｂ、図５（ｃ）に示すように配線基板領
域１の一辺部の一部に補助基板領域２１が連なっている
回路基板２０ｃ、図５（ｄ）に示すように配線基板領域
の周辺の任意の一部（例えば角部）に補助基板領域２１
が連なっている回路基板２０ｄなどでもよい。
の一辺部に限らず、図５（ａ）に示すように配線基板領
域１の直交する二辺部にＬ字形に補助基板領域２１が連
なっている回路基板２０ａ、図５（ｂ）に示すように配
線基板領域１の各辺部に補助基板領域２１が連なってい
る回路基板２０ｂ、図５（ｃ）に示すように配線基板領
域１の一辺部の一部に補助基板領域２１が連なっている
回路基板２０ｃ、図５（ｄ）に示すように配線基板領域
の周辺の任意の一部（例えば角部）に補助基板領域２１
が連なっている回路基板２０ｄなどでもよい。
【００４８】また、上記各実施例ではダイサーにより回
路基板を切断したが、例えば図６（ａ）乃至（ｃ）に示
すように、回路基板（代表的に１０で示す）の切断領域
（配線基板領域相互の境界線１１あるいは配線基板領域
と補助基板領域との境界線１１）に沿って回路基板の片
面あるいは両面に切り込み２２を形成しておくことによ
り、樹脂封止後に回路基板を切り込み２２に沿って折る
ことにより分離するようにしてもよい。
路基板を切断したが、例えば図６（ａ）乃至（ｃ）に示
すように、回路基板（代表的に１０で示す）の切断領域
（配線基板領域相互の境界線１１あるいは配線基板領域
と補助基板領域との境界線１１）に沿って回路基板の片
面あるいは両面に切り込み２２を形成しておくことによ
り、樹脂封止後に回路基板を切り込み２２に沿って折る
ことにより分離するようにしてもよい。
【００４９】また、上記各実施例において、基板および
チップは、外形が長方形のものに限らず、正方形のもの
を用いてもよい。また、基板は、アルミナ系、窒化アル
ミ系のものに限らず、ガラス・エポキシ系のものなどを
用いてもよい。また、基板は、図７に示したように、配
線および外部接続用端子が基板から突出する状態で形成
されているものに限らず、図８に示したように、配線お
よび外部接続用端子が基板に対してほぼ同一平面を成す
ように埋め込まれているもの（例えばアルミナ系の絶縁
基材に対してグリーンシート法により形成されたものと
か、樹脂系の絶縁基材に対してプリプレグ法により形成
されたもの）を用いてもよい。また、基板は、ブライン
ドビアホールを介して上下面が電気的に接続されている
ものや多層構造のものを用いてもよい。
チップは、外形が長方形のものに限らず、正方形のもの
を用いてもよい。また、基板は、アルミナ系、窒化アル
ミ系のものに限らず、ガラス・エポキシ系のものなどを
用いてもよい。また、基板は、図７に示したように、配
線および外部接続用端子が基板から突出する状態で形成
されているものに限らず、図８に示したように、配線お
よび外部接続用端子が基板に対してほぼ同一平面を成す
ように埋め込まれているもの（例えばアルミナ系の絶縁
基材に対してグリーンシート法により形成されたものと
か、樹脂系の絶縁基材に対してプリプレグ法により形成
されたもの）を用いてもよい。また、基板は、ブライン
ドビアホールを介して上下面が電気的に接続されている
ものや多層構造のものを用いてもよい。
【００５０】また、チップを基板上にフリップチップボ
ンディングする際、前記実施例のように接続パッドにバ
ンプ電極の少なくとも先端部を埋め込むように圧入する
方法に限らず、前記特願平６−５０７５７号に詳細に記
載されているように、例えば金の接続パッドと金のバン
プ電極との間で固相拡散を起こさせて接合させるように
してもよい。
ンディングする際、前記実施例のように接続パッドにバ
ンプ電極の少なくとも先端部を埋め込むように圧入する
方法に限らず、前記特願平６−５０７５７号に詳細に記
載されているように、例えば金の接続パッドと金のバン
プ電極との間で固相拡散を起こさせて接合させるように
してもよい。
【００５１】
【発明の効果】上述したように本発明の半導体装置によ
れば、チップ外縁・基板外縁間の距離が微小の片面樹脂
封止型パッケージ構造を有する半導体装置を低いコス
ト、高い信頼性で実現でき、片面樹脂封止型パッケージ
構造の一層の小型化を図り得る半導体装置の製造方法を
提供することができる。
れば、チップ外縁・基板外縁間の距離が微小の片面樹脂
封止型パッケージ構造を有する半導体装置を低いコス
ト、高い信頼性で実現でき、片面樹脂封止型パッケージ
構造の一層の小型化を図り得る半導体装置の製造方法を
提供することができる。
【図１】本発明の半導体装置の製造方法の第１実施例に
係る工程の一部を示す断面図および平面図。
係る工程の一部を示す断面図および平面図。
【図２】図１の工程を経て形成された半導体装置を示す
断面図。
断面図。
【図３】図１中の回路基板の複数の変形例を示す平面
図。
図。
【図４】本発明の半導体装置の製造方法の第２実施例に
係る工程の一部を示す断面図および平面図。
係る工程の一部を示す断面図および平面図。
【図５】図４中の回路基板の複数の変形例を示す平面
図。
図。
【図６】図１中および図４中の回路基板の切断領域の一
変形例を示す断面図。
変形例を示す断面図。
【図７】先願に係る片面樹脂封止型パッケージ構造の一
例を示す断面図。
例を示す断面図。
【図８】他の先願に係る片面樹脂封止型パッケージ構造
の一例を示す断面図。
の一例を示す断面図。
【図９】図７および図８中の樹脂層の形成工程を示す
図。
図。
１…配線基板領域、１ａ…配線、１ｂ…被接続部（接続
パッド）、２…半導体チップ、２ａ…バンプ電極、３…
スルーホール配線、４…外部接続用端子、５…樹脂層、
Ｓ３…チップ外縁・基板外縁間の距離、１０、１０ａ〜
１０ｄ、２０、２０ａ〜２０ｄ…回路基板、１１…境界
線、１２…チップ間領域（樹脂供給部）、２１…補助基
板領域、２２…切り込み。
パッド）、２…半導体チップ、２ａ…バンプ電極、３…
スルーホール配線、４…外部接続用端子、５…樹脂層、
Ｓ３…チップ外縁・基板外縁間の距離、１０、１０ａ〜
１０ｄ、２０、２０ａ〜２０ｄ…回路基板、１１…境界
線、１２…チップ間領域（樹脂供給部）、２１…補助基
板領域、２２…切り込み。
フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 21/56 H01L 21/60 311 H01L 23/12 501 H01L 23/28 - 23/30
Claims (5)
- 【請求項１】 被接続部を含む配線を一主面に有すると
共に上記被接続部に電気的に接続されている外部接続用
端子を他主面に導出・露出させた配線基板領域が複数個
連なった回路基板を形成する工程と、それぞれ上記各配
線基板領域の被接続部に対応する電極端子部を有する複
数個の半導体チップを、上記電極端子部と前記被接続部
とが固定接続された状態で上記各配線基板領域上に実装
する工程と、この後、前記回路基板上における前記半導
体チップと配線基板領域との間に封止用樹脂を充填する
工程と、上記充填した封止用樹脂を硬化させる工程と、
この後、上記回路基板を前記各配線基板領域毎に分割す
る工程とを具備することを特徴とする半導体装置の製造
方法。 - 【請求項２】 請求項１記載の半導体装置の製造方法に
おいて、前記回路基板は、前記各配線基板領域の境界線
に沿って回路基板の片面あるいは両面に切り込みが形成
されていることを特徴とする半導体装置の製造方法。 - 【請求項３】 被接続部を含む配線を一主面に有すると
共に上記被接続部に電気的に接続されている外部接続用
端子を他主面に導出・露出させた配線基板領域およびこ
れに連なる補助基板領域を有する回路基板を形成する工
程と、上記配線基板領域の被接続部に対応する電極端子
部を有する半導体チップの電極端子部の位置が上記配線
基板領域の被接続部に対向するように配置し、上記被接
続部と電極端子部とを固定接続する工程と、この後、前
記回路基板上における前記半導体チップと配線基板領域
との間に封止用樹脂を充填する工程と、上記充填した封
止用樹脂を硬化させる工程と、この後、上記回路基板か
ら前記配線基板領域を切り離す工程とを具備することを
特徴とする半導体装置の製造方法。 - 【請求項４】 請求項３記載の半導体装置の製造方法に
おいて、前記回路基板は、前記配線基板領域の一辺部ま
たは各辺部に連なるように前記補助基板領域が形成され
ていることを特徴とする半導体装置の製造方法。 - 【請求項５】 請求項３記載の半導体装置の製造方法に
おいて、前記回路基板は、前記配線基板領域と補助基板
領域との境界線に沿って回路基板の片面あるいは両面に
切り込みが形成されていることを特徴とする半導体装置
の製造方法。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29523194A JP3325410B2 (ja) | 1994-11-29 | 1994-11-29 | 半導体装置の製造方法 |
| US08/575,046 US5677246A (en) | 1994-11-29 | 1995-11-28 | Method of manufacturing semiconductor devices |
| KR1019950044662A KR0184371B1 (ko) | 1994-11-29 | 1995-11-29 | 반도체장치의 제조방법 |
| EP95118803A EP0715348A3 (en) | 1994-11-29 | 1995-11-29 | Method of manufacturing semiconductor devices |
| TW084113365A TW289851B (ja) | 1994-11-29 | 1995-12-14 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29523194A JP3325410B2 (ja) | 1994-11-29 | 1994-11-29 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08153739A JPH08153739A (ja) | 1996-06-11 |
| JP3325410B2 true JP3325410B2 (ja) | 2002-09-17 |
Family
ID=17817914
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP29523194A Expired - Fee Related JP3325410B2 (ja) | 1994-11-29 | 1994-11-29 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3325410B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007335898A (ja) * | 2007-09-03 | 2007-12-27 | Athlete Fa Kk | ニードル位置補正方法およびポッティング装置 |
| JP5884301B2 (ja) * | 2011-06-01 | 2016-03-15 | 住友ベークライト株式会社 | 半導体装置 |
-
1994
- 1994-11-29 JP JP29523194A patent/JP3325410B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH08153739A (ja) | 1996-06-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3546131B2 (ja) | 半導体チップパッケージ | |
| US5677575A (en) | Semiconductor package having semiconductor chip mounted on board in face-down relation | |
| JP2570628B2 (ja) | 半導体パッケージおよびその製造方法 | |
| TWI277187B (en) | Semiconductor device and manufacturing method for the same | |
| JP3383398B2 (ja) | 半導体パッケージ | |
| KR0184371B1 (ko) | 반도체장치의 제조방법 | |
| JP3683996B2 (ja) | 半導体装置およびその製造方法 | |
| JP2005026680A (ja) | 積層型ボールグリッドアレイパッケージ及びその製造方法 | |
| KR20050119414A (ko) | 에지 패드형 반도체 칩의 스택 패키지 및 그 제조방법 | |
| JPH08153830A (ja) | 半導体装置およびその製造方法 | |
| JPH11260851A (ja) | 半導体装置及び該半導体装置の製造方法 | |
| JP2003007902A (ja) | 電子部品の実装基板及び実装構造 | |
| JPH10233463A (ja) | 半導体装置およびその製造方法 | |
| JP3277083B2 (ja) | 半導体チップおよびそれを用いた半導体装置 | |
| JP3325410B2 (ja) | 半導体装置の製造方法 | |
| US6844618B2 (en) | Microelectronic package with reduced underfill and methods for forming such packages | |
| JP3061014B2 (ja) | 半導体装置及びその製造方法 | |
| JP3272889B2 (ja) | 半導体装置の製造方法 | |
| JP3246826B2 (ja) | 半導体パッケージ | |
| JPH08153738A (ja) | 半導体装置の製造方法 | |
| KR100660900B1 (ko) | 폴드형 칩 스택 패키지 및 그 패키지의 형성방법 | |
| JPH03257854A (ja) | 半導体装置 | |
| JPH08153820A (ja) | 半導体装置およびその製造方法 | |
| JPH10223626A (ja) | 半導体チップ，半導体チップの製造方法，半導体装置，電子装置 | |
| JP3912888B2 (ja) | パッケージ型半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080705 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090705 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090705 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100705 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110705 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120705 Year of fee payment: 10 |
|
| LAPS | Cancellation because of no payment of annual fees |