KR0184371B1 - 반도체장치의 제조방법 - Google Patents

반도체장치의 제조방법 Download PDF

Info

Publication number
KR0184371B1
KR0184371B1 KR1019950044662A KR19950044662A KR0184371B1 KR 0184371 B1 KR0184371 B1 KR 0184371B1 KR 1019950044662 A KR1019950044662 A KR 1019950044662A KR 19950044662 A KR19950044662 A KR 19950044662A KR 0184371 B1 KR0184371 B1 KR 0184371B1
Authority
KR
South Korea
Prior art keywords
resin
substrate
wiring board
chip
board
Prior art date
Application number
KR1019950044662A
Other languages
English (en)
Other versions
KR960019690A (ko
Inventor
히데아키 마에타
가츠히코 오야마
유미코 오시마
다카히토 나카자와
히로시 이와사키
Original Assignee
사토 후미오
가부시키가이샤 도시바
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP29523394A external-priority patent/JP3272889B2/ja
Priority claimed from JP29523194A external-priority patent/JP3325410B2/ja
Priority claimed from JP6295230A external-priority patent/JPH08153738A/ja
Application filed by 사토 후미오, 가부시키가이샤 도시바 filed Critical 사토 후미오
Publication of KR960019690A publication Critical patent/KR960019690A/ko
Application granted granted Critical
Publication of KR0184371B1 publication Critical patent/KR0184371B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/741—Apparatus for manufacturing means for bonding, e.g. connectors
    • H01L24/743—Apparatus for manufacturing layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/831—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
    • H01L2224/83102—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus using surface energy, e.g. capillary forces
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92122—Sequential connecting processes the first connecting process involving a bump connector
    • H01L2224/92125—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92222—Sequential connecting processes the first connecting process involving a bump connector
    • H01L2224/92225—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0106—Neodymium [Nd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

한쪽면 수지밀봉형 패키지구조를 갖춘 반도체장치를 제조하는 방법에 있어서, 배선기판(1)의 피접속부(1b)를 포함한 배선(1a)을 갖춘 한 쪽 주면에 반도체칩(2)을 페이스다운형으로 실장한 후, 칩과 기판의 사이에 밀봉용 수지(5a)를 충전할 때, 수지유입용의 보조판(11)을 사용하고, 그 단부를 기판의 한단면 또는 기판의 한쪽 주면상의 칩의 적어도 한변의 근방부에 마주 접속시키는 공정과, 보조판의 단부를 기판에 마주 접속시킬때 또는 마주 접속시킨 후에 보조판과 기판의 한쪽 주면이 소정각도를 이루도록 보조판을 경사지게 하는 공정과, 이후 보조판의 상면에 수지를 공급하고, 수지를 보조판의 상면에 흘림으로써 칩과 기판간의 개구부에 고급하는 공정을 구비하고 있다. 이와 같은 공정에 의하면, 칩·기판간에 수지를 충전할 때, 칩외연과 기판외연간의 거리가 미소한 경우에도 패키지의 완성치수의 오차나 외관상의 부접합의 발생을 방지한다.

Description

반도체장치의 제조방법(A METHOD FOR MANUFACTORING OF A SEMICONDUCTOR DEVICE)
제1a도 및 제1b도는 각각 본 발명의 반도체장치의 제조방법의 한 실시예에 따른 한쪽면 수지밀봉형 패키지구조를 갖춘 반도체장치의 제조공정, 특히 수지밀봉공정의 일례를 계략적으로 나타낸 사시도 및 단면도.
제2a도 및 제2b도는 각각 제1a도 및 제1b도의 수지를 보조판에 공급한 여러 예를 나타낸 측면도.
제3a도 및 제3b도는 각각 제1a도 및 제1b도의 수지밀봉공정을 거쳐 형성된 반도체장치의 일례를 나타낸 사시도 및 단면도.
제4도는 제1a도 및 제1b도의 보조판의 일례를 나타낸 사시도.
제5a도 및 제5b도는 각각 제1a도 및 제1b도의 보조판이 다른 예를 나타낸 정면도.
제6a도 및 제6b도는 각각 제1a도 및 제1b도의 보조판의 또 다른 예를 나타낸 정면도.
제7a도 및 제7b도는 본 발명의 반도체장치의 제조방법의 다른 실시예에 따른 한쪽면 수지밀봉형 패키지구조를 갖춘 반도체장치의 제조공정, 특히 수지밀봉공정의 일례의 일부를 계략적으로 나타낸 도면.
제8도는 제7b도의 공정의 변형예를 나타낸 도면.
제9도는 제7a도의 공정의 변형예를 나타낸 도면.
제10a도 및 제10b도는 각각 본 발명의 반도체장치의 제조방법의 또 다른 실시예에 따른 공정의 일부를 나타낸 단면도 및 평면도.
제11도는 제10a도 및 제10b도의 공정을 거쳐 형성된 반도체장치를 나타낸 단면도.
제12a도, b도, c도, d도는 각각 제10a도 및 제10b도의 회로기판의 여러 변형예를 나타낸 평면도.
제13a도 및 제13b도는 각각 본 발명의 반도체장치 제조방법의 또 다른 실시예에 따른 공정의 일부를 나타낸 단면도 및 평면도.
제14a도, b도, c도, d도는 각각 제13a도 및 제13b도의 회로기판의 여러 변형예를 나타낸 평면도.
제15a도, b도, c도는 각각 제10a도 및 제10b도 및 제13a도 및 제13b도내의 회로기판의 절단영역의 한 변형예를 나타낸 도면.
제16도는 선출원에 따른 한쪽면 수지밀봉형 패키지구조의 일례를 나타낸 단면도.
제17도는 다른 선출원에 따른 한쪽면 수지밀봉형 패키지구조의 일례를 나타낸 단면도.
제18도는 제16도 및 제17도의 수지층의 형성공정을 나타낸 도면이다.
[산업상의 이용분야]
본 발명은 반도체장치 및 그 제조방법에 관한 것으로, 특히 한쪽면 수지밀봉형 패키지구조를 갖춘 반도체장치 및 칩밀봉용 수지층의 형성방법에 관한 것이다.
예컨대, 집적회로 카드, 게임용 마스크ROM 카드, 소형 휴대전화기 등에 사용되는 반도체장치는 패키지의 소형화·박형화에 대한 요구가 특히 강하다. 이와 같은 요구에 부응할 수 있고, 베어(bare)상태의 반도체칩(베어칩(bare chip))의 실장기술이 발전하고 있고, 칩·온·보드(COB)실장, 플립칩(flip chip)실장 등이 알려져 있다.
상기 플립칩실장은 베어칩의 소자형성면의 금속범프전극을 배선기판상의 한쪽 주면에 형성되어 있는 전극패드에 붙여서 접속하는(플립칩본딩) 것이다. 이것은, 와이어본딩을 필요로 하는 COB실장보다도 실장밀도가 우수하지만, 기판의 열팽창 등에 기인한 응력이 기판·칩의 접속부에 가해져 파괴할 가능성이 있기 때문에 접속의 신뢰성을 손상하는 문제가 있다.
상기 플립칩실장의 개량예로서, 베어·칩과 기판과의 사이에 수지를 개재시켜 기판·칩 서로를 기계적으로 고정한 한쪽면 수지밀봉형 패키지구조가 예컨대 특허출원 평2-7180호 등에 의해 알려져 있다.
더욱이, 상기 한쪽면 수지밀봉형 패키지구조의 개량예 및 그 제조방법으로서, 본 출원인의 출원에 따른 특허출원 평6-32296호, 특허출원 평6-50757호, 특허출원 평6-60493호 등에 의해 여러 가지의 제안이 되어 있다.
제16도는 상기 제안에 따른 특허출원 평6-50757호에 개시되어 있는 한쪽면 수지밀봉형 패키지구조의 일례를 나타내고 있다.
이 패키지구조는 한쪽 주면에 피접속부(예컨대, 접속패트(1b))를 포함한 배선(1a)을 갖춘 배선기판(1)과, 상기 기판의 한쪽 주면에 페이스다운(face down)형으로 실장된 반도체칩(2)과, 상기 칩과 배선기판과의 사이에 충전된 수지층(5)과, 상기 기판의 다른쪽 주면측으로 도출,노출되어 상기 칩에 전기적으로 접속된 외부접속용 단자(4)를 구비한다. 또한, 제16도에 있어서 2a는 범프전극, 3은 배선기판(1)에 형성된 스루홀배선(3)에 의해 외부접속용 단자(4)에 접속되어 있다.
제17도는 상기 제안에 따른 특허출원 평6-60493호에 나타나 있는 한쪽면 수지밀봉형 패키지구조의 일례를 나타내고 있다.
이 패키지구조는 제16도의 패키지구조의 개량예로서, 상기 기판(1)의 한쪽 주면에 대하여 거의 동일평면(단차가 ±10㎛정도 이내)을 이루도록 상기 배선(1a)을 매립형성하고 있다. 또한, 제17도에 있어서는 제16도와 동일부분에는 동일부호를 붙인다.
이 패키지구조에 의하면, 칩·기판간에 대하여 모세관현상을 이용하여 수지를 유입할 때, 칩과 기판간의 평탄성이 좋고, 수지가 용이하게 유입되기 때문에 보이드가 없는 정밀한 수지층을 형성할 수 있으며, 칩과 기판간 고정의 신뢰성을 높이는 것이 가능하게 된다.
또한, 제16도 및 제17도의 수지층(5)을 형성할 때는, 제18도에 나타난 바와 같이 수지공급장치(디스펜서(dispenser))의 노즐(니들) (71)로부터 수지(5a)를 기판상의 한쪽 변부에 공급하고, 이른바 모세관형상을 이용한 칩·기판간에 수지를 유입해서 충전한 후에 경화시킨다. 또한, 칩(2)의 노출되어 있는 상면은 칩자체가 치밀, 견고한 소재(예컨대, 실리콘)로 이루어지기 때문에, 수지 밀봉을 행하지 않아도 신뢰성상의 문제점은 적다.
또, 상기와 같은 제안에 따른 패키지구조를 갖춘 반도체장치는 수지밀봉후에 온도강도 및/또는 전계강도를 인가하기 위한 번인테스트를 실시할 수 있기 때문에, 수지밀봉을 행하지 않고 플립칩실장보다도 우수하게 된다. 여기서, 상기와 같은 수지충전방법에서는 제18도에 나타낸 바와 같이 기판상의 수지공급측의 한변부와는 반대측의 한변부에는 삐져나온 수지(그 외면형상을 필렛(fillet)이라 칭한다)의 삐져나온 폭(약, 0.25mm) (S1)보다도 기판상에, 수지공급측의 한변부에서의 수지의 삐져나온 폭(S2)쪽이 훨씬 크다. 때문에, 수지공급측의 한변부에서는 삐져나온 폭(S2)은 칩·기판간의 용적을 기준으로 하여 수지공급량이 2배인 경우에 최대 0.83mm, 3배인 경우에 최대 1.15mm, 4배인 경우에 최대 2.12mm이다.
또한, 수지공급측의 한변부와는 반대측의 한변부에 있어서는 수지의 삐져나온 폭(S1)은 수지의 물성에서 거의 결정되지만, 수지공급측의 한변부에 있어서는 칩에 닿지 않도록 니들(71)을 접근시켜 공급하기 때문에, 수지의 삐져나온 폭(S2)은 니들의 사이즈(현재 사용하고 있는 표준형의 것은 외경 0.82mm,1.25mm 등)에 의해 결정되고, 니들의 사이즈보다 크게 이루어진다.
또, 상기한 바와 같은 수지충전방법에서는 칩외연과 기판외연간의 거리(수지의 공급공간) (S3)를 작게되도록 하는 경우, 그것은 니들(71)의 외경에 의해 제약된다. 니들의 외경을 바꾸지 않고 S3를 작게하면, 수지를 기판상의 칩측쪽부에 정상적으로 공급하는 것이 곤란하게 된다. 결국, 니들로부터 토출된 수지가 칩상면에 올리거나 기판단면에서 내리게 하여 패키지의 완성치수의 오차나 외관상의 부적합이 생길 우려가 있다. 즉, 종래 사용하고 있는 니들의 외경을 바꾸지 않고 사용하는 것은 불가능하게 된다. 또, 니들의 외경을 작게한다면, 현재 사용하고 있는 니들내경(0.6~0.7mm)도 작게할 필요가 있기 때문에, 점도가 높은 수지를 사용하는 경우에 니들로부터 토출되려고 하는 수지의 막힘이 생겨서 니들로부터의 토출이 곤란하게 된다는 문제가 있다.
사용하는 수지의 점도가 별로 높지않은 경우에는 니들의 지름을 작게해도 니들로부터 토출되려고 하는 수지의 막힘이 생기지 않지만, 수지의 일회 토출량(공급량)이 작게되고, 칩·기판간을 충전하는데 필요한 양의 수지를 보호하기 위해 디스펜서로부터의 토출횟수를 증가할 필요가 생겨서 그 제어가 곤란하게 된다는 문제가 있다.
한편, 한쪽면 수지밀봉형 패키지구조의 소형화가 한층 더 요구될 수 있는 배경으로부터 칩과 칩사이즈에 가까운 기판을 플립칩본딩한 상태에서 기판의 각 변부에 있어서 칩외연과 기판외연간의 거리(S3)를 예컨대 1mm~0.5mm이하로 하는 것이 요구될 수 있지만, 상기와 같은 수지충전방법에서는 상기 요구에 대응하지 않는다.
상기와 같은 제안에 따른 한쪽면 수지밀봉형 패키지구조를 갖춘 반도체장치를 제조하기 위해 칩과 기판간에 대한 수지충전방법은 칩외연·기판외연간의 거리가 미소하게 되면, 패키지의 완성치수의 오차나 외관상의 부적합이 생길 우려가 있는 문제가 있다.
[발명의 요지]
본 발명은 상기 문제점을 해결하기 위해 이루어진 것으로, 한쪽면 수지밀봉형 패키지구조를 갖춘 반도체장치를 제조하기 위해 칩과 기판간에 대하여 수지를 충전할 때, 칩외연·기판외연간의 거리가 미소한 경우에도 패키지의 완성치수의 오차나 외관상의 부적합의 발생을 방지할 수 있고, 한쪽면 수지밀봉행 패키지구조의 소형화를 한층 더 도모할 수 있는 반도체장치의 제조방법을 제공하는 것을 목적으로 한다.
상기 목적을 달성하기 위한 본 발명의 반도체장치의 제조방법은, 한쪽 주면에 피접속부를 포함한 배선을 갖추고, 다른쪽 주면에 콘택트층에 의해 상기배선에 접속되어 있는 외부접속용 단자를 갖고 있는 배선기판의 피접속부와 이 피접속부에 대응하는 반도체칩의 전극단자부가 대항하도록 반도체칩을 배치하는 공정과, 상기 배선기판의 피접속부와 이 피접속부에 대응하는 반도체칩의 전극단자부를 접속하는 공정과, 상기 반도체칩과 배선기판과의 사이에 밀봉용 수지를 충전하는 공정과, 상기 충전한 밀봉용 수지를 경화시키는 공정을 구비하며, 상기 밀봉용 수지를 충전할 때 수지유입용의 보조판을 사용하고, 그 단부를 상기 배선기판의 한 단면에 또는 상기 배선기판의 한쪽 주면상의 상기 칩의 적어도 한변의 근방부에 마주 접속시키는 공정과, 상기 보조판의 단부를 배선기판에 마주 접속시킬 때 또는 마주 접속시킨 후에 상기 보조판과 상기 배선기판의 한쪽 주면이 소정각도를 이루도록 상기 보조판을 상기 배선기판의 상기 한쪽 주면을 항하여 경사지게 하는 공정과, 상기 보조판의 상면에 수지를 공급하고, 상기 수지를 상기 보조판의 상면에 흘림으로써 상기 칩과 상기 기판간의 개구부에 수지를 공급하는 공정 및, 상기 보조판을 상기 배선기판으로부터 떼어 놓는 공정을 구비하는 것을 특징으로 한다.
이 제조방법에 있어서는, 한쪽면 수지밀봉형 패키지구조를 갖춘 반도체장치를 제조하기 위해 칩과 배선기판간에 대하여 수지를 충전할 때 수지유입용의 보조판을 사용하고, 그 단부를 상기 배선기판의 한단면에 또는 상기 배선기판의 한쪽 주면상의 상기 칩의 적어도 한변의 근방부에 마주 접속시킨다. 마주 접속시킬 때 또는 마주 접속시킨 후에, 상기 보조판과 상기 배선기판의 상기 한쪽 주면이 소정각도를 이루도록 상기 보조판을 상기 배선기판의 상기 한쪽 주면을 향하여 경사지게 한다. 그 후, 상기 보조판의 상면에 수지를 공급하고, 상기 수지를 상기 보조판의 상면에 흘림으로써 상기 칩과 기판간의 개구부에 수지를 공급한다. 이로써, 칩과 기판사이에서의 수지의 모세관현상을 이용하여 칩과 기판간에 수지를 유입해 충전하는 것이 가능하게 된다.
이 때, 칩외연과 기판외연간의 거리가 미소한 경우에도, 칩과 기판간에 대하여 거의 일정량의 수지를 안정·확실하게 공급할 수 있고, 수지가 칩상면에 올리거나 수지가 기판단면에서 내리게 하는 것이 아니고, 패키지의 완성수치의 오차나 외관상의 부적합의 발생을 방지하는 것이 가능하게 된다.
상기 보조판에는 1개의 구멍을 개구하고, 이 구멍에 이어지도록 복수개의 홈을 보조판상에 형성해 두고, 상기 수지를 상기 보조판의 상면에 공급할 때 상기 보조판의 이면측에서 상기 1개의 구멍을 통하여 거의 일정량의 수지를 공급하고, 상기 구멍을 통하여 공급된 수지를 상기 복수개의 홈내부에 따라 흘리는 것이 좋다.
상기 복수개의 홈은 중앙부의 홈보다도 그 양측의 구멍쪽이 상기 배선기판을 향하여 수지가 흐르는 경로가 긴 형태로 형성하는 것이 좋다.
상기 보조판에는 복수개의 구멍을 개구해 두고, 상기 수지를 상기 보조판의 상면에 공급할 때, 상기 보조판의 이면측으로부터 상기 복수개의 구멍을 통하여 거의 일정량의 수지를 공급하는 것이 좋다.
상기 복수개의 구멍은 중앙부의 구멍보다도 그 양측의 구멍쪽이 상기 배선기판을 향하여 수지가 흐르는 경로가 길도록 위치 및 형상을 정하는 것이 좋다.
본 발명은, 또한 한쪽면 수지밀봉형 패키지구조를 갖춘 반도체장치를 제조하기 위해 칩과 기판간에 대하여 수지를 충전할 때, 칩외연·기판외연간의 거리가 미소한 경우에도 종래와 동일한 디스펜서와 사용수지의 성질에 맞는 구경을 갖춘 니들을 사용할 수 있고, 패키지의 완성치수의 오차나 외관상의 부적합의 발생을 니들의 구경에 관계없이 방지할 수 있고, 한쪽면 수지밀봉형 패키지 구조의 소형화를 한층 더 도모할 수 있는 반도체장치의 제조방법을 제공하는 것을 목적으로 한다.
이 목적을 달성하기 위한 본 발명의 반도체장치의 제조방법은, 한쪽 주면에 피접속부를 포함한 배선을 갖추고, 다른쪽 주면에 콘택트층에 의해 상기 배선에 접속되어 있는 외부접속용 단자를 갖춘 배선기판의 피접속부와 이 피접속부에 대응하는 반도체칩의 전극단자부가 대향하도록 반도체칩을 배선하는 공정과, 상기 배선기판의 피접속부와 이것에 대응하는 반도체칩의 전극단자부를 접속하는 공정과, 상기 반도체칩과 배선기판과의 사이에 밀봉용 수지를 충전하는 공정과, 상기 충전한 밀봉용 수지를 경화시키는 공정을 구비하고, 상기 밀봉용 수지를 충전할 때 수지공급보조용의 보조판을 사용하고, 그 상면이 상기 배선기판의 한쪽 주면에 거의 수평하게 되도록 상기 보조판의 단면을 상기 배선기판의 적어도 한단면에 밀착상태로 마주 접속시키는 공정과, 이후 상기 보조판,배선기판의 접속부를 포함한 면상에 수지를 공급함으로써 상기 수지를 상기칩과 기판간의 개구부에 공급하는 공정과, 상기 보조판을 상기 배선기판으로부터 떼어 놓는 공정을 구비하는 것을 특징으로 한다.
한쪽면 수지밀봉형 패키지구조를 갖춘 반도체장치를 제조하기 위해 칩과 기판사이에 대하여 수지를 충전할 때, 수지공급보조용의 보조판을 사용하고, 그 상면이 상기 배선기판의 한쪽 주면에 거의 수평하게 되도록 상기 보조판의 단면을 상기 배선기판의 적어도 한단면에 밀착상태로 마주 접속시킨다. 이후, 상기 보조판과 배선기판의 접속부를 포함한 면상에 수지를 공급함으로써 상기 수지를 상기 칩·기판간의 개구부에 공급한다. 이로써, 칩과 기판사이에서의 수지의 모세관현상을 이용하여 칩과 기판간에 수지를 유입해 충전하는 것이 가능하다. 상기 수지를 공급할 때, 수지가 상기 칩의 측면에 부착되도록 공급함으로써 수지의 모세관현상이 곧바로 시작하도록 하는 것이 바람직하다. 이 후, 상기 보조판을 상기 배선기판으로부터 떼어 놓는다.
이와 같은 방법에 의하면, 칩외연과 기판외연간의 거리가 미소한 경우에도 종래와 동일한 디스펜서와 사용수지의 성질에 맞는 구경을 갖춘 니들을 사용할 수 있고, 니들의 구경에 관계없이 칩·기판간에 대하여 거의 일정량의 수지를 공급할 수 있으며, 수지가 칩상면에 올리거나 수지가 기판단면에서 내리게 하는 것이 아니고, 패키지의 완성치수의 오차나 외관상의 부적합의 발생을 방지하는 것이 가능하게 된다.
상기 보조판과 배선기판의 접속부를 포함한 면상에 수지를 공급할 때, 상기 수지가 상기 칩의 측면에 부착되도록 공급하는 것이 바람직하다.
상기 보조판을 상기 배선기판으로부터 떠어 놓을 때, 상기 보조판 또는 상기 배선기판을 접속단면에 따라 수평방향 또는 수직방향으로 미끄러져 떼어 놓는 것이 바람직하다.
상기 보조판의 재료로서 상기 배선기판보다 탄력성이 있고, 상기 배선기판과의 밀착성이 좋으며, 상기 수지에 대한 소액성(疎液性)을 갖춘 것을 사용하는 것이 바람직하다.
상기 배선기판의 절연기재는 세라믹계 또는 수지계이고, 상기 보조판으로서 실리콘고무를 사용하는 것이 바람직하다.
본 발명은, 또한 칩외연과 기판외연간의 거리가 미소한 한쪽면 수지밀봉형 패키지구조를 갖춘 반도체장치를 낮은 비용, 높은 신뢰성으로 실현할 수 있고, 한쪽면 수지밀봉형 패키지구조의 소형화를 한층 더 도모할 수 있는 반도체장치의 제조방법을 제공하는 것을 목적으로 한다.
이 목적을 달성하기 위한 본 발명에 따른 제1반도체장치의 제조방법은, 피접속부를 포함한 배선을 한쪽 주면에 갖춤과 동시에 콘택트층에 의해 상기 피접속부에 전기적으로 접속되어 있는 외부접속용 단자를 다른쪽 주면에 갖춘 배선기판영역이 복수개 이어진 회로기판을 형성하는 공정과, 각각 상기 각 배선기판의 피접속부에 대응하는 전극단자부를 갖춘 복수개의 반도체칩을 상기 전극단자부와 상기 피접속부가 고정접속된 상태에서 상기 각 배선기판영역상에 실장하는 공정과, 이후 상기 회로기판상에서의 상기 반도체칩과 배선기판영역과의 사이에 밀봉용 수지를 충전하는 공정과, 상기 충전한 밀봉용 수지를 경화시키는 공정과, 이후 상기 회로기판을 상기 각 배선기판영역마다 분할하는 공정을 구비하는 것을 특징으로 한다.
상기 회로기판은, 상기 각 배선기판영역의 경계선에 따라 회로기판의 단면 또는 양쪽면에 홈이 형성되어 있는 것이 바람직하다.
이 목적을 달성하기 위한 본 발명에 따른 제2반도체장치의 제조방법은, 피접속부를 포함한 배선을 한쪽 주면에 갖춤과 동시에 콘택트층에 의해 상기 피접속부에 전기적으로 접속되어 있는 외부접속용 단자를 다른쪽 주면에 갖춘 배선기판영역 및 이것에 이어진 보조기판영역을 갖춘 회로기판을 형성하는 공정과, 상기 배선기판영역의 피접속부에 대응하는 전극단자부를 갖춘 반도체칩을 형성하는 공정과, 상기 배선기판영역의 피접속부에 상기 반도체칩의 전극단자부의 위치가 대향하도록 배치하고, 상기 피접속부와 전극단자부를 고정접속하는 공정과, 이후 상기 회로기판상에서의 상기 반도체칩과 배선기판영역과의 사이에 밀봉용 수지를 충전하는 공정과, 상기 충전한 밀봉용 수지를 경화시키는 공정과, 이후 상기 회로기판으로부터 상기 배선기판영역을 잘려나가게 하는 공정을 구비한 것을 특징으로 한다.
상기 회로기판은 상기 배선기판영역의 한변부 또는 각 변부에 이어지도록 상기 보조기판영역이 형성되어 있는 것이 바람직하다.
상기 회로기판은 상기 배선기판영역과 보조기판영역과의 경계선에 따라 회로기판의 한쪽면 또는 양면에 홈이 형성되어 있는 것이 바람직하다.
상기 제1반도체장치의 제조방법은 배선기판영역이 복수개 이어진 회로기판을 형성하고, 상기 복수개의 배선기판영역에 대하여 각각 반도체칩을 고정접속한다. 이 후, 회로기판상에서의 칩과 기판간에 밀봉용 수지를 충전하여 경화시킨 후, 회로기판을 각 배선기판영역마다 분할함으로써 한쪽면 수지밀봉형 패키지구조를 갖춘 반도체장치를 형성하는 것이 가능하게 된다.
이 때, 상기 밀봉용 수지를 공급하는 공정에 있어서, 회로기판상의 각 칩 간의 영역은 칩외연과 배선기판영역 외연간의 거리의 2배이기 때문에, 지장없이 수지를 공급할 수 있다.
바꿔말하면, 회로기판으로부터 잘려나간 후의 칩외연과 기판외연간의 거리가 미소한 것이 요구되는 경우에도 예컨대 종래와 동일한 디프팬서와 사용수지의 성질에 맞는 구경을 갖춘 니들을 사용할 수 있고, 니들로부터 토출된 수지가 칩상면에 올리거나 기판단면에서 내리게 하여 패키지의 완성치수의 오차나 외관상의 부적합이 생길 우려가 없게 된다. 또한, 수지의 공급을 1회 행함으로써 동시에 복수개의 칩을 수지밀봉할 수 있기 때문에, 공정시간의 단축 및 비용절감이 가능하게 된다.
따라서, 칩외연·기판외연간의 거리가 1mm~0.5mm이하의 한쪽면 수지밀봉형 패키지구조를 갖춘 반도체장치를 제조하는 경우에도 제도상의 수율과 신뢰성을 향상시키며, 비용절감을 도모하는 것이 가능하다.
또한, 상기 제2반도체장치의 제조방법은 배선기판영역과 보조기판영역이 이어진 회로기판을 형성하고, 상기 배선기판영역에 대하여 반도체칩을 고정접속한다. 이 후, 회로기판상에서의 칩과 기판사이에 밀봉용 수지를 충전하여 경화시킨 후, 회로기판으로부터 배선기판영역을 잘려나가게 함으로써 한쪽면 수지밀봉형 패키지구조를 갖춘 반도체장치를 형성하는 것이 가능하게 된다.
이 때, 상기 밀봉용 수지를 공급하는 공정에 있어서, 보조기판영역으로부터 수지를 공급하면, 칩을 배선기판과 동일한 사이즈로까지 적어도 밀봉용 수지를 충전할 수 있기 때문에 패키지사이즈를 한층 더 소형화할 수 있다.
[실시예]
이하, 도면을 참조하여 본 발명의 실시예를 상세히 설명한다.
제1도(a), 제1도(b), 및 제2도(a), 제2도(b)는 본 발명의 한 실시예에 따른 한쪽면 수지밀봉형 패키지구조를 나타낸 반도체장치의 제조공정, 특히 수지밀봉공정의 일례를 계략적으로 나타내고 있다.
제3도(a) 및 제3도(b)는 완성후의 반도체장치의 일례를 나타낸 사시도 및 단면도이다.
이 반도체장치는 한쪽 주면에 피접속부(1b)를 포함한 배선(1a)을 갖춘 배선기판(1)과, 상기 기판의 한쪽 주면에 페이스다운형으로 실장된 반도체칩(2)과, 상기 칩과 기판과의 사이에 수지가 충전되어 경화시킨 수지층(5)과, 상기기판의 다른쪽 주면측에 도출,노출되고, 상기 칩에 전기적으로 접속된 외부접속용 단자(4)를 구비한다. 외부접속용 단자(4)는 배선기판(1) 내의 스루홀배선(3)에 의해 배선(1a)에 접속되어 있다.
다음에, 배선기판(1)과 베어칩(2)을 본딩할 때까지의 공정의 일부를 간단히 설명한다.
베어칩(2)으로서 소자형성면상에 도전성물질 예컨대 금속으로 된 범프전극(예컨대, 직경 100㎛, 높이 30㎛)(2a)이 형성되어 있는 것을 준비한다. 상기 범프전극(2a)은 예컨대 전기도금법에 의해 형성된 금범프 또는 볼본딩법에 의해 형성된 금의 폴범프이다.
배선기판(1)으로서는 한쪽 주면에 접속패드로서의 피접속부(1b)를 포함한 배선(1a)을 갖고, 상기 피접속부(1b)로부터 스루홀배선(3)을 매개로 다른쪽 주면에 스루홀배선(3)에 의해 피접속부(1b)에 접속된 외부접속용 단자(4)를 갖춘 것을 준비한다. 외부접속용 단자(4)는 복수개 설치되어 있고, 기판(1)을 평면에서 보았을 때, 예컨대 격자형상으로 배열되어 있다.
본 예에서는, 상기 기판(1)은 한쪽 주면에 대하여 거의 동일평면(단차가 ±10㎛정도 이내)을 이루도록 배선(1a)이 매립되어 있다.
또한, 상기 기판(1)의 한쪽 주면에 피접속부(1b)를 형성할 때에는 한쪽 주면에 배선(1a)을 갖춘 기판(1)을 예컨대 진공고착기구 부착한 스크린인쇄기의 스태이지상에 고정한다. 이 상태에 있어서, 기판(1)상의 칩의 금속범프전극(2a)에 대응하는 부분에 평면형의 접속패드(예컨대, 직경 150㎛, 높이 80㎛) (1b)를 형성한다. 구체적으로, 칩의 범프전극(2a)에 대응하는 개구(예컨대, 150㎛×150㎛)를 갖춘 금속마스터를 사용하고 있고, 기판의 칩의 금속범프전극(2a)에 대응하는 부분상에 도전성패스트, 예컨대 패스트(금의 입자지름 1㎛, 점도 100ps)를 스크린인쇄함으로써 상기 접속패드(1b)를 형성한다.
다음에, 칩(2)을 진공고착할 수 있는 기구를 갖춘 본딩장치를 사용하여 기판(1)상에 칩(2)을 진공고착할 수 있는 기구를 갖춘 본딩장치를 사용하여 기판(1)상에 칩(2)을 페이스다운형으로 실장하기 위해 플립칩본딩을 행한다. 구체적으로, 상기 기판의 접속패드(1b)에 대하여 칩의 대응하는 범프전극(2a)이 대향하도록 배선하고, 이 상태에서 본딩헤드를 아래쪽으로, 즉 기판을 향하여 밀어내린다. 이로써, 접속패드에 범프전극의 적어도 선단부를 매립하도록 압입하여 접속패드와 범프전극을 고정시킨다. 이 상태에서 상기 접속패드(1b)용의 은패스트를 열경화시킴으로써 접속패드와 범프전극을 접합한다.
다음에, 상기와 같이 기판상에 칩이 플립칩본딩된 상태에 있어서 수지층(5)을 형성한다. 이 수지층(5)은 칩과 기판사이(본 예에서는 30~40㎛)에 충전된 부분과, 칩의 외주측면부를 덮고 칩의 각 외주측면부에 거의 균등한 필렛, 즉 외면형태를 갖춘 부분을 갖는다.
여기서, 기판(1)의 사이즈가 예컨대 종횡 모두 13mm, 두께 0.2mm이고, 칩(2)의 사이즈는 예컨대 종횡 모두 13mm, 두께 0.25mm이면, 기판(1)의 각 변부에 있어서 칩외연,기판외연간의 거리(S3)가 극히 작아진다. (칩(2)이 기판(1)의 중심에 배치된 경우 1mm이하). 기판(1)의 한변부의 단부상에 니들로부터 수지를 공급할 때에 수지의 공급공간(S3), 즉 칩외연과 기판외연간의 거리(S3)가 좁기 때문에, 수지가 칩상면에 올리거나 기판에서 내리게 하는 것이 아니도록 연구할 필요가 있다.
그래서, 본 실시예에 있어서는 수지를 충전할 때, 제1도(a) 및 제1도(b)에 나타낸 바와 같이 수지유입용의 보조판(11)을 사용하고, 그 단부를 기판(1)의 한단면에 또는 기판(1)의 한쪽 주면상의 칩(2)의 한변의 근방부에 마주 접속시키는 공정과, 상기 보조판(11)의 단부를 기판(1)에 마주 접속시킬 때 또는 마주 접속시킨 후에 보조판(11)과 기판(1)의 피접속부(1b)의 형성된 상기 한쪽 주면의 연장면이 0도 이상 90도 이하의 범위 내에서 소정각도(예컨대, 45도)를 이루도록 보조판(11)을 기판(1)의 피접속부(1b)의 형성된 상기 한쪽 주면을 향하여 경사지게 하는 공정과, 이후 보조판(11)의 상면에 니들로부터 수지(5a)를 공급하고, 수지(5a)를 보조판(11)의 상면에 흘림으로써 수지(5a)를 칩과 기판간의 개구부의 일부에 공급하는 공정을 구비한다.
또한, 본 실시예의 각 공정은 기존의 반도체장치용의 자동조립장치 및 신규하여 제작된 전용장치를 사용하여 자동적으로 실시된다.
상기 보조판(11)으로서는 그 단부를 기판의 칩변의 근방부상에서 상기 소정각도를 이루도록 마주 접속시키는 것이 가능하게 되는 정도의 두께(기판의 두께와 같은 정도 또는 그것보다 얇은 0.1mm정도)의 것을 사용하는 것이 바람직하다.
또한, 수지(5a)를 보조판(11)의 상면에 공급할 때 보조판에 미리 1개의 구멍을 개구해 두고, 제2도(a)에 나타낸 바와 같이 보조판의 이면측으로부터 상기 보조판의 구멍을 통하여 디스펜서의 니들(10)로부터 수지를 공급하도록 한다면, 공급한 수지와 니들을 용이하게 떼어 놓는 것이 가능하기 때문에, 소정량의 수지를 공급하는 것이 가능하게 된다.
이 때, 예컨대 제4도에 나타낸 바와 같이 보조판 상면에 상기 구멍에 이어지도록 복수개의 홈(11a,11b)을 미리 형성해 놓는다. 이 경우에는 중앙부의 홈(11a)보다도 그 양측의 홈(11b)쪽이 기판을 향하여 수지가 흐르는 경로가 긴 형상으로 상기 복수개의 홈을 형성해 놓는 것이 바람직하다.
이와 같이 형성해 놓음으로써 수지를 보조판의 상면에 흐를 때, 보조판의 이면측으로부터 상기 구멍을 통하여 공급된 수지를 보조판의 상면부에 형성되어 있는 홈의 내부에 따라 흘림으로써 기판상의 보조판 접속측의 한변에 거의 균등하게 수지를 공급하는 것이 가능하게 된다.
이로써, 기판상의 보조판 접속측의 한변에서의 칩·기판간의 개구부에 거의 균등하게 수지를 공급하는 것이 가능하게 되고, 칩·기판사이에서의 보세관 현상을 이용하여 칩·기판간에 거의 균등하게 수지를 유입하여 충전시키는 것이 가능하게 된다.
이 때, 상기 모세관현상을 촉진하기 위해 수지충전부에 예컨대 60℃정도의 온도를 가한다면, 수지(5a)의 점도가 저하하고, 수지의 유입속도가 향상된다.
그리고, 상기와 같이 수지의 충전을 완료한 후, 보조판(11)을 기판으로부터 떼어 놓는다(예컨대, 기판의 한쪽 주면에 대하여 거의 수직인 위쪽으로 떼어 놓는다). 이 후, 상기와 같이 충전시킨 수지를 가열에 의해 경화시킴으로써 칩·기판간에 수지층(5)을 형성하고, 한쪽면 주지밀봉형 패키지구조를 갖는 반도체장치가 완성된다.
또한, 상기와 같이 수지를 보조판의 상면에 따라 흘림으로써 기판상에 수지를 공급할 때, 작업의 안정성을 확보하기 위해 보조판(11)은 기판과의 접속측의 폭으로서 기판의 보조판 접속측의 한변보다도 넓은 폭(예컨대,폭 25mm)의 것을 사용하는 것이 바람직하다.
또한, 보조판(11)의 재질로서 수지의 흐름을 잘하도록 하기 위해서는 수지를 겉돌게하는 성질(소액성)을 갖춘 것(예컨대,폭 25mm)을 사용하는 것이 바람직하다.
또한, 상기와 같이 수지(5a)를 보조판(11)의 상면에 공급할 때, 수지가 적당한 유동성 등을 주는 조건으로 설정하거나, 또는 액상의 수지를 사용한다.
또, 상기 수지(5a)로서는 수지층(5)으로서 형성된 상태에서 칩과 기판의 재질이 틀리기 때문에(양율,열팽창률 등) 생기는 내부응력에 의해 칩과 기판간에 형성된 수지층이 열화하는 것을 완화하는 성질을 갖는 것이 바람직하다. 수지(5a)로서는 또한 칩과 기판사이로의 충전시 칩·기판간에 들어가는 지름(예컨대,25㎛ 이하)의 필러를 포함한 것을 선택하는 것이 바람직하다.
즉, 상기 실시예의 방법에 있어서는, 상세히 설명한 바와 같이 칩·기판간에 대하여 수지를 충전할 때 수지유입용의 보조판의 단부를 기판 한쪽 주면의 내부 칩측쪽 근방부분에 대하여 마주 접속시키고, 보조판이 기판의 한쪽 주면에 대하여 소정각도를 이루도록 경사지게한 상태에서 보조판의 상면에 수지를 공급하고, 수지를 보조판의 상면에 흘림으로써 칩·기판간에 개구부에 공급한다.
이로써, 칩외연·기판외연간의 거리(S3)가 미소하고, 기판단부상의 수지의 공급공간이 좁아지는 경우에도 보조판상에서 수지를 기판상에 유입시키고, 이 수지를 칩과 기판간의 개구의 중앙부 근방의 칩측면에 부착시키는 것이 가능하게 된다. 이와 같이 칩측면에 수지가 부착되면, 수지의 모세관형상이 시작하고, 칩과 기판사이에서의 수지의 모세관현상을 이용하여 칩과 기판간에 수지를 유입해 충전하는 것이 가능하게 된다.
따라서, 상기 실시예의 방법에 의하면, 칩외연·기판외연간의 거리(S3)가 미소한 경우에도 종래의 디스펜서와 사용수지의 성질에 맞는 구경을 갖춘 니들을 사용할 수 있다. 따라서, 니들의 구경에 관계없이 칩·기판사이에 대하여 거의 일정량의 수지를 안정·확실하게 공급할 수 있고, 수지가 칩상면에 올리거나 수지가 기판단면에서 내리게 하는 것이 아니고, 패키지의 완성치수의 오차나 외관상의 부적합의 발생을 방지하는 것이 가능하게 된다. 이로써, 반도체장치의 수율의 향상, 비용절감을 도모하는 것이 가능하게 된다.
또한, 상기 실시예에서 나타낸 바와 같은 복수개의 홈을 갖춘 보조판을 대신해 예컨대 제5도(a)에 나타낸 바와 같이 복수개의 원형 구멍(51a,51b)이 한 선상에 개구된 보조판(51), 또는 제6도(a)에 나타낸 바와 같이 복수개의 사각형 구멍(61a,61b)이 한선상에 개구된 보조판(61)을 사용하여도 좋다. 이 경우에는 그것들을 복수개의 구멍에 대응하여 복수개의 니들을 사용하여 기판의 이면측으로부터 상기 복수개의 구멍을 통하여 기판상면에 수지를 공급하면 좋다. 또한, 제5도(b)에 나타낸 바와 같이 중앙부의 구멍(51a)이 그 양측의 구멍(51b)보다도, 또는 제6도(b)에 나타낸 바와 같이 중앙부의 구멍(61a)쪽이 그 양측의 구멍(61b)보다도 기판을 향햐여 수지가 흐르는 경로가 길어지도록 그것들을 복수개의 구멍의 위치 및 형상을 정해두는 것도 가능하다.
또, 상기 실시예에서는 수지를 니들로부터 보조판의 상면에 공급할 때, 보조판의 이면측에서 보조판으로 개구되어 있는 구멍을 통하여 일정량의 수지를 공급하는 예를 나타내지만, 이것에 한정되지 않고 수지를 보조판의 상면에 공급할 때, 제2도(b)에 나타내 바와 같이 보조판의 위쪽에 디스펜서로부터 수지를 공급하도록 하면, 수지의 공급횟수가 1회만으로 거의 일정량의 수지를 안정하게 공급하는 것이 가능하게 된다.
또, 상기 실시예에서는 수지를 공급할 때, 1장의 보조판을 사용하고, 그 보조판을 기판의 칩의 4개변의 4개 근방부 내부의 1개의 근방부에 경사지게 한 상태로 마주 접속시켜 그 한 개의 근방부상에만 공급한다. 그러나 2장의 보조판을 사용하고, 그들 보조판을 기판의 칩의 대향하는 2개 변의 각 근방부에 대하여 각각 경사지게 하는 상태로 마주 접속시키고, 이로 인해 그들 2개 변의 근방부상에 각각 수지를 공급하여도 좋고, 또는 4장의 보조판을 기판의 칩의 4개 변의 각 근방부에 대하여 각각 경사진 상태로 마주 접속시키고, 이로 인해 그들 4개 변의 근방부상에 각각 수지를 공급하여도 좋다.
또, 상기 칩·기판간에 충전시킨 수지를 경화시킬 때, 침과 기판에 하중을 가하여 칩의 범프전극과 기판의 접속패드와의 위치오차를 막으면서 수지를 경화시키는 것이 바람직하다.
또, 기판으로서 그 한쪽 주면상의 외주연단부에 베타형 배선패턴을 형성한 것을 준비하면, 상기 플립칩본딩을 행할 때에 상기 베타형 배선패터에 의한 보강적인 작용에 의해 배선기판의 깨짐이나 뒤집어짐 등의 발생이 방지되고, 완성품의 수율이 좋아지고, 또 완성품을 메모리카드 등에 끼우는 경우에 노이즈 극북성도 양호하다. 또, 상기 범프전극을 칩측에서가 아닌 기판측에 형성해도 좋다.
또한, 기판 및 칩은 외형이 정사각형인 것에 한정되지 않고, 직사각형의 것을 사용하여도 좋다. 또한, 기판은 알루미나계 질화알루미계의 것에 한정되지 않고, 수지계의 것(BT수지기판 등)을 사용하는 것도 좋다. 또, 기판은 제8도에 나타낸 바와 같이 배선 및 외부접속용 단자가 기판에 대하여 거의 동일평면을 이루도록 매립되어 있는 것 (예컨대, 알루미나계의 절연기재에 대하여 그린시트법에 의해 형성된 것이 수지계의 절연기재에 대하여 프리프레그법에 의해 형성된 것)에 한정되지 않고, 제16도에 나타낸 바와 같이 배선 및 외부접속용 단자가 기판으로부터 돌출된 상태에서 형성되어 있는 것을 사용해도 좋다. 또, 기판은 블라인드비어폴을 매개로 상층배선과 하층배선이 전기적으로 접속되어 있는 것이나 다층구조의 것을 사용하여도 좋다.
또한, 칩을 기판상에 플립칩본딩할 때, 상기 실시예와 같이 접속패드에 범프전극의 적어도 선단부를 매립하도록 압입하는 방법에 한정되지 않고, 상기 특허출원 평6-50757호에 상세히 기재되어 있는 바와 같이, 예컨대 금의 접속패드와 금의 범프전극와의 사이에서 고상(固相)확산을 일으켜 접합시키도록 해도 좋다.
제1도(a)내지 제6도(b)에 나타낸 상술한 실시예의 반도체장치의 제조방법에 의하면 한쪽면 수지밀봉형 패키지구조를 갖춘 반도체장치를 제조하기 위해 칩과 기판간에 대하여 수지를 충전할 때, 칩외연·기판외연간의 거리가 미소한 경우에도 칩.기판외연사이에 대하여 거의 일정량의 수지를 공급할 수 있고, 패키지의 완성치수의 오차나 외관상의 부적합의 발생을 방지할 수 있으며, 한쪽면 수지밀봉형 패키지구조의 소형화를 한층 더 도모할 수 있다.
제7도(a) 및 제7도(b)에 나타낸 다른 실시예에 있어서는, 상기 수지(5a)를 충전할 때 제7도(a) 및 제7도(b)에 나타낸 바와 같이 수지공급보조용의 보조판(11)을 사용하고, 그 상면이 기판(1)의 한쪽 주면에 거의 수평으로 되도록 보조판의 단면을 기판의 한단면에 밀착상태로 마주 접속시키는 공정과, 이후 보조판·기판의 접속부를 포함한 면상에 수지(5a)를 공급함으로써 수지를 칩과 기판간의 개구부에 공급하는 공정과, 이후 보조판을 기판으로부터 떼어 놓는 공정을 구비한다.
또한, 본 실시예의 각 공정은 기존의 반도체장치용의 자동조립장치 및 신규하여 제작된 전용장치를 사용하여 자동적으로 실시된다.
상기 보조판과 기판의 접속부를 포함한 면상에 수지를 공급할 때, 예컨대 종래와 동일한 디스펜서를 사용하여 그 니들(10)로부터 예컨대 보조판과 기판의 접속부에 따라 일직선상에 수지를 1회 공급하는 것만으로 거의 일정량의 수지를 공급하는 것이 가능하다. 이 경우, 기판상의 보조판 접속측의 한변에서의 칩과 기판간의 개구부에 수지가 부착되도록 또는 칩과 기판간의 개구부에 거의 균등하게 수지를 공급하는 것이 바람직하다. 이로 인해, 수지의 모세관현상이 사작되고, 칩.기판사이 전역에 거의 균등하게 수지를 유입해 충전시키는 것이 가능하게 된다. 이 때, 상기 모세관현상을 촉진하기 위해 수지충전부에 예컨대 60℃정도의 온도를 가하도록 한다면, 수지의 점도가 저하하고, 수지의 유입속도가 향상된다.
또한, 보조판(11)의 재료로서 보조판·배선기판의 접속부에 수지가 모세관현상에 의해 유입되고, 상기 접속부의 기판단면에 수지가 내리게 하는 것이 아닌 것처럼 기판보다도 탄력성이 있고, 기판과의 밀착성이 좋은 것을 사용하는 것이 바람직하다.
또, 보조판의 단면을 기판의 한단면에 밀착상태로 마주 접속시킬 때, 제7도(a)에 화살표로 나타낸 바와 같이 횡방향에서 압력을 가해 계속해서 밀착상태를 유지하는 것이 바람직하다.
또, 보조판의 재료로서 보조판상의 수지가 기판상에 이동하기 쉽도록 수지를 겉돌게하는 성질(소액성)을 갖는 것을 사용하는 것이 바람직하다.
또, 보조판을 기판으로부터 떼어 놓을 때, 제7도(b)에 화살표로 나타낸 바와 같이 보조판(11)및/또는 기판(1)을 그 접속단면에 맞는 수평방향, 즉 접속단면의 긴쪽방향으로 미끄러져 떼어 놓도록 하는 것이 바람직하다. 이로써, 상기 배선기판의 단면에 수지가 부착되어 있는 경우에서도 그 수지를 닦아내는 것이 가능하게 된다.
또한, 보조판을 기판으로부터 떼어 놓을 때, 제8도에 화살표로 나타낸 바와 같이 보조판(11) 및/또는 기판(1)을 그 접속단면에 따라 수직방향, 즉 접속 단면의 짧은 방향으로 미끄러뜨려 떼어놓도록 하여도 좋다.
상기와 같이 보조판(11)으로 바람직한 재료로서 기판과 비해서 탄력성이 있고, 기판과의 밀착성이 좋고, 수지에 대하여 소액성을 갖는 것(기판의 절연기재가 세라믹계 또는 수지계인 경우에는 예컨대 실리콘고무)을 사용하는 것이 바람직하다.
또, 보조판의 상면이 기판의 한쪽 주면에 거의 수평으로 되도록 보조판의 단면을 기판의 한단면에 밀착상태로 마주 접속시킬 때, 동일수평면을 갖는 받침대상에 보조판과 기판을 이어서 배치하고, 작업성을 향상시키기 위해 보조판의 두께로서 기판의 두께와 같은 정도의 것을 사용하는 것이 바람직하다.
그리고, 상기와 같이 수지의 충전을 완료하고, 보조판을 기판에서 떼어놓은 후, 상기 충전시킨 수지를 가열에 의해 경화시킴으로써 칩·기판간에 수지층을 형성하고, 한쪽면 수지밀봉형 패키지구조를 갖춘 반도체장치가 완성된다.
또한, 상기와 같이 수지를 공급할 때, 작업의 안정성을 확보하기 위해 보조판은 기판과의 접속측의 폭으로서 기판의 보조판 접속측의 한변보다도 넓은폭(예컨대,폭25mm)의 것을 사용하는 것이 바람직하다.
또, 상기와 같이 수지를 공급할 때 수지가 적당한 유동성 등을 갖는 조건으로 설정하거나, 또는 액상의 수지를 사용한다.
또, 수지로서는 수지층으로서 형성된 상태에서 칩과 기판의 재질이 틀리기 때문에(양율, 열팽창률 등)생기는 내부응력에 의해 칩·기판 상호간에 형성된 수지층이 열화하는 것을 완화하는 성질을 갖는 것이 바람직하다. 수지로서는 또한 칩과 기판사이에서의 충전시에 칩과 기판사이에 대하여 수지를 충전할 때에 수지공급보조용의 보조판을 사용하고, 그 상면이 기판의 한쪽 주면에 거의 수평하게 됨으로써 보조판의 단면을 기판의 적어도 한단면에 밀착상태로 마주 접속시킨다. 이 후 , 보조판과 기판의 해당접속부를 포함한 면상에 수지를 공급한 후, 보조판을 기판으로부터 떼어 놓는다.
이로써, 칩외연·기판외연간의 거리(S3)가 미소하고, 단부상의 수지의 공급공간이 좁은 경우에도 보조판상의 수지를 기판단부상에 유입하고, 이 수지를 칩과 기판간의 개구의 중앙부 근방의 칩측에 부착시키는 것이 가능하게 된다. 이와 같이, 칩측면에 수지가 부착되면, 수지의 모세관현상이 시작되고, 칩과 기판사에에서의 수지의 모세관현상을 이용하여 기판사이에 수지를 유입충전하는 것이 가능하게 된다.
따라서, 상기 실시예의 방법에 의하면, 칩외연·기판외연간의 거리(S3)가 미소한 경우에도 종래와 동일한 디스펜서와 사용수지의 성질에 맞는 구경을 갖는 니들을 사용하고, 니들의 구경에 관계없는 칩·기판사이에 대하여 거의 일정량의 수지를 안정하게 공급할 수 있다. 따라서, 수지가 칩상면에 올리거나 수지가 기판단면에서 내리게 하는 것이 아니고, 패키지의 완성치수의 오차나 외관상의 부적합의 발생을 방지하는 것이 가능하게 된다.
또한, 이 실시예에서 나타낸 바와 같은 보조판의 대신에 예컨대 제9도에 나타낸 바와 같이 한단면에 차양형태의 엷은 돌출부(12a)가 형성된 보조판 (12)을 사용하고, 상기 돌출부를 기판의 한단부상면에 얹져 놓은 상태로 돌출부상 및 그들에 인접한 기판면상에 수지를 공급하도록 하여도 좋다.
또, 이 실시예에서는 수지를 공급할 때 1장의 보조판을 기판의 4개변의 내부 한변의 단면에 밀착상태로 마주 접속시켜 그 한변부상에 공급한다. 그러나, 2매의 보조판을 기판의 대향하는 2개변의 각 단면에 각각 밀착상태로 마주 접속시켜 2변부상에 각각 공급하도록 하여도 좋고, 또는 4장의 보조판을 기판의 4변의 각 단면에 대하여 각각 밀착상태에서 마주 접속시켜 4변부상에 각각 공급하도록 하여도 좋다.
제7도(a) 내지 제9도에 나타낸 실시예의 반도체장치 제조방법에 의하면, 한쪽면 수지밀봉형 패키지구조를 갖춘 반도체장치를 제조하기 위해 칩·기판사이에 대하여 수지를 충전할 때 칩외연·기판외연의 거리가 미소한 경우에도 종래와 동일한 디스펜서와 사용수지의 성질에 맞는 구경을 갖춘 니들을 사용할 수 있고, 패키지의 완성치수의 오차나 외관상의 부적합이 발생을 니들의 구경에 관계없이 방지할 수 있고, 한쪽면 수지밀봉형 패키지구조의 소형화를 한층 더 도모할 수 있다.
제10도(a) 및 제10도(b)는 본 발명의 또 다른 실시예에 따른 한쪽면 수지밀봉형 패키지구조를 갖춘 반도체장치의 제조공정의 일례를 나타낸 단면도 및 평면도이다.
우선, 회로기판(10)과 복수개의 반도체칩(2)을 별개로 준비한다.
회로기판(10)으로서 배선기판영역(1)이 복수개(예컨대,종횡2개씩으로 총4개)이어진 것을 형성한다. 상기 각 배선기판영역(1)은 그 한족 주면에 접속패드인 피접속부(1b)를 포함한 배선(1a)을 갖고, 다른쪽 주면에 상기 피접속부(1b)에 스루홀배선(3)에 의해 접속되어 있는 외부접속용 단자(4)(상기 피접속부에 전기적으로 접속되어 있다)를 갖추고 있다. 외부접속용 단자(4)는 여러개 설치되어 있고, 기판(10)을 평면적으로 할 때 격자형으로 배열되어 있다.
또한, 본 예에서는 상기 배선기판영역(1)의 배선(1a) 및 외부접속용 단자(4)가 회로기판(10)의 표면으로부터 조금 (예컨대, 35㎛정도) 돌출되어 있다. 또, 상기 회로기판(10)의 사이즈는 예컨대 세로 40mm, 가로 20mm, 두께 0.2mm이고, 각 배선기판영역(1)의 사이즈는 본 예에서는 세로 20mm, 가로 10mm이다.
상기 배선기판영역(1)의 한쪽 주면에 피접속부(1b)를 형성할 때에는 회로기판(10)을 예컨대 진공고착기구 부착한 스크린인쇄기의 스태이지상에 고정한다. 이 상태에 있어서, 배선기판영역(1)의 한쪽 주면(배선형성면)상의 칩의 금속범프전극(2a)에 대응하는 부분에 평면형의 접속패드(예컨대, 직경 150㎛,높이 80㎛) (1b)를 형성한다. 구체적으로는 칩의 범프전극(2a)에 대응하는 개구(예컨대, 150㎛×150㎛)를 갖춘 금속마스크를 사용한고, 배선기판영역(1)의 칩의 범프전극(2a)에 대응하는 부분에 도전성패스트 예컨대 은패스트(은의 입자지름 1㎛, 점도 100ps)를 스크린인쇄함으로써 상기 접속패드(1b)룰 형성한다.
한편, 각 핍(2)은 통상의 제도공정에 의해 형성되는 것이고, 그 소자형성면의 외부접속용 패드부상에 도전성물질, 예컨대 금속으로 된 범프전극(예컨대, 직경 100㎛, 높이 30㎛)이 형성되어 있다. 상기 범프전극(2a)은 예컨대 전기도금법에 의해 형성된 금범프, 또는 볼본딩법에 의해 형성된 금의 볼범프이다. 또한, 상기 칩(2)의 사이즈는 예컨대 세로 15mm, 가로5mm, 두께 0.25mm이다.
다음에, 칩(2)을 진공고착할 수 있는 기능을 갖춘 본딩장치 및 회로기판(10)을 수평으로 단계벅으로 이동시킬 수 있는 기능을 갖춘 회로기판구동장치를 사용하고, 각 배선기판영역(1)에 대하여 각각 칩(2)을 페이스다운형으로 실장하개 위해 플립칩본딩을 행한다.
구체적으로, 각 배선기판영역(1)에 대하여 각각 대응하는 칩(2)을 순차 대향시키고, 각각 배선기판영역(1)의 피접속부 (1b)에 대하여 칩(2)의 대응하는 범프전극(2a)이 대향하도록 배치한다. 이 때, 본딩헤드를 밀어내림으로써 접속패드(1b)에 범프전극(2a)의 적어도 선단부를 매립하기 위해 압입하여 양자를 고정시키고, 이 상태에서 상기 접속패드(1b)용의 은패스트를 열경화시킴으로써 양자를 접합한다.
이 후, 칩(2)과 기판(10)과의 사이에 밀봉용 수지를 충전한 후, 수지를 예컨대 열에 의해 경화시킴으로써 수지층(5)을 형성한다. 상기 칩·기판사이에 충전시킨 수지를 경화시킴으로써 수지층(5)을 형성한다. 상기 칩·기판간에 충전시킨 수지를 경화시킬 때, 칩·기판에 하중을 가해 칩의 칩의 범프전극과 기판의 접속패드와의 위치오차를 방지함으로써 수지를 경화시키는 것이 바람직하다.
이 후, 예컨대 다이스(dice)에 의해 회로기판(10)을 각 배선기판영역 서로의 경계선(11)에 따라 절단하고, 각 배선기판영역(1)마다 분할함으로써 한족면 수지밀봉형 패키지구조를 갖춘 반도체장치가 거의 동시에 4개 얻어진다.
제11도는 상기 공정을 거쳐 형성된 한쪽면 수지밀봉형 패키지구조를 갖춘 반도체장치의 일례의 단면도이다.
이 반도체장치는 한쪽 주면에 피접속부(1b)를 포함한 배선(1a)을 갖춘 배선기판(1)과, 상기 피접속부(1b)에 전기적으로 접속된 상태에서 상기 기판의 한쪽 주면에 페이스다운형으로 실장된 반도체칩(2)과, 상기 칩과 기판과의 사이에 수지가 충전되어 경화된 수지층(5)과, 상기 기판의 다른쪽 주면에 형성되고, 상기 피접속부(1b)에 전기적으로 접속된 외부접속용 단자(4)를 구비한다. 본 예에서는 상기 배선기판(1)의 각 변에서의 칩외연과 기판외연간의 거리는 2.5mm이다.
상기 반도체장치는 칩과 기판을 고정하기 위해 수지층(5)이 칩과 기판간에 충전됨과 동시에 칩의 외주측면부를 덮도록 형성되어 있다. 따라서, 칩과 기판이 물리적으로 강고하게 고정되어 있고, 열 등에 의한 내부응력의 다른 물리적 응력등에서도 보호되기 때문에, 칩외부의 환경이나 충격 등의 영향을 받기 어렵게 되고, 반도체장치의 신뢰성이 향상된다.
또한, 상기 수지층(5)을 형성하는 방법으서 칩을 본딩한 상태의 회로기판(10)을 공정상에 얹져놓고, 종래와 동일한 디스펜서 또는 다른 방법을 이용하며, 회로기판(10)상의 2개의 칩간의 영역(예컨대,12)에 수지를 거의 일정량 공급한다. 이 경우, 수지가 칩·기판간의 개구부에 부착하도록 공급하는 것이 바람직하다. 이로써, 수지의 모세관현상이 시작하고, 칩과 기판(본 예에서는 30~40㎛)사이에서의 수치의 모세관현상에 의해 칩과 기판간(본 예에서는 30~40㎛)에 거의 균등하게 수지가 충전되과 동시에 칩의 외주측면부에도 돌아들어간다. 이결과, 찹과 기판과의 사이에 충전되지만 않고, 칩의 외주측면의 닐부를 덮는 수지층(5)이 얻어진다.
상기 수지공급공정에 있어서는, 수지가 적당한 유동성 등을 주는 조건에서 설정하고, 또는 점도가 낮은 에포키시기능이 액상의 수지를 사용한다. 또, 상기 모세혈관현상을 촉진하기 위해 수지충전부에 예컨대 60℃~ 80℃ 정보의 온도를 기하도록 한다면, 수지의 점도가 낮아지고, 수지의 유입속도가 향상된다. 또, 수지로서는 수지층(5)으로서 형성된 상태에서 칩 기판의 제질이 틀리기 때문에(양율,열팽창률 등) 생기는 내부응력에 의해 칩과 기판상호간에 형성된 수지층이 열화하는 것을 완화하는 성질을 갖는 것이 바람직하다. 또한, 수지로서는 칩·기판사이로의 충전시에 칩·기판사이에 들어가는 지름(예컨대, 25 이하)의 필러를 포함한 것을 선택하는 것이 바람직하다.
또한, 상기 각 공정은 기존의 반도체장치용의 자동조립장치 및 신규하여 제작된 전용장치를 이용하여 자동적으로 실시된다.
즉, 상기 실시예의 방법에 있어서는 배선기판영역이 복수개 이어진 회로기판을 형성하고, 각 배선기판영역에 대하여 각각 칩을 고정접속한다. 이 후, 회로기판상에서의; 칩과 기판사이에 밀봉용 수지를 충전하여 경화시킨 후, 회로기판을 각 배선기판영역마다 분할함으로써 한쪽면 수지밀봉형 패키지구조를 갖춘 반도체장치를 형성하는 것이 가능하게 된다. 이 때, 상기 밀봉용 수지를 공급하는 공정에 있어서, 회로기판상의 각 칩영역 상호간의 영역은 칩외연 배선기판영역 외연간의 거리의 2배나 되기 때문에, 지장이 없이 수지를 공급할 수 있다. 바꿔말하면, 회로기판으로부터 잘려나간 후의 칩의 외연과 기판외연간의 거리가 미소(예컨대, 1mm~0.5mm이하)한 것이 요구되는 경우에 있어서도종래와 동일한 디스펜서와 사용수지의 성질에 맞는 구경을 갖춘 니들을 사용할 때, 니들로부터 토출한 수지가 칩상면에 올리거나 내리게 하여 패키지의 완성치수의 오차나 외관상의 부적합의 생기지 않게 된다. 또, 수지의 공급을 1회 행함으로써 동시에 4개의 찹을 수지및봉할 수 있기 때무에, 공정시간의 단축 및 비용절감이 가능하게 된다.
따라서, 이 실시예의 방법에 의하면, 찹외연과 기판외연간의 거리가 미소한 한쪽면 수지밀봉형 패키지구조를 갖춘 반도체장치를 제조하는 경우에도 제조상의 수율 및 신뢰성을 향상시키고, 비용절감을 도모하는 것이 가능하게 된다.
또한, 회로기판(10)의 각 변부상에 수지를 공급하도록 변경하는 경우에는 공정을 회전시켜 수지공급용의 예컨대 니들을 이동시켜서 니들을 기판의 각변부상에 각각 거의 일정량만 순차공급하여도 좋다. 또는, 기판의 각 변부에 대응한 복수개의 개구부를 갖춘 니들을 사용하고, 상기 개구부를 기판의 각 변부에 대향시켜 수지를 동시에 공급하도록 하여도 좋다.
또한, 회로기판으로서 그 외주연단에 배타형 배선패턴을 형성하는 것을 준비하면, 상기 플립칩본딩을 행할 때에, 상기 배타형 배선패턴에 의한 보강적인 작용에 의해 회로기판의 깨짐이나 뒤집어짐 등의 발생이 제지되고, 완성품의 수율이 좋아지며, 또한 완성품을 메모리카드 등에 끼우는 경우에 노이즈극복성도 양호하게 된다. 또, 상기 범프전극을 칩측에서가 아닌 기판측에 형성해도 좋다.
또한, 이 실시예에서는 회로기판(10)으로서 4개의 배선기판영역(1)이 종횡2개씩 이어진 것을 형성하지만 제12도에 나타낸 바와 같이 2개의 배선기판영역(1)이 종횡 4개씩 이어진 회로기판(10b), 제12도(c) 또는 제12도(d)에 나타낸 바와 같이 3개의 배선기판영역(1)이 자형으로 이어진 사각형 또는 자형태의 회로기판(10c,10d) 등을 형성하여 각 배선기판영역에 칩을 본딩하여도 좋다.
제13도(a) 및 제13도(b)는 본 발명의 또 다른 실시예에 따른 한쪽면 수지 밀봉용 패키지구조를 갖춘 반도체장치의 제조공정의 일례를 나타낸 단면도 및 평면도이다.
이 실시예에서는 제10도(a) 및 제10도(b)에 나타낸 실시예에 비해서 회로기판(20)으로서 상기와 같은 배선기판영역(1)을 1개 같춤과 동시에 이 영역의 예컨대 한변부에 따라 보조기판영역(21)을 갖춘 것을 형성하는 점이 다르고. 이 다른 것은 동일하다. 즉, 상기 배선기판영역(1)의 피접속부에 칩(2)의 전극단자부의 위치가 대향하도록 배치하여 상기 접속부와 전극단자부를 고정접속한 후, 예컨대 경계선(11)을 포함한 영역(12)에 수지를 공급하여 칩과 기판간에 밀봉용 수지를 충전하여 경화시킨 후 회로기판으로부터 배선기판영역을 다이스에 의해 잘려나간다.
이 실시예에 의하면, 제10도(a) 및 제10도(b)에 나타낸 실시예와 거의 동일한 효과가 얻어지는 것뿐만아니라 칩을 배선기판과 동일한 사이즈에까지 적어도 보조기판영역(21)상에 밀봉용 수지를 공급하여 충정할 수 있기 때문에, 패키지사이즈를 한층 소형화할 수 있다.
또한, 상기 회로기판(20)은 배선기판영역에 한변부에 한정되지 않고, 제14도(a)에 나타낸 바와 같이 배선기판영역(1)의 직교하는 2변부에 L자형으로 보조기판영역(21)이 이어진 회로기판(20a), 제14도(b)에 나타낸 바와 같이 배선기판영역(1)의 각 변부에 보조기판영역(21)이 이어진 회로기판(20b), 제14도(c)에 나타낸 바와 같이 배선기판영역(1)의 한변부의 일부에 보조기판영역(21)이 이어진 회로기판(20c), 제14도에 나타낸 바와 같이 배선기판영역의 주변의 임의의 일부(예컨대, 각(角)부)에 보조기판영역(21)이 이어진 회로기판(20d)등에서도 좋다.
또, 상기 각 실시예에서는 다이스에 의해 회로기판을 분리하지만, 예컨대 제15도(a)내지 제15도(c)에 나타낸 바와 같이 회로기판(대표적으로 10으로 나타난다)의 자른 영역(배선기판영역 상호의 경계선(11) 또는 배선기판영역과 보조기판영역과의 경계선(11)에 따라 회로기판의 한쪽면 또는 양면에 홈 (22)을 형성해 두고, 이것에 의해 수지밀봉 후에 회로기판을 홈(22)에 따라 접음으로써 분리하도록 하여도 좋다.
또, 상기 각 실시예에 있어서, 기판 및 칩은 외형이 직사각형의 것에 한정 되지 않고 정사각형의 것을 사용하여도 좋다. 또, 기판은 알루미나계, 질화 알미계의 것에 한정되지 않고, 유리·에폭시계의 것 등을 사용해도 좋다. 또, 기판은 배선 및 외부접속용 단자가 기판으로부터 돌출한 상태에서 형성되어 있는 것에 한정되지 않고, 배선 및 외부접속용 단자가 기판에 대하여 거의 동일평면을 이루도록 매립되어 있는 것 (예컨대, 알루미나계의 절연기재에 대하여 그린시트법에 의해 형성된 것이 수지계의 절연기재에 대하여 프리프레그법에 의해 형성된 것)을 사용해도 좋다. 또, 기판은 블라인드 비어홀을 매개로 상하면이 전기적으로 접속되어 있는 것이나 다층구조의 것을 사용해도 좋다.
또, 칩을 기판상에 플립칩본딩할 때, 상기 실시예와 같이 접속패드에 범프전극의 적어도 선단부를 매립하기 위해 압입하는 방법에 한정되지 않고 상기 특허출원 평6-50757호에 상세히 기재되어 있는 바와 같이 예컨대 금의 접속패드와 금의 범프전극과의 사이에서 고상확산을 일으켜 접합하도록 하여도 좋다.
제10도(a) 내지 제15도(d)에 나타낸 실시예의 반도체장치에 의하면, 칩외연과 기판외연간의 거리가 미소한 한쪽면 수지밀봉형 패키지구조의 소형화를 한층 더 도모할 수 있는 반도체장치의 제조방법을 제공할 수 있다.

Claims (16)

  1. 한쪽 주면의 피접속부를 포함한 배선을 갖추고, 다른쪽 주면에 콘택트층에 의해 상기 배선에 접속되어 있는 외부접속용 단자를 갖추고 있는 배선기판의 피접속부와 이 피접속부에 대응하는 반도체칩의 전극단자부가 대향하도록 반도체칩을 배치하는 공정과, 상기 배선기판의 피접촉부와 이 피접촉부에 대응하는 반도체칩의 전극단자부를 접속하는 공정, 상기 반도체칩과 배선기판과의 사이에 밀봉용 수지를 충전하는 공정 및, 상기 충전한 밀봉용 수지를 경화시키는 공정을 구비하고, 상기 밀봉용 수지를 충전할 때, 수지유입용의 보조판을 사용하고, 그 단부를 상기 배선기판의 한단면에 대하여 또는 상기 배선기판의 한쪽 주면상의 상기 칩의 적어도 한변의 측방근방부에 대하여 마주 접속시키는 공정과, 상기 보조판의 단부를 배선기판에 마주 접속시킬 때 또는 마주 접속시킨 후에 상기 보조판과 상기 배선기판의 한쪽 주면이 소정각도를 이루도록 상기 보조판을 상기 배선기판의 상기 한쪽 주면을 향하여 경사지게 하는 공정, 상기 보조판의 상면에 수지를 공급하고 상기 수지를 상기 보조판의 상면에 흘림으로써 상기 칩과 기판간의 개구부수지를 공급하는 공정 및, 상기 보조판을 상기 배선가판영역으로부터 떼어 놓는 공정을 구비하는 것을 특징으로하는 반도체장치의 제조 방법.
  2. 제1항에 있어서, 상기 보조판에는 1개의 구멍을 개구하며, 이구멍에 이어지도록 복수개의 홈을 보조판상면에형성해 두고, 상기 수지를 상기 보조판의 상면에 공급할 때, 상기 보조판의 이면측으로부터 상기 1개의 구멍을 통하여 거의 일정량의 수지를 공급하고, 상기 구멍을 통하여 공급된 수지를 상기 복수개의 홈의 내부를 따라 흘리는 것을 특징으로 하는 반도체장치의 제조방법.
  3. 제2항에 있어서, 상기 복수개의 홈은 중앙부의 홈보다도 그 양측의 홈쪽이 상기 배선기판을 향하여 수지가 흐르는 경로가 길어지는 형상으로 형성되어있는 것을 특징으로 하는 반도체장치의 제조방법.
  4. 제1항에 있어서, 상기 보조판에는 복수개의 구멍을 개구해 두고, 상기 수지를 상기 보조판의 상면에 공급할 때, 상기 보조판의 이면측으로부터 상기 복수개의 구멍을 통 하여 거의 일정량의 수지를 공급하는 것을 특징으로 하는 반도체장치의 제조방법.
  5. 제3항에 있어서, 상기 복수개의 구멍은 중앙부의 구멍보다 그 양측의 구멍쪽이 상기 배선기판을 향하여 수지가 흐르는 경로가 길어지되도록 위치 및 형상이 정해져 있는 것을 특징으로 하는 반도체장치의 제조방법.
  6. 한쪽 주면에 피접속부를 포함한 배선을 갖추고, 다른 쪽 주면에 콘택드층에 의해 상기 배선에 접속되어 있는 외부접속용 단자를 갖춘 배선기판의 피접속부와 이 피접속부에 대응하는 반도체칩의 전극단자부가 대향하도록 반도체칩을 배치하는 공정과, 상기 배선기판의 피접속부와 이것에 대응하는 반도체칩의 전극단지부를 고정하는 공정, 상기 반도체칩과 배선기판과의 사이에 밀봉용 수지를 충전하는 공정, 상기 충전한 밀봉용 수지를 경화시키는 공정을 구비하고,
    상기 밀봉용 수지를 충전할 때, 수지공급보조용의 보조판을 사용하고, 그 상면이 상기 배선기판의 한쪽 주면에 거의 수평으로 되도록 상기 보조판의 단면을 상기 배선기판의 적어도 한단면에 밀착상태로 마주 접속시키는 공정과, 상기 보조판과 배선기판의 접속부를 포함한 면상에 수지를 공급함으로써 상기 수지를 상기 침과 기판간의 개구부에 공급하는 공정 및, 상기 보조판을 상기 배선기판으로부터 떼어 놓는 공정을 구비하는 것을 특징으로 한다.
  7. 제6항에 있어서, 상기 보조판과 배선기판의 접속부를 포함한 면상에 수지를 공급할 때, 상기 수지가 상기 칩의 측면에 부착하도록 공급하는 것을 특징으로 하는 반도체장치의 제조방법.
  8. 제6항에 있어서, 상기 보조판을 상기 배선기판으로부터 떼어 놓을 때. 상기 보조판 또는 상기 배선기판을 그 접속단면에 따라 수평방향 또는 수직방향으로 미끄러져 떼어 놓는 것을 특징으로 하는 반도체장치의 제조방법.
  9. 제7항에 있어서, 상기 보조판을 상기 배선기판으로부터 떼어 놓을 때 상기 보조판 또는 상기 배선기판을 그 접속면에 따라 수평방향 또는 수직방향으로 미끄러져 떼어놓는 것을 특징으로 하는 반도체장치의 제조방법.
  10. 제6항 내지 제9항 중 어느 한 항에 있어서, 상기 보조판의 재료로서 상기 배선기판보다 탄력성이 있고, 상기 배선기판과의 밀착성이 좋으며, 상기 수지에 대하여 소액성을 갖는 것을 사용하는 것을 특징으로 하는 반도체장치의 제조방법.
  11. 제10항에 있어서, 상기 배선기판의 절연기재는 세라믹계 또는 수지계이고, 상기 보조판으로서 실리콘고무를 사용하는 것을 특징으로 하는 반도체장치의 제조방법,
  12. 피접속부를 포함한 배선을 한쪽 주면에 갖춤과 동시에 콘택트층에 의해 상기 피접속부에 전기적으로 접속되어 있는 외부접속용 단자를 다른쪽 주면에 갖춘 배선기판영역이 복수개 이어진 회로기판을 형성하는 공정과, 각각 상기 각 배선기판영역의 피접속부에 대응하는 전극단자부를 갖춘 복수개의 반도체칩을 상기 전극단자부와 상기 피접속부가 접속된 상태에서 상기 각 배선기관 영역상에 실장하는 공정, 상기 회로기판상에서의 상기 반도체칩과 배선기판영역과의 사이에 밀봉용 수지를 충전하는 공정, 상기 충전한 밀봉용 수지를 경화시키는 공정 및, 상기 회로기판을 상기 각 배선기판영역마다 분활하는 공정을 구비하는 것을 특징으로 하는 반도체장치의 제조방법.
  13. 제12항에 있어서, 상기 회로기판은 상기 각 배선기판영역의 경계선에 따라 회로기판의 한쪽면 또는 양면에 홈이 형성되어 있는 것을 특징으로 하는 반도체장치의 제조방법.
  14. 피접속부를 포함한 배선을 한 쪽 주면에 갖춤과 동시에 콘택트층에 의해 상기 피접속부에 전기적으로 접속되어 있는 외부접속용 단자를 다른 쪽 주면에 갖춘 배선기판영역 및 이것에 이어지는 보조기판영역을 갖춘 회로기기판을 형성하는 공정과, 상기 배선기판의 피접속부에 대응하는 전극단자부를 갖춘 반도체칩의 전극단자부의 위치가 상기 배선기판영역의 피접속부에 대향하도록 배치하고, 상기 피접속부와 전극단자부를 접속하는 공정, 상기 회로기판상에서의 상기 반도체칩과 배선기판영역과의 사이에 밀봉용 수지를 충전하는 공정, 상기 충전한 밀봉용 수지를 경화시키는 공정 및, 상기 회로기판으로부터 상기 배선기판영역을 분리하는 공정을 구비하는 것을 특징으로 하는 반도체장치의 제조방법.
  15. 제14항에 있어서, 상기 회로기판은 상기 배선기판영역과 보조기판영역과의 경계선에 따라 회로기판의 한쪽면 또는 양쪽면에 홈이 형성되어 있는 것을 특징으로 하는 반도체장치의 제조방법.
  16. 제14항에 있어서, 상기 회로기판은 상기 배선기판영역과 보조기판여여역과의 경계선에 따라 회로기판의 한쪽면 또는 양면에 홈이 형성되어 있는 것을 특징으로 하는 반도체장치의 제조방법.
KR1019950044662A 1994-11-29 1995-11-29 반도체장치의 제조방법 KR0184371B1 (ko)

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
JP29523394A JP3272889B2 (ja) 1994-11-29 1994-11-29 半導体装置の製造方法
JP94-295230 1994-11-29
JP94-295231 1994-11-29
JP29523194A JP3325410B2 (ja) 1994-11-29 1994-11-29 半導体装置の製造方法
JP94-295233 1994-11-29
JP6295230A JPH08153738A (ja) 1994-11-29 1994-11-29 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
KR960019690A KR960019690A (ko) 1996-06-17
KR0184371B1 true KR0184371B1 (ko) 1999-03-20

Family

ID=27337965

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950044662A KR0184371B1 (ko) 1994-11-29 1995-11-29 반도체장치의 제조방법

Country Status (4)

Country Link
US (1) US5677246A (ko)
EP (1) EP0715348A3 (ko)
KR (1) KR0184371B1 (ko)
TW (1) TW289851B (ko)

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5766982A (en) 1996-03-07 1998-06-16 Micron Technology, Inc. Method and apparatus for underfill of bumped or raised die
US6238223B1 (en) * 1997-08-20 2001-05-29 Micro Technology, Inc. Method of depositing a thermoplastic polymer in semiconductor fabrication
US6462284B1 (en) * 1998-07-01 2002-10-08 Seiko Epson Corporation Semiconductor device and method of manufacture thereof
US6018192A (en) * 1998-07-30 2000-01-25 Motorola, Inc. Electronic device with a thermal control capability
US6288905B1 (en) * 1999-04-15 2001-09-11 Amerasia International Technology Inc. Contact module, as for a smart card, and method for making same
US6048656A (en) * 1999-05-11 2000-04-11 Micron Technology, Inc. Void-free underfill of surface mounted chips
KR100309161B1 (ko) 1999-10-11 2001-11-02 윤종용 메모리 카드 및 그 제조방법
US6400033B1 (en) 2000-06-01 2002-06-04 Amkor Technology, Inc. Reinforcing solder connections of electronic devices
JP3945968B2 (ja) * 2000-09-06 2007-07-18 三洋電機株式会社 半導体装置およびその製造方法
JP2002092575A (ja) * 2000-09-19 2002-03-29 Mitsubishi Electric Corp 小型カードとその製造方法
USRE44438E1 (en) 2001-02-27 2013-08-13 Stats Chippac, Ltd. Semiconductor device and method of dissipating heat from thin package-on-package mounted to substrate
US20020121707A1 (en) * 2001-02-27 2002-09-05 Chippac, Inc. Super-thin high speed flip chip package
US8143108B2 (en) * 2004-10-07 2012-03-27 Stats Chippac, Ltd. Semiconductor device and method of dissipating heat from thin package-on-package mounted to substrate
US20040070080A1 (en) * 2001-02-27 2004-04-15 Chippac, Inc Low cost, high performance flip chip package structure
JP4303609B2 (ja) * 2004-01-29 2009-07-29 富士通株式会社 スペーサ
JP4207004B2 (ja) 2005-01-12 2009-01-14 セイコーエプソン株式会社 半導体装置の製造方法
GB0505824D0 (en) * 2005-03-22 2005-04-27 Conductive Inkjet Tech Ltd Treatment of items
JP2007059693A (ja) * 2005-08-25 2007-03-08 Toshiba Corp 半導体メモリカードおよび半導体メモリカードの製造方法
US7381590B2 (en) * 2006-03-09 2008-06-03 International Business Machines Corporation Method and device including reworkable alpha particle barrier and corrosion barrier
JP2012049175A (ja) * 2010-08-24 2012-03-08 Toshiba Corp 半導体装置の製造方法
US8193036B2 (en) 2010-09-14 2012-06-05 Stats Chippac, Ltd. Semiconductor device and method of forming mold underfill using dispensing needle having same width as semiconductor die

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5850572A (ja) * 1981-09-22 1983-03-25 株式会社東芝 デイスプレイ装置の製造方法
JPS60262430A (ja) 1984-06-08 1985-12-25 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
JPS643626A (en) * 1987-06-26 1989-01-09 Matsushita Electric Ind Co Ltd Production of liquid crystal display device
JP2574369B2 (ja) * 1988-03-07 1997-01-22 松下電器産業株式会社 半導体チップの実装体およびその実装方法
JPH027180A (ja) * 1988-06-27 1990-01-11 Hitachi Ltd 命令一斉発火方式
JP2596615B2 (ja) * 1989-02-08 1997-04-02 沖電気工業株式会社 樹脂封止用回路基板
US5071787A (en) * 1989-03-14 1991-12-10 Kabushiki Kaisha Toshiba Semiconductor device utilizing a face-down bonding and a method for manufacturing the same
US5121190A (en) * 1990-03-14 1992-06-09 International Business Machines Corp. Solder interconnection structure on organic substrates
JPH04169002A (ja) * 1990-11-01 1992-06-17 Matsushita Electric Ind Co Ltd 導電性ペーストとそれを用いた多層セラミック配線基板の製造方法
JP2861368B2 (ja) * 1990-11-05 1999-02-24 住友電気工業株式会社 回路基板の加工方法
KR970011620B1 (ko) * 1991-05-23 1997-07-12 모토로라 인코포레이티드 집적회로 칩 캐리어
JPH04352439A (ja) * 1991-05-30 1992-12-07 Toshiba Corp 半導体装置の製造方法
US5436913A (en) * 1992-06-02 1995-07-25 Kabushiki Kaisha Toshiba Non-volatile semiconductor memory device using successively longer write pulses
JPH0632296A (ja) 1992-07-20 1994-02-08 Nec Corp 分離機構
JPH0650757A (ja) 1992-07-29 1994-02-25 Nagano Japan Radio Co 方位検出装置
JPH0660493A (ja) 1992-08-14 1994-03-04 Matsushita Electric Ind Co Ltd 磁気記録再生装置
JPH06151701A (ja) * 1992-11-09 1994-05-31 Sharp Corp 半導体装置の製造方法
JPH06283561A (ja) * 1993-03-29 1994-10-07 Takeshi Ikeda 半導体装置のパッケージ
FR2704691B1 (fr) * 1993-04-30 1995-06-02 Commissariat Energie Atomique Procédé d'enrobage de composants électroniques hybrides par billes sur un substrat.
JP3332555B2 (ja) * 1993-12-17 2002-10-07 株式会社東芝 半導体装置およびその製造方法
JPH07245360A (ja) * 1994-03-02 1995-09-19 Toshiba Corp 半導体パッケージおよびその製造方法
JP3246826B2 (ja) * 1994-03-30 2002-01-15 株式会社東芝 半導体パッケージ
JPH07302858A (ja) * 1994-04-28 1995-11-14 Toshiba Corp 半導体パッケージ
US5471027A (en) * 1994-07-22 1995-11-28 International Business Machines Corporation Method for forming chip carrier with a single protective encapsulant
US5579573A (en) * 1994-10-11 1996-12-03 Ford Motor Company Method for fabricating an undercoated chip electrically interconnected to a substrate
US5578527A (en) * 1995-06-23 1996-11-26 Industrial Technology Research Institute Connection construction and method of manufacturing the same

Also Published As

Publication number Publication date
TW289851B (ko) 1996-11-01
EP0715348A3 (en) 1998-07-15
KR960019690A (ko) 1996-06-17
US5677246A (en) 1997-10-14
EP0715348A2 (en) 1996-06-05

Similar Documents

Publication Publication Date Title
KR0184371B1 (ko) 반도체장치의 제조방법
KR100918745B1 (ko) 반도체 장치 및 그 제조 방법
KR100480515B1 (ko) 반도체 장치
US7911045B2 (en) Semiconductor element and semiconductor device
KR100499289B1 (ko) 패턴 리드를 갖는 반도체 패키지 및 그 제조 방법
US5677575A (en) Semiconductor package having semiconductor chip mounted on board in face-down relation
CN100423258C (zh) 半导体器件及其制造方法
US7148560B2 (en) IC chip package structure and underfill process
US20140252613A1 (en) Semiconductor device
KR20040087501A (ko) 센터 패드 반도체 칩의 패키지 및 그 제조방법
US7576476B2 (en) Piezoelectric device and method for manufacturing the same
KR20040014167A (ko) 반도체장치 및 그 제조방법
US6683369B2 (en) Semiconductor chip having a supporting member, tape substrate, semiconductor package having the semiconductor chip and the tape substrate
KR100272737B1 (ko) 릴인쇄회로기판및그를이용한칩온보드패키지
US6107689A (en) Semiconductor device
JPH08153830A (ja) 半導体装置およびその製造方法
KR20040106714A (ko) 적층 칩 패키지
US20070102816A1 (en) Board structure, a ball grid array (BGA) package and method thereof, and a solder ball and method thereof
JP3559554B2 (ja) 半導体装置およびその製造方法
KR100369205B1 (ko) 반도체 장치의 제조 방법
US20030122236A1 (en) Semiconductor device having multi-chip package structure
JPH11345834A (ja) 半導体素子とそれを用いた半導体装置の製造方法および半導体装置
JPH08153747A (ja) 半導体チップおよびそれを用いた半導体装置
JP3325410B2 (ja) 半導体装置の製造方法
JPH08153738A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20021128

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee