JPH04352439A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH04352439A JPH04352439A JP12640491A JP12640491A JPH04352439A JP H04352439 A JPH04352439 A JP H04352439A JP 12640491 A JP12640491 A JP 12640491A JP 12640491 A JP12640491 A JP 12640491A JP H04352439 A JPH04352439 A JP H04352439A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor element
- wiring board
- wiring pattern
- electrode
- bump
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 69
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 10
- 239000011347 resin Substances 0.000 claims abstract description 27
- 229920005989 resin Polymers 0.000 claims abstract description 27
- 238000000034 method Methods 0.000 claims abstract description 19
- 229920001187 thermosetting polymer Polymers 0.000 claims abstract description 5
- 238000000016 photochemical curing Methods 0.000 claims description 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 9
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 8
- 239000000758 substrate Substances 0.000 description 8
- 229910052782 aluminium Inorganic materials 0.000 description 6
- 239000011521 glass Substances 0.000 description 6
- 229910052737 gold Inorganic materials 0.000 description 6
- 239000010931 gold Substances 0.000 description 6
- 238000010438 heat treatment Methods 0.000 description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 239000010410 layer Substances 0.000 description 4
- 229910052751 metal Inorganic materials 0.000 description 4
- 239000002184 metal Substances 0.000 description 4
- 229910052759 nickel Inorganic materials 0.000 description 4
- 238000001723 curing Methods 0.000 description 3
- 229910000679 solder Inorganic materials 0.000 description 3
- 239000004925 Acrylic resin Substances 0.000 description 2
- 229920000178 Acrylic resin Polymers 0.000 description 2
- VTYYLEPIZMXCLO-UHFFFAOYSA-L Calcium carbonate Chemical compound [Ca+2].[O-]C([O-])=O VTYYLEPIZMXCLO-UHFFFAOYSA-L 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- 239000004593 Epoxy Substances 0.000 description 2
- 239000012790 adhesive layer Substances 0.000 description 2
- 239000004927 clay Substances 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 239000010408 film Substances 0.000 description 2
- 238000010304 firing Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- QSHDDOUJBYECFT-UHFFFAOYSA-N mercury Chemical compound [Hg] QSHDDOUJBYECFT-UHFFFAOYSA-N 0.000 description 2
- 229910052753 mercury Inorganic materials 0.000 description 2
- 239000002245 particle Substances 0.000 description 2
- 239000000843 powder Substances 0.000 description 2
- 230000002265 prevention Effects 0.000 description 2
- 238000007639 printing Methods 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- FRWYFWZENXDZMU-UHFFFAOYSA-N 2-iodoquinoline Chemical compound C1=CC=CC2=NC(I)=CC=C21 FRWYFWZENXDZMU-UHFFFAOYSA-N 0.000 description 1
- 229910052582 BN Inorganic materials 0.000 description 1
- PZNSFCLAULLKQX-UHFFFAOYSA-N Boron nitride Chemical compound N#B PZNSFCLAULLKQX-UHFFFAOYSA-N 0.000 description 1
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 1
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 1
- ISWSIDIOOBJBQZ-UHFFFAOYSA-N Phenol Chemical compound OC1=CC=CC=C1 ISWSIDIOOBJBQZ-UHFFFAOYSA-N 0.000 description 1
- 239000005062 Polybutadiene Substances 0.000 description 1
- 239000004642 Polyimide Substances 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- 230000005856 abnormality Effects 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- LTPBRCUWZOMYOC-UHFFFAOYSA-N beryllium oxide Inorganic materials O=[Be] LTPBRCUWZOMYOC-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- QHIWVLPBUQWDMQ-UHFFFAOYSA-N butyl prop-2-enoate;methyl 2-methylprop-2-enoate;prop-2-enoic acid Chemical compound OC(=O)C=C.COC(=O)C(C)=C.CCCCOC(=O)C=C QHIWVLPBUQWDMQ-UHFFFAOYSA-N 0.000 description 1
- 229910000019 calcium carbonate Inorganic materials 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- 239000011651 chromium Substances 0.000 description 1
- 229910052681 coesite Inorganic materials 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- PMHQVHHXPFUNSP-UHFFFAOYSA-M copper(1+);methylsulfanylmethane;bromide Chemical compound Br[Cu].CSC PMHQVHHXPFUNSP-UHFFFAOYSA-M 0.000 description 1
- 229910052906 cristobalite Inorganic materials 0.000 description 1
- 238000007598 dipping method Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000007772 electroless plating Methods 0.000 description 1
- 238000009713 electroplating Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- 238000011156 evaluation Methods 0.000 description 1
- 238000001704 evaporation Methods 0.000 description 1
- LNEPOXFFQSENCJ-UHFFFAOYSA-N haloperidol Chemical compound C1CC(O)(C=2C=CC(Cl)=CC=2)CCN1CCCC(=O)C1=CC=C(F)C=C1 LNEPOXFFQSENCJ-UHFFFAOYSA-N 0.000 description 1
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 239000011733 molybdenum Substances 0.000 description 1
- 229920000620 organic polymer Polymers 0.000 description 1
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 1
- 239000005011 phenolic resin Substances 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 229920002857 polybutadiene Polymers 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 239000002491 polymer binding agent Substances 0.000 description 1
- 238000004382 potting Methods 0.000 description 1
- 238000003825 pressing Methods 0.000 description 1
- 230000035939 shock Effects 0.000 description 1
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 229920002050 silicone resin Polymers 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 239000005361 soda-lime glass Substances 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 229910052682 stishovite Inorganic materials 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
- 229910052715 tantalum Inorganic materials 0.000 description 1
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- 239000010936 titanium Substances 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- 238000002834 transmittance Methods 0.000 description 1
- 229910052905 tridymite Inorganic materials 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
- H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
- H01L2224/7525—Means for applying energy, e.g. heating means
- H01L2224/75252—Means for applying energy, e.g. heating means in the upper part of the bonding apparatus, e.g. in the bonding head
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/831—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
- H01L2224/83102—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus using surface energy, e.g. capillary forces
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/838—Bonding techniques
- H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
- H01L2224/83885—Combinations of two or more hardening methods provided for in at least two different groups from H01L2224/83855 - H01L2224/8388, e.g. for hybrid thermoplastic-thermosetting adhesives
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
- H01L2224/92—Specific sequence of method steps
- H01L2224/921—Connecting a surface with connectors of different types
- H01L2224/9212—Sequential connecting processes
- H01L2224/92122—Sequential connecting processes the first connecting process involving a bump connector
- H01L2224/92125—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/35—Mechanical effects
- H01L2924/351—Thermal stress
- H01L2924/3511—Warping
Landscapes
- Wire Bonding (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】［発明の目的］
【０００２】
【産業上の利用分野】本発明は、半導体装置の製造方法
に係り、特に半導体素子をフェイスダウンボンディング
する工程を含む半導体装置の製造方法の改良に関する。
に係り、特に半導体素子をフェイスダウンボンディング
する工程を含む半導体装置の製造方法の改良に関する。
【０００３】
【従来の技術】近年、半導体集積回路技術の進歩により
、電極端子数が １００を超える半導体素子が製品化さ
れつつある。この半導体素子の多端子化に伴い、絶縁基
板面上に所要の配線パターンが形成されて成る配線基板
に、高密度に半導体素子を効率的にボンディングする技
術が望まれている。
、電極端子数が １００を超える半導体素子が製品化さ
れつつある。この半導体素子の多端子化に伴い、絶縁基
板面上に所要の配線パターンが形成されて成る配線基板
に、高密度に半導体素子を効率的にボンディングする技
術が望まれている。
【０００４】半導体素子の多数の電極端子（バンプ電極
）を、配線基板面上の所定の配線パターン上に一括的に
ボンディングする手段が、特開昭６２−１３２３３１
号公報および特開昭６２−１６９４３３ 号公報などに
提案されている。これら提案された手段は、その実施態
様を図３（ａ） およびび図３（ｂ） に模式的に示す
ように、先ず所要の配線パターン１を主面に有する絶縁
基板２（すなわち配線基板３）上の所定位置に、硬化収
縮性の樹脂４をポッティングした後に、半導体素子５の
バンプ電極５ａを所定の配線パターン１に位置合わせす
る（図３（ａ） ）。次いで、半導体素子５を配線基板
３面上に圧接しながら、前記硬化収縮性の樹脂４を硬化
・収縮させることにより、半導体素子５のバンプ電極５
ａを配線基板３面上の所要の配線パターン１に接続して
いる（図３（ｂ） ）。つまり、前記半導体素子５のバ
ンプ電極５ａ端面が、配線基板３面上に介在させた硬化
収縮性の樹脂４を硬化・収縮作用によって、所要の配線
パターン１面に一括して圧接された形で電気的に接続さ
れる手段である。
）を、配線基板面上の所定の配線パターン上に一括的に
ボンディングする手段が、特開昭６２−１３２３３１
号公報および特開昭６２−１６９４３３ 号公報などに
提案されている。これら提案された手段は、その実施態
様を図３（ａ） およびび図３（ｂ） に模式的に示す
ように、先ず所要の配線パターン１を主面に有する絶縁
基板２（すなわち配線基板３）上の所定位置に、硬化収
縮性の樹脂４をポッティングした後に、半導体素子５の
バンプ電極５ａを所定の配線パターン１に位置合わせす
る（図３（ａ） ）。次いで、半導体素子５を配線基板
３面上に圧接しながら、前記硬化収縮性の樹脂４を硬化
・収縮させることにより、半導体素子５のバンプ電極５
ａを配線基板３面上の所要の配線パターン１に接続して
いる（図３（ｂ） ）。つまり、前記半導体素子５のバ
ンプ電極５ａ端面が、配線基板３面上に介在させた硬化
収縮性の樹脂４を硬化・収縮作用によって、所要の配線
パターン１面に一括して圧接された形で電気的に接続さ
れる手段である。
【０００５】
【発明が解決しようとする課題】しかしながら、前記の
一括的にボンディングする手段にあっては次のような問
題があった。すなわち、半導体素子５と配線パターン１
とが電気的に接続する前に、介在させた硬化収縮性の樹
脂４が半導体素子５の突起電極（バンプ電極）５ａと配
線基板３の配線パターン１との接合界面に入り込む（侵
入する）ために、接続抵抗が高くなったりして、高信頼
性の高い電気的な接続が得られない場合がしばしばある
。
一括的にボンディングする手段にあっては次のような問
題があった。すなわち、半導体素子５と配線パターン１
とが電気的に接続する前に、介在させた硬化収縮性の樹
脂４が半導体素子５の突起電極（バンプ電極）５ａと配
線基板３の配線パターン１との接合界面に入り込む（侵
入する）ために、接続抵抗が高くなったりして、高信頼
性の高い電気的な接続が得られない場合がしばしばある
。
【０００６】このように、予め樹脂４を配線基板３面上
もしくは半導体素子５のバンプ電極５ａ形成面に配置し
てから、その樹脂の硬化・収縮を利用して半導体素子５
を配線基板３面上にフェイスダウンでマウントする方法
では、十分な電気的接続を達成し得るとはいえず、電気
的な接続の信頼性が一般的に低く、実用上なお問題があ
る。
もしくは半導体素子５のバンプ電極５ａ形成面に配置し
てから、その樹脂の硬化・収縮を利用して半導体素子５
を配線基板３面上にフェイスダウンでマウントする方法
では、十分な電気的接続を達成し得るとはいえず、電気
的な接続の信頼性が一般的に低く、実用上なお問題があ
る。
【０００７】本発明は上述した問題点を考慮してなされ
たもので、半導体素子を配線基板面上にフェイスダウン
でマウントするに当たり、電気的な接続部の信頼性向上
が図られた半導体装置の製造方法の提供を目的とする。
たもので、半導体素子を配線基板面上にフェイスダウン
でマウントするに当たり、電気的な接続部の信頼性向上
が図られた半導体装置の製造方法の提供を目的とする。
【０００８】［発明の構成］
【０００９】
【課題を解決するための手段】本発明に係る半導体装置
の製造方法の骨子は、半導体素子を配線基板面上にフェ
イスダウンでマウントするに当たり、前記半導体素子に
形成された接続用突起電極（バンプ電極）を配線基板面
の所定の配線パターンに位置合わせし、これらを加圧圧
接したままの状態で半導体素子と配線基板との隙間に硬
化収縮する光硬化性もしくは熱硬化性の樹脂を含浸した
後、前記含浸した樹脂を硬化させて前記接続用突起電極
（バンプ電極）を位置合わせされた配線パターン面に電
気的に接続する工程を具備することを特徴とする。
の製造方法の骨子は、半導体素子を配線基板面上にフェ
イスダウンでマウントするに当たり、前記半導体素子に
形成された接続用突起電極（バンプ電極）を配線基板面
の所定の配線パターンに位置合わせし、これらを加圧圧
接したままの状態で半導体素子と配線基板との隙間に硬
化収縮する光硬化性もしくは熱硬化性の樹脂を含浸した
後、前記含浸した樹脂を硬化させて前記接続用突起電極
（バンプ電極）を位置合わせされた配線パターン面に電
気的に接続する工程を具備することを特徴とする。
【００１０】
【作用】本発明によれば、半導体素子と配線基板面上の
配線パターンとを、前記半導体素子の突起状電極（バン
プ電極）を介して接続を行う際、そのバンプ電極を配線
基板面の配線パターンに加圧圧接したままの状態で、硬
化収縮性樹脂を含浸させ、硬化させるのでバンプ電極と
配線パターンとの界面に樹脂が入り込み難い状態を採る
ため、信頼性が高いフェイスダウン接合が形成ないし達
成される。
配線パターンとを、前記半導体素子の突起状電極（バン
プ電極）を介して接続を行う際、そのバンプ電極を配線
基板面の配線パターンに加圧圧接したままの状態で、硬
化収縮性樹脂を含浸させ、硬化させるのでバンプ電極と
配線パターンとの界面に樹脂が入り込み難い状態を採る
ため、信頼性が高いフェイスダウン接合が形成ないし達
成される。
【００１１】
【実施例】以下、本発明の実施例を説明する。
【００１２】実施例１
図１（ａ） 〜（ｃ） は本発明に係わる半導体装置の
製造方法の実施態様例を模式的に示す断面図であり、先
ず図１（ａ） に示すごとく、バンプ電極５ａが形成さ
れた半導体素子５および絶縁基板２の主面に所要の配線
パターン１が形成されて成る配線基板３を用意する。
製造方法の実施態様例を模式的に示す断面図であり、先
ず図１（ａ） に示すごとく、バンプ電極５ａが形成さ
れた半導体素子５および絶縁基板２の主面に所要の配線
パターン１が形成されて成る配線基板３を用意する。
【００１３】一方、湿式バンプ法で形成したバンプサイ
ズは６０×６０μｍ、高さは１５μｍ±２μｍ、バンプ
数は１３０ 個、最小パッドピッチは８０μｍの金バン
プを有する半導体素子を用意した。
ズは６０×６０μｍ、高さは１５μｍ±２μｍ、バンプ
数は１３０ 個、最小パッドピッチは８０μｍの金バン
プを有する半導体素子を用意した。
【００１４】次いで、図１（ｂ） に示すごとく、配線
基板３を支持台６面上に載置し、前記配線基板３上に形
成されている配線パターン１と、半導体素子５の接続用
突起電極（金バンプ）５ａと絶縁基板２上の配線パター
ン（ニッケル配線）１との位置合わせを行い、半導体素
子５の裏面から加熱ヘッド７によって圧力を加え、前記
配線パターン１と電気的半導体素子５のバンプ電極５ａ
とを位置合わせして接触・配置する。このときの接合圧
力は、バンプ電極５ａの材質、配線パターン１の材質な
どによりそれぞれ最適な条件が存在するが、ここでは１
個の半導体素子５当たり、１０〜２０ｋｇｆ の加重を
加えればよい。前記バンプ電極５ａを位置合わせして接
合し、加重を加えたままの状態で、すなわち半導体素子
５への加圧を保持したまま図１（ｃ） に示すごとく、
半導体素子５と配線基板３との隙間に、熱硬化性エポキ
シに粒径 １μｍ以下の酸化シリコン粉末３０重量部を
含んだものを、たとえばディスペンサー８によって、半
導体素子５の側面に接触するよう２カ所に、前記硬化収
縮性の樹脂４を滴下させ、毛細管現象によって含浸させ
た。その後、加熱ヘッド７の温度を樹脂４の網状化反応
が開始する温度以上、たとえば１６０ ℃に設定し、
２分間保持することによって硬化させて、半導体素子５
の配線基板３面へのフェイスダウンボンディングを終了
した。
基板３を支持台６面上に載置し、前記配線基板３上に形
成されている配線パターン１と、半導体素子５の接続用
突起電極（金バンプ）５ａと絶縁基板２上の配線パター
ン（ニッケル配線）１との位置合わせを行い、半導体素
子５の裏面から加熱ヘッド７によって圧力を加え、前記
配線パターン１と電気的半導体素子５のバンプ電極５ａ
とを位置合わせして接触・配置する。このときの接合圧
力は、バンプ電極５ａの材質、配線パターン１の材質な
どによりそれぞれ最適な条件が存在するが、ここでは１
個の半導体素子５当たり、１０〜２０ｋｇｆ の加重を
加えればよい。前記バンプ電極５ａを位置合わせして接
合し、加重を加えたままの状態で、すなわち半導体素子
５への加圧を保持したまま図１（ｃ） に示すごとく、
半導体素子５と配線基板３との隙間に、熱硬化性エポキ
シに粒径 １μｍ以下の酸化シリコン粉末３０重量部を
含んだものを、たとえばディスペンサー８によって、半
導体素子５の側面に接触するよう２カ所に、前記硬化収
縮性の樹脂４を滴下させ、毛細管現象によって含浸させ
た。その後、加熱ヘッド７の温度を樹脂４の網状化反応
が開始する温度以上、たとえば１６０ ℃に設定し、
２分間保持することによって硬化させて、半導体素子５
の配線基板３面へのフェイスダウンボンディングを終了
した。
【００１５】上記によって製造した半導体装置は、半導
体素子５と配線パターン１との接触抵抗が１バンプ電極
５ａ当たり平均で０．１ Ω以下であり、接触不良とな
る端子はなかった。さらに、テストサンプルを作って、
−４０℃〜１２０ ℃で１サイクル各３０分の熱衝撃試
験を行ったところ、５００ サイクル後の接触抵抗値の
平均で０．１ Ω以下であった。また、７０℃、９０％
Ｒ． Ｈ．の高温高湿放置試験を行ったところ、１０
００時間経過後も接触抵抗値の平均が０．１ Ω以下で
あった。
体素子５と配線パターン１との接触抵抗が１バンプ電極
５ａ当たり平均で０．１ Ω以下であり、接触不良とな
る端子はなかった。さらに、テストサンプルを作って、
−４０℃〜１２０ ℃で１サイクル各３０分の熱衝撃試
験を行ったところ、５００ サイクル後の接触抵抗値の
平均で０．１ Ω以下であった。また、７０℃、９０％
Ｒ． Ｈ．の高温高湿放置試験を行ったところ、１０
００時間経過後も接触抵抗値の平均が０．１ Ω以下で
あった。
【００１６】なお、上記において、配線基板３は、たと
えばガラス、セラミック、ガラスエポキシ、金属コア基
板、ポリイミドおよびフェノール基板などを絶縁基板２
として構成されたものを用いることができ、また配線パ
ターン１は、たとえばニッケル、銅、チタン、ＩＴＯ
（Ｉｎｄｉｕｍ Ｔｉｎ Ｏｘｉｄｅ）、クロム、アル
ミニウム、モリブデン、タンタル、タングステン、金、
銀、あるいはこれらの金属合金ないしは、複合した金属
材料で形成されていてもよい。そして、配線パターン１
の形成は、たとえばスパッタ法、蒸着法、メッキ法もし
くは印刷法などによってもよい。たとえば、絶縁基板２
として厚さ１．１ ｍｍのソーダライムガラスを用い、
このガラス基板上に ＳｉＯ２ を約１００ オングス
トロームディップ形成した後、ＩＴＯ を厚さ０．１
μｍ蒸着し、さらに０．５ μｍのニッケル無電解メッ
キを行い、所要の配線パターン１を形成し得る。 一
方、半導体素子５は、たたえばアルミニウムボンディン
グパッド上に適当な接着層や拡散防止層を設け、配線パ
ターンに接続するための突起状電極（バンプ電極）５ａ
を有している。この突起状電極５ａは、たとえば金バン
プ、銅バンプ、ニッケルバンプ、半田バンプなどの単独
型、あるいは２種以上の金属層の積層型に構成されたも
のが挙げられる。そして、このバンプ電極５ａの形成方
法としては、ウェーハ状態で、アルミボンディングパッ
ド上に薄膜、ＰＥＰ （Ｐｈｏｔｏ Ｅｎｇｒａｖｉｎ
ｇ Ｐｒｏｃｅｓｓ） により接着層および拡散防止層
を形成し、電気メッキによりバンプを形成する、いわゆ
る湿式バンプ形成法を用いることができる。さらに、別
の支持台上に前述と同様の方法でバンプを形成しておき
、このバンプを半導体素子側に転写するいわゆる転写バ
ンプ形成方式を用いることもできる。また他の方法とし
ては、アルミニウムボンディングパッド上に半田に濡れ
る金属を着膜した後、溶融した半田槽に浸漬する方法や
ボールボンディングの手法を利用して、アルミニウムボ
ンディングパッド上にボールバンプを形成する方法でも
よい。
えばガラス、セラミック、ガラスエポキシ、金属コア基
板、ポリイミドおよびフェノール基板などを絶縁基板２
として構成されたものを用いることができ、また配線パ
ターン１は、たとえばニッケル、銅、チタン、ＩＴＯ
（Ｉｎｄｉｕｍ Ｔｉｎ Ｏｘｉｄｅ）、クロム、アル
ミニウム、モリブデン、タンタル、タングステン、金、
銀、あるいはこれらの金属合金ないしは、複合した金属
材料で形成されていてもよい。そして、配線パターン１
の形成は、たとえばスパッタ法、蒸着法、メッキ法もし
くは印刷法などによってもよい。たとえば、絶縁基板２
として厚さ１．１ ｍｍのソーダライムガラスを用い、
このガラス基板上に ＳｉＯ２ を約１００ オングス
トロームディップ形成した後、ＩＴＯ を厚さ０．１
μｍ蒸着し、さらに０．５ μｍのニッケル無電解メッ
キを行い、所要の配線パターン１を形成し得る。 一
方、半導体素子５は、たたえばアルミニウムボンディン
グパッド上に適当な接着層や拡散防止層を設け、配線パ
ターンに接続するための突起状電極（バンプ電極）５ａ
を有している。この突起状電極５ａは、たとえば金バン
プ、銅バンプ、ニッケルバンプ、半田バンプなどの単独
型、あるいは２種以上の金属層の積層型に構成されたも
のが挙げられる。そして、このバンプ電極５ａの形成方
法としては、ウェーハ状態で、アルミボンディングパッ
ド上に薄膜、ＰＥＰ （Ｐｈｏｔｏ Ｅｎｇｒａｖｉｎ
ｇ Ｐｒｏｃｅｓｓ） により接着層および拡散防止層
を形成し、電気メッキによりバンプを形成する、いわゆ
る湿式バンプ形成法を用いることができる。さらに、別
の支持台上に前述と同様の方法でバンプを形成しておき
、このバンプを半導体素子側に転写するいわゆる転写バ
ンプ形成方式を用いることもできる。また他の方法とし
ては、アルミニウムボンディングパッド上に半田に濡れ
る金属を着膜した後、溶融した半田槽に浸漬する方法や
ボールボンディングの手法を利用して、アルミニウムボ
ンディングパッド上にボールバンプを形成する方法でも
よい。
【００１７】また、前記半導体素子５と配線基板３との
隙間に含浸・硬化させる硬化収縮性の樹脂４としては、
たとえばエポキシ樹脂、フェノール樹脂、アクリル樹脂
、シリコーン樹脂、熱硬化型１−２ ポリブタジエン樹
脂などの熱あるいは光硬化性樹脂を単独、もしくは複合
ないし混合して使用することができる。またこれらの樹
脂中に酸化シリコン、窒化シリコン、炭化シリコン、炭
酸カルシウム、酸化ベリリウム、酸化アルミニウム、窒
化アルミウム、窒化ボロンなどの粉体を混入したものを
用いると接続の信頼性向上にさらに好適である。ここで
使用する樹脂は粘土が５００ ｃｐｓ 程度であれば、
いわゆる毛細管現象によって素早く含浸される。室温で
粘土が高い場合であっても、数１０℃に加熱するか、あ
るいは １０ −３Ｔｏｒｒ程度に減圧すれば容易に含
浸させることができる。
隙間に含浸・硬化させる硬化収縮性の樹脂４としては、
たとえばエポキシ樹脂、フェノール樹脂、アクリル樹脂
、シリコーン樹脂、熱硬化型１−２ ポリブタジエン樹
脂などの熱あるいは光硬化性樹脂を単独、もしくは複合
ないし混合して使用することができる。またこれらの樹
脂中に酸化シリコン、窒化シリコン、炭化シリコン、炭
酸カルシウム、酸化ベリリウム、酸化アルミニウム、窒
化アルミウム、窒化ボロンなどの粉体を混入したものを
用いると接続の信頼性向上にさらに好適である。ここで
使用する樹脂は粘土が５００ ｃｐｓ 程度であれば、
いわゆる毛細管現象によって素早く含浸される。室温で
粘土が高い場合であっても、数１０℃に加熱するか、あ
るいは １０ −３Ｔｏｒｒ程度に減圧すれば容易に含
浸させることができる。
【００１８】実施例２
厚さ１．１ ｍｍの無アルカリガラスから成る絶縁基板
２面上に、ガラスフリットと平均粒径 ３μｍ の金粉
末と有機高分子バインダを主成分とする金厚膜ペースト
を印刷焼成して所要の配線パターン１を形成した配線基
板３を用意した。なお、前記配線パターン１の形成に当
たっての焼成条件は、ピーク温度が６５０ ℃、１０分
間でトータル焼成時間は４５分間であり、また配線パタ
ーン１の厚さは ７μｍ 、配線パターン１の幅は１５
０ μｍ である。
２面上に、ガラスフリットと平均粒径 ３μｍ の金粉
末と有機高分子バインダを主成分とする金厚膜ペースト
を印刷焼成して所要の配線パターン１を形成した配線基
板３を用意した。なお、前記配線パターン１の形成に当
たっての焼成条件は、ピーク温度が６５０ ℃、１０分
間でトータル焼成時間は４５分間であり、また配線パタ
ーン１の厚さは ７μｍ 、配線パターン１の幅は１５
０ μｍ である。
【００１９】一方、半導体素子５としてアルミニウムボ
ンディングパッド上に２５μｍ の金線を用いてボール
ボンディングを行い、金線をボールの根元から切断して
直径約８０μｍ の金ボールバンプ５ａを、最小ピッチ
は２００ μｍ として２５個形成したものを用意した
。
ンディングパッド上に２５μｍ の金線を用いてボール
ボンディングを行い、金線をボールの根元から切断して
直径約８０μｍ の金ボールバンプ５ａを、最小ピッチ
は２００ μｍ として２５個形成したものを用意した
。
【００２０】次いで、図２に実施態様例を模式的に示す
ごとく、前記半導体素子５を加熱ヘッド７に、バンプ電
極５ａを配線基板３面に向けて保持して、対応する配線
パターン１とバンプ電極５ａを相互に位置を合わせし、
接合加重 ５ｋｇｆ で圧接した。このとき、配線基板
３を搭載するステージ（支持台）６は紫外光線に対して
透過率が高いガラスを使用した。前記により半導体素子
５を配線基板３面に圧接したまま、ディスペンサー８に
よって光硬化性アクリル系樹脂４を半導体素子５の周囲
に滴下し、半導体素子５下面と配線基板３上面との隙間
に含浸させた。その後、１００ Ｗ 水銀ランプ９を光
源として、含浸樹脂４面において、８００ ｍＪのエネ
ルギーになるように調整し、前記ステージ６の裏面側か
ら光を照射して含浸させた樹脂４を硬化収縮させた。
ごとく、前記半導体素子５を加熱ヘッド７に、バンプ電
極５ａを配線基板３面に向けて保持して、対応する配線
パターン１とバンプ電極５ａを相互に位置を合わせし、
接合加重 ５ｋｇｆ で圧接した。このとき、配線基板
３を搭載するステージ（支持台）６は紫外光線に対して
透過率が高いガラスを使用した。前記により半導体素子
５を配線基板３面に圧接したまま、ディスペンサー８に
よって光硬化性アクリル系樹脂４を半導体素子５の周囲
に滴下し、半導体素子５下面と配線基板３上面との隙間
に含浸させた。その後、１００ Ｗ 水銀ランプ９を光
源として、含浸樹脂４面において、８００ ｍＪのエネ
ルギーになるように調整し、前記ステージ６の裏面側か
ら光を照射して含浸させた樹脂４を硬化収縮させた。
【００２１】上記で製造した半導体装置においては、２
５個のバンプ電極５ａの接触抵抗値がいずれも０．１
Ω以下であり、上記実施例１の場合と同様の信頼性評価
を実施したところ、まったく異常はなかった。
５個のバンプ電極５ａの接触抵抗値がいずれも０．１
Ω以下であり、上記実施例１の場合と同様の信頼性評価
を実施したところ、まったく異常はなかった。
【００２２】
【発明の効果】以上詳述したように、本発明によれば、
半導体素子の突起状電極（バンプ電極）と配線基板の配
線パターンとを圧接したままの状態で、硬化収縮性の樹
脂を半導体素子下面と配線基板上面との隙間に含浸し硬
化させるので、互いに対接して電気的に接続される突起
上電極と配線パターンとの界面に前記樹脂が侵入する現
象も全面的に回避される。つまり、突起上電極と配線パ
ターンとの界面に、絶縁層が介在する恐れも全面的に解
消されるため、容易に良好な電気的な接続を達成ないし
形成し得る。
半導体素子の突起状電極（バンプ電極）と配線基板の配
線パターンとを圧接したままの状態で、硬化収縮性の樹
脂を半導体素子下面と配線基板上面との隙間に含浸し硬
化させるので、互いに対接して電気的に接続される突起
上電極と配線パターンとの界面に前記樹脂が侵入する現
象も全面的に回避される。つまり、突起上電極と配線パ
ターンとの界面に、絶縁層が介在する恐れも全面的に解
消されるため、容易に良好な電気的な接続を達成ないし
形成し得る。
【図１】本発明に係わる半導体装置の製造方法の実施態
様例を模式的に示したもので、ａは支持台に載置された
配線基板面にフェースダウンボンディングする半導体素
子を位置合わせする状態を示す断面図、ｂは配線基板面
に位置合わせした半導体素子を押圧したまま硬化収縮性
の樹脂を配線基板面と半導体素子面との隙間に含浸する
状態を示す断面図、ｃは製造された半導体装置の断面図
。
様例を模式的に示したもので、ａは支持台に載置された
配線基板面にフェースダウンボンディングする半導体素
子を位置合わせする状態を示す断面図、ｂは配線基板面
に位置合わせした半導体素子を押圧したまま硬化収縮性
の樹脂を配線基板面と半導体素子面との隙間に含浸する
状態を示す断面図、ｃは製造された半導体装置の断面図
。
【図２】本発明に係わる半導体装置の製造方法の他の実
施態様例を模式的に示す断面図。
施態様例を模式的に示す断面図。
【図３】従来のフェースダウンボンディング手段の実施
態様を模式的に示したもので、ａは配線基板面にフェー
スダウンボンディングする半導体素子を位置合わせする
状態を示す断面図、ｂは製造された半導体装置の断面図
。
態様を模式的に示したもので、ａは配線基板面にフェー
スダウンボンディングする半導体素子を位置合わせする
状態を示す断面図、ｂは製造された半導体装置の断面図
。
１…配線パターン
２…絶縁基板
３…配線基板
４…硬化収縮性樹脂
５…半導体素子
５ａ…バンプ電極
６…ステージ（支持台）
７…加熱ヘッド
８…ディスペンサー
９…水銀ランプ
Claims (1)
- 【請求項１】 半導体素子を配線基板面上にフェイス
ダウンでマウントするに当たり、前記半導体素子に形成
された接続用突起電極を配線基板面の所定の配線パター
ンに位置合わせし、これらを加圧圧接したままの状態で
半導体素子と配線基板との隙間に硬化収縮する光硬化性
もしくは熱硬化性の樹脂を含浸した後、前記含浸した樹
脂を硬化させて前記接続用突起電極を位置合わせされた
配線パターン面に電気的に接続する工程を具備すること
を特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12640491A JPH04352439A (ja) | 1991-05-30 | 1991-05-30 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12640491A JPH04352439A (ja) | 1991-05-30 | 1991-05-30 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04352439A true JPH04352439A (ja) | 1992-12-07 |
Family
ID=14934319
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12640491A Pending JPH04352439A (ja) | 1991-05-30 | 1991-05-30 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04352439A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0715348A3 (en) * | 1994-11-29 | 1998-07-15 | Kabushiki Kaisha Toshiba | Method of manufacturing semiconductor devices |
| US5866950A (en) * | 1993-09-01 | 1999-02-02 | Kabushiki Kaisha Toshiba | Semiconductor package and fabrication method |
| WO2000019516A1 (en) * | 1998-09-30 | 2000-04-06 | Seiko Epson Corporation | Semiconductor device, connection method for semiconductor chip, circuit board and electronic apparatus |
-
1991
- 1991-05-30 JP JP12640491A patent/JPH04352439A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5866950A (en) * | 1993-09-01 | 1999-02-02 | Kabushiki Kaisha Toshiba | Semiconductor package and fabrication method |
| EP0715348A3 (en) * | 1994-11-29 | 1998-07-15 | Kabushiki Kaisha Toshiba | Method of manufacturing semiconductor devices |
| WO2000019516A1 (en) * | 1998-09-30 | 2000-04-06 | Seiko Epson Corporation | Semiconductor device, connection method for semiconductor chip, circuit board and electronic apparatus |
| US6410364B1 (en) | 1998-09-30 | 2002-06-25 | Seiko Epson Corporation | Semiconductor device, method of connecting a semiconductor chip, circuit board, and electronic equipment |
| US6656771B2 (en) | 1998-09-30 | 2003-12-02 | Seiko Epson Corporation | Semiconductor device, method of connecting a semiconductor chip, circuit board, and electronic equipment |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5071787A (en) | Semiconductor device utilizing a face-down bonding and a method for manufacturing the same | |
| US7240429B2 (en) | Manufacturing method for a printed circuit board | |
| CN101156238B (zh) | 电子零件连接用突起电极与电子零件安装体的制造方法 | |
| US20080121416A1 (en) | Multilayer Printed Wiring Board And Manufacturing Method For Same | |
| US8152953B2 (en) | Method of making printed wiring board and method of making printed circuit board unit | |
| IE52529B1 (en) | Method of simultaneously manufacturing multiple electrical connections between two elements | |
| WO2006112384A1 (ja) | 電子部品接続用突起電極とそれを用いた電子部品実装体およびそれらの製造方法 | |
| JP3383811B2 (ja) | 半導体チップモジュール及びその製造方法 | |
| JPH09505444A (ja) | 接着シートを用いたマルチチップ電子パッケージモジュール | |
| JPH05218137A (ja) | 半導体装置の製造方法 | |
| KR20070075317A (ko) | 반도체 장치의 제조 방법 | |
| JP4527991B2 (ja) | マルチチップモジュールの製造方法 | |
| CN115448758B (zh) | 一种ltcc基板的制作方法及ltcc基板 | |
| JPH04352439A (ja) | 半導体装置の製造方法 | |
| JP4479582B2 (ja) | 電子部品実装体の製造方法 | |
| JP2755696B2 (ja) | 半導体装置及びその製造方法 | |
| JP2002151801A (ja) | 回路基板構造およびその製造方法 | |
| JP4440494B2 (ja) | 半導体装置の製造方法 | |
| JPH0661304A (ja) | 半導体素子のボンディング方法 | |
| JP2001118968A (ja) | 半導体装置 | |
| JP3120837B2 (ja) | 電気的接続用の樹脂フィルムおよび樹脂フィルムを用いた電気的接続方法 | |
| JPH04171970A (ja) | 半導体装置 | |
| JP2961221B2 (ja) | 電気的接続部材 | |
| JP2002016104A (ja) | 半導体装置の実装方法および半導体装置実装体の製造方法 | |
| JPH11274372A (ja) | 半導体装置及びその半導体パッケージ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19991102 |