KR20070075317A - 반도체 장치의 제조 방법 - Google Patents

반도체 장치의 제조 방법 Download PDF

Info

Publication number
KR20070075317A
KR20070075317A KR1020070002828A KR20070002828A KR20070075317A KR 20070075317 A KR20070075317 A KR 20070075317A KR 1020070002828 A KR1020070002828 A KR 1020070002828A KR 20070002828 A KR20070002828 A KR 20070002828A KR 20070075317 A KR20070075317 A KR 20070075317A
Authority
KR
South Korea
Prior art keywords
semiconductor element
adhesive layer
layer
substrate
less
Prior art date
Application number
KR1020070002828A
Other languages
English (en)
Other versions
KR100804856B1 (ko
Inventor
아쯔시 요시무라
다다노부 오꾸보
야스오 다네
Original Assignee
가부시끼가이샤 도시바
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시끼가이샤 도시바 filed Critical 가부시끼가이샤 도시바
Publication of KR20070075317A publication Critical patent/KR20070075317A/ko
Application granted granted Critical
Publication of KR100804856B1 publication Critical patent/KR100804856B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6838—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping with gripping and holding devices using a vacuum; Bernoulli devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83191—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0651—Wire or wire-like electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06575—Auxiliary carrier between devices, the carrier having no electrical connection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06582—Housing for the assembly, e.g. chip scale package [CSP]
    • H01L2225/06586—Housing with external bump or bump-like connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06593—Mounting aids permanently on device; arrangements for alignment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/0665—Epoxy resin
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Die Bonding (AREA)

Abstract

소자 탑재부를 갖는 기판은 흡착 구멍을 갖는 흡착 스테이지 상에 재치된다. 흡착 구멍은 기판의 소자 탑재부를 제외한 영역을 흡착하도록 형성되어 있다. 혹은, 흡착 구멍은 0.5㎜ 이상 1.0㎜ 이하의 구멍 직경을 가진다. 제1 반도체 소자를 쇼어 A 경도가 50 이상 70 이하인 흡착 고무 콜릿으로 흡착한다. 기판의 소자 탑재부에 제1 반도체 소자를 접착한다. 제1 반도체 소자 상에는 잔존 휘발분이 0.5% 이하인 접착제층이 형성된 제2 반도체 소자가 배치된다. 접착제층을 120℃ 이상 150℃ 이하의 범위의 온도로 가열하여 접착한다.
흡착 스테이지, 접착제층, 소자 탑재부, 반도체 소자

Description

반도체 장치의 제조 방법{METHOD FOR MANUFACTURING SEMICONDUCTOR DEVICE}
도 1은 본 발명의 실시예에 따른 제조 방법을 적용하여 제작한 적층형 반도체 장치의 구성을 도시한 단면도.
도 2는 도 1에 도시한 적층형 반도체 장치의 변형예를 도시한 단면도.
도 3a 및 도 3b는 실시예의 제조 공정에서의 제1 반도체 소자의 접착 공정을 도시한 단면도.
도 4는 흡착 고무 콜릿의 경도 및 가열 스테이지의 흡착 구멍의 구멍 직경과 말려드는 보이드의 발생률과의 관계의 일례를 나타내는 도면.
도 5a, 도 5b 및 도 5c는 실시예의 제조 공정에서의 제2 반도체 소자의 접착 공정을 도시한 단면도.
도 6은 제2 접착제층의 잔존 휘발분 및 접착시 온도와 발포 보이드의 발생률과의 관계의 일례를 나타내는 도면.
<도면의 주요부분에 대한 부호의 설명>
1:적층형 반도체 장치
2:기판
2a:소자 탑재부
3:외부 접속 단자
4:접속 패드
5:제1 반도체 소자
6:제1 접착제층
7:제1 본딩 와이어
8:제2 반도체 소자
9:제2 접착제층
9A:제1 수지층
9B:제2 수지층
11:제2 본딩 와이어
12:밀봉 수지
21:흡착 스테이지
22:흡착 고무 콜릿
23:흡착 툴
24:흡착 구멍
[특허 문헌 1] 일본 특허 공개 2004-72009호 공보
[특허 문헌 2] 일본 특허 공개 2002-252254호 공보
[특허 문헌 3] 일본 특허 공개 2003-133707호 공보
<관련 출원>
본 출원은, 2006년 1월 11일에 출원된 일본 출원, 특원2006-003663호에 의한 우선권의 이익에 기초한다. 따라서, 그것에 의한 우선권의 이익을 주장한다. 상기 일본 출원의 내용의 모두는, 여기에 참조 문헌으로서 포함된다.
본 발명은 반도체 장치의 제조 방법에 관한 것이다.
반도체 장치의 소형화나 고밀도 실장화 등을 실현하기 위해서, 1개의 패키지 내에 복수의 반도체 소자를 적층하여 밀봉한 스택형 멀티 칩 패키지가 실용화되고 있다. 스택형 멀티 칩 패키지에서, 복수의 반도체 소자는 배선 기판 상에 접착제층을 개재하여 차례로 적층된다. 각 반도체 소자의 전극 패드는 본딩 와이어를 통하여 배선 기판의 접속 패드와 전기적으로 접속된다.
복수의 반도체 소자를 적층할 때에, 상단측의 반도체 소자의 하면측에 형성한 접착제층을 가열에 의해 연화시키고, 이 연화시킨 접착제층을 하단측의 반도체 소자에 밀착시킨 후, 접착착층을 열경화시켜 상하의 반도체 소자 간을 접착하고 있다. 이 때, 접착제층에 잔존하는 휘발 성분(잔존 용제분)이 많으면, 그것이 가열시에 접착제층 내에서 휘발하여, 보이드(이하, 발포 보이드라고 함)가 발생한다고 하는 문제가 있다. 발포 보이드는 접착 후에 발생하기 때문에, 발포한 체적분만큼 접착제층이 부분적으로 두꺼워진다. 이는 반도체 소자를 변형시키는 요인으로 된다. 또한, 반도체 소자 간의 열전도 등을 저해하는 요인으로 된다.
이러한 점에 대하여, 접착제층의 잔존 휘발분량을 줄임으로써, 발포 보이드의 발생량을 저감할 수 있다. 그러나, 단순히 잔존 휘발분량을 줄인 것만으로는 접착제의 점도가 높아져, 반도체 소자에의 밀착성이 저하한다. 또한, 하단측의 반도체 소자의 본딩 와이어와 상단측의 반도체 소자와의 접촉에 의한 절연 불량이나 쇼트의 발생을 방지할 때에, 반도체 소자 간의 접착제층의 두께를 두껍게 하여, 본딩 와이어를 접착제층 내에 집어넣는 것이 행해지고 있다(특허 문헌 1 참조). 이 경우, 접착제의 점도가 높으면 본딩 와이어에 변형이나 접속 불량이 발생하기 쉬워진다.
또한, 배선 기판과 반도체 소자 간이나 복수의 반도체 소자 간의 접착제층에 발생하는 보이드로서는, 전술한 발포 보이드 외에 말려드는 보이드가 있다. 이는 반도체 소자를 배선 기판이나 다른 반도체 소자에 접착할 때에, 배선 기판이나 다른 반도체 소자의 변형이나 접착하는 반도체 소자의 휘어짐 등이 원인으로 되어서 발생한다. 특허 문헌 2나 특허 문헌 3에는, 접착제의 가열 온도를 ２단계로 제어함으로써, 공기의 휩쓸림(말려듬)을 억제하거나, 또한 휩쓸린 공기를 배출하는 것이 기재되어 있다. 그러나, 이 방법으로는 국소적인 변형 등에 기인하는 보이드를 충분히 억제할 수는 없다.
본 발명의 일 양태에 따른 반도체 장치의 제조 방법은, 접속부를 갖는 기판 상에 전극 패드를 갖는 제1 반도체 소자를 접착하는 공정과, 상기 기판의 상기 접속부와 상기 제1 반도체 소자의 상기 전극 패드를 제1 본딩 와이어를 통하여 접속 하는 공정과, 전극 패드를 갖는 제2 반도체 소자의 이면측에, 잔존 휘발분이 0.5% 이하인 접착제층을 형성하는 공정과, 상기 제2 반도체 소자를 상기 접착제층을 개재하여 상기 제1 반도체 소자 상에 배치하는 공정과, 상기 접착제층을 120℃ 이상 150℃ 이하의 온도로 가열하여, 상기 접착제층의 적어도 일부를 연화 또는 용융시키면서, 상기 제1 반도체 소자와 밀착시키는 공정과, 상기 제1 반도체 소자와 밀착시킨 상기 접착제층을 열경화시켜서, 상기 제2 반도체 소자를 상기 제1 반도체 소자에 접착하는 공정과, 상기 기판의 상기 접속부와 상기 제2 반도체 소자의 상기 전극 패드를 제2 본딩 와이어를 통하여 접속하는 공정을 구비하는 것을 특징으로 하고 있다.
본 발명의 다른 양태에 따른 반도체 장치의 제조 방법은, 소자 탑재부와 접속부를 갖는 기판을, 상기 기판의 상기 소자 탑재부를 제외한 영역을 흡착하도록 형성된 흡착 구멍을 갖는 흡착 스테이지 상에 재치하는 공정과, 쇼어 A 경도가 50 이상 70 이하인 흡착 고무 콜릿으로, 표면측에 설치된 전극 패드와 이면측에 형성된 접착제층을 갖는 반도체 소자를 흡착하는 공정과, 상기 흡착 고무 콜릿으로 흡착한 상기 반도체 소자를, 상기 흡착 스테이지에 흡착 유지된 상기 기판의 상기 소자 탑재부 상에 상기 접착제층을 개재하여 배치하는 공정과, 상기 접착제층을 가열하여, 상기 반도체 소자를 상기 기판에 접착하는 공정과, 상기 기판의 상기 접속부와 상기 반도체 소자의 상기 전극 패드를 본딩 와이어를 통하여 접속하는 공정을 구비하는 것을 특징으로 한다.
본 발명의 또 다른 양태에 따른 반도체 장치의 제조 방법은, 소자 탑재부와 접속부를 갖는 기판을, 구멍 직경이 0.5㎜ 이상 1.0㎜ 이하인 흡착 구멍을 갖는 흡착 스테이지 상에 재치하는 공정과, 쇼어 A 경도가 50 이상 70 이하인 흡착 고무 콜릿으로, 표면측에 설치된 전극 패드와 이면측에 형성된 접착제층을 갖는 반도체 소자를 흡착하는 공정과, 상기 흡착 고무 콜릿으로 흡착한 상기 반도체 소자를, 상기 흡착 스테이지에 흡착 유지된 상기 기판의 상기 소자 탑재부 상에 상기 접착제층을 개재하여 배치하는 공정과, 상기 접착제층을 가열하여, 상기 반도체 소자를 상기 기판에 접착하는 공정과, 상기 기판의 상기 접속부와 상기 반도체 소자의 상기 전극 패드를 본딩 와이어를 통하여 접속하는 공정을 구비하는 것을 특징으로 한다.
<발명의 실시예>
이하, 본 발명을 실시하기 위한 형태에 대하여 설명한다. 도 1은 본 발명의 실시예에 따른 반도체 장치의 제조 방법을 적용하여 제작한 스택형 멀티 칩 구조의 반도체 장치의 구성을 도시하고 있다. 도 1에 도시한 적층형 반도체 장치(1)는, 소자 탑재용의 기판(2)을 가지고 있다. 기판(2)은 반도체 소자를 탑재하는 것이 가능하고, 또한 회로를 갖는 것이면 된다. 기판(2)으로서는, 절연 기판이나 반도체 기판의 표면이나 내부에 배선 망을 형성한 배선 기판, 혹은 리드 프레임과 같은 소자 탑재부와 회로부를 일체화한 기판 등을 들 수 있다.
도 1에 도시한 적층형 반도체 장치(1)는, 소자 탑재용 기판으로서 배선 기판(2)을 가지고 있다. 배선 기판(2)을 구성하는 기판에는, 수지 기판, 세라믹스 기판, 글래스 기판 등의 절연 기판, 혹은 반도체 기판 등, 각종 재료로 이루어지는 기판을 적용할 수 있다. 수지 기판을 적용한 배선 기판으로서는, 일반적인 다층 동장 적층판(다층 프린트 배선 기판) 등을 들 수 있다. 배선 기판(2)의 하면측에는, 땜납 범프 등의 외부 접속 단자(3)가 설치되어 있다.
배선 기판(2)의 소자 탑재면으로 되는 상면측에는, 외부 접속 단자(3)와 배선 망(도시 생략)을 통하여 전기적으로 접속된 접속 패드(4)가 설치되어 있다. 접속 패드(4)는 접속부로서 기능하고, 또한 와이어 본딩부로 되는 것이다. 배선 기판(2)의 소자 탑재면(상면)에는, 제1 반도체 소자(5)가 제1 접착제층(6)을 개재하여 접착되어 있다. 제1 접착제층(6)에는 일반적인 다이 어태치 재료가 이용된다. 제1 반도체 소자(5)의 상면측에 설치된 제1 전극 패드(도시 생략)는, 제1 본딩 와이어(7)를 통하여 배선 기판(2)의 접속 패드(4)와 전기적으로 접속되어 있다.
제1 반도체 소자(5) 상에는, 제2 반도체 소자(8)가 제2 접착제층(9)을 개재하여 접착되어 있다. 제2 반도체 소자(8)는, 제1 반도체 소자(5)와 동일한 모양 또는 그보다 적어도 일부가 대형의 형상을 가지고 있다. 제2 접착제층(9)은 그 적어도 일부가 접착시 온도에서 연화 또는 용융하고, 그 내부에 제1 본딩 와이어(7)의 제1 반도체 소자(5)와의 접속측 단부(소자측 단부)를 집어넣으면서, 제1 반도체 소자(5)와 제2 반도체 소자(8)를 접착하는 것이다. 이 때, 제1 본딩 와이어(7)의 소자측 단부는 제2 접착제층(9) 내에 집어넣음으로써, 제2 반도체 소자(8)와의 접촉이 방지된다.
또한, 제1 본딩 와이어(7)의 소자측 단부와 제2 반도체 소자(8)와의 접촉을 더 확실하게 방지하는 데 있어서, 제2 접착제층(9)은 접착시 온도에서 연화 또는 용융하는 제1 수지층(9A)과, 접착시 온도에 대하여 층 형상이 유지되는 제2 수지층(9B)을 갖는 것이 바람직하다. 제1 수지층(9A)은 제1 반도체 소자(5)측에 배치되고, 제2 반도체 소자(8)의 접착층으로서 기능한다. 제1 본딩 와이어(7)의 소자측 단부는 접착시에 제1 수지층(9A) 내에 집어넣어진다. 제2 수지층(9B)은 제2 반도체 소자(8)측에 배치되고, 제2 반도체 소자(8)의 접착시에 절연층으로서 기능한다. 제1 본딩 와이어(7)와 제2 반도체 소자(8)와의 접촉은 제2 수지층(9B)에 의해 보다 확실하게 방지된다.
2층 구조의 접착제층(9)에서, 제1 수지층(9A)의 두께는 제1 본딩 와이어(7)의 높이에 따라 적절하게 설정하는 것이 바람직하다. 제1 반도체 소자(5) 상의 제1 본딩 와이어(7)의 최대 높이가 60±15㎛로 한 경우, 접착시 온도에서 연화 또는 용융하는 제1 수지층(9A)의 두께는 75±15㎛로 하는 것이 바람직하다. 접착시 온도에 대하여 층 형상이 유지되는 제2 수지층(9B)의 두께는 5∼15㎛의 범위로 하는 것이 바람직하다. 각 수지층(9A, 9B)의 기능을 양호하게 발휘시키는 데 있어서, 제1 수지층(9A)은 접착시 온도에서의 점도가 1㎪·s 이상 100㎪·s 이하인 것이 바람직하다. 제2 수지층(9B)은 접착시 온도에서의 점도가 130㎪·s 이상인 것이 바람직하다.
2층 구조의 접착제층(9)은, 예를 들면 접착시 온도에서 연화 또는 용융하도록 조정한 에폭시 수지층으로 이루어지는 제1 수지층(9A)과, 접착시 온도에 대하여 층 형상이 유지되는 폴리이미드 수지층이나 실리콘 수지층 등으로 이루어지는 제2 수지층(9B)을 적층한 2층 구조의 접착제 필름을, 미리 제2 반도체 소자(8)의 이면 (접착면)측에 붙여 둔다. 단, 이러한 재질이 상이한 2층 구조의 접착제 필름을 이용한 경우, 제1 수지층(9A)과 제2 수지층(9B)과의 열팽창률의 차이 등에 기초하여, 제2 반도체 소자(8)의 접착 공정 후에 소자 간 박리가 발생하고, 또한 접착에 필요한 제조 코스트의 증가를 초래할 우려가 있다.
따라서, 2층 구조의 접착제층(9)을 구성하는 제1 및 제2 수지층(9A, 9B)에는, 동일 재질의 절연 수지를 적용하는 것이 바람직하다. 절연 수지로서는, 예를 들면 에폭시 수지와 같은 열경화성 수지를 들 수 있다. 동일 재질의 절연 수지로 제1 수지층(9A)과 제2 수지층(9B)을 형성하는 경우, 예를 들면 동일한 열경화성 수지 조성물을 이용하여, 제1 수지층(9A)과 제2 수지층(9B)을 형성할 때의 건조 온도나 건조 시간을 서로 다르게 함으로써, 접착시 온도에서의 거동(기능)에 차이를 갖게 할 수 있다.
즉, 동일 재질의 절연 수지로 연화 또는 용융층으로서 기능하는 제1 수지층(9A)과 절연층으로 기능하는 제2 수지층(9B)을 얻을 수 있다. 예를 들면, 지지체 상에 에폭시 수지 조성물(A 스테이지)을 도포한 후, 이 도포층을 소정의 온도에서 건조시켜서 반경화 상태(B 스테이지)의 제2 수지층(9B)을 형성한다. 다음으로, 제2 수지층(9B) 상에 동일한 에폭시 수지 조성물(A 스테이지)을 다시 도포하고, 이 도포층을 제2 수지층(9B)의 형성 온도보다 저온에서 건조시켜서 반경화 상태(B 스테이지)의 제1 수지층(9A)을 형성한다. 나중에 상세하게 기술하는 바와 같이, B 스테이지 상태의 제1 및 제2 수지층(9A, 9B)은, 각각 잔존 휘발분(잔존 용제분)이 0.5% 이하로 되도록 조정한다.
상기한 2층 구조의 수지층(9A, 9B)을 지지체로부터 박리하여 접착제 필름으로서 사용한다. 2층 구조의 접착제 필름은, 미리 제2 반도체 소자(8)의 이면(접착면)에 붙여서 사용하는 것이 바람직하다. 그리고, 제1 수지층(9A)의 건조 온도 이상에서, 또한 제2 수지층(9B)의 건조 온도 미만의 온도에서 가열한 경우, 제2 수지층(9B)은 층 형상이 유지되는 한편, 제1 수지층(9A)만은 연화 또는 용융한다. 따라서, 제2 반도체 소자(8)의 접착시 온도를 상기한 바와 같은 온도 범위로 함으로써, 제2 수지층(9B)을 절연층으로서 기능시킨 후에, 제1 수지층(29)을 연화 또는 용융시킬 수 있다.
제1 본딩 와이어(7)의 소자측 단부와 제2 반도체 소자(8)의 접촉을 방지하는 데 있어서, 도 2에 도시한 바와 같이 제1 반도체 소자(5)의 접속에 사용되고 있지 않은 전극 패드(논 커넥션 패드) 상에, 금속 재료나 수지 재료 등으로 이루어지는 스터드 범프(10)를 형성하도록 하여도 된다. 스터드 범프(10)는 제1 반도체 소자(5)와 제2 반도체 소자(8)의 사이의 거리를 유지하는 데 유효하다. 또한, 스터드 범프(10)로 논 커넥션 패드나 퓨즈부를 매립함으로써, 이들에 기인하는 보이드의 발생이 억제된다.
제1 반도체 소자(5)와 제2 반도체 소자(8)의 사이에 스터드 범프(10)를 개재시키는 경우, 제2 접착제층(9)에는 도 2에 도시한 바와 같이, 1층 구조의 접착제 수지층을 적용할 수 있다. 스터드 범프(10)와 2층 구조의 접착제층(9)을 조합하여 사용하는 것도 가능하다. 스터드 범프(10)의 설치 개소는 1개소이어도 되지만, 제1 반도체 소자(5)의 무게 중심을 통과하는 3개소 이상으로 하는 것이 바람직하다.
제2 접착제층(9)을 개재하여 제1 반도체 소자(5) 상에 접착된 제2 반도체 소자(8)는, 그 상면측에 설치된 제2 전극 패드(도시 생략)가 제2 본딩 와이어(11)를 통하여 배선 기판(2)의 접속 패드(4)와 전기적으로 접속되어 있다. 그리고, 배선 기판(2) 상에 적층, 배치된 제1 및 제2 반도체 소자(5, 8)를, 예를 들면 에폭시 수지와 같은 밀봉 수지(12)를 이용하여 밀봉함으로써, 스택형 멀티 칩 패키지 구조를 갖는 적층형 반도체 장치(1)가 구성된다.
도 1이나 도 2에서는 2개의 반도체 소자(5, 8)를 적층한 구조에 대하여 설명하였으나, 반도체 소자의 적층 수는 이에 한정되는 것은 아니다. 반도체 소자의 적층 수는 3층 혹은 그 이상이어도 된다. 또한, 적층형 반도체 장치의 형태는 전술한 바와 같은 스택형 멀티 칩 패키지에 한정되는 것은 아니고, 소자 탑재용 기판(2)으로서 리드 프레임을 이용한 반도체 패키지(TSOP 등)이어도 된다.
이 실시예의 적층형 반도체 장치(1)는 이하와 같이 하여 제작된다. 우선, 배선 기판(2) 상에 제1 접착제층(6)을 이용하여 제1 반도체 소자(5)를 접착한다. 제1 반도체 소자(5)의 접착 공정에서는, 전술한 말려드는 보이드가 발생하기 쉽다. 따라서, 이하에 나타내는 말려드는 보이드의 발생을 억제한 접착 공정을 적용한다.
우선, 도 3a에 도시한 바와 같이, 가열 기구를 갖는 흡착 스테이지(가열 스테이지)(21) 상에 배선 기판(2)을 재치한다. 한편, 반도체 소자(5)는 흡착 고무 콜릿(22)을 갖는 흡착 툴(23)에 의해 흡착 유지한다. 가열 스테이지(21)는 도시를 생략한 가열 기구를 내장함과 함께, 배선 기판(2)을 흡착 유지하는 흡착 구멍(24)을 가지고 있다. 흡착 구멍(24)은 도시를 생략한 진공 펌프 등의 흡인 장치에 접 속되어 있다. 흡착 구멍(24)은 배선 기판(2)의 소자 탑재부(2a)를 제외한 영역, 즉 소자 탑재부(2a)의 외주측 영역에 상당하는 부분에 형성되어 있다.
배선 기판(2)의 두께는 박형 패키지를 실현하는 데 있어서, 예를 들면 0.13㎜와 같이 박형화되어 있다. 박형화된 배선 기판(2)을 흡착 구멍(24)에서 흡착 유지한 경우, 배선 기판(2)의 흡착 구멍(24) 상에 존재하는 부분이 움푹 패이기 쉽다. 흡착 구멍(24)에 기인하는 배선 기판(2)의 패임부 상에 반도체 소자(5)가 배치되면, 배선 기판(2)과 반도체 소자(5)의 사이에 보이드(말려드는 보이드)가 발생하기 쉬워진다. 따라서, 이 실시예에서는 흡착 구멍(24)을 배선 기판(2)의 소자 탑재부(2a)를 제외한 영역을 흡착하도록 형성하고 있다.
또한, 배선 기판(2)과 반도체 소자(5)의 사이에 발생하는 말려드는 보이드에는, 흡착 구멍(24)의 구멍 직경도 영향을 미친다. 즉, 흡착 구멍(24)의 구멍 직경이 지나치게 크면 그 부분에 하중이 가해지지 않게 되기 때문에, 이것도 말려드는 보이드의 발생 원인으로 된다. 따라서, 이 실시예에서는 흡착 구멍(24)의 구멍 직경을 0.5㎜ 이상 1.0㎜ 이하로 하고 있다. 흡착 구멍(24)의 구멍 직경이 1.0㎜를 초과하면 하중이 가해지지 않는 영역이 증대함으로써, 말려드는 보이드가 발생하기 쉬워진다. 흡착 구멍(24)의 구멍 직경이 0.5㎜ 미만이면 배선 기판(2)의 흡착 유지력 자체가 저하하여, 배선 기판(2)의 유지 상태가 불안정해진다.
배선 기판(2)을 흡착 유지하는 가열 스테이지(21)에 대해서는, 흡착 구멍(24)을 배선 기판(2)의 소자 탑재부(2a)를 제외한 영역에 상당하는 부분에 형성하고, 혹은 흡착 구멍(24)의 구멍 직경을 0.5∼1.0㎜의 범위로 함으로써, 배선 기 판(2)과 반도체 소자(5)의 사이에 발생하는 말려드는 보이드를 억제한다. 흡착 구멍(24)의 형성 위치(소자 탑재부(2a)를 제외한 영역)와 구멍 직경은 동시에 만족시켜도 된다. 단, 배선 기판(2)의 휘어짐이 작은 경우나 제1 반도체 소자(5)의 바로 아래에 흡착 구멍(24)을 배치하지 않는 경우, 흡착 구멍(24)의 구멍 직경은 제약받지 않는다. 흡착 구멍(24)의 형성 위치나 구멍 직경의 제어는, 특히 배선 기판(2)의 두께가 1㎜ 이하인 경우에 유효하다. 배선 기판(2)의 두께는 실용성의 점으로부터 0.05㎜ 이상으로 하는 것이 바람직하다.
또한, 말려드는 보이드의 발생에는 반도체 소자(5)의 상태도 영향을 미친다. 이 실시예에서는 반도체 소자(5)를 흡착 유지하는 흡착 고무 콜릿(22)의 경도를 쇼어 A 경도로 50 이상 70 이하로 하고 있다. 두께 60㎛와 같이 박형화된 반도체 소자(5)를 흡착 고무 콜릿(22)으로 유지하는 경우, 반도체 소자(5)에 휘어짐 등의 변형이 발생하기 쉬워진다. 이 때, 흡착 고무 콜릿(22)이 지나치게 딱딱하면, 반도체 소자(5)를 배선 기판(2)에 압압하였을 때에 반도체 소자(5)의 휘어짐을 흡수할 수 없다. 이것도, 말려드는 보이드의 발생 원인으로 된다.
흡착 고무 콜릿(22)의 쇼어 A 경도가 70을 초과하면, 반도체 소자(5)를 배선 기판(2)에 압압하였을 때에 반도체 소자(5)의 휘어짐을 흡수할 수 없어, 말려드는 보이드가 발생하기 쉬워진다. 흡착 고무 콜릿(22)의 쇼어 A 경도가 50 미만이면 흡착 고무 콜릿(22)이 지나치게 부드러워서, 반도체 소자(5)에 가한 압압력까지도 흡수된다. 이는 반도체 소자(5)의 국부적인 접착 불량의 원인으로 된다. 이에 의해서도, 배선 기판(2)과 반도체 소자(5)의 사이에 보이드가 발생하기 쉬어진다. 흡착 고무 콜릿(22)의 경도 제어는, 특히 반도체 소자(5)의 두께가 100㎛ 이하인 경우에 유효하다. 반도체 소자(5)의 두께는 실용성의 점으로부터 5㎛ 이상으로 하는 것이 바람직하다.
전술한 흡착 고무 콜릿(22)에 흡착 유지된 반도체 소자(5)의 이면(하면)측에는, 접착제층(6)이 미리 형성되어 있다. 그리고, 도 3b에 도시한 바와 같이, 접착제층(6)을 개재하여 반도체 소자(5)를 가열 스테이지(21)에 유지된 배선 기판(2)의 소자 탑재부(2a)에 압압하면서, 접착제층(6)을 소정의 온도로 가열함으로써, 접착제층(6)을 열경화시켜서 반도체 소자(5)를 배선 기판(2)에 접착한다. 반도체 소자(5)의 접착 공정 자체(가열이나 가압)는, 다이 어태치 필름 등을 이용한 종래법과 마찬가지로 하여 실시할 수 있다.
도 4는 흡착 고무 콜릿(22)의 쇼어 A 경도 및 가열 스테이지(21)의 흡착 구멍(24)의 구멍 직경과 말려드는 보이드의 발생률과의 관계의 일례를 나타내고 있다. 여기에서는, 두께 0.13㎜의 배선 기판(2)과 두께 60㎛의 반도체 소자(Si 칩)(5)를 이용하여, 이들을 접착제층(6)으로 접착하였다. 가열 스테이지(21)의 흡착 구멍(24)은, 배선 기판(2)의 소자 탑재부(2a)를 제외한 영역에 형성하였다. 이 때의 배선 기판(2)과 반도체 소자(5)의 사이에 말려드는 보이드가 발생할지의 여부를, 보이드 발생률로서 조사하였다.
도 4로부터 분명한 바와 같이, 흡착 고무 콜릿(22)의 쇼어 A 경도가 70을 초과하면, 말려드는 보이드의 발생률이 대폭 증가함을 알 수 있다. 또한, 흡착 고무 콜릿(22)의 쇼어 A 경도가 50 미만인 경우에는 도 4에는 도시되어 있지 않지만, 반 도체 소자(5)의 접착 불량이 발생하는 것이 확인되었다. 또한, 흡착 고무 콜릿(22)의 쇼어 A 경도가 70 이하이어도, 흡착 구멍(24)의 구멍 직경이 1.0㎜를 초과하면 말려드는 보이드의 발생률이 증가하는 것을 알 수 있다. 또한, 흡착 구멍(24)의 구멍 직경이 0.5㎜ 미만인 경우에는 반도체 소자(5)의 흡착 불량이 발생하여, 실용성이 떨어지는 것이 판명되었다.
이 실시예에서는, 배선 기판(2)을 유지하는 스테이지로서, 흡착 구멍(24)이 배선 기판(2)의 소자 탑재부(2a)를 제외한 영역에 상당하는 부분에 형성되어 있거나, 혹은 흡착 구멍(24)의 구멍 직경이 0.5㎜ 이상 1.0㎜ 이하인 가열 스테이지(21)를 적용함과 함께, 반도체 소자(5)를 유지하는 흡착 콜릿으로서, 쇼어 A 경도가 50 이상 70 이하인 흡착 고무 콜릿(22)을 이용하고 있다. 가열 스테이지(21)는 흡착 구멍(24)의 배치 위치와 구멍 직경의 양방의 조건을 만족하는 것이어도 된다. 이들에 의해, 배선 기판(2)과 반도체 소자(5)의 사이의 말려드는 보이드의 발생을 억제할 수 있다.
배선 기판(2)과 반도체 소자(5)의 사이에 발생하는 말려드는 보이드를 억제함으로써, 제1 반도체 소자(5)의 접착 품질이나 접착 수율을 높이는 것이 가능하게 된다. 또한, 말려드는 보이드는 적층형 반도체 장치에 한하지 않고, 단층 구조의 반도체 장치(기판 상에 단체의 반도체 소자를 실장한 반도체 장치)에서도 발생한다. 흡착 구멍(24)의 배치 위치나 구멍 직경의 제어와 흡착 고무 콜릿(22)의 경도 제어의 조합은, 단층 구조의 반도체 장치에 대하여도 적용 가능하여, 단층 구조의 반도체 장치의 접착 품질이나 접착 수율을 높일 수 있다.
다음으로, 제1 반도체 소자(5)에 와이어 본딩 공정을 실시하여, 제1 본딩 와이어(7)에서 배선 기판(2)의 접속 패드(4)와 제1 반도체 소자(5)의 전극 패드를 전기적으로 접속한다. 제1 반도체 소자(5)의 와이어 본딩 공정은 종래와 마찬가지로 하여 실시된다. 이후, 제1 반도체 소자(5) 상에 제2 접착제층(9)을 개재하여 제2 반도체 소자(8)를 접착한다. 제2 반도체 소자(8)의 접착 공정에서는, 전술한 발포 보이드가 발생하기 쉽다.
특히, 제1 본딩 와이어(7)의 일부(소자측 단부)를 제2 접착제층(9) 내에 집어넣은 경우, 비교적 두꺼운 접착제층(9)이 사용되기 때문에, 발포 보이드가 발생하기 쉬워진다. 따라서, 이하에 도시한 발포 보이드의 발생을 억제한 접착 공정을 적용한다. 도 5a에 도시한 바와 같이, 제1 반도체 소자(5)를 접착한 배선 기판(2)을 가열 스테이지(21) 상에 재치한다. 한편, 제2 반도체 소자(8)는 흡착 고무 콜릿(22)을 갖는 흡착 툴(23)로 흡착 유지한다.
가열 스테이지(21)나 흡착 고무 콜릿(22)은, 전술한 제1 반도체 소자(5)의 접착에 사용한 것과 마찬가지의 구성을 갖는 것이 바람직하지만, 반드시 그러한 것은 아니다. 제2 반도체 소자(8)의 접착시에서는, 제1 접착제층(6)이나 제2 접착제층(예를 들면 2층 구조의 접착제층)(9)에서 기판(2)이나 제2 반도체 소자(8)의 변형이 흡수되기 때문에, 제1 반도체 소자(5)의 접착시에 비하여 말려드는 보이드는 발생하기 어렵다. 따라서, 가열 스테이지(21)나 흡착 고무 콜릿(22)은, 전술한 구성에 한정되는 것은 아니다.
제2 반도체 소자(8)의 이면(하면)에는, 미리 제2 접착제층(9)이 형성되어 있 다. 제2 접착제층(9)은, 제2 반도체 소자(8)의 이면에 반경화시킨 접착제 필름(B 스테이지의 접착제 필름)을 붙이거나, 혹은 접착제 조성물을 제2 반도체 소자(8)의 이면에 도포함으로써 형성된다. 제2 접착제층(9)으로서 2층 구조의 접착제층을 적용하는 경우에는, 전술한 바와 같은 방법으로 제작한 2층 구조의 접착제 필름을 미리 제2 반도체 소자(8)의 이면측에 붙여 둔다.
제2 접착제층(9)의 형성 공정에서, 접착제 조성물 내의 용제 등에 의한 휘발분의 잔존량(잔존 휘발분)이 0.5% 이하로 되도록, 접착제 조성물(A 스테이지의 수지 조성물)의 건조 온도나 건조 시간(B 스테이지화하기 위한 열처리 온도나 열처리 시간)을 제어한다. 제2 접착제층(9)의 잔존 휘발분이 0.5%를 초과하면, 제2 접착제층(9)을 제1 반도체 소자(5)에 밀착시킨 후에 열경화시킬 때에, 제2 접착제층(9)으로부터 발생하는 휘발분으로 발포 보이드가 발생하기 쉬워진다. 잔존 휘발분이 0.5% 이하인 제2 접착제층(9)을 사용함으로써, 발포 보이드의 발생을 억제할 수 있다. 2층 구조의 접착제층(9)의 경우에는, 잔존 휘발분의 총량이 0.5% 이하로 되도록 한다.
제2 접착제층(9)의 잔존 휘발분은, 후술하는 제2 접착제층(9)의 가열 온도에 따라서도 다르지만, 0.2% 이하로 하는 것이 더 바람직하다. 제2 접착제층(9)의 잔존 휘발분을 0.2% 이하로 함으로써, 발포 보이드의 발생을 더 확실하게 억제할 수 있다. 또한, 제2 접착제층(9)의 가열 온도를 다소 높게 한 경우에도, 발포 보이드의 발생을 억제할 수 있다. 제1 본딩 와이어(7)의 소자측 단부를 제2 접착제층(9) 내에 집어넣은 경우, 가열 온도를 높게 하여 제2 접착제층(9)의 점도를 저하시킴으 로써, 제1 본딩 와이어(7)의 집어넣는 성질이 향상된다.
도 5b에 도시한 바와 같이, 제2 접착제층(9)을 갖는 제2 반도체 소자(8)를 제1 반도체 소자(5)에 압박하여, 제2 접착제층(9)을 제1 반도체 소자(5)에 밀착시킨다. 제2 접착제층(9)은 가열 스테이지(21)나 그에 의해 가열된 제1 반도체 소자(5)로부터의 복사열로 가열된다. 흡착 고무 콜릿(22)을 갖는 흡착 툴(23)에 가열 기구를 내장해 두고, 이 가열 기구로 제2 반도체 소자(8) 및 제2 접착제층(9)을 직접 가열하여도 된다.
발포 보이드의 발생을 억제하는 데 있어서, 제2 접착제층(9)의 온도가 120℃ 이상 150℃ 이하로 되도록 가열하여, 제2 접착제층(9)의 적어도 일부를 연화 또는 용융시킨다. 제2 접착제층(9)은 잔존 휘발분을 0.5% 이하로 함으로써 점도가 높아져 있기 때문에, 접착시의 가열 온도(접착시 온도)가 지나치게 낮으면 제2 접착제층(9)을 제1 반도체 소자(5)에 충분히 밀착시킬 수 없다. 즉, 제2 접착제층(9)의 접착시 온도가 120℃ 미만이면, 제1 반도체 소자(5)에 대한 밀착성이 저하한다.
또한, 제1 반도체 소자(5)에는 제1 본딩 와이어(7)가 접속되어 있기 때문에, 접착시에는 제1 본딩 와이어(7)를 제2 접착제층(9) 내에 집어넣을 필요가 있다. 제2 접착제층(9)의 접착시 온도가 지나치게 낮으면, 제2 접착제층(9)의 연화 상태가 불충분해지기 때문에, 제1 본딩 와이어(7)에 변형이나 접속 불량이 발생하기 쉬워진다. 제2 접착제층(9)의 접착시 온도를 120℃ 이상으로 함으로써, 제1 본딩 와이어(7)를 제2 접착제층(9) 내에 양호하게 집어넣을 수 있다. 제2 접착제층(9)에 2층 구조의 접착제층을 적용한 경우, 제1 본딩 와이어(7)는 제1 수지층(9A) 내에 집어넣어진다.
제2 접착제층(9)의 접착시 온도가 지나치게 높으면, 잔존 휘발분을 저감한 제2 접착제층(9)이어도, 접착시에 발포 보이드가 발생하기 쉬워진다. 이 때문에, 제2 접착제층(9)의 접착시 온도는 150℃ 이하로 한다. 잔존 휘발분이 0.2% 이하인 제2 접착제층(9)을 이용한 경우, 제2 접착제층(9)의 접착시 온도가 150℃를 초과하면 발포 보이드의 발생률이 급격하게 상승한다. 잔존 휘발분이 0.5% 이하인 제2 접착제층(9)을 이용한 경우, 제2 접착제층(9)의 접착시 온도가 140℃를 초과하면 발포 보이드의 발생률이 급격하게 상승한다. 제2 접착제층(9)의 접착시 온도는 잔존 휘발분에 따라 150℃ 이하, 나아가서는 140℃ 이하로 한다.
전술한 온도에서 가열한 제2 접착제층(9) 내에 제1 본딩 와이어(7)를 집어넣음과 함께, 제2 접착제층(9)을 제1 반도체 소자(5)에 밀착시킨 후, 제2 접착제층(9)의 가열을 계속하면서, 제2 반도체 소자(8)에 적절한 압력을 가한다. 이에 의해, 제2 접착제층(9)을 열경화시켜서 제2 반도체 소자(8)를 제1 반도체 소자(5)에 접착한다. 잔존 휘발분을 저감한 제2 접착제층(9)의 가열 온도를 잔존 휘발분에 따른 온도로 설정함으로써, 제2 접착제층(9)의 제1 반도체 소자(5)에 대한 밀착성이나 제1 본딩 와이어(7)의 집어넣는 성질을 양호하게 유지하면서, 제1 반도체 소자(5)와 제2 반도체 소자(8)의 사이의 발포 보이드의 발생을 억제할 수 있다.
제2 접착제층(9)의 두께는 제1 본딩 와이어(7)를 집어넣는데 있어서 26㎛ 이상으로 하는 것이 바람직하다. 제2 접착제층(9)의 두께는 실용성의 점으로부터 150㎛ 이하로 하는 것이 바람직하다. 이러한 두께를 갖는 제2 접착제층(9)의 잔존 휘발분과 가열 온도를 제어함으로써, 제1 본딩 와이어(7)의 집어넣는 성질을 양호하게 유지하면서, 발포 보이드의 발생을 억제할 수 있다. 두께가 120㎛ 이상인 제2 접착제층(9)에서는, 잔존 휘발분의 비율이 동일하였다고 하더라도, 잔존 휘발분의 총량이 증가하기 때문에 발포 보이드가 발생하기 쉽다. 이러한 경우에도, 제2 접착제층(9)의 잔존 휘발분과 가열 온도를 제어함으로써, 발포 보이드의 발생을 유효하게 억제할 수 있다.
도 6은 제2 접착제층(9)의 잔존 휘발분 및 접착시 온도와 발포 보이드의 발생률과의 관계의 일례를 나타내고 있다. 여기에서는, 2층 구조의 접착제층(2층 구조의 에폭시 수지층)(9)을 이용하여, 두께 60㎛의 제2 반도체 소자(Si 칩)(8)를 제1 반도체 소자(5) 상에 접착하였다. 이 때의 제1 반도체 소자(5)와 제2 반도체 소자(8)의 사이에 발포 보이드가 발생하는지의 여부를, 발포 보이드 발생률로서 조사하였다.
도 6으로부터 분명한 바와 같이, 제2 접착제층(9)의 잔존 휘발분이 0.5%를 초과하면, 발포 보이드의 발생률이 분명히 증가한다. 또한, 잔존 휘발분이 0.2%인 제2 접착제층(9)에서는, 접착시 온도가 150℃를 초과하면 발포 보이드의 발생률이 증가한다. 잔존 휘발분이 0.5%인 제2 접착제층(9)에서는, 접착시 온도가 140℃를 초과하면 발포 보이드의 발생률이 증가한다. 따라서, 제2 접착제층(9)의 잔존 휘발분이 0.2% 이하인 경우에는, 접착시 온도는 120℃ 이상 150℃ 이하로 하는 것이 바람직하다. 제2 접착제층(9)의 잔존 휘발분이 0.5% 이하인 경우에는, 접착시 온도는 120℃ 이상 140℃ 이하로 하는 것이 바람직하다.
따라서, 잔존 휘발분이 0.2% 이하인 제2 접착제층(9)의 접착시 온도를 150℃ 이하로 하거나, 혹은 잔존 휘발분이 0.5% 이하인 제2 접착제층(9)의 접착시 온도를 140℃ 이하로 함으로써, 발포 보이드의 발생률을 대폭 저하시킬 수 있음을 알 수 있다. 잔존 휘발분이 0.5% 이하인 제2 접착제층(9)을 이용한 경우에는, 제2 접착제층(9)의 가열은 단계 가열(스텝 큐어)로 하는 것이 바람직하다. 제2 접착제층(9)의 접착시 온도를 120℃ 미만으로 한 경우에는, 잔존 휘발분의 양에 관계없이, 제1 본딩 와이어(7)의 변형이나 접속 불량의 발생률이 증가하는 것이 확인되었다.
이후, 도 5c에 도시한 바와 같이, 제1 반도체 소자(5) 상에 접착된 제2 반도체 소자(8)에 와이어 본딩 공정을 실시하여, 제2 본딩 와이어(11)로 배선 기판(2)의 접속 패드(4)와 제2 반도체 소자(8)의 전극 패드를 전기적으로 접속한다. 또한, 제1 및 제2 반도체 소자(5, 8)를 밀봉 수지(12)로 밀봉함으로써, 도 1에 도시한 바와 같은 적층형 반도체 장치(1)가 얻어진다. 또한, 3개 혹은 그 이상의 반도체 소자를 적층하는 경우에는, 전술한 제2 반도체 소자(8)와 마찬가지의 접착 공정을 반복해서 실시한다.
이 실시예에서는 제2 접착제층(9)의 잔존 휘발분을 0.5% 이하로 함과 함께, 제2 접착제층(9)의 접착시 온도를 120℃ 이상 150 ℃ 이하로 하고 있기 때문에, 제1 반도체 소자(5)와 제2 반도체 소자(8)의 사이의 발포 보이드의 발생을 억제할 수 있다. 이는 제2 반도체 소자(8)의 접착 품질이나 접착 수율의 향상에 크게 기여하는 것이다. 또한, 전술한 제1 반도체 소자(5)의 접착 공정을 적용함으로써, 기 판(2)과 제1 반도체 소자(5)의 사이의 말려드는 보이드의 발생도 억제할 수 있기 때문에, 품질이나 신뢰성 등이 우수한 적층형 반도체 장치(1)를 수율 좋게 제조하는 것이 가능하게 된다.
또한, 본 발명의 제조 방법은 상기한 각 실시예에 한정되는 것은 아니고, 복수의 반도체 소자를 적층하여 탑재한 각종 적층형 반도체 장치에 적용할 수 있다. 그러한 적층형 반도체 장치의 제조 방법에 대해서도, 본 발명에 포함되는 것이다. 또한, 본 발명의 실시예는 본 발명의 기술적 사상의 범위 내에서 확장 혹은 변경할 수 있고, 이 확장, 변경한 실시예도 본 발명의 기술적 범위에 포함되는 것이다.
이상, 본 발명에 따르면, 반도체 소자 사이의 발포 보이드의 발생을 억제할 수 있고, 기판과 반도체 소자 사이의 말려드는 보이드의 발생도 억제할 수 있기 때문에, 품질이나 신뢰성 등이 우수한 적층형 반도체 장치를 수율 좋게 제조하는 것이 가능하게 된다.

Claims (20)

  1. 접속부를 갖는 기판 상에 전극 패드를 갖는 제1 반도체 소자를 접착하는 공정과,
    상기 기판의 상기 접속부와 상기 제1 반도체 소자의 상기 전극 패드를 제1 본딩 와이어를 통하여 접속하는 공정과,
    전극 패드를 갖는 제2 반도체 소자의 이면측에, 잔존 휘발분이 0.5% 이하인 접착제층을 형성하는 공정과,
    상기 제2 반도체 소자를 상기 접착제층을 개재하여 상기 제1 반도체 소자 상에 배치하는 공정과,
    상기 접착제층을 120℃ 이상 150℃ 이하의 온도로 가열하여, 상기 접착제층의 적어도 일부를 연화 또는 용융시키면서, 상기 제1 반도체 소자와 밀착시키는 공정과,
    상기 제1 반도체 소자와 밀착시킨 상기 접착제층을 열경화시켜서, 상기 제2 반도체 소자를 상기 제1 반도체 소자에 접착하는 공정과,
    상기 기판의 상기 접속부와 상기 제2 반도체 소자의 상기 전극 패드를 제2 본딩 와이어를 통하여 접속하는 공정
    을 구비하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  2. 제1항에 있어서,
    상기 접착제층의 상기 잔존 휘발분을 0.2% 이하로 하고, 또한 상기 접착제층의 가열 온도를 120℃ 이상 150℃ 이하로 하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  3. 제1항에 있어서,
    상기 접착제층의 상기 잔존 휘발분을 0.5% 이하로 하고, 또한 상기 접착제층의 가열 온도를 120℃ 이상 140℃ 이하로 하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  4. 제1항에 있어서,
    상기 제1 본딩 와이어의 상기 제1 반도체 소자와의 접속측 단부를 상기 접착제층 내에 집어넣으면서, 상기 제2 반도체 소자를 상기 제1 반도체 소자와 접착하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  5. 제1항에 있어서,
    상기 접착제층은, 제1 반도체 소자측에 배치되고, 상기 가열 온도에서 연화 또는 용융하는 제1 수지층과, 제2 반도체 소자측에 배치되고, 상기 가열 온도에 대하여 층 형상이 유지되는 제2 수지층을 갖는 것을 특징으로 하는 반도체 장치의 제조 방법.
  6. 제5항에 있어서,
    상기 제1 본딩 와이어의 상기 제1 반도체 소자와의 접속측 단부를 상기 접착제층의 상기 제1 수지층 내에 집어넣는 것을 특징으로 하는 반도체 장치의 제조 방법.
  7. 제1항에 있어서,
    상기 접착제층은 26㎛ 이상의 두께를 갖는 것을 특징으로 하는 반도체 장치의 제조 방법.
  8. 소자 탑재부와 접속부를 갖는 기판을, 상기 기판의 상기 소자 탑재부를 제외한 영역을 흡착하도록 형성된 흡착 구멍을 갖는 흡착 스테이지 상에 재치하는 공정과,
    쇼어 A 경도가 50 이상 70 이하인 흡착 고무 콜릿으로, 표면측에 설치된 전극 패드와 이면측에 형성된 접착제층을 갖는 반도체 소자를 흡착하는 공정과,
    상기 흡착 고무 콜릿으로 흡착한 상기 반도체 소자를, 상기 흡착 스테이지에 흡착 유지된 상기 기판의 상기 소자 탑재부 상에 상기 접착제층을 개재하여 배치하는 공정과,
    상기 접착제층을 가열하여, 상기 반도체 소자를 상기 기판에 접착하는 공정과,
    상기 기판의 상기 접속부와 상기 반도체 소자의 상기 전극 패드를 본딩 와이 어를 통하여 접속하는 공정
    을 구비하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  9. 제8항에 있어서,
    상기 기판은 1㎜ 이하의 두께를 갖는 것을 특징으로 하는 반도체 장치의 제조 방법.
  10. 제8항에 있어서,
    상기 반도체 소자는 150㎛ 이하의 두께를 갖는 것을 특징으로 하는 반도체 장치의 제조 방법.
  11. 제8항에 있어서,
    상기 흡착 구멍은 0.5㎜ 이상 1.0㎜ 이하의 구멍 직경을 갖는 것을 특징으로 하는 반도체 장치의 제조 방법.
  12. 제8항에 있어서,
    전극 패드를 갖는 제2 반도체 소자의 이면측에 제2 접착제층을 형성하는 공정과,
    상기 제2 반도체 소자를 상기 제2 접착제층을 개재하여, 제1 반도체 소자로서의 상기 반도체 소자 상에 배치하는 공정과,
    상기 제2 접착제층을 가열하여, 상기 제2 접착제층의 적어도 일부를 연화 또는 용융시키면서, 상기 제1 반도체 소자와 밀착시키는 공정과,
    상기 제1 반도체 소자와 밀착시킨 상기 제2 접착제층을 열경화시켜서, 상기 제2 반도체 소자를 상기 제1 반도체 소자에 접착하는 공정과,
    상기 기판의 접속부와 상기 제2 반도체 소자의 상기 전극 패드를 제2 본딩 와이어를 통하여 접속하는 공정
    을 더 구비하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  13. 제12항에 있어서,
    상기 제2 접착제층의 잔존 휘발분을 0.5% 이하로 하고, 또한 상기 제2 접착제층의 가열 온도를 120℃ 이상 150℃ 이하로 하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  14. 제12항에 있어서,
    제1 본딩 와이어로서의 상기 본딩 와이어의 상기 제1 반도체 소자와의 접속측 단부를 상기 제2 접착제층 내에 집어넣으면서, 상기 제2 반도체 소자를 상기 제1 반도체 소자와 접착하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  15. 소자 탑재부와 접속부를 갖는 기판을, 구멍 직경이 0.5㎜ 이상 1.0㎜ 이하인 흡착 구멍을 갖는 흡착 스테이지 상에 재치하는 공정과,
    쇼어 A 경도가 50 이상 70 이하인 흡착 고무 콜릿으로, 표면측에 설치된 전극 패드와 이면측에 형성된 접착제층을 갖는 반도체 소자를 흡착하는 공정과,
    상기 흡착 고무 콜릿으로 흡착한 상기 반도체 소자를, 상기 흡착 스테이지에 흡착 유지된 상기 기판의 상기 소자 탑재부 상에 상기 접착제층을 개재하여 배치하는 공정과,
    상기 접착제층을 가열하여, 상기 반도체 소자를 상기 기판에 접착하는 공정과,
    상기 기판의 상기 접속부와 상기 반도체 소자의 상기 전극 패드를 본딩 와이어를 통하여 접속하는 공정
    을 구비하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  16. 제15항에 있어서,
    상기 기판은 1㎜ 이하의 두께를 갖는 것을 특징으로 하는 반도체 장치의 제조 방법.
  17. 제15항에 있어서,
    상기 반도체 소자는 150㎛ 이하의 두께를 갖는 것을 특징으로 하는 반도체 장치의 제조 방법.
  18. 제15항에 있어서,
    전극 패드를 갖는 제2 반도체 소자의 이면측에 제2 접착제층을 형성하는 공정과,
    상기 제2 반도체 소자를 상기 제2 접착제층을 개재하여, 제1 반도체 소자로서의 상기 반도체 소자 상에 배치하는 공정과,
    상기 제2 접착제층을 가열하여, 상기 제2 접착제층의 적어도 일부를 연화 또는 용융시키면서, 상기 제1 반도체 소자와 밀착시키는 공정과,
    상기 제1 반도체 소자와 밀착시킨 상기 제2 접착제층을 열경화시켜서, 상기 제2 반도체 소자를 상기 제1 반도체 소자에 접착하는 공정과,
    상기 기판의 접속부와 상기 제2 반도체 소자의 상기 전극 패드를 제2 본딩 와이어를 통하여 접속하는 공정
    을 더 구비하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  19. 제18항에 있어서,
    상기 제2 접착제층의 잔존 휘발분을 0.5% 이하로 하고, 또한 상기 제2 접착제층의 가열 온도를 120℃ 이상 150℃ 이하로 하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  20. 제18항에 있어서,
    제1 본딩 와이어로서의 상기 본딩 와이어의 상기 제1 반도체 소자와의 접속측 단부를 상기 제2 접착제층 내에 집어넣으면서, 상기 제2 반도체 소자를 상기 제 1 반도체 소자와 접착하는 것을 특징으로 하는 반도체 장치의 제조 방법.
KR1020070002828A 2006-01-11 2007-01-10 반도체 장치의 제조 방법 KR100804856B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2006003663A JP4621595B2 (ja) 2006-01-11 2006-01-11 半導体装置の製造方法
JPJP-P-2006-00003663 2006-01-11

Publications (2)

Publication Number Publication Date
KR20070075317A true KR20070075317A (ko) 2007-07-18
KR100804856B1 KR100804856B1 (ko) 2008-02-20

Family

ID=38343919

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070002828A KR100804856B1 (ko) 2006-01-11 2007-01-10 반도체 장치의 제조 방법

Country Status (3)

Country Link
US (1) US20070196952A1 (ko)
JP (1) JP4621595B2 (ko)
KR (1) KR100804856B1 (ko)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007242684A (ja) * 2006-03-06 2007-09-20 Disco Abrasive Syst Ltd 積層型半導体装置及びデバイスの積層方法
JP5381121B2 (ja) * 2008-01-29 2014-01-08 日立化成株式会社 半導体装置の製造方法及び半導体装置
JP5537515B2 (ja) * 2011-09-01 2014-07-02 株式会社東芝 積層型半導体装置の製造方法と製造装置
JP2013165219A (ja) * 2012-02-13 2013-08-22 Toshiba Corp ダイボンディング装置、コレット、および、ダイボンディング方法
US10199351B2 (en) * 2015-12-30 2019-02-05 Skyworks Solutions, Inc. Method and device for improved die bonding
JP6593405B2 (ja) * 2017-08-31 2019-10-23 日亜化学工業株式会社 半導体装置の製造方法

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2753112B2 (ja) * 1990-04-27 1998-05-18 株式会社東芝 半導体装置の製造方法
JPH05121487A (ja) * 1991-10-26 1993-05-18 Rohm Co Ltd 半導体装置の実装構造および実装方法
US5193316A (en) * 1991-10-29 1993-03-16 Texas Instruments Incorporated Semiconductor wafer polishing using a hydrostatic medium
US6066218A (en) * 1998-04-23 2000-05-23 3M Innovative Properties Company Method and apparatus for assembling an optical recording medium
JP3405269B2 (ja) * 1999-04-26 2003-05-12 ソニーケミカル株式会社 実装方法
JP2000357711A (ja) * 1999-06-15 2000-12-26 Sony Corp 半導体装置製造用治具および半導体装置の製造方法
JP3827520B2 (ja) * 2000-11-02 2006-09-27 株式会社ルネサステクノロジ 半導体装置
JP2002151551A (ja) * 2000-11-10 2002-05-24 Hitachi Ltd フリップチップ実装構造、その実装構造を有する半導体装置及び実装方法
JP3913481B2 (ja) * 2001-01-24 2007-05-09 シャープ株式会社 半導体装置および半導体装置の製造方法
JP3665579B2 (ja) * 2001-02-26 2005-06-29 ソニーケミカル株式会社 電気装置製造方法
US7473767B2 (en) * 2001-07-03 2009-01-06 The Institute For Systems Biology Methods for detection and quantification of analytes in complex mixtures
US6569709B2 (en) * 2001-10-15 2003-05-27 Micron Technology, Inc. Assemblies including stacked semiconductor devices separated a distance defined by adhesive material interposed therebetween, packages including the assemblies, and methods
JP2003298232A (ja) * 2002-04-02 2003-10-17 Sony Corp 多層配線基板の製造方法および多層配線基板
JP3848606B2 (ja) * 2002-08-26 2006-11-22 日東電工株式会社 コレットおよびそれを用いてチップ部品をピックアップする方法
JP4130140B2 (ja) * 2002-09-17 2008-08-06 松下電器産業株式会社 電子部品接合装置及び方法、並びに電子部品実装装置
JP4770126B2 (ja) * 2003-06-06 2011-09-14 日立化成工業株式会社 接着シート
TWI318649B (en) * 2003-06-06 2009-12-21 Hitachi Chemical Co Ltd Sticking sheep, connecting sheet unified with dicing tape,and fabricating method of semiconductor device
JP4203031B2 (ja) * 2004-03-18 2008-12-24 株式会社東芝 積層型電子部品の製造方法
US20050205981A1 (en) * 2004-03-18 2005-09-22 Kabushiki Kaisha Toshiba Stacked electronic part
JP4816871B2 (ja) * 2004-04-20 2011-11-16 日立化成工業株式会社 接着シート、半導体装置、及び半導体装置の製造方法
WO2005103180A1 (ja) * 2004-04-20 2005-11-03 Hitachi Chemical Co., Ltd. 接着シート、半導体装置、及び半導体装置の製造方法
JP2005327789A (ja) * 2004-05-12 2005-11-24 Sharp Corp ダイシング・ダイボンド兼用粘接着シートおよびこれを用いた半導体装置の製造方法
US7629695B2 (en) * 2004-05-20 2009-12-08 Kabushiki Kaisha Toshiba Stacked electronic component and manufacturing method thereof
JP4188337B2 (ja) * 2004-05-20 2008-11-26 株式会社東芝 積層型電子部品の製造方法
TW200727446A (en) * 2005-03-28 2007-07-16 Toshiba Kk Stack type semiconductor device manufacturing method and stack type electronic component manufacturing method
US7443037B2 (en) * 2006-04-01 2008-10-28 Stats Chippac Ltd. Stacked integrated circuit package system with connection protection
US20080131998A1 (en) * 2006-12-01 2008-06-05 Hem Takiar Method of fabricating a film-on-wire bond semiconductor device

Also Published As

Publication number Publication date
US20070196952A1 (en) 2007-08-23
JP4621595B2 (ja) 2011-01-26
JP2007188944A (ja) 2007-07-26
KR100804856B1 (ko) 2008-02-20

Similar Documents

Publication Publication Date Title
JP4188337B2 (ja) 積層型電子部品の製造方法
KR100796884B1 (ko) 적층형 반도체 장치의 제조 방법 및 적층형 전자 부품의제조 방법
US8268673B2 (en) Stacked electronic component and manufacturing method thereof
CN102256452B (zh) 具有内置半导体芯片的电路板以及制造该电路板的方法
JP5814859B2 (ja) 半導体装置とその製造方法
KR100923596B1 (ko) 적층형 반도체 장치
US20050205981A1 (en) Stacked electronic part
US20100148332A1 (en) Semiconductor apparatus and manufacturing method thereof
KR100804856B1 (ko) 반도체 장치의 제조 방법
JP4203031B2 (ja) 積層型電子部品の製造方法
JP4594777B2 (ja) 積層型電子部品の製造方法
JP4612450B2 (ja) 積層型半導体装置の製造方法
JP2007035864A (ja) 半導体パッケージ
JP2002064162A (ja) 半導体チップ
JP2003092306A (ja) 半導体装置及びその製造方法
JP2003234451A (ja) 半導体装置およびその製造方法
JP4473668B2 (ja) 半導体装置およびその製造方法
JP4524585B2 (ja) 半導体装置および半導体装置の製造方法
JP2003197806A (ja) 配線基板の製造方法および配線基板
JPH1145907A (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120119

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee