JPH05121487A - 半導体装置の実装構造および実装方法 - Google Patents

半導体装置の実装構造および実装方法

Info

Publication number
JPH05121487A
JPH05121487A JP3306559A JP30655991A JPH05121487A JP H05121487 A JPH05121487 A JP H05121487A JP 3306559 A JP3306559 A JP 3306559A JP 30655991 A JP30655991 A JP 30655991A JP H05121487 A JPH05121487 A JP H05121487A
Authority
JP
Japan
Prior art keywords
semiconductor device
integrated circuit
wiring pattern
mounting structure
protruding electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP3306559A
Other languages
English (en)
Inventor
Minoru Hirai
稔 平井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Priority to JP3306559A priority Critical patent/JPH05121487A/ja
Priority to US07/894,096 priority patent/US5233134A/en
Publication of JPH05121487A publication Critical patent/JPH05121487A/ja
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/32—Holders for supporting the complete device in operation, i.e. detachable fixtures
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13452—Conductors connecting driver circuitry and terminals of panels
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49121—Beam lead frame or beam lead device

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Liquid Crystal (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】 【目的】 キャップを用いることなく、所定の押圧力を
確保できる半導体装置の実装構造および実装方法を提供
する。 【構成】 本発明の半導体装置の実装構造は、固定枠１
に形成された押圧部１１により集積回路２の突起電極４
が形成された面と反対の面に配設された弾性体３を圧縮
し、その反力により突起電極４配線パターンとの接続を
行うものである。また、本発明の半導体装置の実装方法
は、固定枠１の押圧部１１と底部１２との間に形成され
た空間に、突起電極４が形成された面と反対の面に弾性
体３を有する集積回路２が配線パターン５上に載置され
た液晶表示パネル６を挿入し、それにより弾性体３を圧
縮し、その反力により突起電極４と配線パターン５との
接続を行うものである。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は半導体装置の実装構造お
よび実装方法に関する。
【０００２】
【従来の技術】従来より、液晶表示装置やプリントヘッ
ドなどにおいて、基板上の配線パターンに、集積回路の
突起電極をリード（ワイヤ）を用いず直接接続する、い
わゆるフェイスダウン実装が用いられている。この実装
構造においては、集積回路全体が樹脂で固定されてい
る。しかるに、半導体装置の実装構造においては、複数
の半導体装置が密接して配列されているので、そのうち
の一個を交換する場合には、その集積回路を固定してい
る樹脂を加熱して溶かす必要がある。しかしながら、そ
の加熱の影響が他の集積回路に及んでしまうという問題
があった。
【０００３】本件出願人は、かかる従来技術の問題点を
解消すべく、図２に示すように一方のガラス基板１０９
上に搭載される集積回路１０４と、この集積回路１０４
のパッド上に形成され、前記ガラス基板１０９上の配線
パターン１０６に圧接される突起電極１０５と、前記集
積回路１０４を覆い、その脚部が前記基板に接着される
キャップ１０２と、該キャップ１０２に設けられ、前記
集積回路１０４の背面を押圧して、前記突起電極１０５
と配線パターン１０６との圧接状態を保持する弾性体１
０３とからなる半導体装置の実装構造を提案している
（特願平２ー３９４６４号）。なお、図中、１０７は接
着剤、１０８は他方のガラス基板を示す。この一方のガ
ラス基板１０９と他方のガラス基板１０８の間に液晶が
封入され、液晶表示モジュ−ルが形成される。
【０００４】しかしながら、前記実装構造においては、
集積回路１０４を配線パター１０６に押圧するための、
弾性体１０３を有するキャップ１０２が必要である。こ
のため、部品点数の増大とそれによる工数およびコスト
の増大を招いている。
【０００５】
【発明が解決しようとする課題】本発明はかかる従来技
術の問題点に鑑みなされたもので、キャップを用いるこ
となく、所定の押圧力を確保できる半導体装置の実装構
造および実装方法を提供することを目的とする。
【０００６】
【課題を解決するための手段】本発明の半導体装置の実
装構造は、基板上の配線パターンに集積回路の突起電極
を対向させて配設してなる半導体装置の実装構造であっ
て、前記集積回路が、突起電極の形成されている面と反
対の面に弾性部材を有しており、前記弾性部材が、半導
体装置を基体に固定する枠体に形成された押圧部材によ
り直接押圧されることにより、前記配線パターンと前記
突起電極との接続がなされることを特徴としている。
【０００７】また、本発明の半導体装置の実装方法は、
基板上の配線パターンに集積回路の突起電極を対向させ
て配設して前記配線パターンと突起電極とを接続する半
導体装置の実装方法であって、 前記配線パターン上に載置された集積回路を有する基板
を枠体の押圧部材と底部との間に形成された空間に挿入
し、前記集積回路の突起電極が形成されている面と反対
の面に載置してある弾性部材を押圧部材により直接押圧
し、それにより前記配線パターンと突起電極とを接続す
ることを特徴としている。
【０００８】
【作用】本発明の半導体装置の実装構造においては、キ
ャップを用いることなく所定の押圧力を確保することが
できる。また、本発明の半導体装置の実装方法において
は、キャップを用いることなく所定の押圧力を確保する
ことができるので、実装工程を簡略化できる。
【０００９】
【実施例】以下、添付図面を参照しながら本発明の半導
体装置の実装構造の一実施例について説明するが、本発
明はかかる実施例のみに限定されるものではない。
【００１０】図１は本発明の半導体装置の実装構造の一
実施例の概略図である。図において、１は半導体装置の
固定枠（以下、単に固定枠という）、２は集積回路、３
は弾性体、４は突起電極、５は配線パターン、６は一方
のガラス基板、７は他方のガラス基板を示す。この一方
のガラス基板６と他方のガラス基板７の間に液晶が封入
され、液晶表示モジュ−ルが形成される。
【００１１】固定枠１はアルミニウム合金などの金属か
らなり、ねじにより液晶表示装置本体（図示せず）に取
り付けられている。固定枠１には押圧部材１１が形成さ
れ、これにより固定枠１は変形ユの字形状を呈してい
る。押圧部材１１の垂直部は、集積回路２の上面に配設
された弾性体３に所定の押圧力が生じるよう圧縮するこ
とができるだけの立上り高さを有するように形成する。
具体的には、使用される集積回路２、弾性体３、一方の
ガラス基板６、他方のガラス基板７などの厚みを考慮し
て適宜決定される。その一例を挙げれば、集積回路２の
厚みを0.4mm、一方のガラス基板６の厚みを1.1ｍｍ、弾
性体3の厚みを1.0mmとしたときに押圧部材１１の垂直部
の高さを2.2mmにすると、弾性体3は1.0mmから0.7mmへ
と、３０％圧縮されることになる。押圧部材１１の水平
部は、弾性体３を覆いかつ他方のガラス基板７の所定範
囲を被覆できるだけの長さを有している。具体的には、
使用される集積回路２および他方のガラス基板７の被覆
範囲を考慮して適宜決定される。その一例を挙げれば、
集積回路の幅を5mmとし、一方のガラス基板６の配線領
域の幅を10mmとすれば、押圧部材11の水平部の長さは１
０ｍｍ程度である。押圧部材１１の板厚は、弾性体３を
圧縮した場合に、所定の圧縮率が確保できるだけの剛性
を有するように選定する。具体的には、弾性体３の圧縮
率を考慮して適宜決定されるが、集積回路２の１個の突
起電極４当たり、３０〜５０ｇであるため、２００ピン
の集積回路であれば６〜１０ｋｇの押圧力に耐えられる
程度あれば実用上問題はない。一方、固定枠１の底部１
２は、押圧部材１１により発生するモーメントに耐えう
る強度を有するよう板厚および幅を選定する。具体的に
は、発生モーメントに応じて適宜決定されるが、（６〜
１０ｋｇ）Ｘ１０ｍｍ＝６０〜１００ｋｇ・ｍｍのモ−
メントに耐えられる程度あれば実用上問題はない。
【００１２】弾性体３の材質としては、耐熱性およびコ
ストの点から、シリコ−ンゴムを用いるのが好ましい。
また、弾性体３の厚さは使用する材質に応じて適宜決定
される。その一例を挙げれば、シリコ−ンゴムでゴム硬
度４０〜６０のものを用いた場合は、１００ピン程度の
集積回路のとき、圧縮率は３０％程度である。
【００１３】集積回路２、突起電極４、配線パターン
５、一方のガラス基板６および他方のガラス基板７は従
来と同様であるので、その構成の詳細な説明は省略す
る。
【００１４】次に、本発明の半導体装置の実装方法につ
いて説明する。
【００１５】まず、突起電極４が形成された面と反対側
の面に弾性体３が配設された集積回路２を、ガラス基板
６の配線パターン５上に位置合わせして載置する。この
とき、必要に応じて集積回路２を接着剤にて配線パター
ン５上に仮固定する。しかるのち、集積回路２が載置さ
れたガラス基板６を、固定枠１の押圧部材１１と底部１
２の間に形成された空間に所定長さ挿入する。ついで、
弾性体３を所定量圧縮するために、押圧部材１１を所定
量かしめる。このかしめは、当初、垂直方向に延在した
押圧部在１１を横方向から力を加え、略直角に折り曲げ
ることにより行う。これにより弾性体３が圧縮され、そ
の反力により突起電極４が配線パターンに所定押圧力で
押し付けられ、突起電極４と配線パターン５との接続が
確保される。
【００１６】
【発明の効果】以上説明したように、本発明においては
キャップを用いず、固定枠に形成された押圧部材により
弾性体を圧縮しその反力により、突起電極と配線パター
ンの接続を行っているので、部品点数を削減でき、それ
により工数の削減ひいてはコストの削減ができる。
【図面の簡単な説明】
【図１】本発明の半導体装置の実装構造の一実施例の概
略図である。
【図２】本件出願人の先の提案にかかわる半導体装置の
実装構造の一実施例の概略図である。
【符号の説明】
１ 固定枠 ２ 集積回路 ３ 弾性体 ４ 突起電極 ５ 配線パターン ６ 一方のガラス基板 ７ 他方のガラス基板

Claims (2)

    【特許請求の範囲】
  1. 【請求項１】 基板上の配線パターンに集積回路の突起
    電極を対向させて配設してなる半導体装置の実装構造で
    あって、 前記集積回路が、突起電極の形成されている面と反対の
    面に弾性部材を有しており、前記弾性部材が、半導体装
    置を基体に固定する枠体に形成された押圧部材により直
    接押圧されることにより、前記配線パターンと前記突起
    電極との接続がなされることを特徴とする半導体装置の
    実装構造。
  2. 【請求項２】 基板上の配線パターンに集積回路の突起
    電極を対向させて配設して、前記配線パターンと突起電
    極とを接続する半導体装置の実装方法であって、 前記配線パターン上に載置された集積回路を有する基板
    を、枠体の押圧部材と底部との間に形成された空間に挿
    入し、前記集積回路の突起電極が形成されている面と反
    対の面に載置してある弾性部材を押圧部材により直接押
    圧し、それにより前記配線パターンと突起電極とを接続
    することを特徴とする半導体装置の実装方法。
JP3306559A 1991-10-26 1991-10-26 半導体装置の実装構造および実装方法 Withdrawn JPH05121487A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP3306559A JPH05121487A (ja) 1991-10-26 1991-10-26 半導体装置の実装構造および実装方法
US07/894,096 US5233134A (en) 1991-10-26 1992-06-05 Mounting arrangement for a semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3306559A JPH05121487A (ja) 1991-10-26 1991-10-26 半導体装置の実装構造および実装方法

Publications (1)

Publication Number Publication Date
JPH05121487A true JPH05121487A (ja) 1993-05-18

Family

ID=17958511

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3306559A Withdrawn JPH05121487A (ja) 1991-10-26 1991-10-26 半導体装置の実装構造および実装方法

Country Status (2)

Country Link
US (1) US5233134A (ja)
JP (1) JPH05121487A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100409154C (zh) * 2003-09-17 2008-08-06 索尼株式会社 信息显示装置及其中用于支撑压电元件的支撑框架
JP2015056466A (ja) * 2013-09-11 2015-03-23 三菱電機株式会社 電子部品およびその実装方法

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6580613B2 (en) * 2001-07-17 2003-06-17 Infineon Technologies Ag Solder-free PCB assembly
US7716823B2 (en) * 2004-04-08 2010-05-18 Hewlett-Packard Development Company, L.P. Bonding an interconnect to a circuit device and related devices
JP4621595B2 (ja) * 2006-01-11 2011-01-26 株式会社東芝 半導体装置の製造方法
CN102998846B (zh) * 2012-12-12 2016-03-30 深圳市华星光电技术有限公司 一种窄边框液晶模块及其胶框

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3409037A1 (de) * 1984-03-13 1985-09-19 Robert Bosch Gmbh, 7000 Stuttgart Elektrisches schaltgeraet
US4845842A (en) * 1987-11-25 1989-07-11 National Semiconductor Corporation Process for reducing lead sweep in integrated circuit packages

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100409154C (zh) * 2003-09-17 2008-08-06 索尼株式会社 信息显示装置及其中用于支撑压电元件的支撑框架
JP2015056466A (ja) * 2013-09-11 2015-03-23 三菱電機株式会社 電子部品およびその実装方法

Also Published As

Publication number Publication date
US5233134A (en) 1993-08-03

Similar Documents

Publication Publication Date Title
JP4841431B2 (ja) 電気部品の実装装置
US7556190B2 (en) Method and device for mounting electric component
JPH05121487A (ja) 半導体装置の実装構造および実装方法
JPH05326631A (ja) 半導体装置の実装構造
JPH079906B2 (ja) 半導体装置
JP3608455B2 (ja) 半導体加速度センサ
JP3198162B2 (ja) 半導体集積回路装置の接続方法
KR100861952B1 (ko) 본딩장치
JPH06265853A (ja) 駆動回路内蔵型ｔｆｔ液晶パネルの実装構造
JPH03241847A (ja) 半導体装置の実装構造
JP2835376B2 (ja) バンプ構造
JPH11150154A (ja) 回路基板保持装置および該装置を用いた半導体装置の製造方法
JP2585801B2 (ja) プロ―ブカ―ド
KR0164065B1 (ko) 이방성 도전 고무
KR100673942B1 (ko) 와이어 본딩 장치용 윈도우 클램프
JPH0997813A (ja) 熱圧着装置
JP2602278B2 (ja) 樹脂封止型半導体装置
JPH0758143A (ja) ワイヤボンディング装置
JPH05283550A (ja) チップキャリア
JPS60101521A (ja) 液晶表示装置
JPH113910A (ja) 半導体素子の実装方法と半導体素子実装装置
JPH1124093A (ja) 液晶表示装置
JPH03256113A (ja) 情報入出力装置における表示装置及び座標入力装置の保持構造
JPH04269842A (ja) 半導体装置の実装構造
JPH0786487A (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 19990107