JPH03241847A - 半導体装置の実装構造 - Google Patents
半導体装置の実装構造Info
- Publication number
- JPH03241847A JPH03241847A JP3946490A JP3946490A JPH03241847A JP H03241847 A JPH03241847 A JP H03241847A JP 3946490 A JP3946490 A JP 3946490A JP 3946490 A JP3946490 A JP 3946490A JP H03241847 A JPH03241847 A JP H03241847A
- Authority
- JP
- Japan
- Prior art keywords
- chip
- cap
- circuit board
- wiring pattern
- bumps
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004806 packaging method and process Methods 0.000 title abstract 4
- 239000004065 semiconductor Substances 0.000 title description 14
- 238000000034 method Methods 0.000 abstract description 10
- 239000011347 resin Substances 0.000 abstract description 9
- 229920005989 resin Polymers 0.000 abstract description 9
- 229920002379 silicone rubber Polymers 0.000 abstract description 8
- 239000004945 silicone rubber Substances 0.000 abstract description 8
- 230000000694 effects Effects 0.000 abstract 2
- 239000007767 bonding agent Substances 0.000 abstract 1
- 230000003247 decreasing effect Effects 0.000 abstract 1
- 239000000853 adhesive Substances 0.000 description 14
- 230000001070 adhesive effect Effects 0.000 description 14
- 230000008569 process Effects 0.000 description 9
- 238000010586 diagram Methods 0.000 description 7
- 230000008901 benefit Effects 0.000 description 3
- 239000002245 particle Substances 0.000 description 3
- 239000010949 copper Substances 0.000 description 2
- 239000010931 gold Substances 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- KDLHZDBZIXYQEI-UHFFFAOYSA-N palladium Substances [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 244000292604 Salvia columbariae Species 0.000 description 1
- 235000012377 Salvia columbariae var. columbariae Nutrition 0.000 description 1
- 235000001498 Salvia hispanica Nutrition 0.000 description 1
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 235000014167 chia Nutrition 0.000 description 1
- 230000006835 compression Effects 0.000 description 1
- 238000007906 compression Methods 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 229920001971 elastomer Polymers 0.000 description 1
- 239000003292 glue Substances 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 229910052763 palladium Inorganic materials 0.000 description 1
- SWELZOZIOHGSPA-UHFFFAOYSA-N palladium silver Chemical class [Pd].[Ag] SWELZOZIOHGSPA-UHFFFAOYSA-N 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73253—Bump and layer connectors
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（イ）産業上の利用分野
この発明は、ＩＣ等の半導体装置の、いわゆるフェイス
ダウン実装構造に関する。
ダウン実装構造に関する。
（ロ）従来の技術
近年、液晶表示器やプリントヘッド等において、回路基
板上の配線パターンに、チップのバンドをリード（ワイ
ヤ）を用いず直接接続する、いわゆるフェイスダウン実
装が用いられている。第５図（ａ）及び第５図（ｂ）は
、それぞれ従来のフェイスダウン実装を説明する図であ
る。
板上の配線パターンに、チップのバンドをリード（ワイ
ヤ）を用いず直接接続する、いわゆるフェイスダウン実
装が用いられている。第５図（ａ）及び第５図（ｂ）は
、それぞれ従来のフェイスダウン実装を説明する図であ
る。
第５図（ａ）では、チップ１１のパッドｌｌａ上にバリ
ヤメタル１２を形成し、このバリヤメタル１２上に銅（
Ｃｕ）１３、金（Ａｕ）１４をめっきし、さらに銀（Ａ
ｇ）−パラジウム（Ｐｄ）ペースト１５をデイツプによ
り付着している。この銀−パラジウムベース１−１５を
配線パターンＡ上に圧接して、この圧接状態を樹脂１７
で保持する。
ヤメタル１２を形成し、このバリヤメタル１２上に銅（
Ｃｕ）１３、金（Ａｕ）１４をめっきし、さらに銀（Ａ
ｇ）−パラジウム（Ｐｄ）ペースト１５をデイツプによ
り付着している。この銀−パラジウムベース１−１５を
配線パターンＡ上に圧接して、この圧接状態を樹脂１７
で保持する。
第５図（ｂ）は、回路基板Ｂの配線パターンＡ上に導電
粒子１６を印刷しておき、この導電粒子１６にチップ１
１のパッドｌｌａを圧接し、この圧接状態を樹脂１７で
保持するものである。
粒子１６を印刷しておき、この導電粒子１６にチップ１
１のパッドｌｌａを圧接し、この圧接状態を樹脂１７で
保持するものである。
（ハ）発明が解決しようとする課題
上記半導体装置の実装構造では、チップ１１全体が樹脂
１７で固められている。ところが、チップが複数個隣接
して実装されており、その内−つのチップを交換したい
場合に、このチップを固めている樹脂を溶かす必要があ
るが、その影響が他のチップにまで及んでしまう問題点
があった。
１７で固められている。ところが、チップが複数個隣接
して実装されており、その内−つのチップを交換したい
場合に、このチップを固めている樹脂を溶かす必要があ
るが、その影響が他のチップにまで及んでしまう問題点
があった。
この発明は、上記に鑑みなされたものであり、交換の際
に他へ影響が及びにくい、半導体装置の実装構造の提供
を目的としている。
に他へ影響が及びにくい、半導体装置の実装構造の提供
を目的としている。
（ニ）課題を解決するための手段及び作用この発明の、
半導体装置の実装構造の構成を、一実施例に対応する第
１図（ａ）を用いて説明すると、回路基板Ｂ上に搭載さ
れるチップ１と、このチップｌのパッドｌａ上に形成さ
れ、前記回路基板Ｂ上の配線パターンＡに圧接するハン
プ２と、前記チップ１を覆い、その脚部３ａが前記回路
基板Ｂに接着されるキャップ３と、このキャンプ３に設
けられ、前記チップｌの背面１ｂを押圧して、前記ハン
プ２と配線パターンＡとの圧接状態を保持する弾性体４
とからなるものである。
半導体装置の実装構造の構成を、一実施例に対応する第
１図（ａ）を用いて説明すると、回路基板Ｂ上に搭載さ
れるチップ１と、このチップｌのパッドｌａ上に形成さ
れ、前記回路基板Ｂ上の配線パターンＡに圧接するハン
プ２と、前記チップ１を覆い、その脚部３ａが前記回路
基板Ｂに接着されるキャップ３と、このキャンプ３に設
けられ、前記チップｌの背面１ｂを押圧して、前記ハン
プ２と配線パターンＡとの圧接状態を保持する弾性体４
とからなるものである。
この発明の半導体装置の実装構造では、接着されるのが
、キャップ脚部３ａのみである。従って、チップ１を交
換する際には、キャップ脚部３ａという限られた部分だ
けの接着剤を溶かせばよいから、他への影響を少なくす
ることができる。
、キャップ脚部３ａのみである。従って、チップ１を交
換する際には、キャップ脚部３ａという限られた部分だ
けの接着剤を溶かせばよいから、他への影響を少なくす
ることができる。
（ホ）実施例
この発明の一実施例を第１図乃至第４図に基づいて以下
に説明する。
に説明する。
第１図（ａ）は、実施例実装構造を側方より見た図、第
１図（１））は、同実装構造を上方より見た図である。
１図（１））は、同実装構造を上方より見た図である。
第１図（ａ）において、Ｂは回路基板、Ａはこの回路基
板Ｂ上に形成された配線パターンを示している。
板Ｂ上に形成された配線パターンを示している。
ＩＣ等のチップ１のバンドｌａ上には、バンプ２が形成
されており、前記配線パターンＡ上にそれぞれ位置して
いる。
されており、前記配線パターンＡ上にそれぞれ位置して
いる。
このチップ１は、キャンプ３で覆われており、その脚部
３ａは、紫外線硬化樹脂よりなる接着剤５により、回路
基板Ｂ上に接着されている。
３ａは、紫外線硬化樹脂よりなる接着剤５により、回路
基板Ｂ上に接着されている。
キャップ３には、シート状のシリコンゴム４が貼着され
ている。このシリコンゴム４の弾性力により、チップ１
背面１ｂが押圧され、バンプ２が配線パターンＡに圧接
され、しかもこの圧接状態が保持される。
ている。このシリコンゴム４の弾性力により、チップ１
背面１ｂが押圧され、バンプ２が配線パターンＡに圧接
され、しかもこの圧接状態が保持される。
第２図（ａ）及び第２図（ｂ）は、それぞれ順に実装工
程を説明する図である。まず、キャップ３を反転して、
シリコンゴム４上に千ンブｌを接着する〔第２図（ａ）
参照〕。キャップ３を元に戻し、図示しないチャンク等
で把持し、脚部３ａに接着剤５を付着する。そして、バ
ンプ２が配線パターンＡ上↓こ位置するように位置決め
を行い、キャンプ３を回路基板Ｂ上に押圧する〔第２図
（ｂ）参照〕。この時に、シリコンゴム４が圧縮されて
、その圧縮力により、チップｌを回路基ｆ＆Ｂへ押し付
ける圧力が生しる。この状態で接着剤５に紫外線を照射
すれば、接着剤５が硬化して、バンプ２と配線パターン
Ａとの圧接状態が保持される。
程を説明する図である。まず、キャップ３を反転して、
シリコンゴム４上に千ンブｌを接着する〔第２図（ａ）
参照〕。キャップ３を元に戻し、図示しないチャンク等
で把持し、脚部３ａに接着剤５を付着する。そして、バ
ンプ２が配線パターンＡ上↓こ位置するように位置決め
を行い、キャンプ３を回路基板Ｂ上に押圧する〔第２図
（ｂ）参照〕。この時に、シリコンゴム４が圧縮されて
、その圧縮力により、チップｌを回路基ｆ＆Ｂへ押し付
ける圧力が生しる。この状態で接着剤５に紫外線を照射
すれば、接着剤５が硬化して、バンプ２と配線パターン
Ａとの圧接状態が保持される。
今、−例としてチップ１のサイズを３．５ｍｍＸ５゜６
ＩＩＩＩ１１とすれば、その面積Ｓは１９．６ｍｍ”で
ある。
ＩＩＩＩ１１とすれば、その面積Ｓは１９．６ｍｍ”で
ある。
チップ１のバンプ数（ピン数）を１００とし、各ハンプ
に必要な圧接力ｆを４０ｇとすると、全体の圧接力Ｆは
４０ｇＸ１００＝４ｋｇとなる。従って、チップ背面１
ｂに加える押圧力は、４ ｋｇ／ １９．６ （Ｆ／Ｓ
） ＝２０４ ｇ／圓２となる。これは、シリコンゴム
４を約３０％圧縮すれば得られる押圧力である。一方、
紫外線硬化樹脂接着剤の接着強度は、３ｋｇ／ｍｍ”で
あるから、キャップ脚部の底面積Ｓ０は、最低４ ｋｇ
／ ３ ｋｇ／ｍｍ２＃１．３３ ｍｍ２必要となる。
に必要な圧接力ｆを４０ｇとすると、全体の圧接力Ｆは
４０ｇＸ１００＝４ｋｇとなる。従って、チップ背面１
ｂに加える押圧力は、４ ｋｇ／ １９．６ （Ｆ／Ｓ
） ＝２０４ ｇ／圓２となる。これは、シリコンゴム
４を約３０％圧縮すれば得られる押圧力である。一方、
紫外線硬化樹脂接着剤の接着強度は、３ｋｇ／ｍｍ”で
あるから、キャップ脚部の底面積Ｓ０は、最低４ ｋｇ
／ ３ ｋｇ／ｍｍ２＃１．３３ ｍｍ２必要となる。
もちろん、チップ寸法、バンプ数、ハンプの大きさに応
して、キャップの大きさ、シリコンゴムの弾性、圧縮率
、シリコンゴムとチップとの接触面積を調整して、どの
ようなチップでも均一な圧接力を得ることができる。
して、キャップの大きさ、シリコンゴムの弾性、圧縮率
、シリコンゴムとチップとの接触面積を調整して、どの
ようなチップでも均一な圧接力を得ることができる。
第３図は、さらに他の実装工程を説明する図である。こ
の場合には、回路基板Ｂ上にチップｌを位置決めし、接
着剤（図示せず）で仮止めした後、脚部３ａに接着剤５
を付着したキャップ３を押圧し、紫外線を照射して接着
剤５を硬化させる。第２図に示す工程とこの工程とを比
較すると、第２図の工程では、チ・ノブの位置合わせと
押圧とが同し装置で行え、チップの仮止めも不要である
ので、第３図の工程よりも優れていると言える。
の場合には、回路基板Ｂ上にチップｌを位置決めし、接
着剤（図示せず）で仮止めした後、脚部３ａに接着剤５
を付着したキャップ３を押圧し、紫外線を照射して接着
剤５を硬化させる。第２図に示す工程とこの工程とを比
較すると、第２図の工程では、チ・ノブの位置合わせと
押圧とが同し装置で行え、チップの仮止めも不要である
ので、第３図の工程よりも優れていると言える。
第４図（ａ）及び第４図（ｂ）は、変形例実装構造を示
している。この変形例で特徴的なのは、キャップ３“で
あり、チップ１を完全に覆って、外気より密閉し、耐湿
性を向上させる構成としている。また、キャンプ３上面
をダイヤフラム状に成形して押圧部とし、この押圧部４
″により、チップ背面１ｂを押圧する構成としている。
している。この変形例で特徴的なのは、キャップ３“で
あり、チップ１を完全に覆って、外気より密閉し、耐湿
性を向上させる構成としている。また、キャンプ３上面
をダイヤフラム状に成形して押圧部とし、この押圧部４
″により、チップ背面１ｂを押圧する構成としている。
なお、押圧部４″の形状はダイヤフラム状に限定される
ものではない。
ものではない。
実施例実装構造及び変形例実装構造とも、千ンブ１を交
換する場合には、キャンプ脚部３ａ（３’ａ）の接着剤
５を溶かすが、この接着剤５は、従来のようにチップ１
全体を固めたものではなく、キャップ脚部３ ａ （３
’ａ）という限られた部分だけであるので、隣接するキ
ャンプに影響を及ぼすことが少ない。
換する場合には、キャンプ脚部３ａ（３’ａ）の接着剤
５を溶かすが、この接着剤５は、従来のようにチップ１
全体を固めたものではなく、キャップ脚部３ ａ （３
’ａ）という限られた部分だけであるので、隣接するキ
ャンプに影響を及ぼすことが少ない。
また、実施例（変形例）実装構造では、ハンプ２と配線
パターンＡとが、導電ペーストや導電粒子を介すること
なく直接に接触しているため、接触抵抗を小さくするこ
ともできる。
パターンＡとが、導電ペーストや導電粒子を介すること
なく直接に接触しているため、接触抵抗を小さくするこ
ともできる。
なお、キャップ３（３’）とチップ１との間に樹脂を封
入しておけば、さらに耐湿性を向上できる。
入しておけば、さらに耐湿性を向上できる。
但し、樹脂は回路基板より剥離の容易なものを使用する
必要がある。
必要がある。
（へ）発明の詳細
な説明したように、この発明の半導体装置の実装構造は
、回路基板上に搭載される千ノブと、このチップのパッ
ド上に形成され、前記回路基板上の配線パターンに圧接
されるハンプと、前記チップを覆い、その脚部が前記回
路基板に接着されるキャンプと、このキャンプに設けら
れ、前記チア・ブの背面を押圧して、前記バンプと配線
パターンとの圧接状態を保持する弾性体とからなるもの
であるから、チップの交換の際に他へ影響を及ぼすこと
が少ない利点を有している。また、ハンプと配線パター
ンとの間の接触抵抗が小さい利点を有するとともに、チ
ップの大きさやバンプ数等によらず、各バンプに均一に
圧接力を加えることができる利点を有している。
、回路基板上に搭載される千ノブと、このチップのパッ
ド上に形成され、前記回路基板上の配線パターンに圧接
されるハンプと、前記チップを覆い、その脚部が前記回
路基板に接着されるキャンプと、このキャンプに設けら
れ、前記チア・ブの背面を押圧して、前記バンプと配線
パターンとの圧接状態を保持する弾性体とからなるもの
であるから、チップの交換の際に他へ影響を及ぼすこと
が少ない利点を有している。また、ハンプと配線パター
ンとの間の接触抵抗が小さい利点を有するとともに、チ
ップの大きさやバンプ数等によらず、各バンプに均一に
圧接力を加えることができる利点を有している。
第１図（ａ）は、この発明の一実施例に係る半導体装置
の実装構造を側方より見た図、第１図（ｂ）は、同半導
体装置の実装構造を上方より見た図、第２図（ａ）及び
第２図（ｂ）は、それぞれ順に同半導体装置の実装構造
の実装工程を説明する図、第３図は、同半導体装置の実
装構造の、他の実装工程を説明する図、第４図（ａ）は
、変形例に係る半導体装置の実装構造の縦断面図、第４
図（ｂＪは、同半導体装置の実装構造を上方より見た図
、第５図（ａ）、第５図（ｂ）は、それぞれ従来の半導
体装置の実装構造を説明する図である。 １：チップ・ ２：ハンプ、 ３ａ・３゛ａ ４゛：押圧部、 Ａ：配線パターン、 ：パッド、 ３′＝キヤンフ＼ シリコンゴム、 接着剤、 回路基板。 第１図（ａ）
の実装構造を側方より見た図、第１図（ｂ）は、同半導
体装置の実装構造を上方より見た図、第２図（ａ）及び
第２図（ｂ）は、それぞれ順に同半導体装置の実装構造
の実装工程を説明する図、第３図は、同半導体装置の実
装構造の、他の実装工程を説明する図、第４図（ａ）は
、変形例に係る半導体装置の実装構造の縦断面図、第４
図（ｂＪは、同半導体装置の実装構造を上方より見た図
、第５図（ａ）、第５図（ｂ）は、それぞれ従来の半導
体装置の実装構造を説明する図である。 １：チップ・ ２：ハンプ、 ３ａ・３゛ａ ４゛：押圧部、 Ａ：配線パターン、 ：パッド、 ３′＝キヤンフ＼ シリコンゴム、 接着剤、 回路基板。 第１図（ａ）
Claims (1)
- （１）回路基板上に搭載されるチップと、このチップの
パッド上に形成され、前記回路基板上の配線パターンに
圧接されるバンプと、前記チップを覆い、その脚部が前
記回路基板に接着されるキャップと、このキャップに設
けられ、前記チップの背面を押圧して、前記バンプと配
線パターンとの圧接状態を保持する弾性体とからなる半
導体装置の実装構造。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3946490A JPH03241847A (ja) | 1990-02-20 | 1990-02-20 | 半導体装置の実装構造 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3946490A JPH03241847A (ja) | 1990-02-20 | 1990-02-20 | 半導体装置の実装構造 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03241847A true JPH03241847A (ja) | 1991-10-29 |
Family
ID=12553774
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3946490A Pending JPH03241847A (ja) | 1990-02-20 | 1990-02-20 | 半導体装置の実装構造 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03241847A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5381316A (en) * | 1992-05-15 | 1995-01-10 | Rohm Co., Ltd. | Electronic part assembly using a shape memory alloy element |
| US6888072B2 (en) | 2000-03-24 | 2005-05-03 | Matsushita Electric Industrial Co., Ltd. | Fixture, circuit board with fixture, and electronic-component mounted body and method of manufacturing the same |
| JP2012119433A (ja) * | 2010-11-30 | 2012-06-21 | Kyocera Kinseki Corp | モジュール |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5353261A (en) * | 1976-10-26 | 1978-05-15 | Seiko Epson Corp | Electronic device |
| JPS5355971A (en) * | 1976-10-29 | 1978-05-20 | Seiko Epson Corp | Engagement method and electronic device using said method |
-
1990
- 1990-02-20 JP JP3946490A patent/JPH03241847A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5353261A (en) * | 1976-10-26 | 1978-05-15 | Seiko Epson Corp | Electronic device |
| JPS5355971A (en) * | 1976-10-29 | 1978-05-20 | Seiko Epson Corp | Engagement method and electronic device using said method |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5381316A (en) * | 1992-05-15 | 1995-01-10 | Rohm Co., Ltd. | Electronic part assembly using a shape memory alloy element |
| US6888072B2 (en) | 2000-03-24 | 2005-05-03 | Matsushita Electric Industrial Co., Ltd. | Fixture, circuit board with fixture, and electronic-component mounted body and method of manufacturing the same |
| JP2012119433A (ja) * | 2010-11-30 | 2012-06-21 | Kyocera Kinseki Corp | モジュール |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI234854B (en) | Flip chip-in-leadframe package and process | |
| KR100352865B1 (ko) | 반도체 장치 및 그 제조방법 | |
| MY118453A (en) | Method of forming an electrode structure for a semiconductor device | |
| TW360964B (en) | Process for flip-chip mounting | |
| EP0753891A3 (en) | Low loop wire bonding | |
| JPH02278740A (ja) | 半導体装置のパッケージング方法 | |
| JP2001326879A (ja) | ディスプレイドライバモジュールおよびその製造方法 | |
| JPH03241847A (ja) | 半導体装置の実装構造 | |
| JP3501281B2 (ja) | 半導体装置 | |
| KR940027134A (ko) | 반도체집적회로장치의 제조방법 | |
| JPH08213428A (ja) | 半導体装置の実装方法 | |
| JP2994555B2 (ja) | 半導体実装構造 | |
| JPH11238828A (ja) | Ｂｇａ型パッケージの半導体装置およびその製造方法、実装装置 | |
| JPH083006Y2 (ja) | 半導体装置の実装構造 | |
| JPH02155257A (ja) | 半導体実装装置 | |
| JP3339397B2 (ja) | 半導体装置の製造方法 | |
| JP3561166B2 (ja) | 異方性導電ペーストを用いた電子部品の接続方法 | |
| JP2817425B2 (ja) | 半導体装置の実装方法 | |
| MY106858A (en) | Resin sealing type semiconductor device in which a very small semiconductor chip is sealed in package with resin. | |
| JP2599509B2 (ja) | 半導体装置の実装構造 | |
| JPH11204572A (ja) | 半導体装置の実装構造体及びその製造方法 | |
| KR100407990B1 (ko) | 스퀴즈를 이용한 프린팅 방법 | |
| JPH04273131A (ja) | 半導体チップのボンディング実装方法 | |
| GB9108848D0 (en) | Method and apparatus for forming a conductive path on an integrated circuit | |
| JPH03116745A (ja) | 樹脂封止型半導体装置 |