JPH02155257A - 半導体実装装置 - Google Patents
半導体実装装置Info
- Publication number
- JPH02155257A JPH02155257A JP30947688A JP30947688A JPH02155257A JP H02155257 A JPH02155257 A JP H02155257A JP 30947688 A JP30947688 A JP 30947688A JP 30947688 A JP30947688 A JP 30947688A JP H02155257 A JPH02155257 A JP H02155257A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor element
- young
- pressure body
- deformation
- conductor wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 54
- 239000004020 conductor Substances 0.000 claims abstract description 16
- 239000000463 material Substances 0.000 claims abstract description 10
- 239000000758 substrate Substances 0.000 claims abstract 5
- 239000011347 resin Substances 0.000 claims abstract 4
- 229920005989 resin Polymers 0.000 claims abstract 4
- 239000011521 glass Substances 0.000 abstract description 5
- 239000000919 ceramic Substances 0.000 abstract description 3
- 238000010438 heat treatment Methods 0.000 abstract description 3
- 229920001187 thermosetting polymer Polymers 0.000 abstract description 3
- 229910003460 diamond Inorganic materials 0.000 abstract description 2
- 239000010432 diamond Substances 0.000 abstract description 2
- 230000002093 peripheral effect Effects 0.000 abstract description 2
- 229910052594 sapphire Inorganic materials 0.000 abstract description 2
- 239000010980 sapphire Substances 0.000 abstract description 2
- 239000004840 adhesive resin Substances 0.000 description 8
- 229920006223 adhesive resin Polymers 0.000 description 8
- 230000007423 decrease Effects 0.000 description 3
- 239000004593 Epoxy Substances 0.000 description 2
- 238000010521 absorption reaction Methods 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 229910000679 solder Inorganic materials 0.000 description 2
- NIXOWILDQLNWCW-UHFFFAOYSA-N acrylic acid group Chemical group C(C=C)(=O)O NIXOWILDQLNWCW-UHFFFAOYSA-N 0.000 description 1
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000007496 glass forming Methods 0.000 description 1
- 229920001296 polysiloxane Polymers 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
- H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
- H01L2224/7525—Means for applying energy, e.g. heating means
- H01L2224/753—Means for applying energy, e.g. heating means by means of pressure
- H01L2224/75301—Bonding head
- H01L2224/75302—Shape
- H01L2224/75303—Shape of the pressing surface
- H01L2224/75304—Shape of the pressing surface being curved
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/8319—Arrangement of the layer connectors prior to mounting
- H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
- H01L2924/097—Glass-ceramics, e.g. devitrified glass
- H01L2924/09701—Low temperature co-fired ceramic [LTCC]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/35—Mechanical effects
- H01L2924/351—Thermal stress
- H01L2924/3511—Warping
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、半導体の実装装置に関するものである。
従来の技術
従来の技術を第２図とともに説明する。まず第２ 図ａ
に示す様にセラミック、ガラス、ガラスエポキシ等より
なる配線基板１の導体配線２を有する面に、紫外線硬化
あるいは熱硬化等の接着樹脂３を塗布する。導体配線２
はＣｒ−ムＵ２人／、ＩＴＯ。
に示す様にセラミック、ガラス、ガラスエポキシ等より
なる配線基板１の導体配線２を有する面に、紫外線硬化
あるいは熱硬化等の接着樹脂３を塗布する。導体配線２
はＣｒ−ムＵ２人／、ＩＴＯ。
厚膜人Ｕペースト等である。次に第２図すに示す様に半
導体素子４のＡｕ 、 Ｃｕ 、 ｋｌ 、半田等より
なる突起電極５と導体配線２とを一致させ半導体素子４
をガラス等よりなる加圧体６により加圧し配線基板１に
押し当てる。この時、導体配線２上の接着樹脂３は周囲
に押し出され、半導体素子４の突起電極５と導体配線２
は電気的に接触する。
導体素子４のＡｕ 、 Ｃｕ 、 ｋｌ 、半田等より
なる突起電極５と導体配線２とを一致させ半導体素子４
をガラス等よりなる加圧体６により加圧し配線基板１に
押し当てる。この時、導体配線２上の接着樹脂３は周囲
に押し出され、半導体素子４の突起電極５と導体配線２
は電気的に接触する。
この状態で接着樹脂３を紫外線照射あるいは加熱により
硬化させ、半導体素子４の突起電極６と導体配線２とを
電気的に接続し、同時に半導体素子４を配線基板１に固
着することができる。
硬化させ、半導体素子４の突起電極６と導体配線２とを
電気的に接続し、同時に半導体素子４を配線基板１に固
着することができる。
発明が解決しようとする課題
前述した従来の技術では、半導体素子４を加圧する際、
加圧体６を形成するガラス等の材質のヤング率はシリコ
ン等よシなる半導体素子４のヤング率よシ低くかつ、加
圧体６と半導体素子４の接触部において、加圧体６が半
導体素子４より面積が広く、半導体素子４が全面加圧体
６と接しているため、加圧時に接触面圧の分布状態は均
一にならず、ヤング率の低い加圧体ｅの半導体素子４の
外周部に相当する部分の応力が非常に大きくなる。
加圧体６を形成するガラス等の材質のヤング率はシリコ
ン等よシなる半導体素子４のヤング率よシ低くかつ、加
圧体６と半導体素子４の接触部において、加圧体６が半
導体素子４より面積が広く、半導体素子４が全面加圧体
６と接しているため、加圧時に接触面圧の分布状態は均
一にならず、ヤング率の低い加圧体ｅの半導体素子４の
外周部に相当する部分の応力が非常に大きくなる。
よって半導体素子４は突起電極５の圧縮変形量の違いに
より凸状に変形し、固着される。このため、配線基板１
の導体配線２と半導体素子４の突起電極６が初期に電気
的接触がなされている場合でも、高温時や吸湿時の接着
樹脂３の強度低下時に半導体素子４の変形の復元力が働
き、突起電極５と導体配線２の接触が剥離し、電気的オ
ーブンが発生する等、信頼性が低下する要因となる。
より凸状に変形し、固着される。このため、配線基板１
の導体配線２と半導体素子４の突起電極６が初期に電気
的接触がなされている場合でも、高温時や吸湿時の接着
樹脂３の強度低下時に半導体素子４の変形の復元力が働
き、突起電極５と導体配線２の接触が剥離し、電気的オ
ーブンが発生する等、信頼性が低下する要因となる。
課題を解決するための手段
本発明は前記問題点を解決するために、加圧体をヤング
率が半導体素子の材質よりも高い材質により形成したも
のである。
率が半導体素子の材質よりも高い材質により形成したも
のである。
作用
加圧体材質のヤング率を半導体素子材質のヤング率よシ
高くすることにより、半導体素子の加圧体との接触面の
周辺部への応力集中を緩和させることができる。これに
よって半導体素子の凸方向の変形量を小さくできるので
、高温時や吸湿時の接着強度の低下による、半導体素子
の変形復元力を低下させることができ、電気的接続の信
頼性を確保できるものである。
高くすることにより、半導体素子の加圧体との接触面の
周辺部への応力集中を緩和させることができる。これに
よって半導体素子の凸方向の変形量を小さくできるので
、高温時や吸湿時の接着強度の低下による、半導体素子
の変形復元力を低下させることができ、電気的接続の信
頼性を確保できるものである。
実施例
本発明の一実施例を第１図と共に説明する。
まず第１図ａに示す様に、セラミック、ガラス等よりな
る配線基板１の上に半導体素子４を固着する部分に紫外
線硬化あるいは熱硬化等の接着樹脂３を塗布する。配線
基板１の厚みは０．１〜３．Ｏｎ程度である。また、接
着樹脂３はエポキシ、シリコン、アクリル等であシ、塗
布方法はデイスペンサ法、印刷法等を用いる。次に第１
図すに示す様に、半導体素子４の突起電極６と導体配線
２を一致させ、半導体素子４を配線基板１に加圧体６に
より加圧する。導体配線２はＯｒ −Ａｕ 、人／、Ｉ
ＴＯ。
る配線基板１の上に半導体素子４を固着する部分に紫外
線硬化あるいは熱硬化等の接着樹脂３を塗布する。配線
基板１の厚みは０．１〜３．Ｏｎ程度である。また、接
着樹脂３はエポキシ、シリコン、アクリル等であシ、塗
布方法はデイスペンサ法、印刷法等を用いる。次に第１
図すに示す様に、半導体素子４の突起電極６と導体配線
２を一致させ、半導体素子４を配線基板１に加圧体６に
より加圧する。導体配線２はＯｒ −Ａｕ 、人／、Ｉ
ＴＯ。
厚膜ムＵペースト等であり、その厚みは０．１〜３５μ
ｍ程度である。また突起電極６はＡｕ、Ｃｕ。
ｍ程度である。また突起電極６はＡｕ、Ｃｕ。
ムｅ、半田等よりなる。この時、加圧体６は、サファイ
ア、ダイアモンド等、半導体素子４の材質よりもヤング
率が高い材質により形成する。これによシ第１図Ｃのご
とく半導体素子４周辺部への応力集中が緩和され、半導
体素子４の凸方向の変形量を小さくおさえることが可能
となる。この後、加圧したまま接着樹脂３を紫外線硬化
あるいは加熱により硬化させることにより、半導体素子
４の突起室ｆＭｓと導体配線２の電気的接続と半導体素
子４の機械的保持が完了される。
ア、ダイアモンド等、半導体素子４の材質よりもヤング
率が高い材質により形成する。これによシ第１図Ｃのご
とく半導体素子４周辺部への応力集中が緩和され、半導
体素子４の凸方向の変形量を小さくおさえることが可能
となる。この後、加圧したまま接着樹脂３を紫外線硬化
あるいは加熱により硬化させることにより、半導体素子
４の突起室ｆＭｓと導体配線２の電気的接続と半導体素
子４の機械的保持が完了される。
発明の効果
本発明の効果を以下に示す。
（１）半導体素子よりも高いヤング率を有する加圧体に
て半導体素子を加圧することにより、半導体素子の周縁
の変形量を緩和させることができるので、半導体素子の
変形復元力を低下させて高信頼性を得ることができる。
て半導体素子を加圧することにより、半導体素子の周縁
の変形量を緩和させることができるので、半導体素子の
変形復元力を低下させて高信頼性を得ることができる。
（２）加圧体と半導体素子の接触部で、加圧体面積を半
導体素子面積より広くすることができ、逆の場合に較べ
て、半導体素子を均一に加圧するために必要な、加圧体
と半導体素子の中心位置合わせ精度の許容範囲が広がる
。よって生産性が向上する。
導体素子面積より広くすることができ、逆の場合に較べ
て、半導体素子を均一に加圧するために必要な、加圧体
と半導体素子の中心位置合わせ精度の許容範囲が広がる
。よって生産性が向上する。
第１図は本発明の一実施例の断面図、第２図は従来例の
断面図である。 １・・・・・・配線基板、２・・・・・・導体配線、３
・・・・・・接着樹脂、４・・・・・・半導体素子、５
・・・・・・半導体素子の突起電極、６・・・・・・加
圧体。 代理人の氏名 弁理士 粟 野 重 孝 ほか１名第 図 第 図 、３
断面図である。 １・・・・・・配線基板、２・・・・・・導体配線、３
・・・・・・接着樹脂、４・・・・・・半導体素子、５
・・・・・・半導体素子の突起電極、６・・・・・・加
圧体。 代理人の氏名 弁理士 粟 野 重 孝 ほか１名第 図 第 図 、３
Claims (1)
- 導体配線を有した絶縁性基板と、突起電極を有する半
導体素子の間に絶縁性樹脂を介在させ、前記半導体素子
を前記絶縁性基板の導体配線部に、前記半導体素子より
も硬い材質の加圧体により加圧した状態で前記絶縁性樹
脂を硬化させることにより、前記半導体素子を前記絶縁
性基板に固着し、前記導体配線と前記突起電極とを電気
的に接続する半導体実装装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30947688A JPH02155257A (ja) | 1988-12-07 | 1988-12-07 | 半導体実装装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30947688A JPH02155257A (ja) | 1988-12-07 | 1988-12-07 | 半導体実装装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02155257A true JPH02155257A (ja) | 1990-06-14 |
Family
ID=17993443
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP30947688A Pending JPH02155257A (ja) | 1988-12-07 | 1988-12-07 | 半導体実装装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02155257A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1998030073A1 (en) * | 1996-12-27 | 1998-07-09 | Matsushita Electric Industrial Co., Ltd. | Method and device for mounting electronic component on circuit board |
| US6189208B1 (en) | 1998-09-11 | 2001-02-20 | Polymer Flip Chip Corp. | Flip chip mounting technique |
| US6219911B1 (en) | 1998-03-23 | 2001-04-24 | Polymer Flip Chip Corp. | Flip chip mounting technique |
| US6410415B1 (en) | 1999-03-23 | 2002-06-25 | Polymer Flip Chip Corporation | Flip chip mounting technique |
| US7551329B2 (en) | 2002-06-20 | 2009-06-23 | Rohm Co., Ltd. | Led chip mounting structure and image reader having same |
-
1988
- 1988-12-07 JP JP30947688A patent/JPH02155257A/ja active Pending
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1998030073A1 (en) * | 1996-12-27 | 1998-07-09 | Matsushita Electric Industrial Co., Ltd. | Method and device for mounting electronic component on circuit board |
| KR100384314B1 (ko) * | 1996-12-27 | 2003-05-16 | 마츠시타 덴끼 산교 가부시키가이샤 | 회로기판에의 전자부품 실장방법 및 장치 |
| US6981317B1 (en) | 1996-12-27 | 2006-01-03 | Matsushita Electric Industrial Co., Ltd. | Method and device for mounting electronic component on circuit board |
| US6219911B1 (en) | 1998-03-23 | 2001-04-24 | Polymer Flip Chip Corp. | Flip chip mounting technique |
| US6189208B1 (en) | 1998-09-11 | 2001-02-20 | Polymer Flip Chip Corp. | Flip chip mounting technique |
| US6410415B1 (en) | 1999-03-23 | 2002-06-25 | Polymer Flip Chip Corporation | Flip chip mounting technique |
| US7551329B2 (en) | 2002-06-20 | 2009-06-23 | Rohm Co., Ltd. | Led chip mounting structure and image reader having same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100300758B1 (ko) | 반도체장치와 그 제조방법 | |
| JPS60191228A (ja) | 表示装置の接続構造 | |
| JPH0797597B2 (ja) | 半導体装置 | |
| JPH02155257A (ja) | 半導体実装装置 | |
| JPH04363032A (ja) | 半導体装置 | |
| JPH0482241A (ja) | 半導体装置 | |
| JPH11103158A (ja) | プリント配線板へのフリップチップ実装方法および実装構造 | |
| JPH0558660B2 (ja) | ||
| JPH04171949A (ja) | 半導体装置の製造方法及び半導体装置の製造装置 | |
| JPH02133936A (ja) | 半導体装置 | |
| JPH02122531A (ja) | 電子部品の実装装置 | |
| JPS62132331A (ja) | 半導体装置の製造方法 | |
| JPH0340458A (ja) | 半導体装置およびその製造方法 | |
| JP2002134558A (ja) | 半導体装置及びその製造方法 | |
| JPH01160029A (ja) | 半導体装置 | |
| JP2847954B2 (ja) | 半導体装置の製造方法 | |
| JPH02110950A (ja) | 半導体装置 | |
| JP2558512B2 (ja) | 半導体装置 | |
| JPS63227029A (ja) | 半導体装置の製造方法 | |
| JPS6461923A (en) | Surface mounting for semiconductor element | |
| JPH0429339A (ja) | 半導体装置 | |
| JPH08293526A (ja) | 電極端子の接合方法およびその接合構造 | |
| JPH0482240A (ja) | 半導体装置の製造方法 | |
| JPH03241847A (ja) | 半導体装置の実装構造 | |
| JP2841663B2 (ja) | 半導体装置の実装構造及び実装方法 |