JP2558512B2 - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JP2558512B2 JP2558512B2 JP63261650A JP26165088A JP2558512B2 JP 2558512 B2 JP2558512 B2 JP 2558512B2 JP 63261650 A JP63261650 A JP 63261650A JP 26165088 A JP26165088 A JP 26165088A JP 2558512 B2 JP2558512 B2 JP 2558512B2
- Authority
- JP
- Japan
- Prior art keywords
- insulating resin
- circuit board
- semiconductor element
- conductor wiring
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/8319—Arrangement of the layer connectors prior to mounting
- H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
Description
【発明の詳細な説明】 （産業上の利用分野） 本発明は、多端子で狭ピッチ実装の半導体装置に関す
る。
る。
（従来の技術） 従来、半導体装置の製造分野で、半導体をフェースダ
ウンして直接、回路基板に面実装するMBB（マイクロバ
ンプボンディング）と呼ばれる実装技術がある。
ウンして直接、回路基板に面実装するMBB（マイクロバ
ンプボンディング）と呼ばれる実装技術がある。
第３図は、そのMBB実装技術を説明する工程断面図で
ある。まず、図（ａ）において、回路基板21上の半導体
素子を搭載する導体配線22の部分に、紫外線（以下、UV
線と略す）硬化型の絶縁性樹脂23を塗布する。回路基板
21にはガラス、セラミック、ガラスエポキシ樹脂等が、
導体配線22にはCr−Au,Al,Cu,ITO等が、また絶縁性樹脂
23にはエポキシ系、シリコン系、アクリル系等のUV線硬
化性樹脂が用いられている。
ある。まず、図（ａ）において、回路基板21上の半導体
素子を搭載する導体配線22の部分に、紫外線（以下、UV
線と略す）硬化型の絶縁性樹脂23を塗布する。回路基板
21にはガラス、セラミック、ガラスエポキシ樹脂等が、
導体配線22にはCr−Au,Al,Cu,ITO等が、また絶縁性樹脂
23にはエポキシ系、シリコン系、アクリル系等のUV線硬
化性樹脂が用いられている。
次に図（ｂ）のように、突起電極24を有する半導体素
子25を、その突起電極24と回路基板21に有する導体配線
22を対向して位置合せすることにより搭載する。突起電
極24にはAu,Al等が用いられる。
子25を、その突起電極24と回路基板21に有する導体配線
22を対向して位置合せすることにより搭載する。突起電
極24にはAu,Al等が用いられる。
次に図（ｃ）のように加圧治具26を使用して半導体素
子25を回路基板21に圧着する。この時、突起電極24と導
体配線22との間に介在する絶縁性樹脂23は、上記圧着に
より突起電極24の周縁部に押出され、突起電極24と導体
配線22とは電気的に接続される。この状態でUV線を照射
して絶縁性樹脂23を硬化させる。UV線の照射は、回路基
板21がガラス等の透明基板であれば裏面から、またセラ
ミックのような不透明基板の場合は側面から照射する。
子25を回路基板21に圧着する。この時、突起電極24と導
体配線22との間に介在する絶縁性樹脂23は、上記圧着に
より突起電極24の周縁部に押出され、突起電極24と導体
配線22とは電気的に接続される。この状態でUV線を照射
して絶縁性樹脂23を硬化させる。UV線の照射は、回路基
板21がガラス等の透明基板であれば裏面から、またセラ
ミックのような不透明基板の場合は側面から照射する。
絶縁性樹脂23が硬化すれば図（ｄ）のように加圧治具
を除去するが、その除去によっても絶縁性樹脂23の硬化
により発生する収縮応力により突起電極24は導体配線22
に圧着されており、導体配線22と突起電極24の電気的接
続は依然として良好に保たれる。
を除去するが、その除去によっても絶縁性樹脂23の硬化
により発生する収縮応力により突起電極24は導体配線22
に圧着されており、導体配線22と突起電極24の電気的接
続は依然として良好に保たれる。
（発明が解決しようとする課題） 従来、上述のように半導体素子が回路基板に実装され
るが、その場合、絶縁性樹脂自身の硬化時の収縮応力
や、その応力集中等によって、絶縁性樹脂内部にクラッ
クが発生し、半導体装置の電気的接続の信頼性を低下す
る大きな欠点がある。
るが、その場合、絶縁性樹脂自身の硬化時の収縮応力
や、その応力集中等によって、絶縁性樹脂内部にクラッ
クが発生し、半導体装置の電気的接続の信頼性を低下す
る大きな欠点がある。
本発明は上述に鑑み、半導体素子と回路基板間の信頼
性ある電気的接続を維持した半導体装置の提供を目的と
する。
性ある電気的接続を維持した半導体装置の提供を目的と
する。
（課題を解決するための手段） 上記目的を達成するために、本発明の半導体装置は、
絶縁性樹脂と半導体素子または回路基板との接触界面の
一部に離型剤を介在させ、絶縁性樹脂の硬化に伴う収縮
で、離型剤の介在部分に空洞を形成してなる構成とす
る。
絶縁性樹脂と半導体素子または回路基板との接触界面の
一部に離型剤を介在させ、絶縁性樹脂の硬化に伴う収縮
で、離型剤の介在部分に空洞を形成してなる構成とす
る。
（作 用） 以上のように構成された本発明によれば、絶縁性樹脂
と半導体素子または回路基板との界面の一部に空洞が形
成されているので、樹脂の収縮等の応力集中が緩和さ
れ、クラックの発生が軽減されて半導体装置の信頼性が
向上する。
と半導体素子または回路基板との界面の一部に空洞が形
成されているので、樹脂の収縮等の応力集中が緩和さ
れ、クラックの発生が軽減されて半導体装置の信頼性が
向上する。
（実施例） 以下、本発明の実施例を図面により説明する。
第１図は一実施例を示す工程断面図で、まず、図
（ａ）のように、回路基板１の半導体素子を搭載する導
体配線２の部分に、UV線硬化性の絶縁性樹脂３を塗布す
る。導体配線２はCr−Au,Al,Cu,ITO等が使用され、回路
基板１はガラス、セラミック、ガラスエポキシ樹脂等
が、また絶縁性樹脂３はエポキシ系、シリコン系、アク
リル系等のUV線硬化性樹脂が使用される。ただし、この
絶縁性樹脂３は硬化後の引張応力に対する最大強度Ｐ
（kg/cm2）が樹脂の硬化収縮によって発生する収縮応力
Ｆよりも大なるものを使用する。ここで、Ｆ＝Ｅ・α
（kg/cm2）で表わされる。ただし、α：樹脂の線収縮
率、E:樹脂のヤング率（kg/cm2）である。
（ａ）のように、回路基板１の半導体素子を搭載する導
体配線２の部分に、UV線硬化性の絶縁性樹脂３を塗布す
る。導体配線２はCr−Au,Al,Cu,ITO等が使用され、回路
基板１はガラス、セラミック、ガラスエポキシ樹脂等
が、また絶縁性樹脂３はエポキシ系、シリコン系、アク
リル系等のUV線硬化性樹脂が使用される。ただし、この
絶縁性樹脂３は硬化後の引張応力に対する最大強度Ｐ
（kg/cm2）が樹脂の硬化収縮によって発生する収縮応力
Ｆよりも大なるものを使用する。ここで、Ｆ＝Ｅ・α
（kg/cm2）で表わされる。ただし、α：樹脂の線収縮
率、E:樹脂のヤング率（kg/cm2）である。
次ぎに図（ｂ）のように突起電極４を形成した半導体
素子５を、その突起電極４と回路基板１の導体配線２を
対向、位置合せして搭載する。突起電極４はAu,Al等に
より形成される。
素子５を、その突起電極４と回路基板１の導体配線２を
対向、位置合せして搭載する。突起電極４はAu,Al等に
より形成される。
次ぎに図（ｃ）のように、半導体素子５を加圧治具６
を使用して回路基板１に圧着する。この時、突起電極４
と導体配線２との間に介在する絶縁性樹脂３は突起電極
４の周縁部に押出され、突起電極４と導体配線２とが電
気的に接続され、そのまま絶縁性樹脂３を硬化させる。
絶縁性樹脂３がUV線硬化樹脂であればUV線を照射する
が、回路基板１がガラス等のUV線透過体のときは回路基
板１の側から照射し、セラミックのような不透明基板の
場合は側面から照射する。また、絶縁性樹脂３が熱硬化
性樹脂のときは、加圧状態のまま硬化させる。絶縁性樹
脂３は硬化の際、内部に収縮応力が発生するが、上記の
ように絶縁性樹脂３の引張応力に対する最大強度Ｐを、
収縮応力Ｆより大であるとしているため絶縁性樹脂３に
はクラックは生じない。
を使用して回路基板１に圧着する。この時、突起電極４
と導体配線２との間に介在する絶縁性樹脂３は突起電極
４の周縁部に押出され、突起電極４と導体配線２とが電
気的に接続され、そのまま絶縁性樹脂３を硬化させる。
絶縁性樹脂３がUV線硬化樹脂であればUV線を照射する
が、回路基板１がガラス等のUV線透過体のときは回路基
板１の側から照射し、セラミックのような不透明基板の
場合は側面から照射する。また、絶縁性樹脂３が熱硬化
性樹脂のときは、加圧状態のまま硬化させる。絶縁性樹
脂３は硬化の際、内部に収縮応力が発生するが、上記の
ように絶縁性樹脂３の引張応力に対する最大強度Ｐを、
収縮応力Ｆより大であるとしているため絶縁性樹脂３に
はクラックは生じない。
絶縁性樹脂３の硬化後は図（ｄ）のように加圧治具６
を除去するが、その除去によっても絶縁性樹脂３の硬化
により発生した収縮応力Ｆにより突起電極４は導体配線
２に圧接されており、それらの間の電気的接続は良好に
保持される。
を除去するが、その除去によっても絶縁性樹脂３の硬化
により発生した収縮応力Ｆにより突起電極４は導体配線
２に圧接されており、それらの間の電気的接続は良好に
保持される。
以上、一実施例を説明したが、絶縁性樹脂３がＦ＜Ｐ
（ここで、F:収縮応力、P:最大強度）の要件を満足して
いても接着部分の内部では、絶縁性樹脂３が半導体素子
５および回路基板１及び突起電極４に周囲を囲まれてい
るため応力の行き場がなくなり、応力集中を生じて局部
的な大きな大力が発生し、クラック発生の原因になるこ
とがある。
（ここで、F:収縮応力、P:最大強度）の要件を満足して
いても接着部分の内部では、絶縁性樹脂３が半導体素子
５および回路基板１及び突起電極４に周囲を囲まれてい
るため応力の行き場がなくなり、応力集中を生じて局部
的な大きな大力が発生し、クラック発生の原因になるこ
とがある。
第２図は、そのクラックの発生を防止する他の実施例
の工程を説明する断面図で、７は離型剤、８は空洞であ
り、その他の符号は第１図の符号と同じものを用いてい
る。
の工程を説明する断面図で、７は離型剤、８は空洞であ
り、その他の符号は第１図の符号と同じものを用いてい
る。
この実施例で第１図の場合と異なるのは、第２図
（ａ）に示すように半導体素子５の突起電極４を有する
面のうち、突起電極４の近傍以外の部分の一部に、予め
離型剤７が塗布されている。この離型剤７には例えばポ
リビニールやグリースが使用される。
（ａ）に示すように半導体素子５の突起電極４を有する
面のうち、突起電極４の近傍以外の部分の一部に、予め
離型剤７が塗布されている。この離型剤７には例えばポ
リビニールやグリースが使用される。
次に第２図（ｂ），（ｃ），（ｄ）に示すように回路
基板１に絶縁性樹脂３を塗布した後、半導体素子５を突
起電極４と導体配線２を位置合せして搭載し、加圧治具
６により加圧し、そのまま絶縁性樹脂３を硬化させる。
その際、絶縁性樹脂３が収縮し収縮応力Ｆが第１図の場
合と同様に発生する。
基板１に絶縁性樹脂３を塗布した後、半導体素子５を突
起電極４と導体配線２を位置合せして搭載し、加圧治具
６により加圧し、そのまま絶縁性樹脂３を硬化させる。
その際、絶縁性樹脂３が収縮し収縮応力Ｆが第１図の場
合と同様に発生する。
この時、絶縁性樹脂３の離型剤７を塗布した部分は半
導体素子５からはく離し、他の部分や、突起電極４の近
傍では半導体素子５と回路基板１とは接着されて、発生
した収縮応力Ｆによって突起電極４と導体配線２との電
気的接続は保たれている。絶縁性樹脂３の内部では、半
導体素子５とのはく離によって生じた空洞８により、絶
縁性樹脂３が半導体素子５と回路基板１とにより強固に
包囲されていても、絶縁性樹脂３が自由に移動可能であ
るため、応力集中が起こらず、したがって絶縁性樹脂３
が、前記Ｆ＜Ｐを満たしておれば絶縁性樹脂３にはクラ
ックの発生はない。絶縁性樹脂３の硬化が終了すれば第
２図（ｅ）に示したように加圧治具６を除去する。その
除去によっても突起電極４と導体配線２とは絶縁性樹脂
３の収縮力により良好な電気的接続の維持が継続され
る。
導体素子５からはく離し、他の部分や、突起電極４の近
傍では半導体素子５と回路基板１とは接着されて、発生
した収縮応力Ｆによって突起電極４と導体配線２との電
気的接続は保たれている。絶縁性樹脂３の内部では、半
導体素子５とのはく離によって生じた空洞８により、絶
縁性樹脂３が半導体素子５と回路基板１とにより強固に
包囲されていても、絶縁性樹脂３が自由に移動可能であ
るため、応力集中が起こらず、したがって絶縁性樹脂３
が、前記Ｆ＜Ｐを満たしておれば絶縁性樹脂３にはクラ
ックの発生はない。絶縁性樹脂３の硬化が終了すれば第
２図（ｅ）に示したように加圧治具６を除去する。その
除去によっても突起電極４と導体配線２とは絶縁性樹脂
３の収縮力により良好な電気的接続の維持が継続され
る。
（発明の効果） 以上、詳細に説明して明らかなように本発明は、MBB
実装技術によって絶縁性樹脂により実装する半導体装置
の、上記絶縁性樹脂に発生するクラックを防止すること
が可能であるから、従って半導体装置の信頼度を大きく
向上させることができ、実施する効果は大きい。
実装技術によって絶縁性樹脂により実装する半導体装置
の、上記絶縁性樹脂に発生するクラックを防止すること
が可能であるから、従って半導体装置の信頼度を大きく
向上させることができ、実施する効果は大きい。
第１図は本発明の一実施例を示す工程断面図、第２図は
他の実施例を示す工程断面図、第３図は従来の半導体装
置のMBB実装の工程を説明する断面図である。 １……回路基板、２……導体配線、 ３……絶縁性樹脂、４……突起電極、 ５……半導体素子、６……加圧治具、 ７……離型剤、８……空洞。
他の実施例を示す工程断面図、第３図は従来の半導体装
置のMBB実装の工程を説明する断面図である。 １……回路基板、２……導体配線、 ３……絶縁性樹脂、４……突起電極、 ５……半導体素子、６……加圧治具、 ７……離型剤、８……空洞。
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭63−237426（ＪＰ，Ａ) 特開 昭63−151031（ＪＰ，Ａ) 特開 昭63−240037（ＪＰ，Ａ) 特開 平１−201931（ＪＰ，Ａ) 特開 昭63−293839（ＪＰ，Ａ) 特開 平２−62056（ＪＰ，Ａ) 特開 昭62−281361（ＪＰ，Ａ)
Claims (1)
- 【請求項１】絶縁性樹脂を介在させて回路基板の導体配
線と半導体素子の突起電極を対向させて加圧し、前記絶
縁性樹脂の硬化に伴う収縮応力によって、前記回路基板
に前記半導体素子を電気的接続を保って圧着固定したマ
イクロバンプボンディング実装の半導体装置において、 前記絶縁性樹脂と前記半導体素子または前記回路基板と
の接触界面の一部に離型剤を介在させ、前記絶縁性樹脂
の硬化に伴う収縮で、前記離型剤の介在部分に空洞を形
成してなることを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63261650A JP2558512B2 (ja) | 1988-10-19 | 1988-10-19 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63261650A JP2558512B2 (ja) | 1988-10-19 | 1988-10-19 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02110949A JPH02110949A (ja) | 1990-04-24 |
| JP2558512B2 true JP2558512B2 (ja) | 1996-11-27 |
Family
ID=17364853
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63261650A Expired - Fee Related JP2558512B2 (ja) | 1988-10-19 | 1988-10-19 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2558512B2 (ja) |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63151031A (ja) * | 1986-12-16 | 1988-06-23 | Matsushita Electric Ind Co Ltd | 半導体装置の接続方法 |
| JPH0671026B2 (ja) * | 1987-03-25 | 1994-09-07 | 三菱電機株式会社 | 半導体実装方法 |
-
1988
- 1988-10-19 JP JP63261650A patent/JP2558512B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH02110949A (ja) | 1990-04-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100244047B1 (ko) | 접착 조성물의 수축으로 인한 파손이 적은 반도체 칩과 기판 사이의 전기적 접속을 갖는 반도체 소자 및 그 실장 방법 | |
| JP2558512B2 (ja) | 半導体装置 | |
| JPS62281360A (ja) | 半導体装置の製造方法 | |
| JPH02122531A (ja) | 電子部品の実装装置 | |
| JP2780499B2 (ja) | 半導体装置の実装方法 | |
| JPH02155257A (ja) | 半導体実装装置 | |
| JPH0558660B2 (ja) | ||
| JPS62132331A (ja) | 半導体装置の製造方法 | |
| JPH0797596B2 (ja) | 半導体装置の製造方法 | |
| JP2002170848A (ja) | 回路基板 | |
| JPS62281340A (ja) | 接続体 | |
| JPH0379063A (ja) | 半導体装置及びその製造方法 | |
| JPS62252946A (ja) | 半導体装置の製造方法 | |
| JPH02110950A (ja) | 半導体装置 | |
| JP2523641B2 (ja) | 半導体装置 | |
| JPH03229433A (ja) | 半導体素子 | |
| JPH06120464A (ja) | 半導体装置 | |
| JPH02101753A (ja) | 半導体チップの取付構造 | |
| JPH0429339A (ja) | 半導体装置 | |
| JPH02110951A (ja) | 半導体装置の製造方法および装置 | |
| JPH0482240A (ja) | 半導体装置の製造方法 | |
| JP2841663B2 (ja) | 半導体装置の実装構造及び実装方法 | |
| JPH02209741A (ja) | 半導体装置の実装方法 | |
| JP2943912B2 (ja) | 半導体装置及びその製造方法 | |
| JPS63227029A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |