JP2523641B2 - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JP2523641B2 JP2523641B2 JP62135085A JP13508587A JP2523641B2 JP 2523641 B2 JP2523641 B2 JP 2523641B2 JP 62135085 A JP62135085 A JP 62135085A JP 13508587 A JP13508587 A JP 13508587A JP 2523641 B2 JP2523641 B2 JP 2523641B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor element
- wiring board
- adhesive
- electrode
- conductor wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
- H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
- H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
- H01L2224/757—Means for aligning
- H01L2224/75754—Guiding structures
- H01L2224/75756—Guiding structures in the upper part of the bonding apparatus, e.g. in the bonding head
Landscapes
- Wire Bonding (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
Description
【発明の詳細な説明】 産業上の利用分野 本発明は半導体装置、特に多端子、狭ピッチのIC,LSI
のパッケージング構造に関するものである。
のパッケージング構造に関するものである。
従来の技術 近年、多端子，狭ピッチ化が急激に進んでいるIC,LSI
を、更に高密度にしかも薄型に実装する方法を開発する
ことが、より小形で高性能な電子機器を開発する必要
上、渇望されている。従来法としてはフリップチップ方
式や、フィルムキャリア方式といった方式が公知であ
る。以下フリップチップ方式については第２図、フィル
ムキャリア方式については第３図を用いてそれぞれ説明
する。まずフリップチップ方式であるが、この方式では
第２図の様に半導体素子12の電極パッド上に形成した突
起電極11と、配線基板17上の導体配線16を位置合わせ
し、その状態のまま加熱せしめて、半田づけ固定するこ
とにより、半導体素子12と配線基板17との電気的接続を
保持するといった方式である。またフィルムキャリア方
式では、第３図に示した様に、フリップチップ方式と同
じく半導体素子22の電極パッド上に突起電極21を形成さ
せるのだが、この方式では、突起電極21と配線基板27上
の導体配線26とを、両者の間に可とう性フィルム24とリ
ード23よる成るフィルムリード25を介して接続する。即
ち、フィルムリード25のリード23の一端を半導体素子22
の突起電極21と接続し、更にリード23の他端を配線基板
27の導体配線26と接続することにより両者間の電気的接
続を行うといった方式である。
を、更に高密度にしかも薄型に実装する方法を開発する
ことが、より小形で高性能な電子機器を開発する必要
上、渇望されている。従来法としてはフリップチップ方
式や、フィルムキャリア方式といった方式が公知であ
る。以下フリップチップ方式については第２図、フィル
ムキャリア方式については第３図を用いてそれぞれ説明
する。まずフリップチップ方式であるが、この方式では
第２図の様に半導体素子12の電極パッド上に形成した突
起電極11と、配線基板17上の導体配線16を位置合わせ
し、その状態のまま加熱せしめて、半田づけ固定するこ
とにより、半導体素子12と配線基板17との電気的接続を
保持するといった方式である。またフィルムキャリア方
式では、第３図に示した様に、フリップチップ方式と同
じく半導体素子22の電極パッド上に突起電極21を形成さ
せるのだが、この方式では、突起電極21と配線基板27上
の導体配線26とを、両者の間に可とう性フィルム24とリ
ード23よる成るフィルムリード25を介して接続する。即
ち、フィルムリード25のリード23の一端を半導体素子22
の突起電極21と接続し、更にリード23の他端を配線基板
27の導体配線26と接続することにより両者間の電気的接
続を行うといった方式である。
発明が解決しようとする問題点 しかしながら上記方式にはそれぞれ以下に示す様に問
題点を有する。まずフィリップチップ方式であるが、こ
の方式では、電気的接続と配線基板上への半導体素子の
固定とを半田づけ固定した位置で行なうので、外部から
の熱や機械的歪により、配線基板が膨張したりそったり
した場合には、半田づけ位置が強固に固定されている
為、その変化に充分に対応できなくなり、接続部や半導
体素子自体の破損をまねく。
題点を有する。まずフィリップチップ方式であるが、こ
の方式では、電気的接続と配線基板上への半導体素子の
固定とを半田づけ固定した位置で行なうので、外部から
の熱や機械的歪により、配線基板が膨張したりそったり
した場合には、半田づけ位置が強固に固定されている
為、その変化に充分に対応できなくなり、接続部や半導
体素子自体の破損をまねく。
またフィルムキャリア方式では、フィルムリードの使
用により配線基板のそりや膨張等の変化に充分対応でき
るものの、反面実装コストが高価になったり、フィルム
リード部分が半導体素子からはみ出した状態で回路基板
に固定されるため、実装面積が大きくなるという欠点が
ある。
用により配線基板のそりや膨張等の変化に充分対応でき
るものの、反面実装コストが高価になったり、フィルム
リード部分が半導体素子からはみ出した状態で回路基板
に固定されるため、実装面積が大きくなるという欠点が
ある。
問題点を解決するための手段 本発明は、前記問題点を解決するために、半導体素子
の電極と配線基板の導体配線の接続において、電気的接
続を行なわせる部分と、半導体素子を配線基板に固定す
る部分とを分離し、配線基板への固定は、絶縁性の樹脂
による粘着剤を有する可とう性テープを、半導体素子の
電極を有する側と反対の面及び半導体素子の周囲の配線
基板に渡って粘着することにより行い、電気的接続は電
極と導体配線の接触により行うものである。
の電極と配線基板の導体配線の接続において、電気的接
続を行なわせる部分と、半導体素子を配線基板に固定す
る部分とを分離し、配線基板への固定は、絶縁性の樹脂
による粘着剤を有する可とう性テープを、半導体素子の
電極を有する側と反対の面及び半導体素子の周囲の配線
基板に渡って粘着することにより行い、電気的接続は電
極と導体配線の接触により行うものである。
作用 本発明は半導体素子が前記した構造を有することによ
り、温度による配線基板の膨張による歪，機械的歪等が
比較的柔軟性を有する絶縁性テープに吸収され、半導体
素子自体に作用しないので、半導体素子が損傷されな
い。
り、温度による配線基板の膨張による歪，機械的歪等が
比較的柔軟性を有する絶縁性テープに吸収され、半導体
素子自体に作用しないので、半導体素子が損傷されな
い。
実 施 例 本発明の第１の実施例を第１図により説明する。まず
第１図ａの示す様に、突起電極１を有する半導体素子２
の突起電極１を有する側と反対の面を絶縁性の樹脂によ
る粘着剤３を有する可とう性テープ４の粘着剤を有する
面に粘着させる。可とう性テープ４は、金属，ガラス繊
維，樹脂等の素材を用いる。粘着剤３は、ポリイミド
系，エポキシ系，シリコン系，アクリル系等の樹脂を用
いる。次に第２図ｂの示す様に、半導体素子２の突起電
子１と配線基板７の導体配線６が一致する様に位置合わ
せし、半導体素子２を加圧ツール５を用いて加圧し、突
起電極１と導体配線６を電気的に接続させ、位置ずれが
起きない様に固定する。配線基板７はセラミック，ガラ
ス，エポキシ等により成り、導体配線は6Cr−Au,Al,ITO
等より成る。加圧ツール５は第１図ｂに示した様な構造
をとり、半導体素子２の大きさに合わせた内部加圧ツー
ル８と外部加圧ツール９とに分かれており、外部加圧ツ
ール９は内部加圧スール８の外周に沿って移動すること
ができる。半導体素子２の配線基板７への固定及び加圧
は、この内の内部加圧スール８のみを用いて行う。この
状態のまま外部加圧ツール９を内部加圧スール８に沿っ
て配線基板７が存在する側に向けて移動させ、第１図ｂ
に示す様に、絶縁性の樹脂による粘着剤３を有する可と
う性テープ４を半導体素子２を包み込む様に折り曲げ、
更に可とう性のテープ４の配線基板７よりはみ出した部
分はカッターにより切断削除する。この際、導体配線６
上の粘着剤３は加圧の際に周囲に押し出され可とう性の
テープ４は粘着剤により配線基板７に粘着されるので、
半導体素子２は配線基板７に完全に固定され、第１図ｄ
の様に加圧ツール５による加圧を除去した後も、半導体
素子２は配線基板７から位置ずれを起こしたり、浮きあ
がることもなく、突起電極１と導体配線６との電気的接
続は保持されることになる。
第１図ａの示す様に、突起電極１を有する半導体素子２
の突起電極１を有する側と反対の面を絶縁性の樹脂によ
る粘着剤３を有する可とう性テープ４の粘着剤を有する
面に粘着させる。可とう性テープ４は、金属，ガラス繊
維，樹脂等の素材を用いる。粘着剤３は、ポリイミド
系，エポキシ系，シリコン系，アクリル系等の樹脂を用
いる。次に第２図ｂの示す様に、半導体素子２の突起電
子１と配線基板７の導体配線６が一致する様に位置合わ
せし、半導体素子２を加圧ツール５を用いて加圧し、突
起電極１と導体配線６を電気的に接続させ、位置ずれが
起きない様に固定する。配線基板７はセラミック，ガラ
ス，エポキシ等により成り、導体配線は6Cr−Au,Al,ITO
等より成る。加圧ツール５は第１図ｂに示した様な構造
をとり、半導体素子２の大きさに合わせた内部加圧ツー
ル８と外部加圧ツール９とに分かれており、外部加圧ツ
ール９は内部加圧スール８の外周に沿って移動すること
ができる。半導体素子２の配線基板７への固定及び加圧
は、この内の内部加圧スール８のみを用いて行う。この
状態のまま外部加圧ツール９を内部加圧スール８に沿っ
て配線基板７が存在する側に向けて移動させ、第１図ｂ
に示す様に、絶縁性の樹脂による粘着剤３を有する可と
う性テープ４を半導体素子２を包み込む様に折り曲げ、
更に可とう性のテープ４の配線基板７よりはみ出した部
分はカッターにより切断削除する。この際、導体配線６
上の粘着剤３は加圧の際に周囲に押し出され可とう性の
テープ４は粘着剤により配線基板７に粘着されるので、
半導体素子２は配線基板７に完全に固定され、第１図ｄ
の様に加圧ツール５による加圧を除去した後も、半導体
素子２は配線基板７から位置ずれを起こしたり、浮きあ
がることもなく、突起電極１と導体配線６との電気的接
続は保持されることになる。
粘着剤３が光硬化型あるいは熱硬化型である場合は、
第１図ｃの過程において、加圧ツール５を用いて半導体
素子２及び可とう性のテープ４を配線基板７に加圧、固
定した状態のまま粘着剤３の硬化した後、加圧を除去す
る。粘着剤３の硬化は粘着剤３が熱硬化型の場合は、加
圧ツール５に加熱部を取り付けており、加熱により行
い、また粘着剤３が光硬化型である場合には、加圧ツー
ル５に設けた光透過部より、紫外線を照射させて行う。
この場合、半導体素子２はより強固に配線基板７に固定
されることになる。
第１図ｃの過程において、加圧ツール５を用いて半導体
素子２及び可とう性のテープ４を配線基板７に加圧、固
定した状態のまま粘着剤３の硬化した後、加圧を除去す
る。粘着剤３の硬化は粘着剤３が熱硬化型の場合は、加
圧ツール５に加熱部を取り付けており、加熱により行
い、また粘着剤３が光硬化型である場合には、加圧ツー
ル５に設けた光透過部より、紫外線を照射させて行う。
この場合、半導体素子２はより強固に配線基板７に固定
されることになる。
発明の効果 以上のように、本発明によれば次のような効果を得る
ことができる。
ことができる。
（１） 半導体素子の金属突起と配線基板の導体配線と
の電気的接続は圧接，半導体素子の配線基板への固体は
絶縁性の樹脂による粘着剤を有する可とう性のテープに
より行うことにより、温度による配線基板の膨張による
歪，機械的歪等が半導体素子自体に直接作用しないの
で、半導体素子を損傷したり、電気的接続不良が発生し
ない。
の電気的接続は圧接，半導体素子の配線基板への固体は
絶縁性の樹脂による粘着剤を有する可とう性のテープに
より行うことにより、温度による配線基板の膨張による
歪，機械的歪等が半導体素子自体に直接作用しないの
で、半導体素子を損傷したり、電気的接続不良が発生し
ない。
（２） 半導体素子の金属突起と配線基板とは単に圧接
しているのみであって、導体配線の材質を特定の材料に
したり、多層構成にする必要がない。すなわち、作りに
くい導体配線の材料や処理をしにくい導体配線例えばT
i,ITO等の材料とでも電気的接続を容易に得ることがで
きる。
しているのみであって、導体配線の材質を特定の材料に
したり、多層構成にする必要がない。すなわち、作りに
くい導体配線の材料や処理をしにくい導体配線例えばT
i,ITO等の材料とでも電気的接続を容易に得ることがで
きる。
（３） 半導体素子と配線基板との接続を絶縁性の樹脂
による粘着剤を有する可とう性のテープの粘着力で、ま
た粘着剤が光硬化型あるいは熱硬化型の場合はその接着
力で行うので、無硬化や光硬化型の粘着剤を用いて接続
を行う場合は、半導体素子や、配線基板に全く熱が加わ
らず、また熱硬化型の粘着剤を用いる場合でも、加熱は
せいぜい150℃以下であり、半導体素子や配線基板にか
かる熱ストレスが、はんだづけやAu・Sn合金等の従来法
に比べ極めて小さく、信頼性の高い接続を得ることが可
能となる。
による粘着剤を有する可とう性のテープの粘着力で、ま
た粘着剤が光硬化型あるいは熱硬化型の場合はその接着
力で行うので、無硬化や光硬化型の粘着剤を用いて接続
を行う場合は、半導体素子や、配線基板に全く熱が加わ
らず、また熱硬化型の粘着剤を用いる場合でも、加熱は
せいぜい150℃以下であり、半導体素子や配線基板にか
かる熱ストレスが、はんだづけやAu・Sn合金等の従来法
に比べ極めて小さく、信頼性の高い接続を得ることが可
能となる。
（４） 半田づけや合金による接続を行なわないため、
接続時に発生する余剰の半田や、合金等による電極パッ
ド間や導体配線間の電気的短絡が生じない。
接続時に発生する余剰の半田や、合金等による電極パッ
ド間や導体配線間の電気的短絡が生じない。
（５） 半導体素子を配線基板に圧接し、それを絶縁性
樹脂による粘着剤を有する可とう性テープで固定した
り、その粘着剤を硬化させたりするのみであるので、簡
略であり、また、電極と導体配線の接合が一括してでき
るため効率的であり、実装コストを低減できる。
樹脂による粘着剤を有する可とう性テープで固定した
り、その粘着剤を硬化させたりするのみであるので、簡
略であり、また、電極と導体配線の接合が一括してでき
るため効率的であり、実装コストを低減できる。
（６） 可とう性のテープの大きさを大きくしてやれ
ば、半導体素子及び配線基板の導体配線を有する面を可
とう性テープ及びその粘着剤で完全に密閉することがで
き、モールドやコーティングのかわりとすることができ
る。
ば、半導体素子及び配線基板の導体配線を有する面を可
とう性テープ及びその粘着剤で完全に密閉することがで
き、モールドやコーティングのかわりとすることができ
る。
（７） 可とう性テープの素材に金属を用いれば、半導
体素子からの放熱を助け、また放熱板を取り付けること
も容易となる。
体素子からの放熱を助け、また放熱板を取り付けること
も容易となる。
（８） 更にこの金属製の可とう性テープにアースを取
り付ければ磁気シールドとしての効果もある。
り付ければ磁気シールドとしての効果もある。
以上の様に本発明による実用的効果は非常に多大なも
のがある。
のがある。
第１図は本発明の第１の実施例の半導体装置の組み立て
工程を示す断面図、第２図はフリップチップ方式を示す
断面図、第３図はフィルムキャリア方式を示す断面図で
ある。 １……電極、２……半導体素子、３……粘着剤、４……
可とう性テープ、５……加圧ツール、６……導体配線、
７……配線基板、８……外部加圧ツール、９……内部加
圧ツール。
工程を示す断面図、第２図はフリップチップ方式を示す
断面図、第３図はフィルムキャリア方式を示す断面図で
ある。 １……電極、２……半導体素子、３……粘着剤、４……
可とう性テープ、５……加圧ツール、６……導体配線、
７……配線基板、８……外部加圧ツール、９……内部加
圧ツール。
Claims (2)
- 【請求項１】絶縁性基板の導体配線を有する面に半導体
素子の電極を有する面が、前記導体配線と前記半導体素
子の前記電極とが一致する様にして配置された状態で、
絶縁性の樹脂による粘着剤を有する可とう性テープが、
前記半導体素子の前記電極を有する側と反対の面及び前
記半導体素子の周囲の前記配線基板に渡って粘着された
ことにより、前記半導体素子が前記絶縁性基板に固定さ
れ、かつ前記半導体素子の電極と前記導体配線が接触に
より電気的に接続された構造を有する半導体装置。 - 【請求項２】絶縁性の樹脂による粘着剤が、光硬化型あ
るいは熱硬化型である特許請求の範囲第１項記載の半導
体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62135085A JP2523641B2 (ja) | 1987-05-29 | 1987-05-29 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62135085A JP2523641B2 (ja) | 1987-05-29 | 1987-05-29 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63299366A JPS63299366A (ja) | 1988-12-06 |
| JP2523641B2 true JP2523641B2 (ja) | 1996-08-14 |
Family
ID=15143479
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62135085A Expired - Fee Related JP2523641B2 (ja) | 1987-05-29 | 1987-05-29 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2523641B2 (ja) |
-
1987
- 1987-05-29 JP JP62135085A patent/JP2523641B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPS63299366A (ja) | 1988-12-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2833326B2 (ja) | 電子部品実装接続体およびその製造方法 | |
| JPS60262430A (ja) | 半導体装置の製造方法 | |
| JP2002009108A (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
| JPS63151033A (ja) | 半導体装置の製造方法 | |
| JP2523641B2 (ja) | 半導体装置 | |
| JP2002026071A (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
| JP2002299809A (ja) | 電子部品の実装方法および実装装置 | |
| JP2658967B2 (ja) | 電子パッケージ組立体用支持部材およびこれを用いた電子パッケージ組立体 | |
| JPH01192125A (ja) | 半導体装置の実装構造 | |
| JPS62132331A (ja) | 半導体装置の製造方法 | |
| JP3472342B2 (ja) | 半導体装置の実装体の製造方法 | |
| JPH06275675A (ja) | Ｔａｂパッケージとその接続方法 | |
| JP3598058B2 (ja) | 回路基板 | |
| JP3019899B2 (ja) | マルチチップモジュールの製造方法 | |
| JP2712654B2 (ja) | 電子部品の実装構造及び製造方法 | |
| JP2646543B2 (ja) | 電極の接続方法 | |
| JP2532543B2 (ja) | 半導体装置 | |
| JP3997685B2 (ja) | 半導体装置およびその製造方法ならびに半導体装置の実装方法 | |
| JPS63227029A (ja) | 半導体装置の製造方法 | |
| JPH10303223A (ja) | 半導体装置の実装方法およびこの実装方法によって得られる半導体装置の実装構造 | |
| JPS63240036A (ja) | 半導体装置の製造方法 | |
| JP2998507B2 (ja) | 半導体装置の製造方法 | |
| JPH0228946A (ja) | 半導体素子の実装方法 | |
| JPH0558659B2 (ja) | ||
| JPH0642502B2 (ja) | 半導体装置の製造方法および装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |