JPH01192125A - 半導体装置の実装構造 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、ａ積回路などを含む半導体装置を回路基板へ
実装するために好適に実施される半導体装置の実装構造
に間する。

従来の技術 近年、半導体素子の微細化、高＃＠積化に伴い、大規模
ａｍ回路の外部配線端子数は、多数化する傾向にある。

大規模集積回路基板から外部配線端子への接続方法とし
ては、大規模集積回路基板上の電極と外部電極とをワイ
ヤを介して接続するワイヤボンディング方式、配線のた
めの導体が形成された可撓性フィルムの前記導体を介し
て配線のための回路基板に接続するようにした、いわゆ
るテープキャリア方式および集積回路基板上の電極と配
線基板上の電極とを直接接着して接続するいわゆるフリ
ップチップ方式の３つの方式に大別できる。

フリップチップ方式は、集積回路を基板全面から配線を
外に取出すことが可能であるために、多数の外部配線を
必要とする大規模集積回路に対応することができる技術
として最も注目されている。

フリップチップ方式を用いた集積回路などを含む半導体
装置の配線基板への実装構造の典型的な先行技術は第５
図に示される。第５図において半導体装置１１は、集積
回路チップなどであってシリコンあるいはガリウムヒ素
などのウェハ上に拡散層などが形成され、多数のトラン
ジスタおよびダイオードなどが構成されて、論理演算な
どを行う機能を有している。このような半導体装置１１
において、半導体回路基板１の第５図上層部には配線の
ためのアルミニウムシリコンなどから成る電極２が形成
される。この電［２の上層には電気絶縁性と高い耐湿性
とを有する保護ＩＱ３が積層される。この保護膜３には
フォトエツチングなどによって窓１２が形成され、この
窓１２において電極２と接触するようにバリアメタル４
が形成される。バリアメタル４の第５図上方には突起状
に半田５が肉盛りされる。半田５は通常スズや鉛などを
主要金属とする合金を材料としている。

バリアメタル４の電極２と接触する面は、電極２との機
械的な密着性が強く、なおかつ接触面において電気抵抗
が小さくなるように材料設定がなされ、また半田５との
接触面においては半田５との接着性が高くなるようにす
る必要がある。具体的にはバリアメタル４としては、電
１ｉ２との接触面はチタンまたはクロムなどの金属であ
って、半田５との接触面は銅やニッケルやＡｕあるいは
これらの合金であるような２重構造、上記型Ｓ２との接
触面に配される金属とび田５との接触面に用いられる金
属との合金層を中間に介する３重構造を有する材料が一
般的に用いられている。このようなバリアメタル４によ
って半田５が加熱されたときに、電極２に拡散すること
が防がれる。

このような構造を有する半導体装置１１は、半田５を介
して第５図上に位置する配ａＳ板８の表面に形成された
配線のための導体７と接着される。

このようにして半導体装置１１が配線基板８に実装され
、半導体回路基板１の電極２は、バリアメタル４、半田
５を介して配線基板８の表面に形成された導体７に電気
的に接続される０通常第５図に示される構造は、半導体
回路基板１の複数箇所に形成され、そのような半導体装
［１１は、炉内において加熱するりフロボンディング、
あるいは半導体装置１１をつかんで半田５を加熱して接
続するツールボンディングなどによって配線基板８に実
装される。

発明が解決しようとする課題 上′記従来技術の半導体装置１１の配線基板８への実装
構造において、配線基板８の配線のための導体７は、そ
の表面が親半田金属、たとえばニッケル、銅、金もしく
はそれらの合金であるか、あるいはこのような親半田金
属の膜の施されたものを用いなければならない、また半
導体回路基板１と、配線基板８との熱膨張率が異なると
、半田５は熱応力を受ける。特に半導体基板１の周縁部
においては、この応力が大きくなり、接続部は剥離し、
接着不良となる。このような場合には、半導体装置１１
は正常に機能することができず、したがって・、このよ
うな構造の半導体装置１１が実装された装置の温度変化
に対する動作の信頼性は低下する。たとえば半導体回路
基板１の材料としてよく用いられるシリコンの熱膨張率
は、３×１０−１７℃であり、配線基板８の材料として
よく用いられるセラミ・シフの熱膨張率は、約７Ｘ１０
−’／℃であり、４Ｘ１０−＠／’Ｃ程度の差がある。

このため半導体回路基板１の大きさは８ｍｍ角〜１０ｍ
ｍ角程度以下でなければ、充分な信頼性を維持すること
はできない。

本発明の目的は、上記問題点を解決し、温度変化に起因
する接着不良を解消し、配線基板の導体材料を選ばない
半導体装置の実装構造を提供することである。

課題を解決するための手段 本発明は、半導体基板上に形成された導体の一部を露出
し露出された配線に半導体装置を接続した半導体装置の
実装構造において、 前記半導体装置に形成された弾力性を有する電気絶縁性
材料から成る突起に前記半導体装置の外部接続用電極を
延在して前記半導体基板上の前記導体と電気的に接続し
かつ前記半導体基板と一体的に固着したことを特徴とす
る半導体装置の実装構造である。

作　　用　　　　′ 本発明に従う半導体装置において、半導体基板上には導
体が形成され、この導体の一部は、露出している。半導
体装置上には弾力性を有する電気絶縁性材料から成る突
起が形成され、この突起上に外部接続用電極が延在され
る。このような半導体基板と半導体装置とは一体的に固
着され、この外部接続用電極が半導体基板上の導体に当
接保持されることによって、半導体基板上の導体と半導
体装置上の外部接続用電極とが電気的に接続され、半導
体装置は半導体基板に実装される。したがって半導体基
板上の導体は接着されず、当接されるだけであるので、
いかなる材料の半導体基板の導体でも前記突起に延在さ
れた外部接続用電極と電気的に接続することが可能にな
り、また、温度変化に起因する接続不良を解消すること
ができる。

実施例 第１図は、本発明の一実施例の半導体装置３１の配線基
板２８への実装状態を示す断面図である。

配線基板２８は、たとえば合成樹脂あるいはセラミック
などを材料とし、この配線基板２８の表面には厚膜、薄
膜あるいは銅箔などの導体２５からなる回路配線が形成
される。

半導体装置３１には後述するような突起部分３３が形成
され、半導体装置３１が、第１図下方に押圧されること
によってこの突起部分３３と、導体２５とが当接保持さ
れ、電気的に接続される。

キャップ３０は、たとえば金属から構成され、弾性体３
２を介して半導体装置３１を第１図下方に押圧した状態
で接着剤２９によって配線基板２８上の導体２５に接着
固定される。複数の突起部分３３が均一に導体２５に押
圧されるように、弾性体３２は、たとえばゴムあるいは
シリコン樹脂などのように弾力性を有する材料から成る
。また接着剤２つは、たとえば光硬化性あるいは熱硬化
性を有する合成樹脂などであって、キャップ３０が半導
体装置３１を第１図下方に押圧している状形で、接着剤
２９に光を当てるかあるいは加熱することによってキャ
ップ３０を接着して固定する。

第２図は半導体装置３１の突起部分３３付近の構成を示
す断面図であり、第３図は半導体装置３１の突起部分３
３付近の平面図である。

半導体装置３１は、半導体回路基板２１と電極２２と保
護ＪＩｌｊ２３と突起２６と導体２７とを含んで構成さ
れる。

半導体回路基板２１は、シリコンあるいはガリウムヒ素
などのウェハ上に拡散層が形成され、これによって多数
のトランジスタやダイオードなどが構成されて論理演算
などを行う機能を有している。

この半導体装置３１の上層部には半導体回路基板２１の
配線などのための電極２２が形成されている。このｔ［
ｔ２２は、たとえばアルミニウムシリコンなどであって
この電極２２は後述する保護膜２３に被覆されない窓Ａ
を有する。

半導体回路基板２１の配線基板２８に対向する面には耐
湿性と電気絶縁性とを有する保護膜２３が設けられる。

この保護膜２３はパッシベーション膜とも称され、たと
えばＳ　ｉＮ　、Ｓ　ｉＯ＊　＋　ＰＳＧ（ガラス）あ
るいはポリイミドなどを材料とする。

保護膜２３の第２図上方には、前記絶縁性材料である突
起２６が形成される。この突起２６はポリイミド、ポリ
アミドイミド、シリコン樹脂などの有機物材料であって
弾力性を有している。

突起２６上に延在して、なおかつ前述した電極２２の保
護膜２３で被覆されていない部分に接続するように導体
２７が形成される。導体２７は突起２６の変形とともに
、変形する必要があるために比較的伸縮率の大きい金属
、たとえばアルミニウム、銅、金およびこれらの合金な
どを用いるのが好ましい、また必要な部分には、Ｔｉや
Ｃｒなどを最上Ｎ膜に用いる多［膜にしてもよい。

第４図はこのような突起部分３３の形成過程を示す断面
図であり、以下、同゛図に従って突起部分３３の形成方
法の一例を説明する。

半導体回路基板２１の保護膜２３の所望の位置に所望の
大きさの窓Ａを形成し、電極２２の一部を露出させ、第
４図（１）に示される状態にする。

この窓Ａは、通常の半導体装置製作工程のうちのフォト
エツチング工程によって形成することができる。

この後第４図（２）に示されるように前述した突起２６
の材料を、半導体回路基板２１の保護膜２３が形成され
ている面に塗布してその後に乾燥させ、塗覆層２６ａを
形成する。この塗覆層２６ａが感光性を有する材料であ
れば、マスクを介して露光し、この後に現像して再び乾
燥させれば第４図（３）に示される突起２６が形成され
る。

ｔ！ｉ覆層２６ａの材料が感光性を有していない場合に
は、塗覆層２６ａ上に７オトレジストを塗布し、熱処理
などを施して、いわゆるプレベークを行い、フォトレジ
ストを安定化する。この後マスクを介在して光を照射し
、露光を行う、不要な部分のフォトレジストを除去する
ために現像を行った後、再び熱処理などを施していわゆ
るボストベークを行う、これによって塗覆層２６ａとフ
ォトレジストとが強く密着される。

７オトレジストで保護されていない塗覆層２６ａを除く
ために、塗覆層２６ａのエツチングを行う、たとえば塗
覆層２６ａがポリイミドの場合、ｃｐｓ、ｏｘなとのプ
ラズマによるドライエツチングを行ってもよいし、アル
カリ系溶液やヒドラジン（Ｎｉ）（ｎ）によるウェット
エツチングを行ってもよい。

この後にフォトレジストを剥離して第４図（３）に示さ
れる突起２６が形成される。

最後に突起２６に延在され、かつ窓Ａから露出している
電＠２２を被覆するように導体２７を形成する。この導
体２７は前述した導体２７の材料をスパッタリングある
いは蒸着などによって被着した後に、通常のフォトエツ
チング工程を行って、所望のパターンに形成される。こ
のパターン形成工程は、リフトオフ法を用いてもよい、
またこの導体２７はメツキによって形成することもでき
る。

このようにして第４図（４）に示される突起部分３３が
形成される。

第４図（４）の突起部分３３は、半導体装置３１におい
て複数形成され、この突起部分３３を下方に向けて配線
基板２８に装着させて、第１図で示されるようにキャッ
プ３０によって押圧しつつ半導体装！３１の配線基板２
１に実装する。

このように本実施例において突起２６は弾力性を有する
ので、半導体回路基板２１に複数形成さ−れる突起部分
３３の高さが不均一であっても、各突起部分３３は配線
基板上の導体に効果的に圧接される。また導体２７と導
体２５とは接着されていないので、従来技術に関連して
述べた温度変化に起因する接着不良が解消され、高い信
頼性が得られる。

本実施例において、半導体回路３１に複数形成される各
突起部分３３が均一的に配線基板２８に加圧されるため
に、弾性体３２を半導体装置３１とキャップ３０の間に
介在させたけれども、弾性体３２は本発明に必須の構成
ではなく省略することができる。また予め半導体装置３
１を、前記弾性体３２によってキャップ３０に接着して
おいてもよい。

本実施例において、キャップ３０を熱伝導性の高い金属
によって構成し、弾性体３２を省略するか、あるいは弾
性体３２も高い熱伝導性を有する材料を用いれば、半導
体装置３１が発生する熱を極めて効果的に放熱すること
ができる。また半導体装置３１はキャップ３０と、配線
基板２８とによって密閉されているために、シーリング
効果が得られる。さらに半導体装置３１はキャップ３０
によって押圧されるように構成したので、基板２８のい
かなる位置にも半導体装置３１を実装することができ、
別途の加圧治具などを必要としない。

発明の効果 一以上説明したように、本発明によれば、半導体装置を
接着することなく、半導体基板に実装することが可能と
なる。したがって、温度変化に起因する接着不良が解消
され、かつ半導体基板の導体材料はたとえば親半田金属
に限定されるといった制限を受けない。

【図面の簡単な説明】

第１図は本発明の一実施例の半導体装置３１の配線基板
２８への実装状態を示す断面図、第２図は半導体装置３
１の突起部分３３付近の構造を示す断面図、第３図は半
導体装置３１の突起部分３３付近の平面図、第４図は半
導体装置３１の突起構造の形成過程を示す断面図、第５
図は従来技術の半導体装置１１の実装構造を示す断面図
である。 ２１・・・半導体回路基板、２２・・・電極、２３・・
・保護膜、２５．２７・・・導体、２６・・・突起、３
１・・・半導体装置 代理人　　弁理士　西教　圭一部 ｔ４３図 １２６一

Claims (1)

1. 【特許請求の範囲】 　半導体基板上に形成された導体の一部を露出し露出さ
   れた配線に半導体装置を接続した半導体装置の実装構造
   において、 前記半導体装置に形成された弾力性を有する電気絶縁性
   材料から成る突起に前記半導体装置の外部接続用電極を
   延在して前記半導体基板上の前記導体と電気的に接続し
   かつ前記半導体基板と一体的に固着したことを特徴とす
   る半導体装置の実装構造。