JPS6290938A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS6290938A JPS6290938A JP23155485A JP23155485A JPS6290938A JP S6290938 A JPS6290938 A JP S6290938A JP 23155485 A JP23155485 A JP 23155485A JP 23155485 A JP23155485 A JP 23155485A JP S6290938 A JPS6290938 A JP S6290938A
- Authority
- JP
- Japan
- Prior art keywords
- conductive adhesive
- electrodes
- semiconductor element
- adhesive
- aluminum
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
Landscapes
- Wire Bonding (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は半導体素子の安価な実装体に関するものである
。
。
従来の技術
半導体素子を回路基板や導体リードに接続する際に用い
られる方法として、フリップチップ方式やフィルムキャ
リヤ方式がある。これらの実装方式は、半導体素子を高
密度にしかも薄型、小型に実装できるためと、液晶、Ｅ
ＬフラットパネルのＩＣ，ＬＳＩの実装や、ＯＡ、ニュ
ーメディア機器であるＩＣカード、センサー等の実装に
用いられるものである。
られる方法として、フリップチップ方式やフィルムキャ
リヤ方式がある。これらの実装方式は、半導体素子を高
密度にしかも薄型、小型に実装できるためと、液晶、Ｅ
ＬフラットパネルのＩＣ，ＬＳＩの実装や、ＯＡ、ニュ
ーメディア機器であるＩＣカード、センサー等の実装に
用いられるものである。
ところが、これらの半導体素子のアルミ電極には外部回
路と接続するために金属突起を必要とし、この金属突起
を形成するためには、半導体素子のアルミ電極上にＣｒ
−Ｃｕ、Ｔｉ−Ｐｄ、Ｔｉ−Ｃｕ等の多層金属膜の被着
工程、フォトリングラフィ工程。
路と接続するために金属突起を必要とし、この金属突起
を形成するためには、半導体素子のアルミ電極上にＣｒ
−Ｃｕ、Ｔｉ−Ｐｄ、Ｔｉ−Ｃｕ等の多層金属膜の被着
工程、フォトリングラフィ工程。
エッチング工程、メッキ処理工程等の複雑な工程や高価
な設備を必要とし、実装コストを著しるしく高くするば
かりか、これらの工程の処理のために半導体素子の歩留
シおも低下させるものである。
な設備を必要とし、実装コストを著しるしく高くするば
かりか、これらの工程の処理のために半導体素子の歩留
シおも低下させるものである。
捷だ単純かされた方法として第２図に示す如く半導体素
子１のアルミ電極２と回路基板４の電極６とを導電性接
着剤７で接続する方法が提案されている。しかし、この
方法においては、半導体素子１のアルミ電極２の表面に
存在する３０〜１００へのアルミニウムの酸化物を除去
する事ができないため、アルミ電極２と導電性接着剤７
との間に高抵抗が介在するために、極めて実用的ではな
い。
子１のアルミ電極２と回路基板４の電極６とを導電性接
着剤７で接続する方法が提案されている。しかし、この
方法においては、半導体素子１のアルミ電極２の表面に
存在する３０〜１００へのアルミニウムの酸化物を除去
する事ができないため、アルミ電極２と導電性接着剤７
との間に高抵抗が介在するために、極めて実用的ではな
い。
発明が解決しようとする問題点
このように、従来の方法の構成にあっては、半導体素子
の歩留りの低下をまねいたり、実装コストを高くしてし
まうばかりか、第２図の従来例の如きの構成であれば、
接続抵抗おも著しるしく増大させるものであった。
の歩留りの低下をまねいたり、実装コストを高くしてし
まうばかりか、第２図の従来例の如きの構成であれば、
接続抵抗おも著しるしく増大させるものであった。
本発明は、これらの問題点を一掃し、接続コストが安価
で、歩留りが高い半導体装置を提供せんとするものであ
る。
で、歩留りが高い半導体装置を提供せんとするものであ
る。
問題点を解決するための手段
本発明は、半導体素子のアルミ電極上のみに非酸化性材
料を被着せしめ、これと回路基板の電極とを導電性接着
剤で接続するものである。
料を被着せしめ、これと回路基板の電極とを導電性接着
剤で接続するものである。
作 用
半導体素子のアルミ電極上にのみ非酸化性材料が被着さ
れているから、前記アルミ電極表面に形成されるアルミ
ニウム酸化物の影響を除去できるためアルミ電極と導電
性接着剤間の高い接触抵抗を著じるしく低減できるもの
である。
れているから、前記アルミ電極表面に形成されるアルミ
ニウム酸化物の影響を除去できるためアルミ電極と導電
性接着剤間の高い接触抵抗を著じるしく低減できるもの
である。
実施例
本発明の一実施例について第１図とともに説明する。半
導体素子１のアルミ電極２には、Ａｕ。
導体素子１のアルミ電極２には、Ａｕ。
Ｐｔ、Ｐｄ等の非酸化性の金属層３が数１０人〜数１０
０ｏ八に形成されている。一方２回路基板４はセラミッ
ク又はガラス入りエポキシ基板６上に半導体素子１のア
ルミ電極２と対応し、かつ外部回路と接続するための導
体配線６が形成されている。
０ｏ八に形成されている。一方２回路基板４はセラミッ
ク又はガラス入りエポキシ基板６上に半導体素子１のア
ルミ電極２と対応し、かつ外部回路と接続するための導
体配線６が形成されている。
非酸化性の金属層３を有する半導体素子１の電極２と回
路基板４上の導体配線６とが導電性接着材７で接続され
ている。導電性接着材７は、熱又は光硬化性樹脂もしく
は熱可塑性樹脂のいずれでも良い。また樹脂そのものに
導電性をもたせたものでも良いし、ＮｉやＣｐ Ａｇ
ｐ Ａｕ ｐ半田等の金属微粉末を前記樹脂中に分散さ
せた構成でも良いものである。導電性接着材７は半導体
素子上もしくは回路基板上のいずれかにあらかじめ設置
するもので、設置の仕方は、スクリーン印刷法やノズル
からのポンチング法等を用いる事ができる。
路基板４上の導体配線６とが導電性接着材７で接続され
ている。導電性接着材７は、熱又は光硬化性樹脂もしく
は熱可塑性樹脂のいずれでも良い。また樹脂そのものに
導電性をもたせたものでも良いし、ＮｉやＣｐ Ａｇ
ｐ Ａｕ ｐ半田等の金属微粉末を前記樹脂中に分散さ
せた構成でも良いものである。導電性接着材７は半導体
素子上もしくは回路基板上のいずれかにあらかじめ設置
するもので、設置の仕方は、スクリーン印刷法やノズル
からのポンチング法等を用いる事ができる。
例えば回路基板４の導体配線上の所定の位置に導電性接
着材７をスクリーン印刷法で形成しておき、次いで半導
体素子１の電極２を前記導電性接着材７とを位置合せし
、軽く加圧して、前記導電性接着材７を硬化せしめる。
着材７をスクリーン印刷法で形成しておき、次いで半導
体素子１の電極２を前記導電性接着材７とを位置合せし
、軽く加圧して、前記導電性接着材７を硬化せしめる。
硬化の仕方は光や熱を用いても良いし、化学反応を用い
て接着材同志で常温で硬化せしめても良い。
て接着材同志で常温で硬化せしめても良い。
また他の実施例として、前記導電性接着材７は少なくと
も常温で所定の粘度を有する様にし、前記半導体素子の
電極と回路基板の導体配線とを重ね合せ、このままの状
態で、少なくとも半導体素子の周囲を接着剤でかためて
しまっても良い。
も常温で所定の粘度を有する様にし、前記半導体素子の
電極と回路基板の導体配線とを重ね合せ、このままの状
態で、少なくとも半導体素子の周囲を接着剤でかためて
しまっても良い。
この様な構成にあっては、たとえ回路基板が曲がったり
熱膨張により伸びや縮みの力が作用しても、接合部であ
る導電性接着材が自由に動いてくれるから、接合部に加
わる力を緩和する事ができ、信頼性の高い接続を得る事
ができるものである。
熱膨張により伸びや縮みの力が作用しても、接合部であ
る導電性接着材が自由に動いてくれるから、接合部に加
わる力を緩和する事ができ、信頼性の高い接続を得る事
ができるものである。
また、半導体素子の電極上の非酸化性材料の金属膜の形
成は、蒸着マスク法等の蒸着によって選択的に形成でき
、蒸着中あるいは蒸着後に熱処理を加える事により、ア
ルミニウム電極と一部合金化し低抵抗の接触抵抗を得る
事ができるものである。あるいはまた、スパッター装置
により、逆スパッターで前記アルミニウム電極上の酸化
アルミニウム膜を除去し、次いで、そのままの状態でＡ
ｕやＰｔ、Ｐｄ等を被着すれば、連続して、酸化アルミ
ニウム膜の除去、金属膜の被着が行なえ、熱処理を不用
とする事ができる。
成は、蒸着マスク法等の蒸着によって選択的に形成でき
、蒸着中あるいは蒸着後に熱処理を加える事により、ア
ルミニウム電極と一部合金化し低抵抗の接触抵抗を得る
事ができるものである。あるいはまた、スパッター装置
により、逆スパッターで前記アルミニウム電極上の酸化
アルミニウム膜を除去し、次いで、そのままの状態でＡ
ｕやＰｔ、Ｐｄ等を被着すれば、連続して、酸化アルミ
ニウム膜の除去、金属膜の被着が行なえ、熱処理を不用
とする事ができる。
次に他の実施例を第２図で説明する。第２図はポリイミ
イドあるいはガラス入りエポキシフィルム１１上に形成
されたフィルムリード１２と半導体素子１の電極２上に
形成した金属膜３との間に導電性接着材７を介在させた
構成である。第３図の場合も導電性接着材７は、フィル
ムリード１２側あるいは半導体素子１の金属膜３上に形
成されたるものである。しかるのち、導電性接着材７を
光または熱等により硬化せしめても良いし、ペースト状
態で導電性を有する導電性接着材を用いれば、半導体素
子１とフィルムリード１２の一部を覆う如く樹脂で保護
しても良い。この場合、接合部の導電性接着材が自由に
動くから熱膨張や、機械的歪によって導電性接着材の接
合点が破かいされる事がない。
イドあるいはガラス入りエポキシフィルム１１上に形成
されたフィルムリード１２と半導体素子１の電極２上に
形成した金属膜３との間に導電性接着材７を介在させた
構成である。第３図の場合も導電性接着材７は、フィル
ムリード１２側あるいは半導体素子１の金属膜３上に形
成されたるものである。しかるのち、導電性接着材７を
光または熱等により硬化せしめても良いし、ペースト状
態で導電性を有する導電性接着材を用いれば、半導体素
子１とフィルムリード１２の一部を覆う如く樹脂で保護
しても良い。この場合、接合部の導電性接着材が自由に
動くから熱膨張や、機械的歪によって導電性接着材の接
合点が破かいされる事がない。
発明の効果
以上のように本発明によれば次のような効果を得ること
ができる。
ができる。
■ 半導体素子のアルミ電極に非酸化性の金属膜を形成
し、導電性接着材で接合するのみであるから、工程が簡
単で実装コストが著しるしく安価なばかりか、半導体素
子の歩留シも高くなるものである。
し、導電性接着材で接合するのみであるから、工程が簡
単で実装コストが著しるしく安価なばかりか、半導体素
子の歩留シも高くなるものである。
■ 半導体素子のアルミ電極上に非酸化性の金属膜を設
けであるので、接合部の接触抵抗が著しるしく小さく、
大電流を必要とする半導体素子にも適用できる。
けであるので、接合部の接触抵抗が著しるしく小さく、
大電流を必要とする半導体素子にも適用できる。
■ また、導電性接着材高粘度のペースト状のものを用
いる事ができるので、接合部に自由度があシ、熱膨張や
機械的ストレスに対して強く、高い信頼性を得る事がで
きる。
いる事ができるので、接合部に自由度があシ、熱膨張や
機械的ストレスに対して強く、高い信頼性を得る事がで
きる。
第１図は本発明の一実施例における半導体装置の断面図
、第２図は本発明の他の実施例の断面図、第３図は従来
の半導体装置の断面図である。 １・・・・・・半導体素子、２・・・・・・半導体素子
の電極、３・・・・・・非酸化性の金属膜、４・・・・
・・回路基板、７・・・・・・導電性接着材、１０・・
・・・・フィルムリード。
、第２図は本発明の他の実施例の断面図、第３図は従来
の半導体装置の断面図である。 １・・・・・・半導体素子、２・・・・・・半導体素子
の電極、３・・・・・・非酸化性の金属膜、４・・・・
・・回路基板、７・・・・・・導電性接着材、１０・・
・・・・フィルムリード。
Claims (3)
- （１）半導体素子のアルミニウム電極上に金属層が形成
され、前記金属層と配線体の電極とを導電性接着材で接
合してなる半導体装置。 - （２）アルミニウム電極上の金属層が非酸化性材料で形
成されている特許請求の範囲第１項記載の半導体装置。 - （３）導電性接着材が所定の粘度を有するものである特
許請求の範囲第１項記載の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23155485A JPS6290938A (ja) | 1985-10-17 | 1985-10-17 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23155485A JPS6290938A (ja) | 1985-10-17 | 1985-10-17 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6290938A true JPS6290938A (ja) | 1987-04-25 |
Family
ID=16925317
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP23155485A Pending JPS6290938A (ja) | 1985-10-17 | 1985-10-17 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6290938A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01232735A (ja) * | 1988-03-11 | 1989-09-18 | Matsushita Electric Ind Co Ltd | 半導体装置の実装体 |
| JPH02163950A (ja) * | 1988-12-16 | 1990-06-25 | Matsushita Electric Ind Co Ltd | 半導体装置の実装体およびその実装方法 |
| US4957882A (en) * | 1988-11-25 | 1990-09-18 | Mitsubishi Denki Kabushiki Kaisha | Method for manufacturing semiconductor device |
| US5068714A (en) * | 1989-04-05 | 1991-11-26 | Robert Bosch Gmbh | Method of electrically and mechanically connecting a semiconductor to a substrate using an electrically conductive tacky adhesive and the device so made |
-
1985
- 1985-10-17 JP JP23155485A patent/JPS6290938A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01232735A (ja) * | 1988-03-11 | 1989-09-18 | Matsushita Electric Ind Co Ltd | 半導体装置の実装体 |
| US4957882A (en) * | 1988-11-25 | 1990-09-18 | Mitsubishi Denki Kabushiki Kaisha | Method for manufacturing semiconductor device |
| JPH02163950A (ja) * | 1988-12-16 | 1990-06-25 | Matsushita Electric Ind Co Ltd | 半導体装置の実装体およびその実装方法 |
| JPH0666355B2 (ja) * | 1988-12-16 | 1994-08-24 | 松下電器産業株式会社 | 半導体装置の実装体およびその実装方法 |
| US5068714A (en) * | 1989-04-05 | 1991-11-26 | Robert Bosch Gmbh | Method of electrically and mechanically connecting a semiconductor to a substrate using an electrically conductive tacky adhesive and the device so made |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3313547B2 (ja) | チップサイズパッケージの製造方法 | |
| JPH027180B2 (ja) | ||
| JPS629642A (ja) | 半導体装置の製造方法 | |
| JPH1064955A (ja) | 半導体素子の実装構造 | |
| JP2000323516A (ja) | 配線基板の製造方法及び配線基板及び半導体装置 | |
| JPH0432541B2 (ja) | ||
| JPS6290938A (ja) | 半導体装置 | |
| JPH0357617B2 (ja) | ||
| JPH0864635A (ja) | 半導体装置 | |
| JP2925722B2 (ja) | ハーメチックシール型電気回路装置 | |
| JPH01192125A (ja) | 半導体装置の実装構造 | |
| JP3529507B2 (ja) | 半導体装置 | |
| JPH02163950A (ja) | 半導体装置の実装体およびその実装方法 | |
| JP2002324873A (ja) | 半導体装置及びその製造方法 | |
| JPH02280334A (ja) | 半導体装置及びその製造方法 | |
| CN111106087A (zh) | 连接结构及其形成方法 | |
| JPS63168028A (ja) | 微細接続構造 | |
| JPH03129745A (ja) | 半導体装置の実装方法 | |
| KR100310037B1 (ko) | 복수개의집적회로칩을연성인쇄회로기판상에실장히기위한방법 | |
| JPH01235922A (ja) | 液晶表示装置 | |
| JP2841822B2 (ja) | 混成集積回路の製造方法 | |
| JPS62287647A (ja) | 半導体チツプの接続バンプ | |
| JPH03155144A (ja) | ベアー半導体ｉｃチップ実装方法 | |
| JPS63122135A (ja) | 半導体チツプの電気的接続方法 | |
| JPH02232947A (ja) | 半導体集積回路装置およびその実装方法 |