JP2008027933A - 素子、素子の製造方法、基板、基板の製造方法、実装構造体、実装方法、発光ダイオードディスプレイ、発光ダイオードバックライトおよび電子機器 - Google Patents

素子、素子の製造方法、基板、基板の製造方法、実装構造体、実装方法、発光ダイオードディスプレイ、発光ダイオードバックライトおよび電子機器 Download PDF

Info

Publication number
JP2008027933A
JP2008027933A JP2006195051A JP2006195051A JP2008027933A JP 2008027933 A JP2008027933 A JP 2008027933A JP 2006195051 A JP2006195051 A JP 2006195051A JP 2006195051 A JP2006195051 A JP 2006195051A JP 2008027933 A JP2008027933 A JP 2008027933A
Authority
JP
Japan
Prior art keywords
light emitting
substrate
emitting diode
protrusion
bump
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2006195051A
Other languages
English (en)
Other versions
JP4920330B2 (ja
Inventor
Katsuhiro Tomota
勝寛 友田
Shiko Kanisawa
士行 蟹澤
Hideji Namiki
秀次 波木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Dexerials Corp
Sony Corp
Original Assignee
Sony Corp
Sony Chemical and Information Device Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp, Sony Chemical and Information Device Corp filed Critical Sony Corp
Priority to JP2006195051A priority Critical patent/JP4920330B2/ja
Priority to US11/778,736 priority patent/US8232640B2/en
Publication of JP2008027933A publication Critical patent/JP2008027933A/ja
Application granted granted Critical
Publication of JP4920330B2 publication Critical patent/JP4920330B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/325—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by abutting or pinching, i.e. without alloying process; mechanical auxiliary parts therefor
    • H05K3/326—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by abutting or pinching, i.e. without alloying process; mechanical auxiliary parts therefor the printed circuit having integral resilient or deformable parts, e.g. tabs or parts of flexible circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/90—Methods for connecting semiconductor or solid state bodies using means for bonding not being attached to, or not being formed on, the body surface to be connected, e.g. pressure contacts using springs or clips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/1319—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/1354—Coating
    • H01L2224/13575—Plural coating layers
    • H01L2224/1358—Plural coating layers being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/1354—Coating
    • H01L2224/13575—Plural coating layers
    • H01L2224/1358—Plural coating layers being stacked
    • H01L2224/13582—Two-layer coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/1354—Coating
    • H01L2224/13599—Material
    • H01L2224/136—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13644—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/1354—Coating
    • H01L2224/13599—Material
    • H01L2224/136—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13663—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/13666—Titanium [Ti] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81193—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed on both the semiconductor or solid-state body and another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83908—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector involving monitoring, e.g. feedback loop
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14618—Containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00013—Fully indexed content
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01049—Indium [In]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/0665—Epoxy resin
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/10349—Aluminium gallium indium phosphide [AlGaInP]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12043—Photo diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0203—Containers; Encapsulations, e.g. encapsulation of photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01R—ELECTRICALLY-CONDUCTIVE CONNECTIONS; STRUCTURAL ASSOCIATIONS OF A PLURALITY OF MUTUALLY-INSULATED ELECTRICAL CONNECTING ELEMENTS; COUPLING DEVICES; CURRENT COLLECTORS
    • H01R12/00—Structural associations of a plurality of mutually-insulated electrical connecting elements, specially adapted for printed circuits, e.g. printed circuit boards [PCB], flat or ribbon cables, or like generally planar structures, e.g. terminal strips, terminal blocks; Coupling devices specially adapted for printed circuits, flat or ribbon cables, or like generally planar structures; Terminals specially adapted for contact with, or insertion into, printed circuits, flat or ribbon cables, or like generally planar structures
    • H01R12/50—Fixed connections
    • H01R12/51—Fixed connections for rigid printed circuits or like structures
    • H01R12/52—Fixed connections for rigid printed circuits or like structures connecting to other rigid printed circuits or like structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01R—ELECTRICALLY-CONDUCTIVE CONNECTIONS; STRUCTURAL ASSOCIATIONS OF A PLURALITY OF MUTUALLY-INSULATED ELECTRICAL CONNECTING ELEMENTS; COUPLING DEVICES; CURRENT COLLECTORS
    • H01R13/00—Details of coupling devices of the kinds covered by groups H01R12/70 or H01R24/00 - H01R33/00
    • H01R13/02—Contact members
    • H01R13/03—Contact members characterised by the material, e.g. plating, or coating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01R—ELECTRICALLY-CONDUCTIVE CONNECTIONS; STRUCTURAL ASSOCIATIONS OF A PLURALITY OF MUTUALLY-INSULATED ELECTRICAL CONNECTING ELEMENTS; COUPLING DEVICES; CURRENT COLLECTORS
    • H01R13/00—Details of coupling devices of the kinds covered by groups H01R12/70 or H01R24/00 - H01R33/00
    • H01R13/02—Contact members
    • H01R13/22—Contacts for co-operating by abutting
    • H01R13/24—Contacts for co-operating by abutting resilient; resiliently-mounted
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0302—Properties and characteristics in general
    • H05K2201/0314—Elastomeric connector or conductor, e.g. rubber with metallic filler
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0364—Conductor shape
    • H05K2201/0367—Metallic bump or raised conductor not used as solder bump
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10954—Other details of electrical connections
    • H05K2201/10977—Encapsulated connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/11—Treatments characterised by their effect, e.g. heating, cooling, roughening
    • H05K2203/1189—Pressing leads, bumps or a die through an insulating layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/303—Surface mounted components, e.g. affixing before soldering, aligning means, spacing means
    • H05K3/305—Affixing by adhesive
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4007—Surface contacts, e.g. bumps
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y10T29/49139—Assembling to base an electrical component, e.g., capacitor, etc. by inserting component lead or terminal into base aperture
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Metallurgy (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Led Device Packages (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Wire Bonding (AREA)
  • Led Devices (AREA)

Abstract

【課題】基板上に素子を実装する場合に、基板上の配線と素子とを確実に電気的に接続することができ、しかもバンプのさらなる微細化、多ピン接続が可能な実装構造体および実装方法を提供する。
【解決手段】配線基板１０の配線１２上に弾性体からなる凸部１３の少なくとも先端部の表面が導電膜１４で被覆された構造の突起部１５を少なくとも一つ形成する。素子２０上にバンプ２２を形成する。配線基板１０上に接着剤３０を塗布し、この接着剤３０に素子２０を仮実装する。素子２０を配線基板１０に対して加圧することにより、配線基板１０上の突起部１５の少なくとも先端部を素子２０のバンプ２２に埋没させる。その後、接着剤３０を硬化させ、素子２０と配線基板１０とを接着固定する。
【選択図】図５

Description

この発明は、素子、素子の製造方法、基板、基板の製造方法、実装構造体、実装方法、発光ダイオードディスプレイ、発光ダイオードバックライトおよび電子機器に関する。
従来、基板上に形成された配線と素子とを電気的に接続する方法には、はんだ接合、圧着による接合、導電性ペーストによる接続、非導電性ペーストによる接合などの種々の方法があるが、それぞれ次のような問題点を有している。
はんだ接合では、例えば２５０〜３００℃程度のはんだ溶融温度への昇温が必要であるため、素子および基板にその温度での耐熱性が必要とされる。また、はんだバンプの微細化が困難であること、はんだが溶融して広がることなどから、例えば３０μｍ程度の狭ピッチの配線接続は実現困難である。
圧着による接合では、一般的に、接合面に対して圧力と超音波振動との両方を加えることで、バンプおよび配線の新生面同士を接触させ接合させる。ところが、チップサイズが例えば３０ｍｍ×３０ｍｍ程度に大きくなると均等な超音波振動を与えることが難しく、多ピン接続が困難である。さらに、バンプが例えば１０μｍ×１０μｍ程度に小さくなると、例えば２０μｍ程度の振幅の超音波では、接続原理自体が成り立たなくなり、微細化が困難である。
導電性ペーストによる接続では、一般的に導電フィラーによって導電性を発現させているため、そのフィラーサイズよりも十分大きなバンプ、配線同士の接続にしか適用できない。カーボンや銀などの一般的な導電フィラーは、小さいもので直径１μｍ程度のものなどがあるものの、そのような導電フィラーでも粒径分布を有しており、例えば直径５０μｍ程度のものも混在している。そのため、例えば１００μｍ以下のサイズのバンプや配線の接続には適していない。また、一般的に導電性ペーストは接着力に乏しく、信頼性の高い接続を得るのは困難である。
非導電性ペーストによる接合は、バンプの微細化には適しているものの、熱サイクルなどの応力に対する信頼性確保が困難である。
以上の従来技術では実現できなかった微細、多ピン接続を実現する技術として、直径５μｍ程度の導電粒子を熱硬化フィルム中に分散させた異方導電フィルム（Anisotropic Conductive Film,ＡＣＦ）による接続技術が開発され（例えば、特許文献１参照。）、現時点で約３０μｍピッチ、１０００ピン程度の接続が実現されている。
特開２００５−１４４７４５号公報
しかしながら、上述の異方導電フィルムによる接続技術は、バンプが微細化した際のバンプによる導電粒子の捕獲確率が小さくなったり、導電粒子が小さくなったときのバンプの高さのばらつきの吸収が難しいなど、バンプのさらなる微細化、多ピン化には多くの課題を有している。
そこで、この発明が解決しようとする課題は、基板上に素子を実装する場合に、基板上の配線と素子とを確実に電気的に接続することができ、しかもバンプのさらなる微細化、多ピン接続が可能な実装構造体および実装方法を提供することである。
この発明が解決しようとする他の課題は、上記のような実装構造体および実装方法に適用して好適な素子および基板ならびにそれらの製造方法を提供することである。
この発明が解決しようとするさらに他の課題は、上記のような実装構造体に基づく発光ダイオードディスプレイ、発光ダイオードバックライトおよび電子機器を提供することである。
上記課題を解決するために、第１の発明は、
弾性体からなる凸部の少なくとも先端部の表面が導電膜で被覆された構造の突起部を少なくとも一つ有することを特徴とする素子である。
ここで、突起部の数は、例えばこの素子を基板上のバンプを用いて実装する際のバンプの平面形状や面積などに応じて適宜決められ、一つであっても複数であってもよいが、通常は三つ以内で十分である。この突起部の大きさ（高さ、幅）も、例えばこの素子を基板上のバンプを用いて実装する際のバンプの平面形状や面積などに応じて適宜決められる。この突起部の形状は、平面形状も断面形状も基本的にはどのようなものであってもよく、必要に応じて選ばれるが、具体的には、例えば、円錐台、四角錐台などである。
凸部を構成する弾性体としては、基本的にはどのようなものを用いてもよく、必要に応じて選ばれるが、好適には、素子を実装する際に加える荷重により突起部が圧縮力を受けたときに凸部が弾性変形し、必要な反発力が得られるような圧縮弾性率を有するものが用いられる。この弾性体の材料は、一般的には有機材料が用いられるが、これに限定されるものではない。また、この弾性体は非導電性であっても導電性であってもよい。
弾性体に用いる有機材料の例を挙げると、ポリ−ｐ−フェニレンベンゾビスオキサゾール（ＰＢＯ）、ポリスチレン樹脂、メラミン樹脂、ポリイミド、アクリル樹脂、メタクリル樹脂、ポリメチルメタクリレート、ＡＢＳ樹脂、ポリカーボネート、ポリスチレン、ポリエチレン、ポリプロピレン、ポリアセタール、ポリウレタン樹脂、ポリエステル、シリコーンゴム、エポキシ樹脂、シロキサン結合を有する有機シリコーン化合物などであり、これらを二種以上含むものでもよい。これらに加えて、発泡物質、具体的には、例えば発泡ポリスチレン、発泡ポリエチレンまたはこれらの混合物を用いてもよく、これらは特に弾性に富み柔軟な弾性体を得る場合に好適なものである。有機材料としては、例えばイオンを取り込んで変形する有機導電性物質、例えば、複素芳香環系導電性高分子、具体的にはポリピロール、ポリチオフェン、ポリアニリンなどを用いてもよい。さらに、有機材料として高分子ゲル材料を用いることもできる。これらの有機材料のいくつかの圧縮弾性率を挙げると、ＰＢＯは２〜３ＧＰａ、ポリスチレン樹脂およびメラミン樹脂は２〜１２ＧＰａ、シリコーンゴムは１〜１００ＭＰａである。
典型的には、素子は少なくとも一つの電極を有し、突起部はこの電極上に、この電極と凸部の表面を被覆する導電膜とが導通した状態で設けられるが、凸部が導電性の弾性体からなる場合には必ずしもそのようにする必要はない。また、例えば基板上にこの素子を実装する場合に、この基板上に設けられたバンプに対して突起部の少なくとも先端部が埋没した時点で初めて、この電極と凸部の表面を被覆する導電膜とが導通するようにしてもよい。
さらに、素子の電極上にバンプを設け、このバンプ上に突起部を設けてもよい。
凸部の大きさ（高さ、幅）は、素子を実装する際に加える荷重により突起部が圧縮力を受けたときにこの凸部が弾性変形し、必要な反発力が得られるように選ばれる。凸部の形状は、平面形状も断面形状も基本的にはどのようなものであってもよく、必要に応じて選ばれるが、具体的には、例えば、円錐台、四角錐台などである。
凸部を被覆する導電膜の材料としては、基本的にはどのようなものを用いてもよく、必要に応じて選ばれるが、例えばこの素子を基板上のバンプを用いて実装する場合に、バンプ材料（例えば、Ａｕ、はんだなど）などとの兼ね合いで、この基板上のバンプに対して突起部の少なくとも先端部を埋没させることができる程度の機械的強度（特に、硬度）を有し、かつ、このバンプとの接続抵抗が十分に低く（例えば、１００Ω以下、好適には３０Ω以下、より好適には２０Ω以下、さらに好適には５Ω以下）、良好な電気的接触が得られる程度の抵抗率を有するものが用いられる。この導電膜は、具体的には、例えば、各種の金属（単体金属および合金）、導電性酸化物などである。金属の具体例を挙げると、Ａｕ、Ａｌ、Ｃｕなどであるが、これに限定されるものではない。導電性酸化物の具体例を挙げると、インジウム−スズ酸化物（ＩＴＯ）などであるが、これに限定されるものではない。この導電膜は、好適には凸部の表面全体を被覆するように設けられるが、これに限定されるものではない。
素子は、基本的にはどのようなものであってもよいが、例えば、発光素子（発光ダイオード、半導体レーザ、エレクトロルミネッセンス（ＥＬ）素子など）、受光素子（フォトダイオード、ＣＣＤセンサ、ＭＯＳセンサなど）、電子素子（ＩＣチップなど）などである。この素子は、半導体素子（発光素子、受光素子、電子走行素子など）のほか、圧電素子、焦電素子、光学素子（非線形光学結晶を用いる第２次高調波発生素子など）、誘電体素子（強誘電体素子を含む）、超伝導素子などの各種のものを含む。素子の大きさ（チップサイズ）も特に制限されない。
第２の発明は、
素子上に弾性体からなる凸部を少なくとも一つ形成し、この凸部の少なくとも先端部の表面を導電膜で被覆して突起部を少なくとも一つ形成するようにしたことを特徴とする素子の製造方法である。
ここで、凸部の形成方法としては、基本的にはどのような方法を用いてもよく、必要に応じて選ばれるが、例えば、弾性体からなる膜を形成した後、この膜をリソグラフィーおよびエッチングによりパターニングする方法、印刷方法（コンタクトプリント法、インプリント法、スクリーン印刷、グラビア印刷、オフセット印刷など）などを用いることができる。
この第２の発明においては、上記以外のことについては、第１の発明に関連して説明したことが成立する。
第３の発明は、
弾性体からなる凸部の少なくとも先端部の表面が導電膜で被覆された構造の突起部を少なくとも一つ有することを特徴とする基板である。
典型的には、基板上に配線（電極も含むものとする）が設けられ、突起部はこの配線上に、この配線と凸部の表面を被覆する導電膜とが導通した状態で設けられる。この基板の材料としては、基本的にはどのようなものを用いてもよく、必要に応じて選ばれるが、例えば、ガラス、プラスチックなどである。この基板の形態も板状、フィルム状、テープ状などのいずれであってもよい。
基板上の配線上にバンプを設け、このバンプ上に突起部を設けてもよい。
この第３の発明においては、上記以外のことについては、その性質に反しない限り、第１の発明に関連して説明したことが成立する。
第４の発明は、
基板上に弾性体からなる凸部を少なくとも一つ形成し、この凸部の少なくとも先端部の表面を導電膜で被覆することにより突起部を少なくとも一つ形成するようにしたことを特徴とする基板の製造方法である。
この第４の発明においては、上記以外のことについては、その性質に反しない限り、第１〜第３の発明に関連して説明したことが成立する。
第５の発明は、
少なくとも一つのバンプを有する基板上に、弾性体からなる凸部の表面が導電膜で被覆された構造の突起部を少なくとも一つ有する素子が少なくとも一つ実装された実装構造体であって、
少なくとも一つの上記突起部の少なくとも先端部が少なくとも一つの上記バンプに埋没している
ことを特徴とするものである。
ここで、典型的には、基板と素子とは接着剤により相互に接着されて固定されている。この接着剤としては、基本的にはどのようなものを用いてもよく、必要に応じて選ばれるが、未硬化の状態ではこの接着剤の粘着性を利用して素子を仮実装（仮留め）することができ、硬化後に基板と素子とを確実に相互に固定することができるものを用いるのが望ましい。接着剤の形態も、ペースト、フィルムなどの各種のものであってよい。接着剤としては、典型的には、樹脂製のもの（接着樹脂）が用いられる。接着樹脂は、好適には、熱硬化性樹脂であるが、これに限定されるものではない。熱硬化性樹脂としては、エポキシ樹脂、フェノール樹脂、ユリア樹脂、メラミン樹脂、不飽和ポリエステル樹脂、ポリウレタン樹脂、ポリイミドなどが挙げられる。
基板上に実装する素子は、一つまたは複数であり、基板の用途や機能などに応じてその数、種類、配置、間隔などが決められる。
この実装構造体は、基本的にはどのような用途や機能を有するものであってもよいが、例えば、発光ダイオードディスプレイ、発光ダイオードバックライト、発光ダイオード照明装置、ＥＬディスプレイ、電子機器などである。
この第５の発明においては、上記以外のことについては、その性質に反しない限り、第１〜第３の発明に関連して説明したことが成立する。
第６の発明は、
少なくとも一つのバンプを有する基板上に、弾性体からなる凸部の表面が導電膜で被覆された構造の突起部を少なくとも一つ有する素子を少なくとも一つ実装する実装方法であって、
上記基板および上記素子のうちの一方に対して他方を加圧することにより、少なくとも一つの上記突起部の少なくとも先端部を少なくとも一つの上記バンプに埋没させるようにした
ことを特徴とするものである。
典型的には、基板および素子のうちの少なくとも一方の上にあらかじめ接着剤を塗布した状態でこれらの基板および素子のうちの一方に対して他方を加圧することにより、少なくとも一つの突起部の少なくとも先端部を少なくとも一つのバンプに埋没させるようにする。このとき、好適には、突起部の弾性体からなる凸部が弾性変形しつつ、バンプに突起部の少なくとも先端部が埋没するようにする。この後、こうして加圧したままの状態で接着剤を硬化させることにより、この状態を保持することができる。
この第６の発明においては、上記以外のことについては、その性質に反しない限り、第１〜第３および第５の発明に関連して説明したことが成立する。
第７の発明は、
弾性体からなる凸部の少なくとも先端部の表面が導電膜で被覆された構造の突起部を少なくとも一つ有する基板上に、少なくとも一つのバンプを有する素子が少なくとも一つ実装された実装構造体であって、
少なくとも一つの上記突起部の少なくとも先端部が少なくとも一つの上記バンプに埋没している
ことを特徴とするものである。
この第７の発明においては、その性質に反しない限り、第１〜第３、第５および第６の発明に関連して説明したことが成立する。
第８の発明は、
弾性体からなる凸部の少なくとも先端部の表面が導電膜で被覆された構造の突起部を少なくとも一つ有する基板上に、少なくとも一つのバンプを有する素子を少なくとも一つ実装する実装方法であって、
上記基板および上記素子のうちの一方に対して他方を加圧することにより、少なくとも一つの上記突起部の少なくとも先端部を少なくとも一つの上記バンプに埋没させるようにした
ことを特徴とするものである。
この第８の発明においては、その性質に反しない限り、第１〜第３、第５および第６の発明に関連して説明したことが成立する。
第９の発明は、
赤色発光の発光ダイオード、緑色発光の発光ダイオードおよび青色発光の発光ダイオードが基板上にそれぞれ複数個実装された発光ダイオードディスプレイにおいて、
上記赤色発光の発光ダイオード、上記緑色発光の発光ダイオードおよび上記青色発光の発光ダイオードのうちの少なくとも一つの発光ダイオードが、その少なくとも一つの電極上に、弾性体からなる凸部の少なくとも先端部の表面が導電膜で被覆された構造の突起部を少なくとも一つ有し、
上記基板は少なくとも一つのバンプを有し、
少なくとも一つの上記突起部の少なくとも先端部が少なくとも一つの上記バンプに埋没している
ことを特徴とするものである。
第９の発明においては、赤色発光の発光ダイオード、緑色発光の発光ダイオードおよび青色発光の発光ダイオードとしては、例えば、窒化物系ＩＩＩ−Ｖ族化合物半導体を用いたものを用いることができる。赤色発光の発光ダイオードとしては、例えば、ＡｌＧａＩｎＰ系半導体を用いたものを用いることもできる。
この第９の発明においては、上記以外のことについては、その性質に反しない限り、第１〜第３、第５および第６の発明に関連して説明したことが成立する。
第１０の発明は、
赤色発光の発光ダイオード、緑色発光の発光ダイオードおよび青色発光の発光ダイオードが基板上にそれぞれ複数個実装された発光ダイオードディスプレイにおいて、
上記赤色発光の発光ダイオード、上記緑色発光の発光ダイオードおよび上記青色発光の発光ダイオードのうちの少なくとも一つの発光ダイオードが、その少なくとも一つの電極上に少なくとも一つのバンプを有し、
上記基板は、弾性体からなる凸部の少なくとも先端部の表面が導電膜で被覆された構造の突起部を少なくとも一つ有し、
少なくとも一つの上記突起部の少なくとも先端部が少なくとも一つの上記バンプに埋没している
ことを特徴とするものである。
この第１０の発明においては、上記以外のことについては、その性質に反しない限り、第１〜第３、第５、第６および第９の発明に関連して説明したことが成立する。
第１１の発明は、
赤色発光の発光ダイオード、緑色発光の発光ダイオードおよび青色発光の発光ダイオードが基板上にそれぞれ複数個実装された発光ダイオードバックライトにおいて、
上記赤色発光の発光ダイオード、上記緑色発光の発光ダイオードおよび上記青色発光の発光ダイオードのうちの少なくとも一つの発光ダイオードが、その少なくとも一つの電極上に、弾性体からなる凸部の少なくとも先端部の表面が導電膜で被覆された構造の突起部を少なくとも一つ有し、
上記基板は少なくとも一つのバンプを有し、
少なくとも一つの上記突起部の少なくとも先端部が少なくとも一つの上記バンプに埋没している
ことを特徴とするものである。
この第１１の発明においては、上記以外のことについては、その性質に反しない限り、第１〜第３、第５、第６および第９の発明に関連して説明したことが成立する。
第１２の発明は、
赤色発光の発光ダイオード、緑色発光の発光ダイオードおよび青色発光の発光ダイオードが基板上にそれぞれ複数個実装された発光ダイオードバックライトにおいて、
上記赤色発光の発光ダイオード、上記緑色発光の発光ダイオードおよび上記青色発光の発光ダイオードのうちの少なくとも一つの発光ダイオードが、その少なくとも一つの電極上に少なくとも一つのバンプを有し、
上記基板は、弾性体からなる凸部の少なくとも先端部の表面が導電膜で被覆された構造の突起部を少なくとも一つ有し、
少なくとも一つの上記突起部の少なくとも先端部が少なくとも一つの上記バンプに埋没している
ことを特徴とするものである。
この第１２の発明においては、上記以外のことについては、その性質に反しない限り、第１〜第３、第５、第６および第９の発明に関連して説明したことが成立する。
第１３の発明は、
一つまたは複数の素子を有する電子機器において、
少なくとも一つの上記素子が、弾性体からなる凸部の少なくとも先端部の表面が導電膜で被覆された構造の突起部を少なくとも一つ有し、
上記基板は少なくとも一つのバンプを有し、
少なくとも一つの上記突起部の少なくとも先端部が少なくとも一つの上記バンプに埋没している
ことを特徴とするものである。
この電子機器は、基本的にはどのようなものであってもよく、携帯型のものと据え置き型のものとの双方を含み、具体例を挙げると、携帯電話、モバイル機器、ロボット、パーソナルコンピュータ、車載機器、各種家庭電気製品などである。
第１３の発明においては、上記以外のことについては、その性質に反しない限り、第１〜第３、第５、第６および第９の発明に関連して説明したことが成立する。
第１４の発明は、
一つまたは複数の素子を有する電子機器において、
少なくとも一つの上記素子が、少なくとも一つのバンプを有し、
上記基板は、弾性体からなる凸部の少なくとも先端部の表面が導電膜で被覆された構造の突起部を少なくとも一つ有し、
少なくとも一つの上記突起部の少なくとも先端部が少なくとも一つの上記バンプに埋没している
ことを特徴とするものである。
第１４の発明においては、上記以外のことについては、その性質に反しない限り、第１〜第３、第５、第６、第９および第１３の発明に関連して説明したことが成立する。
上述のように構成されたこの発明においては、素子または基板の一方が、弾性体からなる凸部の少なくとも先端部の表面が導電膜で被覆された構造の突起部を少なくとも一つ有するので、素子を基板上に実装する場合、基板および素子のうちの一方に対して他方を加圧することにより、少なくとも一つの突起部の少なくとも先端部を少なくとも一つのバンプに埋没させると、突起部が圧縮力を受けて圧縮され、それによって弾性体からなる凸部が弾性変形することにより反発力がバンプに加わる。この状態では、突起部の導電膜が常にバンプを押圧している。この状態で基板と素子とを接着固定することにより、この突起部の導電膜がバンプを押圧している状態が保持される。この状態では、素子と基板上の配線とが確実に電気的に接続されており、接続信頼性が高い。これは、バンプのピッチを例えば３０μｍ以下あるいは２０μｍ以下に小さくしても変わらないため、多ピン化に有利である。また、例えば基板上に複数のバンプを形成する場合、これらのバンプの高さにばらつきがあっても、突起部が弾力を有するため、このばらつきを補償することができる。また、基板上に複数の素子を実装する場合、これらの素子と基板との平行度も高くすることができる。
この発明によれば、基板上に素子を実装する場合に、基板上の配線と素子とを確実に電気的に接続することができ、しかもバンプのさらなる微細化、多ピン接続が可能となる。そして、高性能の発光ダイオードディスプレイ、発光ダイオードバックライト、発光ダイオード照明装置、各種の電子機器などを実現することができる。
以下、この発明の実施形態について図面を参照しながら説明する。なお、実施形態の全図において、同一または対応する部分には同一の符号を付す。
まず、この発明の第１の実施形態について説明する。
図１はこの第１の実施形態において用いる配線基板１０を示す。
図１に示すように、この配線基板１０においては、基板１１上に所定のパターンで配線１２が形成されている。この配線１２上の所定部分に、凸部１３とこの凸部１３の表面を覆う導電膜１４とからなる突起部１５が形成されている。この突起部１５は一つまたは複数形成されるが、ここでは一つだけ示している。凸部１３は弾性体からなり、例えば円錐台状または四角錐台状の形状を有する。導電膜１４は配線１２上に延在しており、この配線１２と電気的に接続されている。ここで、凸部１３を形成する弾性体ならびに導電膜１４の材料および厚さは、この配線基板１０上に実装しようとする素子をこの配線基板１０に加圧接合する場合に、その時に加える荷重により突起部１５の少なくとも先端部が、素子上のバンプに埋没するように選択される。
図２はこの第１の実施形態において配線基板１０上に実装する素子２０を示す。
図２に示すように、この素子２０においては、素子本体２１の図示省略した電極上にバンプ２２が形成されている。このバンプ２２はＡｕやはんだなどからなるが、これに限定されるものではない。
次に、素子２０を配線基板１０上に実装する方法について説明する。
まず、図３Ａに示すように、突起部１５を形成した配線基板１０上に接着剤３０を塗布する。この接着剤３０を塗布する温度はこの接着剤３０の材料に応じて適宜選択され、室温であっても室温と異なる温度であってもよい。ここでは、接着剤３０として熱硬化性樹脂を用いる。この接着剤３０の厚さは突起部１５の高さよりも大きくする。
次に、接着剤３０が未硬化の状態で、図３Ｂに示すように、素子２０と配線基板１０とを互いに平行に保ちながら、素子２０のバンプ２２を配線基板１０上の突起部１５に位置合わせする。
次に、図４Ａに示すように、素子２０を配線基板１０側に移動させて未硬化の接着剤３０と接触させ、この接着剤３０の粘着力を利用して素子２０を仮実装する。この仮実装時の温度は接着剤３０の材料に応じて適宜選択され、室温であっても室温と異なる温度であってもよい。素子２０は配線基板１０上に一つまたは複数実装されるが、ここでは一つだけ示している。
次に、図４Ｂに示すように、配線基板１０に対して素子２０をバンプ２２と反対の面側から加圧し、バンプ２２を突起部１５の先端部に接触させる。この加圧は、素子２０に損傷を与えないようにするために、例えば厚さ５μｍ程度のシリコーンラバーなどを介して行うのが望ましい。また、この加圧時の温度は、室温であっても室温と異なる温度であってもよい。
次に、図５Ａに示すように、素子２０をさらに加圧すると突起部１５の先端部がバンプ２２に埋没し始め、最終的に図５Ｂに示すような状態となる。こうして突起部１５の先端部がバンプ２２に埋没した状態では、突起部１５の弾性体からなる凸部１３が圧縮されて弾性変形した状態となっているため、この凸部１３による反発力により突起部１５の導電膜１４が常にバンプ２２を押圧した状態となっている。このため、この状態では、突起部１５の導電膜１４がバンプ２２と電気的に確実に接続されている。
次に、この状態で加熱を行うことにより接着剤３０を硬化させる。この結果、素子２０と配線基板１０とが接着剤３０により接着固定され、突起部１５の導電膜１４がバンプ２２と電気的に確実に接続された状態が保持される。
以上のようにして、配線基板１０上に素子２０が、配線基板１０の配線１２と素子２０のバンプ２２とが電気的に確実に接続された状態で実装された実装構造体を得ることができる。
図６に、一つのバンプ２２に三つの突起部１５が接続されている実装構造体の一例を示す。
〈実施例〉
素子２０として、シリコンチップ（素子本体２１）上にバンプ２２としてＡｕバンプを５０μｍピッチで合計８２０個形成したものを用いた。Ａｕバンプの大きさは３０μｍ×８５μｍ、高さ（厚さ）は１５±３μｍ、ビッカース硬度Ｈv は５０以上であった。
基板１１上に配線１２として厚さ２００ｎｍのＡｌ膜からなるＡｌ配線を形成し、その上に突起部１５を形成した。この状態の電子顕微鏡写真を図７Ａに示す。突起部１５の凸部１３は、基板１１上にＰＢＯ膜を形成した後、このＰＢＯ膜をフォトリソグラフィーおよびエッチングによりパターニングすることにより形成した。この凸部１３の直径は６μｍ、高さは５．１μｍとした。導電膜１４は、スパッタリング法により厚さ１０ｎｍのＴｉ膜および厚さ２００μｍのＡｕ膜を順次成膜した後、このＴｉ／Ａｕ膜をフォトリソグラフィーおよびエッチングによりパターニングすることにより形成した。
次に、突起部１５を形成した配線基板１０上に接着剤３０として厚さ２５μｍの非導電性ペースト（Non-Conductive Paste, ＮＣＰ）を塗布した。
次に、素子２０を配線基板１０上に加圧接合し、突起部１５の少なくとも先端部をＡｕバンプに埋没させた。この状態の電子顕微鏡写真を図７Ｂに示す。この加圧時に加える荷重は、一つの突起部１５（１ドット（ｄｏｔ））当たり０．５５〜３．３ｇｆとした。一つのＡｕバンプ当たりの突起部１５の数は平均して５．６個（ドット）であった。
この後、１９０℃で１０秒間加熱処理を行うことにより、接着剤３０としてのＮＣＦを硬化させた。
こうして素子２０を配線基板１０上に実装した。この状態の電子顕微鏡写真を図７Ｃに示す。
図８に、加圧接合時に１ドット当たりに加える荷重と接合された状態の突起部１５の高さ（凸高さ）および突起部１５のバンプ２２への埋入深さとの関係を測定した結果を示す（凸高さおよび埋入深さについては図５Ｂ参照）。図８に示すように、突起部１５の凸部１３の高さは、最初５．１μｍであったものが２．８μｍになった時点で変形がストップする傾向があるが、バンプ２２への埋入深さは荷重が大きくなるにつれて増加する傾向がある。図９に、１ドット当たりに加える荷重を変化させた時に突起部１５が圧縮により変形する様子を示す。ここで、図９Ａは接続前、図９Ｂ、Ｃ、Ｄ、ＥおよびＦはそれぞれ、図８のデータＢ、Ｃ、Ｄ、ＥおよびＦが得られた実装構造体の電子顕微鏡写真を示す。総合的に見ると、この例では、加圧接合時に１ドット当たりに加える荷重は１〜３ｇｆであるのが望ましいと考えられる。図９Ｇは比較のためのもので、突起部１５がない部位のバンプ２２を示す。
図１０Ａ、Ｂ、Ｃ、ＤおよびＥはそれぞれ、図９のデータＢ、Ｃ、Ｄ、ＥおよびＦが得られた実装構造体における一つのバンプ２２当たりの接続抵抗の測定結果を示す。全ての測定箇所で導通が取れており、多くの測定箇所で接続抵抗は０．１２Ω以下であった。
以上のように、この第１の実施形態によれば、配線基板１０の配線１２上に、弾性体からなる凸部１３の表面を導電膜１４で被覆した構造の突起部１５を形成し、この配線基板１０上に接着剤３０を塗布した状態で素子２０を仮実装し、配線基板１０に対して素子２０を加圧することにより、素子２０のバンプ２２に突起部１５の少なくとも先端部を埋没させた後、接着剤３０を硬化させるようにしているので、バンプ２２と突起部１５とを電気的に確実に接続することができる。このため、素子２０と配線基板１０の配線１２とを電気的に確実に接続することができ、高い接続信頼性を得ることができる。また、配線基板１０上にバンプ２２を複数形成する場合にそれらの高さのばらつきが生じても、突起部１５の弾性体からなる凸部１３が高さ方向に弾性変形するため、この高さのばらつきを補償することができる。また、同様な理由により、配線基板１０に対する素子２０の平行度を補償することができ、高い平行度を得ることができる。
次に、この発明の第２の実施形態について説明する。
図１１はこの第２の実施形態において用いる配線基板１０を示す。
図１１に示すように、この第２の実施形態においては、配線基板１０上の突起部１５の構成が第１の実施形態と異なる。すなわち、この配線基板１０においては、配線１２の所定部分において、基板１１とこの配線１２との間に凸部１３が形成されている。そして、この凸部１３とこの凸部１３の表面を覆う部分の配線１２からなる導電膜とにより突起部１５が形成されている。
素子２０の構成および配線基板１０上への素子２０の実装方法は第１の実施形態と同様である。
図１２に、素子２０を配線基板１０上に実装した実装構造体を示す。
この第２の実施形態によれば、第１の実施形態と同様な利点を得ることができる。
次に、この発明の第３の実施形態について説明する。
図１３はこの第３の実施形態において用いる配線基板１０を示す。
図１３に示すように、この第３の実施形態においては、配線基板１０の配線１２上にバンプ２２が形成されている。この場合、この配線基板１０上には突起部１５が形成されていない。その代わりに、図１４に示すように、素子２０の電極２３上に突起部１５が形成されている。
配線基板１０上への素子２０の実装方法は第１の実施形態と同様である。
図１５に、素子２０を配線基板１０上に実装した実装構造体を示す。
この第３の実施形態によれば、第１の実施形態と同様な利点を得ることができる。
次に、この発明の第４の実施形態について説明する。この第４の実施形態においては、素子２０がマイクロ発光ダイオードであり、このマイクロ発光ダイオードを配線基板１０上に実装する場合について説明する。
図１６にこのマイクロ発光ダイオード４０を示す。
図１６に示すように、このマイクロ発光ダイオード４０においては、ｎ型半導体層４１、その上の活性層４２およびその上のｐ型半導体層４３により発光ダイオード構造が形成されている。これらのｎ型半導体層４１、活性層４２およびｐ型半導体層４３は全体として例えば円形の平面形状を有し、その端面（側面）４４はｎ型半導体層４１の下面に対して角度θ1 傾斜している。これらのｎ型半導体層４１、活性層４２およびｐ型半導体層４３の直径方向の断面形状は、台形（θ1 ＜９０度）、長方形（θ1 ＝９０度）または逆台形（θ1 ＞９０度）であり、ｐ型半導体層４３上には、例えば円形のｐ側電極４５が形成されている。このｐ側電極４５上にバンプ２２が形成されている。ｎ型半導体層４１の下面の一部には例えば円形のｎ側電極４６が形成されている。端面４４、ｐ側電極４５およびバンプ２２の周囲は樹脂などの封止材４７により封止されている。
ｎ型半導体層４１、活性層４２およびｐ型半導体層４３に用いる半導体は必要に応じて選択されるが、具体的には、例えば、ＧａＮ系半導体、ＡｌＧａＩｎＰ系半導体などである。
このマイクロ発光ダイオード４０が例えばＧａＮ系発光ダイオードである場合、その各部の寸法、材料などの具体例を挙げると次のとおりである。ｎ型半導体層４１はｎ型ＧａＮ層でその厚さは例えば２６００ｎｍ、活性層４２の厚さは例えば２００ｎｍ、ｐ型半導体層４３はｐ型ＧａＮ層でその厚さは例えば２００ｎｍである。活性層４２は、例えば、ＩｎＧａＮ井戸層とＧａＮ障壁層とからなる多重量子井戸（ＭＱＷ）構造を有し、ＩｎＧａＮ井戸層のＩｎ組成は、このＧａＮ系発光ダイオードが青色発光である場合は例えば０．１７、緑色発光である場合は例えば０．２５である。発光ダイオード構造の最大径、すなわちｎ型ＧａＮ層４１の下面の直径をａとすると、ａは例えば２０μｍである。上記のようにｎ型半導体層４１としてのｎ型ＧａＮ層１１の厚さが２６００ｎｍ、活性層４２およびｐ型半導体層４３としてのｐ型ＧａＮ層の厚さがそれぞれ２００ｎｍである場合、この発光ダイオード構造の全体の厚さは２６００＋２００＋２００＝３０００ｎｍ＝３μｍである。この場合、発光ダイオード構造のアスペクト比は、この発光ダイオード構造の全体の厚さ（高さ）をｂとすると、ｂ／ａ＝３／２０＝０．１５である。θ1 は例えば５０度である。ｐ側電極４５は例えばＡｇ／Ｐｔ／Ａｕ構造の金属多層膜からなり、Ａｇ膜の厚さは例えば５０ｎｍ、Ｐｔ膜の厚さは例えば５０ｎｍ、Ａｕ膜の厚さは例えば２０００ｎｍである。ｐ側電極４５はＡｇの単層膜からなるものであってもよい。ｎ側電極４６は例えばＴｉ／Ｐｔ／Ａｕ構造の金属積層膜からなり、Ｔｉ膜およびＰｔ膜の厚さは例えばそれぞれ５０ｎｍ、Ａｕ膜の厚さは例えば２０００ｎｍである。
バンプ２２は例えば円形のＡｕバンプであり、直径は例えば１５μｍ、高さ（厚さ）は例えば７μｍ、ビッカース硬度Ｈv は６０である。
このマイクロ発光ダイオード４０においては、動作時に活性層４２から発生する光は、端面４４で反射されてｎ型半導体層４１の下面から外部に取り出され、あるいは、直接ｎ型半導体層４１の下面に向かってそのまま外部に取り出される。
配線基板１０の構成および配線基板１０上へのマイクロ発光ダイオード４０の実装方法は第１の実施形態と同様である。配線基板１０上の突起部１５の凸部１３は例えば直径５μｍ、厚さ（高さ）は例えば３μｍ、凸部１３を構成する弾性体の圧縮弾性率は例えば３ＧＰａ、導電膜１４は例えば厚さ０．１μｍのＡｕ膜である。
図１７に、マイクロ発光ダイオード４０を配線基板１０上に実装した実装構造体を示す。
この第４の実施形態によれば、マイクロ発光ダイオード４０を配線基板１０上に実装する場合に第１の実施形態と同様な利点を得ることができる。
次に、この発明の第５の実施形態について説明する。
図１８に示すように、この第５の実施形態においては、第４の実施形態におけるマイクロ発光ダイオード４０を第２の実施形態と同様な配線基板１０上に実装する。
配線基板１０上へのマイクロ発光ダイオード４０の実装方法は第１の実施形態と同様である。
この第５の実施形態によれば、マイクロ発光ダイオード４０を配線基板１０上に実装する場合に第１の実施形態と同様な利点を得ることができる。
次に、この発明の第６の実施形態について説明する。
この第６の実施形態においては、図１９に示すマイクロ発光ダイオード４０を配線基板１０上に実装する場合について説明する。
図１９に示すように、このマイクロ発光ダイオード４０は、ｐ側電極４４上にバンプ２２が形成されておらず、代わりに突起部１５が形成されていることを除いて、第４の実施形態におけるマイクロ発光ダイオード４０と同様な構成を有する。
配線基板１０の構成は第３の実施形態と同様であり、配線基板１０上へのマイクロ発光ダイオード４０の実装方法は第１の実施形態と同様である。
図２０に、このマイクロ発光ダイオード４０を配線基板１０上に実装した実装構造体を示す。
この第６の実施形態によれば、マイクロ発光ダイオード４０を配線基板１０上に実装する場合に第１の実施形態と同様な利点を得ることができる。
次に、この発明の第７の実施形態について説明する。この第７の実施形態においては、第４の実施形態による実装方法を用いて、図１６に示すマイクロ発光ダイオード４０と同様な構造を有する赤色発光のマイクロ発光ダイオード、緑色発光のマイクロ発光ダイオードおよび緑色発光のマイクロ発光ダイオードを配線基板１０上に実装することによりマイクロ発光ダイオードディスプレイを製造する方法について説明する。
ディスプレイ基板である配線基板１０の配線１２上には、マイクロ発光ダイオードが実装される全ての場所に、突起部１５が一つのマイクロ発光ダイオード当たり３個形成されている。
まず、図３Ａに示すと同様に、突起部１５を形成した配線基板１０上に接着剤３０を塗布する。この接着剤３０としては、例えば熱硬化性エポキシ樹脂を用い、その厚さは例えば５μｍとする。
次に、接着剤３０が未硬化の状態で、図４Ａに示すと同様に、まず配線基板１０上の所定の領域に、赤色発光のマイクロ発光ダイオード４０Ｒを接着剤３０による粘着力を利用して、例えば１６０×１２０個並列に仮実装する。次に、配線基板１０上の隣の領域に、赤色発光のマイクロ発光ダイオード４０Ｒを同様にして、１６０×１２０個並列に仮実装する。これを４×４回繰り返して合計６４０×４８０個の赤色発光のマイクロ発光ダイオード４０Ｒを仮実装する。次に、同様の方法で、緑色発光のマイクロ発光ダイオード４０Ｇおよび青色発光のマイクロ発光ダイオード４０Ｂを入れ子状に仮実装し、ＲＧＢ×６４０×４８０個のマイクロ発光ダイオードアレイを形成する。
次に、図４Ｂに示すと同様に、こうしてマイクロ発光ダイオードアレイが仮実装された配線基板１０に対してこのマイクロ発光ダイオードアレイをバンプ２２と反対の面側から一括して加圧して、バンプ２２を突起部１５の先端部と接触させる。この加圧は、マイクロ発光ダイオードアレイに損傷を与えないようにするために、例えば厚さ５μｍ程度のシリコーンラバーなどを介して行う。
次に、図５Ａに示すと同様に、マイクロ発光ダイオードアレイを加圧して突起部１５の先端部をバンプ２２に埋没させ、最終的に図５Ｂに示すと同様な状態とする。こうして突起部１５の先端部がバンプ２２に埋没した状態では、突起部１５の弾性体からなる凸部１３が圧縮されて弾性変形した状態となっているため、この凸部１３による反発力により突起部１５の導電膜１４が常にバンプ２２を押圧した状態となっている。このため、この状態では、突起部１５の導電膜１４がバンプ２２と電気的に確実に接続されている。加圧時に加える荷重は一つのバンプ２２当たり例えば３ｇｆで、全体では２．８ｔ（トン）である。
次に、この状態で加熱を行うことにより接着剤３０を硬化させる。この結果、突起部１５の導電膜１４がバンプ２２と電気的に確実に接続された状態が保持される。
以上のようにして、配線基板１０上にマイクロ発光ダイオード４０Ｒ、４０Ｇ、４０Ｂが、それらのバンプ２２と配線基板１０の配線１２とが電気的に確実に接続された状態で実装された実装構造体を得ることができる。
この後、マイクロ発光ダイオード４０Ｒ、４０Ｇ、４０Ｂのｎ側電極４６側に所定の配線を施し、図２１に示すように、マイクロ発光ダイオードディスプレイを製造する。
以上のように、この第７の実施形態によれば、配線基板１０上の突起部１５とマイクロ発光ダイオード４０Ｒ、４０Ｇ、４０Ｂのバンプ２２との接続を利用することで配線基板１０上の配線１２とマイクロ発光ダイオード４０Ｒ、４０Ｇ、４０Ｂとを電気的に確実に接続することができ、高信頼性の６４０×４８０画素フルカラーマイクロ発光ダイオードディスプレイを容易に実現することができる。しかも、マイクロ発光ダイオード４０Ｒ、４０Ｇ、４０Ｂを配線基板１０に対して２０μｍ程度以下の狭ピッチで接続可能なため、例えば５インチ−フルＨＤ（High Definition)高精細フルカラーマイクロ発光ダイオードディスプレイを実現することが可能である。
次に、この発明の第８の実施形態について説明する。
この第８の実施形態においては、図２２に示すように、液晶ディスプレイのディスプレイ基板である配線基板１０の画素領域、すなわち液晶表示部５０の外周に、画素駆動用ＩＣチップ５１をＣＯＧ（Chip On Glass)実装する。この画素駆動用ＩＣチップ５１は、例えば、バンプピッチ１５μｍ、２０００ピン、チップサイズ２ｍｍ×２０ｍｍである。
具体的には、例えば、基板１１としてガラス基板を用いた配線基板１０上に従来公知の方法によりあらかじめ液晶表示部５０を形成した後、この配線基板１０の画素駆動用ＩＣチップ５１を実装する部位における配線１２上の、画素駆動用ＩＣチップ５１のバンプ２２に対応する位置に突起部１５を形成する。
次に、図３Ａに示すと同様に、突起部１５を形成した配線基板１０上に接着剤３０を塗布する。この接着剤３０としては、例えばＮＣＰや熱硬化性エポキシ樹脂などを用いる。
次に、接着剤３０が未硬化の状態で、図４Ａに示すと同様に、配線基板１０上の所定の領域に、画素駆動用ＩＣチップ５１を接着剤３０による粘着力を利用して、必要な数だけ仮実装する。
次に、図４Ｂに示すと同様に、こうして画素駆動用ＩＣチップ５１が仮実装された配線基板１０に対してこの画素駆動用ＩＣチップ５１をバンプ２２と反対の面側から加圧して、バンプ２２を突起部１５の先端部と接触させる。この加圧は、画素駆動用ＩＣチップ５１に損傷を与えないようにするために、例えばシリコーンラバーなどの弾性体シートなどを介して行う。
次に、図５Ａに示すと同様に、画素駆動用ＩＣチップ５１をさらに加圧して突起部１５の先端部をバンプ２２に埋没させ、最終的に図５Ｂに示すと同様な状態とする。こうして突起部１５の先端部がバンプ２２に埋没した状態では、突起部１５の弾性体からなる凸部１３が圧縮されて弾性変形した状態となっているため、この凸部１３による反発力により突起部１５の導電膜１４が常にバンプ２２を押圧した状態となっている。このため、この状態では、突起部１５の導電膜１４がバンプ２２と電気的に確実に接続されている。加圧時に加える荷重は一つのバンプ２２当たり例えば３ｇｆである。
次に、この状態で加熱を行うことにより接着剤３０を硬化させる。この結果、突起部１５の導電膜１４がバンプ２２と電気的に確実に接続された状態が保持される。
以上のようにして、配線基板１０上の液晶表示部５０の外周に、画素駆動用ＩＣチップ５１が、そのバンプ２２と配線基板１０の配線１２とが電気的に確実に接続された状態でＣＯＧ実装された液晶ディスプレイを得ることができる。
以上のように、この第８の実施形態によれば、突起部１５とバンプ２２との接続を利用することで配線基板１０上の配線１２と画素駆動用ＩＣチップ５１とを電気的に確実に接続することができ、高信頼性の液晶ディスプレイを容易に実現することができる。しかも、画素駆動用ＩＣチップ５１のバンプ２２を１５μｍと狭ピッチで形成しても接続可能であるため、画素駆動用ＩＣチップ５１のチップサイズを小さくすることができ、画素駆動用ＩＣチップ５１の低コスト化を図ることができる。そして、例えば、５インチ−フルＨＤ高精細フルカラー液晶ディスプレイを実現することが可能である。
以上、この発明の実施形態について具体的に説明したが、この発明は、上述の実施形態に限定されるものではなく、この発明の技術的思想に基づく各種の変形が可能である。
例えば、上述の第１〜第８の実施形態において挙げた数値、材料、構造、形状、基板、原料、プロセスなどはあくまでも例に過ぎず、必要に応じて、これらと異なる数値、材料、構造、形状、基板、原料、プロセスなどを用いてもよい。
また、例えば、図２３に示すように、素子２０として、素子本体２１の電極２３上にバンプ２２を形成し、その上にさらに突起部１５を形成したものを用いてもよい。図２４はこの素子２０を加圧接合により配線基板１０上に実装した実装構造体を示す。素子２０と配線基板１０とは接着剤３０により接着固定されている。
あるいは、例えば、図２５に示すように、配線基板１０の配線１２上にバンプ２２を形成し、その上に突起部１５を形成してもよい。素子２０はバンプ２２を有する。図２６はこの素子２０を加圧接合により配線基板１０上に実装した実装構造体を示す。素子２０と配線基板１０とは接着剤３０により接着固定されている。
この発明の第１の実施形態において実装に用いられる配線基板を示す断面図である。 この発明の第１の実施形態において実装される素子を示す断面図である。 この発明の第１の実施形態による実装方法を説明するための断面図である。 この発明の第１の実施形態による実装方法を説明するための断面図である。 この発明の第１の実施形態による実装方法を説明するための断面図である。 この発明の第１の実施形態による実装方法により素子が実装された実装構造体の他の例を示す断面図である。 この発明の第１の実施形態による実装方法により素子が実装された実装構造体の実施例を説明するための図面代用写真である。 この発明の第１の実施形態による実装方法により素子が実装された実装構造体の実施例において加圧接合時に一つの突起部当たりに加える荷重と接合後の突起部の高さおよびバンプへの埋入深さとの関係を測定した結果を示す略線図である。 この発明の第１の実施形態による実装方法により素子が実装された実装構造体の実施例において加圧接合時に加える荷重を変えて接合を行ったときの突起部とバンプとの圧着部の様子を示す図面代用写真である。 この発明の第１の実施形態による実装方法により素子が実装された実装構造体の実施例において加圧接合時に加える荷重を変えて接合を行ったときの突起部とバンプとの圧着部の接続抵抗の測定結果を示す略線図である。 この発明の第２の実施形態において実装に用いられる配線基板を示す断面図である。 この発明の第２の実施形態による実装方法により素子が実装された実装構造体の例を示す断面図である。 この発明の第３の実施形態において実装に用いられる配線基板を示す断面図である。 この発明の第３の実施形態において実装される素子を示す断面図である。 この発明の第３の実施形態による実装方法により素子が実装された実装構造体を示す断面図である。 この発明の第４の実施形態において実装されるマイクロ発光ダイオードを示す断面図である。 この発明の第４の実施形態による実装方法によりマイクロ発光ダイオードが実装された実装構造体を示す断面図である。 この発明の第５の実施形態による実装方法によりマイクロ発光ダイオードが実装された実装構造体を示す断面図である。 この発明の第６の実施形態において実装されるマイクロ発光ダイオードを示す断面図である。 この発明の第６の実施形態による実装方法によりマイクロ発光ダイオードが実装された実装構造体を示す断面図である。 この発明の第７の実施形態による実装方法によりマイクロ発光ダイオードが実装されたマイクロ発光ダイオードディスプレイを示す略線図である。 この発明の第８の実施形態による実装方法により画素駆動用ＩＣチップが実装された液晶ディスプレイを示す略線図である。 この発明の他の実施形態において実装される素子を示す断面図である。 この発明の他の実施形態による実装方法により素子が実装された実装構造体を示す断面図である。 この発明のさらに他の実施形態において実装される素子を示す断面図である。 この発明のさらに他の実施形態による実装方法により素子が実装された実装構造体を示す断面図である。
符号の説明
１０…配線基板、１１…基板、１２…配線、２０…素子、２１…素子本体、２２…バンプ、２３…電極、３０…接着剤、４０、４０Ｒ、４０Ｇ、４０Ｂ…マイクロ発光ダイオード、４１…ｎ型半導体層、４２…活性層、４３…ｐ型半導体層、４５…ｐ側電極、４６…ｎ側電極、５０…液晶表示部、５１…画素駆動用ＩＣチップ

Claims (20)

  1. 弾性体からなる凸部の少なくとも先端部の表面が導電膜で被覆された構造の突起部を少なくとも一つ有することを特徴とする素子。
  2. 上記素子は少なくとも一つの電極を有し、上記突起部はこの電極上に、この電極と上記導電膜とが導通した状態で設けられていることを特徴とする請求項１記載の素子。
  3. 上記素子は少なくとも一つの電極を有し、この電極上にバンプを有し、上記突起部はこのバンプ上に設けられていることを特徴とする請求項１記載の素子。
  4. 素子上に弾性体からなる凸部を少なくとも一つ形成し、この凸部の少なくとも先端部の表面を導電膜で被覆して突起部を少なくとも一つ形成するようにしたことを特徴とする素子の製造方法。
  5. 弾性体からなる凸部の少なくとも先端部の表面が導電膜で被覆された構造の突起部を少なくとも一つ有することを特徴とする基板。
  6. 上記基板上に配線が設けられ、上記突起部はこの配線上に、この配線と上記導電膜とが導通した状態で設けられていることを特徴とする請求項５記載の基板。
  7. 上記基板上に配線が設けられ、上記凸部はこの配線と上記基板との間にこの配線で被覆されるように設けられ、この配線のうちの上記凸部を被覆する部分が上記導電膜を構成することを特徴とする請求項５記載の基板。
  8. 基板上に弾性体からなる凸部を少なくとも一つ形成し、この凸部の少なくとも先端部の表面を導電膜で被覆することにより突起部を少なくとも一つ形成するようにしたことを特徴とする基板の製造方法。
  9. 少なくとも一つのバンプを有する基板上に、弾性体からなる凸部の表面が導電膜で被覆された構造の突起部を少なくとも一つ有する素子が少なくとも一つ実装された実装構造体であって、
    少なくとも一つの上記突起部の少なくとも先端部が少なくとも一つの上記バンプに埋没している
    ことを特徴とする実装構造体。
  10. 上記基板と上記素子とが接着剤により接着されていることを特徴とする請求項９記載の実装構造体。
  11. 少なくとも一つのバンプを有する基板上に、弾性体からなる凸部の表面が導電膜で被覆された構造の突起部を少なくとも一つ有する素子を少なくとも一つ実装する実装方法であって、
    上記基板および上記素子のうちの一方に対して他方を加圧することにより、少なくとも一つの上記突起部の少なくとも先端部を少なくとも一つの上記バンプに埋没させるようにした
    ことを特徴とする実装方法。
  12. 上記基板および上記素子のうちの少なくとも一方の上にあらかじめ接着剤を塗布した状態で上記基板および上記素子のうちの一方に対して他方を加圧することにより、少なくとも一つの上記突起部の少なくとも先端部を少なくとも一つの上記バンプに埋没させるようにしたことを特徴とする請求項１１記載の実装方法。
  13. 弾性体からなる凸部の少なくとも先端部の表面が導電膜で被覆された構造の突起部を少なくとも一つ有する基板上に、少なくとも一つのバンプを有する素子が少なくとも一つ実装された実装構造体であって、
    少なくとも一つの上記突起部の少なくとも先端部が少なくとも一つの上記バンプに埋没している
    ことを特徴とする実装構造体。
  14. 弾性体からなる凸部の少なくとも先端部の表面が導電膜で被覆された構造の突起部を少なくとも一つ有する基板上に、少なくとも一つのバンプを有する素子を少なくとも一つ実装する実装方法であって、
    上記基板および上記素子のうちの一方に対して他方を加圧することにより、少なくとも一つの上記突起部の少なくとも先端部を少なくとも一つの上記バンプに埋没させるようにした
    ことを特徴とする実装方法。
  15. 赤色発光の発光ダイオード、緑色発光の発光ダイオードおよび青色発光の発光ダイオードが基板上にそれぞれ複数個実装された発光ダイオードディスプレイにおいて、
    上記赤色発光の発光ダイオード、上記緑色発光の発光ダイオードおよび上記青色発光の発光ダイオードのうちの少なくとも一つの発光ダイオードが、その少なくとも一つの電極上に、弾性体からなる凸部の少なくとも先端部の表面が導電膜で被覆された構造の突起部を少なくとも一つ有し、
    上記基板は少なくとも一つのバンプを有し、
    少なくとも一つの上記突起部の少なくとも先端部が少なくとも一つの上記バンプに埋没している
    ことを特徴とする発光ダイオードディスプレイ。
  16. 赤色発光の発光ダイオード、緑色発光の発光ダイオードおよび青色発光の発光ダイオードが基板上にそれぞれ複数個実装された発光ダイオードディスプレイにおいて、
    上記赤色発光の発光ダイオード、上記緑色発光の発光ダイオードおよび上記青色発光の発光ダイオードのうちの少なくとも一つの発光ダイオードが、その少なくとも一つの電極上に少なくとも一つのバンプを有し、
    上記基板は、弾性体からなる凸部の少なくとも先端部の表面が導電膜で被覆された構造の突起部を少なくとも一つ有し、
    少なくとも一つの上記突起部の少なくとも先端部が少なくとも一つの上記バンプに埋没している
    ことを特徴とする発光ダイオードディスプレイ。
  17. 赤色発光の発光ダイオード、緑色発光の発光ダイオードおよび青色発光の発光ダイオードが基板上にそれぞれ複数個実装された発光ダイオードバックライトにおいて、
    上記赤色発光の発光ダイオード、上記緑色発光の発光ダイオードおよび上記青色発光の発光ダイオードのうちの少なくとも一つの発光ダイオードが、その少なくとも一つの電極上に、弾性体からなる凸部の少なくとも先端部の表面が導電膜で被覆された構造の突起部を少なくとも一つ有し、
    上記基板は少なくとも一つのバンプを有し、
    少なくとも一つの上記突起部の少なくとも先端部が少なくとも一つの上記バンプに埋没している
    ことを特徴とする発光ダイオードバックライト。
  18. 赤色発光の発光ダイオード、緑色発光の発光ダイオードおよび青色発光の発光ダイオードが基板上にそれぞれ複数個実装された発光ダイオードバックライトにおいて、
    上記赤色発光の発光ダイオード、上記緑色発光の発光ダイオードおよび上記青色発光の発光ダイオードのうちの少なくとも一つの発光ダイオードが、その少なくとも一つの電極上に少なくとも一つのバンプを有し、
    上記基板は、弾性体からなる凸部の少なくとも先端部の表面が導電膜で被覆された構造の突起部を少なくとも一つ有し、
    少なくとも一つの上記突起部の少なくとも先端部が少なくとも一つの上記バンプに埋没している
    ことを特徴とする発光ダイオードバックライト。
  19. 一つまたは複数の素子を有する電子機器において、
    少なくとも一つの上記素子が、弾性体からなる凸部の少なくとも先端部の表面が導電膜で被覆された構造の突起部を少なくとも一つ有し、
    上記基板は少なくとも一つのバンプを有し、
    少なくとも一つの上記突起部の少なくとも先端部が少なくとも一つの上記バンプに埋没している
    ことを特徴とする電子機器。
  20. 一つまたは複数の素子を有する電子機器において、
    少なくとも一つの上記素子が、少なくとも一つのバンプを有し、
    上記基板は、弾性体からなる凸部の少なくとも先端部の表面が導電膜で被覆された構造の突起部を少なくとも一つ有し、
    少なくとも一つの上記突起部の少なくとも先端部が少なくとも一つの上記バンプに埋没している
    ことを特徴とする電子機器。
JP2006195051A 2006-07-18 2006-07-18 実装構造体の実装方法、発光ダイオードディスプレイの実装方法、発光ダイオードバックライトの実装方法および電子機器の実装方法 Active JP4920330B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2006195051A JP4920330B2 (ja) 2006-07-18 2006-07-18 実装構造体の実装方法、発光ダイオードディスプレイの実装方法、発光ダイオードバックライトの実装方法および電子機器の実装方法
US11/778,736 US8232640B2 (en) 2006-07-18 2007-07-17 Device, method of manufacturing device, board, method of manufacturing board, mounting structure, mounting method, LED display, LED backlight and electronic device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006195051A JP4920330B2 (ja) 2006-07-18 2006-07-18 実装構造体の実装方法、発光ダイオードディスプレイの実装方法、発光ダイオードバックライトの実装方法および電子機器の実装方法

Publications (2)

Publication Number Publication Date
JP2008027933A true JP2008027933A (ja) 2008-02-07
JP4920330B2 JP4920330B2 (ja) 2012-04-18

Family

ID=38970601

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006195051A Active JP4920330B2 (ja) 2006-07-18 2006-07-18 実装構造体の実装方法、発光ダイオードディスプレイの実装方法、発光ダイオードバックライトの実装方法および電子機器の実装方法

Country Status (2)

Country Link
US (1) US8232640B2 (ja)
JP (1) JP4920330B2 (ja)

Cited By (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009212203A (ja) * 2008-03-03 2009-09-17 Seiko Epson Corp 半導体モジュール及びその製造方法
JP2009253182A (ja) * 2008-04-10 2009-10-29 Toray Ind Inc 電子装置
JP2010245558A (ja) * 2010-07-08 2010-10-28 Seiko Epson Corp 電気光学装置及び電子モジュール
CN102007647A (zh) * 2008-03-19 2011-04-06 皇家飞利浦电子股份有限公司 用于建立与传导带的电连接的连接器
JP2011114226A (ja) * 2009-11-27 2011-06-09 Nitto Denko Corp 配線回路構造体およびそれを用いた半導体装置の製造方法
JP2013211344A (ja) * 2012-03-30 2013-10-10 Fujikura Ltd 多層配線板の製造方法
WO2014050876A1 (ja) * 2012-09-25 2014-04-03 シャープ株式会社 表示装置及び表示装置の製造方法
JP2014216527A (ja) * 2013-04-26 2014-11-17 京セラ株式会社 光照射モジュールおよび印刷装置
JP2015173221A (ja) * 2014-03-12 2015-10-01 スタンレー電気株式会社 半導体発光装置
JP2017162979A (ja) * 2016-03-09 2017-09-14 富士通株式会社 バンプ形成用材料、電子部品の製造方法、半導体装置の製造方法、及び半導体装置
JP2018142713A (ja) * 2015-09-02 2018-09-13 オキュラス ブイアール，エルエルシー 半導体デバイスの組立
JP2018535451A (ja) * 2015-11-13 2018-11-29 オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツングＯｓｒａｍ Ｏｐｔｏ Ｓｅｍｉｃｏｎｄｕｃｔｏｒｓ ＧｍｂＨ ビデオウォールのためのモジュール
US10367129B2 (en) 2016-06-14 2019-07-30 Nichia Corporation Light emitting device
WO2020003869A1 (ja) * 2018-06-25 2020-01-02 株式会社ブイ・テクノロジー 基板実装方法及び電子部品実装基板
JP2020004939A (ja) * 2018-06-25 2020-01-09 株式会社ブイ・テクノロジー 基板実装方法及び電子部品実装基板
WO2020116207A1 (ja) * 2018-12-05 2020-06-11 株式会社ブイ・テクノロジー マイクロｌｅｄ実装構造、マイクロｌｅｄディスプレイ及びマイクロｌｅｄディスプレイの製造方法
JP2021013025A (ja) * 2013-07-19 2021-02-04 日亜化学工業株式会社 発光装置
US10916192B2 (en) 2016-04-26 2021-02-09 Facebook Technologies, Llc Display with redundant light emitting devices
WO2021108951A1 (zh) * 2019-12-02 2021-06-10 京东方科技集团股份有限公司 驱动电路基板、led显示面板及其制作方法、显示装置
KR20210143911A (ko) * 2019-05-30 2021-11-29 청두 비스타 옵토일렉트로닉스 씨오., 엘티디. 수용 기판, 디스플레이 패널 및 디스플레이 패널의 제조 방법
KR20220037402A (ko) * 2019-07-24 2022-03-24 보에 테크놀로지 그룹 컴퍼니 리미티드 디스플레이 기판 및 그 제조 방법
JP2022541863A (ja) * 2019-05-31 2022-09-28 京東方科技集團股▲ふん▼有限公司 表示バックプレート及びその製作方法、表示パネル及びその製作方法、表示装置

Families Citing this family (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI429339B (zh) * 2008-12-31 2014-03-01 Taiwan Tft Lcd Ass 電路板用之基材、電路板以及電路板的製造方法
CN101820721B (zh) * 2009-02-27 2012-07-18 台湾薄膜电晶体液晶显示器产业协会 电路板用的基材、电路板以及电路板的制造方法
JP5002633B2 (ja) * 2009-09-30 2012-08-15 三洋電機株式会社 半導体モジュールおよび携帯機器
US9142533B2 (en) * 2010-05-20 2015-09-22 Taiwan Semiconductor Manufacturing Company, Ltd. Substrate interconnections having different sizes
CN102446909B (zh) * 2010-09-30 2015-03-11 赛恩倍吉科技顾问（深圳）有限公司 发光二极管组合
US9646923B2 (en) 2012-04-17 2017-05-09 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor devices, methods of manufacture thereof, and packaged semiconductor devices
US9425136B2 (en) 2012-04-17 2016-08-23 Taiwan Semiconductor Manufacturing Company, Ltd. Conical-shaped or tier-shaped pillar connections
US9299674B2 (en) 2012-04-18 2016-03-29 Taiwan Semiconductor Manufacturing Company, Ltd. Bump-on-trace interconnect
JP5923725B2 (ja) 2012-05-15 2016-05-25 パナソニックＩｐマネジメント株式会社 電子部品の実装構造体
US9111817B2 (en) 2012-09-18 2015-08-18 Taiwan Semiconductor Manufacturing Company, Ltd. Bump structure and method of forming same
JP6176910B2 (ja) * 2012-09-24 2017-08-09 デクセリアルズ株式会社 接続構造体の製造方法
DE102012109460B4 (de) 2012-10-04 2024-03-07 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Verfahren zur Herstellung eines Leuchtdioden-Displays und Leuchtdioden-Display
US9559366B2 (en) * 2014-03-20 2017-01-31 Versa Power Systems Ltd. Systems and methods for preventing chromium contamination of solid oxide fuel cells
US10418527B2 (en) 2014-10-31 2019-09-17 eLux, Inc. System and method for the fluidic assembly of emissive displays
US10381335B2 (en) 2014-10-31 2019-08-13 ehux, Inc. Hybrid display using inorganic micro light emitting diodes (uLEDs) and organic LEDs (OLEDs)
US10319878B2 (en) 2014-10-31 2019-06-11 eLux, Inc. Stratified quantum dot phosphor structure
US10446728B2 (en) 2014-10-31 2019-10-15 eLux, Inc. Pick-and remove system and method for emissive display repair
US10236279B2 (en) 2014-10-31 2019-03-19 eLux, Inc. Emissive display with light management system
US10381332B2 (en) 2014-10-31 2019-08-13 eLux Inc. Fabrication method for emissive display with light management system
US10242977B2 (en) 2014-10-31 2019-03-26 eLux, Inc. Fluid-suspended microcomponent harvest, distribution, and reclamation
US10520769B2 (en) 2014-10-31 2019-12-31 eLux, Inc. Emissive display with printed light modification structures
US10543486B2 (en) 2014-10-31 2020-01-28 eLux Inc. Microperturbation assembly system and method
US10535640B2 (en) 2014-10-31 2020-01-14 eLux Inc. System and method for the fluidic assembly of micro-LEDs utilizing negative pressure
US9825202B2 (en) 2014-10-31 2017-11-21 eLux, Inc. Display with surface mount emissive elements
US10734269B1 (en) * 2017-06-07 2020-08-04 Apple Inc. Micro device metal joint process
KR102514755B1 (ko) 2017-07-10 2023-03-29 삼성전자주식회사 마이크로 엘이디 디스플레이 및 그 제작 방법
EP3796367A4 (en) * 2018-11-21 2022-03-23 Tohoku-Microtec Co., Ltd STACKED SEMICONDUCTOR DEVICE AND MULTIPLE CHIPS USED IN IT
US11387384B2 (en) * 2019-04-16 2022-07-12 Samsung Electronics Co., Ltd. LED transferring method and display module manufactured by the same
CN113169149A (zh) * 2019-05-31 2021-07-23 京东方科技集团股份有限公司 显示背板及其制备方法和显示装置
CN116387270A (zh) * 2019-06-11 2023-07-04 群创光电股份有限公司 电子装置
EP4016630A4 (en) * 2019-08-16 2022-08-24 BOE Technology Group Co., Ltd. DISPLAY BACKPLATE AND METHOD FOR MAKING IT, AND DISPLAY DEVICE
US20210159198A1 (en) * 2019-11-24 2021-05-27 Nanya Technology Corporation Semiconductor structure and manufacturing method thereof
CN111146170A (zh) * 2019-12-30 2020-05-12 颀中科技（苏州）有限公司 封装结构及其成型方法
CN111463333B (zh) * 2020-04-08 2021-05-04 佛山市晶领光电科技有限公司 一种防虚焊贴片发光二极管
US11316086B2 (en) * 2020-07-10 2022-04-26 X Display Company Technology Limited Printed structures with electrical contact having reflowable polymer core
US11508680B2 (en) * 2020-11-13 2022-11-22 Global Circuit Innovations Inc. Solder ball application for singular die
CN116525642B (zh) * 2023-07-05 2024-01-09 季华实验室 显示面板、显示面板的制备方法以及显示装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01192125A (ja) * 1988-01-27 1989-08-02 Sharp Corp 半導体装置の実装構造
JPH11251363A (ja) * 1998-03-03 1999-09-17 Olympus Optical Co Ltd フリップチップ実装方法及びフリップチップ実装構造
JP2001217281A (ja) * 2000-01-31 2001-08-10 Matsushita Electric Ind Co Ltd 半導体装置とその製造方法
JP2001223243A (ja) * 2000-02-14 2001-08-17 Seiko Epson Corp 半導体装置及びその製造方法、回路基板並びに電子機器

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2596960B2 (ja) * 1988-03-07 1997-04-02 シャープ株式会社 接続構造
JP2833326B2 (ja) * 1992-03-03 1998-12-09 松下電器産業株式会社 電子部品実装接続体およびその製造方法
US5431328A (en) * 1994-05-06 1995-07-11 Industrial Technology Research Institute Composite bump flip chip bonding
US6063647A (en) * 1997-12-08 2000-05-16 3M Innovative Properties Company Method for making circuit elements for a z-axis interconnect
US5956235A (en) * 1998-02-12 1999-09-21 International Business Machines Corporation Method and apparatus for flexibly connecting electronic devices
JP3826605B2 (ja) * 1999-03-08 2006-09-27 セイコーエプソン株式会社 半導体装置の実装構造の製造方法、液晶装置、および電子機器
ATE459099T1 (de) * 2000-03-10 2010-03-15 Chippac Inc Flipchip-verbindungsstruktur und dessen herstellungsverfahren
KR100315158B1 (ko) * 2000-08-02 2001-11-26 윤덕용 비솔더 플립 칩 본딩용 고신뢰성 비전도성 접착제 및 이를이용한 플립 칩 본딩 방법
JP3822040B2 (ja) * 2000-08-31 2006-09-13 株式会社ルネサステクノロジ 電子装置及びその製造方法
US6953709B2 (en) * 2001-07-31 2005-10-11 Renesas Technology Corp. Semiconductor device and its manufacturing method
US6975035B2 (en) * 2002-03-04 2005-12-13 Micron Technology, Inc. Method and apparatus for dielectric filling of flip chip on interposer assembly
SG115459A1 (en) * 2002-03-04 2005-10-28 Micron Technology Inc Flip chip packaging using recessed interposer terminals
US6696644B1 (en) * 2002-08-08 2004-02-24 Texas Instruments Incorporated Polymer-embedded solder bumps for reliable plastic package attachment
JP2005101527A (ja) * 2003-08-21 2005-04-14 Seiko Epson Corp 電子部品の実装構造、電気光学装置、電子機器及び電子部品の実装方法
JP4907840B2 (ja) 2003-11-12 2012-04-04 日立化成工業株式会社 異方導電フィルム及びこれを用いた回路板
JP4165495B2 (ja) * 2004-10-28 2008-10-15 セイコーエプソン株式会社 半導体装置、半導体装置の製造方法、回路基板、電気光学装置、電子機器
JP4328970B2 (ja) * 2005-08-02 2009-09-09 セイコーエプソン株式会社 半導体装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01192125A (ja) * 1988-01-27 1989-08-02 Sharp Corp 半導体装置の実装構造
JPH11251363A (ja) * 1998-03-03 1999-09-17 Olympus Optical Co Ltd フリップチップ実装方法及びフリップチップ実装構造
JP2001217281A (ja) * 2000-01-31 2001-08-10 Matsushita Electric Ind Co Ltd 半導体装置とその製造方法
JP2001223243A (ja) * 2000-02-14 2001-08-17 Seiko Epson Corp 半導体装置及びその製造方法、回路基板並びに電子機器

Cited By (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009212203A (ja) * 2008-03-03 2009-09-17 Seiko Epson Corp 半導体モジュール及びその製造方法
CN102007647A (zh) * 2008-03-19 2011-04-06 皇家飞利浦电子股份有限公司 用于建立与传导带的电连接的连接器
JP2009253182A (ja) * 2008-04-10 2009-10-29 Toray Ind Inc 電子装置
JP2011114226A (ja) * 2009-11-27 2011-06-09 Nitto Denko Corp 配線回路構造体およびそれを用いた半導体装置の製造方法
JP2010245558A (ja) * 2010-07-08 2010-10-28 Seiko Epson Corp 電気光学装置及び電子モジュール
JP2013211344A (ja) * 2012-03-30 2013-10-10 Fujikura Ltd 多層配線板の製造方法
WO2014050876A1 (ja) * 2012-09-25 2014-04-03 シャープ株式会社 表示装置及び表示装置の製造方法
JP2014216527A (ja) * 2013-04-26 2014-11-17 京セラ株式会社 光照射モジュールおよび印刷装置
JP2021013025A (ja) * 2013-07-19 2021-02-04 日亜化学工業株式会社 発光装置
JP7054025B2 (ja) 2013-07-19 2022-04-13 日亜化学工業株式会社 発光装置
JP2015173221A (ja) * 2014-03-12 2015-10-01 スタンレー電気株式会社 半導体発光装置
US10878733B2 (en) 2015-09-02 2020-12-29 Facebook Technologies, Llc Assembly of semiconductor devices using multiple LED placement cycles
JP2018142713A (ja) * 2015-09-02 2018-09-13 オキュラス ブイアール，エルエルシー 半導体デバイスの組立
JP2018535451A (ja) * 2015-11-13 2018-11-29 オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツングＯｓｒａｍ Ｏｐｔｏ Ｓｅｍｉｃｏｎｄｕｃｔｏｒｓ ＧｍｂＨ ビデオウォールのためのモジュール
US10553148B2 (en) 2015-11-13 2020-02-04 Osram Opto Semiconductors Gmbh Module for a video wall
JP2017162979A (ja) * 2016-03-09 2017-09-14 富士通株式会社 バンプ形成用材料、電子部品の製造方法、半導体装置の製造方法、及び半導体装置
US10916192B2 (en) 2016-04-26 2021-02-09 Facebook Technologies, Llc Display with redundant light emitting devices
US11727869B2 (en) 2016-04-26 2023-08-15 Meta Platforms Technologies, Llc Display with redundant light emitting devices
US10367129B2 (en) 2016-06-14 2019-07-30 Nichia Corporation Light emitting device
WO2020003869A1 (ja) * 2018-06-25 2020-01-02 株式会社ブイ・テクノロジー 基板実装方法及び電子部品実装基板
JP2020004939A (ja) * 2018-06-25 2020-01-09 株式会社ブイ・テクノロジー 基板実装方法及び電子部品実装基板
WO2020116207A1 (ja) * 2018-12-05 2020-06-11 株式会社ブイ・テクノロジー マイクロｌｅｄ実装構造、マイクロｌｅｄディスプレイ及びマイクロｌｅｄディスプレイの製造方法
KR102653995B1 (ko) 2019-05-30 2024-04-04 청두 비스타 옵토일렉트로닉스 씨오., 엘티디. 수용 기판, 디스플레이 패널 및 디스플레이 패널의 제조 방법
KR20210143911A (ko) * 2019-05-30 2021-11-29 청두 비스타 옵토일렉트로닉스 씨오., 엘티디. 수용 기판, 디스플레이 패널 및 디스플레이 패널의 제조 방법
JP7464541B2 (ja) 2019-05-31 2024-04-09 京東方科技集團股▲ふん▼有限公司 表示バックプレート及びその製作方法、表示パネル及びその製作方法、表示装置
JP2022541863A (ja) * 2019-05-31 2022-09-28 京東方科技集團股▲ふん▼有限公司 表示バックプレート及びその製作方法、表示パネル及びその製作方法、表示装置
US11929358B2 (en) 2019-05-31 2024-03-12 Boe Technology Group Co., Ltd. Display backplate and method for manufacturing same, display panel and method for manufacturing same, and display device
KR20220037402A (ko) * 2019-07-24 2022-03-24 보에 테크놀로지 그룹 컴퍼니 리미티드 디스플레이 기판 및 그 제조 방법
US11817307B2 (en) 2019-07-24 2023-11-14 Boe Technology Group Co., Ltd. Display substrate and method for manufacturing the same
JP2022549534A (ja) * 2019-07-24 2022-11-28 京東方科技集團股▲ふん▼有限公司 表示基板及びその製造方法
KR102647425B1 (ko) * 2019-07-24 2024-03-14 보에 테크놀로지 그룹 컴퍼니 리미티드 디스플레이 기판 및 그 제조 방법
CN113574686B (zh) * 2019-12-02 2023-01-31 京东方科技集团股份有限公司 驱动电路基板、led显示面板及其制作方法、显示装置
US11848408B2 (en) 2019-12-02 2023-12-19 Boe Technology Group Co., Ltd. Drive circuit substrate, LED display panel and method of forming the same, and display device
CN113574686A (zh) * 2019-12-02 2021-10-29 京东方科技集团股份有限公司 驱动电路基板、led显示面板及其制作方法、显示装置
WO2021108951A1 (zh) * 2019-12-02 2021-06-10 京东方科技集团股份有限公司 驱动电路基板、led显示面板及其制作方法、显示装置

Also Published As

Publication number Publication date
JP4920330B2 (ja) 2012-04-18
US20080017873A1 (en) 2008-01-24
US8232640B2 (en) 2012-07-31

Similar Documents

Publication Publication Date Title
JP4920330B2 (ja) 実装構造体の実装方法、発光ダイオードディスプレイの実装方法、発光ダイオードバックライトの実装方法および電子機器の実装方法
US10964234B2 (en) Stretchable display panel and device and manufacturing method of the same
WO2012121113A1 (ja) 電子回路基板、表示装置および配線基板
US11362249B2 (en) Display module and manufacturing method thereof
KR101673259B1 (ko) 반도체 발광 소자를 이용한 디스플레이 장치
US9167697B2 (en) Display panel and bonding apparatus for manufacturing the same
CN103140052B (zh) 电子模块
KR102205693B1 (ko) 반도체 발광 소자를 이용한 디스플레이 장치
JP7096210B2 (ja) 接続体、接続体の製造方法、電子部品の接続方法、及び電子部品
KR101793542B1 (ko) 반도체 발광소자의 이송 헤드, 이송 시스템 및 반도체 발광소자를 이송하는 방법
JP2011053651A (ja) 表示装置
KR20180120527A (ko) 반도체 발광 소자를 이용한 디스플레이 장치의 제조 방법
KR102115189B1 (ko) 반도체 발광 소자를 이용한 디스플레이 장치
KR102347927B1 (ko) 반도체 발광 소자를 이용한 디스플레이 장치
JP2009054833A (ja) 電子デバイスとその製造方法、電気光学装置および電子機器
KR101981173B1 (ko) 표시 장치용 본딩 장치 및 그 방법
KR102115188B1 (ko) 반도체 발광소자를 이용한 디스플레이 장치
KR20200104876A (ko) 반도체 발광 소자를 이용한 디스플레이 장치
CN110047990B (zh) 导电薄膜、光电半导体装置及其制造方法
KR20230002650A (ko) 반도체 발광소자 및 반도체 발광소자를 이용한 디스플레이 장치
CN105474376A (zh) 半导体器件
WO2024070317A1 (ja) 接続構造体
JP3778276B2 (ja) 半導体装置の製造方法
WO2024070369A1 (ja) 接続構造体
KR102557580B1 (ko) 반도체 발광 소자 패키지 및 디스플레이 장치

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090501

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090817

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111025

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111222

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120117

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120201

R150 Certificate of patent or registration of utility model

Ref document number: 4920330

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150210

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250