JP2015173221A - 半導体発光装置 - Google Patents

半導体発光装置 Download PDF

Info

Publication number
JP2015173221A
JP2015173221A JP2014049170A JP2014049170A JP2015173221A JP 2015173221 A JP2015173221 A JP 2015173221A JP 2014049170 A JP2014049170 A JP 2014049170A JP 2014049170 A JP2014049170 A JP 2014049170A JP 2015173221 A JP2015173221 A JP 2015173221A
Authority
JP
Japan
Prior art keywords
light emitting
semiconductor
electrode
layer
metal layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2014049170A
Other languages
English (en)
Other versions
JP6289179B2 (ja
Inventor
原田 光範
Mitsunori Harada
光範 原田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Stanley Electric Co Ltd
Original Assignee
Stanley Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Stanley Electric Co Ltd filed Critical Stanley Electric Co Ltd
Priority to JP2014049170A priority Critical patent/JP6289179B2/ja
Publication of JP2015173221A publication Critical patent/JP2015173221A/ja
Application granted granted Critical
Publication of JP6289179B2 publication Critical patent/JP6289179B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Abstract

【課題】柔軟に発光位置や発光形状を制御でき、且つ発光素子と基板との接続信頼性の高い半導体発光装置を提供する。【解決手段】第1の電極層であるカソード電極層11と、第2の電極層であるアノード電極層12と、絶縁性の第1ベース基板13及び第2ベース基板14とが積層した積層基板に、カソード電極層の表面から半導体発光素子を圧入する。カソード電極層及びアノード電極層は、メッシュ形状に形成されている。半導体発光素子16は、発光層、n型半導体層、及びp型半導体層からなる半導体積層体の他、円錐状の突起部と、n電極と、p電極とを有している。n電極は半導体積層対の底部に形成され、p電極は突起部の先端部に形成されている。半導体発光素子が積層基板に圧入された状態で、n電極はカソード電極層と、p電極はアノード電極層とそれぞれ接触し、電気的に接続されている。【選択図】図1

Description

本発明は、半導体発光装置に関する。
発光装置において基板上に複数の発光素子を配置する際には、各素子を規則正しく配列する必要があり、また、素子が位置ずれを起こさないように保つ必要がある。そこで、基板上の素子を配列する配列位置に、素子の底部に嵌合する形状の凹部を形成し、配列位置と素子の底部に磁性膜を形成することにより、振動などの物理的外力を与えることで素子を自己配列させることが可能な、素子の配列方法が考えられた(例えば、特許文献1)。
特開2003−216052号公報
かかる装置においては、予め素子の底部の形状に嵌合する凹部を基板に設けておく必要があり、工程が複雑である。また、基板の配列位置と素子の底部に磁性膜を形成しているため、場合によっては素子が斜めに嵌りこむ、複数の素子が1つの凹部に引き寄せられる等、必ずしも素子が基板の所定位置に完全に嵌合するとは限らないという問題点があった。
そこで、本発明は、柔軟に発光位置や発光形状を制御でき、且つ発光素子と基板との接続信頼性の高い半導体発光装置を提供することを目的とする。
本発明に係る半導体発光装置は、メッシュ状の第1の金属層、メッシュ状の第2の金属層及び前記第1及び第2の金属層間に設けられた絶縁性のベース基板からなる積層基板と、第1導電型の第1の半導体層、発光層、及び前記第1導電型とは反対導電型の第2導電型の第2の半導体層が順次積層された半導体積層体と、前記半導体積層体の底部に形成され、前記第1の半導体層に接続された第1の電極と、前記半導体積層体の底面から突出し、その先端部に前記第2の半導体層に接続された第2の電極を有する突起部と、を備える半導体発光素子と、を有し、前記半導体発光素子は、前記突起部が前記第1の金属層の表面から前記積層基板に埋め込まれるように圧入され、前記突起部は前記ベース基板を貫通し、前記第1電極は前記第1の金属層と電気的に接続され、前記第2電極は前記第1の金属層と電気的に絶縁され且つ前記第2の金属層と電気的に接続されている、ことを特徴とする。
また、本発明に係る半導体発光装置は、メッシュ状の複数のストライプ電極からなる第1の金属層、メッシュ状の複数のストライプ電極からなる第2の金属層及び前記第1及び第2の金属層間に設けられた絶縁性のベース基板からなる積層基板と、第1導電型の第1の半導体層、発光層、及び前記第1導電型とは反対導電型の第2導電型の第2の半導体層が順次積層された半導体積層体と、前記半導体積層体の底部に形成され、前記第1の半導体層に接続された第1の電極と、前記半導体積層体の底面から突出し、その先端部に前記第2の半導体層に接続された第2の電極を有する突起部と、を各々が備える複数の半導体発光素子と、を有し、前記第1の金属層の前記複数のストライプ電極及び前記第2の金属層の前記複数のストライプ電極は、前記ベース基板を挟んで空間的に交差するように配され、前記複数の半導体発光素子の各々は、前記第1の金属層の前記複数のストライプ電極と前記第2の金属層の前記複数のストライプ電極との交差位置に圧入され、前記複数の半導体発光素子の前記突起部は前記ベース基板を貫通し、前記第1電極は前記第1の金属層と電気的に接続され、前記第2電極は前記第1の金属層と電気的に絶縁され且つ前記第2の金属層と電気的に接続されている、ことを特徴とする。
また、本発明に係る半導体発光装置は、メッシュ状の第1の金属層、メッシュ状の第2の金属層、メッシュ状の第3の金属層、前記第1及び第2の金属層間に設けられた絶縁性の第1のベース基板及び前記第2及び第3の金属層間に設けられた絶縁性の第2のベース基板からなる積層基板と、第1導電型の第1の半導体層、発光層及び前記第1導電型とは反対導電型の第2導電型の第2の半導体層が順次積層された半導体積層体と、前記半導体積層体の底部に形成され、前記第1の半導体層に接続された第1の電極と、前記半導体積層体の底面から突出し、その先端部に前記第2の半導体層に接続された第2の電極を有する突起部と、を各々が備える第1及び第2の半導体発光素子と、を有し、前記第1及び第2の半導体発光素子は、前記突起部が前記第1の金属層の表面から前記積層基板に埋め込まれるように圧入され、前記第1の半導体発光素子の前記突起部は前記第1のベース基板を貫通し、前記第1の電極は前記第1の金属層と電気的に接続され、前記第2の電極は前記第1の金属層と絶縁され且つ前記第2の金属層と電気的に接続され、前記第2の半導体発光素子の前記突起部は前記第1のベース基板及び前記第2のベース基板を貫通し、前記第1の電極は前記第1の金属層と電気的に接続され、前記第2の電極は前記第1の金属層及び前記第2の金属層と絶縁され且つ前記第3の金属層と電気的に接続されている、ことを特徴とする。
また、本発明に係る半導体発光装置は、メッシュ状の第1の金属層、メッシュ状の第2の金属層、メッシュ状の第3の金属層、メッシュ状の第4の金属層、前記第1及び第2の金属層間に設けられた絶縁性の第1のベース基板、前記第2及び第3の金属層間に設けられた絶縁性の第2のベース基板及び前記第3及び第4の金属層間に設けられた絶縁性の第3のベース基板からなる積層基板と、第1導電型の第1の半導体層、発光層及び前記第1導電型とは反対導電型の第2導電型の第2の半導体層が順次積層された半導体積層体と、前記半導体積層体の底部に形成され、前記第1の半導体層に接続された第1の電極と、前記半導体積層体の底面から突出し、その先端部に前記第2の半導体層に接続された第2の電極を有する突起部と、を各々が備える第1発光色、第2発光色及び第3発光色の半導体発光素子と、を有し、第1発光色、第2発光色及び第3発光色の半導体発光素子は、前記突起部が前記第1の金属層の表面から前記積層基板に埋め込まれるように圧入され、前記第1発光色の半導体発光素子の前記突起部は前記第1のベース基板を貫通し、前記第1の電極は前記第1の金属層と電気的に接続され、前記第2の電極は前記第1の金属層と絶縁され且つ前記第2の金属層と電気的に接続され、前記第2発光色の半導体発光素子の前記突起部は前記第1のベース基板及び前記第2のベース基板を貫通し、前記第1の電極は前記第1の金属層と電気的に接続され、前記第2の電極は前記第1の金属層及び前記第2の金属層と絶縁され且つ前記第3の金属層と電気的に接続され、前記第3発光色の半導体発光素子の前記突起部は前記第1のベース基板及び前記第2のベース基板及び前記第3のベース基板を貫通し、前記第1の電極は前記第1の金属層と電気的に接続され、前記第2の電極は前記第1の金属層及び前記第2の金属層及び前記第3の金属層と絶縁され且つ前記第4の金属層と電気的に接続されている、ことを特徴とする。
本発明の実施例1に係る半導体発光装置を模式的に示す斜視図である。 実施例1に係る半導体発光装置の一部を模式的に示す斜視図及び半導体発光素子の断面図である。 実施例1に係る半導体発光装置を示す断面図である。 実施例1に係る半導体発光素子の製造方法を示す断面図である。 実施例1に係る半導体発光素子の突起部の形成方法を示す図である。 実施例1に係る半導体発光装置の製造方法を示す図である。 本発明の実施例2に係る半導体発光装置を模式的に示す斜視図である。 本発明の実施例3に係る半導体発光装置を模式的に示す斜視図である。 実施例3に係る半導体発光装置を示す断面図である。 本発明の実施例4に係る半導体発光装置を模式的に示す斜視図である。 実施例4に係る半導体発光装置の構造を示す断面図である。 実施例4に係る半導体発光装置の駆動方法を示す図である。
以下、本発明の実施例を図面を参照しつつ詳細に説明する。
図1は、本発明の実施例1に係る半導体発光装置10を模式的に示す斜視図である。半導体発光装置10は、第1の電極層であるカソード電極層11、第2の電極層であるアノード電極層12、第1ベース基板13及び第2ベース基板14からなる積層基板15と、積層基板15に圧入された複数の半導体発光素子16とから構成されている。
カソード電極層11及びアノード電極層12は、メッシュ状の電極層として形成されている。カソード電極層12及びアノード電極層12は、例えば銅箔等に、フォトリソグラフィー等によって数μm程度の開口幅を有する穴を開けることにより、メッシュ状に形成されている。また、カソード電極層12及びアノード電極層12の表面には、はんだメッキ層が形成されている。
第1ベース基板13及び第2ベース基板14は、絶縁性の材料で形成されている。第1ベース基板13及び第2ベース基板14は、例えばPI(ポリイミド)、PEN(ポリエチレンナフタレート)、PET(ポリエチレンテレフタラート)等の柔軟性、可撓性があり、力を加えることによって大きく変形することが可能な、絶縁性のFPC(Flexible Printed Circuits)材から構成されている。
図2(a)は、半導体装置10の一部を拡大して示す斜視図である。半導体発光素子16は、カソード電極層11の表面から第1ベース基板13を貫通してアノード電極層12に達するように圧入されている。図2(a)に示すように、半導体発光素子16の前面から光が放出される(図中、矢印)。
図2(b)は、半導体発光素子16の断面図である。半導体発光素子16は、光透過性基板17上にバッファ層18、第1導電型の半導体層であるn型半導体層19、発光層20、第1導電型とは反対導電型の第2導電型の半導体層であるp型半導体層21及び反射電極22が順次積層された半導体積層体23を有している。
半導体発光素子16は、反射電極22の表面、すなわち半導体積層体23の底面から突出した突起部24を有している。突起部24は、導電性材料からなり、円錐状の圧入電極として構成され、先端部にp電極26が形成されている。p電極26は突起部24及び反射電極22を介して、p型半導体層21と電気的に接続されている。
突起部24の側面は、カソード電極層11と接触する部分を除いて絶縁膜27で覆われている。すなわち、突起部24はカソード電極層11と絶縁されている。
半導体積層体23の発光層20、p型半導体層21及び反射電極22の外周部は、n型半導体層19が露出するように円柱状にエッチングされている。半導体積層体23の底部のn型半導体層19が露出している部分には、発光層20、p型半導体層21及び反射電極22からなる円柱の外周に沿って、n電極25が形成されている。n電極25は、n型半導体層19と電気的に接続されている。
図3は、半導体発光素子16と積層基板15との接続状態を示す断面図である。半導体発光素子16は突起部24がカソード電極層11の表面から積層基板15に埋め込まれるように圧入されている。突起部24は、第1ベース基板13を貫通している。
n電極25は、カソード電極層11と接触し、電気的に接続されている。p電極26は、アノード電極層12と接触し、電気的に接続されている。
次に、半導体発光素子16の製造方法について、図4(a)〜(e)を参照して説明する。図4(a)に示すように、例えばサファイア基板からなる光透過性基板17上にバッファ層18を成膜する。バッファ層18は、例えばGaN等から構成され、光透過性基板17とp型半導体層21との間の格子不整合を低減する。バッファ層18の上にn型半導体層19、発光層20、及びp型半導体層21を順次成長する。p型半導体層上に、反射電極22を形成する。
n型半導体層19、発光層20及びp型半導体層21は、例えばGaN系半導体等から構成されている。反射電極22は、例えばAl層やAg層から構成されている。
図4(b)に示すように、発光層20、p型半導体層21及び反射電極22を、n型半導体層19が露出するように、例えば直径数十μmの円柱状にエッチングする。
図4(c)に示すように、エッチングにより露出したn型半導体層19の表面に、発光層20、p型半導体層21及び反射電極22からなる円柱の外周に沿って、n電極25を形成する。
図4(d)に示すように、反射電極22の表面から突出した導電性の突起部24を形成する。突起部24は、例えば電鋳メッキを、レジストパターンの枠の大きさを徐々に小さくしながら複数回積み上げることにより、円錐状に形成される。
図4(e)に示すように、突起部24の先端部に、p電極26を形成する。また、発光層20、p型半導体層21及び反射電極22からなる円柱の側面から、カソード電極層11と接触する部分を除く突起部24の側面にかけて、絶縁膜27を形成する。
図4(a)に示す成長工程の後、図4(b)〜図4(e)に示す工程を行い、光透過性基板17上に複数の半導体発光素子16を形成する。
各層(18〜22)の成長面とは反対側の光透過性基板17の表面に、粘着シートを貼付ける。ブレードダイシング法やレーザスクライブ法にて、例えば約50μm角のサイズで複数の半導体発光素子16を個々に切り離す。以上の工程により、半導体発光素子16を製造する。
図5(a)〜(d)は、突起部24の形成方法について、4つの場合を示す図である。例えば、図5(a)に示すように、電鋳メッキをレジストパターンの枠の大きさを徐々に小さくしながら複数回積み上げることにより、円錐状の突起部24を形成することができる。
また、図5(b)に示すように、例えば金バンプに利用される金ワイヤーの径を段階的に小さくし、超音波接合を繰り返して金を積み重ねることによって突起部24を形成しても良い。具体的には、径の異なる金のワイヤーを複数準備し、各々をワイヤーボンダー装置(図示せず)に搭載して、径の大きい順にバンプを積み重ねる。この方法によれば、ワイヤーボンダー装置の荷重と超音波強度を変えることでバンプ径とバンプの高さを制御することができるため、先端部分がツノ上に尖った突起部24を形成することができる。
また、図5(c)に示すように、予め円錘状に加工した金属を接合材を用いて接合することにより、突起部24を形成しても良い。金属の円錐状の加工は、例えば金属板を金型で成型、分割したり、シリコン異方性エッチングにてMEMS(Micro Electro Mechanical Systems)加工することによって行うことが可能である。
また、錫をベースにしたはんだ材料などの低融点金属材料を、レーザ溶接やメッキ浴ディップなどの方法によって反射電極22上に形成することによって、突起部24を形成しても良い。その際、溶融した液体状態の頂点を種材やニードル先端に接触させながら引き上げることにより、表面張力が働き、図5(d)に示すような略円錐上の形状とすることが可能となる。この状態のまま温度を融点以下に下げることで、先端部分の尖った円錐状の突起部24を形成することができる。
次に、本発明に係る半導体発光装置10の製造方法について、図6を参照して説明する。まず、複数の半導体発光素子16のうちの1つを、2つのヘッドを備えるチップマウンタを用いてピックアップする。具体的には、2つのヘッドのうち第1のヘッド28の真空吸着機構を用いて、半導体発光素子16を底面側、すなわち突起部24の形成側から吸着し、保持する(図中、工程(i))。
次に、第1のヘッド28を180度回転させ、半導体発光素子16の前面側、すなわち光透過性基板17の粘着シート接着面側が上になるよう保持し、第2のヘッド29にて半導体発光素子16の粘着シート接着面を吸着する(図中、工程(ii))。第1のヘッド28を半導体発光素子16から外し、半導体発光素子16を突起部24が下向きになるよう、第2のヘッド29にて保持する(図中、工程(iii))。荷重をかけて第2のヘッド29を押し込みながら、カソード電極層11の表面の所定位置から、半導体発光素子16を積層基板15に圧入する(図中、工程(iv))。
(i)〜(iv)の工程を、複数の半導体発光素子16について繰り返し行う。これにより、複数の半導体発光素子16のn電極25がカソード電極層11と接触し、p電極26がアノード電極層12と接触し、電気的に接続された状態となる。
その後、基板ごとリフロー加熱を行う。金属メッシュ電極表面に形成されたはんだメッキ層が溶融し、n電極25がカソード電極層11と、p電極26がアノード電極層12と、それぞれ接合される。以上の工程により、半導体発光装置10を製造する。
上記したように、カソード電極層11及びアノード電極層12のメッシュ間隔(開口幅)の大きさは数μm程度であり、半導体発光素子16のp電極26の外形サイズよりも十分に小さい。このため、半導体発光素子16が積層基板15に圧入された状態において、p電極26とアノード電極層12との間で、複数の電気的接点が確保される。
また、第1ベース基板13及び第2ベース基板14は、柔軟性、可撓性の高いFPC材から構成されているため、半導体発光素子16を圧入することによって半導体発光素子16の形状にあった形に変形する。このため、所望の位置に半導体発光素子16を容易に実装することができ、電気的な接続の信頼性も高い。
また、突起部24の側面には絶縁膜27が形成され、カソード電極層11と突起部27との間が絶縁されている。従って、突起部24が第1ベース基板13に圧入された状態においても、カソード電極層11とアノード電極層12との間の絶縁状態が保たれ、層間におけるショートの発生が防止される。
また、カソード電極層11の表面上の所望の位置から半導体発光素子16を積層基板15に圧入して素子の実装を行うため、基板に予め電極パッドを形成しておく必要がなく、所望の発光位置への素子の配列を簡易に行うことができる。
また、カソード電極層11及びアノード電極層12はメッシュ状に形成されているため、一本のラインパターンによる配線に比べて、断線不良を起こす確率が低い。また、ITO(Indium Tin Oxide)等の透明電極を用いた場合に比べて、配線抵抗が大幅に低減される。
また、リフロー処理によって、半導体発光素子16のn電極25とカソード電極層11、p電極26とアノード電極層12とを接合することにより、電気的な接続の信頼性をより高くすることができ、簡易に素子の導通を取ることができる。
また、熱伝導率の高いメッシュ状の金属電極層と、半導体発光素子16のn電極25及びp電極26とが直接接するよう構成されている。このため、カソード電極層11及びアノード電極層12の2層を介して、面方向に放熱経路が確保される。
図7は、実施例2に係る半導体発光装置30を模式的に示す斜視図である。半導体発光装置30は、第1の電極層であるカソード電極層31、第2の電極層であるアノード電極層32、第1ベース基板33及び第2ベース基板34からなる積層基板35と、積層基板35に圧入された複数の半導体発光素子36とから構成されている。
カソード電極層31は、メッシュ状に形成された複数の帯状電極31(1)、31(2)・・・31(j)・・・31(m)からなる。帯状電極31(1)〜31(m)は、互いに平行に第1ベース基板33上に配され、ストライプ形状を形成している。
アノード電極層32は、メッシュ状に形成された複数の帯状電極32(1)、32(2)・・・32(k)・・・32(n)からなる。帯状電極32(1)〜32(n)は、互いに平行に第2ベース基板34上に配され、ストライプ形状を形成している。
カソード電極層31の帯状電極31(1)〜31(m)と、アノード電極層32の帯状電極32(1)〜32(n)とは、約90度異なる方向に伸長し、第1ベース基板23を挟んで立体的に交差している。カソード電極層31の帯状電極31(1)〜31(m)と、アノード電極層32の帯状電極32(1)〜32(n)とは、絶縁性の第1ベース基板33によって絶縁されている。
半導体発光素子36は、カソード電極層31の帯状電極31(1)〜31(m)と、アノード電極層32の帯状電極32(1)〜32(n)とが第1ベース基板33を挟んで立体的に交差する交差位置に圧入されている。すなわち、帯状電極31(j)と帯状電極32(k)とが第1ベース基板33を挟んで立体的に交差する交差位置には、半導体発光素子36(j,k)が圧入されている(j=1,2,・・・,m、k=1,2,・・・,n)。
半導体発光素子36(j,k)のn電極25は、カソード電極層31の帯状電極31(j)と接触し、電気的に接続されている。半導体発光素子36(j,k)のp電極26は、アノード電極層32の帯状電極32(k)と接触し、電気的に接続されている。
カソード電極層31の帯状電極31(1)〜31(m)は、それぞれ異なるドライバに接続されている。アノード電極層32の帯状電極32(1)〜32(n)は、それぞれ異なるドライバに接続されている。
以上のような構成を有する半導体発光装置30を駆動することにより、ドットマトリクス表示を行うことができる。具体的には、カソード電極層31の帯状電極31(1)〜31(m)に接続されたドライバのうちいずれかを選択して駆動し、アノード電極層32の帯状電極32(1)〜32(n)に接続されたドライバのうちいずれかを選択して駆動する。これにより、選択したドライバに対応する帯状電極の交差位置に圧入された半導体発光素子36が発光する。すなわち、帯状電極31(j)に接続されたドライバと帯状電極32(k)に接続されたドライバをオンさせることにより、半導体発光素子36(j,k)が発光する。
このように、本発明の実施例2に係る半導体発光装置30によれば、複数の半導体発光素子36を選択的に発光させることにより、ドットマトリクス表示等の表示を行うことができる。また、様々な表示装置、照明装置等の半導体発光装置に応用が可能である。
図8は、実施例3に係る半導体発光装置40を示す斜視図である。半導体発光装置40は、第1の電極層41、第2の電極層42、第3の電極層43、第1ベース基板44、第2ベース基板45及び第3ベース基板46からなる積層基板47と、積層基板47に圧入された第1の半導体発光素子48と、第2の半導体発光素子49とから構成されている。
第1の電極層41は、第1ベース基板44上の全面にわたってメッシュ状の電極層として形成されている。第2の電極層42は、第2ベース基板45上の全面にわたってメッシュ状の電極層として形成されている。第3の電極層43は、第3ベース基板46上の全面にわたってメッシュ状の電極層として形成されている。
第1の半導体発光素子48と第2の半導体発光素子49とは、異なる高さの突起部24を有している。第1の半導体発光素子48の突起部24は、第1の半導体発光素子48が積層基板47に圧入された状態で第2の電極層42に達する高さに形成されている。第2の半導体発光素子49の突起部24は、第2の半導体発光素子49が積層基板47に圧入された状態で第3の電極層43に達する高さに形成されている。
図9は、第1の半導体発光素子48及び第2の半導体発光素子49と積層基板47との接続状態を示す断面図である。第1の半導体発光素子48及び第2の半導体発光素子49は、突起部24が第1の電極層41の表面から積層基板47に埋め込まれるように圧入されている。
第1の半導体発光素子48の突起部24は、第1ベース基板44を貫通している。第1の半導体発光素子48のn電極25は、第1の電極層41と接触して電気的に接続され、p電極26は、第2の電極層42と接触して電気的に接続されている。
第2の半導体発光素子49の突起部24は、第1ベース基板44及び第2ベース基板45を貫通している。第2の半導体発光素子49のn電極25は、第1の電極層41と接触して電気的に接続され、p電極26は、第3の電極層43と接触して電気的に接続されている。
以上のような構成を有する半導体発光装置40において、第1の電極層41と第2の電極層42との間、又は第1の電極層41と第3の電極層43との間に選択的に電圧を印加することにより、第1の半導体発光素子48又は第2の半導体発光素子49を選択的に発光させることができる。
このように、このように、本発明の実施例2に係る半導体発光装置30によれば、異なる高さの突起部を有する発光素子を容易にベース基板に圧入可能であり、突起部の高さに応じて選択的に第1の半導体発光素子48又は第2の半導体発光素子49を発光制御することができる。また、第1の半導体発光素子48と第2の半導体発光素子49の発光色や発光輝度は異なっていてもよい。発光色や発光輝度の異なる発光素子を選択的に発光させることができ、様々な表示装置、照明装置等の半導体発光装置に応用が可能である。
図10は、実施例4に係る半導体発光装置50を模式的に示す斜視図である。半導体発光装置50は、第1の電極層51、第2の電極層52、第3の電極層53、第4の電極層54、第1ベース基板55、第2ベース基板56、第3ベース基板57及び第4ベース基板58からなる積層基板59と、積層基板59に圧入された赤色(第1発光色)に発光するR発光素子60と、緑色(第2発光色)に発光するG発光素子61と、青色(第3発光色)に発光するB発光素子62とから構成されている。
第1の電極層51は、メッシュ状に形成された複数の帯状電極51(1)、51(2)・・・51(j)・・・51(m)からなる。帯状電極51(1)〜51(m)は、互いに平行に第1ベース基板55上に配され、ストライプ形状を形成している。
第2の電極層52は、メッシュ状に形成された複数の帯状電極52(1)、52(2)・・・52(k)・・・52(n)からなる。帯状電極52(1)〜52(n)は、互いに平行に第2ベース基板56上に配され、ストライプ形状を形成している。帯状電極52(1)〜52(n)は、第1の電極層51の帯状電極51(1)〜51(m)と約90度異なる方向に伸長し、第1ベース基板55を挟んで立体的に交差している。
第3の電極層53は、メッシュ状に形成された複数の帯状電極53(1)、53(2)・・・53(k)・・・53(n)からなる。帯状電極53(1)〜53(n)は、互いに平行に第3ベース基板57上に配され、ストライプ形状を形成している。第4の電極層54は、メッシュ状に形成された複数の帯状電極54(1)、54(2)・・・54(k)・・・54(n)からなる。帯状電極54(1)〜54(n)は、互いに平行に第4ベース基板58上に配され、ストライプ形状を形成している。
第3の電極層53の帯状電極53(1)〜53(n)及び第4の電極層54の帯状電極54(1)〜54(n)は、いずれも第2の電極層52の帯状電極52(1)〜52(n)とベース基板(第2ベース基板56、第3ベース基板57)を挟んで同一方向且つ立体的に重なる位置、すなわちベース基板に垂直な方向から見た場合に重なるように配され、第1の電極層51の帯状電極51(1)〜51(m)と立体的に交差している。
第1の電極層51の複数の帯状電極51(1)〜51(m)と、第2の電極層52の帯状電極52(1)〜52(n)、第3の電極層53の複数の帯状電極53(1)〜53(n)及び第4の電極層54の帯状電極54(1)〜54(n)とがベース基板55〜57を挟んで立体的に交差する各交差位置に、R発光素子60、G発光素子61及びB発光素子62が1セットとなって圧入されている。
図11は、半導体発光装置50の一部を拡大して示す断面図である。R発光素子60は、光透過性基板63上にバッファ層64、n型半導体層65、発光層66、p型半導体層67及び反射電極68が順次積層された半導体積層体69と、突起部70と、n電極71と、p電極72と、絶縁膜73とを有している。突起部70は、R発光素子60が積層基板59に圧入された状態で、先端部が第2の電極層52に達する高さに形成されている。
R発光素子60の光透過性基板63は、例えばGaPから構成されている。n型半導体層65、発光層66及びp型半導体層67は、例えばGaP系半導体等から構成されている。バッファ層64は、例えばAlInGaP等の電流拡散層から構成されている。反射電極68は、例えばAl層やAg層から構成されている。
G発光素子61及びB発光素子62は、R発光素子60と同様の構造を有し、半導体積層体69を構成する材料及び突起部70の形状においてR発光素子60と異なっている。
G発光素子61及びB発光素子62の光透過性基板74及び85は、例えばサファイア基板から構成されている。バッファ層75及び86は、例えばGaN等から構成されている。n型半導体層76及び87とp型半導体層78及び89は、例えばAlGaN等から構成されている。発光層77及び88は、例えばInGaN等から構成されている。反射電極79及び90は、例えばAl層やAg層から構成されている。
G発光素子61の突起部81は、G発光素子61が積層基板59に圧入された状態で、先端部が第3の電極層53に達する高さに形成されている。B発光素子62の突起部92は、B発光素子62が積層基板59に圧入された状態で、先端部が第4の電極層54に達する高さに形成されている。
R発光素子60、G発光素子61及びB発光素子62は、突起部70、81及び92が第1の電極層51の表面から積層基板59に埋め込まれるように圧入されている。
R発光素子60の突起部70は、第1ベース基板55を貫通している。R発光素子60のn電極71は、第1の電極層51と接触して電気的に接続され、p電極72は、第2の電極層52と接触して電気的に接続されている。
G発光素子61の突起部81は、第1ベース基板55及び第2ベース基板56を貫通している。G発光素子61のn電極82は、第1の電極層51と接触して電気的に接続され、p電極83は、第3の電極層53と接触して電気的に接続されている。
B発光素子62の突起部92は、第1ベース基板55、第2ベース基板56及び第3ベース基板57を貫通している。B発光素子62のn電極93は、第1の電極層51と接触して電気的に接続され、p電極94は、第4の電極層54と接触して電気的に接続されている。
一組のR発光素子60、G発光素子61及びB発光素子62は、第1の電極層51の帯状電極51(1)〜51(m)と、第2の電極層52、第3の電極層53及び第4の電極層54の帯状電極とがベース基板55〜57を挟んで立体的に交差する同一の交差位置に圧入され、1ドットを形成している。
以上のように構成された半導体装置50において、第1の電極層51をコモンライン、第2の電極層52、第3の電極層53及び第4の電極層54をデータラインとして、マトリクス駆動を行う。以下、図12を参照して、半導体発光装置50の駆動方法について説明する。
コモンラインCL1〜CLmは、第1の電極層51の帯状電極51(1)〜51(m)に対応している。データラインDL1〜DLnは、R1〜Rn、G1〜Gn及びB1〜Bnから構成されている。R1〜Rnは、第2の電極層52の帯状電極52(1)〜52(n)に対応している。G1〜Gnは、第3の電極層53の帯状電極53(1)〜53(n)に対応している。B1〜Bnは、第4の電極層54の帯状電極54(1)〜54(n)に対応している。
コモンラインCL1〜CLmに接続されているドライバを順次オンさせる。コモンラインCL1がオンしている間に、データラインDL1〜DLnの各ラインに表示したい3色のいずれか、または3色中2色の組み合わせ、3色全ての組み合わせのいずれかの信号を入力する。例えば、CL1とDL1との交点にRを表示したい場合には、CL1に対応する第1の帯状電極51(1)に接続されたドライバと、データラインDL1(R1)に対応する第2の電極層52の帯状電極52(1)に接続されたドライバをオンさせる。これにより、R発光素子60(1,1)が発光し、CL1とDL1(R1)との交点にあたる位置のドットに赤色が表示される。
次にコモンラインCL2についても同様の動作を行い、コモンラインCLnまで走査すると、コモンラインCL1に戻る駆動動作を繰り返して実行する。以上の動作により、R、G、Bの3原色を用いたフルカラー表示を行うことができる。
実施例4に係る半導体装置50では、R発光素子60、G発光素子61及びB発光素子62のそれぞれのアノード電極層となる第2電極層52、第3電極層53及び第4電極層54が、積層基板59の積層方向にそれぞれベース基板55〜57によって電気的に分離されて設けられている。そして、各電極層52〜54は、それぞれ同じ位置で第1電極層51とベース基板を挟んで立体的に交差するよう、ベース基板55〜57を挟んで重なり合うように形成されている。したがって、第1の電極層51と第2〜第4の電極層52〜54との交差位置は同一であり、当該同一の交差位置にR発光素子60、G発光素子61、B発光素子62を実装することができるため、きめの細かいフルカラー表示を行うことが可能である。
次に、実施例4に係る半導体発光装置50の製造方法について説明する。まず、積層基板59表面の外周部分に、半導体発光素子の実装位置の目印となるアライメントマークを複数形成する。
次に、光透過性基板63上に形成され、個片化された複数のR発光素子60を、チップマウンタによってピックアップし、積層基板59に圧入して実装する。同様のピックアップと圧入作業を、同一形状である複数のR発光素子60について、繰り返し行う。その後、カメラを用いた画像認識により、素子の実装位置に位置ずれがないかどうかを判定する。位置ずれを検出した場合には、実装位置の補正を行う。
続いて、G発光素子61について、上記と同様の作業を繰り返し行う。B発光素子62についても、同様の作業を繰り返し行う。これにより、R発光素子60、G発光素子61及びB発光素子62のそれぞれのn電極71、82及び93が第1の電極層51と接触し、R発光素子60のp電極72が第2の電極層52と、G発光素子61のp電極83が第3電極層53と、B発光素子62のp電極94が第4電極層54と、それぞれ接触した状態となる。
その後、基板ごとリフロー加熱を行うことにより、メッシュ状の金属電極表面に形成されたはんだメッキ層が溶融し、各半導体発光素子のn電極71、82及び93、p電極72、83及び94が、接触しているそれぞれの電極層と接合される。
このように、本実施例に係る半導体発光装置50の製造方法では、同一発光色・同一形状の全ての素子について実装を行った後、他の色の素子について実装を行う。このため、R、G、Bの発光素子を交互に実装する場合(例えば、1ドットを形成するRGBを実装した後、隣接するドットを形成するRGBを実装する場合)と比べて、画像認識による位置ずれの検出に要する時間を短くすることができ、全体としての作業時間を短縮することができる。
また、積層基板59の外周部にアライメントマークを複数形成しておくことにより、各素子の相対的な位置情報を把握することが容易となる。したがって、これらのマークと半導体発光素子の実装位置の相対座標を装置プログラミングで制御することにより、任意の位置に各発光色の半導体発光素子を打ち込むことができる。
実施例4に係る半導体装置50では、R発光素子60、G発光素子61及びB発光素子62のそれぞれのアノード電極層となる第2電極層52、第3電極層53及び第4電極層54が、積層基板59の積層方向にそれぞれベース基板55〜57によって電気的に分離されて設けられている。そして、各電極層52〜54は、それぞれ同じ位置で第1電極層51とベース基板を挟んで立体的に交差するよう、ベース基板55〜57を挟んで重なり合うように形成されている。したがって、第1の電極層51と第2〜第4の電極層52〜54との交差位置は同一であり、当該同一の交差位置にR発光素子60、G発光素子61、B発光素子62を実装することができるため、きめの細かいフルカラー表示を行うことが可能である。
以上説明したように、本発明に係る半導体発光装置においては、複数のメッシュ電極層を有する積層基板に、錐状の突起部を有する半導体発光素子を圧入する。このため、基板に予め電極パッドを形成しておく必要がなく、また事前の回路パターンの設計が不要であるため、所望の発光位置に簡易に素子を配置することができる。
なお、本発明の実施形態は上記のものに限られない。例えば、FPC技術を用いて、縦方向に穴(スルーホール)を開けて複数の層(レイヤー)をメッキ導通させ、多層基板をモジュール化したり、多層化を発展させたビルドアップ工法を用いて複雑な立体回路形成を行うことも可能である。また、これらの技術を組み合わせることにより曲面や3次元立体構造にも追従できる光源デザインが可能である。
また、上記実施例では基板の同一面内において半導体発光素子の大きさを同一としていたが、これに制限されず、素子の大きさや駆動電流の異なるものが混在していてもよい。大きさの異なる素子の直列駆動は、個々の電流密度の違いからサイズの小さい素子への電流負荷が大きくなるため好ましくない。しかし、本発明の構成によれば、基板の最上層の金属メッシュ電極を共通にした並列接続が基本となり、個々の素子に流れる電流密度が一定になって電流が分散されるため、同一発光色で大きさが異なる素子の並列接続の場合には、駆動が可能である。
また、上記実施例では、ベース基板を挟んで直交するライン状の複数のメッシュ電極層の交点にあたる部分に半導体発光素子が配置される場合について説明した。しかし、これに限られず、例えば、複数の半導体発光素子を島状に離散的に配置したり、配置密度に幅を持たせて配置することも可能である。このように配置することにより、発光密度が連続的に変化するグラデーション表示や、エリアごとのシーケンシャル駆動による動画表示等、回路パターンに依存しない、より自由な発光デザインが可能である。
また、上記実施例では、各メッシュ電極層が銅箔をフォトリソグラフィーによりメッシュ状にパターニングすることにより形成されるとしたが、これに限られず、例えば銀や銅のナノフィラー入りインクジェットにより、メッシュ状のパターンに形成されても良い。また、Pd触媒を用いた無電解めっき法により形成されても良い。
また、上記実施例では、はんだメッキ層をメッシュ電極層の表面に形成することとしたが、これに限らず、例えば半導体発光素子側のp電極表面、及びn電極表面に形成しても良い。半導体発光素子側にはんだ等の接合材を形成させておくことで、耐熱性の異なる半導体発光素子ごとにリフロー加熱を複数回行うことができる。また、融点の異なる接合材を組み合わせることで、熱履歴に強い半導体発光素子から順番にリフロー加熱を実施することで、熱履歴に弱い半導体発光素子も同じ基板上に形成することが可能となる。
また、上記実施例では、突起部の形状が円錐状である場合について説明したが、これに限られず、例えば角錐状、円柱状、角柱状等であってもよい。要するに、半導体発光素子が、積層基板に圧入可能な形状の突起部を有していれば良い。
また、上記実施例では、ベース基板として柔軟性、可撓性に富むFPC材を用いる場合について説明したが、ベース基板の材料はこれに限られない。突起部を有する半導体発光素子を圧入することができ、その状態を保持することが可能な材料で構成されていれば良い。
また、上記実施例では、第1〜第3発光色としてR,G,Bの3色の発光素子を用いてカラー表示を行う場合について説明したが、これに限られず、2以上の発光色の発光素子を用いて半導体発光装置を構成することにより、様々な態様のカラー表示を行うことが可能である。
また、上記実施例では、第1導電型がn型の場合、第2導電型が第1導電型(n型)とは反対導電型であるp型の場合について説明したが、これに限られない。第1導電型がp型、第2導電型がn型の場合であってもよい。なお、第1導電型の半導体層又は第2導電型の半導体層は、真性半導体層(i層)を含んでいてもよい。
10、30、40、50 半導体発光装置
11、31 カソード電極層
12、32 アノード電極層
13、14、33、34 ベース基板
15、35、47 積層基板
16、36、48、49 半導体発光素子
17、63、74、85 光透過性基板
18、64、75、86 バッファ層
19、65、76、87 n型半導体層
20、66、77、88 発光層
21、67、78、89 p型半導体層
22、68、79、90 反射電極
23、69、80、91 半導体積層体
24、70、81、92 突起部
25、71、82、93 n電極
26、72、83、94 p電極
27、73、84、95 絶縁膜
28 第1のヘッド
29 第2のヘッド
41〜43、51〜54 電極層
44〜46、55〜58 ベース基板
60 R発光素子
61 G発光素子
62 B発光素子

Claims (8)

  1. メッシュ状の第1の金属層、メッシュ状の第2の金属層及び前記第1及び第2の金属層間に設けられた絶縁性のベース基板からなる積層基板と、
    第1導電型の第1の半導体層、発光層、及び前記第1導電型とは反対導電型の第2導電型の第2の半導体層が順次積層された半導体積層体と、前記半導体積層体の底部に形成され、前記第1の半導体層に接続された第1の電極と、前記半導体積層体の底面から突出し、その先端部に前記第2の半導体層に接続された第2の電極を有する突起部と、を備える半導体発光素子と、を有し、
    前記半導体発光素子は、前記突起部が前記第1の金属層の表面から前記積層基板に埋め込まれるように圧入され、
    前記突起部は前記ベース基板を貫通し、前記第1電極は前記第1の金属層と電気的に接続され、前記第2電極は前記第1の金属層と電気的に絶縁され且つ前記第2の金属層と電気的に接続されている、
    ことを特徴とする半導体発光装置。
  2. 前記突起部は導電性材料からなり、側面が前記第1の金属層と接する部分を除いて絶縁膜で覆われていることを特徴とする請求項1に記載の半導体発光装置。
  3. 前記突起部は、錐状に形成された金属からなることを特徴とする請求項2に記載の半導体発光装置。
  4. 前記第1の金属層及び前記第2の金属層と前記半導体発光素子とがリフロー処理によって接合されていることを特徴とする請求項1乃至3のいずれか1に記載の半導体発光装置。
  5. 前記ベース基板は、可撓性の材料からなることを特徴とする請求項1乃至4のいずれか1に記載の半導体発光装置。
  6. メッシュ状の複数のストライプ電極からなる第1の金属層、メッシュ状の複数のストライプ電極からなる第2の金属層及び前記第1及び第2の金属層間に設けられた絶縁性のベース基板からなる積層基板と、
    第1導電型の第1の半導体層、発光層、及び前記第1導電型とは反対導電型の第2導電型の第2の半導体層が順次積層された半導体積層体と、前記半導体積層体の底部に形成され、前記第1の半導体層に接続された第1の電極と、前記半導体積層体の底面から突出し、その先端部に前記第2の半導体層に接続された第2の電極を有する突起部と、を各々が備える複数の半導体発光素子と、を有し、
    前記第1の金属層の前記複数のストライプ電極及び前記第2の金属層の前記複数のストライプ電極は、前記ベース基板を挟んで空間的に交差するように配され、
    前記複数の半導体発光素子の各々は、前記第1の金属層の前記複数のストライプ電極と前記第2の金属層の前記複数のストライプ電極との交差位置に圧入され、
    前記複数の半導体発光素子の前記突起部は前記ベース基板を貫通し、前記第1電極は前記第1の金属層と電気的に接続され、前記第2電極は前記第1の金属層と電気的に絶縁され且つ前記第2の金属層と電気的に接続されている、
    ことを特徴とする半導体発光装置。
  7. メッシュ状の第1の金属層、メッシュ状の第2の金属層、メッシュ状の第3の金属層、前記第1及び第2の金属層間に設けられた絶縁性の第1のベース基板及び前記第2及び第3の金属層間に設けられた絶縁性の第2のベース基板からなる積層基板と、
    第1導電型の第1の半導体層、発光層及び前記第1導電型とは反対導電型の第2導電型の第2の半導体層が順次積層された半導体積層体と、前記半導体積層体の底部に形成され、前記第1の半導体層に接続された第1の電極と、前記半導体積層体の底面から突出し、その先端部に前記第2の半導体層に接続された第2の電極を有する突起部と、を各々が備える第1及び第2の半導体発光素子と、を有し、
    前記第1及び第2の半導体発光素子は、前記突起部が前記第1の金属層の表面から前記積層基板に埋め込まれるように圧入され、
    前記第1の半導体発光素子の前記突起部は前記第1のベース基板を貫通し、前記第1の電極は前記第1の金属層と電気的に接続され、前記第2の電極は前記第1の金属層と絶縁され且つ前記第2の金属層と電気的に接続され、
    前記第2の半導体発光素子の前記突起部は前記第1のベース基板及び前記第2のベース基板を貫通し、前記第1の電極は前記第1の金属層と電気的に接続され、前記第2の電極は前記第1の金属層及び前記第2の金属層と絶縁され且つ前記第3の金属層と電気的に接続されている、
    ことを特徴とする半導体発光装置。
  8. メッシュ状の第1の金属層、メッシュ状の第2の金属層、メッシュ状の第3の金属層、メッシュ状の第4の金属層、前記第1及び第2の金属層間に設けられた絶縁性の第1のベース基板、前記第2及び第3の金属層間に設けられた絶縁性の第2のベース基板及び前記第3及び第4の金属層間に設けられた絶縁性の第3のベース基板からなる積層基板と、
    第1導電型の第1の半導体層、発光層及び前記第1導電型とは反対導電型の第2導電型の第2の半導体層が順次積層された半導体積層体と、前記半導体積層体の底部に形成され、前記第1の半導体層に接続された第1の電極と、前記半導体積層体の底面から突出し、その先端部に前記第2の半導体層に接続された第2の電極を有する突起部と、を各々が備える第1発光色、第2発光色及び第3発光色の半導体発光素子と、を有し、
    第1発光色、第2発光色及び第3発光色の半導体発光素子は、前記突起部が前記第1の金属層の表面から前記積層基板に埋め込まれるように圧入され、
    前記第1発光色の半導体発光素子の前記突起部は前記第1のベース基板を貫通し、前記第1の電極は前記第1の金属層と電気的に接続され、前記第2の電極は前記第1の金属層と絶縁され且つ前記第2の金属層と電気的に接続され、
    前記第2発光色の半導体発光素子の前記突起部は前記第1のベース基板及び前記第2のベース基板を貫通し、前記第1の電極は前記第1の金属層と電気的に接続され、前記第2の電極は前記第1の金属層及び前記第2の金属層と絶縁され且つ前記第3の金属層と電気的に接続され、
    前記第3発光色の半導体発光素子の前記突起部は前記第1のベース基板及び前記第2のベース基板及び前記第3のベース基板を貫通し、前記第1の電極は前記第1の金属層と電気的に接続され、前記第2の電極は前記第1の金属層及び前記第2の金属層及び前記第3の金属層と絶縁され且つ前記第4の金属層と電気的に接続されている、
    ことを特徴とする半導体発光装置。
JP2014049170A 2014-03-12 2014-03-12 半導体発光装置 Active JP6289179B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2014049170A JP6289179B2 (ja) 2014-03-12 2014-03-12 半導体発光装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014049170A JP6289179B2 (ja) 2014-03-12 2014-03-12 半導体発光装置

Publications (2)

Publication Number Publication Date
JP2015173221A true JP2015173221A (ja) 2015-10-01
JP6289179B2 JP6289179B2 (ja) 2018-03-07

Family

ID=54260369

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014049170A Active JP6289179B2 (ja) 2014-03-12 2014-03-12 半導体発光装置

Country Status (1)

Country Link
JP (1) JP6289179B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018535451A (ja) * 2015-11-13 2018-11-29 オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツングOsram Opto Semiconductors GmbH ビデオウォールのためのモジュール

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7190947B2 (ja) 2019-03-22 2022-12-16 三菱重工機械システム株式会社 油圧制御システムにおけるパラメータ同定を行う装置と方法、油圧制御システム、および状態検知方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007034315A (ja) * 2000-07-18 2007-02-08 Sony Corp 画像表示装置の製造方法
JP2008027933A (ja) * 2006-07-18 2008-02-07 Sony Corp 素子、素子の製造方法、基板、基板の製造方法、実装構造体、実装方法、発光ダイオードディスプレイ、発光ダイオードバックライトおよび電子機器
US20120295376A1 (en) * 2011-05-16 2012-11-22 Korea Advanced Institute Of Science And Technology Method for manufacturing a led array device, and led array device manufactured thereby
JP2013153117A (ja) * 2012-01-25 2013-08-08 Thermal Printer Institute Inc インテリアled照明基板

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007034315A (ja) * 2000-07-18 2007-02-08 Sony Corp 画像表示装置の製造方法
JP2008027933A (ja) * 2006-07-18 2008-02-07 Sony Corp 素子、素子の製造方法、基板、基板の製造方法、実装構造体、実装方法、発光ダイオードディスプレイ、発光ダイオードバックライトおよび電子機器
US20120295376A1 (en) * 2011-05-16 2012-11-22 Korea Advanced Institute Of Science And Technology Method for manufacturing a led array device, and led array device manufactured thereby
JP2013153117A (ja) * 2012-01-25 2013-08-08 Thermal Printer Institute Inc インテリアled照明基板

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018535451A (ja) * 2015-11-13 2018-11-29 オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツングOsram Opto Semiconductors GmbH ビデオウォールのためのモジュール
US10553148B2 (en) 2015-11-13 2020-02-04 Osram Opto Semiconductors Gmbh Module for a video wall

Also Published As

Publication number Publication date
JP6289179B2 (ja) 2018-03-07

Similar Documents

Publication Publication Date Title
US9997501B2 (en) Micro-transfer-printed light-emitting diode device
US10453826B2 (en) Voltage-balanced serial iLED pixel and display
CN110416394B (zh) 发光模块
JP6497647B2 (ja) 表示装置及び表示装置の製造方法
TWI505249B (zh) 像素晶片,顯示面板,發光面板,顯示單元及發光單元
JP3968226B2 (ja) 発光ユニット用ジョイント基板
EP3544386B1 (en) Display apparatus using semiconductor light emitting device, and manufacturing method therefor
US20200136000A1 (en) Light-emitting unit and manufacturing method of light-emitting unit
CN108701434B (zh) 视频墙模块和用于生产视频墙模块的方法
WO2021000384A1 (zh) 一种Micro-LED芯片转移方法及显示装置
CN108369980B (zh) 发光模块
JP2009302542A (ja) 発光素子、発光素子を含む発光装置、発光素子の製造方法および発光素子を含む発光装置の製造方法
US20190006326A1 (en) Led package, led module and method for manufacturing led package
JPH11177136A (ja) チップタイプled
US20220123191A1 (en) Led module and display device having led module
JP2007311398A (ja) 発光装置
JP2010287657A (ja) 発光モジュール及びその製造方法
KR20190129178A (ko) 박막 패드를 구비하는 발광 소자 패키지 및 그 제조 방법
JP6289179B2 (ja) 半導体発光装置
JP2022049620A (ja) 半導体発光素子チップ集積装置およびその製造方法
KR20190115838A (ko) 원칩 타입의 발광 다이오드를 이용한 디스플레이 장치 및 그 제조 방법
JP2022023263A (ja) 発光装置、発光ディスプレイ、及び画像表示装置
KR102258524B1 (ko) 마이크로led를 이용한 전자 장치 제조방법
JP2018535451A (ja) ビデオウォールのためのモジュール
JP2003150075A (ja) パネルモジュールのタイリング構造、パネルモジュールの接続方法、画像表示装置及びその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170213

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20171127

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20171205

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180115

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180123

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180206

R150 Certificate of patent or registration of utility model

Ref document number: 6289179

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250