JP2022049620A - 半導体発光素子チップ集積装置およびその製造方法 - Google Patents

半導体発光素子チップ集積装置およびその製造方法 Download PDF

Info

Publication number
JP2022049620A
JP2022049620A JP2020159225A JP2020159225A JP2022049620A JP 2022049620 A JP2022049620 A JP 2022049620A JP 2020159225 A JP2020159225 A JP 2020159225A JP 2020159225 A JP2020159225 A JP 2020159225A JP 2022049620 A JP2022049620 A JP 2022049620A
Authority
JP
Japan
Prior art keywords
chip
electrode
light emitting
semiconductor light
branch line
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2020159225A
Other languages
English (en)
Other versions
JP6803595B1 (ja
Inventor
元伸 竹谷
Motonobu Takeya
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
RD Tech Co Ltd
Original Assignee
RD Tech Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by RD Tech Co Ltd filed Critical RD Tech Co Ltd
Application granted granted Critical
Publication of JP6803595B1 publication Critical patent/JP6803595B1/ja
Priority to PCT/JP2021/022603 priority Critical patent/WO2022059280A1/ja
Priority to US17/928,508 priority patent/US20230352634A1/en
Priority to KR1020227038702A priority patent/KR102638029B1/ko
Priority to CN202180044542.7A priority patent/CN115917774A/zh
Priority to TW110130074A priority patent/TWI771150B/zh
Publication of JP2022049620A publication Critical patent/JP2022049620A/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/483—Containers
    • H01L33/486—Containers adapted for surface mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
    • G09F9/33—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements being semiconductor devices, e.g. diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of group III and group V of the periodic system
    • H01L33/32—Materials of the light emitting region containing only elements of group III and group V of the periodic system containing nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H01L33/42—Transparent materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0016—Processes relating to electrodes

Abstract

【課題】マイクロＬＥＤディスプレイなどをマルチチップ転写方式により低コストで製造することができるだけでなく、半導体発光素子チップのｐ側電極などに不良がある場合、修理を容易に行うことができる半導体発光素子チップ集積装置およびその製造方法を提供する。【解決手段】半導体発光素子チップ集積装置は、下部電極１２０を有する基板１１０と、下部電極の上面の一部などからなるチップ結合部１２１と、そこに結合した、上下に複数のｐ側電極１７および一つのｎ側電極１４を有する縦型の半導体発光素子チップ１０と、その上層の、薄膜ヒューズ１４３により互いに接続された幹線部１４１と複数の支線部１４３とを有する上部電極１４０とを有する。半導体発光素子チップは、ｎ側電極をチップ結合部に向けて結合し、ｎ側電極と下部電極とが電気的に接続され、少なくとも一つのｐ側電極と上部電極の支線部とが電気的に接続される。【選択図】図７

Description

この発明は半導体発光素子チップ集積装置およびその製造方法ならびにＧａＮ系発光ダイオードチップに関し、例えば、微小化した縦型（あるいは垂直型）または横型マイクロ発光ダイオード（ＬＥＤ）チップを基板上に多数集積したマイクロＬＥＤディスプレイに適用して好適なものである。
現在、薄型テレビやスマートフォンなどの表示装置（ディスプレイ）の主流は、液晶ディスプレイ（ＬＣＤ）および有機ＥＬディスプレイ（ＯＬＥＤ）である。このうちＬＣＤの場合、画素の微細化に伴い、出力される光量はバックライトの光量の１０分の１程度である。ＯＬＥＤも、理論上の電力効率は高いが、実際の製品はＬＣＤと同等の水準に留まっている。
ＬＣＤおよびＯＬＥＤを遥かに凌ぐ高輝度、高効率（低消費電力）のディスプレイとしてマイクロＬＥＤディスプレイが注目されている。直接発光のマイクロＬＥＤディスプレイは高効率であるが、マイクロＬＥＤディスプレイの実現のためには、数μｍから数十μｍオーダーのサイズのマイクロＬＥＤチップを実装基板上に数千万個配列させる必要がある。
このように大量のマイクロＬＥＤチップを実装基板上に配列させる方法として従来、チップソーターを用いる方法、マルチチップ転写装置を用いる方法（特許文献１、２参照）、レーザ照射によるチップ吐出と液体を利用したチップ配列方法（特許文献３参照）、磁性体膜を利用した素子（チップ）の配列方法（特許文献４、５参照）などが提案されている。
チップソーターを用いる方法では、チップをＡの位置からＢの位置へ移動させるタイプのものは、Ａのチップが予めある程度整列されている必要があり、転写の際、チップの位置確認などで時間を要し、１チップ当たりの転写速度は１００～４００ｍｓｅｃが限界である。また、この方法では真空吸着式のヘッドを用いるのが一般的であり、扱えるチップの最小サイズは～１００μｍ□程度である。製造に要する時間と扱えるチップサイズの限界から、チップサイズ１００μｍ□以下で、画素数が数百万のマイクロＬＥＤディスプレイの製造には不向きである。
特許文献１、２記載のマルチチップ転写装置では一度に大量のチップ転写を行うため、製造速度はチップソーターに比べて数百～数千倍速くできるが、転写前のチップは高精度で整列されている必要がある。このために、チップを基板から切り離せるように、基板側に高度な加工を施している。しかし、この基板加工には特別な技術が必要となり、低コスト化の障害になる。
特許文献３記載のチップ配列方法では、レーザ照射により１画素領域にチップを供給し、チップは液体により所定の位置に結合する方法が開示されているが、レーザ照射前のチップは整列している必要がある。また、高価なレーザ照射装置と、レーザ照射によるチップ吐出が可能なように基板（チップ）の加工が必要であり、低コスト化の障害になると考えられる。
特許文献４記載の素子の配列方法は、基板上の素子の配列位置および素子の底部に磁性体膜を形成し、基板上に素子を多数散乱させて素子の底部の磁性体膜を素子の配列位置の磁性体膜に磁力で付着させることにより基板上に素子を配列する。この方法は、転写前の素子、すなわちチップの整列を前提としない技術である。しかし、マイクロＬＥＤディスプレイにおける素子の占有面積は１％以下（０．０１％～０．１％程度）であり、ランダム散布された１素子が所望の位置に到達する確率は１％以下である。そのため、ランダム散布では、大量のチップが必要になる。磁性体膜を厚さ数μｍと厚く成膜し、有効磁場の到達範囲を広げると素子の配列位置への結合確率は増大するが、基板の製造コストの増大を招く。
特許文献５記載の素子の配列方法は、ｐ型半導体層上にｐ側電極層を形成し、その上に強磁性体層を形成し、ｎ型半導体層上にｎ側電極層を形成し、その上に反磁性体層を形成し、強磁性体層に磁場を印加して強磁性体層を飽和磁化（自発磁化）させたＬＥＤ素子が溶媒中に分散された素子分散溶液を作製し、ＬＥＤ素子を少なくとも一つ含有する液滴として、実装基板の基板電極上に滴下し、その滴下された液滴を撥水膜が囲う領域に拘束し、実装基板の裏面側に磁場発生手段を設置し、この磁場発生手段により、基板電極の上方に保持されるＬＥＤ素子に磁場を印加することで、飽和磁化した強磁性体層を下方に強く引き寄せ、最終的に強磁性体層を基板電極に接触させ、液滴の溶媒を蒸発させ、実装基板を加熱してＬＥＤ素子を基板電極に融着させる。しかし、特許文献５の実施例に示されているように、ＬＥＤ素子を一つだけ含有する液滴を作り出すことは高度な技術的制御を必要とする。更に液滴の広がりを拘束することによりＬＥＤ素子を特定の位置に留めるには、マイクロＬＥＤ素子のような微細な素子の場合は非常に微小な液滴量の制御が必要となる。液滴量１ピコリットルであっても、液滴形状がほぼ半球状になると仮定した場合、直径１６μｍ程度に広がるため、１０μｍ□以下のマイクロＬＥＤ素子を配列するには更に液滴量を抑える必要がある。液滴中のＬＥＤ素子の数や液滴量に対する高度な制御を行うことは技術的難易度が高く、製造コストの増大を招く。また、液滴中のＬＥＤ素子が複数の場合に関しては、特許文献５に特段の記述はない。液滴中に複数のＬＥＤ素子が存在する場合、それらを磁場の印加によりそれぞれ特定の位置に誘導することは容易ではなく、液滴中のＬＥＤ素子が複数の場合にどのように扱うのか別途解決策が必要である。
上述のように、これまで、マイクロＬＥＤディスプレイを低コストで実現することは困難であった。
上述のような背景の下、本発明者は、マイクロＬＥＤディスプレイを低コストで実現することが可能な半導体チップ集積装置の製造方法を提案した（特許文献６参照）。特許文献６では、例えばｐ側電極側がｎ側電極側に比べてより強く磁場に引き寄せられるように構成されたマイクロＬＥＤチップを液体に分散させたインクを基板の主面のチップ結合部に吐出し、基板の下方から外部磁場を印加することによりマイクロＬＥＤチップのｐ側電極側をチップ結合部に結合させることによりマイクロＬＥＤディスプレイを製造する。
一方、ＬＥＤディスプレイの修理を行う目的で、１つのサブピクセル内に複数のＬＥＤチップを実装可能とした冗長スキームを備えたパネル構造が提案されている（特許文献７参照）。また、粒子状発光ダイオードを画素に散布し、不良画素の修復方法に関して過電流により導通が断たれるヒューズ部を有する表示装置が提案されている（特許文献８参照）。
特表２０１７－５３１９１５号公報 特表２０１７－５００７５７号公報 特開２００５－１７４９７９号公報 特開２００３－２１６０５２号公報 特開２０１６－２５２０５号公報 特許第６６９４２２２号公報 特表２０１６－５１２３４７号公報 特開２０１０－８７４５２号公報
特許文献６に記載のマイクロＬＥＤディスプレイの製造方法によれば、マイクロＬＥＤディスプレイを低コストで実現することが可能であるが、検査によりマイクロＬＥＤチップの不良が発見された場合、その修理を行うことは必ずしも容易ではなく、改善の余地があった。
また、特許文献７に記載の方法では、チップ配列技術等の条件により１つのＬＥＤサイズは１画素に必要なサイズの数１０倍～数１００倍の大きさのものである場合が大半であるため、冗長スキーム採用によるＬＥＤチップ材料費の大幅な上昇が伴い低コスト化の障害となる。また、特許文献８に記載の方法では、使用される粒子状発光ダイオードの形状が柱状であり、内部の半導体層を外部の半導体層が覆う形状である為、粒子状発光ダイオードを画素に散布した後、ｐ側およびｎ側の電極形成の過程で粒子状発光ダイオードの半導体層をエッチングする必要がある。基板上に散布した後、半導体層をエッチングする工程は、各粒子状発光ダイオード径が一定でない場合が多く、反応性イオンエッチング（ＲＩＥ）等の工程制御が難しく、実際の製造工程に適用することが困難であるために製品の実用化に至らなかったと考えられる。特許文献８記載の構造は、特許文献７記載の方法等に比べてより容易に修理を行うことが可能であり、製品の高歩留化には非常に有効と考えられるが、マルチチップ転写方式など各種の半導体発光素子チップ集積装置の製造工程と組み合わせることを考えた場合、冗長スキームに代表されるＬＥＤチップ数の多数化はチップ材料費の大幅な上昇によるコスト増大が課題となる。このような状況の中、多くの専門家が高歩留まりかつ安価に製造できる方法を模索してきたが、特許文献８の発行後の１０年もの長い間、上記課題を解決する方法が見いだされていなかった。
そこで、この発明が解決しようとする課題は、マイクロＬＥＤディスプレイをはじめとする各種の半導体発光素子チップ集積装置をマルチチップ転写方式などを用いて低コストで製造することができるだけでなく、マイクロＬＥＤチップなどの半導体発光素子チップを基板上に実装した後、半導体発光素子チップにリーク不良などの不良がある場合、その修理を容易に行うことができる半導体発光素子チップ集積装置およびその製造方法ならびにそのような半導体発光素子チップ集積装置に用いて好適なＧａＮ系発光ダイオードチップを提供することである。
上記課題を解決するために、この発明は、
一方の主面に下部電極を有する基板と、
上記下部電極の上面の一部または上面の一部に設けられた凸部もしくは凹部により構成されたチップ結合部と、
上記チップ結合部に結合した、上下に複数のｐ側電極および一つのｎ側電極を有する縦型の半導体発光素子チップと、
上記半導体発光素子チップの上層の、薄膜ヒューズにより互いに接続され、または、互いに直接接続された幹線部と複数の支線部とを有する上部電極とを有し、
上記半導体発光素子チップは、上記ｎ側電極を上記チップ結合部に向けて上記チップ結合部に結合し、上記ｎ側電極と上記下部電極とが互いに電気的に接続され、上記半導体発光素子チップの少なくとも一つの上記ｐ側電極と上記上部電極の上記支線部とが互いに電気的に接続されている半導体発光素子チップ集積装置である。
基板（あるいは実装基板）は、特に限定されないが、例えば、Ｓｉ基板、ガラス基板、ガラスエポキシ基板、樹脂フィルム、プリント基板などである。基板は剛体であってもフレキシブルであってもよく、更に透明、半透明、不透明でもよく適宜選択される。基板の一方の主面に設けられた下部電極の上面に設けられたチップ結合部の配列パターン、大きさ、平面形状、間隔などは、実装する半導体発光素子チップの大きさおよび平面形状、半導体発光素子チップ集積装置の用途や要求される機能などに応じて、半導体発光素子チップが結合することができるように適宜選択される。基板のチップ結合部の配列パターンの一例を挙げると、チップ結合部が二次元アレイ状に設けられる。下部電極は、チップ結合部に結合した半導体発光素子チップ間を電気的に接続するための配線となる。下部電極は、所定のパターン、配置、間隔で設けられる。
半導体発光素子チップの半導体発光素子は、発光ダイオード（ＬＥＤ）のほか、レーザダイオード（ＬＤ）（特に垂直共振器面発光レーザー（ＶＣＳＥＬ））や有機ＥＬ素子などであってもよい。半導体発光素子は、ＡｌＧａＩｎＮ系半導体発光素子やＡｌＧａＩｎＰ系半導体発光素子などであるが、これに限定されるものではない。ＡｌＧａＩｎＮ系半導体発光素子は、青紫、青色から緑色の波長帯（波長３９０ｎｍ～５５０ｎｍ）の発光を得る場合に使用され、ＡｌＧａＩｎＰ系半導体発光素子は、赤色の波長帯（波長６００ｎｍ～６５０ｎｍ）の発光を得る場合に使用される。青色、緑色、赤色の波長帯を得るためにはＡｌＧａＩｎＮ系半導体発光素子と蛍光体とを組み合わせて実現してもよい。半導体発光素子チップのｐ側電極およびｎ側電極は、従来公知の材料により形成され、必要に応じて選ばれる。半導体発光素子チップは、一つの典型的な例では、窒化ガリウム（ＧａＮ）系発光ダイオードである。
半導体発光素子チップが有する複数のｐ側電極は、典型的には、一列または複数列に設けられるが、これに限定されるものではなく、一部または全部のｐ側電極が不規則な配置で設けられてもよい。ｐ側電極の数、あるいは、ｐ側電極を一列または複数列に設ける場合の列数および各列の個数は必要に応じて選ばれる。例えば、ｐ側電極を一列または複数列に設ける場合は、チップサイズを同一とすると、チップ結合部に対する半導体発光素子チップの位置ずれが生じた場合を考えると、一般的には、一列より複数列の方が、各列の個数が多い方が、半導体発光素子チップのｐ側電極と上部電極の支線部との電気的な接続を確実に行う上で望ましい。
半導体発光素子チップの形状は、典型的には長方形であるが、これに限定されるものではない。チップサイズは必要に応じて選ばれるが、一般的には、（３０～１００）μｍ×（１０～５０）μｍ以下に選ばれる。また、半導体発光素子チップの厚さも必要に応じて選ばれるが、一般的には１００μｍ以下である。半導体発光素子チップは、基板上に半導体発光素子を構成する半導体層の結晶成長を行った後、基板を半導体層から分離したものであることが望ましく、その場合の厚さは例えば２０μｍ以下である。
半導体発光素子チップの上層として形成する上部電極は、一つのチップ結合部に対し、このチップ結合部に跨がるように、好適にはこのチップ結合部の領域のほぼ全域に亘って延在した複数の支線部を有する。これらの複数の支線部は、典型的には、各支線部の幅は５～２０μｍ、支線部の間の隙間の幅は１～１０μｍ、支線部の本数は３～１０本であるが、これらの数値は、チップ結合部に結合する半導体発光素子チップを含む一つの回路ユニットあるいは画素の大きさ、チップ結合部の領域の面積や形状、チップサイズなどに合わせて適宜設計可能である。典型的には、これらの複数の支線部はチップ結合部上においては互いに平行に設けられ、これらの支線部は幹線部に対して垂直に設けられるが、これに限定されるものではない。これらの複数の支線部のそれぞれは、一般的には、チップ結合部に結合した半導体発光素子チップに含まれる少なくとも一つのｐ側電極と電気的に接続される。幹線部は、典型的には、複数のチップ結合部に沿って延在して設けられる。
幹線部と複数の支線部とを互いに接続する薄膜ヒューズは、半導体発光素子チップのｐ側電極と接続された上部電極の支線部と下部電極との間に修理用の電圧を印加して所定の電流を流すことにより溶かして切断することができるように材料、幅、厚さ、形状などが選ばれている。薄膜ヒューズ切断のためにあまりに多くの電流を必要とする場合は、そこで発生するジュール熱の影響により周囲の回路に熱的ダメージを与える可能性がある。回路周辺への熱的な影響を考慮すると、薄膜ヒューズは数百μＡから数ｍＡ程度の電流で切断されることが望ましい。そのための条件として、薄膜ヒューズの断面積（幅×厚さ) の最小値は０．５μｍ2 以下が望ましいが、これに限定されるものではない。薄膜ヒューズは、典型的には３５０℃以下の融点、典型的には１５０℃以上の融点を有する金属により構成される。このような金属は、単体金属としてはＩｎ、Ｓｎなどが挙げられ、合金（共晶合金）としてはＩｎＳｎ、ＩｎＳｎＡｇ、ＡｇＳｎ、ＡｇＳｎなどが挙げられるが、これに限定されるものではない。幹線部と複数の支線部とが互いに直接接続されている場合は、例えばｐ側電極がｎ側電極より高電位となるように検査用の電圧を印加することにより各縦型マイクロＬＥＤチップに含まれるｐ側電極を通して電流を流して各縦型マイクロＬＥＤチップの発光を画像解析し、縦型マイクロＬＥＤチップのリーク不良に起因して光量不良のある支線部を特定する。そして、こうして特定された光量不良のある支線部をレーザービームの照射などにより切断することで薄膜ヒューズの切断と同様な結果が得られる。
典型的には、基板は、互いに独立駆動可能な複数の回路ユニットを有し、これらの複数の回路ユニットのそれぞれに対して上記の下部電極および上部電極が設けられる。
特に、半導体発光素子チップ集積装置がカラーディスプレイである場合には、典型的には、互いに隣接する３つ以上の回路ユニットを含む領域により１画素が構成される。この１画素の面積は必要に応じて選ばれる。１画素の面積は、典型的には、５００μｍ×５００μｍ程度に選ばれるが、５００μｍ×５００μｍより大きくても小さくてもよい。この場合、３つ以上の回路ユニットにより、赤色、緑色、青色の３色の発光が行われるようにすることができる。
半導体発光素子チップ集積装置が液晶ディスプレイのバックライトに用いられる場合は、非常に精細なローカルディミイングを行うことを可能とするが、この場合は数ミリｍ角以上の領域に１つの回路ユニットを形成してもよい。
半導体発光素子チップ集積装置は、基本的にはどのようなものであってもよく、半導体発光素子チップの種類に応じて適宜設計される。半導体発光素子チップ集積装置は、一種類の半導体発光素子チップを集積したものだけでなく、二種類以上の半導体発光素子チップを集積したものや蛍光体と組み合わせたものであってもよい。半導体発光素子チップ集積装置は、例えば、発光ダイオード照明装置、発光ダイオードバックライト、発光ダイオードディスプレイなどであるが、これに限定されるものではない。半導体発光素子チップ集積装置の大きさ、平面形状などは、半導体発光素子チップ集積装置の用途、半導体発光素子チップ集積装置に要求される機能などに応じて適宜選択される。
この半導体発光素子チップ集積装置からの光の取り出しは様々な方法がある。例えば、ｐ側電極および上部電極の支線部のそれぞれが透明電極からなり、半導体発光素子チップから発光する光がｐ側電極および上部電極の支線部を透過して取り出される。あるいは、ｎ側電極および下部電極のうちのチップ結合部に対応する部分のそれぞれが透明電極からなり、基板が透明であり、半導体発光素子チップから発光する光がｎ側電極、下部電極のうちのチップ結合部に対応する部分および基板を透過して取り出される。
半導体発光素子チップは、典型的には窒化ガリウム系の半導体発光素子チップである。半導体発光素子チップは、ＡｌＧａＩｎＰ系の半導体発光素子チップであってもよい。
また、この発明は、
一方の主面に薄膜ヒューズにより互いに接続された幹線部と複数の支線部とを有する下部電極を有する基板と、
上記下部電極のそれぞれの上記支線部の上面の少なくとも一部を含む領域により構成されたチップ結合部と、
上記チップ結合部に結合した、上下に複数のｐ側電極および一つのｎ側電極を有する縦型の半導体発光素子チップと、
上記半導体発光素子チップの上層の上部電極とを有し、
上記半導体発光素子チップは、上記ｐ側電極を上記チップ結合部に向けて上記チップ結合部に結合し、少なくとも一つの上記ｐ側電極と上記下部電極の上記支線部とが互いに電気的に接続され、上記半導体発光素子チップの上記ｎ側電極と上記上部電極とが互いに電気的に接続されている半導体発光素子チップ集積装置である。
この半導体発光素子チップ集積装置からの光の取り出しは様々な方法がある。例えば、ｎ側電極および上部電極のうちの少なくとも半導体発光素子チップの上方に延在する部分のそれぞれが透明電極からなり、半導体発光素子チップから発光する光がｎ側電極および上部電極の少なくとも半導体発光素子チップの上方に延在する部分を透過して取り出される。あるいは、ｐ側電極および下部電極の支線部のそれぞれが透明電極からなり、基板が透明であり、半導体発光素子チップから発光する光がｐ側電極、下部電極の支線部および基板を透過して取り出される。
この半導体発光素子チップ集積装置の発明においては、上記以外のことは、特にその性質に反しない限り、上記の半導体発光素子チップ集積装置の発明に関連して説明したことが成立する。
また、この発明は、
一方の主面に薄膜ヒューズにより互いに接続された幹線部と複数の支線部とを有する下部電極を有する基板と、
上記下部電極の上層の上部電極と、
上記下部電極のそれぞれの上記支線部の上面の少なくとも一部および上記上部電極の上面の一部を含む領域により構成されたチップ結合部と、
上記チップ結合部に結合した、一方の面側に複数のｐ側電極および一つのｎ側電極を有する横型の半導体発光素子チップとを有し、
上記半導体発光素子チップは、上記ｐ側電極および上記ｎ側電極を上記チップ結合部に向けて上記チップ結合部に結合し、少なくとも一つの上記ｐ側電極と上記下部電極の上記支線部とが互いに電気的に接続され、上記半導体発光素子チップの上記ｎ側電極と上記上部電極とが互いに電気的に接続されている半導体発光素子チップ集積装置である。
この半導体発光素子チップ集積装置からの光の取り出しは様々な方法がある。例えば、半導体発光素子チップから発光する光が基板と反対側に取り出される。あるいは、ｐ側電極および下部電極の支線部のそれぞれが透明電極からなり、基板が透明であり、半導体発光素子チップから発光する光がｐ側電極、下部電極の支線部および基板を透過して取り出される。
また、この発明は、
一方の主面に下部電極を有する基板と、
上記下部電極の上層の、薄膜ヒューズにより互いに接続され、または、互いに直接接続された幹線部と複数の支線部とを有する上部電極と、
上記下部電極の上面の一部および上記上部電極のそれぞれの上記支線部の上面の少なくとも一部を含む領域により構成されたチップ結合部と、
上記チップ結合部に結合した、一方の面側に複数のｐ側電極および一つのｎ側電極を有する横型の半導体発光素子チップとを有し、
上記半導体発光素子チップは、上記ｐ側電極および上記ｎ側電極を上記チップ結合部に向けて上記チップ結合部に結合し、少なくとも一つの上記ｐ側電極と上記上部電極の上記支線部とが互いに電気的に接続され、上記半導体発光素子チップの上記ｎ側電極と上記下部電極とが互いに電気的に接続されている半導体発光素子チップ集積装置である。
また、この発明は、
上下に複数のｐ側電極および一つのｎ側電極を有する縦型の半導体発光素子チップを、一方の主面に下部電極を有する基板の上記下部電極の上面の一部または上面の一部に設けられた凸部もしくは凹部により構成されたチップ結合部に上記ｎ側電極を当該チップ結合部に向けて結合し、上記ｎ側電極と上記下部電極とを互いに電気的に接続する工程と、
上記半導体発光素子チップの上層として、薄膜ヒューズにより互いに接続され、または、互いに直接接続された幹線部と複数の支線部とを有する上部電極を上記半導体発光素子チップの少なくとも一つの上記ｐ側電極と上記上部電極の上記支線部とが互いに電気的に接続されるように形成する工程とを有する半導体発光素子チップ集積装置の製造方法である。
この半導体発光素子チップ集積装置の製造方法は、典型的には、上部電極を形成した後、支線部と幹線部との間に修理用の電圧を印加して電流を流す工程をさらに有する。こうすることで、ｐ側電極部の欠陥などに起因してリーク不良などが発生した半導体発光素子チップのそのｐ側電極に接続された支線部と幹線部との間の薄膜ヒューズを切断することができるため、その不良の影響を排除することができ、修理を行うことができる。半導体発光素子チップに不良がない場合には薄膜ヒューズは切断されないことは言うまでもない。
典型的には、半導体発光素子チップをマルチチップ転写方式でチップ結合部に結合するが、これに限定されるものではない。
この半導体発光素子チップ集積装置の製造方法の発明においては、上記以外のことは、特にその性質に反しない限り、上記の半導体発光素子チップ集積装置の発明に関連して説明したことが成立する。
また、この発明は、
上下に複数のｐ側電極および一つのｎ側電極を有する縦型の半導体発光素子チップを、一方の主面に薄膜ヒューズにより互いに接続された幹線部と複数の支線部とを有する下部電極を有する基板の上記下部電極のそれぞれの上記支線部の上面の少なくとも一部を含む領域により構成されたチップ結合部に上記ｐ側電極を当該チップ結合部に向けて結合し、少なくとも一つの上記ｐ側電極と上記下部電極の上記支線部とを互いに電気的に接続する工程と、
上記半導体発光素子チップの上層として、上部電極を上記半導体発光素子チップの上記ｎ側電極と上記上部電極とが互いに電気的に接続されるように形成する工程とを有する半導体発光素子チップ集積装置の製造方法である。
この半導体発光素子チップ集積装置の製造方法の発明では、上部電極ではなく下部電極を、薄膜ヒューズにより互いに接続された幹線部と複数の支線部とを有するように形成することが、上述の半導体発光素子チップ集積装置の製造方法の発明と異なる。必要に応じて、上部電極も、下部電極と同様に、薄膜ヒューズにより互いに接続された幹線部と複数の支線部とを有するようにしてもよい。この半導体発光素子チップ集積装置の製造方法の発明においては、特にその性質に反しない限り、上記の半導体発光素子チップ集積装置の発明に関連して説明したことが成立する。
また、この発明は、
基板の一方の主面に薄膜ヒューズにより互いに接続された幹線部と複数の支線部とを有する下部電極および当該下部電極の上層の上部電極を形成する工程と、
一方の面側に複数のｐ側電極および一つのｎ側電極を有する横型の半導体発光素子チップを、上記下部電極のそれぞれの上記支線部の上面の少なくとも一部および上記上部電極の上面の一部を含む領域により構成されたチップ結合部に上記ｐ側電極および上記ｎ側電極を当該チップ結合部に向けて結合し、少なくとも一つの上記ｐ側電極と上記下部電極の上記支線部とを互いに電気的に接続するとともに、上記ｎ側電極と上記上部電極とを互いに電気的に接続する工程とを有する半導体発光素子チップ集積装置の製造方法である。
この半導体発光素子チップ集積装置の製造方法は、典型的には、半導体発光素子チップをチップ結合部に結合し、少なくとも一つのｐ側電極と下部電極の支線部とを互いに電気的に接続するとともに、ｎ側電極と上部電極とを互いに電気的に接続した後、支線部と幹線部との間に修理用の電圧を印加して電流を流す工程をさらに有する。
この半導体発光素子チップ集積装置の製造方法の発明においては、特にその性質に反しない限り、上記の半導体発光素子チップ集積装置およびその製造方法の各発明に関連して説明したことが成立する。
また、この発明は、
基板の一方の主面に下部電極および当該下部電極の上層の、薄膜ヒューズにより互いに接続され、または、互いに直接接続された幹線部と複数の支線部とを有する上部電極を形成する工程と、
一方の面側に複数のｐ側電極および一つのｎ側電極を有する横型の半導体発光素子チップを、上記下部電極の上面の一部および上記上部電極のそれぞれの上記支線部の上面の少なくとも一部を含む領域により構成されたチップ結合部に上記ｐ側電極および上記ｎ側電極を当該チップ結合部に向けて結合し、上記ｎ側電極と上記下部電極とを互いに電気的に接続するとともに、少なくとも一つの上記ｐ側電極と上記上部電極の上記支線部とを互いに電気的に接続する工程とを有する半導体発光素子チップ集積装置の製造方法である。
この半導体発光素子チップ集積装置の製造方法の発明においては、特にその性質に反しない限り、上記の半導体発光素子チップ集積装置およびその製造方法の各発明に関連して説明したことが成立する。
この発明によれば、上下または一方の面側に複数のｐ側電極および一つのｎ側電極を有する縦型または横型の半導体発光素子チップを、薄膜ヒューズにより互いに接続され、または、互いに直接接続された幹線部と複数の支線部とを有する上部電極または下部電極の複数の支線部の上面などに設けられたチップ結合部に結合し、上部電極と下部電極との間に半導体発光素子チップを接続しているので、それらの支線部と幹線部との間に修理用の電圧を印加して電流を流すことにより、ｐ側電極部などに何らかの不良が発生した半導体発光素子チップのそのｐ側電極に接続された支線部と幹線部との間の薄膜ヒューズを切断し、あるいは、検査により不良が関係することが特定された支線部をレーザービームの照射などにより切断して、その支線部を幹線部から切り離すことで容易に修理することが可能であり、リペア作業の簡略化および半導体発光素子チップ集積装置の高歩留化を実現することができる。この方法によれば、例えば発光ダイオードディスプレイなどの場合、画素中にリーク不良の半導体発光素子チップがある場合でも、そのリーク不良を引き起こしているｐ側電極が接続された支線部の切り離しにより、残りの支線部に接続されたｐ側電極の領域の発光素子は使用することが可能であるため、リペアのための不良チップの入れ替えや冗長構造を採用する必要がなく、材料費の上昇が抑えられるという利点も存在する。従来は一つの半導体発光素子チップのｐ側電極およびｎ側電極はそれぞれ一つであったため、チップにリーク不良などの不良が発生した場合、チップ全体が使用不能になっていた。本方式では、ｐ側電極を複数に分割することにより１チップ内の不良部分を分離し、正常部分を使用可能とした。また、粘着性スタンプを用いたマルチチップ転写方式を用いて半導体発光素子チップをチップ結合部に結合させる場合、チップサイズが小さくなるほど転写歩留まりが低下する傾向にあるため、工程の安定性を考慮するとチップサイズは数１０μｍ角以上であることが望ましい。数１０μｍ角以上の半導体発光素子チップに対しては数μｍ角で複数個のｐ側電極を形成することが可能である。本来はリーク不良となるチップであっても、ｐ側電極を分割することにより、リーク部の電極以外は使用可能となる。マルチチップ転写方式ではチップ不良をどのようにリペアするかが大きな課題であるが、本方式を採用することにより不良を含むチップの交換などのリペア作業を大幅に低減させることが可能であり、例えば、発光ダイオード照明装置、大面積の発光ダイオードバックライト、大画面の発光ダイオードディスプレイなどを低コストで容易に実現することができる。
この発明の第１の実施の形態によるマイクロＬＥＤ集積装置に用いられる縦型マイクロＬＥＤチップを示す斜視図および断面図である。 この発明の第１の実施の形態によるマイクロＬＥＤ集積装置の製造方法に用いられる実装基板を示す平面図および断面図である。 この発明の第１の実施の形態によるマイクロＬＥＤ集積装置の製造方法に用いられる実装基板の下部電極の上面のチップ結合部の例を示す断面図である。 この発明の第１の実施の形態によるマイクロＬＥＤ集積装置の製造方法を示す平面図および断面図である。 この発明の第１の実施の形態によるマイクロＬＥＤ集積装置の製造方法を示す平面図および断面図である。 この発明の第１の実施の形態によるマイクロＬＥＤ集積装置の製造方法を示す平面図および断面図である。 この発明の第１の実施の形態によるマイクロＬＥＤ集積装置の製造方法を示す平面図および断面図である。 図７に示す薄膜ヒューズおよびその近傍を拡大して示す平面図である。 この発明の第１の実施の形態によるマイクロＬＥＤ集積装置の製造方法により製造されたマイクロＬＥＤ集積装置の修理方法を説明するための平面図および断面図である。 この発明の第１の実施の形態によるマイクロＬＥＤ集積装置の製造方法により製造されたマイクロＬＥＤ集積装置の修理方法を説明するための平面図および断面図である。 この発明の第１の実施の形態によるマイクロＬＥＤ集積装置の製造方法において粘着性スタンプを用いてマルチチップ転写方式により縦型マイクロＬＥＤチップを転写する場合に得られる利点を説明するための略線図である。 この発明の第２の実施の形態によるマイクロＬＥＤ集積装置の製造方法に用いられる実装基板を示す平面図および断面図である。 この発明の第２の実施の形態によるマイクロＬＥＤ集積装置の製造方法を示す平面図および断面図である。 この発明の第２の実施の形態によるマイクロＬＥＤ集積装置の製造方法を示す平面図および断面図である。 この発明の第３の実施の形態によるマイクロＬＥＤ集積装置の製造方法に用いられる実装基板を示す平面図および断面図である。 この発明の第３の実施の形態によるマイクロＬＥＤ集積装置の製造方法を示す平面図および断面図である。 この発明の第３の実施の形態によるマイクロＬＥＤ集積装置の製造方法を示す平面図および断面図である。 この発明の第３の実施の形態によるマイクロＬＥＤ集積装置の製造方法を示す平面図および断面図である。 この発明の第５の実施の形態によるマイクロＬＥＤ集積装置に用いられる縦型マイクロＬＥＤチップを示す平面図である。 この発明の第５の実施の形態によるマイクロＬＥＤ集積装置を示す平面図である。 この発明の第６の実施の形態によるマイクロＬＥＤ集積装置に用いられる縦型マイクロＬＥＤチップを示す平面図である。 この発明の第６の実施の形態によるマイクロＬＥＤ集積装置を示す平面図である。 この発明の第７の実施の形態によるマイクロＬＥＤ集積装置の製造方法を示す平面図および断面図である。 この発明の第７の実施の形態によるマイクロＬＥＤ集積装置の製造方法を示す平面図および断面図である。 この発明の第７の実施の形態によるマイクロＬＥＤ集積装置の製造方法を示す平面図および断面図である。 この発明の第８の実施の形態によるマイクロＬＥＤ集積装置に用いられる横型マイクロＬＥＤチップを示す斜視図および断面図である。 この発明の第８の実施の形態によるマイクロＬＥＤ集積装置の製造方法を示す平面図および断面図である。 この発明の第８の実施の形態によるマイクロＬＥＤ集積装置の製造方法を示す平面図および断面図である。 この発明の第９の実施の形態によるパッシブ駆動方式のカラーマイクロＬＥＤディスプレイの実装基板を示す断面図である。 この発明の第９の実施の形態によるパッシブ駆動方式のカラーマイクロＬＥＤディスプレイを示す断面図である。 この発明の第１０の実施の形態によるアクティブ駆動方式のカラーマイクロＬＥＤディスプレイの実装基板を示す断面図である。 この発明の第１０の実施の形態によるアクティブ駆動方式のカラーマイクロＬＥＤディスプレイを示す断面図である。 この発明の第１１の実施の形態によるマイクロＬＥＤ集積装置の製造方法を示す平面図および断面図である。
以下、発明を実施するための形態（以下「実施の形態」と言う）について説明する。
〈第１の実施の形態〉
第１の実施の形態によるマイクロＬＥＤ集積装置は実装基板上に縦型マイクロＬＥＤチップを多数実装することにより製造するが、最初にまず、上下に複数のｐ側電極および一つのｎ側電極を有し、これらのｐ側電極が一列または複数列に配列された縦型マイクロＬＥＤチップについて説明する。
［マイクロＬＥＤ集積装置の製造方法］
図１ＡおよびＢに縦型マイクロＬＥＤチップ１０を示す。ここで、図１Ａは斜視図、図１Ｂは図１Ａのｐ側電極列に沿っての断面図である。この縦型マイクロＬＥＤチップ１０は、ＡｌＧａＩｎＮ系半導体またはＡｌＧａＩｎＰ系半導体を用いたものである。図１ＡおよびＢに示すように、この縦型マイクロＬＥＤチップ１０は長方形の平面形状を有する。この縦型マイクロＬＥＤチップ１０においては、ｎ+ 型半導体層１１、発光層１２およびｐ型半導体層１３が順次積層されている。ｐ型半導体層１３は、互いに分離して複数設けられているが、厚さが小さく比抵抗も比較的高い場合はｐ型半導体層１３を介した電流の広がりが大きくないため、場合によっては繋がっていてもよい。図１ＡおよびＢに示す例では、一例として、一列に設けられた４個の円形のｐ型半導体層１３が設けられているが、これに限定されず、ｐ型半導体層１３の列数および各列の個数は必要に応じて選ばれる。ｎ+ 型半導体層１１の裏面には一つのｎ側電極１４が全面電極として設けられ、オーミック接触している。ｎ側電極１４上には、縦型マイクロＬＥＤチップ１０を実装基板上に実装する際に用いるＳｎ膜１５が設けられている。Ｓｎ膜１５の厚さは、例えば０．５μｍ程度であるが、これに限定されるものではない。各ｐ型半導体層１３を覆うように絶縁膜１６が設けられている。絶縁膜１６は、例えばＳｉＯ2 膜からなる。絶縁膜１６は各ｐ型半導体層１３に対応する部分に開口１６ａを有する。開口１６ａは例えば円形の形状を有する。開口１６ａを通じて各ｐ型半導体層１３上にｐ側電極１７が設けられ、オーミック接触している。ｐ側電極１７は、ｐ型半導体層１３が一列に４個設けられていることに対応して、一列に４個設けられている。ｐ側電極１７は各開口１６ａの周辺の絶縁膜１６上に延在しており、絶縁膜１６上に延在する部分の平面形状は例えば円形であるが、これに限定されるものではない。ｐ側電極１７は、このｐ側電極１７を通して外部に光を取り出すことに対応して透明電極材料、例えばＩＴＯ膜により構成されている。縦型マイクロＬＥＤチップ１０のチップサイズは必要に応じて選ばれるが、好適には数１０μｍ角以上に選ばれ、具体的には、例えば、ｐ側電極１７の配列方向の辺の長さａは例えば３０～１００μｍ、ｐ側電極１７の配列方向に垂直な辺の長さｂは例えば１０～５０μｍである。
縦型マイクロＬＥＤチップ１０がＡｌＧａＩｎＮ系半導体を用いた青色発光または緑色発光のものである場合、例えば、ｎ+ 型半導体層１１はｎ+ 型ＧａＮ層、発光層１２は障壁層としてのＩｎx Ｇａ1-x Ｎ層と井戸層としてのＩｎy Ｇａ1-y Ｎ層とが交互に積層されたＩｎx Ｇａ1-x Ｎ／Ｉｎy Ｇａ1-y Ｎ多重量子井戸（ＭＱＷ）構造（ｘ＜ｙ、０≦ｘ＜１、０≦ｙ＜１）を有するもの（Ｉｎ組成比ｘ、ｙは縦型マイクロＬＥＤチップ１０の各マイクロＬＥＤの発光波長に応じて選ばれる）、ｐ型半導体層１３はｐ型ＧａＮ層である。縦型マイクロＬＥＤチップ１０がＡｌＧａＩｎＰ系半導体を用いた赤色発光のものである場合、例えば、ｎ+ 型半導体層１１はｎ+ 型ＡｌＧａＩｎＰ層、発光層１２はＩｎx Ｇａ1-x Ｐ／Ｉｎy Ｇａ1-y Ｐ ＭＱＷ構造を有するもの、ｐ型半導体層１３はｐ型ＡｌＧａＩｎＰ層である。これらの縦型マイクロＬＥＤチップ１０は従来公知の方法により製造することができる。
図２ＡおよびＢはマイクロＬＥＤ集積装置の製造に用いられる実装基板１００を示す。ここで、図２Ａは平面図、図２Ｂは下部電極に沿った断面図である。図２ＡおよびＢに示すように、基板１１０の一方の主面に所定の形状を有する下部電極１２０が設けられている。基板１１０は剛性を有するものであってもフレキシブルなものであってもよく、また透明であっても不透明であってもよく、必要に応じて選ばれる。基板１１０は、例えば、Ｓｉ基板、ガラス基板、ガラスエポキシ基板などのほか、樹脂フィルムなどであってもよい。下部電極１２０は、例えば、基板１１０の全面にスパッタリング法や真空蒸着法などにより金属膜を形成した後、この金属膜をリソグラフィーおよびエッチングにより所定形状にパターニングすることにより形成することができる。金属膜としては、例えば、Ｔｉ／Ａｌ／Ｔｉ／Ａｕ積層膜が用いられるが、Ｃｕ（あるいはＣｕ合金）／Ａｕ／Ｔｉ積層膜を用いてもよい。Ｔｉ／Ａｌ／Ｔｉ／Ａｕ積層膜を構成する膜の厚さは、例えば、下から順に５～１０ｎｍ、３００～１０００ｎｍ、５０ｎｍ、５～１００ｎｍである。下部電極１２０上にはチップ結合部１２１が設けられている。チップ結合部１２１は、設計で決められる、縦型マイクロＬＥＤチップ１０を結合させる領域である。このチップ結合部１２１には、縦型マイクロＬＥＤチップ１０がこのチップ結合部１２１に完全に含まれた状態で結合することもあるし、縦型マイクロＬＥＤチップ１０の一部がこのチップ結合部１２１からはみ出た状態で結合することもある。チップ結合部１２１は、下部電極１２０の上面が平坦である場合はその平坦な上面の一部の領域であり、図２Ａにはこの領域の輪郭が一点鎖線で示されている。図３Ａに示すように、チップ結合部１２１は、下部電極１２０の上面のチップ結合部１２１に対応する部分に凸部が設けられている場合はその凸部の上面である。図３Ｂに示すように、チップ結合部１２１は、下部電極１２０の上面のチップ結合部１２１に対応する部分に凹部が設けられている場合はその凹部の底面である。
図４ＡおよびＢに示すように、スタンプなどを用いたマルチチップ転写方式により、実装基板１００の下部電極１２０の各チップ結合部１２１に縦型マイクロＬＥＤチップ１０をそのＳｎ膜１５が下になるようにしてボンディングする。ここで、図４Ａは平面図、図４Ｂは断面図である。例えば、マイクロＬＥＤ集積装置がカラーマイクロＬＥＤディスプレイである場合を考え、図４Ａが三つの縦型マイクロＬＥＤチップ１０により構成される一画素を示すとすると、例えば、図４Ａ中左、中央および右の縦型マイクロＬＥＤチップ１０がそれぞれ青色（Ｂ）発光領域、赤色（Ｒ）発光領域および緑色（Ｇ）発光領域を形成する。縦型マイクロＬＥＤチップ１０が青色発光である場合には、各画素のＲの発光領域における各チップ結合部１２１に結合した縦型マイクロＬＥＤチップ１０の上方およびＧの発光領域における各チップ結合部１２１に結合した縦型マイクロＬＥＤチップ１０の上方にそれぞれ赤色蛍光体および緑色蛍光体を塗布することでＲＧＢの発光を実現させ、縦型マイクロＬＥＤチップ１０が紫外発光である場合には、各画素のＲの発光領域における各チップ結合部１２１に結合した縦型マイクロＬＥＤチップ１０の上方、Ｇの発光領域における各チップ結合部１２１に結合した縦型マイクロＬＥＤチップ１０の上方およびＢの発光領域における各チップ結合部１２１に結合した縦型マイクロＬＥＤチップ１０の上方にそれぞれ赤色蛍光体、緑色蛍光体および青色蛍光体を塗布することでＲＧＢの発光を実現させる。
次に、ランプやレーザーなどにより加熱を行うことにより各縦型マイクロＬＥＤチップ１０のＳｎ膜１５を溶融させる。その後、溶融Ｓｎが冷却することにより各縦型マイクロＬＥＤチップ１０のｎ側電極１４が下部電極１２０のチップ結合部１２１に電気的および機械的に結合する。
次に、図５ＡおよびＢに示すように、縦型マイクロＬＥＤチップ１０がチップ結合部１２１に結合した実装基板１００の全面に絶縁膜１３０を表面がほぼ平坦となるように形成した後、この絶縁膜１３０をＲＩＥ法などによりエッチングすることによりｐ側電極１７を露出させる。
次に、図６ＡおよびＢに示すように、絶縁膜１３０上に、後述の上部電極幹線部１４１と複数の上部電極支線部１４２との間にそれぞれ接続される薄膜ヒューズ１４３を形成する。薄膜ヒューズ１４３は、各チップ結合部１２１に対応して、縦型マイクロＬＥＤチップ１０に含まれるｐ側電極１７の個数に等しい個数（この例では４個）形成する。薄膜ヒューズ１４３は、例えば、絶縁膜１３０上にフォトリソグラフィーにより薄膜ヒューズ１４３に対応する所定形状の開口を有するフォトレジストを形成し、その上から真空蒸着により金属膜を形成した後、フォトレジストをリフトオフすることによって形成することができる。薄膜ヒューズ１４３は、融点が１５０℃以上３５０℃以下の金属薄膜からなる。金属薄膜は、具体的には、例えばＩｎ、Ｓｎなどの単体金属またはＩｎＳｎ、ＩｎＳｎＡｇ、ＡｇＳｎ、ＡｕＳｎなどの合金からなる。
次に、図７ＡおよびＢに示すように、絶縁膜１３０上に下部電極１２０と直交する方向に互いに平行に延在する複数の上部電極幹線部１４１を薄膜ヒューズ１４３の一端部と重なるように形成する。次に、絶縁膜１３０上に、縦型マイクロＬＥＤチップ１０のｐ側電極１７と上部電極幹線部１４１とを薄膜ヒューズ１４３を介して接続する上部電極支線部１４２を各チップ結合部１２１当たり、縦型マイクロＬＥＤチップ１０に含まれるｐ側電極１７の個数に等しい本数（この例では４本）形成する。各上部電極支線部１４２は、薄膜ヒューズ１４３の他端部と重なり、かつチップ結合部１２１およびその近傍では下部電極１２０の延在方向と平行に延在し、縦型マイクロＬＥＤチップ１０に含まれる各ｐ側電極１７と接触するように形成する。各上部電極支線部１４２の薄膜ヒューズ１４３側の部分は、チップ結合部１２１およびその近傍の直線状の部分に対して外側に折れ曲がっており、この折れ曲がった部分の先端が薄膜ヒューズ１４３の他端部と重なっている。各上部電極支線部１４２は、少なくとも縦型マイクロＬＥＤチップ１０と重なる部分、典型的には各チップ結合部１２１と重なる部分はＩＴＯなどの透明電極材料からなり、それ以外の部分は他の不透明電極材料、例えばＴｉ／Ａｌ／Ｔｉ／Ａｕ積層膜などからなってもよいし、上部電極支線部１４２の全体が透明電極材料からなっていてもよい。薄膜ヒューズ１４３を介して互いに接続された上部電極幹線部１４１と上部電極支線部１４２とにより上部電極１４０が構成される。図７Ａにおいて、電気的にオン／オフ制御が可能な一つの回路ユニットがカバーする領域を一点鎖線で示す。一つの縦型マイクロＬＥＤチップ１０内に形成された複数のｐ側電極１７下の発光面積は、典型的には、一つの回路ユニットがカバーする領域の面積の１０００分の１以下に選ばれる。図８Ａに、薄膜ヒューズ１４３およびその近傍の上部電極幹線部１４１および上部電極支線部１４２を拡大して示す。図８Ａに示す薄膜ヒューズ１４３は長方形の形状を有するが、薄膜ヒューズ１４３は図８Ｂに示すような中央部がくびれた平面形状であってもよい。図８ＡおよびＢに示すように、薄膜ヒューズ４３３の最も狭い部分の幅をＷmin 、厚さをＴmin とすると、Ｗmin 、Ｔmin はＷmin ×Ｔmin ＜０．５μｍ2 が成立するように選ばれている。
この後、上述のようにして製造されたマイクロＬＥＤ集積装置の上部電極支線部１４２と上部電極幹線部１４１との間に修理用の電圧として縦型マイクロＬＥＤチップ１０の閾値電圧以下の電圧（例えば３Ｖ程度）を印加する。その結果、例えば、図９ＡおよびＢにおいて、リーク不良が生じた縦型マイクロＬＥＤチップ１０のｐ側電極１７が上部電極支線部１４２Ａ、１４２Ｂと接続されているとした場合、これらの上部電極支線部１４２Ａ、１４２Ｂと薄膜ヒューズ１４３を介してこれらの上部電極支線部１４２Ａ、１４２Ｂと接続された上部電極幹線部１４１との間に大量の電流が流れることで薄膜ヒューズ１４３が融けて切断される。図１０ＡおよびＢは、上部電極幹線部１４１と上部電極支線部１４２Ａ、１４２Ｂとの間の薄膜ヒューズ１４３が切断された状態を示す。こうしてマイクロＬＥＤ集積装置の修理を行うことができる。
［マイクロＬＥＤ集積装置の構造］
図７ＡおよびＢに示すように、このマイクロＬＥＤ集積装置は、一方の主面に下部電極１２０を有する実装基板１００と、下部電極１２０上に設けられたチップ結合部１２１と、チップ結合部１２１に結合した、上下に複数のｐ側電極１７および一つのｎ側電極１４を有する縦型マイクロＬＥＤチップ１０と、これらの縦型マイクロＬＥＤチップ１０の上層の、上部電極幹線部１４１と薄膜ヒューズ１４３を介してこの上部電極幹線部１４１と接続された複数の上部電極支線部１４２とを有する上部電極１４０とを有する。そして、縦型マイクロＬＥＤチップ１０は、ｎ側電極１４側をチップ結合部１２１に向けてこのチップ結合部１２１に結合し、ｎ側電極１４と下部電極１２０とが互いに電気的に接続され、縦型マイクロＬＥＤチップ１０の各ｐ側電極１７と上部電極１４０の上部電極支線部１４２とが互いに電気的に接続されている。縦型マイクロＬＥＤチップ１０からの光は、ｐ側電極１７および上部電極支線部１４２を透過して基板１１０と反対側に取り出される。
以上のように、この第１の実施の形態によれば、上下に複数のｐ側電極１７および一つのｎ側電極１４を有する縦型マイクロＬＥＤチップ１０を用いるとともに、実装基板１００の下部電極１２０にチップ結合部１２１を例えば二次元アレイ状に複数設け、スタンプなどのマルチチップ転写方式により縦型マイクロＬＥＤチップ１０をｎ側電極１４側が下になるようにして実装基板１００の下部電極１２０のチップ結合部１２１に結合し、その後Ｓｎ膜１５を溶融固化させることにより縦型マイクロＬＥＤチップ１０のｎ側電極１４と下部電極１２０のチップ結合部１２１とを電気的および機械的に結合させることで、縦型マイクロＬＥＤチップ１０の集積度によらず、マイクロＬＥＤ集積装置、例えばマイクロＬＥＤディスプレイ、マイクロＬＥＤバックライト、マイクロＬＥＤ照明装置などを低コストで容易に実現することができる。また、縦型マイクロＬＥＤチップ１０に含まれるｐ側電極１７の不良が生じた場合でも、その不良のｐ側電極１７が接続された上部電極支線部１４２と上部電極幹線部１４１との間の薄膜ヒューズ１４３を切断することにより容易に修理することができる。加えて、次のような利点を得ることもできる。すなわち、スタンプによりマルチチップ転写を行う場合には、転写するチップを一時的に保持するための転写用粘着性スタンプが必要であるが、このスタンプの凸部の形状はチップと同一形状に形成する。図１１Ａに示すように、一つのＬＥＤを含む例えば数１０μｍ角の微小ＬＥＤチップをスタンプ２００で転写する場合は凸部２０１の大きさもチップと同等のサイズに形成する必要がある。高歩留まりの転写を安定的に維持するためにはＬＥＤチップのサイズは数１０μｍ角以上であることが望ましいが、ＬＥＤチップのサイズが数１０μｍ角以上であれば数μｍ角のｐ側電極を複数個形成可能である。マルチチップ転写で配列された複数のＬＥＤチップの一部にリーク等の不良を有する場合、チップの交換作業は多大なコスト上昇につながる。ｐ側電極を複数に分割し、不良のｐ側電極が接続された支線部を分離し、残りの正常な支線部を使用することは、リペア作業を大幅に低減させ、マルチチップ転写を用いた製造工程においても高歩留まりかつ低コストの製造が可能である。すなわち、縦型マイクロＬＥＤチップ１０ではチップサイズを大きくすることができることから、図１１Ｂに示すように、スタンプ２００の凸部２０１を大きくすることができ、チップとの密着面積を大きくすることができ、従って密着不良や凸部２０１の形状の崩れを防止することができ、ひいては高歩留まりの転写を安定的に維持することが可能である。
〈第２の実施の形態〉
第１の実施の形態においては上部電極１４０側から光を取り出すマイクロＬＥＤ集積装置について説明したが、この第２の実施の形態においては、実装基板１００側から光を取り出すマイクロＬＥＤ集積装置について説明する。
［マイクロＬＥＤ集積装置の製造方法］
図１２ＡおよびＢはマイクロＬＥＤ集積装置の製造に用いられる実装基板１００を示す。ここで、図１２Ａは平面図、図１２Ｂは下部電極に沿った断面図である。図１２ＡおよびＢに示すように、この第２の実施の形態においては、実装基板１００が第１の実施の形態と異なる。すなわち、この実装基板１００においては、下部電極１２０のチップ結合部１２１に対応する部分が透明電極１２２により構成され、この透明電極１２２の表面がチップ結合部１２１を構成すること、基板１１０が縦型マイクロＬＥＤチップ１０からの光に対して透明であることが第１の実施の形態と異なる。実装基板１００のその他のことは第１の実施の形態と同様である。
図１３ＡおよびＢに示すように、スタンプなどのマルチチップ転写方式により、実装基板１００の下部電極１２０の各チップ結合部１２１に縦型マイクロＬＥＤチップ１０をそのＳｎ膜１５が下になるようにして結合する。ここで、図１３Ａは平面図、図１３Ｂは断面図である。特に図示はしないが、光の取り出しがＳｎ膜１５側であるため、ｎ側電極１４およびＳｎ膜１５は縦型マイクロＬＥＤチップ１０のｎ+ 型半導体層１１の下部全体を覆うことは無く、一部分のみに形成されている。
次に、ランプやレーザーなどにより加熱を行うことにより各縦型マイクロＬＥＤチップ１０のＳｎ膜１５を溶融させる。その後、溶融Ｓｎが冷却することにより各縦型マイクロＬＥＤチップ１０のｎ側電極１４が下部電極１２０のチップ結合部１２１に電気的および機械的に結合する。
次に、縦型マイクロＬＥＤチップ１０がチップ結合部１２１に結合した実装基板１００の全面に絶縁膜１３０を表面がほぼ平坦となるように形成した後、この絶縁膜１３０をＲＩＥ法などによりエッチングすることによりｐ側電極１７を露出させる。
次に、図１４ＡおよびＢに示すように、第１の実施の形態と同様にして、絶縁膜１３０上に、薄膜ヒューズ１４３、上部電極幹線部１４１および上部電極支線部１４２を形成する。上部電極幹線部１４１および上部電極支線部１４２により上部電極１４０が構成される。
この後、第１の実施の形態と同様にしてマイクロＬＥＤ集積装置に対し、必要な修理を行う。
［マイクロＬＥＤ集積装置の構造］
図１４ＡおよびＢに示すように、このマイクロＬＥＤ集積装置は、縦型マイクロＬＥＤチップ１０からの光に対して透明な基板１１０の一方の主面に下部電極１２０を有する実装基板１００と、下部電極１２０に部分的に設けられた透明電極１２２上に設けられたチップ結合部１２１と、チップ結合部１２１に結合した縦型マイクロＬＥＤチップ１０と、これらの縦型マイクロＬＥＤチップ１０の上層の、上部電極幹線部１４１と薄膜ヒューズ１４３を介してこの上部電極幹線部１４１と接続された複数の上部電極支線部１４２とを有する上部電極１４０とを有する。そして、縦型マイクロＬＥＤチップ１０は、ｎ側電極１４側をチップ結合部１２１に向けてこのチップ結合部１２１に結合し、ｎ側電極１４と下部電極１２０とが互いに電気的に接続され、縦型マイクロＬＥＤチップ１０の各ｐ側電極１７と上部電極１４０の上部電極支線部１４２とが互いに電気的に接続されている。縦型マイクロＬＥＤチップ１０からの光は、下部電極１２０のチップ結合部１２１の透明電極１２２および基板１１０を透過して外部に取り出される。
この第２の実施の形態によれば、下部電極１２０のチップ結合部１２１に対応する部分が透明電極１２２により構成され、基板１１０が縦型マイクロＬＥＤチップ１０からの光に対して透明であることにより、縦型マイクロＬＥＤチップ１０からの光を下部電極１２０のチップ結合部１２１の透明電極１２２および基板１１０を透過して外部に取り出すことができる。そのほか、第１の実施の形態と同様な利点を得ることができる。
〈第３の実施の形態〉
第１の実施の形態においては、上部電極１４０の上部電極幹線部１４１と複数の上部電極支線部１４２との間に薄膜ヒューズ１４３が接続されたマイクロＬＥＤ集積装置について説明したが、第３の実施の形態においては、下部電極１２０の下部電極幹線部と複数の下部電極支線部との間に薄膜ヒューズが接続されたマイクロＬＥＤ集積装置について説明する。
［マイクロＬＥＤ集積装置の製造方法］
マイクロＬＥＤ集積装置の製造に用いる縦型マイクロＬＥＤチップ１０は第１の実施の形態とほぼ同様であるが、ｐ側電極１７が縦型マイクロＬＥＤチップ１０からの光に対する反射率が高いＡｇなどの材料により形成されていること、ｎ側電極１４は縦型マイクロＬＥＤチップ１０のｎ+ 型半導体層１１の下部全体を覆うことは無く、一部分のみに形成されていること、および、Ｓｎ膜１５はｎ側電極１４側ではなくｐ側電極１７上に形成されていることが異なる。
図１５ＡおよびＢはこのマイクロＬＥＤ集積装置の製造に用いられる実装基板１００を示す。ここで、図１５Ａは平面図、図１５Ｂは下部電極支線部とその近傍の下部電極幹線部とを横断する断面図である。図１５ＡおよびＢに示すように、基板１１０の一方の主面に下部電極１２０が設けられている。この場合、下部電極１２０は、一方向に延在する幅広の下部電極幹線部１２０１と、この下部電極幹線部１２０１からこの下部電極幹線部１２０１と直交する方向に分岐した、この下部電極幹線部１２０１より幅狭の複数の下部電極幹線部１２０２と、この下部電極幹線部１２０２と近接して設けられ、この下部電極幹線部４２０２と直交する方向、すなわち下部電極幹線部１２０１と平行な方向に直線状に延在する部分とこの部分に対して外側に折れ曲がった部分とからなる複数の下部電極支線部１２０３とからなる。下部電極幹線部１２０２とこの下部電極幹線部１２０２に近接する複数の下部電極支線部１２０３との間に薄膜ヒューズ１２０４が接続されている。各下部電極支線部１２０３の上面の一部を含む領域によりチップ結合部１２１が構成されている。下部電極支線部１２０３は、例えば、Ｔｉ／Ａｌ／Ｔｉ／Ａｕ／Ｔｉ積層膜などにより形成される。基板１１０の詳細については第１の実施の形態と同様である。薄膜ヒューズ１２０４は第１の実施の形態における薄膜ヒューズ１４３と同様である。また、下部電極支線部１２０３の本数、幅、間隔などは第１の実施の形態における上部電極支線部１４２と同様である。
図１６ＡおよびＢに示すように、スタンプなどを用いたマルチチップ転写方式により、各縦型マイクロＬＥＤチップ１０を各ｐ側電極１７側が各下部電極支線部１２０３の上に来るようにしてチップ結合部１２１に結合させる。
次に、図１７ＡおよびＢに示すように、縦型マイクロＬＥＤチップ１０がチップ結合部１２１に結合した実装基板１００の全面に絶縁膜１３０を表面がほぼ平坦となるように形成した後、この絶縁膜１３０をＲＩＥ法などによりエッチングすることによりｎ側電極１４を露出させる。
次に、図１８ＡおよびＢに示すように、絶縁膜１３０上に、１本の下部電極幹線部１２０２に対して薄膜ヒューズ１２０４を介して接続された複数の下部電極支線部１２０３のほぼ全体をカバーするように幅広の単一の上部電極支線部１４２を形成する。上部電極支線部１４２はＩＴＯなどの透明電極材料からなる。次に、下部電極１２０の各下部電極幹線部１２０２に対応させて、この下部電極幹線部１２０２に平行な複数の上部電極幹線部１４１を上部電極支線部１４２に一部重なって電気的に接続されるように形成する。
この後、第１の実施の形態と同様にしてマイクロＬＥＤ集積装置に対し、必要な修理を行う。
［マイクロＬＥＤ集積装置の構造］
図１８ＡおよびＢに示すように、このマイクロＬＥＤ集積装置は、一方の主面に薄膜ヒューズ１２０４により互いに接続された下部電極幹線部１２０２と下部電極支線部１２０３とを含む下部電極１２０を有する実装基板１００と、各下部電極支線部１２０３の上面の一部を含む領域により構成されたチップ結合部１２１と、チップ結合部１２１に結合した縦型マイクロＬＥＤチップ１０と、これらの縦型マイクロＬＥＤチップ１０の上層の、上部電極幹線部１４１とこの上部電極幹線部１４１と接続された上部電極支線部１４２とを有する上部電極１４０とを有する。そして、縦型マイクロＬＥＤチップ１０は、ｐ側電極１７側をチップ結合部１２１に向けてこのチップ結合部１２１に結合し、各ｐ側電極１７と各下部電極支線部１２０３とが互いに電気的に接続され、縦型マイクロＬＥＤチップ１０のｎ側電極１４と上部電極１４０の上部電極支線部１４２とが互いに電気的に接続されている。縦型マイクロＬＥＤチップ１０からの光は、上部電極支線部１４２を透過して基板１１０と反対側に取り出される。この際、縦型マイクロＬＥＤチップ１０のｐ側電極１７が反射率の高いＡｇなどの材料により形成されていることから、縦型マイクロＬＥＤチップ１０からの光はｐ側電極１７により上方に反射されるため、取り出し光量を大きくすることができる。
この第３の実施の形態によれば、第１の実施の形態と同様な利点を得ることができる。
〈第４の実施の形態〉
第３の実施の形態においては上部電極１４０側から光を取り出すマイクロＬＥＤ集積装置について説明したのに対し、この第４の実施の形態においては、実装基板１００側から光を取り出すマイクロＬＥＤ集積装置について説明する。
［マイクロＬＥＤ集積装置の製造方法］
マイクロＬＥＤ集積装置の製造に用いる縦型マイクロＬＥＤチップ１０は第１の実施の形態と同様である。
マイクロＬＥＤ集積装置の製造に用いられる実装基板１００は第３の実施の形態とほぼ同様であるが、下部電極支線部１２０３のチップ結合部１２１を横断する直線部がＩＴＯなどの透明電極材料からなること、基板１１０が縦型マイクロＬＥＤチップ１０からの光に対して透明であることが第３の実施の形態と異なる。
第３の実施の形態と同様にして、実装基板１００の下部電極１２０の各チップ結合部１２１に縦型マイクロＬＥＤチップ１０を結合し、絶縁膜１３０を形成し、縦型マイクロＬＥＤチップ１０のｎ側電極１４を露出させ、上部電極幹線部１４１と接続された上部電極支線部１４２とを有する上部電極１４０を形成する。この場合、上部電極支線部１４２は、例えば、Ｔｉ／Ａｌ／Ｔｉ／Ａｕ／Ｔｉ積層膜などにより形成される。
この後、第１の実施の形態と同様にしてマイクロＬＥＤ集積装置に対し、必要な修理を行う。
［マイクロＬＥＤ集積装置の構造］
このマイクロＬＥＤ集積装置は、縦型マイクロＬＥＤチップ１０からの光に対して透明な基板１１０の一方の主面に薄膜ヒューズ４２０４により互いに接続された下部電極幹線部１２０２と下部電極支線部１２０３とを含む下部電極１２０を有する実装基板１００と、各下部電極支線部１２０３の上面の一部を含む領域により構成されたチップ結合部１２１と、チップ結合部１２１に結合した縦型マイクロＬＥＤチップ１０と、これらの縦型マイクロＬＥＤチップ１０の上層の、上部電極幹線部１４１とこの上部電極幹線部１４１と接続された上部電極支線部１４２とを有する上部電極１４０とを有する。そして、縦型マイクロＬＥＤチップ１０は、ｐ側電極１７側をチップ結合部１２１に向けてこのチップ結合部１２１に結合し、各ｐ側電極１７と各下部電極支線部１２０３とが互いに電気的に接続され、縦型マイクロＬＥＤチップ１０のｎ側電極１４と上部電極１４０の上部電極支線部１４２とが互いに電気的に接続されている。縦型マイクロＬＥＤチップ１０からの光は、下部電極支線部１２０３および基板１１０を透過して外部に取り出される。
この第４の実施の形態によれば、下部電極支線部１２０３および基板１１０が縦型マイクロＬＥＤチップ１０からの光に対して透明であることにより、縦型マイクロＬＥＤチップ１０からの光をこれらの下部電極支線部１２０３および基板１１０を透過して外部に取り出すことができる。そのほか、第１の実施の形態と同様な利点を得ることができる。
〈第５の実施の形態〉
第１の実施の形態においては、上下に複数のｐ側電極１７および一つのｎ側電極１４を有し、ｐ側電極１７が一列に配列されている縦型マイクロＬＥＤチップ１０を用いたが、この第５の実施の形態においては、上下に複数のｐ側電極１７および一つのｎ側電極１４を有し、ｐ側電極１７が二列に複数配列された縦型マイクロＬＥＤチップ１０を用いることが異なる。図１９にこの縦型マイクロＬＥＤチップ１０を示す。
［マイクロＬＥＤ集積装置の製造方法］
このマイクロＬＥＤ集積装置の製造方法は、図４ＡおよびＢに示す工程において、上下に複数のｐ側電極１７および一つのｎ側電極１４を有し、ｐ側電極１７が二列に複数配列された縦型マイクロＬＥＤチップ１０をチップ結合部１２１に結合させること、図７ＡおよびＢに示す工程において、各上部電極支線部１４２を縦型マイクロＬＥＤチップ１０の短辺方向の二つのｐ側電極１７とコンタクトさせることを除いて、第１の実施の形態によるマイクロＬＥＤ集積装置の製造方法と同様である。各上部電極支線部１４２が縦型マイクロＬＥＤチップ１０の短辺方向の二つのｐ側電極１７とコンタクトした状態のマイクロＬＥＤ集積装置の上部電極支線部１４２の近傍を図２０に示す。
［マイクロＬＥＤ集積装置］
図２０に示すように、このマイクロＬＥＤ集積装置は、上下に複数のｐ側電極１７および一つのｎ側電極１４を有し、ｐ側電極１７が二列に複数配列された縦型マイクロＬＥＤチップ１０がチップ結合部１２１に結合しており、各上部電極支線部４３２が縦型マイクロＬＥＤチップ１０の短辺方向の二つのｐ側電極１７とコンタクトしていることが第１の実施の形態と異なることを除いて、第１の実施の形態によるマイクロＬＥＤ集積装置と同様な構成を有する。
この第５の実施の形態によれば、第１の実施の形態と同様な利点を得ることができる。
〈第６の実施の形態〉
第１の実施の形態においては、上下に複数のｐ側電極１７および一つのｎ側電極１４を有し、ｐ側電極１７が一列に複数配列された縦型マイクロＬＥＤチップ１０を用いたが、この第６の実施の形態においては、上下に複数のｐ側電極１７および一つのｎ側電極１４を有し、ｐ側電極１７が三列に複数配列された縦型マイクロＬＥＤチップ１０を用いることが異なる。図２１にこの縦型マイクロＬＥＤチップ１０を示す。
［マイクロＬＥＤ集積装置の製造方法］
このマイクロＬＥＤ集積装置の製造方法は、図４ＡおよびＢに示す工程において、上下に複数のｐ側電極１７および一つのｎ側電極１４を有し、ｐ側電極１７が三列に複数配列された縦型マイクロＬＥＤチップ１０をチップ結合部１２１に結合させること、図７ＡおよびＢに示す工程において、各上部電極支線部１４２を縦型マイクロＬＥＤチップ１０の短辺方向の二つ以上のｐ側電極１７とコンタクトさせることを除いて、第１の実施の形態によるマイクロＬＥＤ集積装置の製造方法と同様である。各上部電極支線部１４２が縦型マイクロＬＥＤチップ１０の短辺方向の二つ以上のｐ側電極１７とコンタクトした状態のマイクロＬＥＤ集積装置の上部電極支線部１４２の近傍を図２２に示す。
［マイクロＬＥＤ集積装置］
図２２に示すように、このマイクロＬＥＤ集積装置は、上下に複数のｐ側電極１７および一つのｎ側電極１４を有し、ｐ側電極１７が三列に複数配列された縦型マイクロＬＥＤチップ１０がチップ結合部１２１に結合しており、各上部電極支線部４３２が縦型マイクロＬＥＤチップ１０の短辺方向の二つ以上のｐ側電極１７とコンタクトしていることが第１の実施の形態と異なることを除いて、第１の実施の形態によるマイクロＬＥＤ集積装置と同様な構成を有する。
この第６の実施の形態によれば、第１の実施の形態と同様な利点を得ることができる。
〈第７の実施の形態〉
［マイクロＬＥＤ集積装置の製造方法］
第７の実施の形態においては、図２３ＡおよびＢに示すように、基板１１０の一方の主面に、下部電極幹線部１２０１とこの下部電極幹線部１２０１からこの下部電極幹線部１２０１と直交する方向に分岐した複数の下部電極幹線部１２０２とからなる下部電極１２０が設けられている実装基板１００が用いられる。ここで、図２３Ａは平面図、図２３Ｂは図２３Ａの破線に沿った断面図である。下部電極支線部１２０２の先端部は幅広に形成されており、この先端部の上面にチップ結合部１２１が設けられている。そして、このチップ結合部１２１に既に述べた方法により縦型マイクロＬＥＤチップ１０をｎ側電極１４をチップ結合部１２１に向けて結合させる。図２３ＡおよびＢには、一例として、縦型マイクロＬＥＤチップ１０が、上下に複数のｐ側電極１７および一つのｎ側電極１４を有し、ｐ側電極１７が二列に四個ずつ配列されている場合が示されているが、これに限定されず、ｐ側電極１７を一列または三列以上設けてもよい。図２３ＡおよびＢに示すように、この場合、チップ結合部１２１に結合した縦型マイクロＬＥＤチップ１０の中には、チップ結合部１２１に対して少し回転した位置に結合しているものがある。
次に、図２４ＡおよびＢに示すように、縦型マイクロＬＥＤチップ１０がチップ結合部１２１に結合した実装基板１００の全面に絶縁膜１３０を表面がほぼ平坦となるように形成した後、この絶縁膜１３０をＲＩＥ法などによりエッチングすることによりｐ側電極１７を露出させる。ここで、図２４Ａは平面図、図２４Ｂは断面図である。
次に、図２５Ａ、ＢおよびＣに示すように、第１の実施の形態と同様にして、絶縁膜１３０上に、上部電極幹線部１４１、上部電極支線部１４２および薄膜ヒューズ１４３を形成する。ここで、図２５Ａは平面図、図２５Ｂは図２３Ａと同様な断面図、図２５Ｃは図２５Ｂに示す断面と直交する方向にチップ結合部１２１を横断する断面図である。上部電極支線部１４２はＩＴＯなどの透明電極材料からなる。上部電極幹線部１４１と上部電極支線部１４２とにより上部電極１４０が構成されている。この場合、縦型マイクロＬＥＤチップ１０のｐ側電極１７が二列に四個ずつあるため、チップ結合部１２１に対して少し回転した位置に結合した縦型マイクロＬＥＤチップ１０を含む全ての縦型マイクロＬＥＤチップ１０において、各上部電極支線部１４２は必ず少なくとも一つのｐ側電極１７に接続される。
この後、第１の実施の形態と同様にしてマイクロＬＥＤ集積装置に対し、必要な修理を行う。
［マイクロＬＥＤ集積装置の構造］
図２５Ａ、ＢおよびＣに示すように、このマイクロＬＥＤ集積装置は、一方の主面に下部電極幹線部１２０１と直交する方向に分岐した複数の下部電極支線部１２０２とからなる下部電極１２０を有する実装基板１００と、下部電極支線部１２０２の幅広の先端部の上面により構成されたチップ結合部１２１と、チップ結合部１２１に結合した縦型マイクロＬＥＤチップ１０と、これらの縦型マイクロＬＥＤチップ１０の上層の、薄膜ヒューズ１４３を介して互いに接続された上部電極幹線部１４１と上部電極支線部１４２とからなる上部電極幹線部１４０とを有する。そして、縦型マイクロＬＥＤチップ１０は、ｎ側電極１４側をチップ結合部１２１に向けてこのチップ結合部１２１に結合し、ｎ側電極１４と下部電極支線部１２０２とが互いに電気的に接続され、ｐ側電極１７と上部電極支線部１４２とが互いに電気的に接続されている。縦型マイクロＬＥＤチップ１０からの光は、上部電極支線部１４２を透過して基板１１０と反対側に取り出される。
この第７の実施の形態によれば、第１の実施の形態と同様な利点を得ることができる。
〈第８の実施の形態〉
［マイクロＬＥＤ集積装置の製造方法］
図２６ＡおよびＢに横型マイクロＬＥＤチップ３００を示す。ここで、図２６Ａは斜視図、図２６Ｂは図２６Ａのｐ側電極列に沿っての断面図である。この横型マイクロＬＥＤチップ３００は、ＡｌＧａＩｎＮ系半導体を用いたものである。図２６ＡおよびＢに示すように、この横型マイクロＬＥＤチップ３００は長方形の平面形状を有する。この横型マイクロＬＥＤチップ３００においては、ｎ+ 型半導体層３０１、発光層３０２およびｐ型半導体層３０３が順次積層されている。発光層３０２はｎ+ 型半導体層３０１上に部分的に設けられており、発光層３０２で覆われていない部分のｎ+ 型半導体層３０１は露出している。ｐ型半導体層３０３は、互いに分離して複数設けられている。図２６ＡおよびＢに示す例では、一例として、二列に４個ずつ設けられた８個の円形のｐ型半導体層３０３が設けられているが、これに限定されず、ｐ型半導体層３０３の列数および各列の個数は必要に応じて選ばれる。ｎ+ 型半導体層３０１上には一つのｎ側電極３０４が設けられ、オーミック接触している。各ｐ型半導体層３０３上にｐ側電極３０５が設けられ、オーミック接触している。ｐ側電極３０５は、ｐ型半導体層３０３が二列に４個ずつ設けられていることに対応して、二列に４個ずつ設けられている。ｎ側電極３０４とｐ側電極３０５とは互いに同じ高さになっている。図示は省略するが、ｎ側電極３０４およびｐ側電極３０５上には、横型マイクロＬＥＤチップ３００を実装基板上に実装する際に用いるＳｎ膜が設けられている。横型マイクロＬＥＤチップ３００がＡｌＧａＩｎＮ系半導体を用いた青色発光または緑色発光のものである場合、ｎ+ 型半導体層３０１、発光層３０２およびｐ型半導体層３０３の詳細は第１の実施の形態において説明した縦型マイクロＬＥＤチップ１０と同様である。
この第８の実施の形態においては、第３の実施の形態と同様に、図２７ＡおよびＢに示すような実装基板１００を用いる。ここで、図２７Ａは平面図、図２７Ｂは下部電極に沿った断面図である。図２７ＡおよびＢに示すように、基板１１０の一方の主面に、下部電極幹線部１２０１、下部電極幹線部１２０２および下部電極支線部１２０３からなる下部電極１２０が設けられている。下部電極幹線部１２０２と下部電極支線部１２０３との間には薄膜ヒューズ１２０４が接続されている。
この実装基板１００上に絶縁膜（図示せず）を形成した後、この絶縁膜上に、１本の下部電極幹線部１２０２に対して薄膜ヒューズ１２０４を介して接続された複数の下部電極支線部１２０３から外れた位置を通るように下部電極幹線部１２０２と平行に上部電極１４０を形成する。上部電極１４０の厚さは下部電極支線部１２０３と同じ厚さとする。絶縁膜は、下部電極幹線部１２０２と上部電極１４０との交差部の付近だけに形成されており、下部電極幹線部１２０２と上部電極１４０とはこの絶縁膜により互いに絶縁されている。上部電極１４０には、１本の下部電極幹線部１２０２に対して薄膜ヒューズ１２０４を介して接続された複数の下部電極支線部１２０３に近接した位置に延在するように長方形状の支線部１４０ａが上部電極１４０に直交する方向に突出して設けられている。この場合、複数の下部電極支線部１２０３のそれぞれの上面の少なくとも一部および上部電極１４０の支線部１４０ａの上面の一部を含む長方形の領域によりチップ結合部１２１が形成されている。
次に、図２８Ａ、ＢおよびＣに示すように、チップ結合部１２１に既に述べた方法により横型マイクロＬＥＤチップ３００をｎ側電極３０４およびｐ側電極３０５をチップ結合部１２１に向けて結合させる。この際、ｎ側電極３０４は上部電極１４０の支線部１４０ａ上に、ｐ側電極３０５は下部電極支線部１２０３上に位置するようにする。ここで、図２８Ａは平面図、図２８Ｂは下部電極に沿った断面図、図２８Ｃはチップ結合部を通る断面図である。
この後、第１の実施の形態と同様にしてマイクロＬＥＤ集積装置に対し、必要な修理を行う。
［マイクロＬＥＤ集積装置の構造］
図２８Ａ、ＢおよびＣに示すように、このマイクロＬＥＤ集積装置は、一方の主面に薄膜ヒューズ４２０４により互いに接続された下部電極幹線部１２０２と下部電極支線部１２０３とを含む下部電極１２０およびこの下部電極１２０の上層の上部電極１４０を有する実装基板１００と、下部電極１２０のそれぞれの下部電極支線部１２０３の上面の一部および上部電極１４０の支線部１４０ａの上面の一部を含む領域により構成されたチップ結合部１２１と、チップ結合部１２１にｎ側電極３０４およびｐ側電極３０５をチップ結合部１２１に向けて結合した横型マイクロＬＥＤチップ３００とを有する。そして、横型マイクロＬＥＤチップ３００は、各ｐ側電極３０５と各下部電極支線部１２０３とが互いに電気的に接続され、ｎ側電極３０４と上部電極１４０の支線部１４０ａとが互いに電気的に接続されている。横型マイクロＬＥＤチップ３００からの光は、基板１１０と反対側に取り出される。
この第８の実施の形態によれば、横型マイクロＬＥＤチップ３００を用いて第１の実施の形態と同様な利点を得ることができる。
〈第９の実施の形態〉
［カラーマイクロＬＥＤディスプレイ］
第９の実施の形態においては、パッシブマトリクス駆動方式のカラーマイクロＬＥＤディスプレイについて説明する。
図２９はこのカラーマイクロＬＥＤディスプレイの実装基板１００上の下部電極１２０を示す。図２９に示すように、行方向に下部電極１２０が互いに平行に複数設けられている。各下部電極１２０に沿ってＲＧＢの各発光領域が互いに隣接して配置されて構成されるＲＧＢ－１画素単位が配列しており、実装基板１００全体として画素が二次元マトリクス状に配列している。各画素においては、下部電極１２０上に三つのチップ結合部１２１Ａ、１２１Ｂ、１２１Ｃが形成されており、例えば、それぞれＢ、Ｒ、Ｇの発光領域になる。
図３０は、実装基板１００上に第１の実施の形態と同様にしてＲＧＢの各発光用の縦型マイクロＬＥＤチップを実装し、上部電極１４０を形成した状態を示す。具体的には、チップ結合部１２１Ａには青色発光の縦型マイクロＬＥＤチップ５１０が結合し、チップ結合部１２１Ｂには赤色発光の縦型マイクロＬＥＤチップ５２０が結合し、チップ結合部１２１Ｃには緑色発光の縦型マイクロＬＥＤチップ５３０が結合している。列方向の各チップ結合部１２１Ａに沿って上部電極１４０が設けられている。各上部電極１４０の上部電極幹線部１４１に薄膜ヒューズ１４３を介して接続された上部電極支線部１４２は、チップ結合部１２１Ａ上においては縦型マイクロＬＥＤチップ５１０のｐ側電極と接続され、チップ結合部１２１Ｂ上においては縦型マイクロＬＥＤチップ５２０のｐ側電極と接続され、チップ結合部１２１Ｃ上においては縦型マイクロＬＥＤチップ５３０のｐ側電極と接続されている。各画素の発光領域の選択は下部電極１２０および上部電極１４０の選択により行われる。図３０に１回路ユニットを示す。
青色発光の縦型マイクロＬＥＤチップ５１０および緑色発光の縦型マイクロＬＥＤチップ５３０は互いに発光層の組成が互いに異なるが、第１の実施の形態による縦型マイクロＬＥＤチップ１０と同様な構造を有する。また、赤色発光の縦型マイクロＬＥＤチップ５２０はＡｌＧａＩｎＰ系半導体を用いたものであり、第１の実施の形態による縦型マイクロＬＥＤチップ１０と同様な構造を有する。
この第９の実施の形態によれば、実装基板１００上にＲＧＢの各発光用の縦型マイクロＬＥＤチップを容易にしかも極めて短時間に能率的に実装することができ、不良の縦型マイクロＬＥＤチップの影響も容易に除去することができることにより、高性能のパッシブ駆動方式のカラーマイクロＬＥＤディスプレイを低コストで実現することができる。
〈第１０の実施の形態〉
［カラーマイクロＬＥＤディスプレイ］
第１０の実施の形態においては、アクティブマトリクス駆動方式のカラーマイクロＬＥＤディスプレイについて説明する。
図３１はこのカラーマイクロＬＥＤディスプレイの実装基板４００上の下部電極配線を示す。下部電極配線のうち下部電極４２０は、第９の実施の形態と同様に、行方向に互いに平行に複数設けられている。そして、各下部電極１２０に沿ってＲＧＢの各発光領域が互いに隣接して配置されて構成されるＲＧＢ－１画素単位が配列しており、実装基板１００全体として画素が二次元マトリクス状に配列している。各画素においては、下部電極１２０上に三つのチップ結合部１２１Ａ、１２１Ｂ、１２１Ｃが形成されており、例えば、それぞれＢ、Ｒ、Ｇの発光領域になる。下部電極配線としては、列方向に延在した電源線６１０およびデータ線６２０に加え、行方向に延在した走査線６３０も設けられている。各データ線６２０と各画素の各発光領域との間にはアクティブ駆動回路が設けられ、このアクティブ駆動回路により各画素の各発光領域を選択することができるようになっている。アクティブ駆動回路はトランジスタＴ１、Ｔ２およびコンデンサＣからなる。トランジスタＴ１、Ｔ２は一般的には多結晶Ｓｉ薄膜などの半導体薄膜を用いた薄膜トランジスタにより構成され、コンデンサＣは下部電極、絶縁膜および上部電極を積層することにより構成される。トランジスタＴ１のソースはデータ線６２０に接続され、ドレインはトランジスタＴ２のゲートに接続され、ゲートは走査線６３０に接続されている。トランジスタＴ２のソースは電源線６１０に接続され、ドレインは下部電極１２０に接続されている。コンデンサＣはトランジスタＴ１のドレインと電源線６１０との間に接続されている。走査線６３０とデータ線６２０との選択により各画素の各発光領域を選択する。
図３２は、実装基板４００上に第９の実施の形態と同様にして青色発光の縦型マイクロＬＥＤチップ５１０、赤色発光の縦型マイクロＬＥＤチップ５２０および緑色発光の縦型マイクロＬＥＤチップ５３０を実装し、上部電極１４０を形成した状態を示す。上部電極１４０は各上部電極幹線部１４１を接続する共通電極部１４４を有する。図３２に１回路ユニットを示す。１回路ユニット中の縦型マイクロＬＥＤチップの数は典型的には３個以上である。
青色発光の縦型マイクロＬＥＤチップ５１０、赤色発光の縦型マイクロＬＥＤチップ５２０および緑色発光の縦型マイクロＬＥＤチップ５３０は第９の実施の形態で用いたものと同様である。
この第１０の実施の形態によれば、実装基板１００上にＲＧＢの各発光用の縦型マイクロＬＥＤチップを容易にしかも極めて短時間に能率的に実装することができ、不良の縦型マイクロＬＥＤチップの影響も容易に除去することができることにより、高性能のアクティブ駆動方式のカラーマイクロＬＥＤディスプレイを低コストで実現することができる。
〈第１１の実施の形態〉
［マイクロＬＥＤ集積装置の製造方法］
第１の実施の形態においては、上部電極幹線部１４１と上部電極支線部１４２とを薄膜ヒューズ１４３を介して接続しているが、この第１１の実施の形態においては、図３３ＡおよびＢに示すように、上部電極幹線部１４１と上部電極支線部１４２とを互いに直接接続していることが、第１の実施の形態と異なる。この場合、上部電極１４０と下部電極１２０との間に下部電極１２０が上部電極１４０より高電位となるように電圧を印加することにより各縦型マイクロＬＥＤチップ１０に含まれるｐ側電極１７を通して例えば１μＡ程度の電流を流して各縦型マイクロＬＥＤチップ１０の発光を画像解析し、縦型マイクロＬＥＤチップ１０のリーク不良に起因して光量不良のある上部電極支線部２０２を特定する。次に、こうして特定された、光量不良のある上部電極支線部１４２の一部をレーザービームの照射などにより切断することで、薄膜ヒューズ１４３の切断と同様な結果が得られる。その他のことは第１の実施の形態と同様である。
［マイクロＬＥＤ集積装置］
マイクロＬＥＤ集積装置は、上部電極幹線部１４１と上部電極支線部１４２とが互いに直接接続されていることを除いて、第１の実施の形態と同様である。
この第１１の実施の形態によれば、第１の実施の形態と同様な利点を得ることができる。
以上、この発明の実施の形態について具体的に説明したが、この発明は上述の実施の形態に限定されるものではなく、この発明の技術的思想に基づく各種の変形が可能である。
例えば、上述の実施の形態において挙げた数値、構成、形状、材料、方法などはあくまでも例に過ぎず、必要に応じてこれらと異なる数値、構成、形状、材料、方法などを用いてもよい。
また、実施の形態として図示はしないが、三つのチップ結合部１２１Ａ、１２１Ｂ、１２１Ｃ全てに例えば青色発光の縦型マイクロＬＥＤチップ５１０を結合し、上部電極形成、検査および修理後にチップ結合部１２１Ｂ、１２１Ｃ上にそれぞれ赤色蛍光体、緑色蛍光体を塗布してＲＧＢの発光を実現させてもよいし、チップ結合部１２１Ａ、１２１Ｂには青色発光の縦型マイクロＬＥＤチップ５１０が結合し、チップ結合部１２１Ｃには緑色発光の縦型マイクロＬＥＤチップ５３０が結合し、上部電極形成、検査および修理後にチップ結合部１２１Ｂ上に赤色蛍光体を塗布してＲＧＢの発光を実現させてもよい。
１０…縦型マイクロＬＥＤチップ、１１…ｎ+ 型半導体層、１２…発光層、１３…ｐ型半導体層、１４…ｎ側電極、１５…Ｓｎ膜、１６…絶縁膜、１７…ｐ側電極、１００…実装基板、１１０…基板、１２０…下部電極、１２１…チップ結合部、１２２…透明電極、１３０…絶縁膜、１４０…上部電極、１４１…上部電極幹線部、１４２…上部電極支線部、１４３…薄膜ヒューズ、２００…スタンプ、２０１…凸部、３００…横型マイクロＬＥＤチップ、３０１…ｎ+ 型半導体層、３０２…発光層、３０３…ｐ型半導体層、３１４…ｎ側電極、３０５…ｐ側電極、１２０１、１２０２…下部電極幹線部、１２０３…下部電極支線部、１２０４…薄膜ヒューズ

Claims (23)

  1. 一方の主面に下部電極を有する基板と、
    上記下部電極の上面の一部または上面の一部に設けられた凸部もしくは凹部により構成されたチップ結合部と、
    上記チップ結合部に結合した、上下に複数のｐ側電極および一つのｎ側電極を有する縦型の半導体発光素子チップと、
    上記半導体発光素子チップの上層の、薄膜ヒューズにより互いに接続され、または、互いに直接接続された幹線部と複数の支線部とを有する上部電極とを有し、
    上記半導体発光素子チップは、上記ｎ側電極を上記チップ結合部に向けて上記チップ結合部に結合し、上記ｎ側電極と上記下部電極とが互いに電気的に接続され、上記半導体発光素子チップの少なくとも一つの上記ｐ側電極と上記上部電極の上記支線部とが互いに電気的に接続されている半導体発光素子チップ集積装置。
  2. 上記ｐ側電極および上記上部電極の上記支線部のそれぞれが透明電極からなり、上記半導体発光素子チップから発光する光が上記ｐ側電極および上記上部電極の上記支線部を透過して取り出される請求項１記載の半導体発光素子チップ集積装置。
  3. 上記ｎ側電極および上記下部電極のうちの上記チップ結合部に対応する部分のそれぞれが透明電極からなり、上記基板が透明であり、上記半導体発光素子チップから発光する光が上記ｎ側電極、上記下部電極のうちの上記チップ結合部に対応する部分および上記基板を透過して取り出される請求項１記載の半導体発光素子チップ集積装置。
  4. 一方の主面に薄膜ヒューズにより互いに接続された幹線部と複数の支線部とを有する下部電極を有する基板と、
    上記下部電極のそれぞれの上記支線部の上面の少なくとも一部を含む領域により構成されたチップ結合部と、
    上記チップ結合部に結合した、上下に複数のｐ側電極および一つのｎ側電極を有する縦型の半導体発光素子チップと、
    上記半導体発光素子チップの上層の上部電極とを有し、
    上記半導体発光素子チップは、上記ｐ側電極を上記チップ結合部に向けて上記チップ結合部に結合し、少なくとも一つの上記ｐ側電極と上記下部電極の上記支線部とが互いに電気的に接続され、上記半導体発光素子チップの上記ｎ側電極と上記上部電極とが互いに電気的に接続されている半導体発光素子チップ集積装置。
  5. 上記ｎ側電極および上記上部電極のうちの少なくとも上記半導体発光素子チップの上方に延在する部分のそれぞれが透明電極からなり、上記半導体発光素子チップから発光する光が上記ｎ側電極および上記上部電極の少なくとも上記半導体発光素子チップの上方に延在する部分を透過して取り出される請求項４記載の半導体発光素子チップ集積装置。
  6. 上記ｐ側電極および上記下部電極の上記支線部のそれぞれが透明電極からなり、上記基板が透明であり、上記半導体発光素子チップから発光する光が上記ｐ側電極、上記下部電極の上記支線部および上記基板を透過して取り出される請求項４記載の半導体発光素子チップ集積装置。
  7. 一方の主面に薄膜ヒューズにより互いに接続された幹線部と複数の支線部とを有する下部電極を有する基板と、
    上記下部電極の上層の上部電極と、
    上記下部電極のそれぞれの上記支線部の上面の少なくとも一部および上記上部電極の上面の一部を含む領域により構成されたチップ結合部と、
    上記チップ結合部に結合した、一方の面側に複数のｐ側電極および一つのｎ側電極を有する横型の半導体発光素子チップとを有し、
    上記半導体発光素子チップは、上記ｐ側電極および上記ｎ側電極を上記チップ結合部に向けて上記チップ結合部に結合し、少なくとも一つの上記ｐ側電極と上記下部電極の上記支線部とが互いに電気的に接続され、上記半導体発光素子チップの上記ｎ側電極と上記上部電極とが互いに電気的に接続されている半導体発光素子チップ集積装置。
  8. 上記半導体発光素子チップから発光する光が上記基板と反対側に取り出される請求項７記載の半導体発光素子チップ集積装置。
  9. 上記ｐ側電極および上記下部電極の上記支線部のそれぞれが透明電極からなり、上記基板が透明であり、上記半導体発光素子チップから発光する光が上記ｐ側電極、上記下部電極の上記支線部および上記基板を透過して取り出される請求項７記載の半導体発光素子チップ集積装置。
  10. 一方の主面に下部電極を有する基板と、
    上記下部電極の上層の、薄膜ヒューズにより互いに接続され、または、互いに直接接続された幹線部と複数の支線部とを有する上部電極と、
    上記下部電極の上面の一部および上記上部電極のそれぞれの上記支線部の上面の少なくとも一部を含む領域により構成されたチップ結合部と、
    上記チップ結合部に結合した、一方の面側に複数のｐ側電極および一つのｎ側電極を有する横型の半導体発光素子チップとを有し、
    上記半導体発光素子チップは、上記ｐ側電極および上記ｎ側電極を上記チップ結合部に向けて上記チップ結合部に結合し、少なくとも一つの上記ｐ側電極と上記上部電極の上記支線部とが互いに電気的に接続され、上記半導体発光素子チップの上記ｎ側電極と上記下部電極とが互いに電気的に接続されている半導体発光素子チップ集積装置。
  11. 上記半導体発光素子チップは発光ダイオードチップである請求項１～１０のいずれか一項記載の半導体発光素子チップ集積装置。
  12. 上記基板は互いに独立駆動可能な複数の回路ユニットを有し、上記複数の回路ユニットのそれぞれに対して上記下部電極および上記上部電極が設けられている請求項１～１１のいずれか一項記載の半導体発光素子チップ集積装置。
  13. 互いに隣接する３つ以上の上記回路ユニットを含む領域により１画素が構成される請求項１２記載の半導体発光素子チップ集積装置。
  14. 上記薄膜ヒューズは３５０℃以下の融点を有する金属からなる請求項１～１３のいずれか一項記載の半導体発光素子チップ集積装置。
  15. 上記金属はＩｎ、Ｓｎ、ＩｎＳｎ、ＩｎＳｎＡｇ、ＡｇＳｎまたはＡｕＳｎである請求項１４記載の半導体発光素子チップ集積装置。
  16. 上下に複数のｐ側電極および一つのｎ側電極を有する縦型の半導体発光素子チップを、一方の主面に下部電極を有する基板の上記下部電極の上面の一部または上面の一部に設けられた凸部もしくは凹部により構成されたチップ結合部に上記ｎ側電極を当該チップ結合部に向けて結合し、上記ｎ側電極と上記下部電極とを互いに電気的に接続する工程と、
    上記半導体発光素子チップの上層として、薄膜ヒューズにより互いに接続され、または、互いに直接接続された幹線部と複数の支線部とを有する上部電極を上記半導体発光素子チップの少なくとも一つの上記ｐ側電極と上記上部電極の上記支線部とが互いに電気的に接続されるように形成する工程とを有する半導体発光素子チップ集積装置の製造方法。
  17. 上下に複数のｐ側電極および一つのｎ側電極を有する縦型の半導体発光素子チップを、一方の主面に薄膜ヒューズにより互いに接続された幹線部と複数の支線部とを有する下部電極を有する基板の上記下部電極のそれぞれの上記支線部の上面の少なくとも一部を含む領域により構成されたチップ結合部に上記ｐ側電極を当該チップ結合部に向けて結合し、少なくとも一つの上記ｐ側電極と上記下部電極の上記支線部とを互いに電気的に接続する工程と、
    上記半導体発光素子チップの上層として、上部電極を上記半導体発光素子チップの上記ｎ側電極と上記上部電極とが互いに電気的に接続されるように形成する工程とを有する半導体発光素子チップ集積装置の製造方法。
  18. 上記上部電極を形成した後、上記支線部と上記幹線部との間に修理用の電圧を印加して電流を流す工程をさらに有する請求項１６または１７記載の半導体発光素子チップ集積装置の製造方法。
  19. 基板の一方の主面に薄膜ヒューズにより互いに接続された幹線部と複数の支線部とを有する下部電極および当該下部電極の上層の上部電極を形成する工程と、
    一方の面側に複数のｐ側電極および一つのｎ側電極を有する横型の半導体発光素子チップを、上記下部電極のそれぞれの上記支線部の上面の少なくとも一部および上記上部電極の上面の一部を含む領域により構成されたチップ結合部に上記ｐ側電極および上記ｎ側電極を当該チップ結合部に向けて結合し、少なくとも一つの上記ｐ側電極と上記下部電極の上記支線部とを互いに電気的に接続するとともに、上記ｎ側電極と上記上部電極とを互いに電気的に接続する工程とを有する半導体発光素子チップ集積装置の製造方法。
  20. 上記半導体発光素子チップを上記チップ結合部に結合し、少なくとも一つの上記ｐ側電極と上記下部電極の上記支線部とを互いに電気的に接続するとともに、上記ｎ側電極と上記上部電極とを互いに電気的に接続した後、上記支線部と上記幹線部との間に修理用の電圧を印加して電流を流す工程をさらに有する請求項１９記載の半導体発光素子チップ集積装置の製造方法。
  21. 基板の一方の主面に下部電極および当該下部電極の上層の、薄膜ヒューズにより互いに接続され、または、互いに直接接続された幹線部と複数の支線部とを有する上部電極を形成する工程と、
    一方の面側に複数のｐ側電極および一つのｎ側電極を有する横型の半導体発光素子チップを、上記下部電極の上面の一部および上記上部電極のそれぞれの上記支線部の上面の少なくとも一部を含む領域により構成されたチップ結合部に上記ｐ側電極および上記ｎ側電極を当該チップ結合部に向けて結合し、上記ｎ側電極と上記下部電極とを互いに電気的に接続するとともに、少なくとも一つの上記ｐ側電極と上記上部電極の上記支線部とを互いに電気的に接続する工程とを有する半導体発光素子チップ集積装置の製造方法。
  22. 上記半導体発光素子チップをマルチチップ転写方式で上記チップ結合部に結合する請求項１６～２１のいずれか一項記載の半導体発光素子チップ集積装置の製造方法。
  23. 半導体発光素子チップ集積装置に用いられる縦型または横型のＧａＮ系発光ダイオードチップであって、
    上下または一方の面側に複数のｐ側電極および一つのｎ側電極を有することを特徴とするＧａＮ系発光ダイオードチップ。
JP2020159225A 2020-09-16 2020-09-24 半導体発光素子チップ集積装置およびその製造方法 Active JP6803595B1 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
PCT/JP2021/022603 WO2022059280A1 (ja) 2020-09-16 2021-06-15 半導体発光素子チップ集積装置およびその製造方法
US17/928,508 US20230352634A1 (en) 2020-09-16 2021-06-15 Semiconductor light emitting element chip integrated device and manufacturing method thereof
KR1020227038702A KR102638029B1 (ko) 2020-09-16 2021-06-15 반도체 발광소자 칩 집적 장치 및 그 제조 방법
CN202180044542.7A CN115917774A (zh) 2020-09-16 2021-06-15 半导体发光元件芯片集成装置及其制造方法
TW110130074A TWI771150B (zh) 2020-09-16 2021-08-16 半導體發光元件晶片集成裝置及其製造方法

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2020155201 2020-09-16
JP2020155201 2020-09-16

Publications (2)

Publication Number Publication Date
JP6803595B1 JP6803595B1 (ja) 2020-12-23
JP2022049620A true JP2022049620A (ja) 2022-03-29

Family

ID=73836082

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020159225A Active JP6803595B1 (ja) 2020-09-16 2020-09-24 半導体発光素子チップ集積装置およびその製造方法

Country Status (6)

Country Link
US (1) US20230352634A1 (ja)
JP (1) JP6803595B1 (ja)
KR (1) KR102638029B1 (ja)
CN (1) CN115917774A (ja)
TW (1) TWI771150B (ja)
WO (1) WO2022059280A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7422449B1 (ja) 2022-09-06 2024-01-26 アルディーテック株式会社 発光ダイオードチップ集積装置

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6886213B1 (ja) * 2020-06-20 2021-06-16 アルディーテック株式会社 半導体発光素子チップ集積装置およびその製造方法
TWI824770B (zh) 2022-10-13 2023-12-01 財團法人工業技術研究院 顯示器元件與投影器

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11224960A (ja) * 1997-11-19 1999-08-17 Unisplay Sa Ｌｅｄランプ並びにｌｅｄチップ
JP2012195406A (ja) * 2011-03-16 2012-10-11 Stanley Electric Co Ltd 半導体装置および半導体装置の製造方法
JP2014132655A (ja) * 2013-01-04 2014-07-17 Lg Innotek Co Ltd 発光モジュール及びそれを含む照明ユニット
KR20150035112A (ko) * 2013-09-27 2015-04-06 서울바이오시스 주식회사 발광 다이오드 칩을 위한 섭마운트 및 이를 이용한 발광 다이오드 패키지 제조방법
US20160125804A1 (en) * 2014-11-05 2016-05-05 Samsung Electronics Co., Ltd. Display device and display panel
WO2018038105A1 (ja) * 2016-08-26 2018-03-01 スタンレー電気株式会社 Ｉｉｉ族窒化物半導体発光素子
CN108336191A (zh) * 2017-12-08 2018-07-27 华灿光电(苏州）有限公司 一种发光二极管芯片及制备方法
JP2018174185A (ja) * 2017-03-31 2018-11-08 ソウル バイオシス カンパニー リミテッドＳｅｏｕｌ Ｖｉｏｓｙｓ Ｃｏ．，Ｌｔｄ． 発光素子および発光素子の製造方法

Family Cites Families (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4034115B2 (ja) 2002-05-14 2008-01-16 富士通株式会社 半導体装置の製造方法
JP4613489B2 (ja) 2003-12-08 2011-01-19 ソニー株式会社 素子配列方法及び表示装置
JP2006135367A (ja) 2006-02-20 2006-05-25 Rohm Co Ltd 半導体発光装置
JP4959267B2 (ja) * 2006-03-07 2012-06-20 ルネサスエレクトロニクス株式会社 半導体装置および電気ヒューズの抵抗値の増加方法
JP2009152085A (ja) 2007-12-20 2009-07-09 Fuji Electric Holdings Co Ltd 有機ｅｌディスプレイおよびその製造方法
JP2010087453A (ja) * 2008-10-03 2010-04-15 Panasonic Corp 発光装置およびその製造方法
KR20100087452A (ko) 2009-01-28 2010-08-05 현대제철 주식회사 조립형 열전대 및 이를 구비하는 연속주조용 주형의 온도 측정장치
JP5507178B2 (ja) * 2009-09-25 2014-05-28 セイコーインスツル株式会社 半導体集積回路装置およびその製造方法
JP2013004792A (ja) 2011-06-17 2013-01-07 Sharp Corp 発光装置および自発光ディスプレイ装置、並びに、上記発光装置を備えた照明装置およびバックライト
US8847251B2 (en) 2012-03-13 2014-09-30 Panasonic Corporation Substrate, light-emitting device, and lighting apparatus having a largest gap between two lines at light-emitting element mounting position
EP2973715B1 (en) 2013-03-15 2021-10-27 Apple Inc. Light emitting diode display with redundancy scheme
JP6010003B2 (ja) * 2013-08-02 2016-10-19 富士フイルム株式会社 発光装置およびその製造方法
US9450147B2 (en) 2013-12-27 2016-09-20 Apple Inc. LED with internally confined current injection area
JP2015176967A (ja) 2014-03-14 2015-10-05 パナソニックＩｐマネジメント株式会社 発光装置、照明装置及び実装基板
KR20160025205A (ko) 2014-08-27 2016-03-08 김태훈 쿠션부재가 구비된 미드솔 결합체
US20160093600A1 (en) 2014-09-25 2016-03-31 X-Celeprint Limited Compound micro-assembly strategies and devices
US9917055B2 (en) * 2015-03-12 2018-03-13 Sii Semiconductor Corporation Semiconductor device having fuse element
CN106694222A (zh) 2015-07-15 2017-05-24 天津成泰原铜材有限公司 一种高效磁选机
US20170236760A1 (en) * 2016-02-16 2017-08-17 Mikro Mesa Technology Co., Ltd. Light-emitting diode lighting device and method for repairing the same
US10529696B2 (en) 2016-04-12 2020-01-07 Cree, Inc. High density pixelated LED and devices and methods thereof
EP3561870A4 (en) 2016-12-23 2020-11-25 Lumens Co., Ltd. MICRO-LED MODULE AND ITS MANUFACTURING PROCESS
JP7218048B2 (ja) * 2018-05-24 2023-02-06 スタンレー電気株式会社 半導体発光装置及びその製造方法
US10763249B2 (en) * 2018-05-31 2020-09-01 Sharp Kabushiki Kaisha Image display device
JP2020008751A (ja) * 2018-07-10 2020-01-16 株式会社ブイ・テクノロジー 画素のリペア方法
JP2020025064A (ja) * 2018-07-31 2020-02-13 アルディーテック株式会社 発光素子集積装置の製造方法および発光素子配列装置
CN109727909A (zh) * 2018-12-26 2019-05-07 中国电子科技集团公司第五十八研究所 一种通孔下mtm反熔丝的制备方法
JP6694222B1 (ja) * 2019-03-18 2020-05-13 アルディーテック株式会社 半導体チップ集積装置の製造方法、半導体チップ集積装置、半導体チップインクおよび半導体チップインク吐出装置
US20220310883A1 (en) * 2019-10-31 2022-09-29 Uldtec Co., Ltd. Semiconductor chip integrated device manufacturing method, semiconductor chip integrated device, semiconductor chip integrated device assembly, semiconductor chip ink, and semiconductor chip ink ejection device
CN211265477U (zh) * 2020-03-18 2020-08-14 重庆康佳光电技术研究院有限公司 一种便于修复的led显示器
JP6886213B1 (ja) * 2020-06-20 2021-06-16 アルディーテック株式会社 半導体発光素子チップ集積装置およびその製造方法

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11224960A (ja) * 1997-11-19 1999-08-17 Unisplay Sa Ｌｅｄランプ並びにｌｅｄチップ
JP2012195406A (ja) * 2011-03-16 2012-10-11 Stanley Electric Co Ltd 半導体装置および半導体装置の製造方法
JP2014132655A (ja) * 2013-01-04 2014-07-17 Lg Innotek Co Ltd 発光モジュール及びそれを含む照明ユニット
KR20150035112A (ko) * 2013-09-27 2015-04-06 서울바이오시스 주식회사 발광 다이오드 칩을 위한 섭마운트 및 이를 이용한 발광 다이오드 패키지 제조방법
US20160125804A1 (en) * 2014-11-05 2016-05-05 Samsung Electronics Co., Ltd. Display device and display panel
WO2018038105A1 (ja) * 2016-08-26 2018-03-01 スタンレー電気株式会社 Ｉｉｉ族窒化物半導体発光素子
JP2018174185A (ja) * 2017-03-31 2018-11-08 ソウル バイオシス カンパニー リミテッドＳｅｏｕｌ Ｖｉｏｓｙｓ Ｃｏ．，Ｌｔｄ． 発光素子および発光素子の製造方法
CN108336191A (zh) * 2017-12-08 2018-07-27 华灿光电(苏州）有限公司 一种发光二极管芯片及制备方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7422449B1 (ja) 2022-09-06 2024-01-26 アルディーテック株式会社 発光ダイオードチップ集積装置

Also Published As

Publication number Publication date
KR20230058007A (ko) 2023-05-02
US20230352634A1 (en) 2023-11-02
JP6803595B1 (ja) 2020-12-23
TW202213706A (zh) 2022-04-01
TWI771150B (zh) 2022-07-11
WO2022059280A1 (ja) 2022-03-24
KR102638029B1 (ko) 2024-02-16
CN115917774A (zh) 2023-04-04

Similar Documents

Publication Publication Date Title
JP6803595B1 (ja) 半導体発光素子チップ集積装置およびその製造方法
US9997501B2 (en) Micro-transfer-printed light-emitting diode device
US11158610B2 (en) Display device using semiconductor light emitting element, and manufacturing method therefor
US11605757B2 (en) Display device using semiconductor light emitting diode
JP6694222B1 (ja) 半導体チップ集積装置の製造方法、半導体チップ集積装置、半導体チップインクおよび半導体チップインク吐出装置
US10720086B2 (en) Display device using semiconductor light-emitting diode
CN108288661B (zh) 微型发光二极管晶片以及显示面板
US11469342B2 (en) Light emitting device
JP6842783B1 (ja) マイクロｌｅｄディスプレイの製造方法およびマイクロｌｅｄディスプレイ
WO2021084783A1 (ja) 半導体チップ集積装置の製造方法、半導体チップ集積装置、半導体チップ集積装置集合体、半導体チップインクおよび半導体チップインク吐出装置
JP6886213B1 (ja) 半導体発光素子チップ集積装置およびその製造方法
KR20210145724A (ko) 발광 다이오드 디스플레이 패널, 그것을 갖는 디스플레이 장치 및 그것을 제조하는 방법
JP2021125544A (ja) 半導体チップ集積装置の製造方法、半導体チップ集積装置および半導体チップ集積装置集合体
KR20190115838A (ko) 원칩 타입의 발광 다이오드를 이용한 디스플레이 장치 및 그 제조 방법
JP4182661B2 (ja) 画像表示装置及びその製造方法
JP2021072290A (ja) マイクロｌｅｄバックライトおよびその製造方法ならびにマイクロｌｅｄ照明装置およびその製造方法
JP2003005674A (ja) 表示素子及び画像表示装置
JP7422449B1 (ja) 発光ダイオードチップ集積装置
JP7465612B2 (ja) 半導体発光素子チップ集積装置およびその製造方法
JP2022122320A (ja) 半導体発光素子チップ集積装置の製造方法および半導体発光素子チップ集積装置
US11735569B2 (en) Light emitting device module and display apparatus having the same
US20230343759A1 (en) Light emitting device module and display apparatus having the same
JP2021093430A (ja) 半導体チップ集積装置の製造方法および半導体チップ集積装置
CN117080337A (zh) 一种单片集成led芯片及显示装置
KR20230106767A (ko) 표시 장치와 그의 제조 방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200929

A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20200929

A975 Report on accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A971005

Effective date: 20201012

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20201112

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20201117

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20201120

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20201120

R150 Certificate of patent or registration of utility model

Ref document number: 6803595

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250