CN108336191A - 一种发光二极管芯片及制备方法 - Google Patents
一种发光二极管芯片及制备方法 Download PDFInfo
- Publication number
- CN108336191A CN108336191A CN201711297315.7A CN201711297315A CN108336191A CN 108336191 A CN108336191 A CN 108336191A CN 201711297315 A CN201711297315 A CN 201711297315A CN 108336191 A CN108336191 A CN 108336191A
- Authority
- CN
- China
- Prior art keywords
- acid nickel
- nickel nano
- type electrode
- epitaxial layer
- cobalt acid
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/005—Processes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
- H01L33/40—Materials therefor
Abstract
本发明公开了一种发光二极管芯片及制备方法,属于光电子制造技术领域。芯片包括衬底、外延层、P型电极和N型电极,外延层形成在衬底上,P型电极设置在外延层的第一表面上,第一表面为外延层的远离衬底的表面,外延层上设置有电极凹槽,N型电极设置在电极凹槽内。通过在发光二极管芯片的外延层的第一表面的位于P型电极之外的区域设置有钴酸镍纳米线阵列,其中第一表面为外延层的远离衬底的表面,钴酸镍纳米线阵列包括多根钴酸镍纳米线,多根钴酸镍纳米线上分别设置有多个钼酸镍纳米片,能够增加外延层的第一表面的粗糙度,减少发光二极管发出的光线在第一表面处的全反射,从而提高发光二极管的光提取效率。
Description
技术领域
本发明涉及光电子制造技术领域,特别涉及一种发光二极管芯片及制备方法。
背景技术
LED(Light Emitting Diode,发光二极管)具有体积小、寿命长、功耗低等优点,目前被广泛应用于汽车信号灯、交通信号灯、显示屏以及照明设备。
现有的LED芯片主要包括衬底和生长在衬底上的外延层,以及在外延层上形成的p型电极、n型电极以及由下至上依次生长在外延层上的ZnO种子层与ZnO纳米棒阵列。
在实现本发明的过程中,发明人发现现有技术至少存在以下问题:
虽然在外延层上设置的ZnO纳米棒阵列能够增加LED芯片表面的粗糙度以减小光线LED出光面与空气界面处的全反射,从而达到提高二极管出光效率的目的。但ZnO与外延层之间结合不紧密,ZnO结构易被破坏,导致发光二极管的出光效率低下。
发明内容
为了解决现有的发光二极管出光效率低的问题,本发明实施例提供了一种发光二极管芯片及制备方法。所述技术方案如下:
一种发光二极管芯片,所述芯片包括衬底、外延层、P型电极和N型电极,所述外延层形成在所述衬底上,所述P型电极设置在所述外延层的第一表面上,所述第一表面为所述外延层的远离所述衬底的表面,所述外延层上设置有电极凹槽,所述N型电极设置在所述电极凹槽内,
所述第一表面的位于所述P型电极之外的区域设置有钴酸镍纳米线阵列,所述钴酸镍纳米线阵列包括多根钴酸镍纳米线,所述多根钴酸镍纳米线上分别设置有多个钼酸镍纳米片。
可选地,在垂直于所述第一表面的方向上,所述钴酸镍纳米线的长度为800~1000nm。
可选地,在垂直于所述第一表面的方向上,所述钼酸镍纳米片的厚度为10~30nm。
一种发光二极管芯片的制备方法,所述方法包括:
提供一衬底;
在所述衬底上生长外延层;
在所述外延层上形成电极凹槽;
在所述外延层的第一表面上形成P型电极,在所述电极凹槽内形成N型电极;
在所述第一表面的位于所述P型电极之外的区域形成钴酸镍纳米线阵列,所述钴酸镍纳米线阵列包括多根钴酸镍纳米线;
在所述多根钴酸镍纳米线上分别形成多个钼酸镍纳米片。
可选地,所述在所述第一表面的位于所述P型电极之外的区域形成钴酸镍纳米线阵列包括:
在所述第一表面、所述电极凹槽的表面、所述N型电极的表面以及所述P型电极的表面上涂覆光刻胶;
对所述光刻胶进行曝光、显影操作以去除所述第一表面的位于所述P型电极之外的区域的光刻胶;
在所述光刻胶和所述第一表面的位于所述P型电极之外的区域生长钴酸镍纳米线。
可选地,所述在所述光刻胶和所述第一表面的位于所述P型电极之外的区域生长钴酸镍纳米线,包括:
将所述芯片浸泡在盛放有第一生长溶液的水热反应釜中,所述第一生长溶液包括六水硝酸镍、六水硝酸钴和尿素,所述第一生长溶液呈碱性。
可选地,所述在所述多根钴酸镍纳米线上分别形成多个钼酸镍纳米片,包括:
将所述芯片浸泡在盛放有第二生长溶液的水热反应釜中,所述第二生长溶液包括六水硝酸镍和七水钼酸钠,所述第二生长溶液呈碱性;
去除所述光刻胶,以使所述光刻胶、位于所述光刻胶上的钴酸镍纳米线和钼酸镍纳米片与所述外延层分离。
可选地,所述钼酸镍纳米片的生长时间为8~12h。
可选地,所述第一生长溶液中镍元素和钴元素的物质的量浓度之比为1:2。
可选地,所述第二生长溶液中镍元素和钼元素的物质的量浓度之比为1:1。
本发明实施例提供的技术方案带来的有益效果是:通过在发光二极管芯片的外延层的第一表面的位于P型电极之外的区域设置有钴酸镍纳米线阵列,其中第一表面为外延层的远离衬底的表面,钴酸镍纳米线阵列包括多根钴酸镍纳米线,多根钴酸镍纳米线上分别设置有多个钼酸镍纳米片,能够增加外延层的第一表面的粗糙度,减少发光二极管发出的光线在第一表面处的全反射,从而提高发光二极管的光提取效率。
附图说明
为了更清楚地说明本发明实施例中的技术方案,下面将对实施例描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本发明的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1是本发明实施例提供的一种发光二极管芯片的结构图;
图2是本发明实施例提供的一种发光二极管芯片制备流程图;
图3~6是本发明实施例提供的发光二极管的芯片制备过程示意图;
图7是本发明实施例提供的钴酸镍纳米线的制备流程图;
图8~10是本发明实施例提供的钴酸镍纳米线的制作过程示意图;
图11是本发明实施例提供的钼酸镍纳米片的制备流程图;
图12~13为钴酸镍纳米线的制备过程示意图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚,下面将结合附图对本发明实施方式作进一步地详细描述。
图1是本发明实施例提供的一种发光二极管芯片的结构图。如图1所示,芯片包括衬底1、外延层30、P型电极10和N型电极9。外延层30形成在衬底1上,P型电极10设置在外延层30的第一表面30a上,第一表面30a为外延层30的远离衬底1的表面,外延层30上设置有电极凹槽20,N型电极9设置在电极凹槽20内。
第一表面30a的位于P型电极10之外的区域设置有钴酸镍纳米线阵列,钴酸镍纳米线阵列包括多根钴酸镍纳米线11,多根钴酸镍纳米线11上分别设置有多个钼酸镍纳米片12。
通过在发光二极管芯片的外延层的第一表面的位于P型电极之外的区域设置有钴酸镍纳米线阵列,其中第一表面为外延层的远离衬底的表面,钴酸镍纳米线阵列包括多根钴酸镍纳米线,多根钴酸镍纳米线上分别设置有多个钼酸镍纳米片,能够增加外延层的第一表面的粗糙度,减少发光二极管发出的光线在第一表面处的全反射,从而提高发光二极管的光提取效率。
如图1所示,钴酸镍纳米线11呈锥形。锥形的钴酸镍纳米线结构能够增大第一表面的粗糙度,进一步减少全反射现象的发生,提高二极管的光提取效率。
可选地,在垂直于第一表面30a的方向上,钴酸镍纳米线11的长度可以为800~1000nm。当钴酸镍纳米线沿外延层生长方向的长度为800~1000nm时发光二极管的光提取效率最高,若钴酸镍纳米线沿外延层生长方向的长度小于800nm,则出光面粗糙度较低,近似为平面,对提高发光二极管的光提取效率作用不明显,若长度大于1000nm,又会造成材料的浪费,增加生产成本。
可选地,在垂直于第一表面30a的方向上,钼酸镍纳米片12的厚度为10~30nm。将钼酸镍纳米片沿外延层生长方向的厚度设置为10~30nm时,得到的发光二极管的出光效率最高。
如图1所示,外延层30可以包括依次生长在衬底1上的未掺杂AlN缓冲层2、未掺杂GaN层3、N型GaN层4、多量子阱层5、P型电子阻挡层6、P型GaN层7和电流扩展层8。N型电极9设置在N型GaN层4上,P型电极10设置在电流扩展层8上。
如图1所示,本实施例中,有源层5可以为多量子阱结构,有源层5包括交替层叠的InGaN层51和GaN层52,InGaN层51和GaN层52交替层叠的周期数可以为6-15,InGaN层51的厚度可以为2-5nm。
需要说明的是,图1中所示的有源层5的结构仅为示意,并不用以限制有源层5中InGaN层51和GaN层52的层数。
在本发明实施例中,P型电子阻挡层6为p型掺杂的AlyGa1-yN层,其中0.1<y<0.5,通过限制电子阻挡层中Al的组分含量能够避免Al成分过高带来的电子阻挡层与多量子阱层之间晶格不匹配问题。
电流扩展层8可以采用ITO(Indium Tin Oxides,氧化铟锡)制作,ITO具有较高的光透过率,可以有利于提高发光二极管的亮度。
图2是本发明实施例提供的一种发光二极管芯片制备流程图。如图2所示,该制备方法包括:
S1:提供一衬底。
在本实施例中,衬底1为蓝宝石衬底。
如图3所示,衬底1可以为图形化衬底,衬底1的表面形成有图形1a,可以利于在衬底1上生长外延层。
S2:在衬底上生长外延层。
S3:在外延层上形成电极凹槽。
S4:在外延层的第一表面上形成P型电极,在电极凹槽内形成N型电极。
S5:在第一表面的位于P型电极之外的区域形成钴酸镍纳米线阵列,钴酸镍纳米线阵列包括多根钴酸镍纳米线。
S6:在多根钴酸镍纳米线上分别形成多个钼酸镍纳米片。
通过在发光二极管芯片的外延层的第一表面的位于P型电极之外的区域设置有钴酸镍纳米线阵列,其中第一表面为外延层的远离衬底的表面,钴酸镍纳米线阵列包括多根钴酸镍纳米线,多根钴酸镍纳米线上分别设置有多个钼酸镍纳米片,能够增加外延层的第一表面的粗糙度,减少发光二极管发出的光线在第一表面处的全反射,从而提高发光二极管的光提取效率。
图4~6是本发明实施例提供的发光二极管的芯片制备过程示意图。
具体地,步骤S2可以包括:
在衬底上依次生长未掺杂AlN缓冲层、未掺杂GaN层、N型GaN层、多量子阱层、P型电子阻挡层、P型GaN层和电流扩展层。
如图4所示,在衬底1上生长外延层20。外延层20可以包括依次生长在衬底1上的未掺杂ALN缓冲层2、未掺杂GaN层3、N型GaN层4、多量子阱层5、P型电子阻挡层6、P型GaN层7和电流扩展层8。N型电极9设置在N型GaN层4上,P型电极10设置在电流扩展层8上。
可选地,在本发明实施例中,未掺杂ALN缓冲层2、未掺杂GaN层3、N型GaN层4、多量子阱层5、P型电子阻挡层6及P型GaN层7均可以采用金属有机化合物化学气相沉积的方式形成。
电流扩展层8可以采用真空蒸镀技术生长,采用真空蒸镀技术生长得到的电流扩展层8的表面质量较好,便于进行后续钴酸镍纳米阵列的生长。
可选地,电极凹槽30可以采用电感耦合等离子体(英文:Inductive CoupledPlasma,简称:ICP)刻蚀技术形成。
图7是本发明实施例提供的钴酸镍纳米线的制备流程图,图8~10为钴酸镍纳米线的制备过程示意图,结合图8~10所示,步骤S5可以包括:
S51:在第一表面、电极凹槽的表面、N型电极的表面以及P型电极的表面上涂覆光刻胶。
如图8所示,外延层30的第一表面30a、电极凹槽30的表面、N型电极9的表面以及P型电极10的表面均涂覆有光刻胶。
S52:对光刻胶进行曝光、显影操作以去除第一表面的位于P型电极之外的区域的光刻胶。
如图9所示,第一表面30a的位于P型电极10之外的区域的光刻胶100均已去除。
S53:在光刻胶和第一表面的位于P型电极之外的区域生长钴酸镍纳米线。
如图10所示,光刻胶100和第一表面30a的位于P型电极10之外的区域均生长有钴酸镍纳米线11。
具体地,可以将芯片浸泡在盛放有第一生长溶液的水热反应釜中,第一生长溶液包括六水硝酸镍、六水硝酸钴和尿素,第一生长溶液呈碱性。在这种条件的第一生长溶液中生长的到的钴酸镍纳米线生长较为致密,对提高发光二极管的出光效率作用较为明显。
可选地,第一生长溶液中镍元素和钴元素物质的量浓度之比为1:2,尿素的物质的量浓度不超过0.18mmol/L。在这种第一生长溶液条件下,钴酸镍纳米线更容易生长成形。
可选地,钴酸镍纳米线11的生长温度为80~160℃。在这种温度条件下可完成钴酸镍纳米线的生长,同时也不会有损外延层整体结构。
可选地,钴酸镍纳米线11的生长时间为4~8h。将钴酸镍纳米线的生长时间设置为4~8h能够保证生长出的钴酸镍纳米线质量较好。
可选地,在光刻胶100和第一表面30a的位于P型电极10之外的区域生长钴酸镍纳米线11之后,方法还包括:
降低第一生长溶液的温度至室温,取出芯片;
采用去离子水冲洗芯片,并吹干。
将芯片从第一生长溶液中取出,并且进行吹干冲洗工作,便于芯片后续处理工作的进行。
图11是本发明实施例提供的钼酸镍纳米片的制备流程图,图12~13为钴酸镍纳米线的制备过程示意图,结合图12~13所示,步骤S6可以包括:
S61:将芯片浸泡在盛放有第二生长溶液的水热反应釜中,第二生长溶液包括六水硝酸镍和七水钼酸钠,第二生长溶液呈碱性。
如图12所示,钴酸镍纳米线11上均生长有钼酸镍纳米片12。
在这种条件的第二生长溶液中生长的到的钼酸镍纳米片质量较好,对提高发光二极管的出光效率作用较为明显。
可选地,钼酸镍纳米片12的生长时间为8~12h。将钼酸镍纳米片的生长时间设置为8~12h能够保证生长出足够厚度的钼酸镍纳米片。
可选地,钼酸镍纳米片12的生长温度为80~160℃。在这种温度条件下可完成钼酸镍纳米片的生长,同时也不会有损外延层整体结构。
可选地,第二生长溶液中镍元素和钼元素的物质的量浓度之比为1:1。在这种第二生长溶液条件下,钼酸镍纳米片更容易生长成形。
S62:去除光刻胶,以使光刻胶、位于光刻胶上的钴酸镍纳米线和钼酸镍纳米片与外延层分离。
衬底1的远离外延片30的一面上的钴酸镍纳米线11与钼酸镍纳米片12可以通过打磨去除。从而得到如图13所示的发光二极管芯片。
通过采用以上操作生长钴酸镍纳米线与钼酸镍纳米片,能够使得到的钴酸镍纳米线与钼酸镍纳米片的排列较为致密,并且在钴酸镍纳米线上生长的钼酸镍纳米片结构能够进一步增大第一表面的粗糙度,减少全反射现象的发生,提高发光二极管的光提取效率。并且钴酸镍纳米线与钼酸镍纳米片的复合结构还有较好的导电能力,能够起到良好的电流扩展作用。
优选地,在步骤S51中还可以在衬底的远离外延层的一面上涂覆上绝热胶或光刻胶,这样在步骤S62中,通过去除衬底的远离外延层的一面上的绝热胶或光刻胶就可以将衬底上的钴酸镍纳米线及钼酸镍纳米片除去而不需要通过打磨去除,操作更加方便。
可选地,在本实施例中,外延结构的生长过程中以三甲基镓(TMGa)、三乙基镓(TEGa)、三甲基铝(TMAl)、三甲基铟(TMIn)和氨气(NH3)分别作为Ga、Al、In和N源,以上四种化合有良好的扩散效果,并且易分解留下所需元素。
同时,本实施例中,以硅烷(SiH4)作为N型掺杂剂,二茂镁(CP2Mg)作为P型掺杂剂,这两种掺杂剂扩散效果较好。
以上所述仅为本发明的较佳实施例,并不用以限制本发明,凡在本发明的精神和原则之内,所作的任何修改、等同替换、改进等,均应包含在本发明的保护范围之内。
Claims (10)
1.一种发光二极管芯片,所述芯片包括衬底、外延层、P型电极和N型电极,所述外延层形成在所述衬底上,所述P型电极设置在所述外延层的第一表面上,所述第一表面为所述外延层的远离所述衬底的表面,所述外延层上设置有电极凹槽,所述N型电极设置在所述电极凹槽内,其特征在于,
所述第一表面的位于所述P型电极之外的区域设置有钴酸镍纳米线阵列,所述钴酸镍纳米线阵列包括多根钴酸镍纳米线,所述多根钴酸镍纳米线上分别设置有多个钼酸镍纳米片。
2.根据权利要求1所述的芯片,其特征在于,在垂直于所述第一表面的方向上,所述钴酸镍纳米线的长度为800~1000nm。
3.根据权利要求1所述的芯片,其特征在于,在垂直于所述第一表面的方向上,所述钼酸镍纳米片的厚度为10~30nm。
4.一种发光二极管芯片的制备方法,其特征在于,所述方法包括:
提供一衬底;
在所述衬底上生长外延层;
在所述外延层上形成电极凹槽;
在所述外延层的第一表面上形成P型电极,在所述电极凹槽内形成N型电极;
在所述第一表面的位于所述P型电极之外的区域形成钴酸镍纳米线阵列,所述钴酸镍纳米线阵列包括多根钴酸镍纳米线;
在所述多根钴酸镍纳米线上分别形成多个钼酸镍纳米片。
5.根据权利要求4所述的制备方法,其特征在于,所述在所述第一表面的位于所述P型电极之外的区域形成钴酸镍纳米线阵列包括:
在所述第一表面、所述电极凹槽的表面、所述N型电极的表面以及所述P型电极的表面上涂覆光刻胶;
对所述光刻胶进行曝光、显影操作以去除所述第一表面的位于所述P型电极之外的区域的光刻胶;
在所述光刻胶和所述第一表面的位于所述P型电极之外的区域生长钴酸镍纳米线。
6.根据权利要求5所述的制备方法,其特征在于,所述在所述光刻胶和所述第一表面的位于所述P型电极之外的区域生长钴酸镍纳米线,包括:
将所述芯片浸泡在盛放有第一生长溶液的水热反应釜中,所述第一生长溶液包括六水硝酸镍、六水硝酸钴和尿素,所述第一生长溶液呈碱性。
7.根据权利要求6所述的制备方法,其特征在于,所述在所述多根钴酸镍纳米线上分别形成多个钼酸镍纳米片,包括:
将所述芯片浸泡在盛放有第二生长溶液的水热反应釜中,所述第二生长溶液包括六水硝酸镍和七水钼酸钠,所述第二生长溶液呈碱性;
去除所述光刻胶,以使所述光刻胶、位于所述光刻胶上的钴酸镍纳米线和钼酸镍纳米片与所述外延层分离。
8.根据权利要求7所述的制备方法,其特征在于,所述钼酸镍纳米片的生长时间为8~12h。
9.根据权利要求6~8任一项所述的制备方法,其特征在于,所述第一生长溶液中镍元素和钴元素的物质的量浓度之比为1:2。
10.根据权利要求6~8任一项所述的制备方法,其特征在于,所述第二生长溶液中镍元素和钼元素的物质的量浓度之比为1:1。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201711297315.7A CN108336191B (zh) | 2017-12-08 | 2017-12-08 | 一种发光二极管芯片及制备方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201711297315.7A CN108336191B (zh) | 2017-12-08 | 2017-12-08 | 一种发光二极管芯片及制备方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN108336191A true CN108336191A (zh) | 2018-07-27 |
CN108336191B CN108336191B (zh) | 2019-08-02 |
Family
ID=62922575
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201711297315.7A Active CN108336191B (zh) | 2017-12-08 | 2017-12-08 | 一种发光二极管芯片及制备方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN108336191B (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6803595B1 (ja) * | 2020-09-16 | 2020-12-23 | アルディーテック株式会社 | 半導体発光素子チップ集積装置およびその製造方法 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1917245A (zh) * | 2005-08-09 | 2007-02-21 | 三星电子株式会社 | 氮化物基发光器件及其制造方法 |
CN101689568A (zh) * | 2007-04-20 | 2010-03-31 | 凯博瑞奥斯技术公司 | 复合透明导体及其形成方法 |
CN101702419A (zh) * | 2009-10-30 | 2010-05-05 | 华南师范大学 | 一种GaN基LED芯片结构中p-GaN层或ITO层的表面粗化方法 |
-
2017
- 2017-12-08 CN CN201711297315.7A patent/CN108336191B/zh active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1917245A (zh) * | 2005-08-09 | 2007-02-21 | 三星电子株式会社 | 氮化物基发光器件及其制造方法 |
CN101689568A (zh) * | 2007-04-20 | 2010-03-31 | 凯博瑞奥斯技术公司 | 复合透明导体及其形成方法 |
CN101702419A (zh) * | 2009-10-30 | 2010-05-05 | 华南师范大学 | 一种GaN基LED芯片结构中p-GaN层或ITO层的表面粗化方法 |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6803595B1 (ja) * | 2020-09-16 | 2020-12-23 | アルディーテック株式会社 | 半導体発光素子チップ集積装置およびその製造方法 |
WO2022059280A1 (ja) * | 2020-09-16 | 2022-03-24 | アルディーテック株式会社 | 半導体発光素子チップ集積装置およびその製造方法 |
JP2022049620A (ja) * | 2020-09-16 | 2022-03-29 | アルディーテック株式会社 | 半導体発光素子チップ集積装置およびその製造方法 |
Also Published As
Publication number | Publication date |
---|---|
CN108336191B (zh) | 2019-08-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN102157640B (zh) | 具有p-GaN层表面粗化的GaN基LED芯片的制作方法 | |
US7816700B2 (en) | Light emitting diode employing an array of nanorods and method of fabricating the same | |
CN103137805B (zh) | 用于光电微型传感器的宽谱紫外发光二极管及其制作方法 | |
CN101969089B (zh) | 一种具有电流阻挡层氮化镓基发光二极管的制作方法 | |
JP2006165582A (ja) | 凹凸構造を含む発光素子及びその製造方法 | |
CN103681996B (zh) | 一种紫外发光二极管及其制备方法 | |
CN105098004B (zh) | 一种发光二极管外延片的生长方法及外延片 | |
CN106910799A (zh) | 一种发光二极管的制备方法 | |
CN104465910A (zh) | 一种与ZnO薄膜高效匹配的LED芯片结构及其制作方法 | |
CN106784218B (zh) | 一种led芯片及其制作方法 | |
CN104993027A (zh) | 发光二极管外延片及其制作方法 | |
CN108336191B (zh) | 一种发光二极管芯片及制备方法 | |
CN106784183B (zh) | 一种led芯片及其制作方法 | |
CN101807648B (zh) | 引入式粗化氮极性面氮化镓基发光二极管及其制作方法 | |
CN103208568A (zh) | 氮化物发光二极管及制作方法 | |
CN100356592C (zh) | 发光二极管及其制造方法 | |
CN108807622A (zh) | 一维InGaN/AlGaN多量子阱型的紫外LED及其制备方法 | |
CN106653973A (zh) | 一种led芯片及其制作方法 | |
CN104617201A (zh) | 一种适合高电流密度的GaN基LED外延结构及其生长方法 | |
CN108155271B (zh) | 一种发光二极管的芯片及制备方法 | |
CN208938998U (zh) | 一种提高光提取效率的深紫外发光二极管芯片 | |
CN106981552B (zh) | 一种发光二极管的芯片及其制作方法 | |
CN105720150A (zh) | 一种氧化锌基透明电极结构GaN基LED芯片及其制作方法 | |
EP3993070A1 (en) | Inverted deep ultraviolet led of double-layer photonic crystal structure, and preparation method therefor | |
CN102683521B (zh) | 发光二极管的制造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |