JP7465612B2 - 半導体発光素子チップ集積装置およびその製造方法 - Google Patents
半導体発光素子チップ集積装置およびその製造方法 Download PDFInfo
- Publication number
- JP7465612B2 JP7465612B2 JP2024509569A JP2024509569A JP7465612B2 JP 7465612 B2 JP7465612 B2 JP 7465612B2 JP 2024509569 A JP2024509569 A JP 2024509569A JP 2024509569 A JP2024509569 A JP 2024509569A JP 7465612 B2 JP7465612 B2 JP 7465612B2
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- emitting element
- semiconductor light
- chip
- light
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims description 134
- 238000004519 manufacturing process Methods 0.000 title description 46
- 239000000758 substrate Substances 0.000 claims description 65
- 230000005291 magnetic effect Effects 0.000 claims description 56
- 230000008878 coupling Effects 0.000 claims description 27
- 238000010168 coupling process Methods 0.000 claims description 27
- 238000005859 coupling reaction Methods 0.000 claims description 27
- 239000000696 magnetic material Substances 0.000 claims description 26
- 238000005304 joining Methods 0.000 claims description 12
- 239000007788 liquid Substances 0.000 claims description 11
- 230000010354 integration Effects 0.000 claims description 10
- 229910052751 metal Inorganic materials 0.000 claims description 10
- 239000002184 metal Substances 0.000 claims description 10
- 230000004907 flux Effects 0.000 claims description 7
- 238000002844 melting Methods 0.000 claims description 7
- 230000005294 ferromagnetic effect Effects 0.000 claims description 6
- 230000008018 melting Effects 0.000 claims description 4
- 239000010408 film Substances 0.000 description 33
- 238000000034 method Methods 0.000 description 21
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 9
- 230000002950 deficient Effects 0.000 description 9
- 230000008439 repair process Effects 0.000 description 9
- 239000002904 solvent Substances 0.000 description 7
- 238000005520 cutting process Methods 0.000 description 6
- 230000007547 defect Effects 0.000 description 5
- 239000000463 material Substances 0.000 description 5
- 239000011521 glass Substances 0.000 description 4
- 239000011159 matrix material Substances 0.000 description 4
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 4
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 3
- 229910045601 alloy Inorganic materials 0.000 description 3
- 239000000956 alloy Substances 0.000 description 3
- 239000003990 capacitor Substances 0.000 description 3
- 239000000969 carrier Substances 0.000 description 3
- GUBSQCSIIDQXLB-UHFFFAOYSA-N cobalt platinum Chemical compound [Co].[Pt].[Pt].[Pt] GUBSQCSIIDQXLB-UHFFFAOYSA-N 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 238000010438 heat treatment Methods 0.000 description 3
- 238000007689 inspection Methods 0.000 description 3
- 239000000203 mixture Substances 0.000 description 3
- 239000010409 thin film Substances 0.000 description 3
- 229910017750 AgSn Inorganic materials 0.000 description 2
- 239000004593 Epoxy Substances 0.000 description 2
- XEEYBQQBJWHFJM-UHFFFAOYSA-N Iron Chemical compound [Fe] XEEYBQQBJWHFJM-UHFFFAOYSA-N 0.000 description 2
- 235000005811 Viola adunca Nutrition 0.000 description 2
- 240000009038 Viola odorata Species 0.000 description 2
- 235000013487 Viola odorata Nutrition 0.000 description 2
- 235000002254 Viola papilionacea Nutrition 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- KPLQYGBQNPPQGA-UHFFFAOYSA-N cobalt samarium Chemical compound [Co].[Sm] KPLQYGBQNPPQGA-UHFFFAOYSA-N 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 238000007599 discharging Methods 0.000 description 2
- 239000007772 electrode material Substances 0.000 description 2
- 238000010894 electron beam technology Methods 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 239000003302 ferromagnetic material Substances 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 238000007641 inkjet printing Methods 0.000 description 2
- 230000001678 irradiating effect Effects 0.000 description 2
- 150000002739 metals Chemical class 0.000 description 2
- 229910001172 neodymium magnet Inorganic materials 0.000 description 2
- 238000001020 plasma etching Methods 0.000 description 2
- 239000002798 polar solvent Substances 0.000 description 2
- 239000011347 resin Substances 0.000 description 2
- 229920005989 resin Polymers 0.000 description 2
- 229910000938 samarium–cobalt magnet Inorganic materials 0.000 description 2
- 229910000881 Cu alloy Inorganic materials 0.000 description 1
- QJVKUMXDEUEQLH-UHFFFAOYSA-N [B].[Fe].[Nd] Chemical compound [B].[Fe].[Nd] QJVKUMXDEUEQLH-UHFFFAOYSA-N 0.000 description 1
- PRQMIVBGRIUJHV-UHFFFAOYSA-N [N].[Fe].[Sm] Chemical compound [N].[Fe].[Sm] PRQMIVBGRIUJHV-UHFFFAOYSA-N 0.000 description 1
- 229910000828 alnico Inorganic materials 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 229910017052 cobalt Inorganic materials 0.000 description 1
- 239000010941 cobalt Substances 0.000 description 1
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 description 1
- 239000003086 colorant Substances 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 239000006023 eutectic alloy Substances 0.000 description 1
- 239000000945 filler Substances 0.000 description 1
- 230000020169 heat generation Effects 0.000 description 1
- 238000010191 image analysis Methods 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 229910052738 indium Inorganic materials 0.000 description 1
- 239000012442 inert solvent Substances 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 239000000155 melt Substances 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 239000012454 non-polar solvent Substances 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 229910000889 permalloy Inorganic materials 0.000 description 1
- 230000035699 permeability Effects 0.000 description 1
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Substances [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 1
- 239000003880 polar aprotic solvent Substances 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 239000003586 protic polar solvent Substances 0.000 description 1
- 230000006798 recombination Effects 0.000 description 1
- 238000005215 recombination Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 238000003756 stirring Methods 0.000 description 1
- 229910000815 supermalloy Inorganic materials 0.000 description 1
- 239000004094 surface-active agent Substances 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
- 229910052718 tin Inorganic materials 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
- 229910052723 transition metal Inorganic materials 0.000 description 1
- 150000003624 transition metals Chemical class 0.000 description 1
- 230000007723 transport mechanism Effects 0.000 description 1
- 238000001771 vacuum deposition Methods 0.000 description 1
- 229910000859 α-Fe Inorganic materials 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
- G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
- G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
- G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
- G09F9/33—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements being semiconductor devices, e.g. diodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
- H01L33/38—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
- H01L33/40—Materials therefor
Description
この発明は半導体発光素子チップ集積装置およびその製造方法に関し、例えば、微小化した縦型（あるいは垂直型）マイクロ発光ダイオード（ＬＥＤ）チップを基板上に多数集積したマイクロＬＥＤディスプレイに適用して好適なものである。
現在、薄型テレビやスマートフォンなどの表示装置（ディスプレイ）の主流は、液晶ディスプレイ（ＬＣＤ）および有機ＥＬディスプレイ（ＯＬＥＤ）である。このうちＬＣＤの場合、画素の微細化に伴い、出力される光量はバックライトの光量の１０分の１程度である。ＯＬＥＤも、理論上の電力効率は高いが、実際の製品はＬＣＤと同等の水準に留まっている。
ＬＣＤおよびＯＬＥＤを遥かに凌ぐ高輝度、高効率（低消費電力）のディスプレイとしてマイクロＬＥＤディスプレイが注目されている。直接発光のマイクロＬＥＤディスプレイは高効率であるが、マイクロＬＥＤディスプレイの実現のためには、数μｍから数十μｍオーダーのサイズのマイクロＬＥＤチップを実装基板上に数千万個配列させる必要がある。
このように大量のマイクロＬＥＤチップを実装基板上に配列させる方法として従来、チップソーターを用いる方法、マルチチップ転写装置を用いる方法（特許文献１、２参照）、レーザ照射によるチップ吐出と液体を利用したチップ配列方法（特許文献３参照）、磁性体膜を利用した素子（チップ）の配列方法（特許文献４、５参照）などが提案されている。
しかしながら、特許文献１～５で提案された方法では、マイクロＬＥＤディスプレイを低コストで実現することは困難であった。
上述のような背景の下、本発明者は、マイクロＬＥＤディスプレイを低コストで実現することが可能なマイクロＬＥＤディスプレイの製造方法を提案した（特許文献６～８参照）。特許文献６～８では、例えばｐ側電極側がｎ側電極側に比べてより強く磁場に引き寄せられるように構成されたマイクロＬＥＤチップを液体に分散させたインクを基板の主面のチップ結合部に吐出し、基板の下方から外部磁場を印加することによりマイクロＬＥＤチップのｐ側電極側をチップ結合部に結合させることによりマイクロＬＥＤディスプレイを製造する。
特許文献６～８に記載のマイクロＬＥＤディスプレイの製造方法によれば、マイクロＬＥＤディスプレイを低コストで実現することが可能であるが、検査によりマイクロＬＥＤチップの不良が発見された場合、その修理を行うことができたとしても、無駄になるマイクロＬＥＤチップの個数が多いことから、改善の余地があった。
そこで、この発明が解決しようとする課題は、マイクロＬＥＤディスプレイをはじめとする各種の半導体発光素子チップ集積装置を低コストで製造することができるだけでなく、マイクロＬＥＤチップなどの半導体発光素子チップを基板上に実装した後、検査により半導体発光素子チップの不良が発見された場合、修理を容易に行うことができるとともに、無駄になる半導体発光素子チップの個数の大幅な低減を図ることができる半導体発光素子チップ集積装置およびその製造方法を提供することである。
上記課題を解決するために、この発明は、
一方の主面に下部幹線部電極と当該下部幹線部電極から分岐した複数の下部支線部電極とを有する下部電極を有する基板と、
上記下部電極の上記下部支線部電極の上面により構成されたチップ結合部と、
上記チップ結合部に結合した、上下にｐ側電極およびｎ側電極を有し、上記ｐ側電極および上記ｎ側電極のうちの一方が他方に比べてより強く磁場に引き寄せられるように構成された縦型の半導体発光素子チップと、
上記半導体発光素子チップの上層の、上部幹線部電極と当該上部幹線部電極から分岐し、上記複数の下部支線部電極と交差するように上記チップ結合部に跨がる複数の上部支線部電極とを有する上部電極とを有し、
上記半導体発光素子チップは、上記ｐ側電極および上記ｎ側電極のうちの上記一方を上記チップ結合部に向けて上記チップ結合部に結合し、上記ｐ側電極および上記ｎ側電極のうちの上記一方と上記下部支線部電極とが互いに電気的に接続され、上記ｐ側電極および上記ｎ側電極のうちの他方と上記上部電極の上記上部支線部電極とが互いに電気的に接続されている半導体発光素子チップ集積装置である。
一方の主面に下部幹線部電極と当該下部幹線部電極から分岐した複数の下部支線部電極とを有する下部電極を有する基板と、
上記下部電極の上記下部支線部電極の上面により構成されたチップ結合部と、
上記チップ結合部に結合した、上下にｐ側電極およびｎ側電極を有し、上記ｐ側電極および上記ｎ側電極のうちの一方が他方に比べてより強く磁場に引き寄せられるように構成された縦型の半導体発光素子チップと、
上記半導体発光素子チップの上層の、上部幹線部電極と当該上部幹線部電極から分岐し、上記複数の下部支線部電極と交差するように上記チップ結合部に跨がる複数の上部支線部電極とを有する上部電極とを有し、
上記半導体発光素子チップは、上記ｐ側電極および上記ｎ側電極のうちの上記一方を上記チップ結合部に向けて上記チップ結合部に結合し、上記ｐ側電極および上記ｎ側電極のうちの上記一方と上記下部支線部電極とが互いに電気的に接続され、上記ｐ側電極および上記ｎ側電極のうちの他方と上記上部電極の上記上部支線部電極とが互いに電気的に接続されている半導体発光素子チップ集積装置である。
基板は、典型的には、互いに独立駆動可能な複数の回路ユニットを有し、これらの複数の回路ユニットのそれぞれに対して下部電極および上部電極が設けられる。
特に、半導体発光素子チップ集積装置がカラーディスプレイである場合には、典型的には、互いに隣接する３つ以上の回路ユニットを含む領域により１画素が構成される。この１画素の面積は必要に応じて選ばれる。１画素の面積は、典型的には、５００μｍ×５００μｍ程度に選ばれるが、５００μｍ×５００μｍより大きくても小さくてもよい。この場合、３つ以上の回路ユニットにより、赤色、緑色、青色の３色の発光が行われるようにすることができる。
半導体発光素子チップのｐ側電極およびｎ側電極のうちの一方は、典型的には、軟磁性体を含む。軟磁性体は、保磁力が小さく透磁率が大きい材料であり、磁場の影響下では強く磁化されるが、磁場が存在しない場合は磁力を持たない性質を有する。軟磁性体は、例えば、ニッケル（Ｎｉ）、鉄（Ｆｅ）、コバルト（Ｃｏ）、パーマロイ（Ｆｅ－７８．５Ｎｉ合金）、スーパーマロイ（Ｆｅ－７９Ｎｉ－５Ｍｏ合金）などであるが、これに限定されるものではない。
半導体発光素子は、発光ダイオード（ＬＥＤ）のほか、レーザダイオード（ＬＤ）（特に垂直共振器面発光レーザー（ＶＣＳＥＬ））や有機ＥＬ素子などであってもよい。半導体発光素子は、ＡｌＧａＩｎＮ系半導体発光素子やＡｌＧａＩｎＰ系半導体発光素子などであるが、これに限定されるものではない。ＡｌＧａＩｎＮ系半導体発光素子は、青紫、青色から緑色の波長帯（波長３９０ｎｍ～５５０ｎｍ）の発光を得る場合に使用され、ＡｌＧａＩｎＰ系半導体発光素子は、赤色の波長帯（波長６００ｎｍ～６５０ｎｍ）の発光を得る場合に使用される。青色、緑色、赤色の波長帯を得るためにはＡｌＧａＩｎＮ系半導体発光素子と蛍光体を組み合わせて実現してもよい。
半導体発光素子チップのチップサイズは必要に応じて選ばれるが、一般的には２０μｍ×２０μｍ以下、典型的には１０μｍ×１０μｍ以下、最も典型的には５μｍ×５μｍ以下に選ばれ、一般的には０．１μｍ（１００ｎｍ）×０．１μｍ（１００ｎｍ）以上、あるいは０．５μｍ（５００ｎｍ）×０．５μｍ（５００ｎｍ）以上である。また、半導体発光素子チップの厚さも必要に応じて選ばれるが、一般的には１０μｍ以下、好適には５μｍ以下である。半導体発光素子チップは、基板上に半導体発光素子を構成する半導体層の結晶成長を行った後、基板を半導体層から分離したものであることが望ましく、厚さは例えば１０μｍ以下であることが望ましい。半導体発光素子チップは、好適には、チップ面に垂直な軸に関し回転対称性を有し、例えば、円形、正方形、正六角形、正八角形などであり、この場合、半導体発光素子チップは全体としてそれぞれ円柱、正四角柱、正六角柱、正八角柱などであるが、これに限定されるものではない。特に、半導体発光素子チップが円柱状である場合、半導体発光素子チップは、好適には直径１０μｍ以下、厚さ１０μｍ以下である。また、半導体発光素子チップのｐ側電極およびｎ側電極の数は典型的にはそれぞれ１つであり、電極サイズはチップサイズと同等かそれ以下であるが、ｐ側電極およびｎ側電極のどちらか一方または両方がチップサイズよりも小さいサイズの複数の電極により形成されていてもよい。また、特に半導体発光素子チップがＡｌＧａＩｎＮ系またはＡｌＧａＩｎＰ系の半導体発光素子チップである場合、好適には、半導体発光素子チップの発光層の最大幅は５μｍ以下であり、ＡｌＧａＩｎＮ系の半導体発光素子チップにおいてはこの発光層の周囲がこの発光層よりバンドギャップが大きく、かつ比抵抗の高いＡｌＧａＩｎＮ系の半導体層によって被覆され、ＡｌＧａＩｎＰ系の半導体発光素子チップにおいてはこの発光層の周囲がこの発光層よりバンドギャップが大きく、かつ比抵抗の高いＡｌＧａＩｎＰ系の半導体層によって被覆される。これらの半導体層は、ｐ型、ノンドープ、ｎ型のいずれであってもよい。発光層の周囲をｐ型半導体層で覆い、その上にｎ型半導体層、またはｎ型半導体層およびｐ型半導体層を積層して被覆層としてもよい。この場合は、被覆層のｎ型半導体層が電流ブロック層の役割を果たし、被覆層を流れるリーク電流を低減する。また、被覆層を高抵抗化させるために半導体のバンドギャップに深い準位を形成するＦｅなどの遷移金属をドープしてもよい。エッチングなどによって生じた側壁界面は非発光再結合の割合が高い。半導体発光素子チップが微細化するほど電子などのキャリアは発光層の側壁に到達しやすく、そこで非発光再結合し発光効率を低下させる。そのため、半導体発光素子チップは微細化されるに従って発光効率は低下する。この現象を避けるためには、発光層の側壁付近を避けて電流を流すことが有効である。そのための方法は幾つか考えられるが、発光層の側壁を発光層よりバンドギャップの大きい高抵抗のノンドープまたはｐ型半導体層によって被覆することが有効である。バンドギャップの大きい半導体層の被覆により水平方向での発光層内へのキャリアの閉じ込め効果が期待できる。さらに被覆時の高温での半導体結晶成長によって発光層側壁の欠陥を減少させる効果も期待できる。またｐ型半導体層による被覆は、発光層部分が実質的にｎ型であるため、側壁の界面に空乏層が形成され高抵抗化することにより、キャリアが側壁に移動する確率を著しく低減できる。ＡｌＧａＩｎＮ系またはＡｌＧａＩｎＰ系の半導体発光素子チップをこのように構成することにより、発光層の最大幅が５μｍ以下の微細な半導体発光素子チップであっても、高い発光効率を得ることができる。
基板（あるいは実装基板）は、特に限定されないが、例えば、Ｓｉ基板、ガラス基板、ガラスエポキシ基板、樹脂フィルム、プリント基板などである。基板は剛体であってもフレキシブルであってもよく、更に透明、半透明、不透明でもよく適宜選択される。
下部電極を構成する複数の下部支線部電極の幅、下部支線部電極の間の隙間の幅などは必要に応じて選択されるが、例えば、各下部支線部電極の幅は５～１００μｍ、下部支線部電極の間の隙間の幅は１～５μｍである。下部支線部電極の数については後述する。典型的には、これらの複数の下部支線部電極は互いに平行に設けられる。各下部支線部電極の上面によりチップ結合部が構成される。このチップ結合部は半導体発光素子チップを結合させる領域である。複数の下部支線部電極のうちの少なくとも一つの下部支線部電極のチップ結合部には少なくとも一つの半導体発光素子チップが結合しているが、一つの半導体発光素子チップも結合していないチップ結合部が含まれることもある。半導体発光素子チップはチップ結合部のどの位置に結合してもよいが、結合させる位置を予め決めておきたい場合は、チップ結合部の領域に強磁性体領域が設けられる。こうすることで、半導体発光素子チップのｐ側電極およびｎ側電極のうちの一方が磁力によりこの強磁性体領域に向かって引き寄せられて結合しやすくなる。例えば、下部支線部電極のチップ結合部の中心線上に一列にかつ等間隔に半導体発光素子チップを結合させる場合は、その結合させたい位置にそれぞれ強磁性体領域が形成される。これらの強磁性体領域は、基板と下部支線部電極との間に設けてもよいし、チップ結合部上に設けてもよい。強磁性体領域の面積は、典型的には、半導体発光素子チップのｐ側電極およびｎ側電極のうちの一方の面積以下に選ばれる。また、強磁性体領域の形状は、典型的には、半導体発光素子チップのｐ側電極およびｎ側電極のうちの一方の形状と同様に選ばれるが、これに限定されるものではない。強磁性体領域は、典型的には、軟磁性体または硬磁性体からなる。硬磁性体は、磁場を取り去っても保磁力を有する性質を有し、永久磁石として用いられる。硬磁性体は、例えば、ネオジム鉄ボロン（Ｎｄ－Ｆｅ－Ｂ）磁石、コバルト白金（Ｃｏ－Ｐｔ）系磁石（Ｃｏ－Ｐｔ磁石、Ｃｏ－Ｃｒ－Ｐｔ磁石など）、サマリウムコバルト（Ｓｍ－Ｃｏ）磁石、サマリウム鉄窒素（Ｓｍ－Ｆｅ－Ｎ）磁石、フェライト磁石、アルニコ磁石などであるが、これに限定されるものではない。
半導体発光素子チップの上層の上部電極を構成する複数の上部支線部電極の幅、下部支線部電極の間の隙間の幅などは下部電極を構成する複数の下部支線部電極と同様に必要に応じて選択されるが、例えば、各上部支線部電極の幅は５～１００μｍ、上部支線部電極の間の隙間の幅は１～５μｍである。上部支線部電極の数については後述する。典型的には、これらの上部支線部電極は互いに平行に設けられ、これらの上部支線部電極は下部支線部電極に対して直角に設けられるが、これに限定されるものではない。半導体発光素子チップからの光を下部支線部電極を通して外部に取り出す場合、これらの上部支線部電極のうちのチップ結合部に跨がる部分は透明電極材料により構成される。
典型的には、下部電極を構成する複数の下部支線部電極の数をＬ（Ｌ≧４）、上部電極を構成する複数の上部支線部電極の数をＵ（Ｕ≧４）としたとき、Ｌ×Ｕ≧１６を満足するように選ばれる。例えば、半導体発光素子チップ集積装置に含まれる回路ユニットの数が数十万個程度である場合、半導体発光素子チップ集積装置の製造歩留まりを確保するためには、一つの回路ユニットに使用するチップ数を５個前後として、不良チップ数が３つの場合でも修理によって回路ユニットを生かせる設計が必要である。Ｌ、Ｕのどちらの数も３以下の場合、一つの回路ユニット内の全ての下部支線部電極に不良の半導体発光素子チップが１つ以上含まれる可能性がある。その場合、下部支線部電極の切断による修理が困難となる。そのため、確実に歩留まりを確保するためには、下部支線部電極および上部支線部電極のいずれかの数は４つ以上が望ましい。また、下部支線部電極および上部支線部電極のうち数が多い方を切断する方が良品チップを生かせる可能性が高い。そのため、良品チップを生かせる確率を上げるには、下部支線部電極および上部支線部電極とも数は４以上である方がよい。一つの回路ユニットに使用されるチップ数が必要以上に多い場合は、却って不良チップが含まれる割合を増大させる。Ｌ＝４、Ｕ＝４の場合、下部支線部電極と上部支線部電極とが交差する領域の数は４×４＝１６であるが、チップ数は４～５個前後が望ましく、交差領域一つ当たりのチップ数は１個が理想的である。
必要に応じて、下部支線部電極の少なくとも一部および／または上部支線部電極の少なくとも一部を融点が３５０℃以下、典型的には１５０℃以上の低融点金属から構成することができ、この一部をヒューズとして用いることができる。すなわち、この下部支線部電極あるいは上部支線部電極に通電を行った場合、発熱によりこの低融点金属からなる部分が選択的に溶けることにより下部支線部電極あるいは上部支線部電極が切断される。このような金属は、単体金属としてはＩｎ、Ｓｎなどが挙げられ、合金（共晶合金）としてはＩｎＳｎ、ＩｎＳｎＡｇ、ＡｇＳｎ、ＡｇＳｎなどが挙げられるが、これに限定されるものではない。下部支線部電極または上部支線部電極の全体が融点の高い材料からなる場合は、その材料からなる下部支線部電極または上部支線部電極の一部にレーザービームまたは電子線の照射を行うことにより切断することができる。切断箇所は他に支障の生じない限り、下部支線部電極または上部支線部電極のどの位置であってもよく、どの位置でもヒューズとなり得る。
半導体発光素子チップ集積装置は、必要に応じて、半導体発光素子チップに加えて、上下にｐ側電極およびｎ側電極を有し、これらのｐ側電極およびｎ側電極のうちの一方が他方に比べてより強く磁場に引き寄せられるように構成された縦型のツェナーダイオードをさらに有し、当該ツェナーダイオードは当該半導体発光素子チップに対して逆バイアスになるように接続される。このツェナーダイオードを下部電極と上部電極との間に逆バイアスが印加されるように接続することにより、何らかの理由により下部電極と上部電極との間にサージ電圧などが印加されても、このツェナーダイオードを通して電流を逃がすことができるため、半導体発光素子チップの静電破壊（ＥＳＤ）を効果的に防止することができる。典型的には、ツェナーダイオードの混合割合は半導体発光素子チップに対して１０分の１以下の割合とされる。
半導体発光素子チップ集積装置は、基本的にはどのようなものであってもよく、半導体発光素子チップの種類に応じて適宜設計される。半導体発光素子チップ集積装置は、一種類の半導体発光素子チップを集積したものだけでなく、二種類以上の半導体発光素子チップを集積したものや蛍光体と組み合わせたものであってもよい。半導体発光素子チップ集積装置は、例えば、発光ダイオード照明装置、発光ダイオードバックライト、発光ダイオードディスプレイなどであるが、これに限定されるものではない。半導体発光素子チップ集積装置の大きさ、平面形状などは、半導体発光素子チップ集積装置の用途、半導体発光素子チップ集積装置に要求される機能などに応じて適宜選択される。
また、この発明は、
チップ結合部に軟磁性体領域が設けられた基板の当該軟磁性体領域に磁場を印加して磁化させる工程と、
上記磁場を取り去った後、上記軟磁性体領域の残留磁束が消える前に、上下にｐ側電極およびｎ側電極を有し、上記ｐ側電極および上記ｎ側電極のうちの一方が他方に比べてより強く磁場に引き寄せられるように構成された縦型の複数の半導体発光素子チップと液体とを含有する液滴状のインクを上記チップ結合部に供給し、上記インク中の上記半導体発光素子チップを、上記ｐ側電極および上記ｎ側電極のうちの上記一方を上記軟磁性体領域に向けて上記軟磁性体領域上に結合させる工程とを有する半導体発光素子チップ集積装置の製造方法である。
チップ結合部に軟磁性体領域が設けられた基板の当該軟磁性体領域に磁場を印加して磁化させる工程と、
上記磁場を取り去った後、上記軟磁性体領域の残留磁束が消える前に、上下にｐ側電極およびｎ側電極を有し、上記ｐ側電極および上記ｎ側電極のうちの一方が他方に比べてより強く磁場に引き寄せられるように構成された縦型の複数の半導体発光素子チップと液体とを含有する液滴状のインクを上記チップ結合部に供給し、上記インク中の上記半導体発光素子チップを、上記ｐ側電極および上記ｎ側電極のうちの上記一方を上記軟磁性体領域に向けて上記軟磁性体領域上に結合させる工程とを有する半導体発光素子チップ集積装置の製造方法である。
半導体発光素子チップを含むインクが含有する液体は、使用する半導体発光素子チップを分散させることができる限り特に限定されず、極性溶媒であっても無極性溶媒であってもよく、必要に応じて選ばれる。極性溶媒は、極性非プロトン性溶媒であってもプロトン性溶媒であってもよい。あるいは、この液体は、水であっても非水溶媒（水を除く二種類以上の溶媒の混合物、水と水を除く二種類以上の溶媒との混合物を含む）であってもよく、非水溶媒は不活性溶媒であっても活性溶媒であってもよい。
インク中の半導体発光素子チップの濃度は必要に応じて選ばれるが、典型的には、半導体発光素子チップが液体中に１００ピコリットルの体積中に１０～１００００個存在するように分散されている。インク中の半導体発光素子チップの体積分率は必要に応じて選ばれるが、典型的には３０％以下である。インクの粘度は必要に応じて選ばれるが、例えば０．００１～１００Ｐａ・ｓの範囲である。
基板のチップ結合部にインクを供給する方法は特に限定されず、必要に応じて選ばれる。チップ結合部に供給される液滴状のインクの形態はインクのチップ結合部に対する濡れ性などにより変化し、曲率が大きく球状の液滴から曲率が小さく平坦な液滴まで様々な形態を取りうる。典型的には、ノズルの先端からインクをチップ結合部に吐出する。好適には、インクジェットプリンティング方式によりノズルの先端からインクをチップ結合部に吐出する。この場合、吐出するインクの量は、一つのチップ結合部当たり複数（例えば２～１００個、場合によってはそれ以上）の半導体発光素子チップを含む量であればよく、典型的には１０ピコリットル以上であるが、必要に応じて選ばれる。基板のチップ結合部に供給されたインクは、加熱などによる強制乾燥または自然乾燥により液体成分が除去される。供給されたインク中に含まれていた半導体発光素子チップは、後述する方法により、ｐ側電極およびｎ側電極のうちの一方をチップ結合部に向けてチップ結合部と接触する。本方式では液滴中に複数個の半導体発光素子チップを含み、その個数に柔軟性を持たせることによりインクジェットプリンティング方式などの適用性を向上させ、更にチップ結合部の面積を半導体発光素子チップの面積よりも大きく設定し、複数の半導体発光素子チップとチップ結合部との結合位置にかなりの自由度を与えてチップ結合位置の制御の煩雑さを解消することにより製造工程を飛躍的に簡単化させることができる。また、チップ結合部は基板内に占める割合の少ない限定された領域であるが、複数の半導体発光素子チップは、吐出された液滴の広がりの範囲内に留まり基板全体に散乱されることは無く、効率的にチップ結合部との結合を行うことができる。
この半導体発光素子チップ集積装置の製造方法は、上記の半導体発光素子チップ集積装置の製造に適用して好適なものである。
この半導体発光素子チップ集積装置の製造方法の発明においては、上記以外のことは、特にその性質に反しない限り、上記の半導体発光素子チップ集積装置の発明に関連して説明したことが成立する。
この発明によれば、下部電極が下部幹線部電極と当該下部幹線部電極から分岐した複数の下部支線部電極とを有するとともに、上部電極が上部幹線部電極と当該上部幹線部電極から分岐し、複数の下部支線部電極と交差するようにチップ結合部に跨がる複数の上部支線部電極とを有することにより、いずれかの上部支線部電極が接続された半導体発光素子チップに不良があった場合、その上部支線部電極あるいはこの半導体発光素子チップがチップ結合部に結合した下部支線部電極だけを切断すれば修理を行うことができるため、その半導体発光素子チップが無駄になるだけで済み、無駄になる半導体発光素子チップの数の大幅な低減を図ることができる。また、チップ結合部に複数の軟磁性体領域が設けられた基板のこの軟磁性体領域に磁場を印加して磁化させ磁場を取り去った後、軟磁性体領域の残留磁束が消える前に、縦型の複数の半導体発光素子チップと液体とを含有する液滴状のインクをチップ結合部に供給することにより、残留磁束の効果により、インク中の半導体発光素子チップを、ｐ側電極およびｎ側電極のうちの一方を確実に軟磁性体領域に結合させることができるため、半導体発光素子チップ集積装置を容易に製造することができる。そして、例えば、チップ結合部を二次元アレイ状に設けることにより、大面積あるいは高集積密度の半導体発光素子チップ集積装置、例えば、発光ダイオード照明装置、大面積の発光ダイオードバックライト、大画面の発光ダイオードディスプレイなどを容易に実現することができる。
以下、発明を実施するための形態（以下「実施の形態」と言う）について説明する。
〈第１の実施の形態〉
第１の実施の形態によるマイクロＬＥＤチップ集積装置は実装基板上に縦型マイクロＬＥＤチップを多数実装することにより製造するが、最初にまず、上下にｐ側電極およびｎ側電極を有し、ｎ側電極がｐ側電極に比べてより強く磁場に引き寄せられるように構成された縦型マイクロＬＥＤチップ、この縦型マイクロＬＥＤチップを含有するインク、このインクの吐出に用いるインク吐出装置および実装基板について説明する。
第１の実施の形態によるマイクロＬＥＤチップ集積装置は実装基板上に縦型マイクロＬＥＤチップを多数実装することにより製造するが、最初にまず、上下にｐ側電極およびｎ側電極を有し、ｎ側電極がｐ側電極に比べてより強く磁場に引き寄せられるように構成された縦型マイクロＬＥＤチップ、この縦型マイクロＬＥＤチップを含有するインク、このインクの吐出に用いるインク吐出装置および実装基板について説明する。
［マイクロＬＥＤチップ集積装置の製造方法］
（１）縦型マイクロＬＥＤチップ
この縦型マイクロＬＥＤチップの一例を図１Ａおよび図１Ｂに示す。図１Ａは平面図、図１Ｂは縦断面図である。この縦型マイクロＬＥＤチップ４０は全体として円柱状の形状を有する。図１Ａおよび図１Ｂに示すように、この縦型マイクロＬＥＤチップ４０においては、ｎ型ＧａＮ層４１、障壁層としてのＩｎx Ｇａ1-x Ｎ層と井戸層としてのＩｎy Ｇａ1-y Ｎ層とが交互に積層されたＩｎx Ｇａ1-x Ｎ／Ｉｎy Ｇａ1-y Ｎ多重量子井戸（ＭＱＷ）構造（ｘ＜ｙ、０≦ｘ＜１、０≦ｙ＜１）を有する発光層４２およびｐ型ＧａＮ層４３が順次積層されている。これらのｎ型ＧａＮ層４１、発光層４２およびｐ型ＧａＮ層４３はそれぞれ円形である。ｎ型ＧａＮ層４１の上部の直径は下部の直径に比べて小さくなっている。発光層４２およびｐ型ＧａＮ層４３の直径はｎ型ＧａＮ層４１の上部の直径と同一である。これらのｎ型ＧａＮ層４１の上部、発光層４２およびｐ型ＧａＮ層４３の直径は５μｍ以下である。これらのｎ型ＧａＮ層４１の上部、発光層４２およびｐ型ＧａＮ層４３の外周を被覆するように比抵抗の高いｐ型またはノンドープのＧａＮ層４４が設けられている。ＧａＮ層４４の外周面の直径はｎ型ＧａＮ層４１の下部の直径と同一である。ｐ型ＧａＮ層４３上にＩＴＯからなるｐ側電極４５が形成され、ｎ型ＧａＮ層４１上にｎ側電極４６が形成されている。ｐ側電極４５は円形であり、ここでは一例としてｐ型ＧａＮ層４３の全面に形成されている。ｎ側電極４６はｎ型ＧａＮ層４１の全面に設けられている。ｎ側電極４６は軟磁性体としてＮｉを含み、例えば、Ｔｉ／Ａｌ／Ｔｉ／Ｎｉ／Ｔｉ／Ａｕ膜などの多重積層膜からなる。ｎ側電極４６上には低融点金属としてのＳｎ膜４７が設けられている。Ｓｎ膜４７の厚さは、例えば０．５μｍである。ｎ型ＧａＮ層４１、発光層４２およびｐ型ＧａＮ層４３の合計の厚さは例えば１～３μｍである。発光層４２を構成するＩｎx Ｇａ1-x Ｎ／Ｉｎy Ｇａ1-y Ｎ ＭＱＷ構造のＩｎ組成比ｘ、ｙは、縦型マイクロＬＥＤチップ４０の発光波長に応じて選ばれる。
（１）縦型マイクロＬＥＤチップ
この縦型マイクロＬＥＤチップの一例を図１Ａおよび図１Ｂに示す。図１Ａは平面図、図１Ｂは縦断面図である。この縦型マイクロＬＥＤチップ４０は全体として円柱状の形状を有する。図１Ａおよび図１Ｂに示すように、この縦型マイクロＬＥＤチップ４０においては、ｎ型ＧａＮ層４１、障壁層としてのＩｎx Ｇａ1-x Ｎ層と井戸層としてのＩｎy Ｇａ1-y Ｎ層とが交互に積層されたＩｎx Ｇａ1-x Ｎ／Ｉｎy Ｇａ1-y Ｎ多重量子井戸（ＭＱＷ）構造（ｘ＜ｙ、０≦ｘ＜１、０≦ｙ＜１）を有する発光層４２およびｐ型ＧａＮ層４３が順次積層されている。これらのｎ型ＧａＮ層４１、発光層４２およびｐ型ＧａＮ層４３はそれぞれ円形である。ｎ型ＧａＮ層４１の上部の直径は下部の直径に比べて小さくなっている。発光層４２およびｐ型ＧａＮ層４３の直径はｎ型ＧａＮ層４１の上部の直径と同一である。これらのｎ型ＧａＮ層４１の上部、発光層４２およびｐ型ＧａＮ層４３の直径は５μｍ以下である。これらのｎ型ＧａＮ層４１の上部、発光層４２およびｐ型ＧａＮ層４３の外周を被覆するように比抵抗の高いｐ型またはノンドープのＧａＮ層４４が設けられている。ＧａＮ層４４の外周面の直径はｎ型ＧａＮ層４１の下部の直径と同一である。ｐ型ＧａＮ層４３上にＩＴＯからなるｐ側電極４５が形成され、ｎ型ＧａＮ層４１上にｎ側電極４６が形成されている。ｐ側電極４５は円形であり、ここでは一例としてｐ型ＧａＮ層４３の全面に形成されている。ｎ側電極４６はｎ型ＧａＮ層４１の全面に設けられている。ｎ側電極４６は軟磁性体としてＮｉを含み、例えば、Ｔｉ／Ａｌ／Ｔｉ／Ｎｉ／Ｔｉ／Ａｕ膜などの多重積層膜からなる。ｎ側電極４６上には低融点金属としてのＳｎ膜４７が設けられている。Ｓｎ膜４７の厚さは、例えば０．５μｍである。ｎ型ＧａＮ層４１、発光層４２およびｐ型ＧａＮ層４３の合計の厚さは例えば１～３μｍである。発光層４２を構成するＩｎx Ｇａ1-x Ｎ／Ｉｎy Ｇａ1-y Ｎ ＭＱＷ構造のＩｎ組成比ｘ、ｙは、縦型マイクロＬＥＤチップ４０の発光波長に応じて選ばれる。
この縦型マイクロＬＥＤチップ４０は従来公知の方法によって容易に製造することができる。
（２）インク
図２に示すように、容器１００中において縦型マイクロＬＥＤチップ４０を液体５０に分散させてインク２００を作製する。インク２００には、必要に応じて縦型マイクロＬＥＤチップ４０に加えてフィラーや界面活性剤などを含有させる。縦型マイクロＬＥＤチップ４０のサイズが上述のように微小であるとインク２００中の分散性が十分に高く、インク吐出装置の吐出ノズルからの吐出も容易に行うことができる。
図２に示すように、容器１００中において縦型マイクロＬＥＤチップ４０を液体５０に分散させてインク２００を作製する。インク２００には、必要に応じて縦型マイクロＬＥＤチップ４０に加えてフィラーや界面活性剤などを含有させる。縦型マイクロＬＥＤチップ４０のサイズが上述のように微小であるとインク２００中の分散性が十分に高く、インク吐出装置の吐出ノズルからの吐出も容易に行うことができる。
（３）インク吐出装置
図３はインク吐出装置３００を示す。
図３はインク吐出装置３００を示す。
図３に示すように、インク吐出装置３００は、インクジェットプリントヘッド３０１を有する。インクジェットプリントヘッド３０１は内部にインク室３０２を有し、上部にインク供給部３０３を有する。インクジェットプリントヘッド３０１の内部にはさらに、インク室３０２の上部側面とインク供給部３０３の底面に設けられた管部３０３ａとを連結する流路３０５と、インク室３０２の下部側面に連結された流路３０６とを有する。インク供給部３０３の管部３０３ａの途中には制御バルブ３０７が設けられている。インク室３０２の下方には吐出ノズル３０８が設けられている。吐出ノズル３０８の直径は必要に応じて選ばれるが、例えば１０～５０μｍである。インク室３０２の上には、一対の電極間に圧電体を挟んだ構造のピエゾアクチュエーター３０９が設けられている。流路３０６は、インク室３０２内のインク２００を外部に排出したり、インク供給部３０３にインクを戻して循環させることにより吐出ノズル３０８の詰まりを防止したり、インク２００の攪拌機能を持たせたりするためのものである。
このインク吐出装置３００においては、制御バルブ３０７を開いた状態でインク供給部３０３にインク２００が供給される。こうしてインク供給部３０３に供給されたインク２００は、管部３０３ａおよび流路３０５を通ってインク室３０２に供給される。インク２００は、流路３０５、インク室３０２および流路３０６が満タンになるまで供給され、その後、制御バルブ３０７が閉められる。
このインク吐出装置３００はさらに、このインク吐出装置３００の吐出ノズル３０８から水平方向に少しずれた位置に磁場印加装置３１１を有する。インク２００の吐出を行う後述の実装基板４００は、インクジェットプリントヘッド３０１と磁場印加装置３１１との間の高さの位置を水平方向に移動するようになっている。
（４）実装基板
図４Ａおよび図４ＢはこのマイクロＬＥＤチップ集積装置の製造に用いられる実装基板４００を示す。ここで、図４Ａは平面図、図４Ｂは下部支線部電極とその近傍の下部幹線部電極とを横断する断面図である。図４Ａおよび図４Ｂに示すように、基板４１０の一方の主面に下部電極４２０が設けられている。図４Ａおよび図４Ｂには、電気的にオン／オフ制御が可能な１回路ユニットに相当する領域を一点鎖線で示す。この場合、下部電極４２０は、一方向に延在する幅広の下部幹線部電極４２０１と、この下部幹線部電極４２０１からこの下部幹線部電極４２０１と直交する方向に分岐した、この下部幹線部電極４２０１より幅狭の複数の下部幹線部電極４２０２と、この下部幹線部電極４２０２と接続され、この下部幹線部電極４２０２と直交する方向、従って下部幹線部電極４２０１と平行な方向に延在する複数の下部支線部電極４２０３とからなる。下部支線部電極４２０３の数ＬはＬ≧４に選ばれる。図４Ａにおいては一例としてＬ＝５の場合が示されている。基板４１０は剛性を有するものであってもフレキシブルなものであってもよく、また透明であっても不透明であってもよく、必要に応じて選ばれる。基板４１０は、例えば、Ｓｉ基板、ガラス基板、ガラスエポキシ基板などのほか、樹脂フィルムなどであってもよい。下部電極４２０は、例えば、基板４１０の全面にスパッタリング法や真空蒸着法などにより非磁性の金属膜を形成した後、この金属膜をリソグラフィーおよびエッチングにより所定形状にパターニングすることにより形成することができる。金属膜としては、非磁性の金属からなるもの、例えば、Ｔｉ／Ａｌ／Ｔｉ／Ａｕ／Ｔｉ積層膜が用いられるが、Ｃｕ（あるいはＣｕ合金）／Ａｕ／Ｔｉ積層膜を用いてもよい。Ｔｉ／Ａｌ／Ｔｉ／Ａｕ／Ｔｉ積層膜を構成する膜の厚さは、例えば、下から順に５～１０ｎｍ、３００～１０００ｎｍ、５０ｎｍ、５～１００ｎｍ、５０ｎｍである。下部支線部電極４２０３の上面によりチップ結合部４２１が構成されている。下部支線部電極４２０３の幅、間隔などは必要に応じて選択される。
図４Ａおよび図４ＢはこのマイクロＬＥＤチップ集積装置の製造に用いられる実装基板４００を示す。ここで、図４Ａは平面図、図４Ｂは下部支線部電極とその近傍の下部幹線部電極とを横断する断面図である。図４Ａおよび図４Ｂに示すように、基板４１０の一方の主面に下部電極４２０が設けられている。図４Ａおよび図４Ｂには、電気的にオン／オフ制御が可能な１回路ユニットに相当する領域を一点鎖線で示す。この場合、下部電極４２０は、一方向に延在する幅広の下部幹線部電極４２０１と、この下部幹線部電極４２０１からこの下部幹線部電極４２０１と直交する方向に分岐した、この下部幹線部電極４２０１より幅狭の複数の下部幹線部電極４２０２と、この下部幹線部電極４２０２と接続され、この下部幹線部電極４２０２と直交する方向、従って下部幹線部電極４２０１と平行な方向に延在する複数の下部支線部電極４２０３とからなる。下部支線部電極４２０３の数ＬはＬ≧４に選ばれる。図４Ａにおいては一例としてＬ＝５の場合が示されている。基板４１０は剛性を有するものであってもフレキシブルなものであってもよく、また透明であっても不透明であってもよく、必要に応じて選ばれる。基板４１０は、例えば、Ｓｉ基板、ガラス基板、ガラスエポキシ基板などのほか、樹脂フィルムなどであってもよい。下部電極４２０は、例えば、基板４１０の全面にスパッタリング法や真空蒸着法などにより非磁性の金属膜を形成した後、この金属膜をリソグラフィーおよびエッチングにより所定形状にパターニングすることにより形成することができる。金属膜としては、非磁性の金属からなるもの、例えば、Ｔｉ／Ａｌ／Ｔｉ／Ａｕ／Ｔｉ積層膜が用いられるが、Ｃｕ（あるいはＣｕ合金）／Ａｕ／Ｔｉ積層膜を用いてもよい。Ｔｉ／Ａｌ／Ｔｉ／Ａｕ／Ｔｉ積層膜を構成する膜の厚さは、例えば、下から順に５～１０ｎｍ、３００～１０００ｎｍ、５０ｎｍ、５～１００ｎｍ、５０ｎｍである。下部支線部電極４２０３の上面によりチップ結合部４２１が構成されている。下部支線部電極４２０３の幅、間隔などは必要に応じて選択される。
（５）マイクロＬＥＤチップ集積装置の製造方法
以上のことを前提としてこのマイクロＬＥＤチップ集積装置の製造方法について説明する。
以上のことを前提としてこのマイクロＬＥＤチップ集積装置の製造方法について説明する。
図３に示すように、インク吐出装置３００の吐出ノズル３０８の下方に実装基板４００を水平に配置する。この場合、インク吐出装置３００を固定し、実装基板４００を図示省略した搬送機構により水平面内で図３中矢印で示す方向に移動させるようにする。ピエゾアクチュエーター３０９を作動させることにより吐出ノズル３０８からインク２００を実装基板４００のチップ結合部４２１に吐出させる。こうして吐出される一滴のインク２００は、一つの回路ユニット内の全ての下部支線部電極４２０３を含む領域を覆い、かつ十分な個数の縦型マイクロＬＥＤチップ４０が含まれるようにする。一滴のインク２００に含まれる縦型マイクロＬＥＤチップ４０の数は、インク２００中の縦型マイクロＬＥＤチップ４０の濃度やインク２００の吐出回数などによって調整することができる。この状態のインク２００の一例を図５Ａおよび図５Ｂに示す。ここで、図５Ａは平面図、図５Ｂは断面図である。この場合、一滴のインク２００の体積は例えば１～１０ピコリットルである。縦型マイクロＬＥＤチップ４０の体積は一般に０．００１～０．５ピコリットルである。例えば、縦型マイクロＬＥＤチップ４０が直径１μｍの円形の形状を有し、厚さが３μｍであるとすると、体積は約０．００２４ピコリットルである。
次に、図３中矢印で示すように、実装基板４００を図示省略した搬送機構により所定距離移動させ、インク２００が吐出されたチップ結合部４２１を磁場印加装置３１１の上方に位置させた後、磁場印加装置３１１により磁場を印加することにより、インク２００に含まれる複数の縦型マイクロＬＥＤチップ４０のｎ側電極４６に含まれるＮｉ膜を磁化させる。このため、各縦型マイクロＬＥＤチップ４０はインク２００中を磁力により下方に引き寄せられ、最終的に各縦型マイクロＬＥＤチップ４０はｎ側電極４６側が下になるようにしてチップ結合部４２１に接触する。振動や擾乱などの外的要因などにより縦型マイクロＬＥＤチップ４０が倒れたり位置がずれたりするのを防止するため、磁場印加装置３１０による磁場の印加は、好適には、インク２００を吐出させる前あるいは吐出させた時点あるいはその時点からインク２００の液体が蒸発する前に行う。
次に、磁力により各縦型マイクロＬＥＤチップ４０をチップ結合部４２１に接触させたまま、ランプなどにより加熱を行うことによりインク２００の溶媒を蒸発させ、続いてランプやレーザーなどにより加熱を行うことにより各縦型マイクロＬＥＤチップ４０のＳｎ膜４７を溶融させる。その後、溶融Ｓｎが冷却することにより各縦型マイクロＬＥＤチップ４０のｎ側電極４６が下部支線部電極４２０３のチップ結合部４２１に電気的および機械的に結合する。
同様にして、各回路ユニット内の下部支線部電極４２０３のチップ結合部４２１に縦型マイクロＬＥＤチップ４０のｎ側電極４６を電気的および機械的に結合させる。この状態の一例を図６Ａおよび図６Ｂに示す。ここで、図６Ａは平面図、図６Ｂは断面図である。図６Ａに示すように、チップ結合部４２１において、縦型マイクロＬＥＤチップ４０はランダムに配置している。チップ結合部４２１の中には、一つの縦型マイクロＬＥＤチップ４０も結合していないものが含まれることもあり、図６Ａにはそのような例が示されている。
次に、図７に示すように、縦型マイクロＬＥＤチップ４０がチップ結合部４２１に結合した実装基板４００の全面に絶縁膜４２２を表面がほぼ平坦となるように形成した後、この絶縁膜４２２をは反応性イオンエッチング（ＲＩＥ）法などによりエッチングすることによりｐ側電極４５（図示せず）を露出させる。
次に、図８Ａおよび図８Ｂに示すように、絶縁膜４２２上に、各回路ユニット内の全ての下部支線部電極４２０３と直交する方向に延在するように、かつ全ての下部支線部電極４２０３に跨がるように複数の短冊状の細長い透明電極４３５を形成する。これらの透明電極４３５の間の隙間は縦型マイクロＬＥＤチップ４０のｐ側電極４５の直径より小さくする。こうすることで、チップ結合部４２１に結合した縦型マイクロＬＥＤチップ４０のｐ側電極４５は、いずれかの透明電極４３５と接触することができる。透明電極４３５はＩＴＯなどの透明電極材料からなる。次に、絶縁膜４２２上に上部電極４３０を形成する。上部電極４３０は、下部幹線部電極４２０１と直交する方向に互いに平行に延在する複数の上部幹線部電極４３１とそれぞれの上部幹線部電極４３１からこの上部幹線部電極４３１と直交する方向に各回路ユニット当たり当たり１本延びた上部支線部電極４３２とからなる。各上部支線部電極４３２は各上部幹線部電極４３１に平行な方向に、従って下部支線部電極４２０３に直角な方向に延びるように複数に分岐しており、それらの先端は透明電極４３５と接続されている。分岐した複数の上部支線部電極４３２の数ＵはＵ≧４に選ばれる。図８ＡにおいてはＵ＝４の場合が示されている。透明電極４３５は上部支線部電極４３２の一部を構成している。
この後、上述のようにして製造されたマイクロＬＥＤチップ集積装置の検査を行う。具体的には、上部電極４３０と下部電極４２０との間の通電試験を行う。すなわち、上部電極４３０が下部電極４２０より高電位となるように電圧を印加することにより各縦型マイクロＬＥＤチップ４０に例えば１μＡ程度の電流を流して各縦型マイクロＬＥＤチップ４０の発光を画像解析し、リーク不良に起因して光量不良のある縦型マイクロＬＥＤチップ４０が接続されている透明電極４３５および上部支線部電極４３２を特定する。図９において、こうして特定された上部支線部電極４３２を符号４３２Ａ、４３２Ｂで示す。
次に、上述のようにして特定された上部支線部電極４３２Ａ、４３２Ｂの一部（図９中、×で示した箇所）にレーザービームまたは電子線を照射することにより切断する。切断後の上部支線部電極４３２Ａ、４３２Ｂの状態を図１０に示す。この場合、切断された上部支線部電極４３２Ａ、４３２Ｂが接続された透明電極４３５と接続された縦型マイクロＬＥＤチップ４０は全て使用することができなくなるが、それ以外の上部支線部電極４３２が接続された透明電極４３５と接続された縦型マイクロＬＥＤチップ４０は全て使用することができる。一つの上部支線部電極４３２に複数の縦型マイクロＬＥＤチップ４０が接続され、不良チップが特定できる場合は、不良チップの近くで上部支線部電極４３２を切断することで上部幹線部電極４３１に近い側の良品チップは犠牲にならず使用することができる。
この後、次のようにして再検査を行う。すなわち、上部電極４３０と下部電極４２０との間に例えば１μＡ程度の電流を流して各縦型マイクロＬＥＤチップ４０の発光を画像解析する。その結果、光量不良のある縦型マイクロＬＥＤチップ４０が見つからなかった場合に修理を終了する。こうしてマイクロＬＥＤチップ集積装置の修理を行うことができる。
（６）マイクロＬＥＤチップ集積装置の構造
図８Ａおよび図８Ｂに示すように、このマイクロＬＥＤチップ集積装置は、一方の主面に下部幹線部電極４２０１、４２０２と下部幹線部電極４２０２から分岐した複数の下部支線部電極４２０３とを有する下部電極４２０を有する基板４１０と、下部電極４２０の下部支線部電極４２０３の上面により構成されたチップ結合部４２１と、チップ結合部４２１に結合した、上下にｐ側電極４５およびｎ側電極４６を有し、ｎ側電極４６がｐ側電極４５に比べてより強く磁場に引き寄せられるように構成された縦型マイクロＬＥＤチップ４０と、縦型マイクロＬＥＤチップ４０の上層の、上部幹線部電極４３１とこの上部幹線部電極４３１から分岐し、複数の下部支線部電極４２０３と直交する方向に延在し、透明電極４３５が下部支線部電極４２０３のチップ結合部４２１に跨がる複数の上部支線部電極４３２とを有する上部電極４３０とを有する。そして、縦型マイクロＬＥＤチップ４０は、ｎ側電極４６をチップ結合部４２１に向けてこのチップ結合部４２１に結合し、ｎ側電極４６と下部支線部電極４２０３とが互いに電気的に接続され、ｐ側電極４５と上部電極４３０の上部支線部電極４３２とが互いに電気的に接続されている。
図８Ａおよび図８Ｂに示すように、このマイクロＬＥＤチップ集積装置は、一方の主面に下部幹線部電極４２０１、４２０２と下部幹線部電極４２０２から分岐した複数の下部支線部電極４２０３とを有する下部電極４２０を有する基板４１０と、下部電極４２０の下部支線部電極４２０３の上面により構成されたチップ結合部４２１と、チップ結合部４２１に結合した、上下にｐ側電極４５およびｎ側電極４６を有し、ｎ側電極４６がｐ側電極４５に比べてより強く磁場に引き寄せられるように構成された縦型マイクロＬＥＤチップ４０と、縦型マイクロＬＥＤチップ４０の上層の、上部幹線部電極４３１とこの上部幹線部電極４３１から分岐し、複数の下部支線部電極４２０３と直交する方向に延在し、透明電極４３５が下部支線部電極４２０３のチップ結合部４２１に跨がる複数の上部支線部電極４３２とを有する上部電極４３０とを有する。そして、縦型マイクロＬＥＤチップ４０は、ｎ側電極４６をチップ結合部４２１に向けてこのチップ結合部４２１に結合し、ｎ側電極４６と下部支線部電極４２０３とが互いに電気的に接続され、ｐ側電極４５と上部電極４３０の上部支線部電極４３２とが互いに電気的に接続されている。
以上のように、この第１の実施の形態によれば、縦型マイクロＬＥＤチップ４０のｎ側電極４６に軟磁性体であるＮｉ膜を含ませることにより、縦型マイクロＬＥＤチップ４０のｎ側電極４６側がｐ側電極４５側に比べてより強く磁場に引き寄せられるように構成し、一つの回路ユニット内の下部支線部電極４２０３のチップ結合部４２１にインク２００を吐出し、縦型マイクロＬＥＤチップ４０のｎ側電極４６側を磁力により引き付けてチップ結合部４２１に接触させ、その後Ｓｎ膜４７を溶融固化させることにより縦型マイクロＬＥＤチップ４０とチップ結合部４２１とを電気的および機械的に結合させることで、縦型マイクロＬＥＤチップ４０の集積度によらず、マイクロＬＥＤチップ集積装置、例えばマイクロＬＥＤディスプレイ、マイクロＬＥＤバックライト、マイクロＬＥＤ照明装置などを低コストで容易に実現することができる。また、縦型マイクロＬＥＤチップ４０はチップ結合部４２１上にランダム配置で結合させれば足りるため、縦型マイクロＬＥＤチップ４０の高精度の位置制御が不要であり、マイクロＬＥＤチップ集積装置の製造が容易となる。また、一つの回路ユニット内には、複数の下部支線部電極４２０３および複数の上部支線部電極４３２が設けられているので、いずれかの上部支線部電極４３２が接続された縦型マイクロＬＥＤチップ４０に不良があった場合、その上部支線部電極４３２を切断するだけで、あるいは、この縦型マイクロＬＥＤチップ４０がチップ結合部４２１に結合した下部支線部電極４２０３だけを切断するだけで修理を容易に行うことができる。このため、修理に伴って無駄になる縦型マイクロＬＥＤチップ４０を最小限に留めることができ、無駄になる縦型マイクロＬＥＤチップ４０の数の大幅な低減を図ることができる。このマイクロＬＥＤチップ集積装置は、図８Ａおよび図８Ｂに示す３つの回路ユニットのそれぞれを青（Ｂ）、赤（Ｒ）、緑（Ｇ）の発光領域としてＲＧＢ－１画素を構成すると考えると、パッシブマトリクス駆動方式のカラーマイクロＬＥＤディスプレイを実現することができる。この場合、上部電極幹線部４３１がカラム電極配線を構成する。縦型マイクロＬＥＤチップ４０を青色発光とすると、赤の発光領域および緑の発光領域の上方にそれぞれ赤および緑の蛍光体を形成する。縦型マイクロＬＥＤチップ４０を紫外領域または青紫色発光とすると、青の発光領域、赤の発光領域および緑の発光領域の上方にそれぞれ青、赤および緑の蛍光体を形成する。具体的には、例えば、図８Ａおよび図８Ｂに示す実装基板４００の表面にそれぞれの蛍光体を形成した後、その上にフレキシブルフィルムなどからなる透明基板を設け、さらにその上に光拡散用の拡散シートを設ける。
〈第２の実施の形態〉
［マイクロＬＥＤチップ集積装置の製造方法］
第２の実施の形態においては、実装基板４００として図４Ａおよび図４Ｂに示すものの代わりに図１１Ａおよび図１１Ｂに示すものを用いることが第１の実施の形態と異なる。すなわち、図１１Ａおよび図１１Ｂに示すように、この実装基板４００においては、下部支線部電極４２０３のチップ結合部４２１の下方の部分における基板４１０上にＮｉなどの円形の軟磁性体５００が下部支線部電極４２０３の中心線に沿って一列にかつ等間隔に複数（この場合は４個）設けられており、これらの軟磁性体５００を覆うように下部支線部電極４２０３が設けられている。軟磁性体５００の直径は、縦型マイクロＬＥＤチップ４０のｎ側電極４６の直径と同等またはそれ以下に選ばれる。下部支線部電極４２０３のチップ結合部４２１のうちの軟磁性体５００に対応する部分が縦型マイクロＬＥＤチップ４０の結合位置となる。この結合位置のチップ結合部４２１には円形のＳｎ膜４７が設けられている。この場合、縦型マイクロＬＥＤチップ４０のＳｎ膜４７は形成する必要がない。この実装基板４００のその他のことは第１の実施の形態と同様である。
［マイクロＬＥＤチップ集積装置の製造方法］
第２の実施の形態においては、実装基板４００として図４Ａおよび図４Ｂに示すものの代わりに図１１Ａおよび図１１Ｂに示すものを用いることが第１の実施の形態と異なる。すなわち、図１１Ａおよび図１１Ｂに示すように、この実装基板４００においては、下部支線部電極４２０３のチップ結合部４２１の下方の部分における基板４１０上にＮｉなどの円形の軟磁性体５００が下部支線部電極４２０３の中心線に沿って一列にかつ等間隔に複数（この場合は４個）設けられており、これらの軟磁性体５００を覆うように下部支線部電極４２０３が設けられている。軟磁性体５００の直径は、縦型マイクロＬＥＤチップ４０のｎ側電極４６の直径と同等またはそれ以下に選ばれる。下部支線部電極４２０３のチップ結合部４２１のうちの軟磁性体５００に対応する部分が縦型マイクロＬＥＤチップ４０の結合位置となる。この結合位置のチップ結合部４２１には円形のＳｎ膜４７が設けられている。この場合、縦型マイクロＬＥＤチップ４０のＳｎ膜４７は形成する必要がない。この実装基板４００のその他のことは第１の実施の形態と同様である。
図１２は図１１Ｂに示す実装基板４００の一部を模式的に示したものである。図１２に示すように、磁場印加装置（図示せず）により矢印で示すように磁場を印加することにより、軟磁性体５００を磁化させる。この後、磁場の印加を停止する。この場合、磁場の印加を停止した後も、暫くは、図１３に示すように、軟磁性体５００から残留磁束５０１が生じている。
そこで、こうして残留磁束５０１が存在している状態で、インク２００を実装基板４００の一つの回路ユニット内のチップ結合部４２１に吐出させる。吐出直後の状態を図１４に示す。図１５に示すように、こうして吐出されたインク２００はチップ結合部４２１の全体に広がると同時に、このインク２００においては、軟磁性体５００から生じている残留磁束５０１により、その中に含まれている複数の縦型マイクロＬＥＤチップ４０のｎ側電極４６に含まれるＮｉ膜が磁化される。このため、各縦型マイクロＬＥＤチップ４０はインク２００中を磁力により下方に引き寄せられ、最終的に各縦型マイクロＬＥＤチップ４０はｎ側電極４６側が下になるようにしてチップ結合部４２１のＳｎ膜４７に接触する。この状態を図１６に示す。
この後、第１の実施の形態と同様にしてインク２００の溶媒の蒸発およびＳｎ膜４７の溶融固化により各縦型マイクロＬＥＤチップ４０をｎ側電極４６側を下にして機械的および電気的に結合する。符号４８は溶融固化したＳｎを示す。
こうして、図１７に示すように、各回路ユニット内のチップ結合部４２１に縦型マイクロＬＥＤチップ４０を結合する。
この後、第１の実施の形態と同様に絶縁膜４２２の形成以降の工程を進めて、図１８に示すように、目的とするマイクロＬＥＤチップ集積装置を製造する。
［マイクロＬＥＤチップ集積装置の構造］
図１８に示すように、このマイクロＬＥＤチップ集積装置は、実装基板４００の下部支線部電極４２０３のチップ結合部４２１の下方の部分の基板４１０上に軟磁性体５００が下部支線部電極４２０３の中心線に沿って複数設けられ、これらの軟磁性体５００を覆うように下部支線部電極４２０３が設けられ、チップ結合部４２１に縦型マイクロＬＥＤチップ４０がｎ側電極４６側を下にして結合していることを除いて、第１の実施の形態によるマイクロＬＥＤチップ集積装置と同様な構成を有する。
図１８に示すように、このマイクロＬＥＤチップ集積装置は、実装基板４００の下部支線部電極４２０３のチップ結合部４２１の下方の部分の基板４１０上に軟磁性体５００が下部支線部電極４２０３の中心線に沿って複数設けられ、これらの軟磁性体５００を覆うように下部支線部電極４２０３が設けられ、チップ結合部４２１に縦型マイクロＬＥＤチップ４０がｎ側電極４６側を下にして結合していることを除いて、第１の実施の形態によるマイクロＬＥＤチップ集積装置と同様な構成を有する。
第２の実施の形態によれば、下部支線部電極４２０３のチップ結合部２０１の下方の基板４１０上に軟磁性体５００を予め設けておくことにより、その上方の部分における下部支線部電極４２０３のチップ結合部４２１上に縦型マイクロＬＥＤチップ４０を結合させることができるため、各縦型マイクロＬＥＤチップ４０の結合位置を下部支線部電極４２０３と上部電極支線部４３２との交差部に限定することができる。このため、接続不良となる縦型マイクロＬＥＤチップ４０の大幅な低減を図ることができ、ひいてはマイクロＬＥＤチップ集積装置の製造コストの低減を図ることができる。そのほか、第１の実施の形態と同様な利点を得ることができる。
このマイクロＬＥＤチップ集積装置によっても、パッシブマトリクス駆動方式のカラーマイクロＬＥＤディスプレイを実現することができる。
〈第３の実施の形態〉
第３の実施の形態においては、アクティブマトリクス駆動方式のカラーマイクロＬＥＤディスプレイとして用いることができるマイクロＬＥＤチップ集積装置について説明する。
第３の実施の形態においては、アクティブマトリクス駆動方式のカラーマイクロＬＥＤディスプレイとして用いることができるマイクロＬＥＤチップ集積装置について説明する。
［マイクロＬＥＤチップ集積装置の製造方法］
図１９は第３の実施の形態における上部電極形成前の実装基板４００を示す。図１９に示すように、実装基板４００上に下部幹線部電極４２０２が行方向に互いに平行に複数設けられている。下部幹線部電極４２０２にはこの下部幹線部電極４２０２と直交する方向、すなわち列方向に延在して複数の下部支線部電極４２０３が接続されている。下部支線部電極４２０３の下方には第２の実施の形態と同様に軟磁性体５００が設けられている。そして、軟磁性体５００の上方の下部支線部電極４２０３のチップ結合部４２１に縦型マイクロＬＥＤチップ４０が結合している。図１９に示す三つの回路ユニットは左からそれぞれＢ、Ｒ、Ｇの発光領域を構成しており、これらの発光領域により構成されるＲＧＢ－１画素単位が配列しており、実装基板４００全体として画素が二次元マトリクス状に配列している。実装基板４００上には、列方向に延在した電源線６１０およびデータ線６２０に加え、行方向に延在した走査線６３０も設けられている。各データ線６２０と各画素の各発光領域との間にはアクティブ駆動回路が設けられ、このアクティブ駆動回路により各画素の各発光領域を選択することができるようになっている。アクティブ駆動回路はトランジスタＴ１、Ｔ２およびコンデンサＣからなる。トランジスタＴ１、Ｔ２は一般的には多結晶Ｓｉ薄膜などの半導体薄膜を用いた薄膜トランジスタにより構成され、コンデンサＣは下部電極、絶縁膜および上部電極を積層することにより構成される。トランジスタＴ１のソースはデータ線６２０に接続され、ドレインはトランジスタＴ２のゲートに接続され、ゲートは走査線６３０に接続されている。トランジスタＴ２のソースは電源線６１０に接続され、ドレインは下部電極４２０に接続されている。コンデンサＣはトランジスタＴ１のドレインと電源線６１０との間に接続されている。走査線６３０とデータ線６２０との選択により各画素の各発光領域を選択する。
後述のアクティブ駆動回路を介してこの下部幹線部電極４２０１と接続されて幅狭の下部幹線部電極４２０２がこの下部幹線部電極４２０１に平行に設けられている。
図１９は第３の実施の形態における上部電極形成前の実装基板４００を示す。図１９に示すように、実装基板４００上に下部幹線部電極４２０２が行方向に互いに平行に複数設けられている。下部幹線部電極４２０２にはこの下部幹線部電極４２０２と直交する方向、すなわち列方向に延在して複数の下部支線部電極４２０３が接続されている。下部支線部電極４２０３の下方には第２の実施の形態と同様に軟磁性体５００が設けられている。そして、軟磁性体５００の上方の下部支線部電極４２０３のチップ結合部４２１に縦型マイクロＬＥＤチップ４０が結合している。図１９に示す三つの回路ユニットは左からそれぞれＢ、Ｒ、Ｇの発光領域を構成しており、これらの発光領域により構成されるＲＧＢ－１画素単位が配列しており、実装基板４００全体として画素が二次元マトリクス状に配列している。実装基板４００上には、列方向に延在した電源線６１０およびデータ線６２０に加え、行方向に延在した走査線６３０も設けられている。各データ線６２０と各画素の各発光領域との間にはアクティブ駆動回路が設けられ、このアクティブ駆動回路により各画素の各発光領域を選択することができるようになっている。アクティブ駆動回路はトランジスタＴ１、Ｔ２およびコンデンサＣからなる。トランジスタＴ１、Ｔ２は一般的には多結晶Ｓｉ薄膜などの半導体薄膜を用いた薄膜トランジスタにより構成され、コンデンサＣは下部電極、絶縁膜および上部電極を積層することにより構成される。トランジスタＴ１のソースはデータ線６２０に接続され、ドレインはトランジスタＴ２のゲートに接続され、ゲートは走査線６３０に接続されている。トランジスタＴ２のソースは電源線６１０に接続され、ドレインは下部電極４２０に接続されている。コンデンサＣはトランジスタＴ１のドレインと電源線６１０との間に接続されている。走査線６３０とデータ線６２０との選択により各画素の各発光領域を選択する。
後述のアクティブ駆動回路を介してこの下部幹線部電極４２０１と接続されて幅狭の下部幹線部電極４２０２がこの下部幹線部電極４２０１に平行に設けられている。
図２０は、図１９に示す実装基板４００上に上部電極４３０を形成した状態を示す。第１の実施の形態と同様に、各回路ユニット内の全ての下部支線部電極４２０３のチップ結合部４２１に跨がるように複数の透明電極４３５が設けられている。これらの透明電極４３５に上部電極４３０の上部支線部電極４３２がそれぞれ接続されている。
縦型マイクロＬＥＤチップ４０を青色発光とし、赤の発光領域および緑の発光領域の上方にそれぞれ赤および緑の蛍光体を形成することなどは第１の実施例と同様である。
この第３の実施の形態によれば、実装基板４００上にＲＧＢの各発光用の縦型マイクロＬＥＤチップ４０を容易にしかも極めて短時間に能率的に実装することができ、不良の縦型マイクロＬＥＤチップ４０の影響も容易に除去することができることにより、高性能のアクティブ駆動方式のカラーマイクロＬＥＤディスプレイを低コストで実現することができる。加えて、第２の実施の形態と同様な利点を得ることもできる。
以上、この発明の実施の形態について具体的に説明したが、この発明は上述の実施の形態に限定されるものではなく、この発明の技術的思想に基づく各種の変形が可能である。
例えば、上述の実施の形態において挙げた数値、構成、形状、材料、方法などはあくまでも例に過ぎず、必要に応じてこれらと異なる数値、構成、形状、材料、方法などを用いてもよい。
４０ 縦型マイクロＬＥＤチップ
４１ ｎ型ＧａＮ層
４２ 発光層
４３ ｐ型ＧａＮ層
４４ ＧａＮ層
４５ ｐ側電極
４６ ｎ側電極
４７ Ｓｎ膜
４００ 実装基板
４１０ 基板
４２０ 下部電極
４２０１、４２０２ 下部幹線部電極
４２０３ 下部支線部電極
４２１ チップ結合部
４２２ 絶縁膜
４３０ 上部電極
４３１ 上部幹線部電極
４３２ 上部支線部電極
４３５ 透明電極
４１ ｎ型ＧａＮ層
４２ 発光層
４３ ｐ型ＧａＮ層
４４ ＧａＮ層
４５ ｐ側電極
４６ ｎ側電極
４７ Ｓｎ膜
４００ 実装基板
４１０ 基板
４２０ 下部電極
４２０１、４２０２ 下部幹線部電極
４２０３ 下部支線部電極
４２１ チップ結合部
４２２ 絶縁膜
４３０ 上部電極
４３１ 上部幹線部電極
４３２ 上部支線部電極
４３５ 透明電極
Claims (11)
- 一方の主面に下部幹線部電極と当該下部幹線部電極から分岐した複数の下部支線部電極とを有する下部電極を有する基板と、
上記下部電極の上記複数の下部支線部電極の上面により構成されたチップ結合部と、
上記チップ結合部に結合した、上下にｐ側電極およびｎ側電極を有し、上記ｐ側電極および上記ｎ側電極のうちの一方が他方に比べてより強く磁場に引き寄せられるように構成された縦型の半導体発光素子チップと、
上記半導体発光素子チップの上層の、上部幹線部電極と当該上部幹線部電極から分岐し、上記複数の下部支線部電極と交差するように上記チップ結合部に跨がる複数の上部支線部電極とを有する上部電極とを有し、
上記半導体発光素子チップは、上記ｐ側電極および上記ｎ側電極のうちの上記一方を上記チップ結合部に向けて上記チップ結合部に結合し、上記ｐ側電極および上記ｎ側電極のうちの上記一方と上記下部支線部電極とが互いに電気的に接続され、上記ｐ側電極および上記ｎ側電極のうちの他方と上記上部電極の上記上部支線部電極とが互いに電気的に接続されている半導体発光素子チップ集積装置。 - 上記基板は互いに独立駆動可能な複数の回路ユニットを有し、上記複数の回路ユニットのそれぞれに対して上記下部電極および上記上部電極が設けられている請求項１記載の半導体発光素子チップ集積装置。
- 上記半導体発光素子チップに加えて、上下にｐ側電極およびｎ側電極を有し、上記ｐ側電極および上記ｎ側電極のうちの一方が他方に比べてより強く磁場に引き寄せられるように構成された縦型のツェナーダイオードをさらに有し、当該ツェナーダイオードは当該半導体発光素子チップに対して逆バイアスになるように接続されている請求項１記載の半導体発光素子チップ集積装置。
- 上記半導体発光素子チップはＡｌＧａＩｎＮ系の半導体発光素子チップであり、上記半導体発光素子チップの発光層の最大幅は５μｍ以下であり、当該発光層の周囲が当該発光層よりバンドギャップが大きく、かつ比抵抗の高いＡｌＧａＩｎＮ系の半導体層によって被覆されている請求項１記載の半導体発光素子チップ集積装置。
- 上記半導体発光素子チップはＡｌＧａＩｎＰ系の半導体発光素子チップであり、上記半導体発光素子チップの発光層の最大幅は５μｍ以下であり、当該発光層の周囲が当該発光層よりバンドギャップが大きく、かつ比抵抗の高いＡｌＧａＩｎＰ系の半導体層によって被覆されている請求項１記載の半導体発光素子チップ集積装置。
- 上記複数の下部支線部電極の数をＬ（Ｌ≧４）、上記複数の上部支線部電極の数をＵ（Ｕ≧４）としたとき、Ｌ×Ｕ≧１６である請求項１記載の半導体発光素子チップ集積装置。
- 上記下部支線部電極の少なくとも一部および／または上記上部支線部電極の少なくとも一部が融点が３５０℃以下の低融点金属からなる請求項１記載の半導体発光素子チップ集積装置。
- 上記チップ結合部の一部に強磁性体領域が形成されている請求項１記載の半導体発光素子チップ集積装置。
- チップ結合部に軟磁性体領域が設けられた基板の当該軟磁性体領域に磁場を印加して磁化させる工程と、
上記磁場を取り去った後、上記軟磁性体領域の残留磁束が消える前に、上下にｐ側電極およびｎ側電極を有し、上記ｐ側電極および上記ｎ側電極のうちの一方が他方に比べてより強く磁場に引き寄せられるように構成された縦型の複数の半導体発光素子チップと液体とを含有する液滴状のインクを上記チップ結合部に供給し、上記インク中の上記半導体発光素子チップを、上記ｐ側電極および上記ｎ側電極のうちの上記一方を上記軟磁性体領域に向けて上記軟磁性体領域上に結合させる工程とを有する半導体発光素子チップ集積装置の製造方法。 - 発光層の最大幅が５μｍ以下であり、当該発光層の周囲が当該発光層よりバンドギャップが大きく、かつ比抵抗の高いＡｌＧａＩｎＮ系の半導体層によって被覆されているＡｌＧａＩｎＮ系の半導体発光素子チップ。
- 発光層の最大幅が５μｍ以下であり、当該発光層の周囲が当該発光層よりバンドギャップが大きく、かつ比抵抗の高いＡｌＧａＩｎＰ系の半導体層によって被覆されているＡｌＧａＩｎＰ系の半導体発光素子チップ。
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| PCT/JP2022/013902 WO2023181246A1 (ja) | 2022-03-24 | 2022-03-24 | 半導体発光素子チップ集積装置およびその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPWO2023181246A1 JPWO2023181246A1 (ja) | 2023-09-28 |
| JP7465612B2 true JP7465612B2 (ja) | 2024-04-11 |
Family
ID=88100630
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2024509569A Active JP7465612B2 (ja) | 2022-03-24 | 2022-03-24 | 半導体発光素子チップ集積装置およびその製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| JP (1) | JP7465612B2 (ja) |
| WO (1) | WO2023181246A1 (ja) |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2016512347A (ja) | 2013-03-15 | 2016-04-25 | ルクスビュー テクノロジー コーポレイション | 冗長性スキームを備えた発光ダイオードディスプレイ、及び統合欠陥検出検査を備えた発光ダイオードディスプレイを製造する方法 |
| WO2020029657A1 (zh) | 2018-08-10 | 2020-02-13 | 林宏诚 | 一种二极管装置、显示面板及柔性显示器 |
| US20210033240A1 (en) | 2019-07-31 | 2021-02-04 | Lg Display Co., Ltd. | Display apparatus |
| JP6886213B1 (ja) | 2020-06-20 | 2021-06-16 | アルディーテック株式会社 | 半導体発光素子チップ集積装置およびその製造方法 |
| JP2023520120A (ja) | 2020-03-30 | 2023-05-16 | ジェイド バード ディスプレイ（シャンハイ） リミテッド | 接合構造が積層されたマルチカラーｌｅｄのシステム及び方法 |
-
2022
- 2022-03-24 JP JP2024509569A patent/JP7465612B2/ja active Active
- 2022-03-24 WO PCT/JP2022/013902 patent/WO2023181246A1/ja active Application Filing
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2016512347A (ja) | 2013-03-15 | 2016-04-25 | ルクスビュー テクノロジー コーポレイション | 冗長性スキームを備えた発光ダイオードディスプレイ、及び統合欠陥検出検査を備えた発光ダイオードディスプレイを製造する方法 |
| WO2020029657A1 (zh) | 2018-08-10 | 2020-02-13 | 林宏诚 | 一种二极管装置、显示面板及柔性显示器 |
| US20210033240A1 (en) | 2019-07-31 | 2021-02-04 | Lg Display Co., Ltd. | Display apparatus |
| JP2023520120A (ja) | 2020-03-30 | 2023-05-16 | ジェイド バード ディスプレイ（シャンハイ） リミテッド | 接合構造が積層されたマルチカラーｌｅｄのシステム及び方法 |
| JP6886213B1 (ja) | 2020-06-20 | 2021-06-16 | アルディーテック株式会社 | 半導体発光素子チップ集積装置およびその製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPWO2023181246A1 (ja) | 2023-09-28 |
| WO2023181246A1 (ja) | 2023-09-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6694222B1 (ja) | 半導体チップ集積装置の製造方法、半導体チップ集積装置、半導体チップインクおよび半導体チップインク吐出装置 | |
| JP6842783B1 (ja) | マイクロｌｅｄディスプレイの製造方法およびマイクロｌｅｄディスプレイ | |
| WO2021084783A1 (ja) | 半導体チップ集積装置の製造方法、半導体チップ集積装置、半導体チップ集積装置集合体、半導体チップインクおよび半導体チップインク吐出装置 | |
| US10170664B2 (en) | Surface mount emissive elements | |
| JP6886213B1 (ja) | 半導体発光素子チップ集積装置およびその製造方法 | |
| US11605757B2 (en) | Display device using semiconductor light emitting diode | |
| JP6803595B1 (ja) | 半導体発光素子チップ集積装置およびその製造方法 | |
| US11824049B2 (en) | Display device | |
| JP2021125544A (ja) | 半導体チップ集積装置の製造方法、半導体チップ集積装置および半導体チップ集積装置集合体 | |
| JP2020025064A (ja) | 発光素子集積装置の製造方法および発光素子配列装置 | |
| CN114144309B (zh) | 喷墨印刷装置、用于使双极元件对准的方法和制造显示装置的方法 | |
| JP7465612B2 (ja) | 半導体発光素子チップ集積装置およびその製造方法 | |
| CN115996849A (zh) | 用于制造显示装置的喷墨印刷设备和方法 | |
| JP2021072290A (ja) | マイクロｌｅｄバックライトおよびその製造方法ならびにマイクロｌｅｄ照明装置およびその製造方法 | |
| JP7422449B1 (ja) | 発光ダイオードチップ集積装置 | |
| US20220115565A1 (en) | Ink including light-emitting elements, display device and method of fabricating the same | |
| JP2022122320A (ja) | 半導体発光素子チップ集積装置の製造方法および半導体発光素子チップ集積装置 | |
| EP4094946A1 (en) | Inkjet printing device, method for printing bipolar elements, and method for manufacturing display device | |
| JP2021093430A (ja) | 半導体チップ集積装置の製造方法および半導体チップ集積装置 | |
| KR20230123028A (ko) | 잉크젯 프린팅 장치 | |
| EP3352210A1 (en) | Light emitting diodes adapted for the fluidic assembly of emissive displays | |
| KR20210056480A (ko) | 잉크젯 프린팅 장치, 쌍극성 소자의 정렬 방법 및 표시 장치의 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20240220 |
|
| A871 | Explanation of circumstances concerning accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A871 Effective date: 20240220 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20240322 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20240325 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 7465612 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |