JP2021125544A - 半導体チップ集積装置の製造方法、半導体チップ集積装置および半導体チップ集積装置集合体 - Google Patents

半導体チップ集積装置の製造方法、半導体チップ集積装置および半導体チップ集積装置集合体 Download PDF

Info

Publication number
JP2021125544A
JP2021125544A JP2020017576A JP2020017576A JP2021125544A JP 2021125544 A JP2021125544 A JP 2021125544A JP 2020017576 A JP2020017576 A JP 2020017576A JP 2020017576 A JP2020017576 A JP 2020017576A JP 2021125544 A JP2021125544 A JP 2021125544A
Authority
JP
Japan
Prior art keywords
electrode
semiconductor chip
chip
micro led
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2020017576A
Other languages
English (en)
Inventor
元伸 竹谷
Motonobu Takeya
元伸 竹谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
RD Tech Co Ltd
Original Assignee
RD Tech Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by RD Tech Co Ltd filed Critical RD Tech Co Ltd
Priority to JP2020017576A priority Critical patent/JP2021125544A/ja
Priority to US17/616,813 priority patent/US20220310883A1/en
Priority to PCT/JP2020/018221 priority patent/WO2021084783A1/ja
Publication of JP2021125544A publication Critical patent/JP2021125544A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/951—Supplying the plurality of semiconductor or solid-state bodies
    • H01L2224/95101—Supplying the plurality of semiconductor or solid-state bodies in a liquid medium

Abstract

【課題】マイクロＬＥＤディスプレイをはじめとする各種の半導体チップ集積装置を低コストで製造することができ、しかもパネル式マイクロＬＥＤディスプレイを連結する際、パネル接合部が目立たない半導体チップ集積装置を提供する。【解決手段】半導体チップ集積装置は、一方の主面に下部電極４２０を有し、側面に上下に通じる複数の側面電極４１４を有し、下部電極４２０の配線部４２０ａと少なくとも一つの側面電極４１４とが互いに電気的に接続されている実装基板４１０を有する。下部電極４２０上のチップ結合部４２１に上面および下面に第１電極および第２電極を有し、第２電極側が第１電極側に比べてより強く磁場に引き寄せられる複数の半導体チップ４０を第２電極を下にしてランダム配置で結合させる。半導体チップ４０の上層に幹線部と単一または複数の支線部とを有する上部電極を形成し、支線部を半導体チップ４０の第１電極と接続する。【選択図】図８

Description

この発明は、半導体チップ集積装置の製造方法、半導体チップ集積装置および半導体チップ集積装置集合体に関し、例えば、微小化した垂直型（あるいは縦型）ＧａＮ系マイクロ発光ダイオード（ＬＥＤ）チップを実装基板上に多数集積したマイクロＬＥＤディスプレイパネルに適用して好適なものである。
現在、薄型テレビやスマートフォンなどの表示装置（ディスプレイ）の主流は、液晶ディスプレイ（ＬＣＤ）および有機ＥＬディスプレイ（ＯＬＥＤ）である。このうちＬＣＤの場合、画素の微細化に伴い、出力される光量はバックライトの光量の１０分の１程度である。ＯＬＥＤも、理論上の電力効率は高いが、実際の製品はＬＣＤと同等の水準に留まっている。
ＬＣＤおよびＯＬＥＤを遥かに凌ぐ高輝度、高効率（低消費電力）のディスプレイとしてマイクロＬＥＤディスプレイが注目されている。直接発光のマイクロＬＥＤディスプレイは高効率であるが、マイクロＬＥＤディスプレイの実現のためには、数μｍから数十μｍオーダーのサイズのマイクロＬＥＤチップを実装基板上に数千万個配列させる必要がある。
このように大量のマイクロＬＥＤチップを実装基板上に配列させる方法として従来、チップソーターを用いる方法、マルチチップ転写装置を用いる方法（特許文献１、２参照）、ロール工程を利用したマルチチップ転写方法（非特許文献１参照）、レーザ照射によるチップ吐出と液体を利用したチップ配列方法（特許文献３参照）、磁性体膜を利用した素子（チップ）の配列方法（特許文献４、５参照）などが提案されている。
チップソーターを用いる方法では、チップをＡの位置からＢの位置へ移動させるタイプのものは、Ａのチップが予めある程度整列されている必要があり、転写の際、チップの位置確認などで時間を要し、１チップ当たりの転写速度は１００〜４００ｍｓｅｃが限界である。また、この方法では真空吸着式のヘッドを用いるのが一般的であり、扱えるチップの最小サイズは〜１００μｍ□程度である。製造に要する時間と扱えるチップサイズの限界から、チップサイズ１００μｍ□以下で、画素数が数百万のマイクロＬＥＤディスプレイの製造には不向きである。
特許文献１、２記載のマルチチップ転写装置では一度に大量のチップ転写を行うため、製造速度はチップソーターに比べて数百〜数千倍速くできるが、転写前のチップは高精度で整列されている必要がある。このために、チップを基板から切り離せるように、基板側に高度な加工を施している。しかし、この基板加工には特別な技術が必要となり、低コスト化の障害になる。
非特許文献１記載のマルチチップ転写方法でも、チップはロールに付着する前に整列している必要がある。しかし、極微小のチップを一定の間隔で整列させることがより困難で重要な技術であるため、ロール工程技術のみでは問題の解決になっていない。
特許文献３記載のチップ配列方法では、レーザ照射により１画素領域にチップを供給し、チップは液体により所定の位置に結合する方法が開示されているが、レーザ照射前のチップは整列している必要がある。また、高価なレーザ照射装置と、レーザ照射によるチップ吐出が可能なように基板（チップ）の加工が必要であり、低コスト化の障害になると考えられる。
特許文献４記載の素子の配列方法は、基板上の素子の配列位置および素子の底部に磁性体膜を形成し、基板上に素子を多数散乱させて素子の底部の磁性体膜を素子の配列位置の磁性体膜に磁力で付着させることにより基板上に素子を配列する。この方法は、転写前の素子、すなわちチップの整列を前提としない技術である。しかし、マイクロＬＥＤディスプレイにおける素子の占有面積は１％以下（０．０１％〜０．１％程度）であり、ランダム散布された１素子が所望の位置に到達する確率は１％以下である。そのため、ランダム散布では、大量のチップが必要になる。磁性体膜を厚さ数μｍと厚く成膜し、有効磁場の到達範囲を広げると素子の配列位置への結合確率は増大するが、基板の製造コストの増大を招く。
特許文献５記載の素子の配列方法は、ｐ型半導体層上にｐ側電極層を形成し、その上に強磁性体層を形成し、ｎ型半導体層上にｎ側電極層を形成し、その上に反磁性体層を形成し、強磁性体層に磁場を印加して強磁性体層を飽和磁化（自発磁化）させたＬＥＤ素子が溶媒中に分散された素子分散溶液を作製し、ＬＥＤ素子を一つ含有する液滴として、実装基板の基板電極上に滴下し、実装基板の裏面側に磁場発生手段を設置し、この磁場発生手段により、基板電極の上方に保持されるＬＥＤ素子に磁場を印加することで、飽和磁化した強磁性体層を下方に強く引き寄せ、最終的に強磁性体層を基板電極に接触させ、液滴の溶媒を蒸発させ、実装基板を加熱してＬＥＤ素子を基板電極に融着させる。しかし、この方法は、特許文献４記載の素子の配列方法と同様な問題がある。また、特許文献５には、素子の分散溶液をディスペンサやインクジェットヘッド等の液滴吐出装置により滴下することも記載されており、その際、液滴に含まれる１回の吐出によるＬＥＤ素子の数は１個であることが望ましいという旨記載されている。しかし実用上、数万〜数百万回の滴下作業において、一回の滴下時に液滴から１個のＬＥＤ素子を再現性良く滴下することは容易ではなく、統計的にＬＥＤ素子が存在しない箇所や複数個滴下される箇所が生じる。ＬＥＤ素子が存在しない箇所は不良となるため再度滴下作業が必要となる。ＬＥＤ素子が複数個ある箇所は必要以上にＬＥＤ素子が使用されることとなり、いずれの場合も製造コストの上昇を招く。
一方、大画面のディスプレイを製造するためにマイクロＬＥＤディスプレイパネルを複数連結する際、画素サイズが小さくなるとパネルの連結部分における電極接続の空間が狭くなり、電極連結の難易度が高くなる結果、パネル接合部も目立つようになる。一般的に使われているＰＣＢ基板に貫通穴を開け、上下に貫通する電極を形成する際も、貫通穴の直径は一般的に１００μｍ程度必要であるが、貫通穴の直径が小さくなるほど製造費用も高額になる。画素サイズが数ｍｍの大きさまでは、ＰＣＢ基板にドリルで貫通穴を開け、基板上下に貫通する電極を形成することは可能であり、実際に製造されている。しかし、画素サイズが数百μｍサイズになると、ドリルでの基板貫通は空間的に難しく、加工費用も莫大になる。安価なガラス基板や耐熱プラスチック基板などに半導体工程（成膜、リソグラフィーなど）によって電極の層構造を形成すれば、貫通穴の数は減らせるが、パネル式にした場合、隣のパネルとの電極の接続や駆動回路との接続が課題となる。すなわち、如何にしてつなぎ目を目立たなくするかが課題になる。ディスプレイが高精細になるほど、例えば画素サイズが３００μｍ以下、サブピクセルサイズが１００μｍ以下になるとパネル間のつなぎ目を目立たなくすることが難しくなる。ＬＥＤディスプレイにおいてこれまでその課題を解決する有効な方法は提案されていない。
特表２０１７−５３１９１５号公報 特表２０１７−５００７５７号公報 特開２００５−１７４９７９号公報 特開２００３−２１６０５２号公報 特開２０１６−２５２０５号公報
［平成３０年１１月２６日検索］、インターネット〈ＵＲＬ：http://japan.hellodd.com/news/news＿view.asp?t=dd ＿jp＿news&mark=4258〉
上述のように、これまで、マイクロＬＥＤディスプレイを低コストで実現することや、パネル式マイクロＬＥＤディスプレイのパネル接合部が目立たなくなるようにすることは困難であった。
そこで、この発明が解決しようとする課題は、マイクロＬＥＤディスプレイをはじめとする各種の半導体チップ集積装置を低コストで製造することができ、しかもパネル式マイクロＬＥＤディスプレイを連結する際、パネル接合部が目立たなくなるようにすることができる半導体チップ集積装置の製造方法およびそのような半導体チップ集積装置ならびに複数の半導体チップ集積装置を含む半導体チップ集積装置集合体を提供することである。
上記課題を解決するために、この発明は、
上面および下面に第１電極および第２電極を有し、上記第２電極側が上記第１電極側に比べてより強く磁場に引き寄せられるように構成されている複数の半導体チップと液体とを含有する液滴状の半導体チップインクを、一方の主面に下部電極を有し、かつ側面に上下に通じる複数の側面電極を有し、上記下部電極の配線部と少なくとも一つの上記側面電極とが互いに電気的に接続されている実装基板の上記下部電極上に設けられたチップ結合部に供給する工程と、
上記半導体チップインクを乾燥させ、上記半導体チップを、上記第２電極側を上記チップ結合部に向けて上記チップ結合部にランダム配置で結合し、上記第２電極と上記下部電極とを互いに電気的に接続する工程と、
上記複数の半導体チップの上層として、幹線部と当該幹線部から分岐した単一または複数の支線部とを有する上部電極を少なくとも一つの上記半導体チップの上記第１電極と上記上部電極の上記支線部とが互いに電気的に接続され、かつ上記下部電極の上記配線部と接続された上記側面電極と異なる他の少なくとも一つの上記側面電極と上記幹線部とが互いに電気的に接続されるように形成する工程と、
を有する半導体チップ集積装置の製造方法である。
半導体チップインクの詳細は後述する。ただし、ここでは、半導体チップインクは、ツェナーダイオードおよび／または複数の低融点金属粒子を含有しなくてもよいし、含有してもよい。実装基板のチップ結合部に半導体チップインクを供給する方法は特に限定されず、必要に応じて選ばれる。チップ結合部に供給される液滴状の半導体チップインクの形態は半導体チップインクのチップ結合部に対する濡れ性などにより変化し、曲率が大きく球状の液滴から曲率が小さく平坦な液滴まで様々な形態を取りうる。典型的には、ノズルの先端から半導体チップインクをチップ結合部に吐出する。好適には、インクジェットプリンティング方式によりノズルの先端から半導体チップインクをチップ結合部に吐出する。この場合、吐出する半導体チップインクの量は、一つのチップ結合部当たり複数（例えば２〜１００個）の半導体チップを含む量であればよく、必要に応じて選ばれる。実装基板のチップ結合部に供給された半導体チップインクは、加熱などによる強制乾燥または自然乾燥により液体成分が除去される。供給された半導体チップインク中に含まれていた半導体チップは、後述する方法により、第２電極側をチップ結合部に向けてチップ結合部と接触する。チップ結合部は、好適には、平坦（チップ結合部がチップ結合部の周辺と同一面上にあると言い換えることもできる）あるいはチップ結合部の周辺に対して上面が平坦な凸部からなる。こうすることで、チップ結合部に液滴状の半導体チップインクを供給しやすくする。
半導体チップは、少なくとも上面および下面に第１電極および第２電極を有するが、そのほかに一つまたは複数の電極を有することもある。実装基板のチップ結合部は、強磁性材料を含む場合と含まない場合とがある。チップ結合部が強磁性材料を含む場合は、第２電極側をチップ結合部に向けて磁力により接触させる。一方、チップ結合部が強磁性材料を含まない場合は、チップ結合部に液滴状の半導体チップインクを供給した後、外部磁場を印加することによりチップ結合部に半導体チップインク中の半導体チップを第２電極側をチップ結合部に向けて結合させる。半導体チップの第２電極と下部電極との電気的接続は、例えば、第２電極上または下部電極のチップ結合部上に予め低融点金属（例えば、半田や低融点金属粒子など）を形成しておき、半導体チップを第２電極側をチップ結合部に向けて結合させた後に低融点金属を加熱溶融する。こうすることで、半導体チップの第２電極と下部電極とが互いに電気的および機械的に結合する。
典型的な例では、半導体チップの第２電極に強磁性材料を含む。例えば、第２電極が積層膜からなり、この積層膜を構成する少なくとも一層の膜が強磁性材料からなる。あるいは、第１電極および第２電極が強磁性材料を含まず、第２電極の近傍に強磁性材料が設けられてもよい。具体的には、例えば、第２電極の一部、例えば外周部の上に強磁性材料からなる膜が設けられる。強磁性材料は特に限定されないが、好適には、軟磁性体が用いられる。軟磁性体は、保磁力が小さく透磁率が大きい材料であり、磁場の影響下では強く磁化されるが、磁場が存在しない場合は磁力を持たない性質を有する。軟磁性体は、例えば、ニッケル（Ｎｉ）、鉄（Ｆｅ）、コバルト（Ｃｏ）、パーマロイ（Ｆｅ−７８．５Ｎｉ合金）、スーパーマロイ（Ｆｅ−７９Ｎｉ−５Ｍｏ合金）、センダスト（Ｆｅ−１０Ｓｉ−５Ａｌ合金）、Ｆｅ−４％Ｓｉ合金、ＳＵＳ４１０Ｌ、パーメンジュール（Ｆｅ−５０Ｃｏ合金）、ソフトフェライト（５０Ｍｎ−５０Ｚｎ）、アモルファス磁性合金（Ｆｅ−８Ｂ−６Ｃ合金）などであるが、これに限定されるものではない。
半導体チップは、基本的にはどのようなものであってもよいが、例えば、発光素子、受光素子、トランジスタ、イメージセンサー、半導体太陽電池、半導体集積回路装置、半導体センサーなどのチップである。発光素子は、発光ダイオード（ＬＥＤ）のほか、レーザダイオード（ＬＤ）（特に垂直共振器面発光レーザー（ＶＣＳＥＬ））や有機ＥＬ素子なども含む。発光素子は、ＡｌＧａＩｎＮ系半導体発光素子やＡｌＧａＩｎＰ系半導体発光素子などであるが、これに限定されるものではない。ＡｌＧａＩｎＮ系半導体発光素子は、青紫、青色から緑色の波長帯（波長３９０ｎｍ〜５５０ｎｍ）の発光を得る場合に使用され、ＡｌＧａＩｎＰ系半導体発光素子は、赤色の波長帯（波長６００ｎｍ〜６５０ｎｍ）の発光を得る場合に使用される。発光素子は、発光層を挟んだ上下方向に第１電極および第２電極としてｐ側電極およびｎ側電極を有する垂直型（縦型）発光素子と言い換えることもできる。半導体チップは、一つの典型的な例では、上面および下面にｐ側電極およびｎ側電極を有し、ｐ側電極側およびｎ側電極側のうちの一方が他方に比べてより強く磁場に引き寄せられるように構成された発光素子チップである。受光素子は、典型的にはフォトダイオードであり、材料はシリコン、化合物半導体などであるが、これに限定されるものではない。トランジスタは、基本的にはどのようなものであってもよいが、例えば、縦型ＭＯＳＦＥＴ（薄膜トランジスタを含む）、バックゲート型ＭＯＳＦＥＴ（薄膜トランジスタを含む）、縦型バイポーラトランジスタ、絶縁ゲート型バイポーラトランジスタ（ＩＧＢＴ）、静電誘導トランジスタ（ＳＩＴ）などである。イメージセンサーは、例えば、ＣＣＤイメージセンサー、ＭＯＳイメージセンサーなどであるが、これに限定されるものではない。半導体太陽電池は、典型的には、シリコン、化合物半導体などを用いたものであるが、これに限定されるものではない。半導体集積回路装置はＩＣ、ＬＳＩ、ＶＬＳＩ、ＵＬＳＩなどであり、シリコン、化合物半導体などを用いたものであるが、これに限定されるものではない。この場合、例えば半導体チップの裏面に形成されるバックメタルを第１電極または第２電極として用いることができる。半導体センサーは、センシングの対象に応じて材料などが選択されるが、例えばシリコンや化合物半導体などを用いたものである。
半導体チップのチップサイズは必要に応じて選ばれるが、一般的には２０μｍ×２０μｍ以下、あるいは１０μｍ×１０μｍ以下に選ばれ、一般的には０．１μｍ（１００ｎｍ）×０．１μｍ（１００ｎｍ）以上、あるいは０．５μｍ（５００ｎｍ）×０．５μｍ（５００ｎｍ）以上であるが、これに限定されるものではなく、０．１μｍ（１００ｎｍ）×０．１μｍ（１００ｎｍ）未満であってもよい。また、半導体チップの厚さも必要に応じて選ばれるが、一般的には１０μｍ以下、好適には５μｍ以下であり、１μｍ以下であってもよい。特に、半導体チップが発光素子チップである場合には、発光素子チップは、基板上に発光素子を構成する半導体層の結晶成長を行った後、基板を半導体層から分離したものであることが望ましく、厚さは例えば１０μｍ以下であることが望ましい。半導体チップは、好適には、チップ面に垂直な軸に関し回転対称性を有し、例えば、円形、正方形、正六角形、正八角形などであり、この場合、半導体チップは全体としてそれぞれ円柱、正四角柱、正六角柱、正八角柱などであるが、これに限定されるものではない。半導体チップは、半円錐（円錐の頂部を切除したもの）や半多角錘（多角錐の上部を切除したもの）などであってもよい。特に、半導体チップが円柱状である場合、半導体チップは、好適には直径１０μｍ以下、厚さ１０μｍ以下である。
実装基板は、特に限定されないが、例えば、Ｓｉ基板、ガラス基板、ガラスエポキシ基板、樹脂フィルム、プリント基板などである。実装基板の一方の主面に設けられる下部電極上に複数のチップ結合部が設けられる。このチップ結合部の配列パターン、大きさ、平面形状、間隔などは、半導体チップ集積装置の用途、実装する半導体チップなどに応じて適宜選択される。実装基板のチップ結合部の配列パターンの一例を挙げると、チップ結合部が二次元アレイ状に設けられる。この場合、二次元アレイ状に設けられたそれぞれのチップ結合部に複数の半導体チップが結合する。下部電極は、複数のチップ結合部に結合した半導体チップ間を電気的に接続するための配線となる。下部電極は、所定のパターン、配置、間隔で設けられる。チップ結合部の大きさおよび平面形状は、実装する半導体チップの大きさおよび平面形状に応じて、複数の半導体チップが結合することができるように適宜選択される。チップ結合部、従って半導体チップの間隔、個数などは、半導体チップ集積装置に要求される機能などに応じて適宜選択される。チップ結合部が強磁性材料を含む場合、チップ結合部の面積をＳ、半導体チップのチップ面積あるいはチップ結合部に結合する第２電極の面積をｓとしたとき、一般的にはＳ≦１０００ｓが成立する。チップ結合部が強磁性材料を含まない場合は、一般的にはＳはｓの１０倍以上、すなわち１０ｓ≦Ｓに選ばれ、典型的には１０ｓ≦Ｓ≦１０００ｓが成立する。チップ結合部が強磁性材料を含まない場合は、半導体チップインクの広がりに対して半導体チップが結合することができる面積をある程度以上確保する必要があることに加えて、第２電極が確実にチップ結合部に結合することができるようにするため、１０ｓ≦Ｓとした。一方、Ｓは大きすぎても配線などのデバイス設計に支障が生じるため、Ｓ≦１０００ｓが妥当である。チップ結合部の構成は必要に応じて選ばれる。例えば、チップ結合部は積層膜からなり、この積層膜を構成する少なくとも一層の膜が強磁性材料からなる。チップ結合部に強磁性材料が含まれる場合、その強磁性材料は特に限定されないが、好適には、保磁力が大きい硬磁性体である。硬磁性体は、磁場を取り去っても保磁力を有する性質を有し、永久磁石として用いられる。硬磁性体は、例えば、ネオジム鉄ボロン（Ｎｄ−Ｆｅ−Ｂ）磁石、コバルト白金（Ｃｏ−Ｐｔ）系磁石（Ｃｏ−Ｐｔ磁石、Ｃｏ−Ｃｒ−Ｐｔ磁石など）、サマリウムコバルト（Ｓｍ−Ｃｏ）磁石、サマリウム鉄窒素（Ｓｍ−Ｆｅ−Ｎ）磁石、フェライト磁石、アルニコ磁石などであるが、これに限定されるものではない。また、マグネタイト（Ｆｅ3 Ｏ4 ）などのフェリ磁性を持つ物質でもよい。チップ結合部に含まれる強磁性材料、取り分け硬磁性体は、例えば、これらの粉末に樹脂を混合させた形態のものであってもよい。チップ結合部を構成する強磁性材料の磁化の向きは特に限定されず、任意の向きであってよいが、例えば、実装基板の一方の主面に垂直である。
複数の半導体チップの上層として形成する上部電極は、一つのチップ結合部に対し、このチップ結合部に跨がるように、好適にはこのチップ結合部の領域のほぼ全域に亘って延在した単一または複数の支線部を有する。この単一または複数の支線部は、典型的には、チップ結合部の領域の８０％以上を覆う。上部電極が複数の支線部を有する場合、各支線部の幅は５〜１００μｍ、支線部の間の隙間の幅は１〜５μｍ、支線部の本数は３〜１０本である。これらの数値は、チップ結合部に結合した複数の半導体チップを含む一つの回路ユニットあるいは画素の大きさ、チップ結合部の領域の面積や形状、チップサイズなどに合わせて適宜設計可能である。典型的には、単一または複数の支線部は幹線部に対して垂直に設けられ、複数の支線部は互いに平行に設けられるが、これに限定されるものではない。単一の支線部または複数の支線部のそれぞれは、一般的には、チップ結合部にランダム配置で結合した複数の半導体チップのうちの少なくとも一つ、典型的には二つ以上の半導体チップのそれぞれの第１電極と電気的に接続されるが、支線部が複数ある場合はどの半導体チップの第１電極とも電気的に接続されていない支線部が含まれることもある。支線部が単一の場合、この支線部と第１電極との接続を確実に行うため、好適には、この支線部の面積は第１電極の面積の１０倍以上に選ばれる。幹線部は、典型的には、複数のチップ結合部に沿って延在して設けられる。
下部電極と上部電極の支線部との間には、少なくとも一つの半導体チップがその第２電極が下部電極に接続され、その第１電極が支線部に接続されて設けられるが、必要に応じて、一つまたは複数のツェナーダイオードが逆バイアスが印加されるように下部電極と上部電極の支線部との間に接続される。このツェナーダイオードは、ｐ型層とｎ型層とからなるｐｎ接合を有し、上面および下面にｐ側電極およびｎ側電極を有し、ｐ側電極側およびｎ側電極側のうちの一方が他方に比べてより強く磁場に引き寄せられるように構成されている。このように下部電極と上部電極の支線部との間にツェナーダイオードが逆バイアスが印加されるように接続されることにより、何らかの理由により下部電極と上部電極との間にサージ電圧などが印加されても、ツェナーダイオードを通して電流を逃がすことができるため、半導体チップの静電破壊（ＥＳＤ）を効果的に防止することができる。典型的な一つの例では、半導体チップが、上面および下面にｐ側電極およびｎ側電極を有し、ｐ側電極側およびｎ側電極側のうちの一方が他方に比べてより強く磁場に引き寄せられるように構成された発光素子チップおよびツェナーダイオードであり、この発光素子チップは順方向に接続され、このツェナーダイオードはこの発光素子チップに対して逆バイアスになるように接続される。あるいは、半導体チップが、上面および下面にｐ側電極およびｎ側電極を有し、ｐ側電極側およびｎ側電極側のうちの一方が他方に比べてより強く磁場に引き寄せられるように構成された第１発光素子チップと、上面および下面にｐ側電極およびｎ側電極を有し、ｐ側電極側およびｎ側電極側のうちの第１発光素子チップと反対側がより強く磁場に引き寄せられるように構成された第２発光素子チップとを含み、第１発光素子チップは順方向に接続され、第２発光素子チップは第１発光素子チップに対して逆バイアスになるように接続される。この場合、第２発光素子チップは上記のツェナーダイオードと同様の役割を果たす。
半導体チップインクが含有する液体は、使用する半導体チップを分散させることができる限り特に限定されず、極性溶媒であっても無極性溶媒であってもよく、必要に応じて選ばれる。極性溶媒は、極性非プロトン性溶媒であってもプロトン性溶媒であってもよい。あるいは、この液体は、水であっても非水溶媒（水を除く二種類以上の溶媒の混合物、水と水を除く二種類以上の溶媒との混合物を含む）であってもよく、非水溶媒は不活性溶媒であっても活性溶媒であってもよい。不活性溶媒は、例えば、ベンゼン、トルエン、ヘキサン、四塩化炭素、アセトニトリルなどである。活性溶媒は、両性溶媒であっても酸性溶媒であっても塩基性溶媒であってもよいが、両性溶媒が望ましい。両性溶媒は、例えば、メタノール、エタノール、ホルムアミド、アセトアミドなどである。半導体チップインク中の半導体チップの濃度は必要に応じて選ばれるが、典型的には、半導体チップが液体中に１００ピコリットルの体積中に１０〜１００００個存在するように分散されている。半導体チップインク中の半導体チップの体積分率は必要に応じて選ばれるが、典型的には３０％以下である。半導体チップインクの粘度は必要に応じて選ばれるが、例えば０．００１〜１００Ｐａ・ｓの範囲である。上記のように、半導体チップが、発光素子チップおよびツェナーダイオードを含む場合には、半導体チップインクに、複数の発光素子チップと液体とに加えて複数のツェナーダイオードを含有させる。この場合、半導体チップインク中の発光素子チップとツェナーダイオードとの割合は、例えば１０：１〜１０００：１の範囲に選ばれる。あるいは、半導体チップが、第１発光素子チップおよび第２発光素子チップを含む場合には、半導体チップインクに、複数の第１発光素子チップと液体とに加えて複数の第２発光素子チップを含有させる。この場合も、半導体チップインク中の第１発光素子チップと第２発光素子チップとの割合は、例えば１０：１〜１０００：１の範囲に選ばれる。半導体チップインクには、必要に応じて、複数の低融点金属粒子、フィラー、界面活性剤などを含有させてもよい。半導体チップインクが複数の低融点金属粒子を含有する場合、チップ結合部に半導体チップの第２電極側を結合するときに予めチップ結合部上に低融点金属を形成しておかないでも、半導体チップインクをチップ結合部に供給する際に半導体チップに加えて低融点金属粒子もチップ結合部に付着させることができるため、事前に低融点金属を形成しておく必要がなく、製造工程の簡略化を図ることができる。フィラーは、半導体チップインクの液体に分散させることができる限り、材質、形状、大きさなどは特に限定されず、必要に応じて選ばれる。例えば、フィラーの材質はシリコーン樹脂等の各種の樹脂である。フィラーの形状は球、楕円体など、大きさは半導体チップの大きさなどに応じて選択され、平均粒径は１〜１０μｍ程度である。半導体チップインクにフィラーを含有させることにより、次のような種々の利点を得ることができる。すなわち、液体中に半導体チップを容易に均一に分散させることができるだけでなく、均一な分散状態を保ちやすくする。また、半導体チップインクの単位容積当たりのフィラーおよび半導体チップの濃度を調整することにより、半導体チップインクをノズルによる吐出などにより一回供給する際に液滴中の半導体チップの個数を調節することが容易になる。また、フィラーは、半導体チップインク中での半導体チップ同士の衝突による破損を防ぐ緩衝材としての役割を果たすことができる。さらに、フィラーは潤滑剤の役割も果たすことができるため、例えばインクジェットプリンティング方式を用いて半導体チップインクを供給する場合にノズルの吐出口の詰まりを防止することができる。界面活性剤は、液体中に半導体チップを容易に均一に分散させることができるだけでなく、均一な分散状態を保ちやすくする役割も果たすことができる。界面活性剤は特に限定されず、必要に応じて選ばれ、例えばＣ17Ｈ35ＣＯＯＮａなどのアニオン界面活性剤、例えばＣ12Ｈ25Ｎ（ＣＨ3 ）3 Ｃｌなどのカチオン界面活性剤、例えばＣ12Ｈ25ＮＨＣＨ2 ＣＨ2 ＳＯ3 Ｎａなどの両性界面活性剤、例えばＣ9 Ｈ19（Ｃ6 Ｈ4 ）（ＯＣＨ2 ＣＨ2 ）6 ＯＨなどの非イオン界面活性剤のいずれであってもよい。
半導体チップ集積装置は、基本的にはどのようなものであってもよく、半導体チップの種類に応じて適宜設計される。半導体チップ集積装置は、一種類の半導体チップを集積したものだけでなく、二種類以上の半導体チップを集積したものであってもよい。半導体チップが発光素子チップである場合、発光素子チップ集積装置は、例えば、発光ダイオード照明装置、発光ダイオードバックライト、発光ダイオードディスプレイパネルなどであるが、これに限定されるものではない。半導体チップ集積装置の大きさ、平面形状などは、半導体チップ集積装置の用途、半導体チップ集積装置に要求される機能などに応じて適宜選択される。
また、この発明は、
一方の主面に下部電極を有し、かつ側面に上下に通じる複数の側面電極を有し、上記下部電極の配線部と少なくとも一つの上記側面電極とが互いに電気的に接続されている実装基板と、
上記下部電極上に設けられたチップ結合部と、
上記チップ結合部にランダム配置で結合した、上面および下面に第１電極および第２電極を有し、上記第２電極側が上記第１電極側に比べてより強く磁場に引き寄せられるように構成された複数の半導体チップと、
上記複数の半導体チップの上層の、幹線部と当該幹線部から分岐した単一または複数の支線部とを有し、上記下部電極の上記配線部と接続された上記側面電極と異なる他の少なくとも一つの上記側面電極と上記幹線部とが互いに電気的に接続されている上部電極とを有し、
上記半導体チップは、上記第２電極側を上記チップ結合部に向けて上記チップ結合部に結合し、上記第２電極と上記下部電極とが互いに電気的に接続され、少なくとも一つの上記半導体チップの上記第１電極と上記上部電極の上記支線部とが互いに電気的に接続されている半導体チップ集積装置である。
この半導体チップ集積装置の発明においては、特にその性質に反しない限り、上記の半導体チップ集積装置の製造方法の発明に関連して説明したことが成立する。
この半導体チップ集積装置を回路基板の一方の主面上に互いに隣接して、あるいは互いに連結して、複数搭載することにより半導体チップ集積装置集合体を容易に実現することができる。この半導体チップ集積装置集合体では、半導体チップ集積装置の実装基板の側面電極が回路基板に設けられた貫通電極と電気的に接続され、その貫通電極が回路基板の他方の主面に設けられた回路と電気的に接続される。例えば、半導体チップ集積装置が発光ダイオードディスプレイパネルである場合には、この半導体チップ集積装置集合体により、複数の発光ダイオードディスプレイパネルが配列した大面積の発光ダイオードディスプレイパネルを容易に実現することができる。また、半導体チップ集積装置が発光ダイオード照明装置または発光ダイオードバックライトである場合には、この半導体チップ集積装置集合体により、複数の発光ダイオード照明装置または発光ダイオードバックライトが配列した大面積の発光ダイオード照明装置または発光ダイオードバックライトを容易に実現することができる。
この発明によれば、実装基板が、一方の主面に下部電極を有し、かつ側面に上下に通じる複数の側面電極を有し、下部電極の配線部と少なくとも一つの側面電極とが互いに電気的に接続されているものであるため、例えば、複数の半導体チップ集積装置を回路基板の一方の主面上に互いに隣接して複数搭載することにより半導体チップ集積装置集合体を容易に実現することができる。このため、例えば、半導体チップ集積装置が発光ダイオードディスプレイパネルである場合には、パネル接合部が目立つことなく複数の発光ダイオードディスプレイパネルを連結することができるため、大面積で優れた発光ダイオードディスプレイパネルを容易に実現することができる。また、半導体チップインクを実装基板のチップ結合部に供給し、チップ結合部が強磁性材料を含む場合はチップ結合部と第２電極側との間に働く磁力により実装基板のチップ結合部に半導体チップを第２電極側がチップ結合部を向くようにして容易に接触させることができ、チップ結合部が強磁性材料を含まない場合は外部磁場を印加することにより同様に実装基板のチップ結合部に半導体チップを第２電極側がチップ結合部を向くようにして容易に接触させることができる。そして、例えばチップ結合部または第２電極上に予め低融点金属を形成しておき、半導体チップを第２電極側を下にしてチップ結合部に接触させた後に低融点金属を加熱溶融することにより、半導体チップとチップ結合部とを電気的および機械的に結合させることができる。そして、例えば、チップ結合部を二次元アレイ状に設けることにより、大面積あるいは高集積密度の半導体チップ集積装置、例えば、発光ダイオード照明装置、大面積の発光ダイオードバックライト、大画面の発光ダイオードディスプレイ、電力制御装置、集積型センサーなどを容易に実現することができる。更に、上部電極を形成した後、半導体チップの検査を行い、不良の半導体チップがあった場合、不良の半導体チップが接続された上部電極の支線部のうちのこの不良の半導体チップの接続部をレーザーアブレーションにより除去してから切り離すことにより容易に修復可能であり、リペア作業の簡略化と製品の高歩留化を実現することができる。この方法によれば、例えば発光ダイオードディスプレイなどの場合、１つの半導体チップの大きさを極微細化して一画素につき複数配置することにより、画素中に不良チップが混入した場合でもその不良チップを支線部から切り離すことができることにより、支線部に接続された残りの半導体チップは使用することが可能であるため、不要となる材料（半導体チップ) の損失も低減させることができ、リペア構造導入に伴う材料費の上昇が抑えられるという利点も存在する。
この発明の第１の実施の形態によるマイクロＬＥＤ集積装置の製造方法に用いられる垂直型マイクロＬＥＤチップの製造方法を示す断面図である。 この発明の第１の実施の形態によるマイクロＬＥＤ集積装置の製造方法に用いられる垂直型マイクロＬＥＤチップの製造方法を示す断面図である。 この発明の第１の実施の形態によるマイクロＬＥＤ集積装置の製造方法に用いられる垂直型マイクロＬＥＤチップの製造方法を示す断面図である。 この発明の第１の実施の形態によるマイクロＬＥＤ集積装置の製造方法に用いられる垂直型マイクロＬＥＤチップを示す断面図である。 この発明の第１の実施の形態によるマイクロＬＥＤ集積装置の製造方法に用いられる垂直型マイクロＬＥＤチップの平面形状の例を示す平面図である。 この発明の第１の実施の形態によるマイクロＬＥＤ集積装置の製造方法に用いられる半導体チップインクを示す略線図である。 この発明の第１の実施の形態によるマイクロＬＥＤ集積装置の製造方法に用いられる半導体チップインク吐出装置を示す略線図である。 この発明の第１の実施の形態によるマイクロＬＥＤ集積装置の製造方法に用いられる実装基板を示す斜視図である。 この発明の第１の実施の形態によるマイクロＬＥＤ集積装置の製造方法に用いられる実装基板の製造方法を説明するための平面図および断面図である。 この発明の第１の実施の形態によるマイクロＬＥＤ集積装置の製造方法に用いられる実装基板の製造方法を説明するための平面図および断面図である。 この発明の第１の実施の形態によるマイクロＬＥＤ集積装置の製造方法に用いられる実装基板の製造方法を説明するための斜視図である。 この発明の第１の実施の形態によるマイクロＬＥＤ集積装置の製造方法に用いられる実装基板の製造方法を説明するための斜視図である。 この発明の第１の実施の形態によるマイクロＬＥＤ集積装置の製造方法に用いられる実装基板の製造方法を説明するための斜視図である。 この発明の第１の実施の形態によるマイクロＬＥＤ集積装置の製造方法に用いられる実装基板の製造方法を説明するための斜視図である。 この発明の第１の実施の形態によるマイクロＬＥＤ集積装置の製造方法に用いられる実装基板の製造方法を説明するための斜視図である。 この発明の第１の実施の形態によるマイクロＬＥＤ集積装置の製造方法に用いられる実装基板の製造方法を説明するための斜視図である。 この発明の第１の実施の形態によるマイクロＬＥＤ集積装置の製造方法において実装基板のチップ結合部に半導体チップインクが吐出された状態を示す断面図である。 この発明の第１の実施の形態によるマイクロＬＥＤ集積装置の製造方法において実装基板のチップ結合部に吐出された半導体チップインク中の垂直型マイクロＬＥＤチップがチップ結合部に接触した状態を示す断面図である。 この発明の第１の実施の形態によるマイクロＬＥＤ集積装置の製造方法において実装基板のチップ結合部に垂直型マイクロＬＥＤチップが結合した状態を示す斜視図である。 この発明の第１の実施の形態によるマイクロＬＥＤ集積装置の製造方法において実装基板のチップ結合部に結合した垂直型マイクロＬＥＤチップを覆う絶縁膜を形成した状態を示す斜視図である。 この発明の第１の実施の形態によるマイクロＬＥＤ集積装置の製造方法において実装基板のチップ結合部に結合した垂直型マイクロＬＥＤチップを覆う絶縁膜上に上部電極幹線部を形成した状態を示す斜視図である。 この発明の第１の実施の形態によるマイクロＬＥＤ集積装置の製造方法において実装基板のチップ結合部に結合した垂直型マイクロＬＥＤチップを覆う絶縁膜上に上部電極幹線部と接続された透明電極を形成した状態を示す斜視図である。 この発明の第２の実施の形態によるマイクロＬＥＤ集積装置の製造方法に用いられる半導体チップインクを示す略線図である。 この発明の第２の実施の形態によるマイクロＬＥＤ集積装置の製造方法に用いられる半導体チップインクに含まれるツェナーダイオードを示す断面図である。 この発明の第２の実施の形態によるマイクロＬＥＤ集積装置の製造方法において実装基板のチップ結合部に半導体チップインクが吐出された状態を示す断面図である。 この発明の第１の実施の形態によるマイクロＬＥＤ集積装置の製造方法において実装基板のチップ結合部に吐出された半導体チップインク中の垂直型マイクロＬＥＤチップがチップ結合部に接触した状態を示す断面図である。 この発明の第３の実施の形態によるマイクロＬＥＤ集積装置の製造方法に用いられる半導体チップインクを示す略線図である。 この発明の第３の実施の形態によるマイクロＬＥＤ集積装置の製造方法において実装基板のチップ結合部に半導体チップインクが吐出された状態を示す断面図である。 この発明の第３の実施の形態によるマイクロＬＥＤ集積装置の製造方法を示す断面図である。 この発明の第４の実施の形態によるマイクロＬＥＤ集積装置の製造方法に用いられる半導体チップインクを示す略線図である。 この発明の第４の実施の形態によるマイクロＬＥＤ集積装置の製造方法において実装基板のチップ結合部に半導体チップインクが吐出された状態を示す断面図である。 この発明の第４の実施の形態によるマイクロＬＥＤ集積装置の製造方法を示す断面図である。 この発明の第５の実施の形態によるマイクロＬＥＤ集積装置の製造方法に用いられる半導体チップインク吐出装置を示す略線図である。 この発明の第６の実施の形態によるマイクロＬＥＤ集積装置の製造方法に用いられる垂直型マイクロＬＥＤチップを示す断面図である。 この発明の第６の実施の形態によるマイクロＬＥＤ集積装置の製造方法に用いられる垂直型マイクロＬＥＤチップの製造方法を示す断面図である。 この発明の第６の実施の形態によるマイクロＬＥＤ集積装置の製造方法に用いられる垂直型マイクロＬＥＤチップの製造方法を示す断面図である。 この発明の第６の実施の形態によるマイクロＬＥＤ集積装置の製造方法に用いられる垂直型マイクロＬＥＤチップの製造方法を示す断面図である。 この発明の第６の実施の形態によるマイクロＬＥＤ集積装置の製造方法に用いられる垂直型マイクロＬＥＤチップの製造方法を示す断面図である。 この発明の第７の実施の形態によるパッシブ駆動方式のカラーマイクロＬＥＤディスプレイの実装基板を示す平面図である。 この発明の第７の実施の形態によるパッシブ駆動方式のカラーマイクロＬＥＤディスプレイを示す平面図である。 この発明の第８の実施の形態によるアクティブ駆動方式のカラーマイクロＬＥＤディスプレイの実装基板を示す平面図である。 この発明の第８の実施の形態によるアクティブ駆動方式のカラーマイクロＬＥＤディスプレイを示す平面図である。 この発明の第９の実施の形態によるマイクロＬＥＤ集積装置集合体を示す断面図である。 この発明の第１０の実施の形態によるマイクロＬＥＤ集積装置を示す斜視図である。 この発明の第１１の実施の形態によるアクティブ駆動方式のカラーマイクロＬＥＤディスプレイを示す平面図である。 この発明の第８の実施の形態によるアクティブ駆動方式のカラーマイクロＬＥＤディスプレイを示す平面図である。
以下、発明を実施するための形態（以下「実施の形態」と言う）について説明する。
〈第１の実施の形態〉
第１の実施の形態によるマイクロＬＥＤ集積装置は実装基板上に垂直型マイクロＬＥＤチップを多数実装することにより製造するが、最初にまず、上面および下面にｐ側電極およびｎ側電極を有する垂直型マイクロＬＥＤチップ、この垂直型マイクロＬＥＤチップを含有する半導体チップインク、この半導体チップインクの吐出に用いる半導体チップインク吐出装置および実装基板について説明する。
［マイクロＬＥＤ集積装置の製造方法］
（１）垂直型マイクロＬＥＤチップ
垂直型マイクロＬＥＤチップの製造方法について説明する。この垂直型マイクロＬＥＤチップは、ｐ側電極側がｎ側電極側に比べてより強く磁場に引き寄せられるように構成されたものである。
図１Ａに示すように、サファイア基板１０上に、ｎ型ＧａＮ層１１、ｎ+ 型ＧａＮ層１２、障壁層としてのＩｎx Ｇａ1-x Ｎ層と井戸層としてのＩｎy Ｇａ1-y Ｎ層とが交互に積層されたＩｎx Ｇａ1-x Ｎ／Ｉｎy Ｇａ1-y Ｎ多重量子井戸（ＭＱＷ）構造（ｘ＜ｙ、０≦ｘ＜１、０≦ｙ＜１）を有する発光層１３およびｐ型ＧａＮ層１４を順次エピタキシャル成長させる。ｎ型ＧａＮ層１１の厚さは例えば０．５〜１μｍ、ｎ+ 型ＧａＮ層１２の厚さは例えば０．８〜２．６μｍ、発光層１３の厚さは例えば０．１〜０．２μｍ、ｐ型ＧａＮ層１４の厚さは例えば０．１〜０．２μｍである。ｎ+ 型ＧａＮ層１２、発光層１３およびｐ型ＧａＮ層１４の合計の厚さは例えば１〜３μｍである。
次に、図１Ｂに示すように、ｐ型ＧａＮ層１４の全面に例えば真空蒸着法によりｐ側電極形成用の金属膜１５および低融点金属としてのＳｎ膜１６を順次形成する。金属膜１５としては、例えば、Ａｌ／Ｎｉ／Ａｕ構造の積層膜を用いる。ここで、この金属膜１５を構成する各膜の厚さは、例えば、下から順に、Ａｌ膜は０．１μｍ、Ｎｉ膜は０．２μｍ、Ａｕ膜は０．０５μｍである。この金属膜１５を構成する多層膜のうちＮｉ膜は軟磁性体である。Ｓｎ膜１６の厚さは、例えば０．５μｍである。
次に、図１Ｃに示すように、金属膜１５およびＳｎ膜１６をリソグラフィーおよびエッチングによりパターニングすることによりｐ側電極１７を形成するとともにＳｎ膜１６をこのｐ側電極１７と同一平面形状に形成した後、これらのＳｎ膜１６およびｐ側電極１７をマスクとして例えば反応性イオンエッチング（ＲＩＥ）法によりサファイア基板１０が露出するまでエッチングを行う。次に、必要に応じて、ｐ側電極１７をｐ型ＧａＮ層１４にオーミック接触させるためのアロイ処理を行う。
次に、図１Ｄに示すように、基板全面にレジストや透明樹脂などの被覆材１８を塗布して覆った後、その上にフィルムやＳｉ基板などの支持基板１９を形成する。
次に、図２Ａに示すように、サファイア基板１０の裏面側からレーザービームを照射することによりｎ型ＧａＮ層１１とサファイア基板１０との界面で剥離を生じさせ、ｎ型ＧａＮ層１１からサファイア基板１０を分離する（レーザーリフトオフ）。この後、例えば化学機械研磨（ＣＭＰ）法やＲＩＥ法などによりｎ型ＧａＮ層１１を除去し、ｎ+ 型ＧａＮ層１２の表面を露出させる。
次に、図２Ｂに示すように、ｎ+ 型ＧａＮ層１２の表面のｎ側電極形成領域に対応する部分に開口２０ａを有するレジストパターン２０をリソグラフィーにより形成する。
次に、基板全面に例えば真空蒸着法によりＡｌ膜およびＡｕ膜を順次形成する。このとき、図２Ｃに示すように、レジストパターン２０の開口２０ａを通じて、ｎ+ 型ＧａＮ層１２にコンタクトしたｎ側電極（カソード）２１が形成される。開口２０ａを除いたレジストパターン２０の表面にはＡｌ膜およびＡｕ膜からなる積層膜２２が形成される。ここで、このｎ側電極２１を構成するＡｌ膜およびＡｕ膜の厚さは例えばそれぞれ０．３μｍおよび０．０５μｍである。
次に、レジストパターン２０をその上に形成された積層膜２２とともに除去する（リフトオフ）。必要に応じて、この後、ｎ側電極２１をｎ+ 型ＧａＮ層１２にオーミック接触させるためのアロイ処理を行う。
次に、図３Ａに示すように、支持基板１９上に被覆材１８、Ｓｎ膜１６、ｐ側電極１７、ｐ型ＧａＮ層１４、発光層１３、ｎ+ 型ＧａＮ層１２およびｎ側電極２１が形成されたものを容器３０内に入れられた溶剤３１に漬けることにより被覆材１８を溶かす。こうして、図３Ｂに示すように、垂直型マイクロＬＥＤチップ４０が得られる。
こうして得られた垂直型マイクロＬＥＤチップ４０を支持基板１９ごと溶剤３１から取り出し、純水でリンスした後、乾燥させる。
以上により、図４に示すように、ｐ側電極１７側がｎ側電極２１側に比べてより強く磁場に引き寄せられるように構成された垂直型マイクロＬＥＤチップ４０が製造される。
図５Ａ、ＢおよびＣに垂直型マイクロＬＥＤチップ４０の平面形状の例を示す。垂直型マイクロＬＥＤチップ４０はある程度回転対称であれば良いが、図５Ａは円形の場合、図５Ｂは正六角形の場合、図５Ｃは正方形の場合であり、それぞれ垂直型マイクロＬＥＤチップ３０の全体形状が円柱状、正六角柱状、正四角柱状である。垂直型マイクロＬＥＤチップ４０のサイズは、例えば（０．１〜１０μｍ）×（０．１〜１０μｍ）である。
（２）半導体チップインク
図６に示すように、容器１００中において垂直型マイクロＬＥＤチップ４０を液体５０に分散させて半導体チップインク２００を作製する。半導体チップインク２００には、必要に応じて垂直型マイクロＬＥＤチップ４０に加えてフィラーや界面活性剤などを含有させる。垂直型マイクロＬＥＤチップ４０のサイズが上述のように（０．１〜１０μｍ）×（０．１〜１０μｍ）であると半導体チップインク２００中の分散性が十分に高く、半導体チップインク吐出装置の吐出ノズルからの吐出も容易に行うことができる。
（３）半導体チップインク吐出装置
図７は半導体チップインク吐出装置３００を示す。
図７に示すように、半導体チップインク吐出装置３００は、インクジェットプリントヘッド３０１を有する。インクジェットプリントヘッド３０１は内部にインク室３０２を有し、上部に半導体チップインク供給部３０３を有する。インクジェットプリントヘッド３０１の内部にはさらに、インク室３０２の上部側面と半導体チップインク供給部３０３の底面に設けられた管部３０３ａとを連結する流路３０５と、インク室３０２の下部側面に連結された流路３０６とを有する。半導体チップインク供給部３０３の管部３０３ａの途中には制御バルブ３０７が設けられている。インク室３０２の下方には吐出ノズル３０８が設けられている。吐出ノズル３０８の直径は必要に応じて選ばれるが、例えば１０〜５０μｍである。インク室３０２の上には、一対の電極間に圧電体を挟んだ構造のピエゾアクチュエーター３０９が設けられている。流路３０６は、インク室３０２内の半導体チップインク２００を外部に排出したり、半導体チップインク供給部３０３にインクを戻して循環させることにより吐出ノズル３０８の詰まりを防止したり、半導体チップインク２００の攪拌機能を持たせたりするためのものである。
この半導体チップインク吐出装置３００においては、制御バルブ３０７を開いた状態で半導体チップインク供給部３０３に半導体チップインク２００が供給される。こうして半導体チップインク供給部３０３に供給された半導体チップインク２００は、管部３０３ａおよび流路３０５を通ってインク室３０２に供給される。半導体チップインク２００は、流路３０５、インク室３０２および流路３０６が満タンになるまで供給され、その後、制御バルブ３０７が閉められる。
この半導体チップインク吐出装置３００はさらに、この半導体チップインク吐出装置３００の吐出ノズル３０８から水平方向に少しずれた位置に磁場印加装置３１１を有する。半導体チップインク２００の吐出を行う後述の実装基板４００は、インクジェットプリントヘッド３０１と磁場印加装置３１１との間の高さの位置を水平方向に移動するようになっている。
（４）実装基板
図８はマイクロＬＥＤ集積装置の製造に用いられる実装基板４００を示す。図８に示すように、実装基板４００においては、正方形または長方形の形状を有する基板４１０の互いに対向する一対の側面４１１（一方の側面のみ示す）およびこの側面４１１と直交する互いに対向する他の一対の側面４１２（一方の側面のみ示す）に基板４１０の主面に垂直な方向に線状の溝４１３が複数設けられ、これらの溝４１３に基板４１０の上下に通じる側面電極４１４が設けられている。基板４１０は剛性を有するものであってもフレキシブルなものであってもよく、また透明であっても不透明であってもよく、必要に応じて選ばれる。基板４１０は、例えば、Ｓｉ基板、ガラス基板、ガラスエポキシ基板などのほか、樹脂フィルムなどであってもよい。溝４１３の上端部および下端部は基板４１０の側面４１１、４１２と両主面との角部を斜めに切除することで得られる広がった形状を有し、それに伴って側面電極４１４の上端部および下端部はこの切除部に広がった形状を有する。側面４１１の側面電極４１４は後述の下部電極４２０の配列間隔と等しい間隔で設けられている。側面４１２の側面電極４１４は後述の上部電極４３０の配列間隔と等しい間隔で設けられている。基板４１０の一方の主面上に、側面４１２に平行な方向に、側面４１１の各側面電極４１４に対応して複数の下部電極４２０が配線部４２０ａを介して一列に設けられている。各下部電極４２０上にチップ結合部４２１が設けられている。末端の配線部４２０ａが側面電極４１４と接続されている。側面４１２の側面電極４１４は基板４１０の一方の主面上に設けられた上部電極４３０用の配線部４３０ａと接続されている。
図８に示す実装基板４００は例えば次のようにして製造される。
まず、図９ＡおよびＢに示すように、実装基板製造用基板として正方形または長方形の形状を有する基板４１０を用意する。ここで、図８Ａは平面図、図８Ｂは断面図である。この基板４１０の大きさは、複数の実装基板４００が得られる大きさを有する。
次に、図１０ＡおよびＢに示すように、基板４１０の両主面の互いに対応する位置に最終的に製造される実装基板４００に相当する区画が互いに隣接して縦横に形成されるように等間隔に配列された点状の凹部４１５の列を縦横に形成する。ここで、図１０Ａは平面図、図１０Ｂは断面図である。凹部４１５は、例えば、ドリルで基板４１０に穴を掘ったり、レーザービームを基板４１０に照射したりすることにより形成することができる。
図１１Ａはこの状態の基板４１０の一部を拡大して示す斜視図である。次に、図１１Ｂに示すように、凹部４１５の列、好適には凹部４１５の中心の列に沿って基板４１０を縦横に切断することにより複数に分割する。こうして、実装基板４００と同じ形状およびサイズの複数の基板４１０が得られる。基板４１０の切断は、例えば、レーザービームの照射やダイヤモンドカッターなどにより行うことができる。
次に、図１２ＡおよびＢに示すように、こうして得られる複数の基板４１０を互いに同じ方位でその主面に垂直な方向に互いに重ね合わせる。
次に、図１３ＡおよびＢに示すように、こうして重ね合わされた複数の基板４１０の各側面に現れた凹部４１５の列、好適には凹部４１５の中心の列に沿って基板４１０の主面に垂直な方向に線状の溝４１３を形成する。こうして溝４１３が形成された基板４１０を図１５に示す。図１５に示すように、溝４１３と凹部４１５との交差部は、板４１０の側面４１１、４１２と両主面との角部を斜めに切除することで得られる広がった形状を有する。
次に、図１４に示すように、重ね合わされた複数の基板４１０の側面に現れた凹部４１５の列、好適には凹部４１５の中心の列に沿って形成された溝４１３に金属をめっきしたり、Ａｇナノ粒子などの金属ナノ粒子の塗布を行うなどにより溝４１３の内部に金属からなる側面電極４１４を形成する。側面電極４１４は基板４１０の上下に通じるように形成される。この後、重ね合わされた複数の基板４１０を互いに分離する。こうして側面電極４１４が形成された基板４１０を図１６に示す。図１６に示すように、溝４１３と凹部４１５との交差部は、板４１０の側面４１１、４１２と両主面との角部を斜めに切除することで得られる広がった形状を有するため、側面電極４１４の両端部の段切れを防止することができる。
次に、図８に示すように、基板４１０の一方の主面に一列の複数の下部電極４２０とこれらの下部電極４２０間および下部電極４２０と側面電極４１４とを接続する配線部４２０ａを形成する。下部電極４２０および配線部４２０ａは、例えば、基板４１０の全面にスパッタリング法や真空蒸着法などにより非磁性の金属膜を形成した後、この金属膜をリソグラフィーおよびエッチングにより所定形状にパターニングすることにより形成することができる。金属膜としては、非磁性の金属からなるもの、例えば、Ｔｉ／Ａｌ／Ｔｉ／Ａｕ／Ｔｉ積層膜が用いられるが、Ｃｕ（あるいはＣｕ合金）／Ａｕ／Ｔｉ積層膜を用いてもよい。Ｔｉ／Ａｌ／Ｔｉ／Ａｕ／Ｔｉ積層膜を構成する膜の厚さは、例えば、下から順に５〜１０ｎｍ、３００〜１０００ｎｍ、５０ｎｍ、５〜１００ｎｍ、５０ｎｍである。
以上のようにして、実装基板４００が製造される。
（５）マイクロＬＥＤ集積装置の製造方法
以上のことを前提としてマイクロＬＥＤ集積装置の製造方法について説明する。
図７に示すように、半導体チップインク吐出装置３００の吐出ノズル３０８の下方に実装基板４００を水平に配置する。この場合、半導体チップインク吐出装置３００を固定し、実装基板４００を図示省略した搬送機構により水平面内で図７中矢印で示す方向に移動させるようにする。ピエゾアクチュエーター３０９を作動させることにより吐出ノズル３０８から半導体チップインク２００を実装基板４００のチップ結合部４２１に吐出させる。必要に応じて、一つのチップ結合部４２１に複数回、半導体チップインク２００を吐出させてもよい。こうして形成された一滴の半導体チップインク２００には、少なくとも複数個の垂直型マイクロＬＥＤチップ４０が含まれるようにする。一滴の半導体チップインク２００に含まれる垂直型マイクロＬＥＤチップ４０の数は、半導体チップインク２００中の垂直型マイクロＬＥＤチップ４０の濃度や半導体チップインク２００の吐出回数などによって調整することができる。この状態の半導体チップインク２００を図１７に示す。この場合、一滴の半導体チップインク２００の体積は例えば１〜１０ピコリットルである。垂直型マイクロＬＥＤチップ４０の体積は一般に０．００１〜０．５ピコリットルである。例えば、垂直型マイクロＬＥＤチップ４０が直径１０μｍの円形の形状を有し、厚さが５μｍであるとすると、体積は約０．４ピコリットルである。また、垂直型マイクロＬＥＤチップ４０が直径１μｍの円形の形状を有し、厚さが３μｍであるとすると、体積は約０．００２４ピコリットルである。
次に、図７中矢印で示すように、実装基板４００を図示省略した搬送機構により所定距離移動させ、半導体チップインク２００が吐出されたチップ結合部４２１を磁場印加装置３１１の上方に位置させた後、磁場印加装置３１１により磁場を印加することにより、半導体チップインク２００に含まれる複数の垂直型マイクロＬＥＤチップ４０のｐ側電極１７に含まれるＮｉ膜を磁化させる。このため、各垂直型マイクロＬＥＤチップ４０は半導体チップインク２００中を磁力により下方に引き寄せられ、最終的に各垂直型マイクロＬＥＤチップ４０はｐ側電極１７側が下になるようにしてチップ結合部４２１に接触する。この状態を図１８に示す。この状態では、垂直型マイクロＬＥＤチップ４０はチップ結合部４２１にランダム配置で接触している。振動や擾乱などの外的要因などにより垂直型マイクロＬＥＤチップ４０が倒れたり位置がずれたりするのを防止するため、磁場印加装置３１０による磁場の印加は、好適には、半導体チップインク２００を吐出させる前あるいは吐出させた時点あるいはその時点から半導体チップインク２００の液体が蒸発する前、例えば６０秒以内に行う。
次に、磁力により各垂直型マイクロＬＥＤチップ４０をチップ結合部４２１に接触させたまま、ランプなどにより加熱を行うことにより半導体チップインク２００の溶媒を蒸発させ、続いてランプやレーザーなどにより加熱を行うことにより各垂直型マイクロＬＥＤチップ４０のＳｎ膜１６を溶融させる。その後、溶融Ｓｎが冷却することにより各垂直型マイクロＬＥＤチップ４０のｐ側電極１７が下部電極４２０のチップ結合部４２１に電気的および機械的に結合する。
同様にして、下部電極４２０の各チップ結合部４２１に垂直型マイクロＬＥＤチップ４０のｐ側電極１７を電気的および機械的に結合させる。この状態を図１９に示す。図１９に示すように、各チップ結合部４２１において、垂直型マイクロＬＥＤチップ４０はランダムに配置している。
次に、図２０に示すように、垂直型マイクロＬＥＤチップ４０がチップ結合部４２１に結合した実装基板５０の全面に絶縁膜４２２を表面がほぼ平坦となるように形成した後、この絶縁膜４２２をＲＩＥ法などによりエッチングすることによりｎ側電極２１を露出させる。
次に、図２１に示すように、絶縁膜４２２上に下部電極４２０と直交する方向に互いに平行に延在する複数の上部電極幹線部４３１を形成する。
次に、図２２に示すように、絶縁膜４２２上に、垂直型マイクロＬＥＤチップ４０のｎ側電極２１と上部電極幹線部４３１とを接続する単一の透明電極４３２を形成する。この透明電極４３２は各チップ結合部４２１のほぼ全体、例えば８０％以上の面積をカバーするように形成する。透明電極４３２は上部電極支線部を構成し、上部電極幹線部４３１と透明電極４３２とにより上部電極４３０が構成される。各チップ結合部４２１にランダムに配置された垂直型マイクロＬＥＤチップ４０の上を走るように透明電極４３１が形成されている。図２２において、電気的にオン／オフ制御が可能な一つの回路ユニットがカバーする領域を一点鎖線で示す。一つの垂直型マイクロＬＥＤチップ４０の発光面積は、典型的には、一つの回路ユニットがカバーする領域の面積の１０００分の１以下に選ばれる。
この後、上述のようにして製造されたマイクロＬＥＤ集積装置の検査を行う。具体的には、上部電極４３０と下部電極４２０との間に下部電極４２０が上部電極４３０より高電位となるように電圧を印加することにより各垂直型マイクロＬＥＤチップ４０に電流を流して各垂直型マイクロＬＥＤチップ４０の発光を画像解析し、不良の垂直型マイクロＬＥＤチップ４０を特定する。
次に、透明電極４３２のうち、上述のようにして特定された、不良の垂直型マイクロＬＥＤチップをｎ側電極２１との接続部をレーザーアブレーションにより除去して透明電極４３２から切り離す。こうしてマイクロＬＥＤ集積装置の修理を行うことができる。
（６）マイクロＬＥＤ集積装置の構造
図２１に示すように、このマイクロＬＥＤ集積装置は、一方の主面に下部電極４２０を有する実装基板４００と、下部電極４２０上に設けられたチップ結合部４２１と、チップ結合部４２１にランダム配置で結合した、上面および下面にｎ側電極２１およびｐ側電極１７を有し、ｐ側電極１７側がｎ側電極２１側に比べてより強く磁場に引き寄せられるように構成された複数の垂直型マイクロＬＥＤチップ４０と、これらの垂直型マイクロＬＥＤチップ４０の上層の、上部電極幹線部４３１とこの上部電極幹線部４３１から分岐した単一の支線部、すなわち透明電極４３２とを有する上部電極４３０とを有する。そして、垂直型マイクロＬＥＤチップ４０は、ｐ側電極１７側をチップ結合部４２１に向けてこのチップ結合部４２１に結合し、ｎ側電極２１と上部電極４３０とが互いに電気的に接続され、少なくとも一つの垂直型マイクロＬＥＤチップ４０のｎ側電極２１と上部電極４３０の透明電極４３２とが互いに電気的に接続されている。
以上のように、この第１の実施の形態によれば、垂直型マイクロＬＥＤチップ４０のｐ側電極１７に軟磁性体であるＮｉ膜を含ませることにより、垂直型マイクロＬＥＤチップ４０のｐ側電極１７側がｎ側電極２１側に比べてより強く磁場に引き寄せられるように構成するとともに、実装基板４００の下部電極４２０にチップ結合部４２１を例えば二次元アレイ状に複数設け、複数、通常は多数の垂直型マイクロＬＥＤチップ４０を含有する半導体チップインク２００を半導体チップインク吐出装置３００のインクジェットプリントヘッド３０１の吐出ノズル３０８から実装基板４００の下部電極４２０のチップ結合部４２１に吐出し、垂直型マイクロＬＥＤチップ４０のｐ側電極１７側を磁力により引き付けて下部電極４２０のチップ結合部４２１に接触させ、その後Ｓｎ膜１６を溶融固化させることにより垂直型マイクロＬＥＤチップ４０と下部電極４２０のチップ結合部４２１とを電気的および機械的に結合させることで、垂直型マイクロＬＥＤチップ４０の集積度によらず、マイクロＬＥＤ集積装置、例えばマイクロＬＥＤディスプレイ、マイクロＬＥＤバックライト、マイクロＬＥＤ照明装置などを低コストで容易に実現することができる。また、垂直型マイクロＬＥＤチップ４０はチップ結合部４２１上にランダム配置で結合させれば足りるため、垂直型マイクロＬＥＤチップ４０の高精度の位置制御が不要であり、マイクロＬＥＤ集積装置の製造が容易となる。また、各チップ結合部４２１には複数の垂直型マイクロＬＥＤチップ４０がランダム配置で結合し、上部電極幹線部４３１から各チップ結合部４２１のほぼ全域をカバーするように単一の透明電極４３２が延びているので、各回路ユニットにおいて下部電極４２０と上部電極４３０との間に一つの垂直型マイクロＬＥＤチップ４０も接続されていない事態が発生するのを防止することができ、ひいてはマイクロＬＥＤ集積装置の不良の発生を防止することができる。また、実装基板４００上に垂直型マイクロＬＥＤチップ４０の不良が生じた場合でも、その不良の垂直型マイクロＬＥＤチップ４０が接続された上部電極４３０の支線部４３２を切断することにより容易に修理することができる。更に、実装基板４００が、一方の主面に下部電極４２０を有し、かつ側面に上下に通じる複数の側面電極４２４を有し、下部電極４２０の配線部４２０ａと少なくとも一つの側面電極４２４とが互いに電気的に接続されているものであるため、例えば、複数の半導体チップ集積装置を回路基板の一方の主面上に互いに隣接して複数搭載することにより半導体チップ集積装置集合体を容易に実現することができる。このため、例えば、半導体チップ集積装置が発光ダイオードディスプレイパネルである場合には、パネル接合部が目立つことなく複数の発光ダイオードディスプレイパネルを連結することができるため、大面積で優れた発光ダイオードディスプレイパネルを容易に実現することができる。
〈第２の実施の形態〉
［マイクロＬＥＤ集積装置の製造方法］
第２の実施の形態においては、図２３に示すように、容器１００中において垂直型マイクロＬＥＤチップ４０に加えてツェナーダイオード６０を液体５０に分散させて半導体チップインク２００を作製する。ツェナーダイオード６０の一例を図２４に示す。図２４に示すように、ツェナーダイオード６０はｐ型層６１とｎ型層６２とからなるｐｎ接合を有し、ｐ型層６１上にｐ側電極６３が形成され、ｎ型層６２上にｎ側電極６４が形成され、ｎ側電極６４上にＳｎ膜６５が形成されている。この場合、ｎ側電極６４にＮｉ膜が含まれており、従ってツェナーダイオード６０はｎ側電極６４側がｐ側電極６３側に比べてより強く磁場に引き寄せられるように構成されている。半導体チップインク２００には必要に応じて垂直型マイクロＬＥＤチップ４０およびツェナーダイオード６０に加えてフィラーや界面活性剤などを含有させる。
この半導体チップインク２００を第１の実施の形態と同様に、実装基板４００の下部電極４２０のチップ結合部４２１に吐出する。チップ結合部４２１に半導体チップインク２００が吐出された状態を図２５に示す。図２５には、互いに隣接する二つのチップ結合部４２１に吐出された半導体チップインク２００の一方には垂直型マイクロＬＥＤチップ４０しか含まれておらず、他方には垂直型マイクロＬＥＤチップ４０およびツェナーダイオード６０が含まれている場合が示されている。この後、図２６に示すように、第１の実施の形態と同様に、磁場印加装置３１１により磁場を印加することにより、半導体チップインク２００に含まれる複数の垂直型マイクロＬＥＤチップ４０のｐ側電極１７に含まれるＮｉ膜を磁化させ、各垂直型マイクロＬＥＤチップ４０をｐ側電極１７側が下になるようにしてチップ結合部４２１に接触させるとともに、半導体チップインク２００に含まれる複数のツェナーダイオード６０のｎ側電極６４に含まれるＮｉ膜を磁化させ、各ツェナーダイオード６０をｎ側電極６４側が下になるようにしてチップ結合部４２１に接触させる。
この後、第１の実施の形態と同様に、チップ結合部４２１に吐出された半導体チップインク２００を乾燥させ、さらに各垂直型マイクロＬＥＤチップ４０のＳｎ膜１６およびツェナーダイオード６０のＳｎ膜６５を溶融固化させることにより、これらの垂直型マイクロＬＥＤチップ４０およびツェナーダイオード６０をチップ結合部４２１に電気的および機械的に結合させる。
この後、第１の実施の形態と同様に工程を進めてマイクロＬＥＤ集積装置を製造する。
［マイクロＬＥＤ集積装置］
このマイクロＬＥＤ集積装置は、下部電極４２０と上部電極４３０との間に垂直型マイクロＬＥＤチップ４０が接続されていることに加えて、ツェナーダイオード６０が逆バイアスが印加されるように接続されていることが第１の実施の形態と異なることを除いて第１の実施の形態によるマイクロＬＥＤ集積装置と同様な構成を有する。
この第２の実施の形態によれば、第１の実施の形態と同様な利点に加えて、下部電極４２０と上部電極４３０との間にツェナーダイオード６０が逆バイアスが印加されるように接続されていることにより、下部電極４２０と上部電極４３０との間にサージ電圧などが印加されても、このツェナーダイオード６０に電流を逃がすことができるため、マイクロＬＥＤ集積装置の故障を防止することができるという利点を得ることができる。
〈第３の実施の形態〉
［マイクロＬＥＤ集積装置の製造方法］
第３の実施の形態においては、図２７に示すように、容器１００中において垂直型マイクロＬＥＤチップ４０に加えてツェナーダイオード６０およびＡｇナノ粒子７０を液体５０に分散させて半導体チップインク２００を作製する。ただし、垂直型マイクロＬＥＤチップ４０としてはＳｎ膜１６を形成していないものを用い、ツェナーダイオード６０としてはＳｎ膜６５を形成していないものを用いる。半導体チップインク２００には必要に応じて垂直型マイクロＬＥＤチップ４０、ツェナーダイオード６０およびＡｇナノ粒子７０に加えてフィラーや界面活性剤などを含有させる。
この半導体チップインク２００を第１の実施の形態と同様に、実装基板４００の下部電極４２０のチップ結合部４２１に吐出する。チップ結合部４２１に半導体チップインク２００が吐出された状態を図２８に示す。この後、図２９に示すように、第１の実施の形態と同様に、磁場印加装置３１１により磁場を印加することにより、半導体チップインク２００に含まれる複数の垂直型マイクロＬＥＤチップ４０のｐ側電極１７に含まれるＮｉ膜を磁化させ、各垂直型マイクロＬＥＤチップ４０をｐ側電極１７側が下になるようにしてチップ結合部４２１に接触させるとともに、半導体チップインク２００に含まれる複数のツェナーダイオード６０のｎ側電極６４に含まれるＮｉ膜を磁化させ、各ツェナーダイオード６０をｎ側電極６４側が下になるようにしてチップ結合部４２１に接触させる。チップ結合部４２１に半導体チップインク２００が吐出された後、磁場を印加する前後に、半導体チップインク２００中のＡｇナノ粒子７０はチップ結合部４２１に沈降する。垂直型マイクロＬＥＤチップ４０およびツェナーダイオード６０はこうして沈降したＡｇナノ粒子７０を介してチップ結合部４２１に接触する。
この後、第１の実施の形態と同様に、チップ結合部４２１に吐出された半導体チップインク２００を乾燥させ、さらにＡｇナノ粒子７０を溶融固化させることにより、垂直型マイクロＬＥＤチップ４０およびツェナーダイオード６０をチップ結合部４２１に電気的および機械的に結合させる。
この後、第１の実施の形態と同様に工程を進めてマイクロＬＥＤ集積装置を製造する。
［マイクロＬＥＤ集積装置］
このマイクロＬＥＤ集積装置は、垂直型マイクロＬＥＤチップ４０およびツェナーダイオード６０がＡｇナノ粒子７０の溶融固化によりチップ結合部４２１に電気的および機械的に結合されていることが第１の実施の形態と異なることを除いて第１の実施の形態によるマイクロＬＥＤ集積装置と同様な構成を有する。
この第３の実施の形態によれば、第１および第２の実施の形態と同様な利点を加えて、垂直型マイクロＬＥＤチップ４０のｐ側電極１７上にＳｎ膜１６を形成したり、ツェナーダイオード６０のｎ側電極６４上にＳｎ膜６５を形成したり、実装基板４００の下部電極４２０のチップ結合部４２１に予め低融点金属を形成したりしないでも、垂直型マイクロＬＥＤチップ４０およびツェナーダイオード６０をＡｇナノ粒子７０の溶融固化によりチップ結合部４２１に電気的および機械的に結合されることができるという利点を得ることができる。
〈第４の実施の形態〉
［マイクロＬＥＤ集積装置の製造方法］
第４の実施の形態においては、図３０に示すように、容器１００中において垂直型マイクロＬＥＤチップ４０に加えてＡｇナノ粒子７０を液体５０に分散させて半導体チップインク２００を作製する。ただし、垂直型マイクロＬＥＤチップ４０としてはＳｎ膜１６を形成していないものを用いる。半導体チップインク２００には必要に応じて垂直型マイクロＬＥＤチップ４０およびＡｇナノ粒子７０に加えてフィラーや界面活性剤などを含有させる。
この半導体チップインク２００を第１の実施の形態と同様に、実装基板４００の下部電極４２０のチップ結合部４２１に吐出する。チップ結合部４２１に半導体チップインク２００が吐出された状態を図３１に示す。この後、図３２に示すように、第１の実施の形態と同様に、磁場印加装置３１１により磁場を印加することにより、半導体チップインク２００に含まれる複数の垂直型マイクロＬＥＤチップ４０のｐ側電極１７に含まれるＮｉ膜を磁化させ、各垂直型マイクロＬＥＤチップ４０をｐ側電極１７側が下になるようにしてチップ結合部４２１に接触させる。チップ結合部４２１に半導体チップインク２００が吐出された後、磁場を印加する前後に、半導体チップインク２００中のＡｇナノ粒子７０はチップ結合部４２１に沈降する。垂直型マイクロＬＥＤチップ４０はこうして沈降したＡｇナノ粒子７０を介してチップ結合部４２１に接触する。
この後、第１の実施の形態と同様に、チップ結合部４２１に吐出された半導体チップインク２００を乾燥させ、さらにＡｇナノ粒子７０を溶融固化させることにより、垂直型マイクロＬＥＤチップ４０をチップ結合部４２１に電気的および機械的に結合させる。
この後、第１の実施の形態と同様に工程を進めてマイクロＬＥＤ集積装置を製造する。
［マイクロＬＥＤ集積装置］
このマイクロＬＥＤ集積装置は、垂直型マイクロＬＥＤチップ４０がＡｇナノ粒子７０の溶融固化によりチップ結合部４２１に電気的および機械的に結合されていることが第１の実施の形態と異なることを除いて第１の実施の形態によるマイクロＬＥＤ集積装置と同様な構成を有する。
この第４の実施の形態によれば、第１の実施の形態と同様な利点を加えて、垂直型マイクロＬＥＤチップ４０のｐ側電極１７上にＳｎ膜１６を形成したり、実装基板４００の下部電極４２０のチップ結合部４２１に予め低融点金属を形成したりしないでも、垂直型マイクロＬＥＤチップ４０をＡｇナノ粒子７０の溶融固化によりチップ結合部４２１に電気的および機械的に結合されることができるという利点を得ることができる。
〈第５の実施の形態〉
［マイクロＬＥＤ集積装置の製造方法］
第１の実施の形態においては、図７に示す半導体チップインク吐出装置３００および磁場印加装置３１１を用いて半導体チップインク２００の吐出およびその後の実装基板４００への垂直型マイクロＬＥＤチップ４０の実装を行っているが、この第５の実施の形態においては、図３３に示すような半導体チップインク吐出装置３００、磁場印加装置３１１、３１２、３１３および加熱装置３２１、３２２を用いて半導体チップインク２００の吐出およびその後の実装基板４００への垂直型マイクロＬＥＤチップ４０の実装を行うことが第１の実施の形態と異なる。
図３３に示すように、磁場印加装置３１１、３１２、３１３はインクジェットプリントヘッド３０１から水平方向に順に遠くなる位置に設けられている。磁場印加装置３１２の上方にはランプなどを用いた加熱装置３２１が設けられている。この加熱装置３２１は、半導体チップインク２００の溶媒を蒸発させるために用いられる。磁場印加装置３１３の上方にはランプやレーザーなどを用いた加熱装置３２２が設けられている。この加熱装置３２２は、垂直型マイクロＬＥＤチップ４０のＳｎ膜１６を溶融させるためのものである。これらの加熱装置３２１、３２２は、磁場印加装置３１１、３１２、３１３とこれらの加熱装置３２１、３２２との間に実装基板４００が挟まれる高さ位置に設けられる。実装基板４００はインクジェットプリントヘッド３０１と磁場印加装置３１１、３１２、３１３との間の高さの位置を移動するようになっている。
第５の実施の形態においては、第１の実施の形態と同様に、吐出ノズル３０８から実装基板４００の下部電極４２０のチップ結合部４２１に半導体チップインク２００を吐出させ、吐出させる前あるいは吐出した時点あるいはその時点から例えば６０秒以内に磁場印加装置３１１により磁場を印加して磁力により各垂直型マイクロＬＥＤチップ４０をチップ結合部４２１に接触させたまま、実装基板４００をさらに移動させて各垂直型マイクロＬＥＤチップ４０が接触したチップ結合部４２１が加熱装置３２１の直下に来た時点でランプなどにより加熱を行うことにより半導体チップインク２００の液体を蒸発させる。このように垂直型マイクロＬＥＤチップ４０が接触したチップ結合部４２１が加熱装置３２１の直下に来た状態では、磁場印加装置３１２により磁場を印加することにより垂直型マイクロＬＥＤチップ４０のチップ結合部４２１への接触状態を維持する。続いて実装基板４００をさらに移動させて各垂直型マイクロＬＥＤチップ４０が接触したチップ結合部４２１が加熱装置３２２の直下に来た時点でランプやレーザーなどにより加熱を行うことにより各垂直型マイクロＬＥＤチップ４０のＳｎ膜１６を溶融させる。その後、さらに実装基板４００をさらに移動させる間に溶融Ｓｎが冷却されて固化することにより各垂直型マイクロＬＥＤチップ４０のｐ側電極１７が下部電極４２０に電気的および機械的に結合する。
同様にして、下部電極４２０の各チップ結合部４２１に垂直型マイクロＬＥＤチップ４０のｐ側電極１７を下部電極４２０に電気的および機械的に結合させる。
その他のことは第１の実施の形態と同様である。
この第５の実施の形態によれば、第１の実施の形態と同様な利点に加えて、実装基板４００の下部電極４２０のチップ結合部４２１への半導体チップインク２００の吐出から垂直型マイクロＬＥＤチップ４０をチップ結合部４２１に電気的および機械的に結合するまでの工程を連続的に容易に行うことができるという利点を得ることができる。
〈第６の実施の形態〉
［マイクロＬＥＤ集積装置の製造方法］
第６の実施の形態においては、垂直型マイクロＬＥＤチップ４０として図３３に示すものを用いることが第１の実施の形態と異なる。図３４に示すように、この垂直型マイクロＬＥＤチップ４０においては、ｐ側電極１７がＩＴＯ膜により構成されていること、ｎ側電極２１がｎ+ 型ＧａＮ層１２上に全面電極として形成されていること、ｎ側電極２１がＡｌ／Ｎｉ／Ａｕ積層膜により形成されており、軟磁性体であるＮｉ膜を含むこと、このｎ側電極２１上にＳｎ膜１６が形成されていることが、第１の実施の形態で用いた垂直型マイクロＬＥＤチップ４０と異なる。この垂直型マイクロＬＥＤチップ４０は、ｎ側電極側２１がｐ側電極１７側に比べてより強く磁場に引き寄せられるように構成されたものである。
この垂直型マイクロＬＥＤチップ４０の製造方法は次の通りである。
すなわち、図３５Ａに示すように、第１の実施の形態と同様に、まず、サファイア基板１０上に、ｎ型ＧａＮ層１１、ｎ+ 型ＧａＮ層１２、発光層１３およびｐ型ＧａＮ層１４を順次エピタキシャル成長させる。
次に、図３５Ｂに示すように、ｐ型ＧａＮ層１４の全面に例えば真空蒸着法によりｐ側電極形成用のＩＴＯ膜２３を形成する。
次に、図３５Ｃに示すように、ＩＴＯ膜２３上にワックスなどの接着剤２４を塗布し、この接着剤２４にフィルムやＳｉ基板などの支持基板１９を形成する。
次に、図３６Ａに示すように、サファイア基板１０の裏面側からレーザービームを照射することによりｎ型ＧａＮ層１１とサファイア基板１０との界面で剥離を生じさせ、ｎ型ＧａＮ層１１からサファイア基板１０を分離する。
次に、図３６Ｂに示すように、例えばＣＭＰ法により研磨を行ったり、ＲＩＥ法によりエッチングを行ったりすることによりｎ型ＧａＮ層１１を除去してｎ+ 型ＧａＮ層１２の表面を露出させる。
次に、図３６Ｃに示すように、ｎ+ 型ＧａＮ層１２の表面のｎ側電極形成領域に対応する部分に開口２０ａを有するレジストパターン２０をリソグラフィーにより形成した後、基板全面に例えば真空蒸着法によりｎ側電極形成用の金属膜１５およびＳｎ膜１６を順次形成する。金属膜１５としては、第１のタイプの垂直型マイクロＬＥＤチップ４０と同様に、例えばＡｌ／Ｎｉ／Ａｕ構造の積層膜を用いる。
次に、図３７Ａに示すように、レジストパターン２０をその上に形成された積層膜１５およびＳｎ膜１６とともに除去する（リフトオフ）。これによって、ｎ+ 型ＧａＮ層１３にコンタクトしたｎ側電極２１およびその上のＳｎ膜１６が形成される。次に、ｎ側電極２１をｎ+ 型ＧａＮ層１３にオーミック接触させるためのアロイ処理を行う。
次に、図３７Ｂに示すように、このｎ側電極２１をマスクとして例えばＲＩＥ法により接着剤２４が露出するまでエッチングを行う。この際、ＩＴＯ膜２３がｎ側電極２１と同様な形状にパターニングされ、ｐ側電極１７が形成される。
次に、図３８Ａに示すように、支持基板１９上に接着剤２４、ｐ側電極１７、ｐ型ＧａＮ層１４、発光層１３、ｎ+ 型ＧａＮ層１２、ｎ側電極２１およびＳｎ膜１６が形成されたものを容器３０内に入れられた溶剤３１に漬けることにより接着剤２４を溶かす。こうして、図３８Ｂに示すように、垂直型マイクロＬＥＤチップ４０が得られる。
こうして得られた垂直型マイクロＬＥＤチップ４０を支持基板１９ごと容器３０から取り出し、純水でリンスした後、乾燥させる。
以上により、図３４に示すように、ｎ側電極２１側がｐ側電極１７側に比べてより強く磁場に引き寄せられるように構成された垂直型マイクロＬＥＤチップ４０が製造される。この垂直型マイクロＬＥＤチップ４０の平面形状は図５Ａ、ＢおよびＣに示すものと同様である。
この第６の実施の形態によれば、第１の実施の形態と同様な利点を得ることができる。
〈第７の実施の形態〉
［カラーマイクロＬＥＤディスプレイ］
第７の実施の形態においては、パッシブマトリクス駆動方式のカラーマイクロＬＥＤディスプレイについて説明する。
図３９はこのカラーマイクロＬＥＤディスプレイの実装基板４００上の下部電極４２０を示す。図３９に示すように、行方向に下部電極４２０が互いに平行に複数設けられている。各下部電極４２０に沿ってＲＧＢの各発光領域が互いに隣接して配置されて構成されるＲＧＢ−１画素単位が配列しており、実装基板４００全体として画素が二次元マトリクス状に配列している。各画素においては、下部電極４２０上に三つのチップ結合部４２１Ａ、４２１Ｂ、４２１Ｃが形成されており、例えば、それぞれＢ、Ｒ、Ｇの発光領域になる。
図４０は、実装基板４００上に第１の実施の形態と同様にしてＲＧＢの各発光用の垂直型マイクロＬＥＤチップを実装し、上部電極４３０を形成した状態を示す。具体的には、チップ結合部４２１Ａには青色発光の垂直型マイクロＬＥＤチップ５１０がランダム配置で複数結合し、チップ結合部４２１Ｂには赤色発光の垂直型マイクロＬＥＤチップ５２０がランダム配置で複数結合し、チップ結合部４２１Ｃには緑色発光の垂直型マイクロＬＥＤチップ５３０がランダム配置で複数結合している。列方向の各チップ結合部４２１Ａに沿って上部電極４３０が設けられている。各上部電極４３０の支線部を構成する各透明電極４３２は、チップ結合部４２１Ａ上においては垂直型マイクロＬＥＤチップ５１０のｎ側電極と接続され、チップ結合部４２１Ｂ上においては垂直型マイクロＬＥＤチップ５２０のｎ側電極と接続され、チップ結合部４２１Ｃ上においては垂直型マイクロＬＥＤチップ５３０のｎ側電極と接続されている。各画素の発光領域の選択は下部電極４２０および上部電極４３０の選択により行われる。図４０に１回路ユニットを示す。１回路ユニット中の垂直型マイクロＬＥＤチップの数は典型的には１０個以上である。
青色発光の垂直型マイクロＬＥＤチップ５１０および緑色発光の垂直型マイクロＬＥＤチップ５３０は発光層１３の組成が互いに異なるが、第１の実施の形態による垂直型マイクロＬＥＤチップ４０と同様な構造を有する。また、赤色発光の垂直型マイクロＬＥＤチップ５２０はＡｌＧａＩｎＰ系半導体を用いたものであり、垂直型マイクロＬＥＤチップ４０のｎ+ 型ＧａＮ層１２の代わりにｎ+ 型ＡｌＧａＩｎＰ層、発光層１３の代わりにＩｎx Ｇａ1-x Ｐ／Ｉｎy Ｇａ1-y Ｐ ＭＱＷ構造の発光層、ｐ型ＧａＮ層１４の代わりにｐ型ＡｌＧａＩｎＰ層を用いたものであり、ｐ型ＡｌＧａＩｎＰ層上にｐ側電極が形成され、ｎ+ 型ＡｌＧａＩｎＰ層上にｎ側電極が形成されている。そのｐ側電極には、ｐ側電極１７と同様に、軟磁性体としてＮｉ膜などを含む。赤色発光のＡｌＧａＩｎＰ系半導体垂直型マイクロＬＥＤチップの製造方法としては幾つかの方法が知られており、工程の詳細は省略するが、基板にはＧａＡｓ基板が使用され、例えば、ＧａＡｓ基板上にまず犠牲層として例えばＡｌＡｓ層を形成してからその上にＡｌＧａＩｎＰ系半導体層をエピタキシャル成長させ、電極形成や素子分離工程等を経た後、ＡｌＡｓ層をフッ酸系エッチャントによりウェットエッチングしてＧａＡｓ基板を分離することにより製造することができる。
青色発光の垂直型マイクロＬＥＤチップ５１０、赤色発光の垂直型マイクロＬＥＤチップ５２０および緑色発光の垂直型マイクロＬＥＤチップ５３０をそれぞれ液体に分散させることにより半導体チップインクを作製することができる。半導体チップインク吐出装置としては、例えば、図７に示す半導体チップインク吐出装置３００のインクジェットプリントヘッド３０１に互いに隣接して三つのインク室を設け、３種類の半導体チップインクをこれらのインク室にそれぞれ充填するとともに、インクジェットプリントヘッドにこれらの３種類の半導体チップインクを互いに独立に吐出することができる三つの吐出ノズルを設け、ピエゾアクチュエーターを作動させることにより各吐出ノズルからこれらの３種類の半導体チップインクを吐出する。
この第７の実施の形態によれば、実装基板４００上にＲＧＢの各発光用の垂直型マイクロＬＥＤチップを容易にしかも極めて短時間に能率的に実装することができ、不良の垂直型マイクロＬＥＤチップの影響も容易に除去することができることにより、高性能のパッシブ駆動方式のカラーマイクロＬＥＤディスプレイを低コストで実現することができる。また、それぞれＢ、Ｒ、Ｇの発光領域になるチップ結合部４２１Ａ、４２１Ｂ、４２１Ｃにはそれぞれ複数の垂直型マイクロＬＥＤチップが結合していることにより、垂直型マイクロＬＥＤチップのサイズが小さくても輝度を確保することができるだけでなく、個々の垂直型マイクロＬＥＤチップに発光波長の差があっても全体として発光波長が平均化されるため、発光波長の許容範囲にある垂直型マイクロＬＥＤチップはそのまま使用することができ、ひいてはカラーマイクロＬＥＤディスプレイの製造コストの低減を図ることができる。同様に、個々の垂直型マイクロＬＥＤチップに発光強度の差があっても全体として発光強度が平均化されるため、このこともカラーマイクロＬＥＤディスプレイの製造コストの低減に繋がる。また、画素サイズなどの仕様の変更があっても、垂直型マイクロＬＥＤチップのサイズを変えないでも、チップ結合部４２１Ａ、４２１Ｂ、４２１Ｃに結合させる垂直型マイクロＬＥＤチップの数を増減させることにより容易に対処することができる。
〈第８の実施の形態〉
［カラーマイクロＬＥＤディスプレイ］
第８の実施の形態においては、アクティブマトリクス駆動方式のカラーマイクロＬＥＤディスプレイについて説明する。
図４１はこのカラーマイクロＬＥＤディスプレイの実装基板４００上の下部電極配線を示す。下部電極配線のうち下部電極４２０は、第７の実施の形態と同様に、行方向に互いに平行に複数設けられている。そして、各下部電極４２０に沿ってＲＧＢの各発光領域が互いに隣接して配置されて構成されるＲＧＢ−１画素単位が配列しており、実装基板４００全体として画素が二次元マトリクス状に配列している。各画素においては、下部電極４２０上に三つのチップ結合部４２１Ａ、４２１Ｂ、４２１Ｃが形成されており、例えば、それぞれＢ、Ｒ、Ｇの発光領域になる。下部電極配線としては、列方向に延在した電源線６１０およびデータ線６２０に加え、行方向に延在した走査線６３０も設けられている。各データ線６２０と各画素の各発光領域との間にはアクティブ駆動回路が設けられ、このアクティブ駆動回路により各画素の各発光領域を選択することができるようになっている。アクティブ駆動回路はトランジスタＴ１、Ｔ２およびコンデンサＣからなる。トランジスタＴ１、Ｔ２は一般的には多結晶Ｓｉ薄膜などの半導体薄膜を用いた薄膜トランジスタにより構成され、コンデンサＣは下部電極、絶縁膜および上部電極を積層することにより構成される。トランジスタＴ１のソースはデータ線６２０に接続され、ドレインはトランジスタＴ２のゲートに接続され、ゲートは走査線６３０に接続されている。トランジスタＴ２のソースは電源線６１０に接続され、ドレインは下部電極４２０に接続されている。コンデンサＣはトランジスタＴ１のドレインと電源線６１０との間に接続されている。走査線６３０とデータ線６２０との選択により各画素の各発光領域を選択する。
図４２は、実装基板４００上に第７の実施の形態と同様にして青色発光の垂直型マイクロＬＥＤチップ５１０、赤色発光の垂直型マイクロＬＥＤチップ５２０および緑色発光の垂直型マイクロＬＥＤチップ５３０を実装し、上部電極４３０を形成した状態を示す。上部電極４３０は各上部電極幹線部４３１を接続する共通電極部４３３を有する。図４２に１回路ユニットを示す。１回路ユニット中の垂直型マイクロＬＥＤチップの数は典型的には３個以上である。
青色発光の垂直型マイクロＬＥＤチップ５１０、赤色発光の垂直型マイクロＬＥＤチップ５２０および緑色発光の垂直型マイクロＬＥＤチップ５３０は第７の実施の形態で用いたものと同様である。３種類の半導体チップインクや半導体チップインク吐出装置も第７の実施の形態と同様である。
この第８の実施の形態によれば、実装基板４００上にＲＧＢの各発光用の垂直型マイクロＬＥＤチップを容易にしかも極めて短時間に能率的に実装することができ、不良の垂直型マイクロＬＥＤチップの影響も容易に除去することができることにより、高性能のアクティブ駆動方式のカラーマイクロＬＥＤディスプレイを低コストで実現することができる。加えて、第７の実施の形態と同様な利点を得ることもできる。
〈第９の実施の形態〉
［マイクロＬＥＤ集積装置集合体］
第９の実施の形態においては、マイクロＬＥＤ集積装置集合体について説明する。
図４３はマイクロＬＥＤ集積装置集合体を示す。図４３に示すように、このマイクロＬＥＤ集積装置集合体においては、第１の実施の形態によるマイクロＬＥＤ集積装置７００が回路基板８００の一方の主面上に互いに隣接して、より詳細には互いに密接して複数搭載されている。この場合、互いに隣接する一対のマイクロＬＥＤ集積装置７００の実装基板４００の互いに対応する位置にある側面電極４０４同士は互いに接触して電気的に接続されている。回路基板８００にはマイクロＬＥＤ集積装置集合体の制御回路が設けられている。回路基板８００は例えばプリント配線基板（ＰＣＢ）などである。回路基板８００には、各マイクロＬＥＤ集積装置７００の実装基板４００の側面電極４０４に対応する位置に貫通電極８０１が設けられている。回路基板８００の他方の主面には制御回路を構成する部品や素子が実装されている。図４３においては、一例として、ＩＣ８０２〜８０５、抵抗８０６〜８０９、インダクタ８１０〜８１３が示されている。図４３においては、ＩＣ８０３が貫通電極８０１と接続され、抵抗８０６の一端が貫通電極８０１と接続されている様子が示されている。
この第９の実施の形態によれば、マイクロＬＥＤ集積装置７００の実装基板４００が側面電極４０４を有することにより、複数のマイクロＬＥＤ集積装置７００が回路基板８００に縦横に互いに密接して搭載されたマイクロＬＥＤ集積装置集合体を容易に実現することができる。このマイクロＬＥＤ集積装置集合体によれば、マイクロＬＥＤ集積装置７００としてマイクロＬＥＤディスプレイパネルを用いることにより、（１個のマイクロＬＥＤディスプレイパネルの面積）×（搭載個数）の面積を有する大画面のマイクロＬＥＤディスプレイパネルを実現することができる。このマイクロＬＥＤディスプレイパネルでは各マイクロＬＥＤ集積装置７００に相当するマイクロＬＥＤディスプレイパネルをその実装基板４００の側面電極４０４同士を互いに接触させて密接して連結することができるため、画素サイズが数百μｍサイズになってもパネル接合部が目立たない。
〈第１０の実施の形態〉
［マイクロＬＥＤ集積装置］
第１の実施の形態においては、マイクロＬＥＤ集積装置における垂直型マイクロＬＥＤチップ４０のｎ側電極２１と上部電極幹線部４３１とを接続する透明電極４３２が単一であるのに対し、この第１０の実施の形態においては、図４４に示すように、ｎ側電極２１と上部電極幹線部４３１とを接続する透明電極４３２が各チップ結合部４２１当たり互いに平行に複数本（この例では３本）設けられている。これらの透明電極４３２は各チップ結合部４２１のほぼ全体をカバーするように設けられている。透明電極４３２は、その一部が垂直型マイクロＬＥＤチップ４０のｎ側電極２１と接触しているものもあれば、ほとんど垂直型マイクロＬＥＤチップ４０のｎ側電極２１と接触していないものもあるが、少なくとも一つの透明電極４３２は、その一部が少なくとも一つ、典型的には複数の垂直型マイクロＬＥＤチップ４０のｎ側電極２１と接触している。
このマイクロＬＥＤ集積装置以外の上記以外の構成は第１の実施の形態によるマイクロＬＥＤ集積装置と同様である。また、このマイクロＬＥＤ集積装置の製造方法も第１の実施の形態によるマイクロＬＥＤ集積装置と同様である。
この第１０の実施の形態によれば、第１の実施の形態と同様な利点に加えて、次のような利点を得ることができる。すなわち、上部電極幹線部４３１から各チップ結合部４２１の全域をカバーするように複数本の透明電極４３２が延びているので、各回路ユニットにおいて下部電極４２０と上部電極４３０との間に一つの垂直型マイクロＬＥＤチップ４０も接続されていない事態が発生するのを防止することができ、ひいてはマイクロＬＥＤ集積装置の不良の発生を防止することができる。また、実装基板４００上に垂直型マイクロＬＥＤチップ４０の不良が生じた場合でも、その不良の垂直型マイクロＬＥＤチップ４０が接続された上部電極４３０の支線部４３２を切断することにより容易に修理することができる。
〈第１１の実施の形態〉
［カラーマイクロＬＥＤディスプレイ］
第７の実施の形態によるカラーマイクロＬＥＤディスプレイにおいては、垂直型マイクロＬＥＤチップ４０のｎ側電極２１と上部電極幹線部４３１とを接続する透明電極４３２が単一であるのに対し、この第１１の実施の形態によるカラーマイクロＬＥＤディスプレイにおいては、図４５に示すように、ｎ側電極２１と上部電極幹線部４３１とを接続する透明電極４３２が各チップ結合部４２１当たり互いに平行に複数本（この例では３本）設けられている。その他のことは第７の実施の形態によるカラーマイクロＬＥＤディスプレイと同様である。
この第１１の実施の形態によれば、第７および第１０の実施の形態と同様な利点を得ることができる。
〈第１２の実施の形態〉
［カラーマイクロＬＥＤディスプレイ］
第８の実施の形態によるカラーマイクロＬＥＤディスプレイにおいては、垂直型マイクロＬＥＤチップ４０のｎ側電極２１と上部電極幹線部４３１とを接続する透明電極４３２が単一であるのに対し、この第１２の実施の形態によるカラーマイクロＬＥＤディスプレイにおいては、図４６に示すように、ｎ側電極２１と上部電極幹線部４３１とを接続する透明電極４３２が各チップ結合部４２１当たり互いに平行に複数本（この例では３本）設けられている。その他のことは第８の実施の形態によるカラーマイクロＬＥＤディスプレイと同様である。
この第１２の実施の形態によれば、第８および第１０の実施の形態と同様な利点を得ることができる。
以上、この発明の実施の形態について具体的に説明したが、この発明は上述の実施の形態に限定されるものではなく、この発明の技術的思想に基づく各種の変形が可能である。
例えば、上述の実施の形態において挙げた数値、構成、形状、材料、方法などはあくまでも例に過ぎず、必要に応じてこれらと異なる数値、構成、形状、材料、方法などを用いてもよい。
例えば、上述の第７の実施の形態においては、青色発光の垂直型マイクロＬＥＤチップ５１０を分散させた半導体チップインク、赤色発光の垂直型マイクロＬＥＤチップ５２０を分散させた半導体チップインクおよび緑色発光の垂直型マイクロＬＥＤチップ５３０を分散させた半導体チップインクを三つの吐出ノズルから同時に吐出する場合について説明したが、これらの半導体チップインクを一種類ずつ分けて吐出してもよい。
また、実施の形態として図示はしないが、三つのチップ結合部４２１Ａ、４２１Ｂ、４２１Ｃ全てに例えば青色発光の垂直型マイクロＬＥＤチップ５１０を分散させ、上部電極形成、検査および修理後にチップ結合部４２１Ｂ、４２１Ｃ上にそれぞれ赤色蛍光体、緑色蛍光体を塗布してＲＧＢの発光を実現させてもよいし、チップ結合部４２１Ａ、４２１Ｂには青色発光の垂直型マイクロＬＥＤチップ５１０がランダム配置で複数結合し、チップ結合部４２１Ｃには緑色発光の垂直型マイクロＬＥＤチップ５３０がランダム配置で複数結合し、上部電極形成、検査および修理後にチップ結合部４２１Ｂ上に赤色蛍光体を塗布してＲＧＢの発光を実現させてもよい。
１０…サファイア基板、１１…ｎ型ＧａＮ層、１２…ｎ+ 型ＧａＮ層、１３…発光層、１４…ｐ型ＧａＮ層、１６…Ｓｎ膜、１７…ｐ側電極、１８…被覆材、１９…支持基板、２１…ｎ側電極、４０…垂直型マイクロＬＥＤチップ、２００…半導体チップインク、３００…半導体チップインク吐出装置、３１１〜３１３…磁場印加装置、４００…実装基板、４１０…基板、４１３…溝、４１４…側面電極、４２０…下部電極、４２０ａ…配線部、４２１…チップ結合部、４３０…上部電極、４３１…上部電極幹線部、４３２…透明電極

Claims (18)

  1. 一方の主面に下部電極を有し、かつ側面に上下に通じる複数の側面電極を有し、上記下部電極の配線部と少なくとも一つの上記側面電極とが互いに電気的に接続されている実装基板と、
    上記下部電極上に設けられたチップ結合部と、
    上記チップ結合部にランダム配置で結合した、上面および下面に第１電極および第２電極を有し、上記第２電極側が上記第１電極側に比べてより強く磁場に引き寄せられるように構成された複数の半導体チップと、
    上記複数の半導体チップの上層の、幹線部と当該幹線部から分岐した単一または複数の支線部とを有し、上記下部電極の上記配線部と接続された上記側面電極と異なる他の少なくとも一つの上記側面電極と上記幹線部とが互いに電気的に接続されている上部電極とを有し、
    上記半導体チップは、上記第２電極側を上記チップ結合部に向けて上記チップ結合部に結合し、上記第２電極と上記下部電極とが互いに電気的に接続され、少なくとも一つの上記半導体チップの上記第１電極と上記上部電極の上記支線部とが互いに電気的に接続されている半導体チップ集積装置。
  2. 上記実装基板の側面に上下に通じる溝を有し、この溝に沿って上記側面電極が設けられている請求項１記載の半導体チップ集積装置。
  3. 上記側面電極が金属または金属ナノ粒子からなる請求項１または２記載の半導体チップ集積装置。
  4. 上記チップ結合部が強磁性材料を含まない請求項１記載の半導体チップ集積装置。
  5. 上記チップ結合部が強磁性材料を含む請求項１記載の半導体チップ集積装置。
  6. 上記半導体チップはチップサイズが１０μｍ×１０μｍ以下、厚さが１０μｍ以下である請求項１〜５のいずれか一項記載の半導体チップ集積装置。
  7. 上記チップ結合部の面積が上記第２電極の面積の１０倍以上である請求項１〜６のいずれか一項記載の半導体チップ集積装置。
  8. 上記上部電極の上記支線部の面積が上記第１電極の面積の１０倍以上である請求項１〜７のいずれか一項記載の半導体チップ集積装置。
  9. 上記半導体チップは発光素子、受光素子、トランジスタ、イメージセンサー、半導体太陽電池、半導体集積回路装置または半導体センサーである請求項１〜８のいずれか一項記載の半導体チップ集積装置。
  10. 上記半導体チップが、上面および下面にｐ側電極およびｎ側電極を有し、上記ｐ側電極側および上記ｎ側電極側のうちの一方が他方に比べてより強く磁場に引き寄せられるように構成された発光素子チップである請求項１〜８のいずれか一項記載の半導体チップ集積装置。
  11. 上記半導体チップが、上面および下面にｐ側電極およびｎ側電極を有し、上記ｐ側電極側および上記ｎ側電極側のうちの一方が他方に比べてより強く磁場に引き寄せられるように構成された発光素子チップおよびツェナーダイオードであり、当該発光素子チップは順方向に接続され、当該ツェナーダイオードは当該発光素子チップに対して逆バイアスになるように接続されている請求項１〜８のいずれか一項記載の半導体チップ集積装置。
  12. 上記半導体チップが、上面および下面にｐ側電極およびｎ側電極を有し、上記ｐ側電極側および上記ｎ側電極側のうちの一方が他方に比べてより強く磁場に引き寄せられるように構成された第１発光素子チップと、上面および下面にｐ側電極およびｎ側電極を有し、上記ｐ側電極側および上記ｎ側電極側のうちの当該第１発光素子チップと反対側がより強く磁場に引き寄せられるように構成された第２発光素子チップとを含み、当該第１発光素子チップは順方向に接続され、当該第２発光素子チップは当該第１発光素子チップに対して逆バイアスになるように接続されている請求項１〜８のいずれか一項記載の半導体チップ集積装置。
  13. 上記半導体チップが発光ダイオードチップであり、上記半導体チップ集積装置が発光ダイオードディスプレイパネルである請求項１〜８のいずれか一項記載の半導体チップ集積装置。
  14. 請求項１記載の半導体チップ集積装置が回路基板の一方の主面に互いに隣接して複数搭載され、上記半導体チップ集積装置の上記実装基板の上記側面電極が上記回路基板に設けられた貫通電極と電気的に接続され、上記貫通電極が上記回路基板の他方の主面に設けられた回路と電気的に接続されている半導体チップ集積装置集合体。
  15. 上面および下面に第１電極および第２電極を有し、上記第２電極側が上記第１電極側に比べてより強く磁場に引き寄せられるように構成されている複数の半導体チップと液体とを含有する液滴状の半導体チップインクを、一方の主面に下部電極を有し、かつ側面に上下に通じる複数の側面電極を有し、上記下部電極の配線部と少なくとも一つの上記側面電極とが互いに電気的に接続されている実装基板の上記下部電極上に設けられたチップ結合部に供給する工程と、
    上記半導体チップインクを乾燥させ、上記半導体チップを、上記第２電極側を上記チップ結合部に向けて上記チップ結合部にランダム配置で結合し、上記第２電極と上記下部電極とを互いに電気的に接続する工程と、
    上記複数の半導体チップの上層として、幹線部と当該幹線部から分岐した単一または複数の支線部とを有する上部電極を少なくとも一つの上記半導体チップの上記第１電極と上記上部電極の上記支線部とが互いに電気的に接続され、かつ上記下部電極の上記配線部と接続された上記側面電極と異なる他の少なくとも一つの上記側面電極と上記幹線部とが互いに電気的に接続されるように形成する工程と、
    を有する半導体チップ集積装置の製造方法。
  16. インクジェットプリンティング方式によりノズルの先端から上記半導体チップインクを上記チップ結合部に吐出する請求項１５記載の半導体チップ集積装置の製造方法。
  17. 上記上部電極を形成した後、半導体チップの検査を行い、不良の半導体チップが接続された上記上部電極の上記支線部のうちの当該不良の半導体チップの接続部をレーザーアブレーションにより除去して切り離す工程をさらに有する請求項１５または１６記載の半導体チップ集積装置の製造方法。
  18. 上記実装基板は正方形または長方形であり、上記実装基板の製造に用いる実装基板製造用基板を切断することにより複数の基板を製造し、これらの基板を互いに同じ方位で上記主面に垂直な方向に互いに重ね合わせ、これらの基板の側面に上記主面に垂直な方向に線状の溝を形成し、これらの溝に金属のめっきまたは金属ナノ粒子の塗布を行うことにより上記側面電極を形成し、これらの基板を互いに分離した後、それぞれの基板の一方の主面に上記下部電極を形成することにより上記実装基板を製造する請求項１５〜１７のいずれか一項記載の半導体チップ集積装置の製造方法。
JP2020017576A 2019-10-31 2020-02-05 半導体チップ集積装置の製造方法、半導体チップ集積装置および半導体チップ集積装置集合体 Pending JP2021125544A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2020017576A JP2021125544A (ja) 2020-02-05 2020-02-05 半導体チップ集積装置の製造方法、半導体チップ集積装置および半導体チップ集積装置集合体
US17/616,813 US20220310883A1 (en) 2019-10-31 2020-04-30 Semiconductor chip integrated device manufacturing method, semiconductor chip integrated device, semiconductor chip integrated device assembly, semiconductor chip ink, and semiconductor chip ink ejection device
PCT/JP2020/018221 WO2021084783A1 (ja) 2019-10-31 2020-04-30 半導体チップ集積装置の製造方法、半導体チップ集積装置、半導体チップ集積装置集合体、半導体チップインクおよび半導体チップインク吐出装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2020017576A JP2021125544A (ja) 2020-02-05 2020-02-05 半導体チップ集積装置の製造方法、半導体チップ集積装置および半導体チップ集積装置集合体

Publications (1)

Publication Number Publication Date
JP2021125544A true JP2021125544A (ja) 2021-08-30

Family

ID=77459509

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020017576A Pending JP2021125544A (ja) 2019-10-31 2020-02-05 半導体チップ集積装置の製造方法、半導体チップ集積装置および半導体チップ集積装置集合体

Country Status (1)

Country Link
JP (1) JP2021125544A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114188468A (zh) * 2021-12-02 2022-03-15 Tcl华星光电技术有限公司 发光二极体显示器及其制作方法
JP7102027B1 (ja) 2021-01-08 2022-07-19 晶呈科技股▲分▼有限公司 常磁性発光素子を有するチップ構造及びその製造方法
JP7422449B1 (ja) 2022-09-06 2024-01-26 アルディーテック株式会社 発光ダイオードチップ集積装置

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7102027B1 (ja) 2021-01-08 2022-07-19 晶呈科技股▲分▼有限公司 常磁性発光素子を有するチップ構造及びその製造方法
JP2022109201A (ja) * 2021-01-08 2022-07-27 晶呈科技股▲分▼有限公司 常磁性発光素子を有するチップ構造及びその製造方法
CN114188468A (zh) * 2021-12-02 2022-03-15 Tcl华星光电技术有限公司 发光二极体显示器及其制作方法
CN114188468B (zh) * 2021-12-02 2024-02-13 Tcl华星光电技术有限公司 发光二极体显示器及其制作方法
JP7422449B1 (ja) 2022-09-06 2024-01-26 アルディーテック株式会社 発光ダイオードチップ集積装置

Similar Documents

Publication Publication Date Title
JP6694222B1 (ja) 半導体チップ集積装置の製造方法、半導体チップ集積装置、半導体チップインクおよび半導体チップインク吐出装置
JP6842783B1 (ja) マイクロｌｅｄディスプレイの製造方法およびマイクロｌｅｄディスプレイ
WO2021084783A1 (ja) 半導体チップ集積装置の製造方法、半導体チップ集積装置、半導体チップ集積装置集合体、半導体チップインクおよび半導体チップインク吐出装置
US10693051B2 (en) Through backplane laser irradiation for die transfer
JP2021125544A (ja) 半導体チップ集積装置の製造方法、半導体チップ集積装置および半導体チップ集積装置集合体
US9716085B2 (en) Method for manufacturing a light emitted diode display
JP6886213B1 (ja) 半導体発光素子チップ集積装置およびその製造方法
JP6803595B1 (ja) 半導体発光素子チップ集積装置およびその製造方法
JP2020025064A (ja) 発光素子集積装置の製造方法および発光素子配列装置
EP4105970A1 (en) Semiconductor light-emitting device self-assembly apparatus and method
CN114144309B (zh) 喷墨印刷装置、用于使双极元件对准的方法和制造显示装置的方法
JP2021072290A (ja) マイクロｌｅｄバックライトおよびその製造方法ならびにマイクロｌｅｄ照明装置およびその製造方法
CN115996849A (zh) 用于制造显示装置的喷墨印刷设备和方法
KR102631766B1 (ko) 자성 전사 장치와 자성 전자 장치의 제조 방법
EP4002440B1 (en) Module for removing mis-assembled semiconductor light-emitting element and method for removing mis-assembled semiconductor light-emitting element by using same
JP2021093430A (ja) 半導体チップ集積装置の製造方法および半導体チップ集積装置
JP7465612B2 (ja) 半導体発光素子チップ集積装置およびその製造方法
US20230145433A1 (en) Inkjet printing device, method for printing bipolar elements, and method for manufacturing display device
US20230307598A1 (en) Display device using semiconductor light-emitting element
JP2003005674A (ja) 表示素子及び画像表示装置
US20230047796A1 (en) Inkjet printing device, printing method of bipolar element, and manufacturing method of display device
JP2022122320A (ja) 半導体発光素子チップ集積装置の製造方法および半導体発光素子チップ集積装置
WO2024052971A1 (ja) 発光ダイオードチップ、発光ダイオードチップ集積装置および発光ダイオードチップ集積装置の製造方法
EP3975228B1 (en) Module for removing misassembled semiconductor light-emitting element, and method using same to remove misassembled semiconductor light-emitting element
KR20210056480A (ko) 잉크젯 프린팅 장치, 쌍극성 소자의 정렬 방법 및 표시 장치의 제조 방법