WO2024052971A1 - 発光ダイオードチップ、発光ダイオードチップ集積装置および発光ダイオードチップ集積装置の製造方法 - Google Patents

発光ダイオードチップ、発光ダイオードチップ集積装置および発光ダイオードチップ集積装置の製造方法 Download PDF

Info

Publication number
WO2024052971A1
WO2024052971A1 PCT/JP2022/033346 JP2022033346W WO2024052971A1 WO 2024052971 A1 WO2024052971 A1 WO 2024052971A1 JP 2022033346 W JP2022033346 W JP 2022033346W WO 2024052971 A1 WO2024052971 A1 WO 2024052971A1
Authority
WO
WIPO (PCT)
Prior art keywords
semiconductor layer
light emitting
emitting diode
electrode
micro led
Prior art date
Application number
PCT/JP2022/033346
Other languages
English (en)
French (fr)
Inventor
元伸 竹谷
Original Assignee
アルディーテック株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by アルディーテック株式会社 filed Critical アルディーテック株式会社
Priority to JP2023544515A priority Critical patent/JP7422449B1/ja
Priority to PCT/JP2022/033346 priority patent/WO2024052971A1/ja
Publication of WO2024052971A1 publication Critical patent/WO2024052971A1/ja

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
    • G09F9/33—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements being semiconductor devices, e.g. diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/08—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a plurality of light emitting regions, e.g. laterally discontinuous light emitting layer or photoluminescent region integrated within the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/24—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate of the light emitting region, e.g. non-planar junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H01L33/42—Transparent materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls

Definitions

  • the present invention relates to a light emitting diode chip, a light emitting diode chip integrated device, and a method for manufacturing a light emitting diode chip integrated device, and is applied to, for example, a micro LED display in which a large number of miniaturized micro light emitting diode (LED) chips are integrated on a substrate. It is suitable.
  • a micro LED display in which a large number of miniaturized micro light emitting diode (LED) chips are integrated on a substrate. It is suitable.
  • LCDs liquid crystal displays
  • OLEDs organic EL displays
  • Micro-LED displays are attracting attention as displays with high brightness and high efficiency (low power consumption) that far exceed LCDs and OLEDs.
  • Direct-emission micro LED displays are highly efficient, but in order to realize micro LED displays, it is necessary to arrange tens of millions of micro LED chips with sizes on the order of several micrometers to several tens of micrometers on a mounting board. .
  • Micro LED chips generally use GaN-based semiconductors.
  • conventional GaN-based micro LED chips have a problem of reduced luminous efficiency due to miniaturization of the chip.
  • the reason for this is that wet etching is difficult for GaN-based semiconductors, and dry etching such as reactive ion etching (RIE) is used to separate chips, but the density of defects on the sidewalls caused by dry etching is high and This is because a considerable number of defects remain even if the coating is performed by growth.
  • RIE reactive ion etching
  • Patent Documents 5 to 8 propose a method for manufacturing a micro LED display that can realize a micro LED display at low cost.
  • ink in which micro LED chips, which are configured such that the p-side electrode side is attracted to a magnetic field more strongly than the n-side electrode side, are dispersed in a liquid is applied to the chip bonding portion on the main surface of the substrate.
  • a micro LED display is manufactured by discharging and applying an external magnetic field from below the substrate to couple the p-side electrode side of the micro LED chip to the chip bonding part.
  • Patent Document 8 discloses a vertical micro LED chip having a plurality of p-side electrodes and one n-side electrode on the upper and lower sides, or a horizontal micro-LED chip having a plurality of p-side electrodes and one n-side electrode on one side.
  • a micro LED display is manufactured by bonding the wafer to a chip bonding part using a multi-chip transfer method.
  • the problem to be solved by this invention is to provide a light emitting diode chip made of AlGaInN or even AlGaInP, which can obtain high luminous efficiency even when miniaturized and is easily manufactured.
  • various high-performance light emitting diode chip integrated devices including micro LED displays using diode chips, and a method for manufacturing a light emitting diode chip integrated device that can easily manufacture such light emitting diode chip integrated devices. It is to be.
  • this invention an n-type semiconductor layer; a truncated polygonal pyramidal semiconductor layer on the n-type semiconductor layer; a light-emitting layer provided along the top surface and side surfaces of the polygonal truncated pyramid-shaped semiconductor layer; a p-type semiconductor layer provided to cover the light emitting layer; an n-side electrode in contact with the n-type semiconductor layer; and a p-side electrode in contact with the p-type semiconductor layer,
  • the thickness of the p-type semiconductor layer above the top surface of the truncated polygonal pyramid-shaped semiconductor layer is smaller than the thickness of the p-type semiconductor layer above the side surface of the truncated polygonal pyramid-shaped semiconductor layer;
  • This is an AlGaInN-based or AlGaInP-based light emitting diode chip in which light is mainly emitted from the light emitting layer on the upper surface of the polygonal truncated pyramid-shaped semiconductor layer.
  • the polygonal truncated pyramid-shaped semiconductor layer typically has a hexagonal truncated pyramid shape, but is not limited to this.
  • a light emitting layer is provided for each truncated polygonal pyramid semiconductor layer, and if there are multiple semiconductor layers on the n-type semiconductor layer, there are also multiple light emitting layers.
  • This semiconductor layer may be undoped or n-type.
  • an insulating film having at least one opening is provided on the n-type semiconductor layer, and a truncated polygonal pyramid-shaped semiconductor layer is provided on the n-type semiconductor layer in the opening portion of the insulating film. Alternatively, it is provided only on the n-type semiconductor layer in the opening portion of the insulating film.
  • the number of openings that the insulating film has is the same as the number of light emitting layers that the light emitting diode chip has. When the insulating film has a plurality of openings, the arrangement thereof is selected as necessary, but from the viewpoint of improving the arrangement density, a close-packed arrangement is preferably used.
  • the shape of the opening in the insulating film is selected as necessary, and is typically a polygon similar to the semiconductor layer having a truncated polygonal pyramid shape, but it may also have a shape other than a polygon, for example, a circle.
  • the insulating film is selected as necessary, and for example, an oxide film (SiO 2 film, etc.), nitride film (Si 3 N 4 film, etc.), oxynitride film (SiON film, etc.), etc. are used.
  • an insulating film having at least one opening is provided on the n-type semiconductor layer, preferably a part of the n-type semiconductor layer is formed by lateral growth, and the opening in the insulating film is formed by the lateral growth.
  • one of the p-side electrode and the n-side electrode is typically configured to be more strongly attracted to the magnetic field than the other.
  • One of the p-side electrode and n-side electrode typically includes a soft magnetic material.
  • a soft magnetic material is a material that has a low coercive force and a high magnetic permeability, and is strongly magnetized under the influence of a magnetic field, but has the property of having no magnetic force in the absence of a magnetic field.
  • the soft magnetic material is, for example, nickel (Ni) (see Patent Documents 5 to 7).
  • one of the p-side electrode and n-side electrode is placed in a stronger magnetic field than the other. There is no need to configure it so that it is attracted to.
  • At least a portion of one of the p-side electrode and the n-side electrode is configured to be transparent, and light from the light emitting layer is extracted to the outside through this transparent portion.
  • one of the p-side electrode and the n-side electrode is constituted by a transparent electrode.
  • the light emitting diode chip may be vertical or horizontal.
  • the p-side electrode is provided on the top surface of the p-type semiconductor layer
  • the n-side electrode is provided on the surface (back surface) of the n-type semiconductor layer opposite to the polygonal truncated pyramid-shaped semiconductor layer.
  • a single vertical light-emitting diode chip has a plurality of polygonal truncated pyramid-shaped semiconductor layers, typically, a plurality of polygonal truncated pyramid-shaped semiconductor layers are provided on an n-type semiconductor layer and separated from each other.
  • a plurality of side electrodes are provided separately from each other on the upper surface of the p-type semiconductor layer in portions corresponding to the upper surface of each truncated polygonal pyramidal semiconductor layer.
  • the p-side electrode is provided on the upper surface of the p-type semiconductor layer
  • the n-side electrode is provided on the portion of the n-type semiconductor layer where the truncated polygonal pyramidal semiconductor layer is not provided.
  • a single horizontal light-emitting diode chip has a plurality of polygonal truncated pyramid-shaped semiconductor layers, typically a plurality of polygonal truncated pyramid-shaped semiconductor layers are provided on the n-type semiconductor layer and separated from each other.
  • a plurality of side electrodes are provided separately from each other on the upper surface of the p-type semiconductor layer in portions corresponding to the upper surface of each truncated polygonal pyramidal semiconductor layer.
  • AlGaInN light emitting diode chips are used to emit light in the near-ultraviolet, blue-violet, and blue to green wavelength bands (wavelengths of 365 nm to 550 nm). Furthermore, an AlGaInP-based light emitting diode chip is used to obtain light emission in the red wavelength band (wavelength 600 nm to 650 nm). In order to obtain blue, green, and red wavelength bands, an AlGaInN light emitting diode chip and a phosphor may be combined.
  • the chip size of the light emitting diode chip is selected according to need, and varies depending on whether the light emitting diode chip is vertical or horizontal, but generally it is 20 ⁇ m x 20 ⁇ m or less, typically 10 ⁇ m x 10 ⁇ m or less, Most typically, it is selected to be 5 ⁇ m x 5 ⁇ m or less, and typically 0.1 ⁇ m x 0.1 ⁇ m or more. Further, the thickness of the light emitting diode chip is also selected as required, but is typically 1 ⁇ m or more and 6 ⁇ m or less. It is preferable that the light emitting diode chip is obtained by performing crystal growth of a semiconductor layer constituting the light emitting diode on a substrate and then separating the substrate from the semiconductor layer.
  • the overall shape of the light emitting diode chip is selected as required and is not particularly limited, but typically is a polygonal prism, a cylinder, or the like.
  • Polygonal prisms include square prisms (such as regular square prisms), hexagonal prisms (such as regular hexagonal prisms), and octagonal prisms (such as regular octagonal prisms).
  • the overall shape of the light-emitting diode chip may be a half-polygonal pyramid (a polygonal pyramid with the top removed), a semi-cone (a cone with the top removed), or the like.
  • the side surfaces of the light emitting diode chip are formed so that the upper surface portion of the semiconductor layer, of the light emitting layer provided along the upper surface and side surfaces of the semiconductor layer in the shape of a truncated polygonal pyramid, is not exposed to the side surfaces.
  • the side surfaces of the light-emitting diode chip are formed by the light-emitting layers provided along the top and side surfaces of at least one semiconductor layer in the shape of a truncated polygonal pyramid.
  • the upper surface of this semiconductor layer is formed so as not to be exposed on this side surface.
  • this invention A substrate having a lower electrode having a lower trunk electrode and a single or multiple lower branch electrodes branched from the lower trunk electrode on one main surface; a tip coupling portion configured by the upper surface of the single or multiple lower branch electrodes of the lower electrode; A plurality of vertical light emitting diode chips having one or more p-side electrodes and one n-side electrode above and below, coupled to the chip coupling part; and an upper electrode of the upper layer of the light emitting diode chip, The light emitting diode chip has one of the p-side electrode and the n-side electrode facing the chip-coupling portion and coupled to the chip-coupling portion, and the one of the p-side electrode and the n-side electrode.
  • the above light emitting diode chip is an n-type semiconductor layer; a truncated polygonal pyramidal semiconductor layer on the n-type semiconductor layer; a light-emitting layer provided along the top surface and side surfaces of the polygonal truncated pyramid-shaped semiconductor layer; a p-type semiconductor layer provided to cover the light emitting layer; an n-side electrode in contact with the n-type semiconductor layer; and a p-side electrode in contact with the p-type semiconductor layer,
  • the thickness of the p-type semiconductor layer above the top surface of the truncated polygonal pyramid-shaped semiconductor layer is smaller than the thickness of the p-type semiconductor layer above the side surface of the truncated polygonal pyramid-shaped semiconductor layer;
  • the light emitting diode chip integrated device is an AlGaInN-based or AlGaInP-
  • the substrate typically has a plurality of circuit units that can be driven independently of each other, and a lower electrode and an upper electrode are provided for each of the plurality of circuit units.
  • one pixel is typically constituted by a region including three or more mutually adjacent circuit units.
  • the area of one pixel is selected as necessary.
  • the area of one pixel is typically selected to be approximately 500 ⁇ m ⁇ 500 ⁇ m, but may be larger or smaller than 500 ⁇ m ⁇ 500 ⁇ m.
  • three or more circuit units can emit light in three colors, red, green, and blue.
  • the color display may be a passive matrix drive method, an active matrix drive method, a pulse width modulation (PWM) drive method, or the like.
  • PWM pulse width modulation
  • a light emitting diode chip may be transferred onto an IC substrate with a built-in PWM drive circuit.
  • the substrate (or mounting substrate) is not particularly limited, and includes, for example, a Si substrate, a glass substrate, a glass epoxy substrate, a resin film, a printed circuit board, and the like.
  • the substrate may be rigid or flexible, and may be transparent, translucent, or opaque, and may be selected as appropriate.
  • the width of the single or plural lower branch line electrodes constituting the lower electrode, the width of the gap between the plurality of lower branch line electrodes, etc. are selected as necessary.
  • the width of the lower branch line electrode is 1. ⁇ 100 ⁇ m, and the width of the gap between the lower branch electrodes is 0.1 to 5 ⁇ m.
  • these plurality of lower branch electrodes are provided in parallel to each other.
  • the upper surface of each lower branch electrode constitutes a tip coupling portion.
  • the chip bonding portion is a region where the light emitting diode chips are bonded. At least one light emitting diode chip is coupled to the chip coupling portion of the single lower branch electrode or at least one of the plurality of lower branch electrodes.
  • a chip coupling part to which no LED chip is coupled.
  • the light emitting diode chip may be coupled to any position of the chip coupling part.
  • the position where this light-emitting diode chip is coupled to the chip coupling part is more strongly attracted to the magnetic field than the other. If it is desired to predetermine the ferromagnetic region, a ferromagnetic region may be provided in the region of the chip coupling portion.
  • one of the p-side electrode and the n-side electrode of the light emitting diode chip is attracted toward this ferromagnetic region by magnetic force, and is easily coupled to the ferromagnetic region.
  • ferromagnetic regions are formed at the desired coupling positions. These ferromagnetic regions may be provided between the substrate and the lower branch electrode, or may be provided on the chip coupling portion.
  • the area of the ferromagnetic region is typically selected to be less than or equal to the area of one of the p-side electrode and n-side electrode of the light emitting diode chip.
  • the shape of the ferromagnetic region is typically selected to be similar to the shape of one of the p-side electrode and the n-side electrode of the light emitting diode chip, but is not limited thereto.
  • the ferromagnetic region typically consists of a soft magnetic material or a hard magnetic material.
  • Hard magnetic materials have a property of having coercive force even when a magnetic field is removed, and are used as permanent magnets. Examples of the hard magnetic material include neodymium iron boron (Nd-Fe-B) magnets (see Patent Documents 5 to 7).
  • the upper electrode of the upper layer of the light emitting diode chip includes an upper main line electrode and a single or multiple branch line electrode branching from the upper main line electrode and spanning the chip coupling part so as to intersect with the single or multiple lower branch line electrodes. It may also have a plurality of upper branch line electrodes.
  • the width of the single or multiple upper branch line electrodes, the width of the gap between the multiple upper branch line electrodes, etc. are selected as necessary in the same way as the single or multiple lower branch line electrodes constituting the lower electrode.
  • the width of each upper branch line electrode is 1 to 100 ⁇ m
  • the width of the gap between the plurality of upper branch line electrodes is 0.1 to 5 ⁇ m.
  • these upper branch line electrodes are provided parallel to each other, and these upper branch line electrodes are provided at right angles to the lower branch line electrode, but the present invention is not limited to this. It is not something that will be done.
  • L and U are It is selected to satisfy L ⁇ U ⁇ 4.
  • L and U are It is selected to satisfy L ⁇ U ⁇ 4.
  • the light emitting diode chip usually contains electrical defects at a rate of about 0.5%.
  • the pixel will fail due to a chip defect of about 0.5%. will require repair. Normally, when a chip is defective, it is necessary to replace the chip, but the smaller the chip, the more difficult repair work such as replacement becomes extremely difficult. As described above, the difficulty of the 100% inspection process for removing defective chips and the difficulty of repairing pixels when defective chips are present are also factors that impede cost reduction of micro LED displays.
  • the pixel can be repaired by disconnecting the upper branch line electrode and lower branch line electrode to which the defective chip is connected from the main line electrode by applying current or irradiating a laser beam, which is much easier than replacing the chip. It is.
  • ⁇ is the number of branch line electrodes, and in order to make the number of branch line electrodes 4 or more, L ⁇ U ⁇ 4 must be satisfied.
  • N indicates the number of chips.
  • At least a portion of the lower branch electrode and/or at least a portion of the upper branch electrode may be composed of a low melting point metal having a melting point of 350° C. or lower, typically 150° C. or higher; A part can be used as a fuse. That is, when the lower branch line electrode or the upper branch line electrode is energized, the portion made of the low melting point metal is selectively melted due to heat generation, thereby cutting the lower branch line electrode or the upper branch line electrode.
  • a low melting point metal having a melting point of 350° C. or lower, typically 150° C. or higher
  • a part can be used as a fuse. That is, when the lower branch line electrode or the upper branch line electrode is energized, the portion made of the low melting point metal is selectively melted due to heat generation, thereby cutting the lower branch line electrode or the upper branch line electrode.
  • Such metals include In, InSn, etc. (see Patent Document 7).
  • the entire lower branch line electrode or upper branch line electrode is made of a material with a high melting point, it can be cut by irradiating a portion of the lower branch line electrode or upper branch line electrode made of that material with a laser beam or electron beam. can do.
  • the cut point may be at any position on the lower branch line electrode or the upper branch line electrode, as long as no other problems occur, and any position can serve as a fuse.
  • the light emitting diode chip integrated device further includes a vertical Zener diode chip having a p-side electrode and an n-side electrode on the upper and lower sides, and the zener diode chip is connected to the light emitting diode chip. It is connected so that it is reverse biased.
  • this Zener diode chip By connecting this Zener diode chip so that a reverse bias is applied between the lower electrode and the upper electrode, even if a surge voltage is applied between the lower electrode and the upper electrode for some reason, this Zener diode chip Since current can be released through the diode chip, electrostatic discharge damage (ESD) of the light emitting diode chip can be effectively prevented.
  • ESD electrostatic discharge damage
  • the mixing ratio of Zener diode chips is one-tenth or less of that of light emitting diode chips.
  • this Zener diode chip also has a p-side electrode and an n-side electrode.
  • One of the electrodes is configured to be more strongly attracted to the magnetic field than the other.
  • the light emitting diode chip integrated device may be of any type, and is designed as appropriate depending on the type of light emitting diode chip.
  • the light emitting diode chip integrated device is not limited to one in which one type of light emitting diode chips are integrated, but may be one in which two or more types of light emitting diode chips are integrated, or one in which a phosphor is combined.
  • Examples of the light emitting diode chip integrated device include, but are not limited to, a light emitting diode lighting device, a light emitting diode backlight, a light emitting diode display, etc.
  • the size, planar shape, etc. of the light emitting diode chip integrated device are appropriately selected depending on the use of the light emitting diode chip integrated device, the functions required of the light emitting diode chip integrated device, and the like.
  • this invention applying a magnetic field to the ferromagnetic region of the substrate provided with the ferromagnetic region in the chip coupling portion to magnetize the ferromagnetic region; After the magnetic field is removed and before the residual magnetic flux of the ferromagnetic region disappears, the ferromagnetic region has a p-side electrode and an n-side electrode above and below, and one of the p-side electrode and the n-side electrode is compared to the other.
  • the method of manufacturing a light emitting diode chip integrated device includes the step of coupling one of the p-side electrode and the n-side electrode toward the ferromagnetic region and onto the ferromagnetic region.
  • the vertical light emitting diode chip may basically be of any type, but preferably, an n-type semiconductor layer; a truncated polygonal pyramidal semiconductor layer on the n-type semiconductor layer; a light-emitting layer provided along the top surface and side surfaces of the polygonal truncated pyramid-shaped semiconductor layer; a p-type semiconductor layer provided to cover the light emitting layer; an n-side electrode in contact with the n-type semiconductor layer; and a p-side electrode in contact with the p-type semiconductor layer,
  • the thickness of the p-type semiconductor layer above the top surface of the truncated polygonal pyramid-shaped semiconductor layer is smaller than the thickness of the p-type semiconductor layer above the side surface of the truncated polygonal pyramid-shaped semiconductor layer;
  • One of the p-side electrode and the n-side electrode is configured to be more strongly attracted to the magnetic field than the other, This is an AlGaInN-
  • This method for manufacturing a light emitting diode chip integrated device is suitable for application to manufacturing the above-mentioned light emitting diode chip integrated device.
  • the light emitting diode chip is provided with a light emitting layer along the top surface and side surfaces of a semiconductor layer in the shape of a truncated polygonal pyramid, and light is mainly emitted from the light emitting layer on the top surface of the semiconductor layer in the shape of a truncated polygonal pyramid. Even if there are defects caused by dry etching or the like on the side of a light-emitting diode chip, this has almost no effect on light emission, so it is possible to obtain high light-emitting efficiency even when miniaturized, and the structure is simple. Therefore, it can be easily manufactured.
  • a magnetic field is applied to the ferromagnetic region of a substrate provided with a plurality of ferromagnetic regions in the chip bonding part to magnetize it, and after the magnetic field is removed, the ferromagnetic material is By supplying droplet-shaped ink containing a plurality of light emitting diode chips and liquid to the chip bonding part before the residual magnetic flux in the area disappears, the light emitting diode chips in the ink are Since one of the side electrode and the n-side electrode can be reliably coupled to the ferromagnetic region, the light emitting diode chip integrated device can be easily manufactured.
  • the chip bonding portions in a two-dimensional array, it is possible to produce a large area or high integration density light emitting diode chip integrated device, such as a light emitting diode lighting device, a large area light emitting diode backlight, and a large screen light emitting diode. Displays, etc. can be easily realized.
  • FIG. 1 is a plan view showing a vertical micro LED chip according to a first embodiment of the present invention.
  • FIG. 1 is a vertical cross-sectional view showing a vertical micro LED chip according to a first embodiment of the present invention.
  • FIG. 1 is a perspective view showing a vertical micro LED chip according to a first embodiment of the present invention.
  • FIG. 2 is a vertical cross-sectional view for explaining the operation of the vertical micro LED chip according to the first embodiment of the present invention.
  • FIG. 1 is a cross-sectional view for explaining a method of manufacturing a vertical micro LED chip according to a first embodiment of the present invention.
  • FIG. 1 is a cross-sectional view for explaining a method of manufacturing a vertical micro LED chip according to a first embodiment of the present invention.
  • FIG. 1 is a cross-sectional view for explaining a method of manufacturing a vertical micro LED chip according to a first embodiment of the present invention.
  • FIG. 1 is a cross-sectional view for explaining a method of manufacturing a vertical
  • FIG. 1 is a cross-sectional view for explaining a method of manufacturing a vertical micro LED chip according to a first embodiment of the present invention.
  • FIG. 1 is a cross-sectional view for explaining a method of manufacturing a vertical micro LED chip according to a first embodiment of the present invention.
  • FIG. 1 is a cross-sectional view for explaining a method of manufacturing a vertical micro LED chip according to a first embodiment of the present invention.
  • FIG. 1 is a cross-sectional view for explaining a method of manufacturing a vertical micro LED chip according to a first embodiment of the present invention.
  • FIG. 1 is a cross-sectional view for explaining a method of manufacturing a vertical micro LED chip according to a first embodiment of the present invention.
  • FIG. 1 is a cross-sectional view for explaining a method of manufacturing a vertical micro LED chip according to a first embodiment of the present invention.
  • FIG. 1 is a cross-sectional view for explaining a method of manufacturing a vertical micro LED chip according to a first embodiment of the present invention.
  • FIG. 1 is a cross-sectional view for explaining a method of manufacturing a vertical micro LED chip according to a first embodiment of the present invention.
  • FIG. 1 is a cross-sectional view for explaining a method of manufacturing a vertical micro LED chip according to a first embodiment of the present invention.
  • FIG. 1 is a cross-sectional view for explaining a method of manufacturing a vertical micro LED chip according to a first embodiment of the present invention.
  • FIG. 7 is a vertical cross-sectional view showing a vertical micro LED chip according to a second embodiment of the present invention.
  • FIG. 7 is a vertical cross-sectional view showing a vertical micro LED chip according to a third embodiment of the present invention.
  • FIG. 7 is a vertical cross-sectional view showing a vertical micro LED chip according to a fourth embodiment of the present invention. It is a top view which shows the vertical micro LED chip by the 5th Embodiment of this invention.
  • FIG. 7 is a cross-sectional view showing a vertical micro LED chip according to a fifth embodiment of the present invention.
  • FIG. 7 is a cross-sectional view for explaining the operation of a vertical micro LED chip according to a fifth embodiment of the present invention.
  • FIG. 7 is a schematic diagram showing ink used for manufacturing a micro LED chip integrated device according to a sixth embodiment of the present invention.
  • FIG. 7 is a schematic diagram showing an ink ejection device used for manufacturing a micro LED chip integrated device according to a sixth embodiment of the present invention.
  • FIG. 7 is a plan view showing a mounting board used for manufacturing a micro LED chip integrated device according to a sixth embodiment of the present invention.
  • FIG. 7 is a cross-sectional view showing a mounting board used for manufacturing a micro LED chip integrated device according to a sixth embodiment of the present invention.
  • FIG. 7 is a plan view for explaining a method of manufacturing a micro LED chip integrated device according to a sixth embodiment of the present invention.
  • FIG. 7 is a cross-sectional view for explaining a method of manufacturing a micro LED chip integrated device according to a sixth embodiment of the present invention.
  • FIG. 7 is a cross-sectional view for explaining a method of manufacturing a micro LED chip integrated device according to a sixth embodiment of the present invention.
  • FIG. 7 is a plan view for explaining a method of manufacturing a micro LED chip integrated device according to a sixth embodiment of the present invention.
  • FIG. 7 is a cross-sectional view for explaining a method of manufacturing a micro LED chip integrated device according to a sixth embodiment of the present invention.
  • FIG. 7 is a cross-sectional view for explaining a method of manufacturing a micro LED chip integrated device according to a sixth embodiment of the present invention.
  • FIG. 7 is a plan view for explaining a method of manufacturing a micro LED chip integrated device according to a sixth embodiment of the present invention.
  • FIG. 7 is a cross-sectional view for explaining a method of manufacturing a micro LED chip integrated device according to a sixth embodiment of the present invention.
  • FIG. 7 is a plan view for explaining a method for repairing a micro LED chip integrated device manufactured by a method for manufacturing a micro LED chip integrated device according to a sixth embodiment of the present invention.
  • FIG. 7 is a cross-sectional view for explaining a method for repairing a micro LED chip integrated device manufactured by a method for manufacturing a micro LED chip integrated device according to a sixth embodiment of the present invention.
  • FIG. 7 is a plan view for explaining a method for repairing a micro LED chip integrated device manufactured by a method for manufacturing a micro LED chip integrated device according to a sixth embodiment of the present invention.
  • FIG. 7 is a plan view for explaining a method for repairing a micro LED chip integrated device manufactured by a method for manufacturing a micro LED chip integrated device according to a sixth embodiment of the present invention.
  • FIG. 7 is a cross-sectional view for explaining a method for repairing a micro LED chip integrated device manufactured by a method for manufacturing a micro LED chip integrated device according to a sixth embodiment of the present invention.
  • FIG. 7 is a plan view for explaining a method of manufacturing a micro LED chip integrated device according to a seventh embodiment of the present invention.
  • FIG. 7 is a cross-sectional view for explaining a method of manufacturing a micro LED chip integrated device according to a seventh embodiment of the present invention.
  • FIG. 7 is a cross-sectional view for explaining a method of manufacturing a micro LED chip integrated device according to a seventh embodiment of the present invention.
  • FIG. 7 is a cross-sectional view for explaining a method of manufacturing a micro LED chip integrated device according to a seventh embodiment of the present invention.
  • FIG. 7 is a cross-sectional view for explaining a method of manufacturing a micro LED chip integrated device according to a seventh embodiment of the present invention.
  • FIG. 7 is a cross-sectional view for explaining a method of manufacturing a micro LED chip integrated device according to a seventh embodiment of the present invention.
  • FIG. 7 is a cross-sectional view for explaining a method of manufacturing a micro LED chip integrated device according to a seventh embodiment of the present invention.
  • FIG. 7 is a cross-sectional view for explaining a method of manufacturing a micro LED chip integrated device according to a seventh embodiment of the present invention.
  • FIG. 7 is a plan view for explaining a method of manufacturing a micro LED chip integrated device according to a seventh embodiment of the present invention.
  • FIG. 7 is a plan view for explaining a method of manufacturing a micro LED chip integrated device according to a seventh embodiment of the present invention.
  • FIG. 7 is a plan view for explaining a method of manufacturing a micro LED chip integrated device according to a seventh embodiment of the present invention.
  • FIG. 7 is a plan view for explaining a method of manufacturing a micro LED chip integrated device according to an eighth embodiment of the present invention.
  • FIG. 7 is a plan view for explaining a method of manufacturing a micro LED chip integrated device according to an eighth embodiment of the present invention.
  • FIG. 9 is a plan view showing a horizontal micro LED chip according to a ninth embodiment of the present invention.
  • FIG. 9 is a sectional view showing a horizontal micro LED chip according to a ninth embodiment of the present invention.
  • FIG. 9 is a perspective view showing a horizontal micro LED chip according to a ninth embodiment of the present invention.
  • FIG. 9 is a plan view showing a mounting board used in a method for manufacturing a micro LED chip integrated device according to a tenth embodiment of the present invention.
  • FIG. 9 is a cross-sectional view showing a mounting board used in a method for manufacturing a micro LED chip integrated device according to a tenth embodiment of the present invention.
  • FIG. 7 is a cross-sectional view for explaining a method of manufacturing a micro LED chip integrated device according to a tenth embodiment of the present invention.
  • FIG. 7 is a cross-sectional view for explaining a method of manufacturing a micro LED chip integrated device according to a tenth embodiment of the present invention.
  • FIG. 9 is a plan view showing a micro LED chip integrated device manufactured by a method for manufacturing a micro LED chip integrated device according to a tenth embodiment of the present invention.
  • FIG. 9 is a cross-sectional view showing a micro LED chip integrated device manufactured by a method for manufacturing a micro LED chip integrated device according to a tenth embodiment of the present invention.
  • FIG. 9 is a cross-sectional view showing a micro LED chip integrated device manufactured by a method for manufacturing a micro LED chip integrated device according to a tenth embodiment of the present invention.
  • FIG. 9 is a cross-sectional view showing a vertical micro LED chip according to an eleventh embodiment of the present invention.
  • FIGS. 1A, 1B and 1C A vertical micro LED chip 10 according to a first embodiment is shown in FIGS. 1A, 1B and 1C.
  • FIG. 1A is a plan view
  • FIG. 1B is a longitudinal sectional view
  • FIG. 1C is a perspective view.
  • This vertical micro LED chip 10 has a hexagonal columnar shape as a whole.
  • an SiO 2 film 12 is provided as an insulating film on an n-type GaN layer 11.
  • a hexagonal opening 12a is provided in the center of the SiO 2 film 12.
  • the thickness of the SiO 2 film 12 is selected as required, and is, for example, 10 to 30 nm.
  • the diameter of the opening 12a is selected as required, but is typically 100 to 1000 nm.
  • An island-shaped hexagonal truncated pyramid-shaped GaN layer 13 is provided on the n-type GaN layer 11 in the opening 12a so as to extend on the SiO 2 film 12.
  • This GaN layer 13 may be undoped or n-type.
  • a light-emitting layer 14 is provided in an island shape along the upper surface and side surface (slope) of this GaN layer 13.
  • the light emitting layer 14 is, for example, an In x Ga 1-x N/In y Ga layer in which In x Ga 1-x N layers as barrier layers and In y Ga 1-y N layers as well layers are alternately laminated .
  • a p-type GaN layer 15 is provided to cover this light emitting layer 14.
  • the surface of this p-type GaN layer 15 is flat. Therefore, the thickness of the p-type GaN layer 15 above the top surface of the GaN layer 13 is smaller than the thickness of the p-type GaN layer 15 above the side surface (slope) of the GaN layer 13.
  • a p-side electrode 16 made of ITO is provided on the p-type GaN layer 15, and an n-side electrode 17 is provided on the back surface of the n-type GaN layer 11.
  • the n-side electrode 17 contains Ni, which is a soft magnetic material, and is made of a multilayer film such as a Ti/Al/Ti/Ni/Au film, for example.
  • the n-type GaN layer 11, the light-emitting layer 14, and the p-type GaN layer 15 typically have a C-plane orientation.
  • the resistivity of the n-type GaN layer 11 is, for example, about 0.01 ⁇ cm, but is not limited to this.
  • the resistivity of the GaN layer 13 is, for example, about 0.1 to 0.3 ⁇ cm, but is not limited thereto.
  • the resistivity of the p-type GaN layer 15 is, for example, about 1 to 3 ⁇ cm, but is not limited thereto.
  • the thickness of the n-type GaN layer 11 is, for example, 1 to 5 ⁇ m
  • the thickness of the GaN layer 13 is, for example, 100 to 1500 nm
  • the thickness of the light emitting layer 14 is, for example, 30 to 100 nm
  • the thickness of the p-type GaN layer 15 is, for example, 1 to 5 ⁇ m.
  • the thickness of the upper portion is, for example, 100 to 200 nm, but is not limited thereto.
  • the total thickness of the n-type GaN layer 11, GaN layer 13, light-emitting layer 14, and p-type GaN layer 15 is, for example, 1.2 to 6.8 ⁇ m, but is not limited thereto.
  • the In composition ratios x and y of the In x Ga 1-x N/In y Ga 1-y N MQW structure constituting the light emitting layer 14 are selected depending on the emission wavelength of the vertical micro LED chip 10 .
  • the In composition of the light-emitting layer 14 formed in a hexagonal truncated pyramid shape following the hexagonal truncated pyramid shape of the GaN layer 13 is higher in the portion on the upper surface of the GaN layer 13 than in the portion on the side surface of the GaN layer 13. Therefore, the band gap of the portion of the light emitting layer 14 located on the side surface of the GaN layer 13 is larger than the band gap of the portion located on the top surface of the GaN layer 13.
  • FIG. 2 shows the size of each part of the vertical micro LED chip 10 shown in FIG. 1B.
  • the diameter of the opening 12a of the insulating film 12 is a
  • the diameter of the upper surface of the hexagonal truncated pyramid-shaped GaN layer 13 is b
  • the diameter is c
  • the diameter of the GaN layer 13 is d
  • the height from the top surface of the insulating film 12 to the top surface of the p-type GaN layer 15 is e
  • the current flowing between the electrode 17 mainly passes through the p-type GaN layer 15 above the upper surface of the GaN layer 13, which has a lower resistance, and passes through the p-type GaN layer 15 above the side surface of the GaN layer 13.
  • the current passing through it is small.
  • the In composition ratios x and y of the MQW structure of the light emitting layer 14 are smaller in a portion of the light emitting layer 14 above the side surface of the GaN layer 13 than in a portion above the top surface of the GaN layer 13.
  • the bandgap is smaller in the upper part of the upper surface of the GaN layer 13 than in the upper part of the side surface of the GaN layer 13, but carriers (electrons, holes) are It tends to collect on the light emitting layer 14.
  • the path of the current flowing between the p-side electrode 16 and the n-side electrode 17 becomes like the shaded area in the longitudinal section of FIG. Then, as a current flows between the p-side electrode 16 and the n-side electrode 17, light emission occurs in the light-emitting layer 14, and the light emitted from the light-emitting layer 14 above the upper surface of the GaN layer 13 is mainly caused by p-side electrode 16 and n-side electrode 17. It passes through the side electrode 16 and is taken out to the outside.
  • n-type GaN layer 11 is epitaxially grown on a C-plane oriented sapphire substrate 20 by, for example, a metal organic chemical vapor deposition (MOCVD) method
  • MOCVD metal organic chemical vapor deposition
  • a chemical vapor phase is deposited on this n-type GaN layer 11.
  • the SiO 2 film 12 is formed by a growth (CVD) method, a sputtering method, or the like.
  • the SiO 2 film 12 is patterned by a conventionally known method to form an opening 12a in a portion that will eventually form one chip.
  • the GaN layer 13 is grown in the shape of a hexagonal truncated pyramid island by the ELO method using the conventionally known MOCVD method.
  • GaN selectively grows on the surface of the n-type GaN layer 11 exposed in the opening 12a of the SiO 2 film 12, and subsequently grows laterally on the SiO 2 film 12, thereby causing GaN to grow on the SiO 2 film 12.
  • a GaN layer 13 is then grown. During this growth, the growth is stopped before the island-shaped GaN layer 13 collides with the adjacent island-shaped GaN layer 13.
  • a light emitting layer 14 having an In x Ga 1-x N/In y Ga 1-y N MQW structure is epitaxially grown on the island-shaped GaN layer 13 grown as described above.
  • the growth rate of the InGaN layer that grows on the side surface of the GaN layer 13 is smaller than the growth rate of the InGaN layer that grows on the top surface of the GaN layer 13. It is smaller than the top surface of 13.
  • the In composition of the InGaN layer grown on the top surface of the GaN layer 13 is also smaller than the In composition of the InGaN layer grown on the side surface.
  • a p-type GaN layer 15 is epitaxially grown over the entire surface so as to cover the light emitting layer 14.
  • the thickness of the p-type GaN layer 15 above the upper surface of the GaN layer 13 is smaller than the thickness of the p-type GaN layer 15 above the side surfaces of the GaN layer 13 .
  • FIG. 3E shows a case where the surface of the p-type GaN layer 15 is flat, it does not necessarily have to be flat.
  • the growth of the GaN layer 13, the light emitting layer 14, and the p-type GaN layer 15 is performed continuously in an MOCVD furnace.
  • an ITO film 21 is formed on the entire surface of the p-type GaN layer 15 by a sputtering method or the like, and an etching mask 22 made of, for example, a Cr film is formed thereon by a sputtering method or the like. Using this etching mask 22, the ITO film 21 is etched and patterned. The ITO film 21 patterned in this way becomes the p-side electrode 16. In the following, the p-side electrode 16 is shown instead of the ITO film 21.
  • etching is performed perpendicularly to the sapphire substrate 10 by RIE using the etching mask 22 until the sapphire substrate 20 is reached.
  • a covering material 23 such as polydimethylsiloxane (PDMS)
  • a supporting substrate 24 such as a film or a Si substrate is bonded thereon.
  • a laser beam is irradiated from the back side of the sapphire substrate 20 to cause separation at the interface between the n-type GaN layer 11 and the sapphire substrate 20.
  • the sapphire substrate 20 is separated from the n-type GaN layer 11 (laser lift-off).
  • a resist pattern (not shown) having an opening in a portion other than the portion corresponding to the covering material 23 is formed, and then a resist pattern (not shown) is formed on the entire surface of the substrate by, for example, a vacuum evaporation method.
  • the resist pattern is removed together with the stacked film formed thereon of the Ti film, Al film, Ti film, Ni film, and Au film. (liftoff).
  • the n-side electrode 17 is formed on the n-type GaN layer 11, as shown in FIG. 3J.
  • the thicknesses of the Ti film, Al film, Ti film, Ni film, and Au film constituting this n-side electrode 17 are, for example, 5 nm, 100 nm, 20 nm, 300 nm, and 50 nm, respectively.
  • an alloying process is performed to bring the n-side electrode 17 into ohmic contact with the n-type GaN layer 11.
  • a coating material 23 a p-side electrode 16, a p-type GaN layer 15, a light emitting layer 14, a hexagonal truncated pyramid-shaped GaN layer 13, a SiO 2 film 12, an n-type GaN layer 11, and an n-side electrode are disposed.
  • the covering material 23 is dissolved by immersing the material on which 17 is formed in a solvent. In this way, as shown in FIG. 3K, a plurality of vertical micro LED chips 10 are obtained at the same time.
  • the upper surface of the light emitting layer 14 from which light is mainly extracted is sufficiently far from the side surface of the vertical micro LED chip 10, there is no dryer on the side surface of the vertical micro LED chip 10. Even if there are defects caused by etching, there are no defects caused by dry etching on the upper surface of the light emitting layer 14. Since the current flowing between the p-side electrode 16 and the n-side electrode 17 passes through a region sufficiently distant from the side surface of the vertical micro LED chip 10, electron-hole recombination occurs at the upper surface of the light emitting layer 14. The probability can be maintained high, and thereby high luminous efficiency can be obtained. Moreover, this vertical micro LED chip 10 can be manufactured easily and at low cost using conventionally known techniques.
  • FIG. 4 is a longitudinal sectional view corresponding to FIG. 2.
  • the plan view and perspective view are similar to FIGS. 1A and 1C.
  • Method for manufacturing the vertical micro LED chip 10 according to the second embodiment is similar to the method for manufacturing the vertical micro LED chip 10 according to the first embodiment.
  • FIG. 5 is a longitudinal sectional view corresponding to FIG. 2. The plan view and perspective view are similar to FIGS. 1A and 1C.
  • this vertical micro LED chip 10 has dimensions a, b, c, d, e, f of each part of the vertical micro LED chip 10 according to the first embodiment shown in FIG. f ⁇ e and b ⁇ a ⁇ c hold true. That is, in this vertical micro LED chip 10, the hexagonal truncated pyramid-shaped GaN layer 13 and the active layer 14 thereon are provided only inside the opening 12a of the SiO 2 film 12; Not extended. Other aspects of this vertical micro LED chip 10 are the same as in the first embodiment.
  • the method for manufacturing the vertical micro LED chip 10 according to the third embodiment is the same as that of the first embodiment, except that the growth of the GaN layer 13 and the active layer 14 is completed before the growth of the GaN layer 13 and the active layer 14 is completed before they are grown laterally on the SiO 2 film 12. This method is similar to the method for manufacturing the vertical micro LED chip 10 according to the embodiment.
  • FIG. 6 is a longitudinal sectional view corresponding to FIG. 2. The plan view and perspective view are similar to FIGS. 1A and 1C.
  • this vertical micro LED chip 10 unlike the vertical micro LED chips 10 according to the first, second and third embodiments, an n-type GaN layer 11 and a hexagonal truncated pyramid-shaped There is no SiO 2 film 12 between the GaN layer 13 and the light emitting layer 14. A side surface of the light emitting layer 14 is exposed on the side surface of the vertical micro LED chip 10.
  • the method for manufacturing the vertical micro LED chip 10 according to the fourth embodiment includes finishing the growth of the GaN layer 13 and the active layer 14 before growing them laterally on the SiO 2 film 12, and using the etching mask 22. Except for forming the etching mask 22 so that the side surface of the light emitting layer 14 is included in the side surface exposed by this etching when the sapphire substrate 10 is etched vertically by RIE until the sapphire substrate 20 is reached.
  • the method for manufacturing the vertical micro LED chip 10 according to the first embodiment is the same.
  • the vertical micro LED chip 10 according to the first to fourth embodiments is provided with only one island-shaped light emitting layer 14 and has a hexagonal columnar overall shape, whereas the vertical micro LED chip 10 according to the fifth embodiment
  • the micro LED chip 10 is different in that a plurality of island-shaped light emitting layers 14 are arranged in a honeycomb shape, and the overall shape is a quadrangular prism.
  • FIGS. 7A and 7B a vertical micro LED chip 10 according to a fifth embodiment is shown in FIGS. 7A and 7B.
  • 7A is a plan view
  • FIG. 7B is a sectional view taken along the dashed line shown in FIG. 7A.
  • an SiO 2 film 12 having openings 12a arranged in a honeycomb shape is provided on the n-type GaN layer 11, and each opening 12a has a portion similar to that in the first embodiment.
  • a GaN layer 13 and a light emitting layer 14 each having a hexagonal truncated pyramid shape are provided.
  • the p-type GaN layer 15 is provided over the entire surface so as to cover all the light emitting layers 14.
  • a plurality of p-side electrodes 16 are provided on the p-type GaN layer 15 at positions corresponding to the respective light emitting layers 14 and separated from each other.
  • Each p-side electrode 16 has a size that includes the flat upper surface of each light emitting layer 14.
  • the n-side electrode 17 is provided on the entire back surface of the n-type GaN layer 11.
  • most of the light emitting layer 14 is located at a position away from the side surface of the vertical micro LED chip 10, but a part of the light emitting layer 14 on the outer periphery (in FIG. The rightmost light emitting layer 14) is exposed on this side surface.
  • Other aspects of this vertical micro LED chip 10 are the same as in the first embodiment.
  • this vertical micro LED chip 10 is basically the same as that of the vertical micro LED chip 10 according to the first embodiment, except that light is emitted from each of the plurality of light emitting layers 14.
  • FIG. 8 the path of the current flowing between the p-side electrode 16 and the n-side electrode 17 of this vertical micro LED chip 10 is shown by arrows.
  • the method for manufacturing the vertical micro LED chip 10 according to the fifth embodiment includes forming an SiO 2 film 12 having openings 12a arranged in a honeycomb shape, and forming a hexagonal truncated pyramid-shaped GaN layer 13 at each opening 12a. Basically, except for forming a light-emitting layer 14, forming a plurality of p-side electrodes 16 corresponding to each light-emitting layer 14, and finally forming a chip to include a plurality of light-emitting layers 14, This method is similar to the method for manufacturing the vertical micro LED chip 10 according to the first embodiment.
  • the same advantages as the first embodiment can be obtained in the vertical micro LED chip 10 having a plurality of light emitting layers 14.
  • the micro LED chip integrated device is manufactured by mounting a large number of vertical micro LED chips on a mounting board.
  • a case will be considered in which the vertical micro LED chip 10 according to the first embodiment is used as the vertical micro LED chip.
  • a Sn film is formed on the n-side electrode 16 of the vertical micro LED chip 10.
  • the ink containing this vertical micro LED chip 10, the ink ejection device used for ejecting this ink, and the mounting board will be explained as follows.
  • ink 200 is prepared by dispersing vertical micro LED chips 10 in liquid 50 in a container 100.
  • the ink 200 contains a filler, a surfactant, and the like in addition to the vertical micro LED chip 10 as necessary.
  • the size of the vertical micro LED chip 10 is small as described above, the dispersibility in the ink 200 is sufficiently high, and it can be easily ejected from the ejection nozzle of the ink ejection device.
  • FIG. 10 shows an ink discharge device 300.
  • the ink ejection device 300 has an inkjet print head 301.
  • the inkjet print head 301 has an ink chamber 302 inside and an ink supply section 303 at the top.
  • the inside of the inkjet print head 301 further includes a flow path 305 that connects the upper side of the ink chamber 302 and a tube section 303a provided at the bottom of the ink supply section 303, and a flow path connected to the lower side of the ink chamber 302. 306.
  • a control valve 307 is provided in the middle of the pipe section 303a of the ink supply section 303.
  • a discharge nozzle 308 is provided below the ink chamber 302 .
  • the diameter of the discharge nozzle 308 is selected as required, and is, for example, 10 to 50 ⁇ m.
  • a piezo actuator 309 is provided above the ink chamber 302 and has a structure in which a piezoelectric body is sandwiched between a pair of electrodes.
  • the flow path 306 has a function of discharging the ink 200 in the ink chamber 302 to the outside, returning the ink to the ink supply section 303 and circulating it to prevent clogging of the ejection nozzle 308, and having a function of stirring the ink 200. It is for the purpose of
  • ink 200 is supplied to the ink supply section 303 with the control valve 307 open.
  • the ink 200 thus supplied to the ink supply section 303 is supplied to the ink chamber 302 through the pipe section 303a and the flow path 305.
  • Ink 200 is supplied until channel 305, ink chamber 302, and channel 306 are filled, and then control valve 307 is closed.
  • This ink ejection device 300 further includes a magnetic field application device 311 at a position slightly shifted from the ejection nozzle 308 of this ink ejection device 300 in the horizontal direction.
  • a mounting board 400 which will be described later and which discharges ink 200, is configured to move horizontally at a height between an inkjet print head 301 and a magnetic field application device 311.
  • FIGS. 11A and 11B show a mounting board 400 used for manufacturing this micro LED chip integrated device.
  • FIG. 11A is a plan view
  • FIG. 11B is a cross-sectional view crossing the lower branch line electrode and the lower main line electrode in the vicinity thereof.
  • a lower electrode 420 is provided on one main surface of the substrate 410.
  • a region corresponding to one circuit unit that can be electrically controlled on/off is indicated by a chain line.
  • the lower electrode 420 includes a wide lower trunk electrode 4201 extending in one direction, and a lower trunk electrode 4201 branching from the lower trunk electrode 4201 in a direction perpendicular to the lower trunk electrode 4201.
  • the substrate 410 may be rigid or flexible, and may be transparent or opaque, depending on the needs. Specific examples of the substrate 410 and methods of forming the lower electrode 420 are described in detail in Patent Documents 5 to 7.
  • the upper surface of the lower branch electrode 4203 constitutes a chip coupling portion 421 .
  • the width, spacing, etc. of the lower branch line electrode 4203 are selected as necessary.
  • the mounting board 400 is placed horizontally below the ejection nozzle 308 of the ink ejection device 300.
  • the ink ejection device 300 is fixed, and the mounting board 400 is moved in the direction shown by the arrow in FIG. 10 within a horizontal plane by a transport mechanism (not shown).
  • the piezo actuator 309 By operating the piezo actuator 309, the ink 200 is ejected from the ejection nozzle 308 onto the chip bonding portion 421 of the mounting board 400.
  • One drop of ink 200 ejected in this manner covers a region including all the lower branch electrodes 4203 in one circuit unit, and includes a sufficient number of vertical micro LED chips 10.
  • the number of vertical micro LED chips 10 included in one drop of ink 200 can be adjusted by the concentration of vertical micro LED chips 10 in ink 200, the number of times the ink 200 is ejected, and the like.
  • An example of the ink 200 in this state is shown in FIGS. 12A and 12B.
  • FIG. 12A is a plan view
  • FIG. 12B is a sectional view.
  • the volume of one drop of ink 200 is, for example, 1 to 10 picoliters.
  • the volume of the vertical micro LED chip 10 is generally 0.001 to 0.5 picoliters.
  • the mounting board 400 is moved a predetermined distance by a transport mechanism (not shown), and the chip coupling part 421 on which the ink 200 has been ejected is positioned above the magnetic field application device 311.
  • the magnetic field applying device 311 By applying a magnetic field using the magnetic field applying device 311, the Ni film included in the n-side electrode 17 of the plurality of vertical micro LED chips 10 included in the ink 200 is magnetized. Therefore, each vertical micro LED chip 10 is drawn downward in the ink 200 by the magnetic force, and finally each vertical micro LED chip 10 comes into contact with the chip coupling part 421 with the n-side electrode 17 side facing down. do.
  • the magnetic field is preferably applied by the magnetic field applying device 310 before ejecting the ink 200. Alternatively, it is performed at the time of ejection or before the liquid of the ink 200 evaporates from that time.
  • each vertical micro LED chip 10 is kept in contact with the chip coupling part 421 by magnetic force, the solvent of the ink 200 is evaporated by heating with a lamp or the like, and then heating is performed with a lamp, laser, or the like. By this, the Sn film on the n-side electrode 17 of each vertical micro LED chip 10 is melted. Thereafter, as the molten Sn cools, the n-side electrode 17 of each vertical micro LED chip 10 is electrically and mechanically coupled to the chip coupling portion 421 of the lower branch electrode 4203.
  • FIGS. 13A and 13B An example of this state is shown in FIGS. 13A and 13B.
  • FIG. 13A is a plan view
  • FIG. 13B is a sectional view.
  • the vertical micro LED chips 10 are randomly arranged in the chip coupling part 421.
  • the chip coupling part 421 may include one in which not a single vertical micro LED chip 10 is coupled, and such an example is shown in FIG. 13A.
  • the vertical micro LED chip 10 has a hexagonal planar shape, it is shown as a circle in FIG. 13A (the same applies hereinafter).
  • an insulating film 422 is formed on the entire surface of the mounting board 400 on which the vertical micro LED chip 10 is coupled to the chip coupling part 421 so that the surface is almost flat.
  • the p-side electrode 16 (not shown) is exposed by etching by RIE method or the like.
  • a layer is placed on the insulating film 422 so as to extend in a direction perpendicular to all the lower branch electrodes 4203 in each circuit unit, and to cover all the lower branch electrodes 4203 in each circuit unit.
  • a plurality of elongated transparent electrodes 435 in the form of strips are formed so as to straddle the area.
  • the gap between these transparent electrodes 435 is made smaller than the diameter of the p-side electrode 16 of the vertical micro LED chip 10. By doing so, the p-side electrode 16 of the vertical micro LED chip 10 coupled to the chip coupling part 421 can come into contact with any of the transparent electrodes 435.
  • the transparent electrode 435 is made of a transparent electrode material such as ITO.
  • the upper electrode 430 includes a plurality of upper trunk electrodes 431 extending parallel to each other in a direction orthogonal to the lower trunk electrode 4201 and a plurality of upper trunk electrodes 431 extending from each upper trunk electrode 431 to each circuit in a direction orthogonal to the upper trunk electrode 431. It consists of an upper branch electrode 432 extending one per unit. Each upper branch line electrode 432 is branched into a plurality of branches so as to extend in a direction parallel to each upper trunk line electrode 431 and, therefore, in a direction perpendicular to the lower branch line part electrode 4203, and their tips are connected to a transparent electrode 435. ing.
  • the transparent electrode 435 constitutes a part of the upper branch line portion electrode 432.
  • the micro LED chip integrated device manufactured as described above is inspected. Specifically, a current conduction test is performed between the upper electrode 430 and the lower electrode 420. That is, by applying a voltage so that the upper electrode 430 has a higher potential than the lower electrode 420, a current of, for example, about 1 ⁇ A is caused to flow through each vertical micro LED chip 10, and the light emission of each vertical micro LED chip 10 is image-analyzed. Then, the transparent electrode 435 and the upper branch line electrode 432 to which the vertical micro LED chip 10 having a defective light amount due to a leakage defect is connected are identified. In FIG. 16A, the upper branch line portion electrodes 432 identified in this way are indicated by reference numerals 432A and 432B.
  • FIG. 17A shows the state of the upper branch line portion electrodes 432A and 432B after cutting.
  • all of the vertical micro LED chips 10 connected to the transparent electrodes 435 to which the cut upper branch line electrodes 432A and 432B are connected become unusable, but the other upper branch line electrodes 432 are connected. All of the vertical micro LED chips 10 connected to the transparent electrodes 435 can be used.
  • the root of the upper branch electrode 432 can be removed by cutting the upper branch electrode 432 near the defective chip. Good chips closer to can be used without being sacrificed.
  • a current of, for example, about 1 ⁇ A is caused to flow between the upper electrode 430 and the lower electrode 420, and the light emission from each vertical micro LED chip 10 is image-analyzed. As a result, if no vertical micro LED chip 10 with a defective light amount is found, the repair ends. In this way, the micro LED chip integrated device can be repaired.
  • this micro LED chip integrated device has lower trunk electrodes 4201 and 4202 on one main surface and a plurality of lower trunk electrodes 4202 branched from the lower trunk electrode 4202. a substrate 410 having a lower electrode 420 having a lower branch line electrode 4203; a chip coupling part 421 configured by the upper surface of the lower branch line part electrode 4203 of the lower electrode 420; A vertical micro LED chip 10 having a side electrode 16 and an n-side electrode 17, and configured such that the n-side electrode 17 is attracted to a magnetic field more strongly than the p-side electrode 16; An upper main line electrode 431 of the upper layer branches from the upper main line electrode 431 and extends in a direction perpendicular to the plurality of lower branch line electrodes 4203, and a transparent electrode 435 connects to the tip coupling part 421 of the lower branch line electrode 4203.
  • the vertical micro LED chip 10 is coupled to the chip coupling part 421 with the n-side electrode 17 directed toward the chip coupling part 421, and the n-side electrode 17 and the lower branch electrode 4203 are electrically connected to each other.
  • the p-side electrode 16 and the upper branch electrode 432 of the upper electrode 430 are electrically connected to each other.
  • the n-side electrode 17 of the vertical micro-LED chip 10 is The electrode 17 side is configured to be attracted to the magnetic field more strongly than the p-side electrode 16 side, and ink 200 is ejected to the chip coupling part 421 of the lower branch electrode 4203 in one circuit unit, and the vertical micro LED chip
  • the n-side electrode 17 side of 10 is attracted by magnetic force and brought into contact with the chip coupling part 421, and then the Sn film on the n-side electrode 17 is melted and solidified to electrically connect the vertical micro LED chip 10 and the chip coupling part 421.
  • micro LED chip integrated devices such as micro LED displays, micro LED backlights, micro LED lighting devices, etc. can be easily manufactured at low cost, regardless of the degree of integration of the vertical micro LED chips 10. It can be realized. Furthermore, since it is sufficient to couple the vertical micro LED chips 10 in a random arrangement on the chip coupling part 421, there is no need for highly accurate position control of the vertical micro LED chips 10, and the manufacturing of the micro LED chip integrated device is simplified. It becomes easier.
  • the vertical micro LED chip 10 to which any of the upper branch line electrodes 432 is connected If there is a defect in the LED, it can be easily repaired by simply cutting the upper branch electrode 432 or by cutting only the lower branch electrode 4203 where the vertical micro LED chip 10 is connected to the chip coupling part 421. can be done. Therefore, the number of vertical micro LED chips 10 that are wasted due to repairs can be kept to a minimum, and the number of wasted vertical micro LED chips 40 can be significantly reduced. Considering that this micro LED chip integrated device constitutes an RGB-1 pixel using the three circuit units shown in FIGS.
  • a passive matrix driven color micro LED display can be realized.
  • the upper electrode main line portion 431 constitutes column electrode wiring.
  • red and green phosphors are formed above the red light emitting region and the green light emitting region, respectively.
  • blue, red, and green phosphors are formed above the blue, red, and green light-emitting regions, respectively.
  • a transparent substrate made of a flexible film or the like is provided thereon, and a light-diffusing layer is further placed on top of it. Provide a diffusion sheet.
  • the seventh embodiment differs from the sixth embodiment in that the mounting board 400 shown in FIGS. 18A and 18B is used instead of the mounting board 400 shown in FIGS. 11A and 11B. That is, as shown in FIGS. 18A and 18B, in this mounting board 400, a circular ferromagnetic material 500 is placed on the substrate 410 in a portion below the chip coupling part 421 of the lower branch electrode 4203. A plurality (four in this case) are provided in a line along the center line of the ferromagnetic material 500 at equal intervals, and a lower branch electrode 4203 is provided to cover these ferromagnetic materials 500 .
  • the diameter of the ferromagnetic material 500 is selected to be equal to or smaller than the diameter of the n-side electrode 17 of the vertical micro LED chip 10.
  • a soft magnetic material such as Ni may be used as the ferromagnetic material 500. Soft magnetic materials have the property of rapidly losing their magnetization when the magnetic field is removed, but they retain their magnetism for a short period of time. Ni is commonly used in semiconductor processes and is more advantageous in reducing costs than using highly magnetic materials.
  • a portion of the chip coupling portion 421 of the lower branch electrode 4203 that corresponds to the ferromagnetic material 500 becomes a coupling position of the vertical micro LED chip 10.
  • a circular Sn film 47 is provided at the chip bonding portion 421 at this bonding position. In this case, it is not necessary to form the Sn film of the vertical micro LED chip 10.
  • Other aspects of this mounting board 400 are the same as those of the sixth embodiment.
  • FIG. 19 schematically shows a part of the mounting board 400 shown in FIG. 18B.
  • the ferromagnetic material 500 is magnetized by applying a magnetic field as indicated by the arrow using a magnetic field application device (not shown). After this, the application of the magnetic field is stopped. In this case, even after the application of the magnetic field is stopped, residual magnetic flux 501 is generated from the ferromagnetic material 500 for a while, as shown in FIG.
  • FIG. 21 shows the state immediately after discharge.
  • the ink 200 ejected in this way spreads over the entire chip coupling part 421, and at the same time, the residual magnetic flux 501 generated from the ferromagnetic material 500 causes the ink 200 to be contained therein.
  • the Ni films included in the n-side electrodes 17 of the plurality of vertical micro LED chips 10 are magnetized. Therefore, each vertical micro LED chip 10 is drawn downward by the magnetic force in the ink 200, and finally each vertical micro LED chip 10 is placed so that the n-side electrode 17 side is facing down, and the Sn The membrane 47 is contacted. This state is shown in FIG.
  • each vertical micro LED chip 10 is mechanically and electrically connected with the n-side electrode 17 side down.
  • Reference numeral 48 indicates Sn that has been melted and solidified.
  • the vertical micro LED chip 10 is coupled to the chip coupling portion 421 in each circuit unit.
  • the p-side electrode 16 is shown smaller than the vertical micro LED chip 10 (the same applies to FIGS. 25 to 27).
  • the steps after forming the insulating film 422 are performed to manufacture the intended micro LED chip integrated device as shown in FIG. 25.
  • a ferromagnetic material 500 is placed on the substrate 410 in a portion below the chip coupling portion 421 of the lower branch electrode 4203 of the mounting board 400.
  • a plurality of lower branch electrodes 4203 are provided along the line, and a lower branch electrode 4203 is provided to cover these ferromagnetic materials 500, and a vertical micro LED chip 10 is coupled to the chip coupling portion 421 with the n-side electrode 17 side facing down.
  • the micro LED chip integrated device has the same configuration as the micro LED chip integrated device according to the sixth embodiment, except that the micro LED chip integrated device according to the sixth embodiment is
  • the seventh embodiment by providing the ferromagnetic material 500 in advance on the substrate 410 below the chip coupling part 201 of the lower branch electrode 4203, the lower branch electrode 4203 in the upper part Since the vertical micro LED chips 10 can be coupled on the chip coupling part 421, the coupling position of each vertical micro LED chip 10 is limited to the intersection of the lower branch line part electrode 4203 and the upper electrode branch part 432. Can be done. Therefore, it is possible to significantly reduce the number of vertical micro LED chips 10 that cause connection failures, and in turn, it is possible to reduce the manufacturing cost of the micro LED chip integrated device. In addition, advantages similar to those of the sixth and first embodiments can be obtained.
  • This micro LED chip integrated device also makes it possible to realize a color micro LED display using a passive matrix drive method.
  • FIG. 26 shows the mounting board 400 before the upper electrode is formed in the eighth embodiment.
  • a plurality of lower trunk electrodes 4202 are provided on the mounting board 400 in parallel to each other in the row direction.
  • a plurality of lower branch line electrodes 4203 are connected to the lower main line electrode 4202 extending in a direction perpendicular to the lower main line electrode 4202, that is, in the column direction.
  • a ferromagnetic material 500 is provided below the lower branch electrode 4203 as in the second embodiment.
  • the vertical micro LED chip 10 is coupled to the chip coupling portion 421 of the lower branch electrode 4203 above the ferromagnetic material 500.
  • the 26 constitute B, R, and G light emitting regions from the left, respectively, and RGB-1 pixel units constituted by these light emitting regions are arranged, and the mounting board 400 as a whole Pixels are arranged in a two-dimensional matrix.
  • On the mounting board 400 in addition to power supply lines 610 and data lines 620 extending in the column direction, scanning lines 630 extending in the row direction are also provided.
  • An active drive circuit is provided between each data line 620 and each light emitting region of each pixel, and the active drive circuit allows each light emitting region of each pixel to be selected.
  • the active drive circuit consists of transistors T 1 , T 2 and capacitor C.
  • the transistors T 1 and T 2 are generally formed by thin film transistors using semiconductor thin films such as polycrystalline Si thin films, and the capacitor C is formed by laminating a lower electrode, an insulating film, and an upper electrode.
  • the source of transistor T 1 is connected to data line 620
  • the drain is connected to the gate of transistor T 2
  • the gate is connected to scan line 630 .
  • the source of the transistor T 2 is connected to the power supply line 610, and the drain is connected to the lower electrode 420.
  • Capacitor C is connected between the drain of transistor T 1 and power supply line 610.
  • Each light emitting region of each pixel is selected by selecting the scanning line 630 and the data line 620.
  • a narrow lower main line electrode 4202 is connected to the lower main line electrode 4201 via an active drive circuit, which will be described later, and is provided in parallel to the lower main line electrode 4201.
  • FIG. 27 shows a state in which an upper electrode 430 is formed on the mounting board 400 shown in FIG. 26. Similar to the sixth embodiment, a plurality of transparent electrodes 435 are provided so as to straddle the chip coupling portions 421 of all the lower branch electrodes 4203 in each circuit unit. Upper branch electrodes 432 of the upper electrode 430 are connected to these transparent electrodes 435, respectively.
  • the vertical micro LED chip 10 emits blue light, and red and green phosphors are formed above the red light emitting region and the green light emitting region, respectively, as in the sixth embodiment.
  • the eighth embodiment it is possible to easily and efficiently mount the vertical micro LED chips 10 for each of RGB light emission on the mounting board 400 in an extremely short time. Since the influence of the LED chip 10 can also be easily removed, a high-performance active drive type color micro LED display can be realized at low cost. In addition, advantages similar to those of the seventh embodiment can also be obtained.
  • FIGS. 28, 29 and 30 show a horizontal micro LED chip 40.
  • 28 is a plan view
  • FIG. 29 is a sectional view
  • FIG. 30 is a perspective view.
  • this horizontal micro LED chip 40 has a rectangular parallelepiped (or quadrangular prism) shape as a whole.
  • an SiO 2 film 12 having openings 12a arranged in a honeycomb shape is provided on an n-type GaN layer 11, and a portion of each opening 12a is provided.
  • a GaN layer 13 and a light emitting layer 14 each having a hexagonal truncated pyramid shape are provided.
  • the p-type GaN layer 15 is provided to cover all the light emitting layers 14.
  • a plurality of elongated p-side electrodes 16 extending in the short side direction of the n-type GaN layer 11 are provided on the p-type GaN layer 15 and separated from each other in the long side direction of the n-type GaN layer 11 .
  • Each p-side electrode 16 is provided corresponding to a plurality of light emitting layers 14 arranged in the short side direction of the n-type GaN layer 11.
  • the p-type GaN layer 15 is not provided at the end of one short side of the n-type GaN layer 11, and the n-type GaN layer 11 is exposed.
  • An n-side electrode 17 is provided on this exposed portion of the n-type GaN layer 11.
  • the n-side electrode 17 does not need to contain a soft magnetic material.
  • Other aspects of this vertical micro LED chip 40 are the same as in the fifth embodiment.
  • the manufacturing method of this horizontal micro LED chip 40 involves forming an SiO 2 film 12 having openings 12a arranged in a honeycomb shape on an n-type GaN layer 11, and forming a hexagonal truncated pyramid-shaped GaN layer 13 at each opening 12a. After forming a light emitting layer 14 and forming a p-type GaN layer 15 on the entire surface, one end portion of this p-type GaN layer 15 is etched away to expose the n-type GaN layer 11 in that portion, and the exposed portion is removed by etching.
  • n-side electrode 17 on the p-type GaN layer 15
  • p-side electrodes 16 on the p-type GaN layer 15
  • chip to include a plurality of light-emitting layers 14 is similar to the method of manufacturing the vertical micro LED chip 10 according to the first embodiment.
  • the same advantages as the first embodiment can be obtained in the horizontal micro LED chip 40 having a plurality of light emitting layers 14.
  • a plurality of p-side electrodes 16 are formed on the p-type GaN layer 15 of the horizontal micro LED chip 40, even if there is a defect in one of the p-side electrodes 16, the other p-side Since the electrode 16 can be used, the yield of the horizontal micro LED chip 40 can be improved.
  • FIGS. 31A and 31B are used.
  • FIG. 31A is a plan view
  • FIG. 31B is a cross-sectional view along the lower trunk electrode.
  • a lower electrode 420 consisting of lower main line electrodes 4201, 4202 and a plurality of lower branch line electrodes 4203 is provided on one main surface of a substrate 410. It is provided.
  • An insulating film (not shown) is provided to cover the lower electrode 420, and a lower main line is formed on the insulating film so as to pass through a position apart from a plurality of lower branch line electrodes 4203 branched from the lower main line electrode 4202.
  • An upper electrode 430 is formed parallel to the lower electrode 4202.
  • the insulating film is formed only near the intersection of the lower trunk electrode 4201 and the upper electrode 430, and the lower trunk electrode 4201 and the upper electrode 430 are insulated from each other by this insulating film.
  • the upper electrode 430 has a rectangular upper branch line electrode 430a extending in a direction perpendicular to the upper electrode 430 so as to extend close to a plurality of lower branch line electrodes 4203 branched from one lower main line electrode 4202.
  • the chip coupling portion 421 is formed by a rectangular region including at least a portion of the upper surface of each of the plurality of lower branch electrodes 4203 and a portion of the upper surface of the upper branch electrode 430a of the upper electrode 430.
  • a large number of horizontal micro LED chips 40 before separation are formed on a sapphire substrate 20 by proceeding with the same steps as in the first embodiment, and a plurality of p-side electrodes 16 and n-side
  • the electrode 17 is coupled toward the chip coupling portion 421 on the mounting board 400.
  • the n-side electrode 17 is placed on the upper branch line electrode 430a, and the plurality of p-side electrodes 16 are placed on the lower branch line electrode 4203.
  • the n-type GaN layer 11 of the horizontal micro LED chip 40 is separated from the sapphire substrate 20 by irradiating a laser beam from the back surface of the sapphire substrate 20 (laser lift-off). In this way, a large number of horizontal micro LED chips 40 can be mounted on the mounting board 400 by mass transfer.
  • FIGS. 33A, 33B, and 33C show a mounting board 400 on which the horizontal micro LED chip 40 is mounted in this manner.
  • FIG. 33A is a plan view
  • FIG. 33B is a sectional view along the lower electrode
  • FIG. 33C is a sectional view passing through the chip coupling portion.
  • the horizontal micro LED chips 40 can be mounted by mass transfer, it is possible to easily manufacture the micro LED chip integrated device.
  • a plurality of p-side electrodes 16 are formed on the p-type GaN layer 15 of the horizontal micro LED chip 40, and each of these p-side electrodes 16 is connected to a different lower branch electrode 4203, so even if one Even if there is a defect in the p-side electrode 16, the other p-side electrodes 16 are electrically connected to the lower branch electrode 4203, so it is possible to improve the yield of the micro LED chip integrated device. .
  • FIG. 34 is a cross-sectional view showing the vertical micro LED chip 10.
  • this vertical micro LED chip 10 has a rectangular parallelepiped (or quadrangular prism) shape as a whole, similar to the horizontal micro LED chip 40 according to the ninth embodiment.
  • an SiO 2 film 12 having openings 12a arranged in a honeycomb shape is provided on an n-type GaN layer 11, and each opening 12a is A hexagonal truncated pyramid-shaped GaN layer 13 and a light-emitting layer 14 are provided in a portion.
  • the p-type GaN layer 15 is provided over the entire surface so as to cover all the light emitting layers 14.
  • a plurality of elongated p-side electrodes 16 extending in the short side direction of the n-type GaN layer 11 are provided on the p-type GaN layer 15 and separated from each other in the long side direction of the n-type GaN layer 11 .
  • Each p-side electrode 16 is provided corresponding to a plurality of light emitting layers 14 arranged in the short side direction of the n-type GaN layer 11.
  • An n-side electrode 17 is provided on the back surface of the n-type GaN layer 11.
  • Other aspects of this vertical micro LED chip 10 are the same as those of the fifth embodiment.
  • the manufacturing method of this vertical micro LED chip 10 involves forming an SiO 2 film 12 having openings 12a arranged in a honeycomb shape on an n-type GaN layer 11, and forming a hexagonal truncated pyramid-shaped GaN layer in each opening 12a. After forming a p-type GaN layer 15 on the entire surface, a plurality of p-side electrodes 16 are formed on the p-type GaN layer 15, and an n-side electrode 17 is formed on the back surface of the n-type GaN layer 11.
  • This method is basically the same as the method for manufacturing the vertical micro LED chip 10 according to the first embodiment, except that it is formed into a chip and finally includes a plurality of light emitting layers 14.
  • the eleventh embodiment in addition to being able to obtain the same advantages as the fifth embodiment, it also has the following advantages.
  • a plurality of p-side electrodes 16 are formed on the p-type GaN layer 15 of the vertical micro LED chip 10, even if one of the p-side electrodes 16 has a defect, the other p-side Since the electrode 16 can be used, the yield of the vertical micro LED chip 10 can be improved.

Abstract

ＡｌＧａＩｎＮ系またはＡｌＧａＩｎＰ系の発光ダイオードチップ（１０）は縦型または横型であり、ｎ型半導体層（１１）、その上の多角錐台状の半導体層（１３）、その上面および側面に沿って設けられた発光層（１４）、その上のｐ型半導体層（１５）、ｐ型半導体層に接触したｐ側電極（１６）およびｎ型半導体層に接触したｎ側電極（１７）を有する。半導体層の上面の上方のｐ型半導体層の厚さは半導体層の側面の上方のｐ型半導体層の厚さより小さい。主として半導体層の上面の発光層から光が発せられる。この発光ダイオードチップを基板上に多数実装することによりマイクロＬＥＤディスプレイなどの発光ダイオードチップ集積装置を製造する。

Description

発光ダイオードチップ、発光ダイオードチップ集積装置および発光ダイオードチップ集積装置の製造方法
　この発明は、発光ダイオードチップ、発光ダイオードチップ集積装置および発光ダイオードチップ集積装置の製造方法に関し、例えば、微小化したマイクロ発光ダイオード（ＬＥＤ）チップを基板上に多数集積したマイクロＬＥＤディスプレイに適用して好適なものである。
　現在、薄型テレビやスマートフォンなどの表示装置（ディスプレイ）の主流は、液晶ディスプレイ（ＬＣＤ）および有機ＥＬディスプレイ（ＯＬＥＤ）である。このうちＬＣＤの場合、画素の微細化に伴い、出力される光量はバックライトの光量の１０分の１程度である。ＯＬＥＤも、理論上の電力効率は高いが、実際の製品はＬＣＤと同等の水準に留まっている。
　ＬＣＤおよびＯＬＥＤを遥かに凌ぐ高輝度、高効率（低消費電力）のディスプレイとしてマイクロＬＥＤディスプレイが注目されている。直接発光のマイクロＬＥＤディスプレイは高効率であるが、マイクロＬＥＤディスプレイの実現のためには、数μｍから数十μｍオーダーのサイズのマイクロＬＥＤチップを実装基板上に数千万個配列させる必要がある。
　マイクロＬＥＤチップとしてはＧａＮ系半導体を用いたものが一般的である。しかしながら、従来のＧａＮ系マイクロＬＥＤチップでは、チップの微細化による発光効率の低下が問題となっている。その理由は、ＧａＮ系半導体では、ウェットエッチングが困難であり、チップの分離には反応性イオンエッチング（ＲＩＥ）などのドライエッチングが行われるが、ドライエッチングで生じた側壁の欠陥密度は高く、再成長による被覆を行っても相当数の欠陥が残るためである。
　マイクロＬＥＤチップの発光効率の向上を図るために、発光層をバンドギャップがより広い層で囲う構造が提案されている（特許文献１～４参照）。しかしながら、この構造によっても、発光効率の低下を十分に防ぐことは難しく、あるいは、結晶成長工程や加工の煩雑さがあったり、リーク電流対策が不十分であったりする。
　一方、本発明者は、マイクロＬＥＤディスプレイを低コストで実現することが可能なマイクロＬＥＤディスプレイの製造方法を提案した（特許文献５～８参照）。特許文献５～７では、例えばｐ側電極側がｎ側電極側に比べてより強く磁場に引き寄せられるように構成されたマイクロＬＥＤチップを液体に分散させたインクを基板の主面のチップ結合部に吐出し、基板の下方から外部磁場を印加することによりマイクロＬＥＤチップのｐ側電極側をチップ結合部に結合させることによりマイクロＬＥＤディスプレイを製造する。特許文献８では、上下に複数のｐ側電極および一つのｎ側電極を有する縦型のマイクロＬＥＤチップまたは一方の面側に複数のｐ側電極および一つのｎ側電極を有する横型のマイクロＬＥＤチップをマルチチップ転写方式でチップ結合部に結合させることによりマイクロＬＥＤディスプレイを製造する。
米国特許第９６０１６５９号明細書 米国特許第９４５０１４７号明細書 米国特許第１０９２３６２６号明細書 米国特許出願公開第２０２１／０３６７０９９号明細書 特許第６６９４２２２号公報 特許第６８４２７８３号公報 特許第６８８６２１３号公報 特許第６８０３５９５号公報
　上述のように、従来のＧａＮ系マイクロＬＥＤチップでは十分に高い発光効率を容易に得ることができなかった。
　一方、特許文献５～８に記載のマイクロＬＥＤディスプレイの製造方法によれば、マイクロＬＥＤディスプレイを低コストかつ高歩留まりで実現することが可能である。しかしながら、チップの微細化による発光効率の低下のために、高効率であるはずのマイクロＬＥＤディスプレイの特性を十分生かし切れておらず、改善の余地があった。
　そこで、この発明が解決しようとする課題は、微細化しても高い発光効率を得ることができ、しかも容易に製造することができるＡｌＧａＩｎＮ系、さらにはＡｌＧａＩｎＰ系の発光ダイオードチップ、この高性能の発光ダイオードチップを用いた、マイクロＬＥＤディスプレイをはじめとする各種の高性能の発光ダイオードチップ集積装置およびこのような発光ダイオードチップ集積装置を容易に製造することができる発光ダイオードチップ集積装置の製造方法を提供することである。
　上記課題を解決するために、この発明は、
　ｎ型半導体層と、
　上記ｎ型半導体層上の多角錐台状の半導体層と、
　上記多角錐台状の半導体層の上面および側面に沿って設けられた発光層と、
　上記発光層を覆うように設けられたｐ型半導体層と、
　上記ｎ型半導体層に接触したｎ側電極と、
　上記ｐ型半導体層に接触したｐ側電極とを有し、
　上記多角錐台状の半導体層の上面の上方の上記ｐ型半導体層の厚さは上記多角錐台状の半導体層の側面の上方の上記ｐ型半導体層の厚さより小さく、
　主として上記多角錐台状の半導体層の上面の上記発光層から光が発せられるＡｌＧａＩｎＮ系またはＡｌＧａＩｎＰ系の発光ダイオードチップである。
　多角錐台状の半導体層は、典型的には、六角錐台状であるが、これに限定されるものではない。発光層は、一つの多角錐台状の半導体層毎に設けられ、この半導体層がｎ型半導体層上に複数あれば発光層も複数ある。この半導体層は、アンドープであってもｎ型であってもよい。
　典型的には、ｎ型半導体層上に少なくとも一つの開口を有する絶縁膜が設けられ、多角錐台状の半導体層は、この絶縁膜の開口の部分のｎ型半導体層上にこの絶縁膜上に延在するように設けられ、あるいは、この絶縁膜の開口の部分のｎ型半導体層上にのみ設けられる。絶縁膜が有する開口の数は発光ダイオードチップが有する発光層の数と同じである。絶縁膜が複数の開口を有する場合、それらの配列は必要に応じて選択されるが、配列密度の向上の観点から、好適には最密充填配列とされる。絶縁膜の開口の形状は必要に応じて選択され、典型的には、多角錐台状の半導体層と相似な多角形であるが、多角形以外の形状、例えば円形であってもよい。絶縁膜は必要に応じて選択されるが、例えば、酸化膜（ＳｉＯ2 膜など）、窒化膜（Ｓｉ3 Ｎ4 膜など）、酸窒化膜（ＳｉＯＮ膜など）などが用いられる。ｎ型半導体層上に少なくとも一つの開口を有する絶縁膜が設けられる場合、好適には、ｎ型半導体層の一部は横方向成長により形成され、この絶縁膜の開口はその横方向成長により形成された部分のｎ型半導体層上に形成される。こうすることで、この絶縁膜の開口の部分のｎ型半導体層上に設けられる多角錐台状の半導体層の貫通転位密度の大幅な低減を図ることができ、それによってこの多角錐台状の半導体層から発光層に伝播する貫通転位部分における非発光再結合による発光効率の低下を抑えることができる。
　発光ダイオードチップを磁力を利用して基板上に実装する場合、典型的には、ｐ側電極およびｎ側電極のうちの一方は他方に比べてより強く磁場に引き寄せられるように構成される。これらのｐ側電極およびｎ側電極のうちの一方は、典型的には、軟磁性体を含む。軟磁性体は、保磁力が小さく透磁率が大きい材料であり、磁場の影響下では強く磁化されるが、磁場が存在しない場合は磁力を持たない性質を有する。軟磁性体は、例えば、ニッケル（Ｎｉ）などである（特許文献５～７参照）。スタンプを用いたチップ転写技術やレーザービーム照射を用いたマストランスファー技術などにより発光ダイオードチップを基板上に実装する場合は、ｐ側電極およびｎ側電極のうちの一方を他方に比べてより強く磁場に引き寄せられるように構成する必要はない。
　典型的な一つの例では、ｐ側電極およびｎ側電極のうちの一方は少なくとも一部が透明に構成され、この透明部分を通して発光層からの光が外部に取り出される。具体的には、これらのｐ側電極およびｎ側電極のうちの一方が透明電極により構成される。
　発光ダイオードチップは縦型であっても横型であってもよい。縦型の発光ダイオードチップにおいては、ｐ側電極はｐ型半導体層の上面に設けられ、ｎ側電極はｎ型半導体層の多角錐台状の半導体層と反対側の面（裏面）に設けられる。一つの縦型の発光ダイオードチップに多角錐台状の半導体層が複数ある場合、典型的には、この多角錐台状の半導体層はｎ型半導体層上に互いに分離して複数設けられ、ｐ側電極はそれぞれの多角錐台状の半導体層の上面に対応する部分のｐ型半導体層の上面に互いに分離して複数設けられる。横型の発光ダイオードチップにおいては、ｐ側電極はｐ型半導体層の上面に設けられ、ｎ側電極は多角錐台状の半導体層が設けられていない部分のｎ型半導体層上に設けられる。一つの横型の発光ダイオードチップに多角錐台状の半導体層が複数ある場合も、典型的には、この多角錐台状の半導体層はｎ型半導体層上に互いに分離して複数設けられ、ｐ側電極はそれぞれの多角錐台状の半導体層の上面に対応する部分のｐ型半導体層の上面に互いに分離して複数設けられる。
　ＡｌＧａＩｎＮ系の発光ダイオードチップは、近紫外帯、青紫、青色から緑色の波長帯（波長３６５ｎｍ～５５０ｎｍ）の発光を得る場合に使用される。また、ＡｌＧａＩｎＰ系の発光ダイオードチップは、赤色の波長帯（波長６００ｎｍ～６５０ｎｍ）の発光を得る場合に使用される。青色、緑色、赤色の波長帯を得るためにはＡｌＧａＩｎＮ系の発光ダイオードチップと蛍光体とを組み合わせて実現してもよい。
　発光ダイオードチップのチップサイズは必要に応じて選ばれ、発光ダイオードチップが縦型であるか横型であるかによっても異なるが、一般的には２０μｍ×２０μｍ以下、典型的には１０μｍ×１０μｍ以下、最も典型的には５μｍ×５μｍ以下に選ばれ、典型的には０．１μｍ×０．１μｍ以上である。また、発光ダイオードチップの厚さも必要に応じて選ばれるが、典型的には１μｍ以上６μｍ以下である。発光ダイオードチップは、基板上に発光ダイオードを構成する半導体層の結晶成長を行った後、基板を半導体層から分離したものであることが望ましい。発光ダイオードチップの全体形状は必要に応じて選ばれ、特に限定されないが、典型的には、多角柱や円柱などである。多角柱は、四角柱（正四角柱など）、六角柱（正六角柱など）、八角柱（正八角柱など）などである。発光ダイオードチップの全体形状は、半多角錘（多角錐の上部を切除したもの）や半円錐（円錐の頂部を切除したもの）などであってもよい。発光ダイオードチップの側面は、多角錐台状の半導体層の上面および側面に沿って設けられた発光層のうちのこの半導体層の上面の部分がこの側面に露出しないように形成される。こうすることで、基板上に発光ダイオードを構成する半導体層の結晶成長を行った後、この半導体層をＲＩＥなどのドライエッチングで分離してチップ化した場合にこのチップ化により形成される側面に欠陥が存在しても、この欠陥は、主として発光が起きる多角錐台状の半導体層の上面の発光層から十分に離れた位置にあるため、発光に及ぼす影響はほとんどない。一つの発光ダイオードチップに多角錐台状の半導体層が複数ある場合、発光ダイオードチップの側面は、少なくとも一つ以上の多角錐台状の半導体層の上面および側面に沿って設けられた発光層のうちのこの半導体層の上面の部分がこの側面に露出しないように形成される。
　また、この発明は、
　一方の主面に下部幹線部電極と当該下部幹線部電極から分岐した単一または複数の下部支線部電極とを有する下部電極を有する基板と、
　上記下部電極の上記単一または複数の下部支線部電極の上面により構成されたチップ結合部と、
　上記チップ結合部に結合した、上下に一つまたは複数のｐ側電極および一つのｎ側電極を有する複数の縦型の発光ダイオードチップと、
　上記発光ダイオードチップの上層の上部電極とを有し、
　上記発光ダイオードチップは、上記ｐ側電極および上記ｎ側電極のうちの上記一方を上記チップ結合部に向けて上記チップ結合部に結合し、上記ｐ側電極および上記ｎ側電極のうちの上記一方と上記下部支線部電極とが互いに電気的に接続され、上記ｐ側電極および上記ｎ側電極のうちの他方と上記上部電極とが互いに電気的に接続され、
　上記発光ダイオードチップは、
　ｎ型半導体層と、
　上記ｎ型半導体層上の多角錐台状の半導体層と、
　上記多角錐台状の半導体層の上面および側面に沿って設けられた発光層と、
　上記発光層を覆うように設けられたｐ型半導体層と、
　上記ｎ型半導体層に接触したｎ側電極と、
　上記ｐ型半導体層に接触したｐ側電極とを有し、
　上記多角錐台状の半導体層の上面の上方の上記ｐ型半導体層の厚さは上記多角錐台状の半導体層の側面の上方の上記ｐ型半導体層の厚さより小さく、
　主として上記多角錐台状の半導体層の上面の上記発光層から光が発せられるＡｌＧａＩｎＮ系またはＡｌＧａＩｎＰ系の縦型の発光ダイオードチップである発光ダイオードチップ集積装置である。
　この発光ダイオードチップ集積装置において、基板は、典型的には、互いに独立駆動可能な複数の回路ユニットを有し、これらの複数の回路ユニットのそれぞれに対して下部電極および上部電極が設けられる。
　特に、発光ダイオードチップ集積装置がカラーディスプレイである場合には、典型的には、互いに隣接する３つ以上の回路ユニットを含む領域により１画素が構成される。この１画素の面積は必要に応じて選ばれる。１画素の面積は、典型的には、５００μｍ×５００μｍ程度に選ばれるが、５００μｍ×５００μｍより大きくても小さくてもよい。この場合、３つ以上の回路ユニットにより、赤色、緑色、青色の３色の発光が行われるようにすることができる。カラーディスプレイは、パッシブマトリクス駆動方式、アクティブマトリクス駆動方式、パルス幅変調（ＰＷＭ）駆動方式などのいずれであってもよい。ＰＷＭ駆動方式のカラーディスプレイでは、例えば、ＰＷＭ駆動回路が内蔵されたＩＣ基板上に発光ダイオードチップを転写してもよい。
　基板（あるいは実装基板）は、特に限定されないが、例えば、Ｓｉ基板、ガラス基板、ガラスエポキシ基板、樹脂フィルム、プリント基板などである。基板は剛体であってもフレキシブルであってもよく、更に透明、半透明、不透明でもよく適宜選択される。
　下部電極を構成する単一または複数の下部支線部電極の幅、複数の下部支線部電極の間の隙間の幅などは必要に応じて選択されるが、例えば、下部支線部電極の幅は１～１００μｍ、下部支線部電極の間の隙間の幅は０．１～５μｍである。典型的には、これらの複数の下部支線部電極は互いに平行に設けられる。各下部支線部電極の上面によりチップ結合部が構成される。このチップ結合部は発光ダイオードチップを結合させる領域である。単一の下部支線部電極あるいは複数の下部支線部電極のうちの少なくとも一つの下部支線部電極のチップ結合部には少なくとも一つの発光ダイオードチップが結合している。複数の下部支線部電極の場合、一つの発光ダイオードチップも結合していないチップ結合部が含まれることもある。発光ダイオードチップはチップ結合部のどの位置に結合してもよい。発光ダイオードチップとして、ｐ側電極およびｎ側電極のうちの一方が他方に比べてより強く磁場に引き寄せられるように構成されているものを用いる場合、この発光ダイオードチップをチップ結合部に結合させる位置を予め決めておきたいときは、チップ結合部の領域に強磁性体領域を設けてもよい。こうすることで、発光ダイオードチップのｐ側電極およびｎ側電極のうちの一方が磁力によりこの強磁性体領域に向かって引き寄せられて結合しやすくなる。例えば、下部支線部電極のチップ結合部の中心線上に一列にかつ等間隔に発光ダイオードチップを結合させる場合は、その結合させたい位置にそれぞれ強磁性体領域が形成される。これらの強磁性体領域は、基板と下部支線部電極との間に設けてもよいし、チップ結合部上に設けてもよい。強磁性体領域の面積は、典型的には、発光ダイオードチップのｐ側電極およびｎ側電極のうちの一方の面積以下に選ばれる。また、強磁性体領域の形状は、典型的には、発光ダイオードチップのｐ側電極およびｎ側電極のうちの一方の形状と同様に選ばれるが、これに限定されるものではない。強磁性体領域は、典型的には、軟磁性体または硬磁性体からなる。硬磁性体は、磁場を取り去っても保磁力を有する性質を有し、永久磁石として用いられる。硬磁性体は、例えば、ネオジム鉄ボロン（Ｎｄ－Ｆｅ－Ｂ）磁石などである（特許文献５～７参照）。
　発光ダイオードチップの上層の上部電極は、上部幹線部電極と当該上部幹線部電極から分岐し、上記の単一または複数の下部支線部電極と交差するようにチップ結合部に跨がる単一または複数の上部支線部電極とを有するようにしてもよい。単一または複数の上部支線部電極の幅、複数の上部支線部電極の間の隙間の幅などは下部電極を構成する単一または複数の下部支線部電極と同様に必要に応じて選択されるが、例えば、各上部支線部電極の幅は１～１００μｍ、複数の上部支線部電極の間の隙間の幅は０．１～５μｍである。上部支線部電極が複数の場合、典型的には、これらの上部支線部電極は互いに平行に設けられ、これらの上部支線部電極は下部支線部電極に対して直角に設けられるが、これに限定されるものではない。
　典型的には、下部電極を構成する単一または複数の下部支線部電極の数をＬ、上部電極を構成する単一または複数の上部支線部電極の数をＵとしたとき、Ｌ、ＵはＬ×Ｕ≧４を満足するように選ばれる。発光ダイオードチップの微細化により全数検査が著しく困難になるため、代表的な幾つかの発光ダイオードチップの特性を測定し、他の発光ダイオードチップに関しては検査を行わずに工程に導入されることが望ましい。この場合、通常、発光ダイオードチップには約０．５％の割合で電気的不良が含まれる。上部支線部電極および下部支線部電極がそれぞれ単一である場合、例えばマイクロＬＥＤディスプレイでは、転写などの他の工程の歩留まりが１００％であっても約０．５％のチップ不良のために画素の修理が必要になる。通常、チップ不良に対してはチップの交換が必要であるが、チップが微細であるほど交換などの修復作業も困難を極める。このように、不良チップを除去するための全数検査工程や、不良チップが存在する場合の画素修復の困難さもマイクロＬＥＤディスプレイの低コスト化を阻害する要因となっている。
　次に、上部支線部電極および下部支線部電極がそれぞれ複数ある場合を議論する。ただし、発光ダイオードチップ集積装置がマイクロＬＥＤディスプレイである場合を考える。簡単のため、一つの上部支線部電極と一つの下部支線部電極との交差部に一つの発光ダイオードチップが接続されている場合を仮定する。また、チップ転写後の外観検査などによりチップの無い部分への補填は容易であるため、チップ転写の歩留まりは１００％と仮定して議論する。一つでも発光ダイオードチップが正常に動作すれば１画素に必要な光量は確保できる。不良チップが接続された上部支線部電極および下部支線部電極は、電流印加やレーザービーム照射などで幹線部電極と切断することで画素の修復が可能であり、チップ交換作業などに比べ遥かに容易である。チップに流れる電流密度の増大に伴う発光効率の低下は～数％以内であり駆動回路側で十分補正可能である。一つのサブピクセルの支線部電極数および発光ダイオードチップ数をともに４とすると、発光ダイオードチップ４つ全てが不良である場合を除いて容易に修復できるため、実質的に一つのサブピクセルの不良率は０．５％の４乗（＝６．２５×１０-10 ) である。これは４Ｋ画素のマイクロＬＥＤディスプレイを一体型で製作した場合でも約９４％の歩留まりで製造できる数値である。ただし、この数値が３であると歩留まりは０．０１％に低下する。そのため、Ｌ×Ｕ≧４が望ましい。このように、Ｌ×Ｕ≧４とすることで、チップの全数検査を省略しても十分な製造歩留まりを確保することが可能であり、マイクロＬＥＤディスプレイを低コストかつ高歩留まりで実現することが可能となる。ちなみに、チップ転写の歩留まりを９８％とした場合でも、支線部電極数が６であれば４Ｋ画素の一体型マイクロＬＥＤディスプレイに対して９６．５％の歩留まりを確保できる。ただし、上記の歩留まりの計算には以下の式を使った。
Figure JPOXMLDOC01-appb-M000001
 ここでαは支線部電極数であり、支線部電極数４以上とするにはＬ×Ｕ≧４でなければならない。Ｎはチップ数を示す。チップ歩留まりは９９．５％と仮定し、実装歩留まりは１００％と９８％の２通りで計算を行った。チップ数は一つの支線部電極に一つのチップが結合すると仮定して、支線部電極数が４の場合は、４Ｋ画素の場合で、３８４０×２１６０×３（ＲＧＢ）×支線部電極数４＝９９，５３２，８００となる。支線部電極数が６の場合は、４Ｋ画素の場合で、３８４０×２１６０×３（ＲＧＢ）×支線部電極数６＝１４９，２２９，２００となる。
　必要に応じて、下部支線部電極の少なくとも一部および／または上部支線部電極の少なくとも一部を融点が３５０℃以下、典型的には１５０℃以上の低融点金属から構成することができ、この一部をヒューズとして用いることができる。すなわち、この下部支線部電極あるいは上部支線部電極に通電を行った場合、発熱によりこの低融点金属からなる部分が選択的に溶けることにより下部支線部電極あるいは上部支線部電極が切断される。このような金属は、Ｉｎ、ＩｎＳｎなどである（特許文献７参照）。下部支線部電極または上部支線部電極の全体が融点の高い材料からなる場合は、その材料からなる下部支線部電極または上部支線部電極の一部にレーザービームまたは電子線の照射を行うことにより切断することができる。切断箇所は他に支障の生じない限り、下部支線部電極または上部支線部電極のどの位置であってもよく、どの位置でもヒューズとなり得る。
　発光ダイオードチップ集積装置は、必要に応じて、発光ダイオードチップに加えて、上下にｐ側電極およびｎ側電極を有する縦型のツェナーダイオードチップをさらに有し、当該ツェナーダイオードチップは当該発光ダイオードチップに対して逆バイアスになるように接続される。このツェナーダイオードチップを下部電極と上部電極との間に逆バイアスが印加されるように接続することにより、何らかの理由により下部電極と上部電極との間にサージ電圧などが印加されても、このツェナーダイオードチップを通して電流を逃がすことができるため、発光ダイオードチップの静電破壊（ＥＳＤ）を効果的に防止することができる。典型的には、ツェナーダイオードチップの混合割合は発光ダイオードチップに対して１０分の１以下の割合とされる。発光ダイオードチップとして、ｐ側電極およびｎ側電極のうちの一方が他方に比べてより強く磁場に引き寄せられるように構成されているものを用いる場合、このツェナーダイオードチップも、ｐ側電極およびｎ側電極のうちの一方が他方に比べてより強く磁場に引き寄せられるように構成される。
　発光ダイオードチップ集積装置は、基本的にはどのようなものであってもよく、発光ダイオードチップの種類に応じて適宜設計される。発光ダイオードチップ集積装置は、一種類の発光ダイオードチップを集積したものだけでなく、二種類以上の発光ダイオードチップを集積したものや蛍光体と組み合わせたものであってもよい。発光ダイオードチップ集積装置は、例えば、発光ダイオード照明装置、発光ダイオードバックライト、発光ダイオードディスプレイなどであるが、これに限定されるものではない。発光ダイオードチップ集積装置の大きさ、平面形状などは、発光ダイオードチップ集積装置の用途、発光ダイオードチップ集積装置に要求される機能などに応じて適宜選択される。
　また、この発明は、
　チップ結合部に強磁性体領域が設けられた基板の当該強磁性体領域に磁場を印加して磁化させる工程と、
　上記磁場を取り去った後、上記強磁性体領域の残留磁束が消える前に、上下にｐ側電極およびｎ側電極を有し、上記ｐ側電極および上記ｎ側電極のうちの一方が他方に比べてより強く磁場に引き寄せられるように構成された複数の縦型の発光ダイオードチップと液体とを含有する液滴状のインクを上記チップ結合部に供給し、上記インク中の上記発光ダイオードチップを、上記ｐ側電極および上記ｎ側電極のうちの上記一方を上記強磁性体領域に向けて上記強磁性体領域上に結合させる工程とを有する発光ダイオードチップ集積装置の製造方法である。
　この発光ダイオードチップ集積装置の製造方法において、縦型の発光ダイオードチップは、基本的にはどのようなものであってもよいが、好適には、
　ｎ型半導体層と、
　上記ｎ型半導体層上の多角錐台状の半導体層と、
　上記多角錐台状の半導体層の上面および側面に沿って設けられた発光層と、
　上記発光層を覆うように設けられたｐ型半導体層と、
　上記ｎ型半導体層に接触したｎ側電極と、
　上記ｐ型半導体層に接触したｐ側電極とを有し、
　上記多角錐台状の半導体層の上面の上方の上記ｐ型半導体層の厚さは上記多角錐台状の半導体層の側面の上方の上記ｐ型半導体層の厚さより小さく、
　上記ｐ側電極および上記ｎ側電極のうちの一方は他方に比べてより強く磁場に引き寄せられるように構成され、
　主として上記多角錐台状の半導体層の上面の上記発光層から光が発せられるＡｌＧａＩｎＮ系またはＡｌＧａＩｎＰ系の縦型の発光ダイオードチップである。
　発光ダイオードチップを含むインクが含有する液体については、特許文献５～７に詳細に記載されている。
　インク中の発光ダイオードチップの濃度、インク中の発光ダイオードチップの体積分率およびインクの粘度については、特許文献５～７に詳細に記載されている。
　基板のチップ結合部にインクを供給する方法および供給後のインクの処理については、特許文献５～７に詳細に記載されている。
　この発光ダイオードチップ集積装置の製造方法は、上記の発光ダイオードチップ集積装置の製造に適用して好適なものである。
　この発光ダイオードチップ集積装置の製造方法の発明においては、上記以外のことは、特にその性質に反しない限り、上記の発光ダイオードチップ集積装置の発明に関連して説明したことが成立する。
　この発明によれば、発光ダイオードチップは、多角錐台状の半導体層の上面および側面に沿って発光層が設けられ、主として多角錐台状の半導体層の上面の発光層から光が発せられるため、発光ダイオードチップの側面にドライエッチングなどにより発生した欠陥が存在しても、その影響が発光に及ぶことはほとんどないことから、微細化しても高い発光効率を得ることができ、しかも構造が簡単であるため容易に製造することができる。そして、この高性能の発光ダイオードチップを用いてマイクロＬＥＤディスプレイをはじめとする各種の高性能の発光ダイオードチップ集積装置を実現することができる。また、発光ダイオードチップ集積装置の製造方法では、チップ結合部に複数の強磁性体領域が設けられた基板のこの強磁性体領域に磁場を印加して磁化させ磁場を取り去った後、強磁性体領域の残留磁束が消える前に、複数の発光ダイオードチップと液体とを含有する液滴状のインクをチップ結合部に供給することにより、残留磁束の効果により、インク中の発光ダイオードチップを、ｐ側電極およびｎ側電極のうちの一方を確実に強磁性体領域に結合させることができるため、発光ダイオードチップ集積装置を容易に製造することができる。そして、例えば、チップ結合部を二次元アレイ状に設けることにより、大面積あるいは高集積密度の発光ダイオードチップ集積装置、例えば、発光ダイオード照明装置、大面積の発光ダイオードバックライト、大画面の発光ダイオードディスプレイなどを容易に実現することができる。
この発明の第１の実施の形態による縦型マイクロＬＥＤチップを示す平面図である。 この発明の第１の実施の形態による縦型マイクロＬＥＤチップを示す縦断面図である。 この発明の第１の実施の形態による縦型マイクロＬＥＤチップを示す斜視図である。 この発明の第１の実施の形態による縦型マイクロＬＥＤチップの動作を説明するための縦断面図である。 この発明の第１の実施の形態による縦型マイクロＬＥＤチップの製造方法を説明するための断面図である。 この発明の第１の実施の形態による縦型マイクロＬＥＤチップの製造方法を説明するための断面図である。 この発明の第１の実施の形態による縦型マイクロＬＥＤチップの製造方法を説明するための断面図である。 この発明の第１の実施の形態による縦型マイクロＬＥＤチップの製造方法を説明するための断面図である。 この発明の第１の実施の形態による縦型マイクロＬＥＤチップの製造方法を説明するための断面図である。 この発明の第１の実施の形態による縦型マイクロＬＥＤチップの製造方法を説明するための断面図である。 この発明の第１の実施の形態による縦型マイクロＬＥＤチップの製造方法を説明するための断面図である。 この発明の第１の実施の形態による縦型マイクロＬＥＤチップの製造方法を説明するための断面図である。 この発明の第１の実施の形態による縦型マイクロＬＥＤチップの製造方法を説明するための断面図である。 この発明の第１の実施の形態による縦型マイクロＬＥＤチップの製造方法を説明するための断面図である。 この発明の第１の実施の形態による縦型マイクロＬＥＤチップの製造方法を説明するための断面図である。 この発明の第２の実施の形態による縦型マイクロＬＥＤチップを示す縦断面図である。 この発明の第３の実施の形態による縦型マイクロＬＥＤチップを示す縦断面図である。 この発明の第４の実施の形態による縦型マイクロＬＥＤチップを示す縦断面図である。 この発明の第５の実施の形態による縦型マイクロＬＥＤチップを示す平面図である。 この発明の第５の実施の形態による縦型マイクロＬＥＤチップを示す断面図である。 この発明の第５の実施の形態による縦型マイクロＬＥＤチップの動作を説明するための断面図である。 この発明の第６の実施の形態によるマイクロＬＥＤチップ集積装置の製造に用いられるインクを示す略線図である。 この発明の第６の実施の形態によるマイクロＬＥＤチップ集積装置の製造に用いられるインク吐出装置を示す略線図である。 この発明の第６の実施の形態によるマイクロＬＥＤチップ集積装置の製造に用いられる実装基板を示す平面図である。 この発明の第６の実施の形態によるマイクロＬＥＤチップ集積装置の製造に用いられる実装基板を示す断面図である。 この発明の第６の実施の形態によるマイクロＬＥＤチップ集積装置の製造方法を説明するための平面図である。 この発明の第６の実施の形態によるマイクロＬＥＤチップ集積装置の製造方法を説明するための断面図である。 この発明の第６の実施の形態によるマイクロＬＥＤチップ集積装置の製造方法を説明するための平面図である。 この発明の第６の実施の形態によるマイクロＬＥＤチップ集積装置の製造方法を説明するための断面図である。 この発明の第６の実施の形態によるマイクロＬＥＤチップ集積装置の製造方法を説明するための断面図である。 この発明の第６の実施の形態によるマイクロＬＥＤチップ集積装置の製造方法を説明するための平面図である。 この発明の第６の実施の形態によるマイクロＬＥＤチップ集積装置の製造方法を説明するための断面図である。 この発明の第６の実施の形態によるマイクロＬＥＤチップ集積装置の製造方法により製造されたマイクロＬＥＤチップ集積装置の修理方法を説明するための平面図である。 この発明の第６の実施の形態によるマイクロＬＥＤチップ集積装置の製造方法により製造されたマイクロＬＥＤチップ集積装置の修理方法を説明するための断面図である。 この発明の第６の実施の形態によるマイクロＬＥＤチップ集積装置の製造方法により製造されたマイクロＬＥＤチップ集積装置の修理方法を説明するための平面図である。 この発明の第６の実施の形態によるマイクロＬＥＤチップ集積装置の製造方法により製造されたマイクロＬＥＤチップ集積装置の修理方法を説明するための断面図である。 この発明の第７の実施の形態によるマイクロＬＥＤチップ集積装置の製造方法を説明するための平面図である。 この発明の第７の実施の形態によるマイクロＬＥＤチップ集積装置の製造方法を説明するための断面図である。 この発明の第７の実施の形態によるマイクロＬＥＤチップ集積装置の製造方法を説明するための断面図である。 この発明の第７の実施の形態によるマイクロＬＥＤチップ集積装置の製造方法を説明するための断面図である。 この発明の第７の実施の形態によるマイクロＬＥＤチップ集積装置の製造方法を説明するための断面図である。 この発明の第７の実施の形態によるマイクロＬＥＤチップ集積装置の製造方法を説明するための断面図である。 この発明の第７の実施の形態によるマイクロＬＥＤチップ集積装置の製造方法を説明するための断面図である。 この発明の第７の実施の形態によるマイクロＬＥＤチップ集積装置の製造方法を説明するための平面図である。 この発明の第７の実施の形態によるマイクロＬＥＤチップ集積装置の製造方法を説明するための平面図である。 この発明の第８の実施の形態によるマイクロＬＥＤチップ集積装置の製造方法を説明するための平面図である。 この発明の第８の実施の形態によるマイクロＬＥＤチップ集積装置の製造方法を説明するための平面図である。 この発明の第９の実施の形態による横型マイクロＬＥＤチップを示す平面図である。 この発明の第９の実施の形態による横型マイクロＬＥＤチップを示す断面図である。 この発明の第９の実施の形態による横型マイクロＬＥＤチップを示す斜視図である。 この発明の第１０の実施の形態によるマイクロＬＥＤチップ集積装置の製造方法において用いられる実装基板を示す平面図である。 この発明の第１０の実施の形態によるマイクロＬＥＤチップ集積装置の製造方法において用いられる実装基板を示す断面図である。 この発明の第１０の実施の形態によるマイクロＬＥＤチップ集積装置の製造方法を説明するための断面図である。 この発明の第１０の実施の形態によるマイクロＬＥＤチップ集積装置の製造方法を説明するための断面図である。 この発明の第１０の実施の形態によるマイクロＬＥＤチップ集積装置の製造方法により製造されたマイクロＬＥＤチップ集積装置を示す平面図である。 この発明の第１０の実施の形態によるマイクロＬＥＤチップ集積装置の製造方法により製造されたマイクロＬＥＤチップ集積装置を示す断面図である。 この発明の第１０の実施の形態によるマイクロＬＥＤチップ集積装置の製造方法により製造されたマイクロＬＥＤチップ集積装置を示す断面図である。 この発明の第１１の実施の形態による縦型マイクロＬＥＤチップを示す断面図である。
　以下、発明を実施するための形態（以下「実施の形態」と言う）について説明する。
〈第１の実施の形態〉
［縦型マイクロＬＥＤチップ］
　第１の実施の形態による縦型マイクロＬＥＤチップ１０を図１Ａ、図１Ｂおよび図１Ｃに示す。図１Ａは平面図、図１Ｂは縦断面図、図１Ｃは斜視図である。この縦型マイクロＬＥＤチップ１０は全体として六角柱状の形状を有する。図１Ａ、図１Ｂおよび図１Ｃに示すように、この縦型マイクロＬＥＤチップ１０においては、ｎ型ＧａＮ層１１上に絶縁膜としてＳｉＯ2 膜１２が設けられている。ＳｉＯ2 膜１２の中心部には六角形の開口１２ａが設けられている。ＳｉＯ2 膜１２の厚さは必要に応じて選択されるが、例えば１０～３０ｎｍである。開口１２ａの径は必要に応じて選択されるが、典型的には１００～１０００ｎｍである。この開口１２ａの部分におけるｎ型ＧａＮ層１１上に、島状の六角錐台状のＧａＮ層１３がＳｉＯ2 膜１２上に延在するように設けられている。このＧａＮ層１３はアンドープであってもｎ型であってもよい。このＧａＮ層１３の上面および側面（斜面）に沿って発光層１４が島状に設けられている。発光層１４は、例えば、障壁層としてのＩｎx Ｇａ1-x Ｎ層と井戸層としてのＩｎy Ｇａ1-y Ｎ層とが交互に積層されたＩｎx Ｇａ1-x Ｎ／Ｉｎy Ｇａ1-y Ｎ多重量子井戸（ＭＱＷ）構造（ｘ＜ｙ、０≦ｘ＜１、０≦ｙ＜１）を有する。この発光層１４を覆うようにｐ型ＧａＮ層１５が設けられている。このｐ型ＧａＮ層１５の表面は平坦となっている。従って、ＧａＮ層１３の上面の上方のｐ型ＧａＮ層１５の厚さは、ＧａＮ層１３の側面（斜面）の上方のｐ型ＧａＮ層１５の厚さより小さくなっている。ｐ型ＧａＮ層１５上にＩＴＯからなるｐ側電極１６が設けられ、ｎ型ＧａＮ層１１の裏面にｎ側電極１７が設けられている。ｎ側電極１７は軟磁性体のＮｉを含み、例えば、Ｔｉ／Ａｌ／Ｔｉ／Ｎｉ／Ａｕ膜などの多重積層膜からなる。ｎ型ＧａＮ層１１、発光層１４およびｐ型ＧａＮ層１５は典型的にはＣ面方位を有する。ｎ型ＧａＮ層１１の抵抗率は例えば０．０１Ωｃｍ程度であるが、これに限定されるものではない。ＧａＮ層１３の抵抗率は例えば０．１～０．３Ωｃｍ程度であるが、これに限定されるものではない。ｐ型ＧａＮ層１５の抵抗率は例えば１～３Ωｃｍ程度であるが、これに限定されるものではない。ｎ型ＧａＮ層１１の厚さは例えば１～５μｍ、ＧａＮ層１３の厚さは例えば１００～１５００ｎｍ、発光層１４の厚さは例えば３０～１００ｎｍ、ｐ型ＧａＮ層１５のＧａＮ層１３の上面の上方の部分の厚さは例えば１００～２００ｎｍであるが、これに限定されるものではない。ｎ型ＧａＮ層１１、ＧａＮ層１３、発光層１４およびｐ型ＧａＮ層１５の合計の厚さは例えば１．２～６．８μｍであるが、これに限定されるものではない。発光層１４を構成するＩｎx Ｇａ1-x Ｎ／Ｉｎy Ｇａ1-y Ｎ　ＭＱＷ構造のＩｎ組成比ｘ、ｙは、縦型マイクロＬＥＤチップ１０の発光波長に応じて選ばれる。六角錐台状のＧａＮ層１３に倣って六角錐台状に形成された発光層１４のＩｎ組成は、ＧａＮ層１３の上面にある部分の方がＧａＮ層１３の側面にある部分より大きくなる。従って、発光層１４のうちＧａＮ層１３の側面にある部分のバンドギャップはＧａＮ層１３の上面にある部分のバンドギャップより大きい。
　図２に図１Ｂに示す縦型マイクロＬＥＤチップ１０の各部のサイズを示す。図２に示すように、この縦型マイクロＬＥＤチップ１０においては、絶縁膜１２の開口１２ａの直径をａ、六角錐台状のＧａＮ層１３の上面の直径をｂ、縦型マイクロＬＥＤチップ１０の直径をｃ、ＧａＮ層１３の直径をｄ、絶縁膜１２の上面からｐ型ＧａＮ層１５の上面までの高さをｅ、ＧａＮ層１３の上面の上方の部分のｐ型ＧａＮ層１５の厚さをｆとしたとき、ｆ＜ｅかつａ≦ｂ＜ｄ＜ｃが成立する。
［縦型マイクロＬＥＤチップの動作］
　この縦型マイクロＬＥＤチップ１０において、ＩＴＯからなるｐ側電極１６とｎ側電極１７との間に順方向バイアスを印加する。この場合、ｎ型ＧａＮ層１１とｐ型ＧａＮ層１５との間は開口１２ａ以外の部分ではＳｉＯ2 膜１２により分離されているため、動作時にリーク電流が発生するのを効果的に抑制することができる。また、抵抗率が高いｐ型ＧａＮ層１５の厚さはＧａＮ層１３の上面の上方の部分の方がＧａＮ層１３の側面（斜面）の上方の部分より小さいため、ｐ側電極１６とｎ側電極１７との間に流れる電流は、より抵抗が低い、ＧａＮ層１３の上面の上方の部分のｐ型ＧａＮ層１５を主として通り、ＧａＮ層１３の側面の上方の部分のｐ型ＧａＮ層１５を通る電流は少ない。また、発光層１４のＭＱＷ構造のＩｎ組成比ｘ、ｙは、発光層１４のうちＧａＮ層１３の上面の上方の部分よりＧａＮ層１３の側面の上方の部分の方が小さいため、発光層１４のバンドギャップはＧａＮ層１３の上面の上方の部分の方がＧａＮ層１３の側面の上方の部分より小さいが、キャリア（電子、ホール）はバンドギャップが小さいＧａＮ層１３の上面の上方の部分の発光層１４に集まりやすい。この結果、ｐ側電極１６とｎ側電極１７との間に流れる電流の経路は図２の縦断面において斜線を施した領域のようになる。そして、こうしてｐ側電極１６とｎ側電極１７との間に電流が流れることにより発光層１４で発光が起き、主として、ＧａＮ層１３の上面の上方の部分の発光層１４から発せられる光がｐ側電極１６を透過して外部に取り出される。
［縦型マイクロＬＥＤチップの製造方法］
　図３Ａに示すように、Ｃ面方位のサファイア基板２０上に例えば有機金属化学気相成長（ＭＯＣＶＤ）法によりｎ型ＧａＮ層１１をエピタキシャル成長させた後、このｎ型ＧａＮ層１１上に化学気相成長（ＣＶＤ）法やスパッタリング法などによりＳｉＯ2 膜１２を形成する。
　次に、図３Ｂに示すように、従来公知の方法によりＳｉＯ2 膜１２をパターニングすることにより、最終的に１チップとなる部分に開口１２ａを形成する。
　次に、図３Ｃに示すように、ＳｉＯ2 膜１２を成長マスクとして、従来公知のＭＯＣＶＤ法によるＥＬＯ法により、ＧａＮ層１３を六角錐台の島状に成長させる。この場合、まず、ＳｉＯ2 膜１２の開口１２ａの部分に露出したｎ型ＧａＮ層１１の表面にＧａＮが選択成長し、引き続いてＳｉＯ2 膜１２上に横方向成長することによりＳｉＯ2 膜１２上にＧａＮ層１３が成長する。この成長の際には、島状のＧａＮ層１３が隣接する島状のＧａＮ層１３と衝突する前に成長を停止させる。
　次に、図３Ｄに示すように、上述のようにして成長させた島状のＧａＮ層１３上にＩｎx Ｇａ1-x Ｎ／Ｉｎy Ｇａ1-y Ｎ　ＭＱＷ構造を有する発光層１４をエピタキシャル成長させる。この場合、ＧａＮ層１３の上面に成長するＩｎＧａＮ層の成長速度に比べて側面に成長するＩｎＧａＮ層の成長速度の方が小さいため、発光層１２の厚さは、ＧａＮ層１３の側面ではＧａＮ層１３の上面に比べて小さい。ＧａＮ層１３の上面に成長するＩｎＧａＮ層のＩｎ組成も側面に成長するＩｎＧａＮ層のＩｎ組成より小さい。
　次に、図３Ｅに示すように、発光層１４を覆うように全面にｐ型ＧａＮ層１５をエピタキシャル成長させる。ＧａＮ層１３の上面の上方の部分のｐ型ＧａＮ層１５の厚さはＧａＮ層１３の側面の上方の部分のｐ型ＧａＮ層１５の厚さより小さい。図３Ｅにおいては、ｐ型ＧａＮ層１５の表面が平坦である場合が示されているが、必ずしも平坦でなくてもよい。
　ＧａＮ層１３、発光層１４およびｐ型ＧａＮ層１５の成長はＭＯＣＶＤ炉内で連続的に行われる。
　次に、図３Ｆに示すように、スパッタリング法などによりｐ型ＧａＮ層１５の全面にＩＴＯ膜２１を形成し、その上に例えばＣｒ膜などからなるエッチングマスク２２をスパッタリング法などにより形成した後、このエッチングマスク２２を用いてＩＴＯ膜２１をエッチングしてパターニングする。こうしてパターニングされたＩＴＯ膜２１がｐ側電極１６となる。以下においてはＩＴＯ膜２１の代わりにｐ側電極１６として示す。
　次に、図３Ｇに示すように、エッチングマスク２２を用いてサファイア基板２０に達するまでＲＩＥ法によりサファイア基板１０に垂直方向にエッチングする。
　次に、図３Ｈに示すように、基板全面に例えばポリジメチルシロキサン（ＰＤＭＳ）などの被覆材２３を塗布した後、その上にフィルムやＳｉ基板などの支持基板２４を接合する。
　次に、サファイア基板２０の裏面側からレーザービームを照射することによりｎ型ＧａＮ層１１とサファイア基板２０との界面で剥離を生じさせる。こうして、図３Ｉに示すように、ｎ型ＧａＮ層１１からサファイア基板２０を分離する（レーザーリフトオフ）。
　次に、こうして露出したｎ型ＧａＮ層１１の表面に、被覆材２３に対応する部分以外の部分に開口を有するレジストパターン（図示せず）を形成し、続いて基板全面に例えば真空蒸着法によりＴｉ膜、Ａｌ膜、Ｔｉ膜、Ｎｉ膜およびＡｕ膜を順次形成した後、レジストパターンをその上に形成されたＴｉ膜、Ａｌ膜、Ｔｉ膜、Ｎｉ膜およびＡｕ膜からなる積層膜とともに除去する（リフトオフ）。これによって、図３Ｊに示すように、ｎ型ＧａＮ層１１上にｎ側電極１７が形成される。ここで、このｎ側電極１７を構成するＴｉ膜、Ａｌ膜、Ｔｉ膜、Ｎｉ膜およびＡｕ膜の厚さは例えばそれぞれ５ｎｍ、１００ｎｍ、２０ｎｍ、３００ｎｍおよび５０ｎｍである。次に、ｎ側電極１７をｎ型ＧａＮ層１１にオーミック接触させるためのアロイ処理を行う。
　次に、支持基板２４上に被覆材２３、ｐ側電極１６、ｐ型ＧａＮ層１５、発光層１４、六角錐台状のＧａＮ層１３、ＳｉＯ2 膜１２、ｎ型ＧａＮ層１１およびｎ側電極１７が形成されたものを溶剤に漬けることにより被覆材２３を溶かす。こうして、図３Ｋに示すように、縦型マイクロＬＥＤチップ１０が複数、同時に得られる。
　この第１の実施の形態によれば、主として光が取り出される発光層１４の上面の部分は縦型マイクロＬＥＤチップ１０の側面から十分に離れているため、縦型マイクロＬＥＤチップ１０の側面にドライエッチングによる欠陥が存在したとしても、発光層１４の上面の部分にはドライエッチングによる欠陥が存在しない。そして、ｐ側電極１６とｎ側電極１７との間に流れる電流は縦型マイクロＬＥＤチップ１０の側面から十分に離れた領域を通るため、発光層１４の上面の部分での電子－ホール再結合確率を高く維持することができ、それによって高い発光効率を得ることができる。また、この縦型マイクロＬＥＤチップ１０は従来公知の技術を用いて容易かつ低コストで製造することができる。
〈第２の実施の形態〉
［縦型マイクロＬＥＤチップ］
　第２の実施の形態による縦型マイクロＬＥＤチップを図４に示す。図４は図２に対応する縦断面図である。平面図および斜視図は図１Ａおよび図１Ｃと同様である。
　図４に示すように、この縦型マイクロＬＥＤチップ１０は、図２に示す第１の実施の形態による縦型マイクロＬＥＤチップ１０の各部の寸法ａ、ｂ、ｃ、ｄ、ｅ、ｆに関し、ｆ＜ｅかつａ≦ｂ＜ｄ＝ｃが成立する。すなわち、第１の実施の形態による縦型マイクロＬＥＤチップ１０においては、縦型マイクロＬＥＤチップ１０の側面近傍のＳｉＯ2 膜１２上に発光層１３が設けられていない部分があるのに対し、この第２の実施の形態による縦型マイクロＬＥＤチップ１０の側面は発光層１４の末端と一致しており、ＳｉＯ2 膜１２上に発光層１４が設けられていない部分は存在しない。この縦型マイクロＬＥＤチップ１０のその他のことは第１の実施の形態と同様である。
［縦型マイクロＬＥＤチップの動作］
　この縦型マイクロＬＥＤチップ１０の動作は、基本的には第１の実施の形態による縦型マイクロＬＥＤチップ１０と同様であるが、ｐ側電極１６とｎ側電極１７との間に流れる電流の経路は図４の縦断面において斜線を施した領域のようになる。
［縦型マイクロＬＥＤチップの製造方法］
　第２の実施の形態による縦型マイクロＬＥＤチップ１０の製造方法は第１の実施の形態による縦型マイクロＬＥＤチップ１０の製造方法と同様である。
　この第２の実施の形態によれば、第１の実施の形態と同様な利点を得ることができる。
〈第３の実施の形態〉
［縦型マイクロＬＥＤチップ］
　第３の実施の形態による縦型マイクロＬＥＤチップ１０を図５に示す。図５は図２に対応する縦断面図である。平面図および斜視図は図１Ａおよび図１Ｃと同様である。
　図５に示すように、この縦型マイクロＬＥＤチップ１０は、図２に示す第１の実施の形態による縦型マイクロＬＥＤチップ１０の各部の寸法ａ、ｂ、ｃ、ｄ、ｅ、ｆに関し、ｆ＜ｅかつｂ＜ａ＜ｃが成立する。すなわち、この縦型マイクロＬＥＤチップ１０においては、六角錐台状のＧａＮ層１３およびその上の活性層１４はＳｉＯ2 膜１２の開口１２ａの内部にのみ設けられており、ＳｉＯ2 膜１２上に延在していない。この縦型マイクロＬＥＤチップ１０のその他のことは第１の実施の形態と同様である。
［縦型マイクロＬＥＤチップの動作］
　この縦型マイクロＬＥＤチップ１０の動作は、基本的には第１の実施の形態による縦型マイクロＬＥＤチップ１０と同様であるが、ｐ側電極１６とｎ側電極１７との間に流れる電流の経路は図５の縦断面において斜線を施した領域のようになる。
［縦型マイクロＬＥＤチップの製造方法］
　第３の実施の形態による縦型マイクロＬＥＤチップ１０の製造方法は、ＧａＮ層１３および活性層１４の成長をＳｉＯ2 膜１２上に横方向成長する前に終了することを除いて、第１の実施の形態による縦型マイクロＬＥＤチップ１０の製造方法と同様である。
　この第３の実施の形態によれば、第１の実施の形態と同様な利点を得ることができる。
〈第４の実施の形態〉
［縦型マイクロＬＥＤチップ］
　第４の実施の形態による縦型マイクロＬＥＤチップ１０を図６に示す。図６は図２に対応する縦断面図である。平面図および斜視図は図１Ａおよび図１Ｃと同様である。
　図６に示すように、この縦型マイクロＬＥＤチップ１０においては、第１、第２および第３の実施の形態による縦型マイクロＬＥＤチップ１０と異なり、ｎ型ＧａＮ層１１と六角錐台状のＧａＮ層１３および発光層１４との間にＳｉＯ2 膜１２が存在しない。そして、縦型マイクロＬＥＤチップ１０の側面には発光層１４の側面部が露出している。この縦型マイクロＬＥＤチップ１０は、図２に示す第１の実施の形態による縦型マイクロＬＥＤチップ１０の各部の寸法ａ、ｂ、ｃ、ｄ、ｅ、ｆに関し、ｆ＜ｅかつｂ＜ａ＝ｃが成立する。この縦型マイクロＬＥＤチップ１０のその他のことは第１の実施の形態と同様である。
［縦型マイクロＬＥＤチップの動作］
　この縦型マイクロＬＥＤチップ１０の動作は、基本的には第１の実施の形態による縦型マイクロＬＥＤチップ１０と同様であるが、ｐ側電極１６とｎ側電極１７との間に流れる電流の経路は図６の縦断面において斜線を施した領域のようになる。
［縦型マイクロＬＥＤチップの製造方法］
　第４の実施の形態による縦型マイクロＬＥＤチップ１０の製造方法は、ＧａＮ層１３および活性層１４の成長をＳｉＯ2 膜１２上に横方向成長する前に終了すること、および、エッチングマスク２２を用いてサファイア基板２０に達するまでＲＩＥ法によりサファイア基板１０に垂直方向にエッチングする際に、このエッチングにより露出する側面に発光層１４の側面部が含まれるようにエッチングマスク２２を形成することを除いて、第１の実施の形態による縦型マイクロＬＥＤチップ１０の製造方法と同様である。
　この第４の実施の形態によれば、第１の実施の形態と同様な利点を得ることができる。
〈第５の実施の形態〉
［縦型マイクロＬＥＤチップ］
　第１～第４の実施の形態による縦型マイクロＬＥＤチップ１０は島状の発光層１４が一つだけ設けられ、全体形状が六角柱状であるのに対し、第５の実施の形態による縦型マイクロＬＥＤチップ１０は複数の島状の発光層１４が蜂の巣状に配列され、全体形状が四角柱状であることが異なる。
　すなわち、第５の実施の形態による縦型マイクロＬＥＤチップ１０を図７Ａおよび図７Ｂに示す。図７Ａは平面図、図７Ｂは図７Ａに示す一点鎖線に沿っての断面図である。図７Ａおよび図７Ｂに示すように、ｎ型ＧａＮ層１１上に、蜂の巣状に配列された開口１２ａを有するＳｉＯ2 膜１２が設けられ、各開口１２ａの部分に第１の実施の形態と同様に六角錐台状のＧａＮ層１３および発光層１４が設けられている。ｐ型ＧａＮ層１５は全ての発光層１４を覆うように全面に設けられている。ｐ側電極１６はｐ型ＧａＮ層１５上に各発光層１４に対応する位置に互いに分離して複数設けられている。各ｐ側電極１６は各発光層１４の平坦な上面を含む大きさを有する。ｎ側電極１７はｎ型ＧａＮ層１１の裏面全面に設けられている。この縦型マイクロＬＥＤチップ１０においては、大半の発光層１４はその全体がこの縦型マイクロＬＥＤチップ１０の側面から離れた位置にあるが、外周部の一部の発光層１４（図７Ｂでは一番右側の発光層１４）はこの側面に露出している。この縦型マイクロＬＥＤチップ１０のその他のことは第１の実施の形態と同様である。
［縦型マイクロＬＥＤチップの動作］
　この縦型マイクロＬＥＤチップ１０の動作は、複数の発光層１４のそれぞれから発光が生じることを除いて、基本的には第１の実施の形態による縦型マイクロＬＥＤチップ１０と同様である。図８にこの縦型マイクロＬＥＤチップ１０のｐ側電極１６とｎ側電極１７との間に流れる電流の経路を矢印で示す。
［縦型マイクロＬＥＤチップの製造方法］
　第５の実施の形態による縦型マイクロＬＥＤチップ１０の製造方法は、蜂の巣状に配列された開口１２ａを有するＳｉＯ2 膜１２を形成し、各開口１２ａの部分に六角錐台状のＧａＮ層１３および発光層１４を形成し、ｐ側電極１６を各発光層１４に対応して複数形成し、最終的に複数の発光層１４を含むようにチップ化することを除いて、基本的には、第１の実施の形態による縦型マイクロＬＥＤチップ１０の製造方法と同様である。
　この第５の実施の形態によれば、複数の発光層１４を有する縦型マイクロＬＥＤチップ１０において、第１の実施の形態と同様な利点を得ることができる。
〈第６の実施の形態〉
［マイクロＬＥＤチップ集積装置の製造方法］
　第６の実施の形態によるマイクロＬＥＤチップ集積装置は実装基板上に縦型マイクロＬＥＤチップを多数実装することにより製造する。ここでは、縦型マイクロＬＥＤチップとして第１の実施の形態による縦型マイクロＬＥＤチップ１０を用いる場合を考える。ただし、実装に当たり、縦型マイクロＬＥＤチップ１０のｎ側電極１６上にＳｎ膜を形成しておく。この縦型マイクロＬＥＤチップ１０を含有するインク、このインクの吐出に用いるインク吐出装置および実装基板について説明すると次の通りである。
（１）インク
　図９に示すように、容器１００中において縦型マイクロＬＥＤチップ１０を液体５０に分散させてインク２００を作製する。インク２００には、必要に応じて縦型マイクロＬＥＤチップ１０に加えてフィラーや界面活性剤などを含有させる。縦型マイクロＬＥＤチップ１０のサイズが上述のように微小であるとインク２００中の分散性が十分に高く、インク吐出装置の吐出ノズルからの吐出も容易に行うことができる。
（２）インク吐出装置
　図１０はインク吐出装置３００を示す。
　図１０に示すように、インク吐出装置３００は、インクジェットプリントヘッド３０１を有する。インクジェットプリントヘッド３０１は内部にインク室３０２を有し、上部にインク供給部３０３を有する。インクジェットプリントヘッド３０１の内部にはさらに、インク室３０２の上部側面とインク供給部３０３の底面に設けられた管部３０３ａとを連結する流路３０５と、インク室３０２の下部側面に連結された流路３０６とを有する。インク供給部３０３の管部３０３ａの途中には制御バルブ３０７が設けられている。インク室３０２の下方には吐出ノズル３０８が設けられている。吐出ノズル３０８の直径は必要に応じて選ばれるが、例えば１０～５０μｍである。インク室３０２の上には、一対の電極間に圧電体を挟んだ構造のピエゾアクチュエーター３０９が設けられている。流路３０６は、インク室３０２内のインク２００を外部に排出したり、インク供給部３０３にインクを戻して循環させることにより吐出ノズル３０８の詰まりを防止したり、インク２００の攪拌機能を持たせたりするためのものである。
　このインク吐出装置３００においては、制御バルブ３０７を開いた状態でインク供給部３０３にインク２００が供給される。こうしてインク供給部３０３に供給されたインク２００は、管部３０３ａおよび流路３０５を通ってインク室３０２に供給される。インク２００は、流路３０５、インク室３０２および流路３０６が満タンになるまで供給され、その後、制御バルブ３０７が閉められる。
　このインク吐出装置３００はさらに、このインク吐出装置３００の吐出ノズル３０８から水平方向に少しずれた位置に磁場印加装置３１１を有する。インク２００の吐出を行う後述の実装基板４００は、インクジェットプリントヘッド３０１と磁場印加装置３１１との間の高さの位置を水平方向に移動するようになっている。
（３）実装基板
　図１１Ａおよび図１１ＢはこのマイクロＬＥＤチップ集積装置の製造に用いられる実装基板４００を示す。ここで、図１１Ａは平面図、図１１Ｂは下部支線部電極とその近傍の下部幹線部電極とを横断する断面図である。図１１Ａおよび図１１Ｂに示すように、基板４１０の一方の主面に下部電極４２０が設けられている。図１１Ａおよび図１１Ｂには、電気的にオン／オフ制御が可能な１回路ユニットに相当する領域を一点鎖線で示す。この場合、下部電極４２０は、一方向に延在する幅広の下部幹線部電極４２０１と、この下部幹線部電極４２０１からこの下部幹線部電極４２０１と直交する方向に分岐した、この下部幹線部電極４２０１より幅狭の複数の下部幹線部電極４２０２と、この下部幹線部電極４２０２から分岐し、この下部幹線部電極４２０２と直交する方向、従って下部幹線部電極４２０１と平行な方向に延在する複数の下部支線部電極４２０３とからなる。下部支線部電極４２０３の数ＬはＬ≧４に選ばれる。図１１Ａにおいては一例としてＬ＝５の場合が示されている。基板４１０は剛性を有するものであってもフレキシブルなものであってもよく、また透明であっても不透明であってもよく、必要に応じて選ばれる。基板４１０の具体例および下部電極４２０の形成方法については特許文献５～７に詳細に記載されている。下部支線部電極４２０３の上面によりチップ結合部４２１が構成されている。下部支線部電極４２０３の幅、間隔などは必要に応じて選択される。
（４）マイクロＬＥＤチップ集積装置の製造方法
　以上のことを前提としてこのマイクロＬＥＤチップ集積装置の製造方法について説明する。
　図１０に示すように、インク吐出装置３００の吐出ノズル３０８の下方に実装基板４００を水平に配置する。この場合、インク吐出装置３００を固定し、実装基板４００を図示省略した搬送機構により水平面内で図１０中矢印で示す方向に移動させるようにする。ピエゾアクチュエーター３０９を作動させることにより吐出ノズル３０８からインク２００を実装基板４００のチップ結合部４２１に吐出させる。こうして吐出される一滴のインク２００は、一つの回路ユニット内の全ての下部支線部電極４２０３を含む領域を覆い、かつ十分な個数の縦型マイクロＬＥＤチップ１０が含まれるようにする。一滴のインク２００に含まれる縦型マイクロＬＥＤチップ１０の数は、インク２００中の縦型マイクロＬＥＤチップ１０の濃度やインク２００の吐出回数などによって調整することができる。この状態のインク２００の一例を図１２Ａおよび図１２Ｂに示す。ここで、図１２Ａは平面図、図１２Ｂは断面図である。この場合、一滴のインク２００の体積は例えば１～１０ピコリットルである。縦型マイクロＬＥＤチップ１０の体積は一般に０．００１～０．５ピコリットルである。
　次に、図１０中矢印で示すように、実装基板４００を図示省略した搬送機構により所定距離移動させ、インク２００が吐出されたチップ結合部４２１を磁場印加装置３１１の上方に位置させた後、磁場印加装置３１１により磁場を印加することにより、インク２００に含まれる複数の縦型マイクロＬＥＤチップ１０のｎ側電極１７に含まれるＮｉ膜を磁化させる。このため、各縦型マイクロＬＥＤチップ１０はインク２００中を磁力により下方に引き寄せられ、最終的に各縦型マイクロＬＥＤチップ１０はｎ側電極１７側が下になるようにしてチップ結合部４２１に接触する。振動や擾乱などの外的要因などにより縦型マイクロＬＥＤチップ１０が倒れたり位置がずれたりするのを防止するため、磁場印加装置３１０による磁場の印加は、好適には、インク２００を吐出させる前あるいは吐出させた時点あるいはその時点からインク２００の液体が蒸発する前に行う。
　次に、磁力により各縦型マイクロＬＥＤチップ１０をチップ結合部４２１に接触させたまま、ランプなどにより加熱を行うことによりインク２００の溶媒を蒸発させ、続いてランプやレーザーなどにより加熱を行うことにより各縦型マイクロＬＥＤチップ１０のｎ側電極１７上のＳｎ膜を溶融させる。その後、溶融Ｓｎが冷却することにより各縦型マイクロＬＥＤチップ１０のｎ側電極１７が下部支線部電極４２０３のチップ結合部４２１に電気的および機械的に結合する。
　同様にして、各回路ユニット内の下部支線部電極４２０３のチップ結合部４２１に縦型マイクロＬＥＤチップ１０のｎ側電極１７を電気的および機械的に結合させる。この状態の一例を図１３Ａおよび図１３Ｂに示す。ここで、図１３Ａは平面図、図１３Ｂは断面図である。図１３Ａに示すように、チップ結合部４２１において、縦型マイクロＬＥＤチップ１０はランダムに配置している。チップ結合部４２１の中には、一つの縦型マイクロＬＥＤチップ１０も結合していないものが含まれることもあり、図１３Ａにはそのような例が示されている。なお、縦型マイクロＬＥＤチップ１０の平面形状は六角形状であるが、図１３Ａにおいては円形で示されている（以下同様）。
　次に、図１４に示すように、縦型マイクロＬＥＤチップ１０がチップ結合部４２１に結合した実装基板４００の全面に絶縁膜４２２を表面がほぼ平坦となるように形成した後、この絶縁膜４２２をはＲＩＥ法などによりエッチングすることによりｐ側電極１６（図示せず）を露出させる。
　次に、図１５Ａおよび図１５Ｂに示すように、絶縁膜４２２上に、各回路ユニット内の全ての下部支線部電極４２０３と直交する方向に延在するように、かつ全ての下部支線部電極４２０３に跨がるように複数の短冊状の細長い透明電極４３５を形成する。これらの透明電極４３５の間の隙間は縦型マイクロＬＥＤチップ１０のｐ側電極１６の直径より小さくする。こうすることで、チップ結合部４２１に結合した縦型マイクロＬＥＤチップ１０のｐ側電極１６は、いずれかの透明電極４３５と接触することができる。透明電極４３５はＩＴＯなどの透明電極材料からなる。次に、絶縁膜４２２上に上部電極４３０を形成する。上部電極４３０は、下部幹線部電極４２０１と直交する方向に互いに平行に延在する複数の上部幹線部電極４３１とそれぞれの上部幹線部電極４３１からこの上部幹線部電極４３１と直交する方向に各回路ユニット当たり当たり１本延びた上部支線部電極４３２とからなる。各上部支線部電極４３２は各上部幹線部電極４３１に平行な方向に、従って下部支線部電極４２０３に直角な方向に延びるように複数に分岐しており、それらの先端は透明電極４３５と接続されている。分岐した複数の上部支線部電極４３２の数ＵはＵ≧４に選ばれる。図１５ＡにおいてはＵ＝４の場合が示されている。透明電極４３５は上部支線部電極４３２の一部を構成している。
　この後、上述のようにして製造されたマイクロＬＥＤチップ集積装置の検査を行う。具体的には、上部電極４３０と下部電極４２０との間の通電試験を行う。すなわち、上部電極４３０が下部電極４２０より高電位となるように電圧を印加することにより各縦型マイクロＬＥＤチップ１０に例えば１μＡ程度の電流を流して各縦型マイクロＬＥＤチップ１０の発光を画像解析し、リーク不良に起因して光量不良のある縦型マイクロＬＥＤチップ１０が接続されている透明電極４３５および上部支線部電極４３２を特定する。図１６Ａにおいて、こうして特定された上部支線部電極４３２を符号４３２Ａ、４３２Ｂで示す。
　次に、上述のようにして特定された上部支線部電極４３２Ａ、４３２Ｂの一部（図１６Ａ中、×で示した箇所）にレーザービームまたは電子線を照射することにより切断する。切断後の上部支線部電極４３２Ａ、４３２Ｂの状態を図１７Ａに示す。この場合、切断された上部支線部電極４３２Ａ、４３２Ｂが接続された透明電極４３５と接続された縦型マイクロＬＥＤチップ１０は全て使用することができなくなるが、それ以外の上部支線部電極４３２が接続された透明電極４３５と接続された縦型マイクロＬＥＤチップ１０は全て使用することができる。一つの上部支線部電極４３２に複数の縦型マイクロＬＥＤチップ１０が接続され、不良チップが特定できる場合は、不良チップの近くで上部支線部電極４３２を切断することで上部支線部電極４３２の根元に近い側の良品チップは犠牲にならず使用することができる。
　この後、次のようにして再検査を行う。すなわち、上部電極４３０と下部電極４２０との間に例えば１μＡ程度の電流を流して各縦型マイクロＬＥＤチップ１０の発光を画像解析する。その結果、光量不良のある縦型マイクロＬＥＤチップ１０が見つからなかった場合に修理を終了する。こうしてマイクロＬＥＤチップ集積装置の修理を行うことができる。
（５）マイクロＬＥＤチップ集積装置の構造
　図１５Ａおよび図１５Ｂに示すように、このマイクロＬＥＤチップ集積装置は、一方の主面に下部幹線部電極４２０１、４２０２と下部幹線部電極４２０２から分岐した複数の下部支線部電極４２０３とを有する下部電極４２０を有する基板４１０と、下部電極４２０の下部支線部電極４２０３の上面により構成されたチップ結合部４２１と、チップ結合部４２１に結合した、上下にｐ側電極１６およびｎ側電極１７を有し、ｎ側電極１７がｐ側電極１６に比べてより強く磁場に引き寄せられるように構成された縦型マイクロＬＥＤチップ１０と、縦型マイクロＬＥＤチップ１０の上層の、上部幹線部電極４３１とこの上部幹線部電極４３１から分岐し、複数の下部支線部電極４２０３と直交する方向に延在し、透明電極４３５が下部支線部電極４２０３のチップ結合部４２１に跨がる複数の上部支線部電極４３２とを有する上部電極４３０とを有する。そして、縦型マイクロＬＥＤチップ１０は、ｎ側電極１７をチップ結合部４２１に向けてこのチップ結合部４２１に結合し、ｎ側電極１７と下部支線部電極４２０３とが互いに電気的に接続され、ｐ側電極１６と上部電極４３０の上部支線部電極４３２とが互いに電気的に接続されている。
　以上のように、この第６の実施の形態によれば、縦型マイクロＬＥＤチップ１０のｎ側電極１７に軟磁性体であるＮｉ膜を含ませることにより、縦型マイクロＬＥＤチップ１０のｎ側電極１７側がｐ側電極１６側に比べてより強く磁場に引き寄せられるように構成し、一つの回路ユニット内の下部支線部電極４２０３のチップ結合部４２１にインク２００を吐出し、縦型マイクロＬＥＤチップ１０のｎ側電極１７側を磁力により引き付けてチップ結合部４２１に接触させ、その後、ｎ側電極１７上のＳｎ膜を溶融固化させることにより縦型マイクロＬＥＤチップ１０とチップ結合部４２１とを電気的および機械的に結合させることで、縦型マイクロＬＥＤチップ１０の集積度によらず、マイクロＬＥＤチップ集積装置、例えばマイクロＬＥＤディスプレイ、マイクロＬＥＤバックライト、マイクロＬＥＤ照明装置などを低コストで容易に実現することができる。また、縦型マイクロＬＥＤチップ１０はチップ結合部４２１上にランダム配置で結合させれば足りるため、縦型マイクロＬＥＤチップ１０の高精度の位置制御が不要であり、マイクロＬＥＤチップ集積装置の製造が容易となる。また、一つの回路ユニット内には、複数の下部支線部電極４２０３および複数の上部支線部電極４３２が設けられているので、いずれかの上部支線部電極４３２が接続された縦型マイクロＬＥＤチップ１０に不良があった場合、その上部支線部電極４３２を切断するだけで、あるいは、この縦型マイクロＬＥＤチップ１０がチップ結合部４２１に結合した下部支線部電極４２０３だけを切断するだけで修理を容易に行うことができる。このため、修理に伴って無駄になる縦型マイクロＬＥＤチップ１０を最小限に留めることができ、無駄になる縦型マイクロＬＥＤチップ４０の数の大幅な低減を図ることができる。このマイクロＬＥＤチップ集積装置は、図１５Ａおよび図１５Ｂに示す３つの回路ユニットのそれぞれを青（Ｂ）、赤（Ｒ）、緑（Ｇ）の発光領域としてＲＧＢ－１画素を構成すると考えると、パッシブマトリクス駆動方式のカラーマイクロＬＥＤディスプレイを実現することができる。この場合、上部電極幹線部４３１がカラム電極配線を構成する。縦型マイクロＬＥＤチップ１０を青色発光とすると、赤の発光領域および緑の発光領域の上方にそれぞれ赤および緑の蛍光体を形成する。縦型マイクロＬＥＤチップ１０を紫外領域または青紫色発光とすると、青の発光領域、赤の発光領域および緑の発光領域の上方にそれぞれ青、赤および緑の蛍光体を形成する。具体的には、例えば、図１５Ａおよび図１５Ｂに示す実装基板４００の表面にそれぞれの蛍光体を形成した後、その上にフレキシブルフィルムなどからなる透明基板を設け、さらにその上に光拡散用の拡散シートを設ける。
〈第７の実施の形態〉
［マイクロＬＥＤチップ集積装置の製造方法］
　第７の実施の形態においては、実装基板４００として図１１Ａおよび図１１Ｂに示すものの代わりに図１８Ａおよび図１８Ｂに示すものを用いることが第６の実施の形態と異なる。すなわち、図１８Ａおよび図１８Ｂに示すように、この実装基板４００においては、下部支線部電極４２０３のチップ結合部４２１の下方の部分における基板４１０上に円形の強磁性体５００が下部支線部電極４２０３の中心線に沿って一列にかつ等間隔に複数（この場合は４個）設けられており、これらの強磁性体５００を覆うように下部支線部電極４２０３が設けられている。強磁性体５００の直径は、縦型マイクロＬＥＤチップ１０のｎ側電極１７の直径と同等またはそれ以下に選ばれる。強磁性体５００にはＮｉなどの軟磁性体を用いてもよい。軟磁性体は磁場を取り去ると磁化が急速に消失する性質を有するが、短時間であれば磁性が保持される。Ｎｉは半導体プロセスで一般的に使用され、高磁性体を使うよりも低コスト化に有利である。下部支線部電極４２０３のチップ結合部４２１のうちの強磁性体５００に対応する部分が縦型マイクロＬＥＤチップ１０の結合位置となる。この結合位置のチップ結合部４２１には円形のＳｎ膜４７が設けられている。この場合、縦型マイクロＬＥＤチップ１０のＳｎ膜は形成する必要がない。この実装基板４００のその他のことは第６の実施の形態と同様である。
　図１９は図１８Ｂに示す実装基板４００の一部を模式的に示したものである。図１９に示すように、磁場印加装置（図示せず）により矢印で示すように磁場を印加することにより、強磁性体５００を磁化させる。この後、磁場の印加を停止する。この場合、磁場の印加を停止した後も、暫くは、図２０に示すように、強磁性体５００から残留磁束５０１が生じている。
　そこで、こうして残留磁束５０１が存在している状態で、インク２００を実装基板４００の一つの回路ユニット内のチップ結合部４２１に吐出させる。吐出直後の状態を図２１に示す。図２２に示すように、こうして吐出されたインク２００はチップ結合部４２１の全体に広がると同時に、このインク２００においては、強磁性体５００から生じている残留磁束５０１により、その中に含まれている複数の縦型マイクロＬＥＤチップ１０のｎ側電極１７に含まれるＮｉ膜が磁化される。このため、各縦型マイクロＬＥＤチップ１０はインク２００中を磁力により下方に引き寄せられ、最終的に各縦型マイクロＬＥＤチップ１０はｎ側電極１７側が下になるようにしてチップ結合部４２１のＳｎ膜４７に接触する。この状態を図２３に示す。
　この後、第６の実施の形態と同様にしてインク２００の溶媒の蒸発およびＳｎ膜４７の溶融固化により各縦型マイクロＬＥＤチップ１０をｎ側電極１７側を下にして機械的および電気的に結合する。符号４８は溶融固化したＳｎを示す。
　こうして、図２４に示すように、各回路ユニット内のチップ結合部４２１に縦型マイクロＬＥＤチップ１０を結合する。なお、図２４においては、図示の都合上、ｐ側電極１６が縦型マイクロＬＥＤチップ１０より小さく図示されている（図２５～図２７においても同様）。
　この後、第６の実施の形態と同様に絶縁膜４２２の形成以降の工程を進めて、図２５に示すように、目的とするマイクロＬＥＤチップ集積装置を製造する。
［マイクロＬＥＤチップ集積装置の構造］
　図２５に示すように、このマイクロＬＥＤチップ集積装置は、実装基板４００の下部支線部電極４２０３のチップ結合部４２１の下方の部分の基板４１０上に強磁性体５００が下部支線部電極４２０３の中心線に沿って複数設けられ、これらの強磁性体５００を覆うように下部支線部電極４２０３が設けられ、チップ結合部４２１に縦型マイクロＬＥＤチップ１０がｎ側電極１７側を下にして結合していることを除いて、第６の実施の形態によるマイクロＬＥＤチップ集積装置と同様な構成を有する。
　第７の実施の形態によれば、下部支線部電極４２０３のチップ結合部２０１の下方の基板４１０上に強磁性体５００を予め設けておくことにより、その上方の部分における下部支線部電極４２０３のチップ結合部４２１上に縦型マイクロＬＥＤチップ１０を結合させることができるため、各縦型マイクロＬＥＤチップ１０の結合位置を下部支線部電極４２０３と上部電極支線部４３２との交差部に限定することができる。このため、接続不良となる縦型マイクロＬＥＤチップ１０の大幅な低減を図ることができ、ひいてはマイクロＬＥＤチップ集積装置の製造コストの低減を図ることができる。そのほか、第６および第１の実施の形態と同様な利点を得ることができる。
　このマイクロＬＥＤチップ集積装置によっても、パッシブマトリクス駆動方式のカラーマイクロＬＥＤディスプレイを実現することができる。
〈第８の実施の形態〉
　第８の実施の形態においては、アクティブマトリクス駆動方式のカラーマイクロＬＥＤディスプレイとして用いることができるマイクロＬＥＤチップ集積装置について説明する。
［マイクロＬＥＤチップ集積装置の製造方法］
　図２６は第８の実施の形態における上部電極形成前の実装基板４００を示す。図２６に示すように、実装基板４００上に下部幹線部電極４２０２が行方向に互いに平行に複数設けられている。下部幹線部電極４２０２にはこの下部幹線部電極４２０２と直交する方向、すなわち列方向に延在して複数の下部支線部電極４２０３が接続されている。下部支線部電極４２０３の下方には第２の実施の形態と同様に強磁性体５００が設けられている。そして、強磁性体５００の上方の下部支線部電極４２０３のチップ結合部４２１に縦型マイクロＬＥＤチップ１０が結合している。図２６に示す三つの回路ユニットは左からそれぞれＢ、Ｒ、Ｇの発光領域を構成しており、これらの発光領域により構成されるＲＧＢ－１画素単位が配列しており、実装基板４００全体として画素が二次元マトリクス状に配列している。実装基板４００上には、列方向に延在した電源線６１０およびデータ線６２０に加え、行方向に延在した走査線６３０も設けられている。各データ線６２０と各画素の各発光領域との間にはアクティブ駆動回路が設けられ、このアクティブ駆動回路により各画素の各発光領域を選択することができるようになっている。アクティブ駆動回路はトランジスタＴ1 、Ｔ2 およびコンデンサＣからなる。トランジスタＴ1 、Ｔ2 は一般的には多結晶Ｓｉ薄膜などの半導体薄膜を用いた薄膜トランジスタにより構成され、コンデンサＣは下部電極、絶縁膜および上部電極を積層することにより構成される。トランジスタＴ1 のソースはデータ線６２０に接続され、ドレインはトランジスタＴ2 のゲートに接続され、ゲートは走査線６３０に接続されている。トランジスタＴ2 のソースは電源線６１０に接続され、ドレインは下部電極４２０に接続されている。コンデンサＣはトランジスタＴ1 のドレインと電源線６１０との間に接続されている。走査線６３０とデータ線６２０との選択により各画素の各発光領域を選択する。後述のアクティブ駆動回路を介してこの下部幹線部電極４２０１と接続されて幅狭の下部幹線部電極４２０２がこの下部幹線部電極４２０１に平行に設けられている。
　図２７は、図２６に示す実装基板４００上に上部電極４３０を形成した状態を示す。第６の実施の形態と同様に、各回路ユニット内の全ての下部支線部電極４２０３のチップ結合部４２１に跨がるように複数の透明電極４３５が設けられている。これらの透明電極４３５に上部電極４３０の上部支線部電極４３２がそれぞれ接続されている。
　縦型マイクロＬＥＤチップ１０を青色発光とし、赤の発光領域および緑の発光領域の上方にそれぞれ赤および緑の蛍光体を形成することなどは第６の実施例と同様である。
　この第８の実施の形態によれば、実装基板４００上にＲＧＢの各発光用の縦型マイクロＬＥＤチップ１０を容易にしかも極めて短時間に能率的に実装することができ、不良の縦型マイクロＬＥＤチップ１０の影響も容易に除去することができることにより、高性能のアクティブ駆動方式のカラーマイクロＬＥＤディスプレイを低コストで実現することができる。加えて、第７の実施の形態と同様な利点を得ることもできる。
〈第９の実施の形態〉
［横型マイクロＬＥＤチップ］
　第１～第５の実施の形態においては縦型マイクロＬＥＤチップ１０について説明したが、第９の実施の形態においては横型マイクロＬＥＤチップ４０について説明する。
　図２８、図２９および図３０は横型マイクロＬＥＤチップ４０を示す。図２８は平面図、図２９は断面図、図３０は斜視図である。図２８、図２９および図３０に示すように、この横型マイクロＬＥＤチップ４０は全体として直方体状（あるいは四角柱状）の形状を有する。この横型マイクロＬＥＤチップ４０においては、第５の実施の形態と同様に、ｎ型ＧａＮ層１１上に、蜂の巣状に配列された開口１２ａを有するＳｉＯ2 膜１２が設けられ、各開口１２ａの部分に六角錐台状のＧａＮ層１３および発光層１４が設けられている。ｐ型ＧａＮ層１５は全ての発光層１４を覆うように設けられている。ｐ型ＧａＮ層１５上に、ｎ型ＧａＮ層１１の短辺方向に延在する細長いｐ側電極１６がｎ型ＧａＮ層１１の長辺方向に互いに分離して複数設けられている。各ｐ側電極１６は、ｎ型ＧａＮ層１１の短辺方向に配列した複数の発光層１４に対応して設けられている。ｎ型ＧａＮ層１１の一つの短辺側の端部にはｐ型ＧａＮ層１５が設けられておらずｎ型ＧａＮ層１１が露出している。この露出した部分のｎ型ＧａＮ層１１上にｎ側電極１７が設けられている。ｎ側電極１７には、軟磁性体が含まれている必要はない。この縦型マイクロＬＥＤチップ４０のその他のことは第５の実施の形態と同様である。
［縦型マイクロＬＥＤチップの動作］
　この縦型マイクロＬＥＤチップ４０の動作は、第５の実施の形態による縦型マイクロＬＥＤチップ１０と同様である。
［横型マイクロＬＥＤチップの製造方法］
　この横型マイクロＬＥＤチップ４０の製造方法は、ｎ型ＧａＮ層１１上に蜂の巣状に配列された開口１２ａを有するＳｉＯ2 膜１２を形成し、各開口１２ａの部分に六角錐台状のＧａＮ層１３および発光層１４を形成し、全面にｐ型ＧａＮ層１５を形成した後、このｐ型ＧａＮ層１５の一端部をエッチング除去してその部分にｎ型ＧａＮ層１１を露出させ、こうして露出した部分にｎ側電極１７を形成するとともに、ｐ型ＧａＮ層１５上に複数のｐ側電極１６を形成し、最終的に複数の発光層１４を含むようにチップ化することを除いて、基本的に、第１の実施の形態による縦型マイクロＬＥＤチップ１０の製造方法と同様である。
　この第９の実施の形態によれば、複数の発光層１４を有する横型マイクロＬＥＤチップ４０において、第１の実施の形態と同様な利点を得ることができる。加えて、横型マイクロＬＥＤチップ４０のｐ型ＧａＮ層１５上に複数のｐ側電極１６が形成されていることから、たとえいずれかのｐ側電極１６に欠陥が存在しても、他のｐ側電極１６を使うことができるため、横型マイクロＬＥＤチップ４０の歩留まりの向上を図ることができる。
〈第１０の実施の形態〉
［マイクロＬＥＤチップ集積装置の製造方法］
　この第１０の実施の形態においては、図３１Ａおよび図３１Ｂに示すような実装基板４００を用いる。ここで、図３１Ａは平面図、図３１Ｂは下部幹線部電極に沿っての断面図である。図３１Ａおよび図３１Ｂに示すように、第６の実施の形態と同様に、基板４１０の一方の主面に、下部幹線部電極４２０１、４２０２および複数の下部支線部電極４２０３からなる下部電極４２０が設けられている。この下部電極４２０を覆うように絶縁膜（図示せず）が設けられ、この絶縁膜上に、下部幹線部電極４２０２から分岐した複数の下部支線部電極４２０３から外れた位置を通るように下部幹線部電極４２０２と平行に上部電極４３０を形成する。絶縁膜は、下部幹線部電極４２０１と上部電極４３０との交差部の付近だけに形成されており、下部幹線部電極４２０１と上部電極４３０とはこの絶縁膜により互いに絶縁されている。上部電極４３０には、１本の下部幹線部電極４２０２から分岐した複数の下部支線部電極４２０３に近接した位置に延在するように長方形状の上部支線部電極４３０ａが上部電極４３０に直交する方向に突出して設けられている。この場合、複数の下部支線部電極４２０３のそれぞれの上面の少なくとも一部および上部電極４３０の上部支線部電極４３０ａの上面の一部を含む長方形の領域によりチップ結合部４２１が形成されている。
　図３２Ａに示すように、第１の実施の形態と同様に工程を進めてサファイア基板２０上に分離前の多数の横型マイクロＬＥＤチップ４０が形成されたものを複数のｐ側電極１６およびｎ側電極１７を実装基板４００上のチップ結合部４２１に向けて結合させる。この際、ｎ側電極１７は上部支線部電極４３０ａ上に、複数のｐ側電極１６は下部支線部電極４２０３上に位置するようにする。
　次に、図３２Ｂに示すように、サファイア基板２０の裏面からレーザービーム照射を行うことにより横型マイクロＬＥＤチップ４０のｎ型ＧａＮ層１１をサファイア基板２０から分離する（レーザーリフトオフ）。こうしてマストランスファーにより、実装基板４００上に多数の横型マイクロＬＥＤチップ４０を実装することができる。
　図３３Ａ、図３３Ｂおよび図３３Ｃにこうして横型マイクロＬＥＤチップ４０が実装された実装基板４００を示す。ここで、図３３Ａは平面図、図３３Ｂは下部電極に沿った断面図、図３３Ｃはチップ結合部を通る断面図である。
　この第１０の実施の形態によれば、マストランスファーにより横型マイクロＬＥＤチップ４０の実装が可能であることにより、マイクロＬＥＤチップ集積装置を容易に製造することができる。また、横型マイクロＬＥＤチップ４０のｐ型ＧａＮ層１５上に複数のｐ側電極１６が形成され、これらのｐ側電極１６がそれぞれ異なる下部支線部電極４２０３上に接続されているため、たとえいずれかのｐ側電極１６に欠陥が存在しても、他のｐ側電極１６が下部支線部電極４２０３と電気的に接続されていることから、マイクロＬＥＤチップ集積装置の歩留まりの向上を図ることができる。
〈第１１の実施の形態〉
［縦型マイクロＬＥＤチップ］
　図３４は縦型マイクロＬＥＤチップ１０を示す断面図である。図３４に示すように、この縦型マイクロＬＥＤチップ１０は第９の実施の形態による横型マイクロＬＥＤチップ４０と同様に全体として直方体状（あるいは四角柱状）の形状を有する。この縦型マイクロＬＥＤチップ１０においては、第５の実施の形態と同様に、ｎ型ＧａＮ層１１上に、蜂の巣状に配列された開口１２ａを有するＳｉＯ2 膜１２が設けられ、各開口１２ａの部分に六角錐台状のＧａＮ層１３および発光層１４が設けられている。ｐ型ＧａＮ層１５は全ての発光層１４を覆うように全面に設けられている。ｐ型ＧａＮ層１５上に、ｎ型ＧａＮ層１１の短辺方向に延在する細長いｐ側電極１６がｎ型ＧａＮ層１１の長辺方向に互いに分離して複数設けられている。各ｐ側電極１６は、ｎ型ＧａＮ層１１の短辺方向に配列した複数の発光層１４に対応して設けられている。ｎ型ＧａＮ層１１の裏面にはｎ側電極１７が設けられている。この縦型マイクロＬＥＤチップ１０のその他のことは第５の実施の形態と同様である。
［縦型マイクロＬＥＤチップの動作］
　この縦型マイクロＬＥＤチップ１０の動作は、第５の実施の形態による縦型マイクロＬＥＤチップ１０と同様である。
［縦型マイクロＬＥＤチップの製造方法］
　この縦型マイクロＬＥＤチップ１０の製造方法は、ｎ型ＧａＮ層１１上に蜂の巣状に配列された開口１２ａを有するＳｉＯ2 膜１２を形成し、各開口１２ａの部分に六角錐台状のＧａＮ層１３および発光層１４を形成し、全面にｐ型ＧａＮ層１５を形成した後、ｐ型ＧａＮ層１５上に複数のｐ側電極１６を形成し、ｎ型ＧａＮ層１１の裏面にｎ側電極１７を形成し、最終的に複数の発光層１４を含むようにチップ化することを除いて、基本的に、第１の実施の形態による縦型マイクロＬＥＤチップ１０の製造方法と同様である。
　この第１１の実施の形態によれば、第５の実施の形態と同様な利点を得ることができるほか、次のような利点を有する。すなわち、縦型マイクロＬＥＤチップ１０のｐ型ＧａＮ層１５上に複数のｐ側電極１６が形成されていることから、たとえいずれかのｐ側電極１６に欠陥が存在しても、他のｐ側電極１６を使うことができるため、縦型マイクロＬＥＤチップ１０の歩留まりの向上を図ることができる。
　以上、この発明の実施の形態について具体的に説明したが、この発明は上述の実施の形態に限定されるものではなく、この発明の技術的思想に基づく各種の変形が可能である。
　例えば、上述の実施の形態において挙げた数値、構成、形状、材料、方法などはあくまでも例に過ぎず、必要に応じてこれらと異なる数値、構成、形状、材料、方法などを用いてもよい。
　１０　　縦型マイクロＬＥＤチップ
　１１　　ｎ型ＧａＮ層
　１２　　ＳｉＯ2 膜
　１２ａ　開口
　１３　ＧａＮ層
　１４　発光層
　１５　ｐ型ＧａＮ層
　１６　ｐ側電極
　１７　ｎ側電極
　４０　横型マイクロＬＥＤチップ
　４００　実装基板
　４１０　基板
　４２０　下部電極
　４２０１、４２０２　下部幹線部電極
　４２０３　下部支線部電極
　４２１　チップ結合部
　４３０　上部電極
　４３１　上部幹線部電極
　４３２　上部支線部電極
　４３５　透明電極
　５００　強磁性体

Claims (17)

  1. 　ｎ型半導体層と、
    　上記ｎ型半導体層上の多角錐台状の半導体層と、
    　上記多角錐台状の半導体層の上面および側面に沿って設けられた発光層と、
    　上記発光層を覆うように設けられたｐ型半導体層と、
    　上記ｎ型半導体層に接触したｎ側電極と、
    　上記ｐ型半導体層に接触したｐ側電極とを有し、
    　上記多角錐台状の半導体層の上面の上方の上記ｐ型半導体層の厚さは上記多角錐台状の半導体層の側面の上方の上記ｐ型半導体層の厚さより小さく、
    　主として上記多角錐台状の半導体層の上面の上記発光層から光が発せられるＡｌＧａＩｎＮ系またはＡｌＧａＩｎＰ系の発光ダイオードチップ。
  2. 　上記ｎ型半導体層上に少なくとも一つの開口を有する絶縁膜が設けられ、上記多角錐台状の半導体層は上記絶縁膜の上記開口の部分の上記ｎ型半導体層上に上記絶縁膜上に延在するように設けられている請求項１記載の発光ダイオードチップ。
  3. 　上記ｎ型半導体層上に少なくとも一つの開口を有する絶縁膜が設けられ、上記多角錐台状の半導体層は上記絶縁膜の上記開口の部分の上記ｎ型半導体層上にのみ設けられている請求項１記載の発光ダイオードチップ。
  4. 　上記ｎ型半導体層の一部は横方向成長により形成され、上記絶縁膜の上記開口は上記横方向成長により形成された部分の上記ｎ型半導体層上に形成されている請求項２記載の発光ダイオードチップ。
  5. 　上記ｐ側電極および上記ｎ側電極のうちの一方は他方に比べてより強く磁場に引き寄せられるように構成されている請求項１記載の発光ダイオードチップ。
  6. 　上記ｐ側電極および上記ｎ側電極のうちの一方は少なくとも一部が透明に構成されている請求項１記載の発光ダイオードチップ。
  7. 　上記発光ダイオードチップのチップサイズは５μｍ×５μｍ以下である請求項１記載の発光ダイオードチップ。
  8. 　上記ｐ側電極は上記ｐ型半導体層の上面に設けられ、上記ｎ側電極は上記ｎ型半導体層の上記多角錐台状の半導体層と反対側の面に設けられている請求項１記載の発光ダイオードチップ。
  9. 　上記多角錐台状の半導体層は上記ｎ型半導体層上に互いに分離して複数設けられ、上記ｐ側電極はそれぞれの上記多角錐台状の半導体層の上面に対応する部分の上記ｐ型半導体層の上面に互いに分離して複数設けられている請求項８記載の発光ダイオードチップ。
  10. 　上記ｐ側電極は上記ｐ型半導体層の上面に設けられ、上記ｎ側電極は上記多角錐台状の半導体層が設けられていない部分の上記ｎ型半導体層上に設けられている請求項１記載の発光ダイオードチップ。
  11. 　上記多角錐台状の半導体層は上記ｎ型半導体層上に互いに分離して複数設けられ、上記ｐ側電極はそれぞれの上記多角錐台状の半導体層の上面に対応する部分の上記ｐ型半導体層の上面に互いに分離して複数設けられている請求項１０記載の発光ダイオードチップ。
  12. 　一方の主面に下部幹線部電極と当該下部幹線部電極から分岐した単一または複数の下部支線部電極とを有する下部電極を有する基板と、
    　上記下部電極の上記単一または複数の下部支線部電極の上面により構成されたチップ結合部と、
    　上記チップ結合部に結合した、上下に一つまたは複数のｐ側電極および一つのｎ側電極を有する複数の縦型の発光ダイオードチップと、
    　上記発光ダイオードチップの上層の上部電極とを有し、
    　上記発光ダイオードチップは、上記ｐ側電極および上記ｎ側電極のうちの上記一方を上記チップ結合部に向けて上記チップ結合部に結合し、上記ｐ側電極および上記ｎ側電極のうちの上記一方と上記下部支線部電極とが互いに電気的に接続され、上記ｐ側電極および上記ｎ側電極のうちの他方と上記上部電極とが互いに電気的に接続され、
    　上記発光ダイオードチップは、
    　ｎ型半導体層と、
    　上記ｎ型半導体層上の多角錐台状の半導体層と、
    　上記多角錐台状の半導体層の上面および側面に沿って設けられた発光層と、
    　上記発光層を覆うように設けられたｐ型半導体層とを有し、
    　上記多角錐台状の半導体層の上面の上方の上記ｐ型半導体層の厚さは上記多角錐台状の半導体層の側面の上方の上記ｐ型半導体層の厚さより小さく、
    　主として上記多角錐台状の半導体層の上面の上記発光層から光が発せられるＡｌＧａＩｎＮ系またはＡｌＧａＩｎＰ系の縦型の発光ダイオードチップである発光ダイオードチップ集積装置。
  13. 　上記上部電極は、上部幹線部電極と当該上部幹線部電極から分岐し、上記単一または複数の下部支線部電極と交差するように上記チップ結合部に跨がる単一または複数の上部支線部電極とを有する請求項１２記載の発光ダイオードチップ集積装置。
  14. 　上記複数の下部支線部電極の数をＬ、上記複数の上部支線部電極の数をＵとしたとき、Ｌ×Ｕ≧４である請求項１３記載の発光ダイオードチップ集積装置。
  15. 　上記ｐ側電極および上記ｎ側電極のうちの一方が他方に比べてより強く磁場に引き寄せられるように構成されている請求項１２記載の発光ダイオードチップ集積装置。
  16. 　上記チップ結合部の一部に強磁性体領域が形成されている請求項１２記載の発光ダイオードチップ集積装置。
  17. 　チップ結合部に強磁性体領域が設けられた基板の当該強磁性体領域に磁場を印加して磁化させる工程と、
    　上記磁場を取り去った後、上記強磁性体領域の残留磁束が消える前に、上下にｐ側電極およびｎ側電極を有し、上記ｐ側電極および上記ｎ側電極のうちの一方が他方に比べてより強く磁場に引き寄せられるように構成された複数の縦型の発光ダイオードチップと液体とを含有する液滴状のインクを上記チップ結合部に供給し、上記インク中の上記発光ダイオードチップを、上記ｐ側電極および上記ｎ側電極のうちの上記一方を上記強磁性体領域に向けて上記強磁性体領域上に結合させる工程とを有し、
    　上記発光ダイオードチップは、
    　ｎ型半導体層と、
    　上記ｎ型半導体層上の多角錐台状の半導体層と、
    　上記多角錐台状の半導体層の上面および側面に沿って設けられた発光層と、
    　上記発光層を覆うように設けられたｐ型半導体層とを有し、
    　上記多角錐台状の半導体層の上面の上方の上記ｐ型半導体層の厚さは上記多角錐台状の半導体層の側面の上方の上記ｐ型半導体層の厚さより小さく、
    　上記ｐ側電極および上記ｎ側電極のうちの一方は他方に比べてより強く磁場に引き寄せられるように構成され、
    　主として上記多角錐台状の半導体層の上面の上記発光層から光が発せられるＡｌＧａＩｎＮ系またはＡｌＧａＩｎＰ系の縦型の発光ダイオードチップである発光ダイオードチップ集積装置の製造方法。
PCT/JP2022/033346 2022-09-06 2022-09-06 発光ダイオードチップ、発光ダイオードチップ集積装置および発光ダイオードチップ集積装置の製造方法 WO2024052971A1 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2023544515A JP7422449B1 (ja) 2022-09-06 2022-09-06 発光ダイオードチップ集積装置
PCT/JP2022/033346 WO2024052971A1 (ja) 2022-09-06 2022-09-06 発光ダイオードチップ、発光ダイオードチップ集積装置および発光ダイオードチップ集積装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2022/033346 WO2024052971A1 (ja) 2022-09-06 2022-09-06 発光ダイオードチップ、発光ダイオードチップ集積装置および発光ダイオードチップ集積装置の製造方法

Publications (1)

Publication Number Publication Date
WO2024052971A1 true WO2024052971A1 (ja) 2024-03-14

Family

ID=89620890

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2022/033346 WO2024052971A1 (ja) 2022-09-06 2022-09-06 発光ダイオードチップ、発光ダイオードチップ集積装置および発光ダイオードチップ集積装置の製造方法

Country Status (2)

Country Link
JP (1) JP7422449B1 (ja)
WO (1) WO2024052971A1 (ja)

Citations (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06188450A (ja) * 1992-12-16 1994-07-08 Sharp Corp 発光ダイオード
JP2000068609A (ja) * 1998-08-24 2000-03-03 Ricoh Co Ltd 半導体基板および半導体レーザ
JP2003216052A (ja) * 2002-01-17 2003-07-30 Sony Corp 素子の配列方法、表示装置の製造方法、及び表示装置。
WO2004023569A1 (ja) * 2002-09-06 2004-03-18 Sony Corporation 半導体発光素子およびその製造方法、集積型半導体発光装置およびその製造方法、画像表示装置およびその製造方法ならびに照明装置およびその製造方法
US20120222732A1 (en) * 2011-03-03 2012-09-06 Samsung Electronics Co., Ltd. Stacked structure including vertically grown semiconductor, p-n junction device including the stacked structure, and method of manufacturing thereof
JP2013545307A (ja) * 2010-11-04 2013-12-19 コーニンクレッカ フィリップス エヌ ヴェ 結晶緩和構造に基づく半導体発光デバイス
JP2018505567A (ja) * 2015-01-06 2018-02-22 アップル インコーポレイテッド 非発光性側壁再結合を低減させるｌｅｄ構造
US20190088820A1 (en) * 2017-09-15 2019-03-21 Glo Ab Etendue enhancement for light emitting diode subpixels
JP2020057640A (ja) * 2018-09-28 2020-04-09 セイコーエプソン株式会社 発光装置およびプロジェクター
JP2020086452A (ja) * 2018-11-14 2020-06-04 ソウル ナショナル ユニバーシティ アールアンドディービー ファウンデーション 表示装置
WO2021084783A1 (ja) * 2019-10-31 2021-05-06 アルディーテック株式会社 半導体チップ集積装置の製造方法、半導体チップ集積装置、半導体チップ集積装置集合体、半導体チップインクおよび半導体チップインク吐出装置
JP2021513741A (ja) * 2018-02-07 2021-05-27 アレディア エミッタ、発光デバイス及び関連する表示画面並びに製造方法
JP2021530114A (ja) * 2018-07-06 2021-11-04 プレッシー・セミコンダクターズ・リミテッドＰｌｅｓｓｅｙ Ｓｅｍｉｃｏｎｄｕｃｔｏｒｓ Ｌｉｍｉｔｅｄ モノリシックｌｅｄアレイおよびその前駆体
WO2021256447A1 (ja) * 2020-06-20 2021-12-23 アルディーテック株式会社 半導体発光素子チップ集積装置およびその製造方法
WO2022059280A1 (ja) * 2020-09-16 2022-03-24 アルディーテック株式会社 半導体発光素子チップ集積装置およびその製造方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3206555B2 (ja) 1998-08-13 2001-09-10 日本電気株式会社 窒化ガリウム系半導体発光素子及びその製造方法
JP4766845B2 (ja) 2003-07-25 2011-09-07 シャープ株式会社 窒化物系化合物半導体発光素子およびその製造方法
US7759689B2 (en) 2007-05-07 2010-07-20 Avago Technologies Ecbu Ip (Singapore) Pte. Ltd. Photonic crystal structures and methods of making and using photonic crystal structures
US10553767B2 (en) 2017-01-09 2020-02-04 Glo Ab Light emitting diodes with integrated reflector for a direct view display and method of making thereof
JP2021125544A (ja) 2020-02-05 2021-08-30 アルディーテック株式会社 半導体チップ集積装置の製造方法、半導体チップ集積装置および半導体チップ集積装置集合体
JP6842783B1 (ja) 2019-10-31 2021-03-17 アルディーテック株式会社 マイクロｌｅｄディスプレイの製造方法およびマイクロｌｅｄディスプレイ
JP7320794B2 (ja) 2021-03-15 2023-08-04 セイコーエプソン株式会社 発光装置、プロジェクター、およびディスプレイ
JP2023009782A (ja) 2021-07-08 2023-01-20 株式会社小糸製作所 半導体発光素子および半導体発光素子の製造方法
JP2023010073A (ja) 2021-07-08 2023-01-20 株式会社小糸製作所 半導体発光素子および半導体発光素子の製造方法

Patent Citations (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06188450A (ja) * 1992-12-16 1994-07-08 Sharp Corp 発光ダイオード
JP2000068609A (ja) * 1998-08-24 2000-03-03 Ricoh Co Ltd 半導体基板および半導体レーザ
JP2003216052A (ja) * 2002-01-17 2003-07-30 Sony Corp 素子の配列方法、表示装置の製造方法、及び表示装置。
WO2004023569A1 (ja) * 2002-09-06 2004-03-18 Sony Corporation 半導体発光素子およびその製造方法、集積型半導体発光装置およびその製造方法、画像表示装置およびその製造方法ならびに照明装置およびその製造方法
JP2013545307A (ja) * 2010-11-04 2013-12-19 コーニンクレッカ フィリップス エヌ ヴェ 結晶緩和構造に基づく半導体発光デバイス
US20120222732A1 (en) * 2011-03-03 2012-09-06 Samsung Electronics Co., Ltd. Stacked structure including vertically grown semiconductor, p-n junction device including the stacked structure, and method of manufacturing thereof
JP2018505567A (ja) * 2015-01-06 2018-02-22 アップル インコーポレイテッド 非発光性側壁再結合を低減させるｌｅｄ構造
US20190088820A1 (en) * 2017-09-15 2019-03-21 Glo Ab Etendue enhancement for light emitting diode subpixels
JP2021513741A (ja) * 2018-02-07 2021-05-27 アレディア エミッタ、発光デバイス及び関連する表示画面並びに製造方法
JP2021530114A (ja) * 2018-07-06 2021-11-04 プレッシー・セミコンダクターズ・リミテッドＰｌｅｓｓｅｙ Ｓｅｍｉｃｏｎｄｕｃｔｏｒｓ Ｌｉｍｉｔｅｄ モノリシックｌｅｄアレイおよびその前駆体
JP2020057640A (ja) * 2018-09-28 2020-04-09 セイコーエプソン株式会社 発光装置およびプロジェクター
JP2020086452A (ja) * 2018-11-14 2020-06-04 ソウル ナショナル ユニバーシティ アールアンドディービー ファウンデーション 表示装置
WO2021084783A1 (ja) * 2019-10-31 2021-05-06 アルディーテック株式会社 半導体チップ集積装置の製造方法、半導体チップ集積装置、半導体チップ集積装置集合体、半導体チップインクおよび半導体チップインク吐出装置
WO2021256447A1 (ja) * 2020-06-20 2021-12-23 アルディーテック株式会社 半導体発光素子チップ集積装置およびその製造方法
WO2022059280A1 (ja) * 2020-09-16 2022-03-24 アルディーテック株式会社 半導体発光素子チップ集積装置およびその製造方法

Also Published As

Publication number Publication date
JP7422449B1 (ja) 2024-01-26

Similar Documents

Publication Publication Date Title
US8835903B2 (en) Light-emitting diode display and method of producing the same
JP6694222B1 (ja) 半導体チップ集積装置の製造方法、半導体チップ集積装置、半導体チップインクおよび半導体チップインク吐出装置
KR101473288B1 (ko) 발광 다이오드 디스플레이 및 그 제조 방법
JP6842783B1 (ja) マイクロｌｅｄディスプレイの製造方法およびマイクロｌｅｄディスプレイ
US20230352634A1 (en) Semiconductor light emitting element chip integrated device and manufacturing method thereof
WO2021084783A1 (ja) 半導体チップ集積装置の製造方法、半導体チップ集積装置、半導体チップ集積装置集合体、半導体チップインクおよび半導体チップインク吐出装置
US11824049B2 (en) Display device
US20230178531A1 (en) Semiconductor light emitting element chip integrated device and manufacturing method thereof
US20230163248A1 (en) Semiconductor light-emitting device self-assembly apparatus and method
KR102364498B1 (ko) 수직으로 적층되고 공통 전극을 가지는 마이크로 디스플레이의 화소
JP2021125544A (ja) 半導体チップ集積装置の製造方法、半導体チップ集積装置および半導体チップ集積装置集合体
JP7422449B1 (ja) 発光ダイオードチップ集積装置
CN108987446A (zh) 一种Micro-LED显示面板及其制造方法
US20230078258A1 (en) Display device using semiconductor light-emitting element, and method for manufacturing same
US8669128B2 (en) Method of producing III-nitride light-emitting diode
WO2023181246A1 (ja) 半導体発光素子チップ集積装置およびその製造方法
JP2021072290A (ja) マイクロｌｅｄバックライトおよびその製造方法ならびにマイクロｌｅｄ照明装置およびその製造方法
JP2003005674A (ja) 表示素子及び画像表示装置
JP2022122320A (ja) 半導体発光素子チップ集積装置の製造方法および半導体発光素子チップ集積装置
CN115243898A (zh) 喷墨印刷装置、双极性元件印刷方法和显示装置制造方法
JP2021093430A (ja) 半導体チップ集積装置の製造方法および半導体チップ集積装置
US11735569B2 (en) Light emitting device module and display apparatus having the same
US20230373211A1 (en) Inkjet printing apparatus
KR20230123028A (ko) 잉크젯 프린팅 장치
KR20240024400A (ko) 표시 장치 및 그 제조 방법

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 22957616

Country of ref document: EP

Kind code of ref document: A1