WO2021256447A1 - 半導体発光素子チップ集積装置およびその製造方法 - Google Patents

半導体発光素子チップ集積装置およびその製造方法 Download PDF

Info

Publication number
WO2021256447A1
WO2021256447A1 PCT/JP2021/022602 JP2021022602W WO2021256447A1 WO 2021256447 A1 WO2021256447 A1 WO 2021256447A1 JP 2021022602 W JP2021022602 W JP 2021022602W WO 2021256447 A1 WO2021256447 A1 WO 2021256447A1
Authority
WO
WIPO (PCT)
Prior art keywords
chip
light emitting
semiconductor light
side electrode
electrode
Prior art date
Application number
PCT/JP2021/022602
Other languages
English (en)
French (fr)
Inventor
元伸 竹谷
Original Assignee
アルディーテック株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by アルディーテック株式会社 filed Critical アルディーテック株式会社
Priority to US17/922,228 priority Critical patent/US20230178531A1/en
Priority to KR1020227040805A priority patent/KR20230028241A/ko
Publication of WO2021256447A1 publication Critical patent/WO2021256447A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
    • G09F9/33—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements being semiconductor devices, e.g. diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0095—Post-treatment of devices, e.g. annealing, recrystallisation or short-circuit elimination
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/951—Supplying the plurality of semiconductor or solid-state bodies
    • H01L2224/95101—Supplying the plurality of semiconductor or solid-state bodies in a liquid medium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0066—Processes relating to semiconductor body packages relating to arrangements for conducting electric current to or from the semiconductor body

Definitions

  • the substrate (or mounting substrate) is not particularly limited, but is, for example, a Si substrate, a glass substrate, a glass epoxy substrate, a resin film, a printed circuit board, or the like.
  • the substrate may be rigid or flexible, and may be transparent, translucent, or opaque, and is appropriately selected.
  • the arrangement pattern, size, planar shape, spacing, etc. of the chip coupling portion provided on the upper surface of the lower electrode provided on one main surface of the substrate are the applications of the semiconductor light emitting device chip integrating device, the semiconductor light emitting device chip to be mounted, etc. It is appropriately selected according to the above.
  • the chip coupling portion is provided in a two-dimensional array.
  • the upper electrode is such that the other of the p-side electrode and the n-side electrode of at least one semiconductor light emitting device chip and the upper electrode are electrically connected to each other. It is a method of manufacturing a semiconductor light emitting device chip integration apparatus which has a step of forming in.
  • one of the p-side electrode and the n-side electrode is coupled to the chip coupling portion toward the chip coupling portion, and the p-side electrode and the n-side electrode of the n-side electrode are described.
  • One and the branch line portion of the lower electrode are electrically connected to each other, and the other of the p-side electrode and the n-side electrode of at least one semiconductor light emitting element chip and the upper electrode are electrically connected to each other. It is a connected semiconductor light emitting element chip integrated device.
  • the upper electrode branch line portions 432A and 432B having poor light intensity and the upper electrode trunk line portion 431 connected to these upper electrode branch line portions 432A and 432B via the thin film fuse 433, which are identified as described above, are used.
  • an appropriate voltage for example, a voltage equal to or lower than the threshold voltage of the vertical micro LED chip 40 or a voltage slightly exceeding the threshold voltage (for example, about 3 to 3.4 V) is applied.
  • a large amount of current flows between the upper electrode branch line portions 432A and 432B and the upper electrode branch line portions 432A and 432B connected to the upper electrode branch line portions 432A and 432B via the thin film fuse 433, so that the thin film fuse 433 is formed. It melts and is cut.
  • 14A and 14B show a state in which the thin film fuse 433 between the upper electrode trunk line portion 431 and the upper electrode branch line portions 432A and 432B is blown.
  • the thin film between the upper electrode branch line portion 432 and the upper electrode trunk line portion 431 to which the defective vertical micro LED chip 40 is connected It can be easily repaired by cutting the fuse 433.
  • FIG. 18 shows a state in which a vertical micro LED chip for each light emission of RGB is mounted on a mounting substrate 400 in the same manner as in the first embodiment, and an upper electrode 430 is formed.
  • a plurality of blue-emitting vertical micro LED chips 510 are randomly arranged in the chip coupling portion 421A
  • a plurality of red-emitting vertical micro LED chips 520 are randomly arranged in the chip coupling portion 421B.
  • a plurality of vertical micro LED chips 530 that emit green light are randomly arranged and coupled to the chip coupling portion 421C.
  • An upper electrode 430 is provided along each of the chip coupling portions 421A, 421B, and 421C in the row direction.
  • the ink in which the vertical micro LED chip 510 of blue emission is dispersed the ink in which the vertical micro LED chip 520 of red emission is dispersed, and the vertical micro LED of green emission are dispersed.
  • the ink in which the chips 530 are dispersed is ejected from the three ejection nozzles at the same time.

Abstract

上下にｐ側電極およびｎ側電極を有し、それらの一方が他方より強く磁場に引き寄せられるように構成された縦型の複数の半導体発光素子チップ４０を含有する液滴状のインクを、実装基板４００上の下部電極４２０のチップ結合部４２１に供給し、磁場印加によりインク中の半導体発光素子チップ４０を、ｐ側電極およびｎ側電極のうちの一方をチップ結合部に向けてそこに結合し、半導体発光素子チップ４０の上層として、薄膜ヒューズ４３３により互いに接続された上部電極幹線部４３１と複数の上部電極支線部４３２とを有する上部電極４３０を半導体発光素子チップ４０のｐ側電極およびｎ側電極のうちの他方と上部電極支線部４３２とが互いに電気的に接続されるように形成する。

Description

半導体発光素子チップ集積装置およびその製造方法
　この発明は半導体発光素子チップ集積装置およびその製造方法に関し、例えば、微小化した縦型（あるいは垂直型）マイクロ発光ダイオード（ＬＥＤ）チップを基板上に多数集積したマイクロＬＥＤディスプレイに適用して好適なものである。
　現在、薄型テレビやスマートフォンなどの表示装置（ディスプレイ）の主流は、液晶ディスプレイ（ＬＣＤ）および有機ＥＬディスプレイ（ＯＬＥＤ）である。このうちＬＣＤの場合、画素の微細化に伴い、出力される光量はバックライトの光量の１０分の１程度である。ＯＬＥＤも、理論上の電力効率は高いが、実際の製品はＬＣＤと同等の水準に留まっている。
　ＬＣＤおよびＯＬＥＤを遥かに凌ぐ高輝度、高効率（低消費電力）のディスプレイとしてマイクロＬＥＤディスプレイが注目されている。直接発光のマイクロＬＥＤディスプレイは高効率であるが、マイクロＬＥＤディスプレイの実現のためには、数μｍから数十μｍオーダーのサイズのマイクロＬＥＤチップを実装基板上に数千万個配列させる必要がある。
　このように大量のマイクロＬＥＤチップを実装基板上に配列させる方法として従来、チップソーターを用いる方法、マルチチップ転写装置を用いる方法（特許文献１、２参照）、レーザ照射によるチップ吐出と液体を利用したチップ配列方法（特許文献３参照）、磁性体膜を利用した素子（チップ）の配列方法（特許文献４、５参照）などが提案されている。
　しかしながら、特許文献１～５で提案された方法では、マイクロＬＥＤディスプレイを低コストで実現することは困難であった。
　上述のような背景の下、本発明者は、マイクロＬＥＤディスプレイを低コストで実現することが可能な半導体チップ集積装置の製造方法を提案した（特許文献６参照）。特許文献６では、例えばｐ側電極側がｎ側電極側に比べてより強く磁場に引き寄せられるように構成されたマイクロＬＥＤチップを液体に分散させたインクを基板の主面のチップ結合部に吐出し、基板の下方から外部磁場を印加することによりマイクロＬＥＤチップのｐ側電極側をチップ結合部に結合させることによりマイクロＬＥＤディスプレイを製造する。
特表２０１７－５３１９１５号公報 特表２０１７－５００７５７号公報 特開２００５－１７４９７９号公報 特開２００３－２１６０５２号公報 特開２０１６－２５２０５号公報 特許第６６９４２２２号公報
　特許文献６に記載のマイクロＬＥＤディスプレイの製造方法によれば、マイクロＬＥＤディスプレイを低コストで実現することが可能であるが、検査によりマイクロＬＥＤチップの不良が発見された場合、その修理を行うことは必ずしも容易ではなく、改善の余地があった。
　そこで、この発明が解決しようとする課題は、マイクロＬＥＤディスプレイをはじめとする各種の半導体発光素子チップ集積装置を低コストで製造することができるだけでなく、マイクロＬＥＤチップなどの半導体発光素子チップを基板上に実装した後、検査により半導体発光素子チップの不良が発見された場合、その修理を容易に行うことができる半導体発光素子チップ集積装置およびその製造方法を提供することである。
　上記課題を解決するために、この発明は、
　上下にｐ側電極およびｎ側電極を有し、上記ｐ側電極および上記ｎ側電極のうちの一方が他方に比べてより強く磁場に引き寄せられるように構成された縦型の複数の半導体発光素子チップと液体とを含有する液滴状のインクを、一方の主面に下部電極を有する基板の上記下部電極の上面の一部または上面の一部に設けられた凸部もしくは凹部により構成され、半導体発光素子チップを結合させるべきチップ結合部に供給する工程と、
　上記基板に関して上記チップ結合部と反対側から外部磁場を印加することにより上記インク中の上記半導体発光素子チップを、上記ｐ側電極および上記ｎ側電極のうちの上記一方を上記チップ結合部に向けて上記チップ結合部に結合し、上記ｐ側電極および上記ｎ側電極のうちの上記一方と上記下部電極とを互いに電気的に接続する工程と、
　上記複数の半導体発光素子チップの上層として、薄膜ヒューズにより互いに接続された幹線部と複数の支線部とを有する上部電極を少なくとも一つの上記半導体発光素子チップの上記ｐ側電極および上記ｎ側電極のうちの他方と上記上部電極の上記支線部とが互いに電気的に接続されるように形成する工程とを有する半導体発光素子チップ集積装置の製造方法である。
　この半導体発光素子チップ集積装置の製造方法は、典型的には、上部電極を形成した後、半導体発光素子チップの検査を行い、不良の半導体発光素子チップが接続された支線部と幹線部との間の薄膜ヒューズを切断する工程をさらに有する。半導体発光素子チップの検査により不良の半導体発光素子チップが発見されなかった場合には薄膜ヒューズを切断する必要がないことは言うまでもない。
　半導体発光素子チップを含むインクが含有する液体は、使用する半導体発光素子チップを分散させることができる限り特に限定されず、極性溶媒であっても無極性溶媒であってもよく、必要に応じて選ばれる。極性溶媒は、極性非プロトン性溶媒であってもプロトン性溶媒であってもよい。あるいは、この液体は、水であっても非水溶媒（水を除く二種類以上の溶媒の混合物、水と水を除く二種類以上の溶媒との混合物を含む）であってもよく、非水溶媒は不活性溶媒であっても活性溶媒であってもよい。
　半導体発光素子チップを含むインクには、必要に応じて、ツェナーダイオードおよび／または複数の低融点金属粒子を含有させることができる。ツェナーダイオードは、ｐ型層とｎ型層とからなるｐｎ接合を有し、上下にｐ側電極およびｎ側電極を有し、ｐ側電極およびｎ側電極のうちの一方が他方に比べてより強く磁場に引き寄せられるように構成されている。インクが複数のツェナーダイオードを含有する場合、このツェナーダイオードを下部電極と上部電極との間に逆バイアスが印加されるように接続することにより、何らかの理由により下部電極と上部電極との間にサージ電圧などが印加されても、ツェナーダイオードを通して電流を逃がすことができるため、半導体発光素子チップの静電破壊（ＥＳＤ）を効果的に防止することができる。典型的には、ツェナーダイオードの混合割合は半導体発光素子チップに対して１０分の１以下の割合とされる。また、ツェナーダイオードの代わりに、上下にｐ側電極およびｎ側電極を有する半導体発光素子チップを用いてもよい。この場合、この半導体発光素子チップは、発光を担当する半導体発光素子チップに対して逆バイアスが印加されるようにｐ側電極およびｎ側電極のうちより強く磁場に引き寄せられる側を変更する。また、インクが複数の低融点金属粒子を含有する場合、チップ結合部に半導体発光素子チップのｐ側電極およびｎ側電極のうちの一方を結合するときに予めチップ結合部上に低融点金属を形成しておかないでも、インクをチップ結合部に供給する際に半導体発光素子チップに加えて低融点金属粒子もチップ結合部に付着させることができるため、事前に低融点金属を形成しておく必要がなく、製造工程の簡略化を図ることができる。インクには、必要に応じて、半導体発光素子チップ、あるいは更に複数のツェナーダイオードおよび／または複数の低融点金属粒子と液体とに加えて他の成分を含有させるようにしてもよい。他の成分は、例えば、フィラーや界面活性剤や接着剤成分である。フィラーは、インクの液体に分散させることができる限り、材質、形状、大きさなどは特に限定されず、必要に応じて選ばれる。例えば、フィラーの材質はシリコーン樹脂などの各種の樹脂である。フィラーの形状は球、楕円体など、大きさは半導体発光素子チップの大きさなどに応じて選択され、平均粒径は１～１０μｍ程度である。接着剤成分は、インクの液体を乾燥させた際に、半導体発光素子チップをチップ結合部上に保持してくれる役割を果たすことができる。
　インク中の半導体発光素子チップの濃度は必要に応じて選ばれるが、典型的には、半導体発光素子チップが液体中に１００ピコリットルの体積中に１０～１００００個存在するように分散されている。インク中の半導体発光素子チップの体積分率は必要に応じて選ばれるが、典型的には３０％以下である。インクの粘度は必要に応じて選ばれるが、例えば０．００１～１００Ｐａ・ｓの範囲である。
　基板のチップ結合部にインクを供給する方法は特に限定されず、必要に応じて選ばれる。チップ結合部に供給される液滴状のインクの形態はインクのチップ結合部に対する濡れ性などにより変化し、曲率が大きく球状の液滴から曲率が小さく平坦な液滴まで様々な形態を取りうる。典型的には、ノズルの先端からインクをチップ結合部に吐出する。好適には、インクジェットプリンティング方式によりノズルの先端からインクをチップ結合部に吐出する。この場合、吐出するインクの量は、一つのチップ結合部当たり複数（例えば２～１００個、場合によってはそれ以上）の半導体発光素子チップを含む量であればよく、典型的には１０ピコリットル以上であるが、必要に応じて選ばれる。基板のチップ結合部に供給されたインクは、加熱などによる強制乾燥または自然乾燥により液体成分が除去される。供給されたインク中に含まれていた半導体発光素子チップは、後述する方法により、ｐ側電極およびｎ側電極のうちの一方をチップ結合部に向けてチップ結合部と接触する。本方式では液滴中に複数個の半導体発光素子チップを含み、その個数に柔軟性を持たせることによりインクジェットプリンティング方式などの適用性を向上させ、更に後述するように、チップ結合部の面積を半導体発光素子チップの面積よりも大きく設定し、複数の半導体発光素子チップとチップ結合部との結合位置にかなりの自由度を与えてチップ結合位置の制御の煩雑さを解消することにより製造工程を飛躍的に簡単化させている。また、チップ結合部は基板内に占める割合の少ない限定された領域であるが、複数の半導体発光素子チップは、吐出された液滴の広がりの範囲内に留まり基板全体に散乱されることは無く、効率的にチップ結合部との結合を行うことができる。
　チップ結合部に液滴状のインクを供給した後、外部磁場を印加することによりチップ結合部にインク中の半導体発光素子チップをｐ側電極およびｎ側電極のうちの一方をチップ結合部に向けて結合させる。半導体発光素子チップのｐ側電極およびｎ側電極のうちの一方と下部電極との電気的接続は、例えば、ｐ側電極およびｎ側電極のうちの一方の上または下部電極のチップ結合部上に予め低融点金属（例えば、半田や低融点金属粒子など）を形成しておき、半導体発光素子チップをｐ側電極およびｎ側電極のうちの一方をチップ結合部に向けて結合させた後に低融点金属を加熱溶融する。こうすることで、半導体発光素子チップのｐ側電極およびｎ側電極のうちの一方と下部電極とが互いに電気的および機械的に結合する。
　半導体発光素子チップのｐ側電極およびｎ側電極のうちの一方は、典型的には、軟磁性体を含む。軟磁性体は、保磁力が小さく透磁率が大きい材料であり、磁場の影響下では強く磁化されるが、磁場が存在しない場合は磁力を持たない性質を有する。軟磁性体は、例えば、ニッケル（Ｎｉ）、鉄（Ｆｅ）、コバルト（Ｃｏ）、パーマロイ（Ｆｅ－７８．５Ｎｉ合金）、スーパーマロイ（Ｆｅ－７９Ｎｉ－５Ｍｏ合金）などであるが、これに限定されるものではない。
　半導体発光素子は、発光ダイオード（ＬＥＤ）のほか、レーザダイオード（ＬＤ）（特に垂直共振器面発光レーザー（ＶＣＳＥＬ））や有機ＥＬ素子などであってもよい。半導体発光素子は、ＡｌＧａＩｎＮ系半導体発光素子やＡｌＧａＩｎＰ系半導体発光素子などであるが、これに限定されるものではない。ＡｌＧａＩｎＮ系半導体発光素子は、青紫、青色から緑色の波長帯（波長３９０ｎｍ～５５０ｎｍ）の発光を得る場合に使用され、ＡｌＧａＩｎＰ系半導体発光素子は、赤色の波長帯（波長６００ｎｍ～６５０ｎｍ）の発光を得る場合に使用される。青色、緑色、赤色の波長帯を得るためにはＡｌＧａＩｎＮ系半導体発光素子と蛍光体とを組み合わせてもよい。
　半導体発光素子チップのチップサイズは必要に応じて選ばれるが、一般的には２０μｍ×２０μｍ以下、典型的には１０μｍ×１０μｍ以下、最も典型的には５μｍ×５μｍ以下に選ばれ、一般的には０．１μｍ（１００ｎｍ）×０．１μｍ（１００ｎｍ）以上、あるいは０．５μｍ（５００ｎｍ）×０．５μｍ（５００ｎｍ）以上である。また、半導体発光素子チップの厚さも必要に応じて選ばれるが、一般的には１０μｍ以下、好適には５μｍ以下である。半導体発光素子チップは、基板上に半導体発光素子を構成する半導体層の結晶成長を行った後、基板を半導体層から分離したものであることが望ましく、厚さは例えば１０μｍ以下であることが望ましい。半導体発光素子チップは、好適には、チップ面に垂直な軸に関し回転対称性を有し、例えば、円形、正方形、正六角形、正八角形などであり、この場合、半導体発光素子チップは全体としてそれぞれ円柱、正四角柱、正六角柱、正八角柱などであるが、これに限定されるものではない。半導体発光素子チップは、半円錐（円錐の頂部を切除したもの）や半多角錘（多角錐の上部を切除したもの）などであってもよい。特に、半導体発光素子チップが円柱状である場合、半導体発光素子チップは、好適には直径１０μｍ以下、厚さ１０μｍ以下である。また、半導体発光素子チップのｐ側電極およびｎ側電極の数は典型的にはそれぞれ１つであり、電極サイズはチップサイズと同等かそれ以下であるが、ｐ側電極およびｎ側電極のどちらか一方または両方がチップサイズよりも小さいサイズの複数の電極により形成されていてもよい。
　基板（あるいは実装基板）は、特に限定されないが、例えば、Ｓｉ基板、ガラス基板、ガラスエポキシ基板、樹脂フィルム、プリント基板などである。基板は剛体であってもフレキシブルであってもよく、更には透明、半透明、不透明でもよく適宜選択される。基板の一方の主面に設けられる下部電極の上面に設けられたチップ結合部の配列パターン、大きさ、平面形状、間隔などは、半導体発光素子チップ集積装置の用途、実装する半導体発光素子チップなどに応じて適宜選択される。基板のチップ結合部の配列パターンの一例を挙げると、チップ結合部が二次元アレイ状に設けられる。この場合、二次元アレイ状に設けられたそれぞれのチップ結合部に複数の半導体発光素子チップが結合する。下部電極は、複数のチップ結合部に結合した半導体発光素子チップ間を電気的に接続するための配線となる。下部電極は、所定のパターン、配置、間隔で設けられる。チップ結合部の大きさおよび平面形状は、実装する半導体発光素子チップの大きさおよび平面形状に応じて、複数の半導体発光素子チップが結合することができるように適宜選択される。チップ結合部、従って半導体発光素子チップの間隔、個数などは、半導体発光素子チップ集積装置に要求される機能などに応じて適宜選択される。チップ結合部の面積をＳ、半導体発光素子チップのチップ面積をｓとしたとき、一般的には１０ｓ≦Ｓ≦１０００ｓが成立する。ここで、インクの広がりに対して半導体発光素子チップが結合することができる面積をある程度以上確保する必要があるため、１０ｓ≦Ｓとした。一方、Ｓは大きすぎても配線などのデバイス設計に支障が生じるため、Ｓ≦１０００ｓが妥当である。
　複数の半導体発光素子チップの上層として形成する上部電極は、一つのチップ結合部に対し、このチップ結合部に跨がるように、好適にはこのチップ結合部の領域のほぼ全域に亘って延在した複数の支線部を有する。これらの複数の支線部は、典型的には、チップ結合部の領域の８０％以上を覆い、各支線部の幅は５～１００μｍ、支線部の間の隙間の幅は１～５μｍ、支線部の本数は３～１０本であるが、これらの数値は、チップ結合部に結合した複数の半導体発光素子チップを含む一つの回路ユニットあるいは画素の大きさ、チップ結合部の領域の面積や形状、チップサイズなどに合わせて適宜設計可能である。典型的には、これらの複数の支線部は互いに平行に設けられ、これらの支線部は幹線部に対して垂直に設けられるが、これに限定されるものではない。これらの複数の支線部のそれぞれは、一般的には、チップ結合部に結合した複数の半導体発光素子チップのうちの少なくとも一つ、典型的には二つ以上の半導体発光素子チップのそれぞれのｐ側電極およびｎ側電極のうちの他方と電気的に接続されるが、どの半導体発光素子チップのｐ側電極およびｎ側電極のうちの他方とも電気的に接続されていない支線部が含まれることもある。幹線部は、典型的には、複数のチップ結合部に沿って延在して設けられる。
　幹線部と複数の支線部とを互いに接続する薄膜ヒューズは、検査により不良と判定された半導体発光素子チップのｐ側電極およびｎ側電極のうちの他方と接続された上部電極の支線部と下部電極との間に電圧を印加して所定の電流を流すことにより溶かして切断することができるように材料、幅、厚さ、形状などが選ばれている。薄膜ヒューズの断面積（幅×厚さ) の最小値は０．５μｍ2 以下が望ましいが、これに限定されるものではない。薄膜ヒューズは、典型的には３５０℃以下の融点、典型的には１５０℃以上の融点を有する金属により構成される。このような金属は、単体金属としてはＩｎ、Ｓｎなどが挙げられ、合金（共晶合金）としてはＩｎＳｎ、ＩｎＳｎＡｇ、ＡｇＳｎ、ＡｇＳｎなどが挙げられるが、これに限定されるものではない。
　必要に応じて、下部電極も、上部電極と同様に、薄膜ヒューズにより互いに接続された幹線部と複数の支線部とを有するようにしてもよい。
　典型的には、基板は、互いに独立駆動可能な複数の回路ユニットを有し、これらの複数の回路ユニットのそれぞれに対して上記の下部電極および上部電極が設けられる。回路ユニットはパルス幅変調（ＰＷＭ）などによる定電流駆動によって制御されるため、半導体発光素子チップの発光効率が電流密度に対して一定であると仮定した場合、回路に接続された半導体発光素子チップの個数に変動があっても、一定の電流値に対しては同一の光量が得られる。実際のＡｌＧａＩｎＮ系半導体発光素子などの半導体発光素子チップは、結晶欠陥や貫通転移、オージェ再結合などの影響により、電流密度による発光効率の変動が存在する。しかし、急激な発光効率変動の生じない電流密度範囲で駆動できるように半導体発光素子チップの個数の変動幅や回路の電流値を適宜設計することが可能である。
　特に、半導体発光素子チップ集積装置がカラーディスプレイである場合には、典型的には、互いに隣接する３つ以上の回路ユニットを含む領域により１画素が構成される。この１画素の面積は必要に応じて選ばれる。１画素の面積は、典型的には、５００μｍ×５００μｍ程度に選ばれるが、５００μｍ×５００μｍより大きくても小さくてもよい。この場合、３つ以上の回路ユニットにより、赤色、緑色、青色の３色の発光が行われるようにすることができる。また、個々の半導体発光素子チップの発光効率や波長などに差異があっても、大半の場合、一つの回路ユニット内に複数個の半導体発光素子チップが存在することにより、回路ユニット内での発光効率や波長などは平均化され、それにより同種の回路ユニット間同士の特性の差異も縮小化される。特定の効率差や波長差を持った半導体発光素子チップが特定の領域に集中せず、同種の回路ユニット間の特性の差異も縮小化できることは、極微細化した複数の半導体発光素子チップをインク状にして供給し、大半の回路ユニットで半導体発光素子チップが複数個接続されることによって得られるメリットである。勿論、場合によっては赤色、緑色、青色の各種の回路ユニットごとに異なる効率および光量や、それによって生じる色ムラなどを回路側の制御により最小化することも必要となるが、同種の回路ユニット間における光量や波長の平均化が行われているため、従来のカラーＬＥＤディスプレイなどで見られるように、画素ごとにホワイトバランスなどの微細な調整をしなければならない制御の煩雑さは低減され、製品の低価格化に貢献することができる。
　上部電極の支線部または下部電極の支線部の面積は、典型的には、半導体発光素子チップのｐ側電極およびｎ側電極のうちの他方または一方の面積の１０倍以上に選ばれる。こうすることで、上部電極の支線部または下部電極の支線部と半導体発光素子チップのｐ側電極およびｎ側電極のうちの他方または一方との接続を確実に行うことができる。また、上部電極の支線部または下部電極の支線部の面積は、典型的には、回路ユニットの面積の３０％以下に選ばれる。
　必要に応じて、チップ結合部は、インクが親水性か親油性かに応じて、周辺部より親水性または親油性が高く構成される。こうすることで、インクが親水性の場合は、チップ結合部が周辺部より親水性が高いと、チップ結合部を含む広い領域にインクが滴下されたり、チップ結合部と一部重なってインクが滴下されたりした場合、インクを親水性がより高いチップ結合部に集中させることができる。同様に、インクが親油性の場合は、チップ結合部が周辺部より親油性が高いと、チップ結合部を含む広い領域にインクが滴下されたり、チップ結合部と一部重なってインクが滴下されたりした場合、インクを親油性がより高いチップ結合部に集中させることができる。必要に応じて、互いに隣接する所定の一群のチップ結合部が、チップ結合部と同等に親水性または親油性が高く構成された領域により互いに連結されるようにしてもよい。こうすることで、互いに隣接する所定の一群のチップ結合部の一部だけにインクが滴下されても、滴下されたインクを、連結路を通って一群のチップ結合部の全てに行き渡らせることができる。その結果、チップ結合部の大きさが小さくても、滴下するインクの量を過度に少なくしなくても済み、ノズル製作の難易度を高めることなく、ノズルの目詰まりなどを起こさずに、インクの滴下を支障なく行うことができる。標準的なインクジェットノズルから吐出される最小液滴量は１０ピコリットル程度であるが、この時液滴は凡そ５０μｍ程度に広がる。１０００ｐｐｉなどの超高精細画素ではピクセルサイズが～２５μｍであり、サブピクセルサイズは～８μｍ強となる。このような微小領域に滴下された一つの液滴を留めることは容易ではない。この方法は、特に１画素内のサブピクセルの幅が５０μｍ以下となるような超高精細画素などの製造時に有効である。
　半導体発光素子チップ集積装置は、基本的にはどのようなものであってもよく、半導体発光素子チップの種類に応じて適宜設計される。半導体発光素子チップ集積装置は、一種類の半導体発光素子チップを集積したものだけでなく、二種類以上の半導体発光素子チップを集積したものや蛍光体と組み合わせたものであってもよい。半導体発光素子チップ集積装置は、例えば、発光ダイオード照明装置、発光ダイオードバックライト、発光ダイオードディスプレイなどであるが、これに限定されるものではない。半導体発光素子チップ集積装置の大きさ、平面形状などは、半導体発光素子チップ集積装置の用途、半導体発光素子チップ集積装置に要求される機能などに応じて適宜選択される。
　また、この発明は、
　一方の主面に下部電極を有する基板と、
　上記下部電極の上面の一部または上面の一部に設けられた凸部もしくは凹部により構成され、半導体発光素子チップを結合させるべきチップ結合部と、
　上記チップ結合部に結合した、上下にｐ側電極およびｎ側電極を有し、上記ｐ側電極および上記ｎ側電極のうちの一方が他方に比べてより強く磁場に引き寄せられるように構成された縦型の複数の半導体発光素子チップと、
　上記複数の半導体発光素子チップの上層の、薄膜ヒューズにより互いに接続された幹線部と複数の支線部とを有する上部電極とを有し、
　上記半導体発光素子チップは、上記ｐ側電極および上記ｎ側電極のうちの上記一方を上記チップ結合部に向けて上記チップ結合部に結合し、上記ｐ側電極および上記ｎ側電極のうちの上記一方と上記下部電極とが互いに電気的に接続され、少なくとも一つの上記半導体発光素子チップの上記ｐ側電極および上記ｎ側電極のうちの他方と上記上部電極の上記支線部とが互いに電気的に接続されている半導体発光素子チップ集積装置である。
　この半導体発光素子チップ集積装置の発明においては、特にその性質に反しない限り、上記の半導体発光素子チップ集積装置の製造方法の発明に関連して説明したことが成立する。
　また、この発明は、
　上下にｐ側電極およびｎ側電極を有し、上記ｐ側電極および上記ｎ側電極のうちの一方が他方に比べてより強く磁場に引き寄せられるように構成された縦型の複数の半導体発光素子チップと液体とを含有する液滴状のインクを、一方の主面に薄膜ヒューズにより互いに接続された幹線部と複数の支線部とを有する下部電極を有する基板の上記下部電極の上記支線部の上面により構成され、半導体発光素子チップを結合させるべきチップ結合部に供給する工程と、
　上記基板に関して上記チップ結合部と反対側から外部磁場を印加することにより上記インク中の上記半導体発光素子チップを、上記ｐ側電極および上記ｎ側電極のうちの上記一方を上記チップ結合部に向けて上記チップ結合部に結合し、上記ｐ側電極および上記ｎ側電極のうちの上記一方と上記下部電極の上記支線部とを互いに電気的に接続する工程と、
　上記複数の半導体発光素子チップの上層として、上部電極を少なくとも一つの上記半導体発光素子チップの上記ｐ側電極および上記ｎ側電極のうちの他方と上記上部電極とが互いに電気的に接続されるように形成する工程とを有する半導体発光素子チップ集積装置の製造方法である。
　この半導体発光素子チップ集積装置の製造方法の発明では、上部電極ではなく下部電極を、薄膜ヒューズにより互いに接続された幹線部と複数の支線部とを有するように形成することが、上述の半導体発光素子チップ集積装置の製造方法の発明と異なる。必要に応じて、上部電極も、下部電極と同様に、薄膜ヒューズにより互いに接続された幹線部と複数の支線部とを有するようにしてもよい。この半導体発光素子チップ集積装置の製造方法の発明においては、特にその性質に反しない限り、上述の半導体発光素子チップ集積装置の製造方法の発明に関連して説明したことが成立する。
　また、この発明は、
　一方の主面に薄膜ヒューズにより互いに接続された幹線部と複数の支線部とを有する下部電極を有する基板と、
　上記下部電極の上記支線部の上面により構成され、半導体発光素子チップを結合させるべきチップ結合部と、
　上記チップ結合部に結合した、上下にｐ側電極およびｎ側電極を有し、上記ｐ側電極および上記ｎ側電極のうちの一方が他方に比べてより強く磁場に引き寄せられるように構成された縦型の複数の半導体発光素子チップと、
　上記複数の半導体発光素子チップの上層の上部電極とを有し、
　上記半導体発光素子チップは、上記ｐ側電極および上記ｎ側電極のうちの上記一方を上記チップ結合部に向けて上記チップ結合部に結合し、上記ｐ側電極および上記ｎ側電極のうちの上記一方と上記下部電極の上記支線部とが互いに電気的に接続され、少なくとも一つの上記半導体発光素子チップの上記ｐ側電極および上記ｎ側電極のうちの他方と上記上部電極とが互いに電気的に接続されている半導体発光素子チップ集積装置である。
　この半導体発光素子チップ集積装置の発明においては、特にその性質に反しない限り、上述の半導体発光素子チップ集積装置の製造方法の発明に関連して説明したことが成立する。
　この発明によれば、半導体発光素子チップを含むインクを基板のチップ結合部に供給し、基板に関してチップ結合部と反対側から外部磁場を印加することによりチップ結合部に半導体発光素子チップをｐ側電極およびｎ側電極のうちの一方がチップ結合部を向くようにして容易に接触させることができる。そして、例えばチップ結合部またはｐ側電極およびｎ側電極のうちの一方の上に予め低融点金属を形成しておき、半導体発光素子チップをｐ側電極およびｎ側電極のうちの一方を下にしてチップ結合部に接触させた後に低融点金属を加熱溶融することにより、半導体発光素子チップとチップ結合部とを電気的および機械的に結合させることができる。そして、例えば、チップ結合部を二次元アレイ状に設けることにより、大面積あるいは高集積密度の半導体発光素子チップ集積装置、例えば、発光ダイオード照明装置、大面積の発光ダイオードバックライト、大画面の発光ダイオードディスプレイなどを容易に実現することができる。更に、上部電極および下部電極と接続された半導体発光素子チップの一部に不良がある場合、その不良の半導体発光素子チップが接続された上部電極または下部電極の幹線部と支線部との間の薄膜ヒューズを通電により切断して、不良の半導体発光素子チップが接続された支線部を幹線部から切り離すことで容易に修理することが可能であり、リペア作業の簡略化と製品の高歩留化を実現することができる。この方法によれば、例えば発光ダイオードディスプレイなどの場合、１つの半導体発光素子チップの大きさを極微細化して一画素につき複数配置することにより、画素中に不良の半導体発光素子チップが混入した場合でも一部の支線部の切り離しにより、残りの支線部に接続された半導体発光素子チップは使用することが可能であるため、不要となる材料（半導体発光素子チップ) の損失も低減させることができ、リペア構造導入に伴う材料費の上昇が抑えられるという利点も存在する。また、超高精細画素も容易に実現することができる。この発明では、従来提案されてきた液滴を使った製造方法の課題を克服し、製品の歩留を確保するために欠かすことのできないリペアを容易に行える解決策を与えており、マイクロＬＥＤディスプレイなどの高精細な半導体発光素子チップ集積装置の飛躍的な低価格化を実現することができる。
この発明の第１の実施の形態によるマイクロＬＥＤ集積装置の製造方法に用いられる縦型マイクロＬＥＤチップを示す断面図である。 図１に示す縦型マイクロＬＥＤチップの平面形状の例を示す平面図である。 図１に示す縦型マイクロＬＥＤチップの平面形状の他の例を示す平面図である。 図１に示す縦型マイクロＬＥＤチップの平面形状のさらに他の例を示す平面図である。 この発明の第１の実施の形態によるマイクロＬＥＤ集積装置の製造方法に用いられるインクを示す略線図である。 この発明の第１の実施の形態によるマイクロＬＥＤ集積装置の製造方法に用いられるインク吐出装置を示す略線図である。 この発明の第１の実施の形態によるマイクロＬＥＤ集積装置の製造方法に用いられる実装基板を示す平面図である。 この発明の第１の実施の形態によるマイクロＬＥＤ集積装置の製造方法に用いられる実装基板を示す断面図である。 この発明の第１の実施の形態によるマイクロＬＥＤ集積装置の製造方法に用いられる実装基板のチップ結合部の例を示す断面図である。 この発明の第１の実施の形態によるマイクロＬＥＤ集積装置の製造方法に用いられる実装基板のチップ結合部の他の例を示す断面図である。 この発明の第１の実施の形態によるマイクロＬＥＤ集積装置の製造方法において実装基板のチップ結合部にインクが吐出された状態を示す断面図である。 この発明の第１の実施の形態によるマイクロＬＥＤ集積装置の製造方法において実装基板のチップ結合部に吐出されたインク中の縦型マイクロＬＥＤチップがチップ結合部に接触した状態を示す断面図である。 この発明の第１の実施の形態によるマイクロＬＥＤ集積装置の製造方法において実装基板のチップ結合部に縦型マイクロＬＥＤチップが結合した状態を示す平面図である。 この発明の第１の実施の形態によるマイクロＬＥＤ集積装置の製造方法において実装基板のチップ結合部に縦型マイクロＬＥＤチップが結合した状態を示す断面図である。 この発明の第１の実施の形態によるマイクロＬＥＤ集積装置の製造方法を示す断面図である。 この発明の第１の実施の形態によるマイクロＬＥＤ集積装置の製造方法を示す断面図である。 この発明の第１の実施の形態によるマイクロＬＥＤ集積装置の製造方法を示す断面図である。 この発明の第１の実施の形態によるマイクロＬＥＤ集積装置の製造方法を示す断面図である。 この発明の第１の実施の形態によるマイクロＬＥＤ集積装置の製造方法を示す平面図である。 図１１に示す薄膜ヒューズおよびその近傍を拡大して示す平面図である。 図１２Ａに示す薄膜ヒューズと異なる形状を有する薄膜ヒューズおよびその近傍を拡大して示す平面図である。 この発明の第１の実施の形態によるマイクロＬＥＤ集積装置の製造方法により製造されたマイクロＬＥＤ集積装置を検査する方法を説明するための平面図である。 この発明の第１の実施の形態によるマイクロＬＥＤ集積装置の製造方法により製造されたマイクロＬＥＤ集積装置を検査する方法を説明するための断面図である。 この発明の第１の実施の形態によるマイクロＬＥＤ集積装置の製造方法により製造されたマイクロＬＥＤ集積装置の修理方法を説明するための平面図である。 この発明の第１の実施の形態によるマイクロＬＥＤ集積装置の製造方法により製造されたマイクロＬＥＤ集積装置の修理方法を説明するための断面図である。 この発明の第２の実施の形態によるマイクロＬＥＤ集積装置の製造方法に用いられるインク吐出装置を示す略線図である。 この発明の第３の実施の形態によるマイクロＬＥＤ集積装置の製造方法に用いられる縦型マイクロＬＥＤチップを示す断面図である。 この発明の第４の実施の形態によるパッシブ駆動方式のカラーマイクロＬＥＤディスプレイの実装基板を示す平面図である。 この発明の第４の実施の形態によるパッシブ駆動方式のカラーマイクロＬＥＤディスプレイを示す平面図である。 この発明の第５の実施の形態によるアクティブ駆動方式のカラーマイクロＬＥＤディスプレイの実装基板を示す平面図である。 この発明の第５の実施の形態によるアクティブ駆動方式のカラーマイクロＬＥＤディスプレイを示す平面図である。 この発明の第６の実施の形態によるマイクロＬＥＤ集積装置の製造方法に用いられる実装基板を示す平面図である。 この発明の第６の実施の形態によるマイクロＬＥＤ集積装置の製造方法に用いられる実装基板を示す断面図である。 この発明の第６の実施の形態によるマイクロＬＥＤ集積装置の製造方法を示す平面図である。 この発明の第６の実施の形態によるマイクロＬＥＤ集積装置の製造方法を示す断面図である。 この発明の第６の実施の形態によるマイクロＬＥＤ集積装置の製造方法を示す平面図である。 この発明の第６の実施の形態によるマイクロＬＥＤ集積装置の製造方法を示す断面図である。 図４または図１５に示すインク吐出装置を用いてインクを吐出することにより極微細画素マイクロＬＥＤディスプレイを製造する場合の課題を説明するための略線図である。 図４または図１５に示すインク吐出装置を用いてインクを吐出することにより極微細画素マイクロＬＥＤディスプレイを製造する場合の課題を説明するための略線図である。 図４または図１５に示すインク吐出装置を用いてインクを吐出することにより極微細画素マイクロＬＥＤディスプレイを製造する場合の課題を説明するための略線図である。 この発明の第７の実施の形態による極微細画素カラーマイクロＬＥＤディスプレイの製造方法を示す平面図である。 この発明の第７の実施の形態による極微細画素カラーマイクロＬＥＤディスプレイの製造方法を示す断面図である。 この発明の第７の実施の形態による極微細画素カラーマイクロＬＥＤディスプレイの製造方法を示す平面図である。 この発明の第７の実施の形態による極微細画素カラーマイクロＬＥＤディスプレイの製造方法を示す断面図である。 この発明の第７の実施の形態による極微細画素カラーマイクロＬＥＤディスプレイの製造方法を示す平面図である。 この発明の第７の実施の形態による極微細画素カラーマイクロＬＥＤディスプレイの製造方法を示す断面図である。 この発明の第７の実施の形態による極微細画素カラーマイクロＬＥＤディスプレイの製造方法を示す平面図である。 この発明の第７の実施の形態による極微細画素カラーマイクロＬＥＤディスプレイの製造方法を示す断面図である。 この発明の第７の実施の形態による極微細画素カラーマイクロＬＥＤディスプレイの製造方法を示す平面図である。 この発明の第７の実施の形態による極微細画素カラーマイクロＬＥＤディスプレイの製造方法を示す断面図である。 この発明の第７の実施の形態による極微細画素カラーマイクロＬＥＤディスプレイの製造方法を示す断面図である。 この発明の第７の実施の形態による極微細画素カラーマイクロＬＥＤディスプレイの製造方法を示す断面図である。 この発明の第７の実施の形態による極微細画素カラーマイクロＬＥＤディスプレイの製造方法を示す断面図である。 この発明の第８の実施の形態による極微細画素カラーマイクロＬＥＤディスプレイの製造方法を示す平面図である。 この発明の第８の実施の形態による極微細画素カラーマイクロＬＥＤディスプレイの製造方法を示す断面図である。 この発明の第８の実施の形態による極微細画素カラーマイクロＬＥＤディスプレイの製造方法を示す略線図である。 この発明の第８の実施の形態による極微細画素カラーマイクロＬＥＤディスプレイの製造方法を示す略線図である。 この発明の第８の実施の形態による極微細画素カラーマイクロＬＥＤディスプレイの製造方法を示す平面図である。 この発明の第８の実施の形態による極微細画素カラーマイクロＬＥＤディスプレイの製造方法を示す断面図である。 この発明の第８の実施の形態による極微細画素カラーマイクロＬＥＤディスプレイの製造方法を示す略線図である。 この発明の第８の実施の形態による極微細画素カラーマイクロＬＥＤディスプレイの製造方法を示す平面図である。 この発明の第８の実施の形態による極微細画素カラーマイクロＬＥＤディスプレイの製造方法を示す断面図である。 この発明の第８の実施の形態による極微細画素カラーマイクロＬＥＤディスプレイの製造方法を示す平面図である。 この発明の第９の実施の形態による極微細画素カラーマイクロＬＥＤディスプレイの製造方法を示す略線図である。 この発明の第９の実施の形態による極微細画素カラーマイクロＬＥＤディスプレイの製造方法を示す略線図である。
　以下、発明を実施するための形態（以下「実施の形態」と言う）について説明する。
〈第１の実施の形態〉
　第１の実施の形態によるマイクロＬＥＤ集積装置は実装基板上に縦型マイクロＬＥＤチップを多数実装することにより製造するが、最初にまず、上下にｐ側電極およびｎ側電極を有する縦型マイクロＬＥＤチップ、この縦型マイクロＬＥＤチップを含有するインク、このインクの吐出に用いるインク吐出装置および実装基板について説明する。
［マイクロＬＥＤ集積装置の製造方法］
（１）縦型マイクロＬＥＤチップ
　この縦型マイクロＬＥＤチップは、ｐ側電極側がｎ側電極側に比べてより強く磁場に引き寄せられるように構成されたものである。
　すなわち、図１に示すように、この縦型マイクロＬＥＤチップ４０においては、互いに積層されたｎ+ 型ＧａＮ層１２、発光層１３およびｐ型ＧａＮ層１４を有し、ｐ型ＧａＮ層１４上にｐ側電極１７が設けられ、さらにその上にＳｎ膜１６が設けられ、ｎ+ 型ＧａＮ層１２上にｎ側電極２１が設けられている。発光層１３は、障壁層としてのＩｎx Ｇａ1-x Ｎ層と井戸層としてのＩｎy Ｇａ1-y Ｎ層とが交互に積層されたＩｎx Ｇａ1-x Ｎ／Ｉｎy Ｇａ1-y Ｎ多重量子井戸（ＭＱＷ）構造（ｘ＜ｙ、０≦ｘ＜１、０≦ｙ＜１）を有する。ｎ+ 型ＧａＮ層１２の厚さは例えば０．８～２．６μｍ、発光層１３の厚さは例えば０．１～０．２μｍ、ｐ型ＧａＮ層１４の厚さは例えば０．１～０．２μｍである。ｎ+ 型ＧａＮ層１２、発光層１３およびｐ型ＧａＮ層１４の合計の厚さは例えば１～３μｍである。発光層１３を構成するＩｎx Ｇａ1-x Ｎ／Ｉｎy Ｇａ1-y Ｎ　ＭＱＷ構造のＩｎ組成比ｘ、ｙは、縦型マイクロＬＥＤチップ４０の発光波長に応じて選ばれる。ｐ側電極１７は、例えば、Ｔｉ／Ｎｉ／Ｔｉ／Ｎｉ／Ｔｉ／Ｎｉ／Ｔｉ／Ａｕ膜などの多重積層膜からなる。この多重積層膜を構成する各膜の厚さは、例えば、下から順に、Ｔｉ膜は０．０１μｍ、Ｎｉ膜は０．２μｍ、Ｔｉ膜は０．１μｍ、Ｎｉ膜は０．２μｍ、Ｔｉ膜は０．１μｍ、Ｎｉ膜は０．２μｍ、Ｔｉ膜は０．１μｍ、Ａｕ膜は０．０５μｍである。この多重積層膜のうちＮｉ膜は軟磁性体である。ｎ側電極２１は、例えば、Ａｌ膜およびＡｕ膜からなる積層膜により構成される。Ｓｎ膜１６の厚さは、例えば０．５μｍである。この縦型マイクロＬＥＤチップ４０は従来公知の方法により製造することができる。
　図２Ａ、図２Ｂおよび図２Ｃに縦型マイクロＬＥＤチップ４０の平面形状の例を示す。縦型マイクロＬＥＤチップ４０はある程度回転対称であれば良いが、図２Ａは円形の場合、図２Ｂは正六角形の場合、図２Ｃは正方形の場合であり、それぞれ縦型マイクロＬＥＤチップ３０の全体形状が円柱状、正六角柱状、正四角柱状である。縦型マイクロＬＥＤチップ４０のサイズは、例えば（０．１～１０μｍ）×（０．１～１０μｍ）である。
（２）インク
　図３に示すように、容器１００中において縦型マイクロＬＥＤチップ４０を液体５０に分散させてインク２００を作製する。インク２００には、必要に応じて縦型マイクロＬＥＤチップ４０に加えてフィラーや界面活性剤などを含有させる。縦型マイクロＬＥＤチップ４０のサイズが上述のように（０．１～１０μｍ）×（０．１～１０μｍ）であるとインク２００中の分散性が十分に高く、インク吐出装置の吐出ノズルからの吐出も容易に行うことができる。
（３）インク吐出装置
　図４はインク吐出装置３００を示す。
　図４に示すように、インク吐出装置３００は、インクジェットプリントヘッド３０１を有する。インクジェットプリントヘッド３０１は内部にインク室３０２を有し、上部にインク供給部３０３を有する。インクジェットプリントヘッド３０１の内部にはさらに、インク室３０２の上部側面とインク供給部３０３の底面に設けられた管部３０３ａとを連結する流路３０５と、インク室３０２の下部側面に連結された流路３０６とを有する。インク供給部３０３の管部３０３ａの途中には制御バルブ３０７が設けられている。インク室３０２の下方には吐出ノズル３０８が設けられている。吐出ノズル３０８の直径は必要に応じて選ばれるが、例えば１０～５０μｍである。インク室３０２の上には、一対の電極間に圧電体を挟んだ構造のピエゾアクチュエーター３０９が設けられている。流路３０６は、インク室３０２内のインク２００を外部に排出したり、インク供給部３０３にインクを戻して循環させることにより吐出ノズル３０８の詰まりを防止したり、インク２００の攪拌機能を持たせたりするためのものである。
　このインク吐出装置３００においては、制御バルブ３０７を開いた状態でインク供給部３０３にインク２００が供給される。こうしてインク供給部３０３に供給されたインク２００は、管部３０３ａおよび流路３０５を通ってインク室３０２に供給される。インク２００は、流路３０５、インク室３０２および流路３０６が満タンになるまで供給され、その後、制御バルブ３０７が閉められる。
　このインク吐出装置３００はさらに、このインク吐出装置３００の吐出ノズル３０８から水平方向に少しずれた位置に磁場印加装置３１１を有する。インク２００の吐出を行う後述の実装基板４００は、インクジェットプリントヘッド３０１と磁場印加装置３１１との間の高さの位置を水平方向に移動するようになっている。
（４）実装基板
　図５Ａおよび図５ＢはマイクロＬＥＤ集積装置の製造に用いられる実装基板４００を示す。ここで、図５Ｂは下部電極に沿った断面図である。図５Ａおよび図５Ｂに示すように、基板４１０の一方の主面に所定の形状を有する下部電極４２０が設けられている。下部電極４２０は実際には多数設けられるが、図５Ａおよび図５Ｂにおいてはそのうちの一つが示されている。基板４１０は剛性を有するものであってもフレキシブルなものであってもよく、また透明であっても不透明であってもよく、必要に応じて選ばれる。基板４１０は、例えば、Ｓｉ基板、ガラス基板、ガラスエポキシ基板などのほか、樹脂フィルムなどであってもよい。下部電極４２０は、例えば、基板４１０の全面にスパッタリング法や真空蒸着法などにより非磁性の金属膜を形成した後、この金属膜をリソグラフィーおよびエッチングにより所定形状にパターニングすることにより形成することができる。金属膜としては、非磁性の金属からなるもの、例えば、Ｔｉ／Ａｌ／Ｔｉ／Ａｕ／Ｔｉ積層膜が用いられるが、Ｃｕ（あるいはＣｕ合金）／Ａｕ／Ｔｉ積層膜を用いてもよい。Ｔｉ／Ａｌ／Ｔｉ／Ａｕ／Ｔｉ積層膜を構成する膜の厚さは、例えば、下から順に５～１０ｎｍ、３００～１０００ｎｍ、５０ｎｍ、５～１００ｎｍ、５０ｎｍである。下部電極４２０上にはチップ結合部４２１が設けられている。チップ結合部４２１は縦型マイクロＬＥＤチップ４０を結合させる領域であり、１回路ユニットが形成される領域である。チップ結合部４２１は、実際には例えば二次元アレイ状に多数設けられるが、図５Ａおよび図５Ｂにおいてはそのうちの三つが示されている。チップ結合部４２１は、下部電極４２０の上面が平坦である場合はその平坦な上面の一部の領域であり、図５Ａにはこの領域の輪郭が一点鎖線で示されている。図６Ａに示すように、チップ結合部４２１は、下部電極４２０の上面のチップ結合部４２１に対応する部分に凸部が設けられている場合はその凸部の上面である。図６Ｂに示すように、チップ結合部４２１は、下部電極４２０の上面のチップ結合部４２１に対応する部分に凹部が設けられている場合はその凹部の底面である。
（５）マイクロＬＥＤ集積装置の製造方法
　以上のことを前提としてマイクロＬＥＤ集積装置の製造方法について説明する。
　図４に示すように、インク吐出装置３００の吐出ノズル３０８の下方に実装基板４００を水平に配置する。この場合、インク吐出装置３００を固定し、実装基板４００を図示省略した搬送機構により水平面内で図４中矢印で示す方向に移動させるようにする。ピエゾアクチュエーター３０９を作動させることにより吐出ノズル３０８からインク２００を実装基板４００のチップ結合部４２１に吐出させる。必要に応じて、一つのチップ結合部４２１に複数回、インク２００を吐出させてもよい。こうして形成された一滴のインク２００には、少なくとも複数個の縦型マイクロＬＥＤチップ４０が含まれるようにする。一滴のインク２００に含まれる縦型マイクロＬＥＤチップ４０の数は、インク２００中の縦型マイクロＬＥＤチップ４０の濃度やインク２００の吐出回数などによって調整することができる。この状態のインク２００を図７に示す。この場合、一滴のインク２００の体積は例えば１～１０ピコリットルである。縦型マイクロＬＥＤチップ４０の体積は一般に０．００１～０．５ピコリットルである。例えば、縦型マイクロＬＥＤチップ４０が直径１０μｍの円形の形状を有し、厚さが５μｍであるとすると、体積は約０．４ピコリットルである。また、縦型マイクロＬＥＤチップ４０が直径１μｍの円形の形状を有し、厚さが３μｍであるとすると、体積は約０．００２４ピコリットルである。
　次に、図４中矢印で示すように、実装基板４００を図示省略した搬送機構により所定距離移動させ、インク２００が吐出されたチップ結合部４２１を磁場印加装置３１１の上方に位置させた後、磁場印加装置３１１により磁場を印加することにより、インク２００に含まれる複数の縦型マイクロＬＥＤチップ４０のｐ側電極１７に含まれるＮｉ膜を磁化させる。このため、各縦型マイクロＬＥＤチップ４０はインク２００中を磁力により下方に引き寄せられ、最終的に各縦型マイクロＬＥＤチップ４０はｐ側電極１７側が下になるようにしてチップ結合部４２１に接触する。この状態を図８に示す。この状態では、縦型マイクロＬＥＤチップ４０はチップ結合部４２１にランダム配置で接触している。振動や擾乱などの外的要因などにより縦型マイクロＬＥＤチップ４０が倒れたり位置がずれたりするのを防止するため、磁場印加装置３１１による磁場の印加は、好適には、インク２００を吐出させる前あるいは吐出させた時点あるいはその時点からインク２００の液体５０が蒸発する前、例えば６０秒以内に行う。
　次に、磁力により各縦型マイクロＬＥＤチップ４０をチップ結合部４２１に接触させたまま、ランプなどにより加熱を行うことによりインク２００の溶媒を蒸発させ、続いてランプやレーザーなどにより加熱を行うことにより各縦型マイクロＬＥＤチップ４０のＳｎ膜１６を溶融させる。その後、溶融Ｓｎが冷却することにより各縦型マイクロＬＥＤチップ４０のｐ側電極１７が下部電極４２０のチップ結合部４２１に電気的および機械的に結合する。
　同様にして、下部電極４２０の各チップ結合部４２１に縦型マイクロＬＥＤチップ４０のｐ側電極１７を電気的および機械的に結合させる。この状態を図９Ａおよび図９Ｂに示す。図９Ａに示すように、各チップ結合部４２１において、縦型マイクロＬＥＤチップ４０はランダムに配置している。
　次に、図１０Ａに示すように、縦型マイクロＬＥＤチップ４０がチップ結合部４２１に結合した実装基板４００の全面に絶縁膜４２２を表面がほぼ平坦となるように形成した後、この絶縁膜４２２をＲＩＥ法などによりエッチングすることによりｎ側電極２１を露出させる。
　次に、図１０Ｂに示すように、後述の上部電極幹線部４３１と複数の上部電極支線部４３２との間にそれぞれ接続される薄膜ヒューズ４３３を形成する。薄膜ヒューズ４３３は、例えば、絶縁膜４２２上にフォトリソグラフィーにより薄膜ヒューズ４３３に対応する所定形状の開口を有するフォトレジストを形成し、その上から真空蒸着により金属膜を形成した後、フォトレジストをリフトオフすることによって形成することができる。薄膜ヒューズ４３３は、融点が１５０℃以上３５０℃以下の金属薄膜からなる。金属薄膜は、具体的には、例えばＩｎ、Ｓｎなどの単体金属またはＩｎＳｎ、ＩｎＳｎＡｇ、ＡｇＳｎ、ＡｕＳｎなどの合金からなる。
　次に、図１０Ｃに示すように、絶縁膜４２２上に下部電極４２０と直交する方向に互いに平行に延在する複数の上部電極幹線部４３１を薄膜ヒューズ４３３の一端部と重なるように形成する。
　次に、図１０Ｄに示すように、絶縁膜４２２上に、縦型マイクロＬＥＤチップ４０のｎ側電極２１と上部電極幹線部４３１とを薄膜ヒューズ４３３を介して接続する上部電極支線部４３２を各チップ結合部４２１当たり複数本（この例では５本）互いに平行に形成する。上部電極支線部４３２はＩＴＯなどの透明電極材料からなる。これらの上部電極支線部４３２は薄膜ヒューズ４３３の他端部と重なるように、かつ各チップ結合部４２１のほぼ全体をカバーするように形成する。薄膜ヒューズ４３３を介して互いに接続された上部電極幹線部４３１と上部電極支線部４３２とにより上部電極４３０が構成される。この状態の平面図を図１１に示す。図１１に示すように、各チップ結合部４２１に配置された縦型マイクロＬＥＤチップ４０の上を走るように上部電極支線部４３２が形成されている。上部電極支線部４３２は、その一部が縦型マイクロＬＥＤチップ４０のｎ側電極２１と接触しているものもあれば、ほとんど縦型マイクロＬＥＤチップ４０のｎ側電極２１と接触していないものもあるが、少なくとも一つの上部電極支線部４３２は、その一部が少なくとも一つ、典型的には複数の縦型マイクロＬＥＤチップ４０のｎ側電極２１と接触している。図１１において、電気的にオン／オフ制御が可能な一つの回路ユニットがカバーする領域を一点鎖線で示す。一つの縦型マイクロＬＥＤチップ４０の発光面積は、典型的には、一つの回路ユニットがカバーする領域の面積の１０００分の１以下に選ばれる。図１２Ａに、薄膜ヒューズ４３３およびその近傍の上部電極幹線部４３１および上部電極支線部４３２を拡大して示す。図１２Ａに示す薄膜ヒューズ４３３は長方形の形状を有するが、薄膜ヒューズ４３３は図１２Ｂに示すような中央部がくびれた平面形状であってもよい。図１２Ａおよび図１２Ｂに示すように、薄膜ヒューズ４３３の最も狭い部分の幅をＷmin 、厚さをＴmin とすると、Ｗmin 、Ｔmin はＷmin ×Ｔmin ＜０．５μｍ2 が成立するように選ばれている。
　この後、上述のようにして製造されたマイクロＬＥＤ集積装置の検査を行う。具体的には、上部電極４３０と下部電極４２０との間に下部電極４２０が上部電極４３０より高電位となるように電圧を印加することにより各縦型マイクロＬＥＤチップ４０に例えば１μＡ程度の電流を流して各縦型マイクロＬＥＤチップ４０の発光を画像解析し、縦型マイクロＬＥＤチップ４０のリーク不良に起因して光量不良のある上部電極支線部４３２を特定する。図１３Ａおよび図１３Ｂにおいて、光量不良のある上部電極支線部４３２を符号４３２Ａ、４３２Ｂで示す。
　次に、上述のようにして特定された、光量不良のある上部電極支線部４３２Ａ、４３２Ｂと薄膜ヒューズ４３３を介してこれらの上部電極支線部４３２Ａ、４３２Ｂと接続された上部電極幹線部４３１との間に適切な電圧、例えば縦型マイクロＬＥＤチップ４０の閾値電圧以下の電圧または閾値電圧を多少超える程度の電圧（例えば３～３．４Ｖ程度）を印加する。その結果、上部電極支線部４３２Ａ、４３２Ｂと薄膜ヒューズ４３３を介してこれらの上部電極支線部４３２Ａ、４３２Ｂと接続された上部電極幹線部４３１との間に大量の電流が流れることで薄膜ヒューズ４３３が融けて切断される。図１４Ａおよび図１４Ｂは、上部電極幹線部４３１と上部電極支線部４３２Ａ、４３２Ｂとの間の薄膜ヒューズ４３３が切断された状態を示す。
　この後、次のようにして再検査を行う。すなわち、上部電極４３０と下部電極４２０との間に例えば１μＡ程度の電流を流して各縦型マイクロＬＥＤチップ４０の発光を画像解析する。その結果、光量不良のある上部電極支線部４３２が見つからなかった場合に修理を終了する。こうしてマイクロＬＥＤ集積装置の修理を行うことができる。
（６）マイクロＬＥＤ集積装置の構造
　図１０Ｄおよび図１１に示すように、このマイクロＬＥＤ集積装置は、一方の主面に下部電極４２０を有する実装基板４００と、下部電極４２０上に設けられたチップ結合部４２１と、チップ結合部４２１にランダム配置で結合した、上下にｎ側電極２１およびｐ側電極１７を有し、ｐ側電極１７側がｎ側電極２１側に比べてより強く磁場に引き寄せられるように構成された複数の縦型マイクロＬＥＤチップ４０と、これらの縦型マイクロＬＥＤチップ４０の上層の、上部電極幹線部４３１と薄膜ヒューズ４３３を介してこの上部電極幹線部４３１と接続された複数の上部電極支線部４３２とを有する上部電極４３０とを有する。そして、縦型マイクロＬＥＤチップ４０は、ｐ側電極１７側をチップ結合部４２１に向けてこのチップ結合部４２１に結合し、ｎ側電極２１と上部電極４３０とが互いに電気的に接続され、少なくとも一つの縦型マイクロＬＥＤチップ４０のｎ側電極２１と上部電極４３０の上部電極支線部４３２とが互いに電気的に接続されている。
　以上のように、この第１の実施の形態によれば、縦型マイクロＬＥＤチップ４０のｐ側電極１７に軟磁性体であるＮｉ膜を含ませることにより、縦型マイクロＬＥＤチップ４０のｐ側電極１７側がｎ側電極２１側に比べてより強く磁場に引き寄せられるように構成するとともに、実装基板４００の下部電極４２０にチップ結合部４２１を例えば二次元アレイ状に複数設け、複数、通常は多数の縦型マイクロＬＥＤチップ４０を含有するインク２００をインク吐出装置３００のインクジェットプリントヘッド３０１の吐出ノズル３０８から実装基板４００の下部電極４２０のチップ結合部４２１に吐出し、縦型マイクロＬＥＤチップ４０のｐ側電極１７側を磁力により引き付けて下部電極４２０のチップ結合部４２１に接触させ、その後Ｓｎ膜１６を溶融固化させることにより縦型マイクロＬＥＤチップ４０のｐ側電極１７と下部電極４２０のチップ結合部４２１とを電気的および機械的に結合させることで、縦型マイクロＬＥＤチップ４０の集積度によらず、マイクロＬＥＤ集積装置、例えばマイクロＬＥＤディスプレイ、マイクロＬＥＤバックライト、マイクロＬＥＤ照明装置などを低コストで容易に実現することができる。また、縦型マイクロＬＥＤチップ４０はチップ結合部４２１上にランダム配置で結合させれば足りるため、縦型マイクロＬＥＤチップ４０の高精度の位置制御が不要であり、マイクロＬＥＤ集積装置の製造が容易となる。また、各チップ結合部４２１には複数の縦型マイクロＬＥＤチップ４０がランダム配置で結合し、各チップ結合部４２１の全域をカバーするように複数本の上部電極支線部４３２が延びているので、各回路ユニットにおいて下部電極４２０と上部電極４３０との間に一つの縦型マイクロＬＥＤチップ４０も接続されていない事態が発生するのを防止することができ、ひいてはマイクロＬＥＤ集積装置の不良の発生を防止することができる。また、実装基板４００上に縦型マイクロＬＥＤチップ４０の不良が生じた場合でも、その不良の縦型マイクロＬＥＤチップ４０が接続された上部電極支線部４３２と上部電極幹線部４３１との間の薄膜ヒューズ４３３を切断することにより容易に修理することができる。
〈第２の実施の形態〉
［マイクロＬＥＤ集積装置の製造方法］
　第１の実施の形態においては、図４に示すインク吐出装置３００および磁場印加装置３１１を用いてインク２００の吐出およびその後の実装基板４００への縦型マイクロＬＥＤチップ４０の実装を行っているが、この第２の実施の形態においては、図１５に示すようなインク吐出装置３００、磁場印加装置３１１、３１２、３１３および加熱装置３２１、３２２を用いてインク２００の吐出およびその後の実装基板４００への縦型マイクロＬＥＤチップ４０の実装を行うことが第１の実施の形態と異なる。
　図１５に示すように、磁場印加装置３１１、３１２、３１３はインクジェットプリントヘッド３０１から水平方向に順に遠くなる位置に設けられている。磁場印加装置３１２の上方にはランプなどを用いた加熱装置３２１が設けられている。この加熱装置３２１は、インク２００の液体５０を蒸発させるために用いられる。磁場印加装置３１３の上方にはランプやレーザーなどを用いた加熱装置３２２が設けられている。この加熱装置３２２は、縦型マイクロＬＥＤチップ４０のＳｎ膜１６を溶融させるためのものである。これらの加熱装置３２１、３２２は、磁場印加装置３１１、３１２、３１３とこれらの加熱装置３２１、３２２との間に実装基板４００が挟まれる高さ位置に設けられる。実装基板４００はインクジェットプリントヘッド３０１と磁場印加装置３１１、３１２、３１３との間の高さの位置を移動するようになっている。
　第２の実施の形態においては、第１の実施の形態と同様に、吐出ノズル３０８から実装基板４００の下部電極４２０のチップ結合部４２１にインク２００を吐出させ、吐出させる前あるいは吐出した時点あるいはその時点から例えば６０秒以内に磁場印加装置３１１により磁場を印加して磁力により各縦型マイクロＬＥＤチップ４０をチップ結合部４２１に接触させたまま、実装基板４００をさらに移動させて各縦型マイクロＬＥＤチップ４０が接触したチップ結合部４２１が加熱装置３２１の直下に来た時点でランプなどにより加熱を行うことによりインク２００の液体５０を蒸発させる。このように縦型マイクロＬＥＤチップ４０が接触したチップ結合部４２１が加熱装置３２１の直下に来た状態では、磁場印加装置３１２により磁場を印加することにより縦型マイクロＬＥＤチップ４０のチップ結合部４２１への接触状態を維持する。続いて実装基板４００をさらに移動させて各縦型マイクロＬＥＤチップ４０が接触したチップ結合部４２１が加熱装置３２２の直下に来た時点でランプやレーザーなどにより加熱を行うことにより各縦型マイクロＬＥＤチップ４０のＳｎ膜１６を溶融させる。その後、実装基板４００をさらに移動させる間に溶融Ｓｎが冷却されて固化することにより各縦型マイクロＬＥＤチップ４０のｐ側電極１７が下部電極４２０に電気的および機械的に結合する。
　同様にして、下部電極４２０の各チップ結合部４２１に縦型マイクロＬＥＤチップ４０のｐ側電極１７を下部電極４２０に電気的および機械的に結合させる。
　その他のことは第１の実施の形態と同様である。
　この第２の実施の形態によれば、第１の実施の形態と同様な利点に加えて、実装基板４００の下部電極４２０のチップ結合部４２１へのインク２００の吐出から縦型マイクロＬＥＤチップ４０をチップ結合部４２１に電気的および機械的に結合するまでの工程を連続的に容易に行うことができるという利点を得ることができる。
〈第３の実施の形態〉
［マイクロＬＥＤ集積装置の製造方法］
　第３の実施の形態においては、縦型マイクロＬＥＤチップ４０として図１６に示すものを用いることが第１の実施の形態と異なる。図１６に示すように、この縦型マイクロＬＥＤチップ４０においては、ｐ側電極１７がＩＴＯ膜により構成されていること、ｎ側電極２１がｎ+ 型ＧａＮ層１２上に全面電極として形成されていること、ｎ側電極２１がＡｌ／Ｎｉ／Ａｕ積層膜により形成されており、軟磁性体であるＮｉ膜を含むこと、このｎ側電極２１上にＳｎ膜１６が形成されていることが、第１の実施の形態で用いた縦型マイクロＬＥＤチップ４０と異なる。この縦型マイクロＬＥＤチップ４０は、ｎ側電極側２１がｐ側電極１７側に比べてより強く磁場に引き寄せられるように構成されたものである。
　この縦型マイクロＬＥＤチップ４０の平面形状は図２Ａ、図２Ｂおよび図２Ｃに示すものと同様である。
　この縦型マイクロＬＥＤチップ４０は従来公知の方法により製造することができる。
　この第３の実施の形態によれば、第１の実施の形態と同様な利点を得ることができる。
〈第４の実施の形態〉
［カラーマイクロＬＥＤディスプレイ］
　第４の実施の形態においては、パッシブマトリクス駆動方式のカラーマイクロＬＥＤディスプレイについて説明する。
　図１７はこのカラーマイクロＬＥＤディスプレイの実装基板４００上の下部電極４２０を示す。図１７に示すように、行方向に下部電極４２０が互いに平行に複数設けられている。各下部電極４２０に沿ってＲＧＢの各発光領域が互いに隣接して配置されて構成されるＲＧＢ－１画素単位が配列しており、実装基板４００全体として画素が二次元マトリクス状に配列している。各画素においては、下部電極４２０上に三つのチップ結合部４２１Ａ、４２１Ｂ、４２１Ｃが形成されており、例えば、それぞれＢ、Ｒ、Ｇの発光領域になる。
　図１８は、実装基板４００上に第１の実施の形態と同様にしてＲＧＢの各発光用の縦型マイクロＬＥＤチップを実装し、上部電極４３０を形成した状態を示す。具体的には、チップ結合部４２１Ａには青色発光の縦型マイクロＬＥＤチップ５１０がランダム配置で複数結合し、チップ結合部４２１Ｂには赤色発光の縦型マイクロＬＥＤチップ５２０がランダム配置で複数結合し、チップ結合部４２１Ｃには緑色発光の縦型マイクロＬＥＤチップ５３０がランダム配置で複数結合している。列方向の各チップ結合部４２１Ａ、４２１Ｂ、４２１Ｃに沿って上部電極４３０が設けられている。各上部電極４３０の上部電極幹線部４３１に薄膜ヒューズ４３３を介して接続された上部電極支線部４３２は、チップ結合部４２１Ａ上においては縦型マイクロＬＥＤチップ５１０のｎ側電極と接続され、チップ結合部４２１Ｂ上においては縦型マイクロＬＥＤチップ５２０のｎ側電極と接続され、チップ結合部４２１Ｃ上においては縦型マイクロＬＥＤチップ５３０のｎ側電極と接続されている。各画素の発光領域の選択は下部電極４２０および上部電極４３０の選択により行われる。図１８に１回路ユニットを示す。１回路ユニット中の縦型マイクロＬＥＤチップの数は典型的には１０個以上であるが、これに限定されない。
　青色発光の縦型マイクロＬＥＤチップ５１０および緑色発光の縦型マイクロＬＥＤチップ５３０は発光層１３の組成が互いに異なるが、第１の実施の形態による縦型マイクロＬＥＤチップ４０と同様な構造を有する。また、赤色発光の縦型マイクロＬＥＤチップ５２０はＡｌＧａＩｎＰ系半導体を用いたものであり、縦型マイクロＬＥＤチップ４０のｎ+ 型ＧａＮ層１２の代わりにｎ+ 型ＡｌＧａＩｎＰ層、発光層１３の代わりにＩｎx Ｇａ1-x Ｐ／Ｉｎy Ｇａ1-y Ｐ　ＭＱＷ構造の発光層、ｐ型ＧａＮ層１４の代わりにｐ型ＡｌＧａＩｎＰ層を用いたものであり、ｐ型ＡｌＧａＩｎＰ層上にｐ側電極が形成され、ｎ+ 型ＡｌＧａＩｎＰ層上にｎ側電極が形成されている。そのｐ側電極には、ｐ側電極１７と同様に、軟磁性体としてＮｉ膜などを含む。赤色発光のＡｌＧａＩｎＰ系半導体縦型マイクロＬＥＤチップの製造方法としては幾つかの方法が知られており、工程の詳細は省略するが、基板にはＧａＡｓ基板が使用され、例えば、ＧａＡｓ基板上にまず犠牲層として例えばＡｌＡｓ層を形成してからその上にＡｌＧａＩｎＰ系半導体層をエピタキシャル成長させ、電極形成や素子分離工程などを経た後、ＡｌＡｓ層をフッ酸系エッチャントによりウェットエッチングしてＧａＡｓ基板を分離することにより製造することができる。
　青色発光の縦型マイクロＬＥＤチップ５１０、赤色発光の縦型マイクロＬＥＤチップ５２０および緑色発光の縦型マイクロＬＥＤチップ５３０をそれぞれ液体に分散させることによりインクを作製することができる。インク吐出装置としては、例えば、図４に示すインク吐出装置３００のインクジェットプリントヘッド３０１に互いに隣接して三つのインク室を設け、３種類のインクをこれらのインク室にそれぞれ充填するとともに、インクジェットプリントヘッドにこれらの３種類のインクを互いに独立に吐出することができる三つの吐出ノズルを設け、ピエゾアクチュエーターを作動させることにより各吐出ノズルからこれらの３種類のインクを吐出する。
　この第４の実施の形態によれば、実装基板４００上にＲＧＢの各発光用の縦型マイクロＬＥＤチップを容易にしかも極めて短時間に能率的に実装することができ、不良の縦型マイクロＬＥＤチップの影響も容易に除去することができることにより、高性能のパッシブ駆動方式のカラーマイクロＬＥＤディスプレイを低コストで実現することができる。また、それぞれＢ、Ｒ、Ｇの発光領域になるチップ結合部４２１Ａ、４２１Ｂ、４２１Ｃにはそれぞれ複数の縦型マイクロＬＥＤチップが結合していることにより、縦型マイクロＬＥＤチップのサイズが小さくても輝度を確保することができるだけでなく、個々の縦型マイクロＬＥＤチップに発光波長の差があっても全体として発光波長が平均化されるため、発光波長の許容範囲にある縦型マイクロＬＥＤチップはそのまま使用することができ、ひいてはカラーマイクロＬＥＤディスプレイの製造コストの低減を図ることができる。同様に、個々の縦型マイクロＬＥＤチップに発光強度の差があっても全体として発光強度が平均化されるため、このこともカラーマイクロＬＥＤディスプレイの製造コストの低減に繋がる。また、画素サイズなどの仕様の変更があっても、縦型マイクロＬＥＤチップのサイズを変えないでも、チップ結合部４２１Ａ、４２１Ｂ、４２１Ｃに結合させる縦型マイクロＬＥＤチップの数を増減させることにより容易に対処することができる。
〈第５の実施の形態〉
［カラーマイクロＬＥＤディスプレイ］
　第５の実施の形態においては、アクティブマトリクス駆動方式のカラーマイクロＬＥＤディスプレイについて説明する。
　図１９はこのカラーマイクロＬＥＤディスプレイの実装基板４００上の下部電極配線を示す。下部電極配線のうち下部電極４２０は、第４の実施の形態と同様に、行方向に互いに平行に複数設けられている。そして、各下部電極４２０に沿ってＲＧＢの各発光領域が互いに隣接して配置されて構成されるＲＧＢ－１画素単位が配列しており、実装基板４００全体として画素が二次元マトリクス状に配列している。各画素においては、下部電極４２０上に三つのチップ結合部４２１Ａ、４２１Ｂ、４２１Ｃが形成されており、例えば、それぞれＢ、Ｒ、Ｇの発光領域になる。下部電極配線としては、列方向に延在した電源線６１０およびデータ線６２０に加え、行方向に延在した走査線６３０も設けられている。各データ線６２０と各画素の各発光領域との間にはアクティブ駆動回路が設けられ、このアクティブ駆動回路により各画素の各発光領域を選択することができるようになっている。アクティブ駆動回路はトランジスタＴ１、Ｔ２およびコンデンサＣからなる。トランジスタＴ１、Ｔ２は一般的には多結晶Ｓｉ薄膜などの半導体薄膜を用いた薄膜トランジスタにより構成され、コンデンサＣは下部電極、絶縁膜および上部電極を積層することにより構成される。トランジスタＴ１のソースはデータ線６２０に接続され、ドレインはトランジスタＴ２のゲートに接続され、ゲートは走査線６３０に接続されている。トランジスタＴ２のソースは電源線６１０に接続され、ドレインは下部電極４２０に接続されている。コンデンサＣはトランジスタＴ１のドレインと電源線６１０との間に接続されている。走査線６３０とデータ線６２０との選択により各画素の各発光領域を選択する。
　図２０は、実装基板４００上に第４の実施の形態と同様にして青色発光の縦型マイクロＬＥＤチップ５１０、赤色発光の縦型マイクロＬＥＤチップ５２０および緑色発光の縦型マイクロＬＥＤチップ５３０を実装し、上部電極４３０を形成した状態を示す。上部電極４３０は各上部電極幹線部４３１を接続する共通電極部４３４を有する。図２０に１回路ユニットを示す。１回路ユニット中の縦型マイクロＬＥＤチップの数は典型的には１０個以上であるが、これに限定されない。
　青色発光の縦型マイクロＬＥＤチップ５１０、赤色発光の縦型マイクロＬＥＤチップ５２０および緑色発光の縦型マイクロＬＥＤチップ５３０は第４の実施の形態で用いたものと同様である。３種類のインクやインク吐出装置も第４の実施の形態と同様である。
　この第５の実施の形態によれば、実装基板４００上にＲＧＢの各発光用の縦型マイクロＬＥＤチップを容易にしかも極めて短時間に能率的に実装することができ、不良の縦型マイクロＬＥＤチップの影響も容易に除去することができることにより、高性能のアクティブ駆動方式のカラーマイクロＬＥＤディスプレイを低コストで実現することができる。加えて、第４の実施の形態と同様な利点を得ることもできる。
〈第６の実施の形態〉
　第１の実施の形態においては、上部電極４３０の上部電極幹線部４３１と複数の上部電極支線部４３２との間に薄膜ヒューズ４３３が接続されたマイクロＬＥＤ集積装置について説明したが、第６の実施の形態においては、下部電極４２０の下部電極幹線部と複数の下部電極支線部との間に薄膜ヒューズが接続されたマイクロＬＥＤ集積装置について説明する。
（１）実装基板
　図２１Ａおよび図２１ＢはこのマイクロＬＥＤ集積装置の製造に用いられる実装基板４００を示す。ここで、図２１Ｂは下部電極支線部とその近傍の下部電極幹線部とを横断する断面図である。図２１Ａおよび図２１Ｂに示すように、基板４１０の一方の主面に下部電極４２０が設けられている。この場合、下部電極４２０は、一方向に延在する幅広の下部電極幹線部４２０１と、この下部電極幹線部４２０１からこの下部電極幹線部４２０１と直交する方向に分岐した、この下部電極幹線部４２０１より幅狭の複数の下部電極幹線部４２０２と、この下部電極幹線部４２０２と近接して設けられ、この下部電極幹線部４２０２と直交する方向、すなわち下部電極幹線部４２０１と平行な方向に延在する複数の下部電極支線部４２０３とからなる。下部電極幹線部４２０２とこの下部電極幹線部４２０２に近接する複数の下部電極支線部４２０３との間に薄膜ヒューズ４２０４が接続されている。下部電極支線部４２０３の上面によりチップ結合部４２１が構成されている。基板４１０の詳細や下部電極４２０の材料の詳細については第１の実施の形態と同様である。薄膜ヒューズ４２０４は第１の実施の形態における薄膜ヒューズ４３３と同様である。また、下部電極支線部４２０３の本数、幅、間隔などは第１の実施の形態における上部電極支線部４３２と同様である。
（２）マイクロＬＥＤ集積装置の製造方法
　マイクロＬＥＤ集積装置の製造に用いる縦型マイクロＬＥＤチップ４０およびインク吐出装置３００は第１の実施の形態と同様である。
　第１の実施の形態と同様に、実装基板４００の、下部電極支線部４２０３の上面により構成されるチップ結合部４２１にインク２００を吐出し、こうしてインク２００が吐出されたチップ結合部４２１を磁場印加装置３１１の上方に位置させた後、磁場印加装置３１１により磁場を印加することにより、各縦型マイクロＬＥＤチップ４０をｐ側電極１７側が下になるようにしてチップ結合部４２１に接触させる。
　次に、第１の実施の形態と同様に、各縦型マイクロＬＥＤチップ４０のｐ側電極１７を下部電極４２０のチップ結合部４２１に電気的および機械的に結合する。同様にして、下部電極４２０の各チップ結合部４２１に縦型マイクロＬＥＤチップ４０のｐ側電極１７を電気的および機械的に結合させる。この状態を図２２Ａおよび図２２Ｂに示す。
　次に、図２３Ａおよび図２３Ｂに示すように、縦型マイクロＬＥＤチップ４０がチップ結合部４２１に結合した実装基板４００の全面に絶縁膜４２２を表面がほぼ平坦となるように形成した後、この絶縁膜４２２をＲＩＥ法などによりエッチングすることによりｎ側電極２１を露出させる。
　次に、絶縁膜４２２上に、下部電極４２０の各下部電極幹線部４２０２に対応させて、この下部電極幹線部４２０２に平行な複数の上部電極幹線部４３１を形成する。この後、この上部電極幹線部４３１に一部重なって電気的に接続されるように幅広の単一の上部電極支線部４３２を形成する。上部電極支線部４３２はＩＴＯなどの透明電極材料からなる。この上部電極支線部４３２は、１本の下部電極幹線部４２０２に対して薄膜ヒューズ４２０４を介して接続された複数の下部電極支線部４２０３のほぼ全体をカバーするように形成する。
　この後、第１の実施の形態と同様に、上述のようにして製造されたマイクロＬＥＤ集積装置の検査を行い、光量不良のある下部電極支線部４２０３が発見されたら、この光量不良のある下部電極支線部４２０３と薄膜ヒューズ４２０４を介して接続された下部電極幹線部４２０２との間に縦型マイクロＬＥＤチップ４０の閾値電圧以下の電圧または閾値電圧を多少超える程度の電圧（例えば３～３．４Ｖ程度）を印加する。その結果、下部電極支線部４２０３と薄膜ヒューズ４２０４を介してこの上部電極支線部４２０３と接続された上部電極幹線部４２０２との間に大量の電流が流れることで薄膜ヒューズ４２０４が融けて切断される。
　この後、第１の実施の形態と同様に再検査を行い、光量不良のある下部電極支線部４２０３が見つからなかった場合に修理を終了する。こうしてマイクロＬＥＤ集積装置の修理を行うことができる。
（３）マイクロＬＥＤ集積装置の構造
　図２３Ａおよび図２３Ｂに示すように、このマイクロＬＥＤ集積装置は、一方の主面に薄膜ヒューズ４２０４により互いに接続された下部電極幹線部４２０２と下部電極支線部４２０３とを含む下部電極４２０を有する実装基板４００と、下部電極支線部４２０３の上面により構成されたチップ結合部４２１と、チップ結合部４２１にランダム配置で結合した、上下にｎ側電極２１およびｐ側電極１７を有し、ｐ側電極１７側がｎ側電極２１側に比べてより強く磁場に引き寄せられるように構成された複数の縦型マイクロＬＥＤチップ４０と、これらの縦型マイクロＬＥＤチップ４０の上層の、上部電極幹線部４３１とこの上部電極幹線部４３１と接続された上部電極支線部４３２とを有する上部電極４３０とを有する。そして、縦型マイクロＬＥＤチップ４０は、ｐ側電極１７側をチップ結合部４２１に向けてこのチップ結合部４２１に結合し、ｎ側電極２１と上部電極４３０とが互いに電気的に接続され、少なくとも一つの縦型マイクロＬＥＤチップ４０のｎ側電極２１と上部電極４３０の上部電極支線部４３２とが互いに電気的に接続されている。
　この第６の実施の形態によれば、第１の実施の形態と同様な利点を得ることができる。
〈第７の実施の形態〉
［極微細画素カラーマイクロＬＥＤディスプレイの製造方法］
　図２４は、インク２００の液滴が半球になると仮定した場合のインク２００の吐出量と液滴の直径との関係を示す。例えば、図４あるいは図１５に示すインク吐出装置のインクジェットプリントヘッド３０１の吐出ノズル３０８から吐出されるインク２００の液滴の最小吐出量は１０ｐｌ以上が一般的である。スーパーインクジェット技術を用いて可能となる吐出量１ｐｌであってもインク２００の液滴は１６μｍ程度に広がる。図２５Ａおよび図２５Ｂはそれぞれ画素密度が４５８ｐｐｉ、１０００ｐｐｉの場合のＲＧＢ－１画素単位を示す。図２５Ｂに示すように、画素密度が１０００ｐｐｉ（２５μｍ□）の場合はインク２００の液滴の広がりを５μｍφ程度にする必要がある。そのためには、吐出量を０．０３ｐｌまで抑えなければならない。しかし、インク２００の吐出量をこのように極微小量に制御することは技術的難易度が高く、製造コストの増大を招くだけでなく、吐出ノズル３０８の目詰まりなどが起きやすい。そこで、この第７の実施の形態においては、このような問題を回避して極微細画素のカラーマイクロＬＥＤディスプレイを製造する方法について説明する。
　図２６Ａおよび図２６Ｂはこの極微細画素カラーマイクロＬＥＤディスプレイの製造に用いられる実装基板４００を示す。ここで、図２６Ｂは下部電極に沿った断面図である。図２６Ａおよび図２６Ｂに示すように、基板４１０の一方の主面に下部電極４２０が画素領域を横断するように互いに平行に設けられている。各画素領域の縦方向および横方向の幅は例えば２５μｍ程度、下部電極４２０の幅は例えば１２μｍ程度である。基板４１０および下部電極４２０の詳細は第１の実施の形態と同様である。下部電極４２０の表面は親水性である。
　次に、図２７Ａおよび図２７Ｂに示すように、実装基板４００の全面に疎水性感光レジスト７００を塗布する。
　次に、従来公知のフォトリソグラフィー技術により疎水性感光レジスト７００の露光および現像を行うことにより、図２８Ａおよび図２８Ｂに示すように、各画素領域に互いに隣接する三つの開口８０１と、一つの画素内の開口８０１同士、さらには異なる画素の開口８０１を互いに連結する連結路８０２とを有する疎水性感光レジストレジストパターン８００を形成する。この場合、各開口８０１の内部に露出する下部電極４２０の上面がチップ結合部４２１を構成する。連結路８０２により互いに連結される一群の開口８０１の範囲は、供給されるインク２００が各開口８０１に適切に分配されるように設計される。こうして、開口８０１の内部のチップ結合部４２１および連結路８０２の内部の基板４１０の表面は親水性、このチップ結合部４２１の周辺部は疎水性の状態が実現される。開口８０１、従ってチップ結合部４２１の幅は例えば５μｍである。
　次に、図２９Ａおよび図２９Ｂに示すように、第１の実施の形態と同様にして実装基板４００上にインク２００を吐出する。この場合、一つのチップ結合部４２１は小さいため、インク２００は、一群のチップ結合部４２１を含む広い領域に跨がるように吐出する。図２９Ａおよび図２９Ｂにおいては、８個のチップ結合部４２１に跨がるようにインク２００が吐出された状態が示されている。インク２００の直径は例えば３５μｍ程度、インク２００の体積は例えば１０ｐｌ程度である。インク２００には青色発光または紫外発光の縦型マイクロＬＥＤチップ４０が含有されている。
　図２９Ａおよび図２９Ｂに示すようにインク２００が吐出されると、図２９Ａ内のチップ結合部４２１は全て、チップ結合部４２１と同様に親水性の連結路８０２により互いに連結されているため、図３０Ａ、図３０Ｂおよび図３０Ｃに示すように、インク２００は連結路８０２を通って各チップ結合部４２１に行き渡るようになる。ここで、図３０Ｂは図３０ＡのＢ－Ｂ線に沿っての断面図、図３０Ｃは図３０ＡのＣ－Ｃ線に沿っての断面図である。
　次に、第１の実施の形態と同様に、外部磁場の印加により、図３１Ａおよび図３１Ｂに示すように、下部電極４２０の各チップ結合部４２１に縦型マイクロＬＥＤチップ４０のｐ側電極１７を接触させる。図３１Ａおよび図３１Ｂはそれぞれ図３０Ｂおよび図３０Ｃに対応する。次に、第１の実施の形態と同様に、下部電極４２０の各チップ結合部４２１に縦型マイクロＬＥＤチップ４０のｐ側電極１７を電気的および機械的に結合する。
　この後、第１の実施の形態と同様に工程を進める。最終的には、図示および詳細は省略するが、縦型マイクロＬＥＤチップ４０が青色発光である場合には、各画素のＲの発光領域における各チップ結合部４２１に結合した縦型マイクロＬＥＤチップ４０の上方およびＧの発光領域における各チップ結合部４２１に結合した縦型マイクロＬＥＤチップ４０の上方にそれぞれ赤色蛍光体および緑色蛍光体を塗布することでＲＧＢの発光を実現させ、縦型マイクロＬＥＤチップ４０が紫外発光である場合には、各画素のＲの発光領域における各チップ結合部４２１に結合した縦型マイクロＬＥＤチップ４０の上方、Ｇの発光領域における各チップ結合部４２１に結合した縦型マイクロＬＥＤチップ４０の上方および各画素のＢの発光領域における各チップ結合部４２１に結合した縦型マイクロＬＥＤチップ４０の上方にそれぞれ赤色蛍光体、緑色蛍光体および青色蛍光体を塗布することでＲＧＢの発光を実現させる。以上により、目的とする極微細画素カラーマイクロＬＥＤディスプレイを製造する。
　この第７の実施の形態によれば、第１の実施の形態と同様な利点に加えて次のような利点を得ることができる。すなわち、インク２００の吐出時に、開口８０１の内部のチップ結合部４２１および連結路８０２の内部の基板４１０の表面は親水性、このチップ結合部４２１の周辺部は疎水性としているため、チップ結合部４２１の大きさが小さくても、滴下するインク２００の量を過度に少なくしなくても一群のチップ結合部４２１にインク２００を容易に行き渡らせることができ、吐出ノズル３０８の製作の難易度を高めることもなく、吐出ノズル３０８の目詰まりなども起こさないで済む。このため、極微細画素カラーマイクロＬＥＤディスプレイを容易にしかも低コストで製造することができる。
〈第８の実施の形態〉
［極微細画素カラーマイクロＬＥＤディスプレイの製造方法］
　第７の実施の形態においてはインクジェット技術によりインク２００をチップ結合部４２１に吐出しているが、第８の実施の形態においては、インクジェット技術を使用せずに極微細画素カラーマイクロＬＥＤディスプレイを製造する方法について説明する。
　すなわち、まず、第７の実施の形態と同様に、実装基板４００の全面に図２７Ａおよび図２７Ｂに示すように疎水性感光レジスト７００を塗布する。この後、従来公知のフォトリソグラフィー技術により疎水性感光レジスト７００の露光および現像を行うことにより、図３２Ａおよび図３２Ｂに示すように、各画素領域の中央に位置し、下部電極４２０の長手方向に細長い長方形状の開口８０１と、異なる画素の開口８０１を互いに連結する連結路８０２とを有する疎水性感光レジストレジストパターン８００を形成する。なお、開口８０１の形状は長方形以外の形状であってもよい。また、連結路８０２は省略可能であるが、連結路８０２により親水性領域が繋がっている方が、後述のように液体５０が各開口８０１に溜まる量が均一化しやすい。
　次に、図３３に示すように、疎水性感光レジストレジストパターン８００が形成された実装基板４００を容器９００中に入れられた水などの液体５０中にディッピング（浸漬）する。あるいは、図３４に示すように、上方から実装基板４００の表面にシャワー装置９１０により水などの液体５０を液滴の形で浴びせる。実装基板４００を容器９００中の液体５０から取り出した後、あるいは、実装基板４００の表面に液体５０を液滴の形で浴びせた後の実装基板４００を図３５Ａおよび図３５Ｂに示す。図３５Ａおよび図３５Ｂに示すように、液体５０は、疎水性感光レジストレジストパターン８００の上を避け、親水性である、開口８０１の内部のチップ結合部４２１および連結路８０２の内部の基板４１０の上に凝集し、特にチップ結合部４２１上では液滴状に凝集する。
　次に、図３６に示すように、図３５Ａおよび図３５Ｂに示す実装基板４００を空気などの気体中に縦型マイクロＬＥＤチップ４０が分散する空間に入れる。こうして分散した縦型マイクロＬＥＤチップ４０の一部は実装基板４００の各開口８０１内の液滴状の液体５０に捕獲される。分散状態の縦型マイクロＬＥＤチップ４０の個数密度や実装基板４００を晒す時間などにより、疎水性感光レジストレジストパターン８００の各開口８０１内の液滴状の液体５０に捕獲される縦型マイクロＬＥＤチップ４０の平均的な個数の調節を行う。必要に応じて、静電破壊対策のため、縦型マイクロＬＥＤチップ４０に加えて、この縦型マイクロＬＥＤチップ４０と逆極性のマイクロＬＥＤチップまたはツェナーダイオードを例えば０．１％～１％の割合で混合して分散させ、各開口８０１内の液滴状の液体５０に捕獲させるようにする。こうして、図３７Ａおよび図３７Ｂに示すように、縦型マイクロＬＥＤチップ４０あるいは更には縦型マイクロＬＥＤチップ４０と逆極性のマイクロＬＥＤチップまたはツェナーダイオードが各開口８０１内の液体５０に捕獲される。
　次に、第１の実施の形態と同様に、外部磁場の印加により、図３８に示すように、下部電極４２０の各チップ結合部４２１に縦型マイクロＬＥＤチップ４０のｐ側電極１７を接触させる。次に、第１の実施の形態と同様に、下部電極４２０の各チップ結合部４２１に縦型マイクロＬＥＤチップ４０のｐ側電極１７を電気的および機械的に結合する。
　この後、第７の実施の形態と同様に工程を進め、目的とする極微細画素カラーマイクロＬＥＤディスプレイを製造する。
　第８の実施の形態によれば、第７の実施の形態とほぼ同様な利点を得ることができるほか、インクジェット技術を使わずに、極微細画素カラーマイクロＬＥＤディスプレイを容易にしかも低コストで製造することができる。
〈第９の実施の形態〉
［極微細画素カラーマイクロＬＥＤディスプレイの製造方法］
　第９の実施の形態においては、第８の実施の形態と同様に、インクジェット技術を使用せずに極微細画素カラーマイクロＬＥＤディスプレイを製造する方法について説明する。
　すなわち、まず、第８の実施の形態と同様に、図３２Ａおよび図３２Ｂに示すように、実装基板４００上に疎水性感光レジストレジストパターン８００を形成する。次に、図３９に示すように、容器９００中に水などの液体５０に縦型マイクロＬＥＤチップ４０を分散させたインク２００を入れ、疎水性感光レジストレジストパターン８００が形成された実装基板４００をこのインク２００中にディッピング（浸漬）する。必要に応じて、静電破壊対策のため、インク２００中に、縦型マイクロＬＥＤチップ４０に加えて、この縦型マイクロＬＥＤチップ４０と逆極性のマイクロＬＥＤチップまたはツェナーダイオードを例えば０．１％～１％の割合で混合して分散させる。あるいは、図４０に示すように、上方から実装基板４００の表面にシャワー装置９１０によりインク２００を液滴の形で浴びせる。実装基板４００を容器９００中のインク２００から取り出した後、あるいは、実装基板４００の表面にインク２００を液滴の形で浴びせた後の実装基板４００は図３７Ａおよび図３７Ｂに示すものと同じである。
　次に、第１の実施の形態と同様に、外部磁場の印加により、図３８に示すと同様に、下部電極４２０の各チップ結合部４２１に縦型マイクロＬＥＤチップ４０のｐ側電極１７を接触させる。次に、第１の実施の形態と同様に、下部電極４２０の各チップ結合部４２１に縦型マイクロＬＥＤチップ４０のｐ側電極１７を電気的および機械的に結合する。
　この後、第７の実施の形態と同様に工程を進め、目的とする極微細画素カラーマイクロＬＥＤディスプレイを製造する。
　第９の実施の形態によれば、第８の実施の形態と同様な利点を得ることができる。
　以上、この発明の実施の形態について具体的に説明したが、この発明は上述の実施の形態に限定されるものではなく、この発明の技術的思想に基づく各種の変形が可能である。
　例えば、上述の実施の形態において挙げた数値、構成、形状、材料、方法などはあくまでも例に過ぎず、必要に応じてこれらと異なる数値、構成、形状、材料、方法などを用いてもよい。
　例えば、上述の第４の実施の形態においては、青色発光の縦型マイクロＬＥＤチップ５１０を分散させたインク、赤色発光の縦型マイクロＬＥＤチップ５２０を分散させたインクおよび緑色発光の縦型マイクロＬＥＤチップ５３０を分散させたインクを三つの吐出ノズルから同時に吐出する場合について説明したが、これらのインクを一種類ずつ分けて吐出してもよい。
　また、実施の形態として図示はしないが、三つのチップ結合部４２１Ａ、４２１Ｂ、４２１Ｃ全てに例えば青色発光の縦型マイクロＬＥＤチップ５１０を分散させ、上部電極形成、検査および修理後にチップ結合部４２１Ｂ、４２１Ｃ上にそれぞれ赤色蛍光体、緑色蛍光体を塗布してＲＧＢの発光を実現させてもよいし、チップ結合部４２１Ａ、４２１Ｂには青色発光の縦型マイクロＬＥＤチップ５１０がランダム配置で複数結合し、チップ結合部４２１Ｃには緑色発光の縦型マイクロＬＥＤチップ５３０がランダム配置で複数結合し、上部電極形成、検査および修理後にチップ結合部４２１Ｂ上に赤色蛍光体を塗布してＲＧＢの発光を実現させてもよい。
　１２　ｎ+ 型ＧａＮ層
　１３　発光層
　１４　ｐ型ＧａＮ層
　１６　Ｓｎ膜
　１７　ｐ側電極
　２１　ｎ側電極
　４０　縦型マイクロＬＥＤチップ
　２００　インク
　３００　インク吐出装置
　３１１～３１３　磁場印加装置
　４００　実装基板
　４１０　基板
　４２０　下部電極
　４２１　チップ結合部
　４３０　上部電極
　４３１　上部電極幹線部
　４３２　上部電極支線部
　４３３　薄膜ヒューズ
　４２０４　薄膜ヒューズ
　４２０１、４２０２　下部電極幹線部
　４２０３　下部電極支線部

Claims (20)

  1. 　一方の主面に下部電極を有する基板と、
    　半導体発光素子チップ集積装置を構成する個々の回路ユニットそれぞれについての個別の発光領域における上記下部電極の上面の一部または上面の一部に設けられた凸部もしくは凹部により構成され、半導体発光素子チップを結合させるべきチップ結合部と、
    　上記チップ結合部に結合した、上下にｐ側電極およびｎ側電極を有し、上記ｐ側電極および上記ｎ側電極のうちの一方が他方に比べてより強く磁場に引き寄せられるように構成された縦型の複数の半導体発光素子チップと、
    　上記複数の半導体発光素子チップの上層の、薄膜ヒューズにより互いに接続された幹線部と上記チップ結合部に跨がる複数の支線部とを有する上部電極とを有し、
    　上記半導体発光素子チップは、上記ｐ側電極および上記ｎ側電極のうちの上記一方を上記チップ結合部に向けて上記チップ結合部に結合し、上記ｐ側電極および上記ｎ側電極のうちの上記一方と上記下部電極とが互いに電気的に接続され、少なくとも一つの上記半導体発光素子チップの上記ｐ側電極および上記ｎ側電極のうちの他方と上記上部電極の上記支線部とが互いに電気的に接続されている半導体発光素子チップ集積装置。
  2. 　それぞれの上記回路ユニットに対して上記下部電極および上記上部電極が設けられている請求項１記載の半導体発光素子チップ集積装置。
  3. 　互いに隣接する３つ以上の上記回路ユニットを含む領域により１画素が構成されている請求項１記載の半導体発光素子チップ集積装置。
  4. 　上記ｐ側電極および上記ｎ側電極のうちの上記一方は軟磁性体を含む請求項１記載の半導体発光素子チップ集積装置。
  5. 　上記半導体発光素子チップはチップサイズが１０μｍ×１０μｍ以下、厚さが１０μｍ以下である請求項１記載の半導体発光素子チップ集積装置。
  6. 　上記チップ結合部は周辺部より親水性または親油性が高く構成されている請求項１記載の半導体発光素子チップ集積装置。
  7. 　互いに隣接する所定の一群の上記チップ結合部は上記チップ結合部と同等に親水性または親油性が高く構成された領域により互いに連結されている請求項６記載の半導体発光素子チップ集積装置。
  8. 　一方の主面に薄膜ヒューズにより互いに接続された幹線部と複数の支線部とを有する下部電極を有する基板と、
    　半導体発光素子チップ集積装置を構成する個々の回路ユニットそれぞれについての個別の発光領域における上記下部電極の上記複数の支線部の上面により構成され、半導体発光素子チップを結合させるべきチップ結合部と、
    　上記チップ結合部に結合した、上下にｐ側電極およびｎ側電極を有し、上記ｐ側電極および上記ｎ側電極のうちの一方が他方に比べてより強く磁場に引き寄せられるように構成された縦型の複数の半導体発光素子チップと、
    　上記複数の半導体発光素子チップの上層の上部電極とを有し、
    　上記半導体発光素子チップは、上記ｐ側電極および上記ｎ側電極のうちの上記一方を上記チップ結合部に向けて上記チップ結合部に結合し、上記ｐ側電極および上記ｎ側電極のうちの上記一方と上記下部電極の上記支線部とが互いに電気的に接続され、少なくとも一つの上記半導体発光素子チップの上記ｐ側電極および上記ｎ側電極のうちの他方と上記上部電極とが互いに電気的に接続されている半導体発光素子チップ集積装置。
  9. 　それぞれの上記回路ユニットに対して上記下部電極および上記上部電極が設けられている請求項８記載の半導体発光素子チップ集積装置。
  10. 　互いに隣接する３つ以上の上記回路ユニットを含む領域により１画素が構成されている請求項８記載の半導体発光素子チップ集積装置。
  11. 　上記ｐ側電極および上記ｎ側電極のうちの上記一方は軟磁性体を含む請求項８記載の半導体発光素子チップ集積装置。
  12. 　上記半導体発光素子チップはチップサイズが１０μｍ×１０μｍ以下、厚さが１０μｍ以下である請求項８記載の半導体発光素子チップ集積装置。
  13. 　上記チップ結合部は周辺部より親水性または親油性が高く構成されている請求項８記載の半導体発光素子チップ集積装置。
  14. 　互いに隣接する所定の一群の上記チップ結合部は上記チップ結合部と同等に親水性または親油性が高く構成された領域により互いに連結されている請求項１３記載の半導体発光素子チップ集積装置。
  15. 　上下にｐ側電極およびｎ側電極を有し、上記ｐ側電極および上記ｎ側電極のうちの一方が他方に比べてより強く磁場に引き寄せられるように構成された縦型の複数の半導体発光素子チップと液体とを含有する液滴状のインクを、一方の主面に下部電極を有する基板の、半導体発光素子チップ集積装置を構成する個々の回路ユニットそれぞれについての個別の発光領域における上記下部電極の上面の一部または上面の一部に設けられた凸部もしくは凹部により構成され、半導体発光素子チップを結合させるべきチップ結合部に供給する工程と、
    　上記基板に関して上記チップ結合部と反対側から外部磁場を印加することにより上記インク中の上記半導体発光素子チップを、上記ｐ側電極および上記ｎ側電極のうちの上記一方を上記チップ結合部に向けて上記チップ結合部に結合し、上記ｐ側電極および上記ｎ側電極のうちの上記一方と上記下部電極とを互いに電気的に接続する工程と、
    　上記複数の半導体発光素子チップの上層として、薄膜ヒューズにより互いに接続された幹線部と上記チップ結合部に跨がる複数の支線部とを有する上部電極を少なくとも一つの上記半導体発光素子チップの上記ｐ側電極および上記ｎ側電極のうちの他方と上記上部電極の上記支線部とが互いに電気的に接続されるように形成する工程とを有する半導体発光素子チップ集積装置の製造方法。
  16. 　上記上部電極を形成した後、上記半導体発光素子チップの検査を行い、不良の半導体発光素子チップが接続された上記支線部と上記幹線部との間の上記薄膜ヒューズを切断する工程をさらに有する請求項１５記載の半導体発光素子チップ集積装置の製造方法。
  17. 　インクジェットプリンティング方式によりノズルの先端から上記インクを上記チップ結合部に吐出する請求項１５記載の半導体発光素子チップ集積装置の製造方法。
  18. 　上下にｐ側電極およびｎ側電極を有し、上記ｐ側電極および上記ｎ側電極のうちの一方が他方に比べてより強く磁場に引き寄せられるように構成された縦型の複数の半導体発光素子チップと液体とを含有する液滴状のインクを、一方の主面に薄膜ヒューズにより互いに接続された幹線部と複数の支線部とを有する下部電極を有する基板の、半導体発光素子チップ集積装置を構成する個々の回路ユニットそれぞれについての個別の発光領域における上記下部電極の上記複数の支線部の上面により構成され、半導体発光素子チップを結合させるべきチップ結合部に供給する工程と、
    　上記基板に関して上記チップ結合部と反対側から外部磁場を印加することにより上記インク中の上記半導体発光素子チップを、上記ｐ側電極および上記ｎ側電極のうちの上記一方を上記チップ結合部に向けて上記チップ結合部に結合し、上記ｐ側電極および上記ｎ側電極のうちの上記一方と上記下部電極の上記支線部とを互いに電気的に接続する工程と、
    　上記複数の半導体発光素子チップの上層として、上部電極を少なくとも一つの上記半導体発光素子チップの上記ｐ側電極および上記ｎ側電極のうちの他方と上記上部電極とが互いに電気的に接続されるように形成する工程とを有する半導体発光素子チップ集積装置の製造方法。
  19. 　上記上部電極を形成した後、上記半導体発光素子チップの検査を行い、不良の半導体発光素子チップが接続された上記支線部と上記幹線部との間の上記薄膜ヒューズを切断する工程をさらに有する請求項１８記載の半導体発光素子チップ集積装置の製造方法。
  20. 　インクジェットプリンティング方式によりノズルの先端から上記インクを上記チップ結合部に吐出する請求項１８記載の半導体発光素子チップ集積装置の製造方法。
PCT/JP2021/022602 2020-06-20 2021-06-15 半導体発光素子チップ集積装置およびその製造方法 WO2021256447A1 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
US17/922,228 US20230178531A1 (en) 2020-06-20 2021-06-15 Semiconductor light emitting element chip integrated device and manufacturing method thereof
KR1020227040805A KR20230028241A (ko) 2020-06-20 2021-06-15 반도체 발광 소자 칩 집적 장치 및 그 제조 방법

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2020106632 2020-06-20
JP2020-106632 2020-06-20
JP2020-194227 2020-11-24
JP2020194227A JP6886213B1 (ja) 2020-06-20 2020-11-24 半導体発光素子チップ集積装置およびその製造方法

Publications (1)

Publication Number Publication Date
WO2021256447A1 true WO2021256447A1 (ja) 2021-12-23

Family

ID=76310166

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2021/022602 WO2021256447A1 (ja) 2020-06-20 2021-06-15 半導体発光素子チップ集積装置およびその製造方法

Country Status (4)

Country Link
US (1) US20230178531A1 (ja)
JP (1) JP6886213B1 (ja)
KR (1) KR20230028241A (ja)
WO (1) WO2021256447A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2024052971A1 (ja) * 2022-09-06 2024-03-14 アルディーテック株式会社 発光ダイオードチップ、発光ダイオードチップ集積装置および発光ダイオードチップ集積装置の製造方法

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6803595B1 (ja) * 2020-09-16 2020-12-23 アルディーテック株式会社 半導体発光素子チップ集積装置およびその製造方法
WO2023181246A1 (ja) * 2022-03-24 2023-09-28 アルディーテック株式会社 半導体発光素子チップ集積装置およびその製造方法

Citations (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08137413A (ja) * 1994-11-08 1996-05-31 Hitachi Ltd 半導体発光素子表示装置
JP2001257218A (ja) * 2000-03-10 2001-09-21 Sony Corp 微細チップの実装方法
JP2003216052A (ja) * 2002-01-17 2003-07-30 Sony Corp 素子の配列方法、表示装置の製造方法、及び表示装置。
WO2006025497A1 (ja) * 2004-09-02 2006-03-09 Rohm Co., Ltd 半導体発光装置
JP2010087453A (ja) * 2008-10-03 2010-04-15 Panasonic Corp 発光装置およびその製造方法
US20100170086A1 (en) * 2006-11-03 2010-07-08 Agency For Science, Technology And Research Device, unit, system and method for the magnetically-assisted assembling of chip-scale, and nano and micro-scale components onto a substrate
WO2012003253A1 (en) * 2010-06-30 2012-01-05 Panduit Corp. Mpo type connector with reduced off-center loading
JP2012195406A (ja) * 2011-03-16 2012-10-11 Stanley Electric Co Ltd 半導体装置および半導体装置の製造方法
JP2013004792A (ja) * 2011-06-17 2013-01-07 Sharp Corp 発光装置および自発光ディスプレイ装置、並びに、上記発光装置を備えた照明装置およびバックライト
WO2015015915A1 (ja) * 2013-08-02 2015-02-05 富士フイルム株式会社 発光装置およびその製造方法
JP2016025205A (ja) * 2014-07-18 2016-02-08 スタンレー電気株式会社 半導体光学装置の製造方法
US20170062393A1 (en) * 2015-08-31 2017-03-02 Samsung Display Co., Ltd. Display device and method of manufacturing the same
JP2018170339A (ja) * 2017-03-29 2018-11-01 京セラディスプレイ株式会社 表示装置
JP2020025064A (ja) * 2018-07-31 2020-02-13 アルディーテック株式会社 発光素子集積装置の製造方法および発光素子配列装置
JP6694222B1 (ja) * 2019-03-18 2020-05-13 アルディーテック株式会社 半導体チップ集積装置の製造方法、半導体チップ集積装置、半導体チップインクおよび半導体チップインク吐出装置
WO2021084783A1 (ja) * 2019-10-31 2021-05-06 アルディーテック株式会社 半導体チップ集積装置の製造方法、半導体チップ集積装置、半導体チップ集積装置集合体、半導体チップインクおよび半導体チップインク吐出装置

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4613489B2 (ja) 2003-12-08 2011-01-19 ソニー株式会社 素子配列方法及び表示装置
JP2006135367A (ja) * 2006-02-20 2006-05-25 Rohm Co Ltd 半導体発光装置
WO2012008253A1 (ja) * 2010-07-14 2012-01-19 シャープ株式会社 微細な物体の配置方法、配列装置、照明装置および表示装置
US9450147B2 (en) 2013-12-27 2016-09-20 Apple Inc. LED with internally confined current injection area
US20160093600A1 (en) 2014-09-25 2016-03-31 X-Celeprint Limited Compound micro-assembly strategies and devices
JP6803595B1 (ja) * 2020-09-16 2020-12-23 アルディーテック株式会社 半導体発光素子チップ集積装置およびその製造方法

Patent Citations (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08137413A (ja) * 1994-11-08 1996-05-31 Hitachi Ltd 半導体発光素子表示装置
JP2001257218A (ja) * 2000-03-10 2001-09-21 Sony Corp 微細チップの実装方法
JP2003216052A (ja) * 2002-01-17 2003-07-30 Sony Corp 素子の配列方法、表示装置の製造方法、及び表示装置。
WO2006025497A1 (ja) * 2004-09-02 2006-03-09 Rohm Co., Ltd 半導体発光装置
US20100170086A1 (en) * 2006-11-03 2010-07-08 Agency For Science, Technology And Research Device, unit, system and method for the magnetically-assisted assembling of chip-scale, and nano and micro-scale components onto a substrate
JP2010087453A (ja) * 2008-10-03 2010-04-15 Panasonic Corp 発光装置およびその製造方法
WO2012003253A1 (en) * 2010-06-30 2012-01-05 Panduit Corp. Mpo type connector with reduced off-center loading
JP2012195406A (ja) * 2011-03-16 2012-10-11 Stanley Electric Co Ltd 半導体装置および半導体装置の製造方法
JP2013004792A (ja) * 2011-06-17 2013-01-07 Sharp Corp 発光装置および自発光ディスプレイ装置、並びに、上記発光装置を備えた照明装置およびバックライト
WO2015015915A1 (ja) * 2013-08-02 2015-02-05 富士フイルム株式会社 発光装置およびその製造方法
JP2016025205A (ja) * 2014-07-18 2016-02-08 スタンレー電気株式会社 半導体光学装置の製造方法
US20170062393A1 (en) * 2015-08-31 2017-03-02 Samsung Display Co., Ltd. Display device and method of manufacturing the same
JP2018170339A (ja) * 2017-03-29 2018-11-01 京セラディスプレイ株式会社 表示装置
JP2020025064A (ja) * 2018-07-31 2020-02-13 アルディーテック株式会社 発光素子集積装置の製造方法および発光素子配列装置
JP6694222B1 (ja) * 2019-03-18 2020-05-13 アルディーテック株式会社 半導体チップ集積装置の製造方法、半導体チップ集積装置、半導体チップインクおよび半導体チップインク吐出装置
WO2021084783A1 (ja) * 2019-10-31 2021-05-06 アルディーテック株式会社 半導体チップ集積装置の製造方法、半導体チップ集積装置、半導体チップ集積装置集合体、半導体チップインクおよび半導体チップインク吐出装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2024052971A1 (ja) * 2022-09-06 2024-03-14 アルディーテック株式会社 発光ダイオードチップ、発光ダイオードチップ集積装置および発光ダイオードチップ集積装置の製造方法

Also Published As

Publication number Publication date
JP2022002289A (ja) 2022-01-06
JP6886213B1 (ja) 2021-06-16
KR20230028241A (ko) 2023-02-28
US20230178531A1 (en) 2023-06-08

Similar Documents

Publication Publication Date Title
WO2021256447A1 (ja) 半導体発光素子チップ集積装置およびその製造方法
JP6694222B1 (ja) 半導体チップ集積装置の製造方法、半導体チップ集積装置、半導体チップインクおよび半導体チップインク吐出装置
CN110867158B (zh) 图像显示元件及其制造方法
WO2021084783A1 (ja) 半導体チップ集積装置の製造方法、半導体チップ集積装置、半導体チップ集積装置集合体、半導体チップインクおよび半導体チップインク吐出装置
KR102037225B1 (ko) 표면 실장 발광 소자를 구비하는 디스플레이
JP6842783B1 (ja) マイクロｌｅｄディスプレイの製造方法およびマイクロｌｅｄディスプレイ
CN110268804B (zh) 使用半导体发光元件的显示装置及其制造方法
US20170133550A1 (en) Display with surface mount emissive elements
US20230352634A1 (en) Semiconductor light emitting element chip integrated device and manufacturing method thereof
JP3329716B2 (ja) チップタイプｌｅｄ
US11842987B2 (en) LED display panel, LED display apparatus having the same and method of fabricating the same
JP2021125544A (ja) 半導体チップ集積装置の製造方法、半導体チップ集積装置および半導体チップ集積装置集合体
JP2021072290A (ja) マイクロｌｅｄバックライトおよびその製造方法ならびにマイクロｌｅｄ照明装置およびその製造方法
WO2023181246A1 (ja) 半導体発光素子チップ集積装置およびその製造方法
JP2022122320A (ja) 半導体発光素子チップ集積装置の製造方法および半導体発光素子チップ集積装置
JP7422449B1 (ja) 発光ダイオードチップ集積装置
EP4094946A1 (en) Inkjet printing device, method for printing bipolar elements, and method for manufacturing display device
JP2021093430A (ja) 半導体チップ集積装置の製造方法および半導体チップ集積装置
KR20230123028A (ko) 잉크젯 프린팅 장치
CN115552611A (zh) 显示装置
KR20210056480A (ko) 잉크젯 프린팅 장치, 쌍극성 소자의 정렬 방법 및 표시 장치의 제조 방법

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 21825297

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 21825297

Country of ref document: EP

Kind code of ref document: A1