JP2016025205A - 半導体光学装置の製造方法 - Google Patents

半導体光学装置の製造方法 Download PDF

Info

Publication number
JP2016025205A
JP2016025205A JP2014148034A JP2014148034A JP2016025205A JP 2016025205 A JP2016025205 A JP 2016025205A JP 2014148034 A JP2014148034 A JP 2014148034A JP 2014148034 A JP2014148034 A JP 2014148034A JP 2016025205 A JP2016025205 A JP 2016025205A
Authority
JP
Japan
Prior art keywords
semiconductor optical
substrate
optical element
layer
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2014148034A
Other languages
English (en)
Inventor
竜舞 斎藤
Tatsuma Saito
竜舞 斎藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Stanley Electric Co Ltd
Original Assignee
Stanley Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Stanley Electric Co Ltd filed Critical Stanley Electric Co Ltd
Priority to JP2014148034A priority Critical patent/JP2016025205A/ja
Publication of JP2016025205A publication Critical patent/JP2016025205A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93Batch processes
    • H01L2224/95Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93Batch processes
    • H01L2224/95Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/95053Bonding environment
    • H01L2224/95085Bonding environment being a liquid, e.g. for fluidic self-assembly
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/12Passive devices, e.g. 2 terminal devices
    • H01L2924/1204Optical Diode
    • H01L2924/12041LED

Landscapes

  • Led Device Packages (AREA)
  • Led Devices (AREA)

Abstract

【課題】半導体光学素子を包含する液滴を、基板上に滴下して、半導体光学素子を基板上に実装する方法において、高い確実性で、半導体光学素子の特定の面を基板に対向接触させる方法を提供する。
【解決手段】半導体光学素子100が溶媒中に分散する素子分散溶液であって、半導体光学素子100の外側面のうちの少なくとも一面が磁気的極性を帯びた電極面を構成する素子分散溶液と、支持基板81の表面に基板電極82が設けられた実装基板80と、を準備する工程と、素子分散溶液によって構成され、少なくとも一つの半導体光学素子100を包含している液滴を、基板電極82上に配置して、液滴中の半導体光学素子100を、基板電極82の上方で保持する工程と、液滴中の半導体光学素子100に、第1の磁場を印加し、半導体光学素子を誘導して、半導体光学素子100の電極面を、基板電極82に対向接触させる工程と、を有する。
【選択図】図8−2

Description

本発明は、磁性材料を含む半導体光学素子が実装基板上に実装された半導体光学装置の製造方法に関する。
特許文献1には、半導体素子(トランジスタ等)を溶媒中に分散させ、当該溶媒を基板上に滴下することによって、半導体素子を基板上の所定の位置に確実に実装する方法が開示されている。
特開2007−059559号公報
引用文献1に開示される半導体素子の実装方法において、半導体素子の外側面のうちの特定の面を、常に、基板に対向接触させることは困難である。つまり、基板に対向接触する半導体素子の外側面を選択・制御することは困難である。
本発明の主な目的は、半導体素子、特に半導体光学素子を包含する液滴を、基板上に滴下して、該半導体光学素子を該基板上に実装する方法において、高い確実性で、該半導体光学素子の特定の面を該基板に対向接触させる方法を提供することにある。また、当該方法を用いた半導体光学装置の製造方法を提供することにある。
本発明の主な観点によれば、工程a)光学的機能を備える半導体光学素子が溶媒中に分散する素子分散溶液であって、該半導体光学素子の外側面のうちの少なくとも一面が磁気的極性を帯びた電極面を構成する素子分散溶液と、支持基板の表面に基板電極が設けられた実装基板と、を準備する工程と、工程b)前記実装基板を、前記基板電極が上方を向くように設置する工程と、工程c)前記素子分散溶液によって構成され、少なくとも1つの前記半導体光学素子を包含している液滴を、前記基板電極上に配置して、該液滴中の半導体光学素子を、該基板電極の上方で保持する工程と、工程d)前記液滴中の半導体光学素子に、第1の磁場を印加し、該半導体光学素子の電極面に作用する該第1の磁場の磁力により、該半導体光学素子を誘導して、該半導体光学素子の電極面を、該基板電極に対向接触させる工程と、工程e)前記半導体光学素子の電極面を前記基板電極に対向接触させた後、該半導体光学素子を該基板電極に固着する工程と、を有する半導体光学装置の製造方法、が提供される。
高い確実性で、半導体光学素子の特定の面(電極面)を、基板(基板電極)に対向接触させることができる。
図1A〜図1Cは、実施例による半導体光学素子を製造する様子を示す断面図である。 図2A〜図2Cは、実施例による半導体光学素子を製造する様子を示す断面図である。 図3A〜図3Cは、実施例による半導体光学素子を製造する様子を示す断面図である。 図4Aおよび図4Bは、実施例による半導体光学素子を製造する様子を示す模式図である。 図5A〜図5Cは、完成した半導体光学素子を示す断面図、模式図および平面図である。 図6A〜図6Cは、実施例による実装基板を示す断面図および平面図である。 図7Aおよび図7Bは、半導体光学素子を包含する液滴を、実装基板上に滴下する様子を示す断面図である。 および、 図8A〜図8Dは、液滴中の半導体光学素子に磁場を印加して、半導体光学素子を基板電極上に配置する様子を示す断面図である。 図9Aは、半導体光学素子を実装基板に固着させる様子を示す断面図であり、図9Bは、実装基板に固着された複数の半導体光学素子を示す平面図である。 図10Aおよび図10Bは、半導体光学装置を完成させる様子を示す断面図である。
以下、実施例による半導体光学装置(モジュール)の製造方法を説明する。実施例による半導体光学装置の製造方法は、半導体光学素子および該半導体光学素子が溶媒中に分散する素子分散溶液を作製する工程(図1〜図5)と、実装基板を作製する工程(図6)と、当該素子分散溶液を当該実装基板上に滴下して、当該半導体光学素子を当該実装基板上に実装する工程(図7〜図10)と、を含む。
図1〜図4を参照して、実施例による半導体光学素子の作製方法を説明する。また、同時に、当該半導体光学素子が溶媒中に分散する素子分散溶液の作製方法を説明する。なお、以下では、半導体光学素子の一例として、GaN(窒化ガリウム)系半導体を用いた発光素子(発光ダイオード,LED素子)について説明する。半導体光学素子は、発光素子のほかに、受光素子(フォトダイオード)であってもかまわず、発光ないし受光等の光学的機能を有する半導体素子であればよい。
図1A〜図1Cは、成長基板11上に、光半導体積層20、(p側)電極層31ないし強磁性体層33等を形成する様子を示す断面図である。
最初に、成長基板11として、C面サファイア基板を準備する。なお、成長基板11には、サファイア基板のほかに、スピネル基板やZnO(酸化亜鉛)基板などを用いることができる。その後、成長基板11をサーマルクリーニングする。具体的には、水素雰囲気中において、成長基板11を、1000℃で10分間加熱する。
次に、図1Aに示すように、MOCVD(有機金属化学気相成長)法などにより、成長基板11上に、AlInGa1−x−yN(0≦x≦1,0≦y≦1)で表現されるGaN系半導体層(光半導体積層20)を形成する。
具体的には、まず、基板温度を500℃にし、10.4μmol/minの流量でTMG(トリメチルガリウム)を、3.3SLMの流量でNHを、3分間供給する。これにより、成長基板11上にGaNからなるバッファ層が成長する。続いて、基板温度を1000℃にして、バッファ層を結晶化させる。
その後、基板温度を保持したまま、45μmol/minの流量でTMGを、4.4SLMの流量でNHを、20分間供給する。これにより、バッファ層上にGaNからなる下地層が成長する。バッファ層および下地層は、下地バッファ層21を構成する。
その後、基板温度を保持したまま、45μmol/minの流量でTMGを、4.4SLMの流量でNHを、2.7×10−9μmol/minの流量でSiHを、120分間供給する。これにより、下地バッファ層21上に、層厚が7μm程度であるSiドープGaN層(n型GaN層)が成長する。n型GaN層は、n型半導体層22を構成する。
その後、基板温度を700℃にし、3.6μmol/minの流量でTMGを、10μmol/minの流量でTMI(トリメチルインジウム)を、4.4SLMの流量でNHを、33秒間供給し、InGaNからなる井戸層(層厚2.2nm程度)を成長させる。続いて、TMIの供給を停止して、TMGおよびNHを320秒間供給し、GaNからなる障壁層(層厚15nm程度)を成長させる。そして、井戸層および障壁層の成長を交互に(たとえば5周期分)繰り返して、n型半導体層22上に、多重量子井戸構造を有する活性層23を形成する。
その後、基板温度を870℃にし、8.1μmol/minの流量でTMGを、7.5μmol/minの流量でTMA(トリメチルアルミニウム)を、4.4SLMの流量でNHを、2.9×10−7μmol/minの流量でCP2Mg(ビスシクロペンタディエニルマグネシウム)を、5分間供給する。これにより、活性層23上に、層厚が40nm程度であるMgドープAlGaN層(p型AlGaN層)が成長する。続いて、TMAの供給を停止して、18μmol/minの流量でTMGを、4.4SLMの流量でNHを、2.9×10−7μmol/minの流量でCP2Mgを、7分間供給する。これにより、p型AlGaN層上に、層厚が150nm程度であるMgドープGaN層(p型GaN層)が成長する。p型AlGaN層およびp型GaN層は、p型半導体層24を構成する。
以上により、成長基板11上に、下地バッファ層21を介して、n型半導体層22、活性層23、および、p型半導体層24、が順次積層する光半導体積層20が形成される。
次に、レジストマスクを用いた電子ビーム蒸着法ないしスパッタ蒸着法(リフトオフ法)により、光半導体積層20(p型半導体層24)上に、光反射性を有するp側電極層31を形成する。p側電極層31は、たとえばPt膜/Ag膜/Ti膜/Pt膜/Au膜の金属多層膜からなる。p側電極層31の厚みは、たとえば550nm程度である。なお、p側電極層31の平面形状は、たとえば正方形状である。
次に、リフトオフ法により、p側電極層31を覆う保護キャップ層32を形成する。保護キャップ層32は、たとえばTi膜/Pt膜/Au膜の金属多層膜からなる。保護キャップ層32の厚みは、たとえば400nm程度である。
次に、リフトオフ法により、保護キャップ層32を覆う強磁性体層33を形成する。強磁性体層33は、Fe,Ni,Coなどの強磁性体材料を含む。強磁性体層33の厚みは、たとえば500nm程度である。なお、強磁性体層33は、p側電極層31と保護キャップ層32との間に設けてもかまわない。強磁性体層33は、p側電極層31および保護キャップ層32とともに、LED素子の一方の電極面(アノード面)を構成する。
次に、図1Bに示すように、レジストマスクを用いた塩素ガスによるドライエッチング法により、強磁性体層33周辺の光半導体積層20を1μm程度の深さでエッチングして、第1の分離溝20daを形成する。第1の分離溝20daは、光半導体積層20表面において、強磁性体層33を内包する、たとえば一辺約50μmの正方形状の領域を画定する。
次に、図1Cに示すように、リフトオフ法により、分離溝20da内を覆う保護絶縁膜41を形成する。保護絶縁膜41はたとえばSiOから構成され、その層厚はたとえば100〜600nm程度である。
ここで、成長基板11上に形成された、光半導体積層20から絶縁保護膜41までの構造を、積層部材61と呼ぶこととする。
図2A〜図2Cは、成長基板11と積層部材61とを分離する様子を示す断面図である。なお、以降の図では、図1Cにおける成長基板11および積層部材61の上下関係を反転して示す。
まず、図2Aに示すように、積層部材61表面に仮支持部材12を貼り合わせる。仮支持部材12は、たとえば、Si基板表面に、Inなどの低融点金属を含む融着層が形成された構造である。積層部材61と仮支持部材12とを貼り合せた後、加熱することによって、積層部材61と仮支持部材12とを融着する。
次に、図2Bに示すように、レーザリフトオフ法により、成長基板11と光半導体積層20(積層部材61)とを分離する。
具体的には、成長基板11(サファイア基板)側からKrFエキシマレーザ光(波長248nm,照射エネルギ密度800〜900mJ/cm)を照射する。そのレーザ光は、成長基板11を透過して、下地バッファ層21(GaN層)に吸収される。下地バッファ層21は、その光吸収に伴う発熱により分解される。これにより、成長基板11と光半導体積層20とが分離し、n型半導体層22が露出する。
次に、図2Cに示すように、成長基板と分離した光半導体積層20(積層部材61)を、65℃〜75℃のアルカリ溶液に5分程度浸漬する。これによって、露出したn型半導体層22表面に、微細な凸状構造物(いわゆるマイクロコーン)を多数含む微細凹凸層22mが形成される。微細凹凸層22mの形成は、LED素子の光取出し効率(LED素子の外部に出射される光量/活性層において放出される光量)の向上に寄与する。
図3A〜図3Cは、光半導体積層20上にn側電極層51および反磁性体層52を形成し、強磁性体層33を飽和(自発)磁化させる様子を示す断面図である。
まず、図3Aに示すように、リフトオフ法により、光半導体積層20(n型半導体層22の微細凹凸層)上に、光透過性を有するn側電極層51を形成する。n側電極層51は、たとえばインジウム錫酸化物(ITO)やインジウム亜鉛酸化物(IZO)等からなる。その後、n型半導体層22との電気接触性(オーミック性)を向上させるために、500℃で20秒間程度、RTA(ラピッドサーマルアニール)処理を施す。
次に、リフトオフ法により、n側電極層51上に反磁性体層52を形成する。反磁性体層52は、Bi,Al,Pb,Zn,Agなどの反磁性体材料を含む。反磁性体層52の厚みは、たとえば1200nm程度である。反磁性体層52には、光半導体積層20から放出された光が、n側電極層51を透過して外部に出射されるように、開口部52aを含んでパターニングされている。反磁性体層52は、n側電極層51とともに、LED素子の他方の電極面(カソード面)を構成する。なお、反磁性体層52は、形成しなくてもよい。
次に、レジストマスクを用いた塩素ガスによるドライエッチング法により、光半導体積層20(n型半導体層22)に、第1の分離溝20daに対応する第2の分離溝20dbを形成する。エッチング深さは、光半導体積層20が完全に分割されない程度(第1の分離溝20daに到達しない程度)の深さであることが好ましい。
次に、図3Bに示すように、強磁性体層33に磁場を印加して、強磁性体層33を飽和磁化(自発磁化)させる。たとえば、強磁性体層33の、光半導体積層20に対して外側を向く面がN極、内側を向く面がS極を構成するように、磁場を印加する。これにより、強磁性体層33は、自発的に磁場を発生させる。
次に、図3Cに示すように、化学エッチングにより、n側電極層51および反磁性体層52が形成された積層部材61から仮支持部材12を剥離する。積層部材61と仮支持部材12とがInにより融着している場合には、たとえば塩酸などのエッチャントを用いることができる。ここまで完成した構造を、素子連結部材62と呼ぶこととする。
図4Aおよび図4Bは、第1ないし第2の分離溝20da,20dbに沿って、素子連結部材62(光半導体積層20)を分割して、個々のLED素子100を得る様子を示す模式図である。
まず、図4Aに示すように、容器71内に、イソプロピルアルコール等の溶媒72を充填して、その溶媒72中に素子連結部材62を浸漬する。溶媒72には、イソプロピルアルコールの他に、メタノールやアセトンを含めた第2種有機溶剤、または純水なども用いることができる。
次に、図4Bに示すように、素子連結部材62が浸漬される溶媒72に超音波を印加する。超音波の振動により、素子連結部材62は、個々のLED素子100に分割される。具体的には、光半導体積層20が分離溝20da,20dbに沿って分割され(図4Aないし図3A参照)、素子連結部材62において分離溝20da,20dbによって画定される領域に対応するLED素子100を得る。なお、これにより、溶媒72中に、複数のLED素子100が分散する素子分散溶液73が得られる。
図5Aは、完成したLED素子100を示す断面図である。LED素子100は、主に、光半導体積層20と、p側電極層31と、保護キャップ層32と、強磁性体層33と、n側電極層51と、反磁性体層52と、を含む。ここで、光半導体積層20、p側電極層31、保護キャップ層32およびn側電極層51等を含む構造を、発光素子層63と呼ぶこととする。強磁性体層33は、発光素子層63のp側電極層31側に配置されている。反磁性体層52は、発光素子層63のn側電極層51側に配置されている。
p側電極層31(強磁性体層33)およびn側電極層51(反磁性体層52)の間に電圧を印加する(電流を流す)と、p型半導体層24に正孔が注入され、n型半導体層22に電子が注入され、そして、活性層23においてその正孔と電子とが再結合する。この再結合にかかるエネルギは、光(光半導体積層にGaN系半導体を用いた場合には紫外光ないし青色光)として光半導体積層20(特に活性層23)から放出される。光半導体積層20から放出される光は、主に、n側電極層51を透過して、反磁性体層52の開口部52aから出射される。
図5Bは、強磁性体層33および反磁性体層52の磁気分極状態(磁化状態)を示す模式図である。強磁性体層33は飽和(自発)磁化されており、たとえば、発光素子層63に対して外側を向く面がN極、内側を向く面がS極を構成する(図3B参照)。反磁性体層52は、強磁性体層33が生起する磁場の影響を受けて、発光素子層63に対して外側を向く面がN極、内側を向く面がS極になるように磁気分極する。
このように、LED素子100は、その両外側表面(電極面)において、同じ磁気的極性を帯びる(つまりN極を構成する)ことになる。このため、溶媒72中の複数のLED素子100は互いに反発しあい、LED素子100は溶媒72中に均一に分散することになる(図4B参照)。なお、溶媒中におけるLED素子の均一性が重要ではない場合には、反磁性体層を設けなくてもよい。
図5Cは、LED素子100を示す平面図である。LED素子100の平面形状は、たとえば一辺約50μmの正方形状である。反磁性体層52には、n側電極層51を覗く開口部52aが設けられている。
次に、図6を参照して、実施例による実装基板の作製方法を説明する。図6Aおよび図6Bは、実装基板80を示す断面図および平面図である。
図6Aに示すように、まず、PET(ポリエチレンテレフタレート)樹脂等からなる支持基板81表面に、電気メッキ法などにより、CuやAl、また、はんだ材料(融着材料)などを含む導電膜を、たとえば膜厚150μm程度で成膜する。その後、レジストマスクを用いたウェットエッチング法などにより、当該導電膜の一部をエッチングする。エッチングにより残された導電膜が、基板電極82を構成する。なお、基板電極82の表面に、飽和(自発)磁化された強磁性体材料を含む磁性層を設けてもかまわない。
次に、支持基板81表面に、基板電極82を取り囲む撥液膜83を形成する。ここで、撥液膜83は、LED素子100を分散させる溶媒72(図4参照)をはじく性質(撥液性)を有する。たとえば、溶媒72にイソプロピルアルコールを用いる場合、撥液膜83にはフッ素レンジ系材料などを用いることができる。また、溶媒72に純水を用いる場合、撥液膜83にはシロキサン骨格の側鎖にメチル基を配向させたシリコーンなどを用いることができる。撥液膜83の形成方法は、撥液膜83に用いる材料に応じて、適宜、一般に知られている方法を採用すればよい。
次に、支持基板81表面の、基板電極82と撥液膜83との間に、親液膜84を形成する。ここで、親液膜84は、LED素子100を分散させる溶媒72(図4参照)になじむ性質(親液性)を有する。たとえば、溶媒72にイソプロピルアルコールを用いる場合、親液膜84にはSiOを含む材料などを用いることができる。親液膜84の形成方法は、親液膜84に用いる材料に応じて、適宜、一般に知られている方法を採用すればよい。なお、親液膜84は、形成しなくてもよい。
図6Bに示すように、基板電極82の平面形状は、たとえば直径30μm程度の円形状である。撥液膜83が基板電極82を取り囲んで、たとえば円環状に形成されており、親液膜84が基板電極82と撥液膜83との間に形成されている。基板電極82と撥液膜83との間隔は、たとえば15μm程度である。なお、基板電極82は、円形状に限らず矩形状であってもかまわないし、撥液膜83も基板電極82を囲う形状であれば円環状に限らない。基板電極82、撥液膜83および親液膜84を含むパターンを実装パターン85と呼ぶこととする。
図6Cは、実装基板80を巨視的に示す平面図である。支持基板81上には、複数の実装パターン85が、たとえば行列状に形成される。
次に、図7〜図9を参照して、実装基板上に半導体光学素子を実装する方法を説明する。
図7Aおよび図7Bは、作製した実装基板80(図6A)の基板電極82上に、作製した素子分散溶液73(図4B)の液滴73aを配置する様子を示す断面模式図である。実装基板80は、基板電極82が上方を向くように設置される。
図7Aに示すように、ディスペンサやインジェットヘッド等の液滴吐出手段により、素子分散溶液73(図4B参照)を、液滴73aとして、実装基板80の基板電極82上に滴下する。このとき、液滴73aに包含されるLED素子100の個数、つまり1回の吐出動作で吐出されるLED素子100の個数は、1個であることが好ましい。
LED素子100は、その両外側表面(電極面)において、同じ磁気的極性(N極)を帯びており、このため、素子分散溶液73中に均一に分散している。溶液73中のLED素子100の濃度(密度)や、1回の吐出動作で吐出される溶液73の分量(体積)などを適宜調整することにより、1回の吐出動作で吐出されるLED素子100の個数を、概ね1個程度にすることができるであろう。
図7Bに示すように、基板電極82上に滴下された液滴73aは、実装基板80面内において撥液膜83が囲う領域内に拘束される。これは、撥液膜83が液滴73aを構成する溶媒72に対して撥液性(溶媒72をはじく性質)を有しているためである。これにより、液滴73aに包含されるLED素子100は、液滴73a中において基板電極82の上方に保持される(浮遊する)。LED素子100は、液滴73a中において、自重によっては降下・沈殿しない。
なお、溶媒72に対して親液性(溶媒72になじむ性質)を有する親液膜84を設けることにより、より効果的に、液滴73aを、撥液膜83が囲う領域内に拘束することができる。撥液膜83のみで液滴73aを拘束できる場合には、親液膜84は設けなくてもよい。
図8A〜図8Dは、基板電極82の上方に保持されるLED素子100を、基板電極82に接触させる様子を示す断面模式図である。なお、図8A〜図8Dでは、液滴を構成する溶媒の図示を省略している。
図8Aに示すように、実装基板80の裏面側に、電磁石等の磁場発生手段M1を設置する。磁場発生手段M1から、LED素子100の電極面における磁気的極性(N極)に対して引力が作用する磁場を発生させる。つまり、磁場発生手段M1(電磁石)の実装基板80側を、S極に帯磁させる。
図8Bに示すように、磁場発生手段M1によって、基板電極82の上方に保持されるLED素子100に磁場を印加すると、飽和磁化する強磁性体層33が下方に強く引き寄せられて基板電極82と対向する。そのままLED素子100に磁場を印加し続けると、LED素子100が下方に誘導されて、強磁性体層33が基板電極82と対向したまま基板電極82に接触する。つまり、LED素子100の強磁性体層33側の電極面が、基板電極82に対向接触する。このような方法により、高い確実性で、LED素子の強磁性体層側の面を基板電極に対向接触させることができる。
なお、強磁性体層33は、飽和磁化(自発磁化)されており、また、反磁性体層52よりも広い面積で形成されている。このため、磁場発生手段M1によりLED素子100に磁場を印加した際には、反磁性体層52が基板電極82と対向する状態をとるよりも、強磁性体層33が基板電極82と対向する状態をとる方が安定的である。ただし、強磁性体層33が生起する磁場により反磁性体層52も磁気分極しているから、磁場発生手段M1の磁場により、反磁性体層52が基板電極82と対向する状態が保持される可能性もある。
ここで、LED素子100において、強磁性体層33が基板電極82と対向する状態を安定状態と呼び、反磁性体層52が基板電極82と対向する状態を準安定状態と呼ぶこととする。
図8Cに示すように、LED素子100が準安定状態である場合には、LED素子100に、磁場発生手段M1の磁場に加えて、さらに、当該磁場の方向とは異なる方向の磁場を印加すればよい。たとえば、電磁石等の補助磁場発生手段M2を、実装基板80の斜め上方に設置し、補助磁場発生手段M2から、LED素子100の電極面における磁気的極性(N極)に対して斥力が作用する磁場を発生させる。つまり、補助磁場発生手段M2(電磁石)の実装基板80側を、N極に帯磁させる。補助磁場発生手段M2の磁場により、LED素子100の状態は、準安定状態から変化する。
図8Dに示すように、LED素子100の状態が変化すれば、たとえばLED素子100が僅かにでも回転すれば、磁場発生手段M1の磁場により、LED素子100の状態は、安定状態に遷移(回転)する。LED素子100の状態が一旦安定状態に遷移すれば、磁場発生手段M1の磁場が印加し続けられるかぎり、LED素子100の状態は安定状態に維持される。このように、補助磁場発生手段M2を設けることにより、より確実に、LED素子100の強磁性体層33側の面を、基板電極82に対向させ、そして接触させることができる。
図9Aは、LED素子100を基板電極82上に固着(実装)する様子を示す断面図である。磁場発生手段を用いてLED素子100を基板電極82上に配置した後、実装基板80(ないし液滴73a)を加熱して、液滴73aを構成する溶媒72を蒸発させる。引き続き、実装基板80を加熱して、LED素子100を基板電極82に融着する。
図9Bは、実装基板80に固着された複数のLED素子100を示す平面図である。最終的に、LED素子100は、実装基板80上の、実装パターン85(図6参照)に対応した位置にそれぞれ固着される。なお、図7〜図9を参照して説明した各々の工程は、各実装パターンに対して個別に実施してもかまわないし、たとえば列方向の実装パターン毎(図9Bにおいては上下方向に配列する3つの実装パターン毎)にまとめて実施してもかまわない。
次に、図10を参照して、半導体光学装置を完成させる方法を説明する。図10Aおよび図10Bは、実装基板80とともにLED素子100を挟み込む対向基板90を取り付ける様子を示す断面図である。
図10Aに示すように、対向基板90は、PET樹脂等からなる支持基板91の表面(下側面)に、対向電極92が形成された構造である。支持基板91には、当該基板を貫通する空気孔93が設けられている。LED素子100の周囲に、熱硬化性の樹脂部材95を配置し、対向基板90の対向電極92が、LED素子100の反磁性体層52側の電極面に対向接触するように、対向基板90をLED素子100および樹脂部材95に押し当てる。
図10Bに示すように、対向基板90を押し当てることにより、対向基板90の対向電極92がLED素子100の反磁性体層52側の電極面に対向接触しつつ、樹脂部材95が押し広げられて、実装基板80と対向基板90との間の空間に充填される。その後、樹脂部材95を加熱し、硬化させる。
以上により、実施例による半導体光学モジュール101が完成する。微細なLED素子を実装基板の一面に敷き詰めるように実装することにより(図9B参照)、当該モジュールを、たとえば面光源モジュールとして利用することができる。
以上、本発明を実施するための形態について説明したが、本発明はこれらに制限されるものではない。たとえば、実施例では、光半導体積層(ないし発光素子層)において、p型半導体層側に強磁性体層を形成し、n型半導体層側に反磁性体層を形成する例を示したが、p型半導体層側に反磁性体層を形成し、n型半導体層側に強磁性体層を形成してもかまわないであろう。また、実施例では、p型半導体層側にp側電極層を形成し、n型半導体層側にn側電極層を形成する例を示したが、たとえばp型半導体層側のみにp側およびn側電極層を形成してもかまわないであろう。その他、種々の変更、改良、組み合わせ等が可能なことは当業者に自明であろう。
11…支持基板、12…成長基板、20…光半導体積層、21…下地バッファ層、22…n型半導体層、23…活性層、24…p型半導体層、31…p側電極層、32…保護キャップ層、33…強磁性体層、41…保護絶縁膜、51…n側電極層、52…反磁性体層、61…積層部材、62…素子連結部材、63…発光素子層、71…容器、72…溶媒、73…素子分散溶液、80…実装基板、81…支持基板、82…基板電極、83…撥液膜、84…親液膜、90…対向基板、91…支持基板、92…対向電極、93…空気孔、95…樹脂部材、100…半導体光学素子(LED素子)、101…半導体光学装置(モジュール)。

Claims (5)

  1. 工程a)光学的機能を備える半導体光学素子が溶媒中に分散する素子分散溶液であって、該半導体光学素子の外側面のうちの少なくとも一面が磁気的極性を帯びた電極面を構成する素子分散溶液と、支持基板の表面に基板電極が設けられた実装基板と、を準備する工程と、
    工程b)前記実装基板を、前記基板電極が上方を向くように設置する工程と、
    工程c)前記素子分散溶液によって構成され、少なくとも1つの前記半導体光学素子を包含している液滴を、前記基板電極上に配置して、該液滴中の半導体光学素子を、該基板電極の上方で保持する工程と、
    工程d)前記液滴中の半導体光学素子に、第1の磁場を印加し、該半導体光学素子の電極面に作用する該第1の磁場の磁力により、該半導体光学素子を誘導して、該半導体光学素子の電極面を、該基板電極に対向接触させる工程と、
    工程e)前記半導体光学素子の電極面を前記基板電極に対向接触させた後、該半導体光学素子を該基板電極に固着する工程と、
    を有する半導体光学装置の製造方法。
  2. 前記工程d)において、前記液滴中の半導体光学素子に、前記第1の磁場の方向とは異なる方向の第2の磁場を印加して、該半導体光学素子の電極面に作用する該第1および第2の磁場の磁力により、該半導体光学素子を回転させる請求項1記載の半導体光学装置の製造方法。
  3. 前記実装基板において、さらに、前記支持基板の表面には、前記基板電極を取り囲み、前記素子分散溶液の溶媒に対して撥液性を有する撥液膜が設けられている請求項1または2記載の半導体光学装置の製造方法。
  4. さらに、前記支持基板の表面の、前記基板電極と前記撥液膜との間には、前記素子分散溶液の溶媒に対して親液性を有する親液膜が設けられている請求項3記載の半導体光学装置の製造方法。
  5. 前記半導体光学素子の電極面は、飽和磁化された強磁性体材料を含む請求項1〜4いずれか1項記載の半導体光学装置の製造方法。
JP2014148034A 2014-07-18 2014-07-18 半導体光学装置の製造方法 Pending JP2016025205A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2014148034A JP2016025205A (ja) 2014-07-18 2014-07-18 半導体光学装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014148034A JP2016025205A (ja) 2014-07-18 2014-07-18 半導体光学装置の製造方法

Publications (1)

Publication Number Publication Date
JP2016025205A true JP2016025205A (ja) 2016-02-08

Family

ID=55271733

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014148034A Pending JP2016025205A (ja) 2014-07-18 2014-07-18 半導体光学装置の製造方法

Country Status (1)

Country Link
JP (1) JP2016025205A (ja)

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017157593A (ja) * 2016-02-29 2017-09-07 三星電子株式会社Samsung Electronics Co.,Ltd. 発光ダイオード、発光ダイオードの製造方法、発光ダイオード表示装置及び発光ダイオード表示装置の製造方法
CN109003966A (zh) * 2018-07-23 2018-12-14 上海天马微电子有限公司 显示面板及其制作方法
CN111492489A (zh) * 2018-04-19 2020-08-04 Lg电子株式会社 半导体发光元件的自组装装置及方法
JP2020155428A (ja) * 2019-03-18 2020-09-24 アルディーテック株式会社 半導体チップ集積装置の製造方法、半導体チップ集積装置、半導体チップインクおよび半導体チップインク吐出装置
JP2021071595A (ja) * 2019-10-31 2021-05-06 アルディーテック株式会社 マイクロledディスプレイの製造方法およびマイクロledディスプレイ
WO2021084783A1 (ja) * 2019-10-31 2021-05-06 アルディーテック株式会社 半導体チップ集積装置の製造方法、半導体チップ集積装置、半導体チップ集積装置集合体、半導体チップインクおよび半導体チップインク吐出装置
CN112928186A (zh) * 2019-12-06 2021-06-08 三星显示有限公司 对准发光元件的方法、制造显示设备的方法以及显示设备
WO2021256447A1 (ja) * 2020-06-20 2021-12-23 アルディーテック株式会社 半導体発光素子チップ集積装置およびその製造方法
WO2022010080A1 (ko) * 2020-07-06 2022-01-13 삼성디스플레이 주식회사 소자 정렬 챔버 및 이를 이용한 표시 장치의 제조 방법
JP2022516285A (ja) * 2018-12-31 2022-02-25 ナノエックス 両面発光ledチップ
WO2024080416A1 (ko) * 2022-10-14 2024-04-18 엘지전자 주식회사 반도체 발광 소자 및 디스플레이 장치
WO2024090611A1 (ko) * 2022-10-27 2024-05-02 엘지전자 주식회사 반도체 발광 소자 및 디스플레이 장치

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050009303A1 (en) * 2000-09-12 2005-01-13 Schatz Kenneth David Method and apparatus for self-assembly of functional blocks on a substrate facilitated by electrode pairs
JP2005174979A (ja) * 2003-12-08 2005-06-30 Sony Corp 素子配列方法
JP2006113258A (ja) * 2004-10-14 2006-04-27 Sony Corp 部品実装装置及び部品実装方法
JP2007059559A (ja) * 2005-08-23 2007-03-08 Matsushita Electric Ind Co Ltd 実装方法、電子機器の製造方法および表示装置
JP2014090052A (ja) * 2012-10-30 2014-05-15 Nichia Chem Ind Ltd 発光素子、発光装置及び発光装置の製造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050009303A1 (en) * 2000-09-12 2005-01-13 Schatz Kenneth David Method and apparatus for self-assembly of functional blocks on a substrate facilitated by electrode pairs
JP2005174979A (ja) * 2003-12-08 2005-06-30 Sony Corp 素子配列方法
JP2006113258A (ja) * 2004-10-14 2006-04-27 Sony Corp 部品実装装置及び部品実装方法
JP2007059559A (ja) * 2005-08-23 2007-03-08 Matsushita Electric Ind Co Ltd 実装方法、電子機器の製造方法および表示装置
JP2014090052A (ja) * 2012-10-30 2014-05-15 Nichia Chem Ind Ltd 発光素子、発光装置及び発光装置の製造方法

Cited By (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017157593A (ja) * 2016-02-29 2017-09-07 三星電子株式会社Samsung Electronics Co.,Ltd. 発光ダイオード、発光ダイオードの製造方法、発光ダイオード表示装置及び発光ダイオード表示装置の製造方法
CN111492489B (zh) * 2018-04-19 2023-08-25 Lg电子株式会社 半导体发光元件的自组装装置及方法
CN111492489A (zh) * 2018-04-19 2020-08-04 Lg电子株式会社 半导体发光元件的自组装装置及方法
CN109003966A (zh) * 2018-07-23 2018-12-14 上海天马微电子有限公司 显示面板及其制作方法
US12113159B2 (en) 2018-12-31 2024-10-08 Nano-X Dual emission LED chip
JP2022516285A (ja) * 2018-12-31 2022-02-25 ナノエックス 両面発光ledチップ
JP2020155428A (ja) * 2019-03-18 2020-09-24 アルディーテック株式会社 半導体チップ集積装置の製造方法、半導体チップ集積装置、半導体チップインクおよび半導体チップインク吐出装置
JP2021071595A (ja) * 2019-10-31 2021-05-06 アルディーテック株式会社 マイクロledディスプレイの製造方法およびマイクロledディスプレイ
WO2021084783A1 (ja) * 2019-10-31 2021-05-06 アルディーテック株式会社 半導体チップ集積装置の製造方法、半導体チップ集積装置、半導体チップ集積装置集合体、半導体チップインクおよび半導体チップインク吐出装置
CN112928186A (zh) * 2019-12-06 2021-06-08 三星显示有限公司 对准发光元件的方法、制造显示设备的方法以及显示设备
EP3832718A1 (en) * 2019-12-06 2021-06-09 Samsung Display Co., Ltd. Method for aligning a light-emitting element, method for fabricating a display device using the same and display device
US11791369B2 (en) 2019-12-06 2023-10-17 Samsung Display Co., Ltd. Method for aligning a light-emitting element, method for fabricating a display device using the same and display device
WO2021256447A1 (ja) * 2020-06-20 2021-12-23 アルディーテック株式会社 半導体発光素子チップ集積装置およびその製造方法
KR20230028241A (ko) 2020-06-20 2023-02-28 알디텍 가부시키가이샤 반도체 발광 소자 칩 집적 장치 및 그 제조 방법
JP2022002289A (ja) * 2020-06-20 2022-01-06 アルディーテック株式会社 半導体発光素子チップ集積装置およびその製造方法
WO2022010080A1 (ko) * 2020-07-06 2022-01-13 삼성디스플레이 주식회사 소자 정렬 챔버 및 이를 이용한 표시 장치의 제조 방법
WO2024080416A1 (ko) * 2022-10-14 2024-04-18 엘지전자 주식회사 반도체 발광 소자 및 디스플레이 장치
WO2024090611A1 (ko) * 2022-10-27 2024-05-02 엘지전자 주식회사 반도체 발광 소자 및 디스플레이 장치

Similar Documents

Publication Publication Date Title
JP2016025205A (ja) 半導体光学装置の製造方法
KR101393785B1 (ko) 반도체 발광 소자 및 그 제조방법
US20160072012A1 (en) Light-emitting diode
JP2007142038A (ja) Iii族窒化物半導体発光装置
JP2006511943A (ja) 半導体デバイスの作製方法及び半導体デバイス
US8283652B2 (en) Vertical light emitting diode (VLED) die having electrode frame and method of fabrication
JP2017513234A (ja) 窒素窒化物半導体発光素子及びその製造方法
CN103701036A (zh) 半导体激光二极管
JP6072541B2 (ja) 窒化物半導体素子の製造方法
Lu et al. Characteristics of current-injected GaN-based vertical-cavity surface-emitting lasers
JP2013179215A (ja) Ledアレイ及び光電子集積装置
US20120292634A1 (en) Galium-nitride light emitting device of microarray type structure and manufacturing thereof
WO2014118864A1 (ja) 半導体光学装置、および半導体光学装置の製造方法
Lu et al. Development of GaN-based vertical-cavity surface-emitting lasers
JP6334945B2 (ja) 半導体発光装置、半導体発光素子、及び、半導体発光装置の製造方法
JP2006339426A (ja) 発光ダイオード及びその製造方法
JP2016018966A (ja) 半導体光学素子、及び、素子分散溶液
JP2016219453A (ja) 半導体発光素子および半導体発光素子アレイ
US10535797B2 (en) Light emitting diode apparatus and method of manufacturing the same
JP6265776B2 (ja) 半導体発光装置
WO2012040978A1 (zh) 发光装置及其制造方法
JP2016025129A (ja) 面発光レーザアレイ、光源装置、光源モジュール、レーザ加工機、表示装置、及び面発光レーザアレイの製造方法。
JP6153351B2 (ja) 半導体発光装置
JP6363846B2 (ja) 半導体発光装置、実装基板、及び、半導体発光装置の製造方法
JP6265799B2 (ja) 半導体発光装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170608

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20180314

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180320

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20181023