JP2006511943A - 半導体デバイスの作製方法及び半導体デバイス - Google Patents

Abstract

半導体デバイスの作製方法は、基板上に半導体層を形成するステップと、基板とは反対側の半導体層上にコンタクト層を形成するステップとを有する。半導体層及びコンタクト層を形成後、半導体層が、基板とは反対側にメサ表面を有するとともに、メサ表面と基板の間にメサ側壁を有するメサを形成するように、かつパターニングされたコンタクト層がメサ表面上にくるように、コンタクト層及び半導体層をパターニングする。関連する構造及びデバイスについても開示されている。

Description

本発明は、電子工学の分野に係る半導体デバイスの作製方法及び半導体デバイスに関し、より詳細には、自己整合型コンタクト層を含む半導体メサ構造を有する電子半導体デバイスの作製方法及びその関連デバイスに関する。

本願は、２００２年１２月２０日出願の「Laser Diode With Self-Aligned Index Guide And Via」という名称の米国仮出願第６０／４３５，２１３号、２００２年１２月２０日出願の「Laser Diode With Surface Depressed Ridge Waveguide」という名称の米国仮出願第６０／４３４、９１４号、２００２年１２月２０日出願の「Laser Diode with Etched Mesa Structure」という名称の米国仮出願第６０／４３４，９９９号、及び２００２年１２月２０日出願の「Laser Diode With Metal Current Spreading Layer」という名称の米国仮出願第６０／４３５，２１１号の特典を主張する。これらの各米国仮出願の開示全体を参照として本明細書に組み込まれる。

本願は、また、本願と同時出願された「Methods Of Forming Semiconductor Devices Having Self Aligned Semiconductor Mesas and Contact Layers And Related Devices」という名称の米国出願（整理番号５３０８−２８１）、本願と同時出願された「Methods Of Forming Semiconductor Devices Including Mesa Structures And Multiple Passivation Layers And Related Devices」という名称の米国出願（整理番号５３０８−２８２）、及び本願と同時出願された「Methods Of Forming Electronic Devices Including Semiconductor Mesa Structures And Conductivity Junctions And Related Devices」という名称の米国出願（整理番号５３０８−２８３）に関連する。これらの米国出願の開示全体を参照として本明細書に組み込まれる。

一般に、レーザは、フォトンの誘導放出の結果としてコヒーレント単色光ビームを生成するデバイスである。フォトンの誘導放出によって、レーザにより生成された光ビームに高光エネルギーをもたせることのできる光学利得も得ることができる。数多くの材料がレーザ発光効果をもたらすことができ、それらの材料には、ある種の高純度結晶（一般例としてルビーがある）、半導体類、あるタイプのガラス、ならびに二酸化炭素、ヘリウム、アルゴン、ネオンなどある種のガス、ならびにある種のプラズマが含まれる。

最近になって、半導体性材料によるレーザが開発されており、それによって、小型化、低コスト化という利点、また、一般に半導体デバイスに伴う他の関連した利点が得られている。半導体の技術分野では、フォトンが主な役割を果たすデバイスは、「フォトニック」デバイス又は「光電子」デバイスと言われている。言い換えると、フォトニックデバイスには、発光ダイオード（ＬＥＤ）、光検出器、光起電性デバイス、及び半導体レーザが含まれる。

半導体レーザは、放出された放射線が、空間的時間的な可干渉性を有する点で他のレーザに類似している。上述したように、レーザ放射線は、極めて単色性であり（つまり、狭い帯域幅を有し）、高指向性光ビームを生成する。しかし、半導体レーザは、いくつかの面で他のレーザとは異なる。例えば、半導体レーザでは、量子遷移が材料の帯域特性と関連がある。半導体レーザは、サイズを極めて小さくすることができ、活性領域が狭く、レーザビームをより大きく拡散させることができる。半導体レーザの特性は、接合媒体の性質によって強い影響を受けることがある。また、Ｐ−Ｎ接合レーザの場合は、ダイオード自体に順方向電流を流すことによってレーザ発光作用が生じる。全体として、半導体レーザは、デバイス全体にわたって誘導された電流を変調することによって制御することができる、非常に効率のよいシステムを提供することができる。さらに、半導体レーザは、フォトンの寿命が極めて短い場合があることから、高周波変調をもたらすために使用することができる。言い換えると、小型であること、及びこのような高周波変調が可能であることによって、半導体レーザは光ファイバ通信の重要な光源になり得る。

半導体レーザの構造は、誘導放出を引き起こすために、光閉じ込めを行って光増幅が起こる共振空洞を形成し、電子閉じ込めを行って高電流密度を生じる必要がある。加えて、レーザ効果（放射線の誘導放出）を生じさせるためには、半導体は間接バンドギャップ材料よりはむしろ直接バンドギャップ材料でよい。半導体特性に精通した当業者には知られているように、直接バンドギャップ材料は、電子が価電子帯から伝導帯へ移動する際に、電子の結晶モーメンタムの変化を必要としない。

直接バンドギャップ半導体の例としては、砒化ガリウムや窒化ガリウムがある。間接バンドギャップ半導体においては、逆の状況がある。つまり、電子が価電子帯と伝導帯の間を移動する際に、電子の結晶モーメンタムの変更を必要とする。このような間接半導体の例としては、ケイ素や炭化ケイ素がある。

光学的電子的電子閉じ込め及びミラーリングを含めた、半導体レーザの理論、構造及び動作の有用な説明については、全体を参照として本明細書に組み込む文献（非特許文献１参照）に記載されている。

ＬＥＤやレーザなどのフォトニックデバイスに精通している当業者には知られているように、所与の半導体材料によって生じさせることができる電磁放射線（つまり、フォトン）の周波数は、その材料のバンドギャップの関数となり得る。より小さいバンドギャップは、より低いエネルギー、つまり、より長い波長のフォトンを生じ、より幅の広いバンドギャップ材料は、より高いエネルギー、つまり、より短い波長のフォトンを生じる。例えば、レーザに通常使用される１つの半導体として、リン化アルミニウムインジウムガリウム（ＡｌＩｎＧａＰ）がある。この材料のバンドギャップのために（実際、バンドギャップの範囲は、存在する元素それぞれのモル分率又は原子分率に応じて決まる）、ＡｌＩｎＧａＰが生成することができる光は、可視スペクトル、つまり、約６００〜７００ナノメートル（ｎｍ）の赤色部分に限られることがある。スペクトルの青色又は紫外部において波長を有するフォトンを生成するために、比較的大きいバンドギャップを有する半導体材料を使用することができる。窒化ガリウム（ＧａＮ）、ならびに３元合金である窒化インジウムガリウム（ＩｎＧａＮ）、窒化アルミニウムガリウム（ＡｌＧａＮ）及び窒化アルミニウムインジウム（ＡｌＩｎＮ）、ならびに４元合金である窒化アルミニウムガリウムインジウム（ＡｌＩｎＧａＮ）などのＩＩＩ族窒化物材料は、比較的高いバンドギャップ（ＧａＮの場合、室温で３．３６ｅＶ）を有するので、青色及び紫外レーザ向けの魅力的な候補材料である。したがって、ＩＩＩ族窒化物ベースのレーザダイオードは、３６０〜４６０ｎｍの範囲で発光することがこれまで実証されてきた。

いくつかの本願の譲受人に譲渡された特許及び同時係属の特許出願が同様に、光電子デバイスの設計及び製造方法について開示されている。窒化ガリウムベースの光電子デバイス向けの様々な方法及び構造が文献に記載されている（例えば、特許文献１〜６参照）。ある文献（特許文献７参照）は、低歪みの窒化物レーザダイオード構造を記載している。ある文献（特許文献８及び９参照）は、窒化物ベースの光電子デバイスのエピタキシャル構造を記載している。ある文献（特許文献１０〜１３参照）は、様々な金属接点構造、及びフリップチップボンディング方法を含む様々なボンディング方法について記載している。ある文献（特許文献１４参照）は、ドライエッチング方法について記載している。ある文献（特許文献１５及び１６参照）は、窒化物光電子デバイスの不働態化方法について記載している。ある文献（特許文献１７及び１８参照）は、窒化物レーザダイオードにおける使用に適した活性層の構造を記載している。上述した文献を全て、本明細書に完全に記載されているかのように、その全体を参照として本明細書に組み込まれる。

さらに、レーザダイオードは、レーザ発光の条件として、比較的高い電流レベルを必要とすることがある。したがって、レーザダイオードの活性領域の全体にわたって電流の供給にむらがあると、性能が低下することがある。

米国特許第６４５９１００号明細書 米国特許第６３７３０７７号明細書 米国特許第６２０１２６２号明細書 米国特許第６１８７６０６号明細書 米国特許第５９１２４７７号明細書 米国特許第５４１６３４２号明細書 米国特許第５８３８７０６号明細書 米国特許出願公開第２００２／００９３０２０号明細書 米国特許出願公開第２００２／００２２２９０号明細書 米国特許出願公開第２００２／０１２３１６４号明細書 「Flip Chip Bonding of Light Emitting Devices and Light Emitting Devices Suitable for Flip-Chip Bonding」という名称の米国特許出願公開第２００３／００４５０１５号明細書（米国特許出願番号第１０／１８５２５２号） 「Bonding of Light Emitting Diodes Having Shaped Substrates and Collets for Bonding of Light Emitting Diodes Having Shaped Substrates」という名称の米国特許出願公開第２００３／００４２５０７号明細書（米国特許出願番号第１０／１８５３５０号） 「Light Emitting Diodes Including Modifications for Submount Bonding and Manufacturing Methods Therefor」という名称の米国特許出願公開第２００３／００１５７２１号明細書 米国特許第６４７５８８９号明細書 「Robust Group III Light Emitting Diode for High Reliability in Standard Packaging Applications」という名称の米国特許出願第０８／９２０４０９号明細書 「Robust Group III Light Emitting Diode for High Reliability in Standard Packaging Applications」という名称の米国特許出願公開第２００３／００２５１２１号明細書 「Group III Nitride Based Light Emitting Diode Structures with a Quantum Well and Superlattice, Group III Nitride Based Quantum-Well Structures and Group III Nitride Based Superlattice Structures」という名称の米国特許出願公開第２００３／０００６４１８号明細書 「Ultraviolet Light Emitting Diode」という名称の米国特許出願公開２００３／００２００６１号明細書 Physics of Semiconductor Devices, by Sze, 2nd Edition (1981), p704-742

本発明は、このような問題に鑑みてなされたもので、その目的とするところは、自己整合型コンタクト層を含む半導体メサ構造を有する半導体デバイスの作製方法及び半導体デバイスを提供することにある。

本発明の各実施形態によれば、半導体デバイスの作製方法は、基板上に半導体層を形成するステップと、半導体層上の基板とは反対側にコンタクト層を形成するステップとを有している。半導体層及びコンタクト層を形成後、半導体層が、基板とは反対側にメサ表面を形成し、また、メサ表面と基板の間にメサ側壁を有するメサを形成するように、コンタクト層及び半導体層をパターニングすることができ、それによってパターニングされたコンタクト層がメサ表面上に形成される。

より具体的には、パターニングされた半導体層において発光デバイスの光閉じ込め又は電流閉じ込めの少なくとも一方を提供するようにメサを形成することができる。しかも、メサ側壁にはコンタクト層が無くてよい。

コンタクト層及び半導体層をパターニングするステップは、半導体層とは反対側のコンタクト層上にマスク層を形成するステップと、コンタクト層及び半導体層のうちマスク層によって露出された部分をエッチングするステップとを有することができる。コンタクト層及び半導体層をパターニング後、メサ側壁上及びメサ表面上に、不働態化層を、パターニングされた半導体層とは反対側のパターニングされたコンタクト層の少なくとも一部分上にくるように形成することができる。さらに、不働態化層を形成するステップは、基板とは反対側のコンタクト層の全体にわたって不働態化層を形成するステップを有することができ、メサ表面とは反対側のコンタクト層の部分を露出させるビアを不働態化層内に形成することができる。さらに、不働態化層上と、メサ表面とは反対側のコンタクト層の露出部分上に金属層を形成することができる。

コンタクト層は、実質的にメサ表面全体を覆うことができ、半導体層は、Ｐ型層及びＮ型層を備えることができ、その場合、Ｐ型層及び／又はＮ型層の一方の少なくとも一部分がメサ内に含まれる。半導体層は、Ｐ型層とＮ型層の間に活性層も備えることができる。また、メサに電気的に結合された第２のコンタクト層を形成することができ、その結果、第１及び第２のコンタクト層によって、Ｐ型層及びＮ型層を貫通する電気経路が形成される。さらに、Ｎ型層は、Ｐ型層と基板の間に設けてもよく、Ｐ型層は、Ｎ型層とコンタクト層の間に設けてもよい。

コンタクト層は、アルミニウム、銅、金、ニッケル、チタン、白金、及び／又はパラジウムから選択された金属からなる層でよく、半導体層は、エピタキシャル半導体材料を含むことができる。半導体層は、ＩＩＩ−Ｖ族半導体材料を含むことができ、ＩＩＩ−Ｖ族半導体材料は、ＩＩＩ族窒化物半導体材料でよい。

本発明のその他の実施形態によれば、半導体デバイスの作製方法は、半導体構造を基板上に形成するステップを有することができ、その場合、半導体構造は、基板とは反対側にメサ表面を有するとともに、メサ表面と基板の間にメサ側壁を有するメサを備えている。メサ表面上にコンタクト層を形成することができ、メサ側壁上と、メサ表面とは反対側のコンタクト層の部分上に不働態化層を形成することができる。さらに、不働態化層は、メサ表面とは反対側のコンタクト層の部分を露出させるビアホールをその内部に有することができる。

メサは、半導体構造において発光デバイスの光閉じ込め又は電流閉じ込めの少なくとも一方を提供するように形成することができる。しかも、メサ側壁にはコンタクト層が無くてよい。

コンタクト層は、実質的にメサ表面の全体を覆うことができ、半導体構造は、Ｐ型層及びＮ型層を備えることができ、その場合、Ｐ型層及び／又はＮ型層の一方の少なくとも一部分がメサ内に含まれている。半導体構造は、Ｐ型層とＮ型層の間に活性層も備えることができる。また、半導体構造に電気的に結合された第２のコンタクト層を形成することができ、その結果、第１及び第２のコンタクト層によって、Ｐ型層及びＮ型層を貫通する電気経路が形成される。さらに、Ｎ型層は、Ｐ型層と基板の間に設けてもよく、Ｐ型層は、Ｎ型層とコンタクト層の間に設けてもよい。

不働態化層上と、半導体構造とは反対側のコンタクト層の露出部分上に金属層を形成してもよく、コンタクト層は、アルミニウム、銅、金、ニッケル、チタン、白金、及び／又はパラジウムから選択された金属からなる層を備えることができる。さらに、半導体構造は、ＩＩＩ−Ｖ族半導体材料、具体的にはＩＩＩ族窒化物半導体材料などの、エピタキシャル半導体材料を含むことができる。

本発明のその他の実施形態によれば、半導体デバイスの作製方法は、半導体構造を基板上に形成するステップを有することができ、その場合、半導体構造は、基板とは反対側にメサ表面を有するとともに、メサ表面と基板の間にメサ側壁を有するメサを備えている。さらに、基板とは反対側のメサ表面の全体を実質的に覆うコンタクト層を形成することができる。メサ側壁上と、メサ表面とは反対側のコンタクト層の部分上に不働態化層を形成することもできる。その場合、不働態化層は、内部にビアホールを有し、したがって、コンタクト層のメサ表面とは反対側の部分に不働態化層は無い。不働態化層上と、コンタクト層の不働態化層の無い部分上とに金属層を形成することもできる。

具体的には、メサは、半導体構造において発光デバイス光閉じ込め又は電流閉じ込めの少なくとも一方を提供するように形成することができる。メサ側壁には、やはりコンタクト層が無くてよい。

加えて、半導体構造は、Ｐ型層及びＮ型層を備えることができ、その場合、Ｐ型層及び／又はＮ型層の一方の少なくとも一部分がメサに含まれている。半導体構造は、さらに、Ｐ型層とＮ型層の間に活性層を備えることができる。また、半導体構造と電気的に結合された第２のコンタクト層を形成することができ、その結果、第１及び第２のコンタクト層によって、Ｐ型層及びＮ型層を貫通する電気経路が形成される。さらに、Ｎ型層は、Ｐ型層と基板の間に設けてもよく、Ｐ型層は、Ｎ型層とコンタクト層の間に設けてもよい。

コンタクト層は、アルミニウム、銅、金、ニッケル、チタン、白金、及び／又はパラジウムから選択された金属からなる層を含むことができ、半導体層は、ＩＩＩ−Ｖ族半導体材料、より具体的には、ＩＩＩ族窒化物半導体材料などのエピタキシャル半導体材料を含むことができる。

本発明のその他の実施形態によれば、半導体デバイスは、半導体構造を基板上に設けることができ、その場合、半導体構造は、基板とは反対側にメサ表面を有するとともに、メサ表面と基板の間にメサ側壁を有するメサを備えている。メサ表面上にコンタクト層を設けることができ、メサ側壁上と、メサ表面とは反対側のコンタクト層の部分上に不働態化層を設けることができる。さらに、不働態化層は、メサ表面とは反対側のコンタクト層の部分を露出させるビアホールを内部に有することができる。

メサは、やはり、半導体構造において発光デバイスの光閉じ込め又は電流閉じ込めの少なくとも一方を提供するように構成することができる。さらに、メサ側壁には、コンタクト層が無くてよい。

コンタクト層は、実質的にメサ表面の全体を覆うことができ、半導体構造は、Ｐ型層及びＮ型層を備えることができ、その場合、Ｐ型層及び／又はＮ型層の一方の少なくとも一部分がメサに含まれる。半導体構造は、やはり、Ｐ型層とＮ型層の間に活性層を備えることができる。さらに、第２のコンタクト層を半導体構造に電気的に結合することができ、その結果、第１及び第２のコンタクト層によって、Ｐ型層及びＮ型層を貫通した電気経路が構成される。さらに、Ｎ型層は、Ｐ型層と基板の間に設けてもよく、Ｐ型層は、Ｎ型層とコンタクト層の間に設けてもよい。

さらに、不働態化層上と、半導体構造とは反対側のコンタクト層の露出部分上に金属層を設けることができ、コンタクト層は、アルミニウム、銅、金、ニッケル、チタン、白金、及び／又はパラジウムから選択された金属からなる層を含むことができる。半導体構造は、ＩＩＩ−Ｖ族半導体材料、より具体的には、ＩＩＩ族窒化物半導体材料などのエピタキシャル半導体材料を含むことができる。

本発明の更なる実施形態によれば、半導体デバイスは、半導体構造を基板上に備えることができ、その場合、半導体構造は、基板とは反対側にメサ表面を有するとともに、メサ表面と基板の間にメサ側壁を有するメサを備えている。コンタクト層は、基板とは反対側のメサ表面の全体を実質的に覆うことができる。

メサは、半導体構造において発光デバイスの光閉じ込め又は電流閉じ込めの少なくとも一方を提供するように構成することができる。さらに、メサ側壁には、コンタクト層が無くてよい。

さらに、メサ側壁上と、メサ表面とは反対側のコンタクト層の部分上に不働態化層を設けることができ、その場合、不働態化層は、メサ表面とは反対側のコンタクト層の部分を露出するビアホールを内部に有する。不働態化層上と、半導体構造とは反対側のコンタクト層の露出部分上に、やはり金属層を設けることができる。

半導体構造は、Ｐ型層及びＮ型層を備えることができ、その場合、Ｐ型層及び／又はＮ型層の一方の少なくとも一部分がメサに含まれる。半導体構造は、さらにＰ型層とＮ型層との間に活性層を設けることができる。加えて、第２のコンタクト層を半導体構造に電気的に結合することができ、その結果、第１及び第２のコンタクト層によって、Ｐ型層及びＮ型層を貫通する電気経路が構成される。より具体的には、Ｎ型層は、Ｐ型層と基板の間に設けてもよく、Ｐ型層は、Ｎ型層とコンタクト層の間に設けてもよい。

コンタクト層は、アルミニウム、銅、金、ニッケル、チタン、白金、及び／又はパラジウムから選択された金属からなる層を含むことができ、半導体構造は、ＩＩＩ−Ｖ族半導体材料、より具体的にはＩＩＩ族窒化物半導体材料などのエピタキシャル半導体材料を含むことができる。

以下、図面を参照して本発明の実施の形態について説明する。ただし、本発明は、様々な形で実施することができ、本明細書に記載するいくつかの実施形態に限定されるものと解釈すべきではない。むしろ、これらの実施形態は、この開示が、徹底した完全なものとなるよう、また、本発明の技術的範囲を当業者に完全に伝えられるように提供するものである。図面において、層の厚さ及び領域は、明確にするために誇張してある。ある層が別の層又は基板の「上」にあると言うときは、その層を別の層又は基板上に直接設けても、また介在する層が存在してもよい。ある要素が、別の要素に「結合」又は「接続」されていると言うときは、その要素は別の要素に直接結合又は接続されていても、また介在する要素が存在してもよい。全体を通して、同一の番号は、同様の構成要素を意味する。さらに、本明細書では、「垂直」や「水平」などの相対的な用語は、図に示す基板又はベース層に対する関係を説明するために使用する。こうした用語は、図に示したデバイスの向きに加えて、異なる向きも包含するものである。

ＩＩＩ族窒化物材料は、マグネシウムなどのＰ型不純物（ドーパント）をドーピングすることによってＰ型にすることができる。しかし、Ｐ型窒化物半導体材料は、比較的低いキャリア活性率及び比較的低いキャリア移動度をもたらすことがある。したがって、Ｐ型窒化物半導体材料は、比較的高い固有抵抗を特徴とし得る。レーザダイオードは、レーザ発光条件を提供するために比較的高い電流レベルを必要とし得るので、Ｐ型窒化物材料に対するオーミックコンタクトは、できるだけ大きな表面積を覆うことが有利であり得る。

図１は、半導体レーザのメサ構造を示す断面図で、Ｐ型ＩＩＩ族窒化物ベースのレーザダイオードへのオーミックコンタクトをもたらす構造図である。図１に示すように、レーザ構造２１０は、１つ又は複数のＩＩＩ族窒化物材料を含むエピタキシャル半導体構造２１４が上に設けられた基板２１２を備えている。エピタキシャル半導体構造２１４は、Ｎ型層２１５とＰ型層２１７、及びＮ型層２１５とＰ型層２１７との間に設けられた活性層２１６を備えている。活性層２１６は、単一又は複数の量子井戸と、２重ヘテロ構造及び／又は超格子などいくつかの異なる構造及び／又は層、ならびに／あるいはそれらの組合せのどんなものでも備えることができる。活性層２１６は、デバイスにおいてレーザ発光作用を促進することができる光閉じ込め層及び電流閉じ込め層も備えることができる。

エピタキシャル半導体構造２１４の一部分を、光閉じ込め及び電流閉じ込めの目的でパターニングしてメサ構造２２０にすることができる。不働態化層（ｐａｓｓｉｖａｔｉｏｎ ｌａｙｅｒ）２１８は、Ｐ型層２１７の露出表面を保護して絶縁することができる。不働態化層２１８は、二酸化ケイ素、窒化ケイ素、酸化アルミニウム、及び／又はそれらの組合せなどの絶縁材料からなる層でよい。

レーザ構造２１０は、Ｐ型層２１７上に第１のオーミックコンタクト層２２６を備えているとともに、エピタキシャル半導体構造２１４とは反対側の基板２１２上に第２のオーミックコンタクト層２２７を備えている。不働態化層２１８及び第１のオーミックコンタクト層２２６上に金属上部層２２４を設けて、デバイス（レーザ構造）２１０が外部回路と相互接続するための導電路を提供することができる。

図１では、第２のオーミックコンタクト２２７は、基板２１２上にあるが、第２のオーミックコンタクト２２７は、Ｎ型層２１５上に設けてもよい。図１に示すデバイス２１０では、基板２１２は、第１のオーミックコンタクト２２６と第２のオーミックコンタクト２２７の間に、エピタキシャル半導体構造２１４及び基板２１２を貫通する「垂直」の電流路を有する「縦型」デバイスを提供するために、Ｎ型炭化ケイ素などの導電材料を含むことができる。すなわち、デバイス２１０のアノード及びカソードは、基板２１２の両側にある。「水平」デバイスでは、オーミックコンタクトが両方とも基板の同じ側にくるように、例えば、第２のオーミックコンタクト２２７をＮ型層２１５の露出部分上に配置することができる。

図１に示すように、メサ構造２２０の表面２２０Ａの一部分を露出させるために、不働態化層２１８中に開通したビア２２２内のＰ型層２１７上に第１のオーミックコンタクト２２６を設ける。より具体的には、メサ２２０は、エピタキシャル半導体層を形成し、そのエピタキシャル半導体層上にフォトレジスト層を形成し、（フォトリソグラフィとして知られる技術を使用して）そのフォトレジスト層をパターニングして半導体層の一部分を露出し、エピタキシャル半導体層の露出部分をエッチングすることによって作製する。エピタキシャル半導体層は、塩化物（Ｃｌ２）を含むエッチャントを使用し、アルゴン（Ａｒ）雰囲気中でドライエッチング法を使用してエッチングする。より具体的には、エピタキシャル半導体層のドライエッチングは、約５〜５０ｍＴｏｒｒの範囲の圧力、約２５〜１０００Ｗの範囲の高周波（ＲＦ）電力の反応性イオンエッチング（ＲＩＥ）用反応器において、約２〜４０ｓｃｃｍの範囲の速度でアルゴン（Ａｒ）を流すステップと、約５〜５０ｓｃｃｍの範囲の速度で塩化物（Ｃｌ２）を流すステップとを有する。

次いで、メサ２２０を含むエピタキシャル半導体構造２１４を不働態化層２１８で覆い、（フォトリソグラフィを使用して）その不働態化層２１８上にパターニングした第２のフォトレジスト層を形成してパターニングし、不働態化層２１８のビア２２２を形成する部分を露出させる。次いで、不働態化層２１８の露出部分をエッチングして、メサ表面２２０Ａの一部分を露出するビア２２２を形成する。

次いで、ビア２２２によって露出されたメサ表面２２０Ａの部分上に、ニッケル、チタン、白金、パラジウム、及び／又はそれらの組合せなどの金属からなる層を堆積させる。しかし、上述したように２つのフォトリソグラフィステップの許容限界のために、ビア２２２をメサ表面２２０Ａに整合させることが難しいことがある。したがって、不働態化層２１８がメサ表面２２０Ａのかなりの大きさの部分上に延びるように、かつ第１のオーミックコンタクト２２６がメサ表面２２０Ａのかなりの大きさの部分に接触しないように、ビア２２２をメサ表面２２０Ａよりもかなり狭くパターニングする必要がある。したがって、第１のオーミックコンタクト２２６からメサ表面２２０Ａに流れる電流がメサ全体にわたって不均一に配分され、デバイスの性能が低下することがある。

図１に示すように、不働態化層２１８はメサ２２０の角部２１１を覆うことができる。角部２１１は、構造のうち電気的に弱い領域であり、不働態化層２１８は、それを保護することができる。より具体的には、金属上部層２２４を堆積させるときにメサ２２０の角部２１１を保護することが望ましい。金属上部層２２４を堆積させるときに角部２１１が保護されない場合、金属上部層２２４からの金属がメサ２２０の側壁をつたって下へ移動し、それが原因となって電流漏れ、電気的短絡、ならびに／あるいはレーザ発光の閾値電圧及び／又は閾値電流の増加が起こることがある。メサ２２０Ａの角部２１１上に不働態化層２１８の部分２２８を設けることによって、メサ側壁も、高湿度などの環境条件から保護することができる。

図２は、本発明の実施形態による半導体構造を示す断面図で、本発明の実施形態によるレーザダイオード構造の断面図である。レーザダイオード構造３０は、基板１２と、エピタキシャル半導体構造１４と、オーミックコンタクト層３６及び２７と、不働態化層３４と、金属上部層２４とを備えている。さらに、エピタキシャル半導体構造１４は、ＩＩＩ族窒化物化合物半導体材料などＩＩＩ−Ｖ族化合物半導体材料を含むことができる。オーミックコンタクト層３６及び２７はそれぞれ、アルミニウム、銅、金、ニッケル（Ｎｉ）、チタン（Ｔｉ）、白金（Ｐｔ）、及び／又はパラジウム（Ｐｄ）などの金属からなる層を含むことができる。金属上部層２４は、ニッケル（Ｎｉ）、金（Ａｕ）、白金（Ｐｔ）、チタン（Ｔｉ）、タングステン（Ｗ）、モリブデン（Ｍｏ）、タンタル（Ｔａ）、及び／又はパラジウム（Ｐｄ）などの金属からなる層を含むことができる。

一部の実施形態では、基板１２は、２Ｈ、４Ｈ，６Ｈ，８Ｈ，１５Ｒ及び／又は３Ｃなどのポリタイプを有するＮ型炭化ケイ素、ならびに、サファイア、窒化ガリウム、ならびに／あるいは窒化アルミニウムなどの基板材料を含むことができる。さらに、基板１２は、電流がエピタキシャル半導体構造１４及び基板１２を通って「垂直」に流れる「縦型」デバイスが提供されるように、導電性のものとすることができる。あるいは、基板１２は、絶縁性又は半絶縁性のものとすることもでき、その場合、オーミックコンタクトが両方とも同じ側にあって「水平」デバイスが提供される。「水平」デバイスにおいても導電性基板を使用することができる。さらに、基板という用語を、半導体構造１４を形成する半導体材料の非パターン化部分を含むと定義することもでき、かつ／又は、基板１２と半導体構造１４の間で材料移動がないこともある。

エピタキシャル半導体構造１４の一部分を、光閉じ込め及び／又は電流閉じ込めを提供するように、例えば、メサストライプ状にパターンニングすることができる。図示するように、メサ２０には、エピタキシャル半導体構造１４の一部分しか含まれない。例えば、エピタキシャル半導体構造１４は、Ｎ型層及びＰ型層を備えることができ、Ｎ型層及びＰ型層の一方又は両方の一部分をメサ２０に含めることができる。いくつかの特定の実施形態によれば、エピタキシャル半導体構造１４は、基板１２に隣接してＮ型層１５を備えるとともに、基板１２とは反対側のＮ型層１５上にＰ型層１７を備えることができる。図２に示すように、メサ２０は、Ｐ型層１７の一部分を含んでもよいし、Ｎ型層１５のどの部分も含まなくてもよい。あるいは、メサ２０はＰ型層１７の全てと、Ｎ型層１５の一部分（全てではなく）とを含んでいてもよいし、（メサ２０の側壁が基板１２まで延びるように）Ｐ型層１７とＮ型層１５の両方を全て含んでいてもよい。

エピタキシャル半導体構造１４は、Ｎ型層１５とＰ型層１７の間に活性層１６を備えることもできる。活性層１６は、いくつかの異なる構造及び／又は層、ならびに／あるいはそれらの組合せを備えることができる。例えば、活性層１６は、単一又は複数の量子井戸、２重ヘテロ構造、及び／又は超格子を備えることができる。活性層１６は、デバイスにおけるレーザ発光作用を促進することができる光閉じ込め層及び／又は電流閉じ込め層も備えることができる。

一例として、均一な厚さのエピタキシャル半導体材料を基板１２上に形成することができ、そのエピタキシャル半導体材料の層上にオーミックコンタクト材料の層を形成することができる。同じエッチングマスクを使用し、コンタクト材料の層及びエピタキシャル半導体材料の層を選択的にエッチングすることによって、メサ２０及びオーミックコンタクト層３６を形成することができる。さらに、メサ２０の高さは、メサ２０を形成するために使用するエッチングの深さによって決めることができる。本発明の各実施形態によれば、メサのエッチング深さ（及びその結果得られるメサの厚さ）は、約０．１〜５μの範囲とすることができ、追加の実施形態によれば、約２．５μを越えないものとすることができる。さらに、両メサ側壁２０Ｂ間のメサ表面２０Ａの幅は、約１から１０μ以上の範囲とすることができる。同じエッチングマスクを使用してオーミックコンタクト層３６及びメサ２０をパターニングすることによって、オーミックコンタクト層３６は、実質的に両メサ側壁２０Ｂ間のメサ表面２０Ａ全体を覆うことができる。さらに、メサ表面２０Ａは、Ｐ型半導体材料でよい。

不働態化層３４は、メサ２０を含むエピタキシャル半導体構造１４を保護して絶縁することができる。例えば、不働態化層３４は、二酸化ケイ素、窒化ケイ素、酸化アルミニウム、及び／又はそれらの組合せなどの絶縁材料からなる層を含むことができ、不働態化層３４は、プラズマ化学気相成長（ＰＥＣＶＤ）、低圧化学気相成長（ＬＰＣＶＤ）、化学気相成長（ＣＶＤ）、スパッタリング、及び／又はＥビーム蒸着などの堆積法を使用して形成することができる。不働態化層３４を貫通するビア３２によってオーミックコンタクト層３６の一部分を露出させることができ、ビア３２を介して金属上部層２４をオーミックコンタクト層３６に接触させることができる。図示するように、オーミックコンタクト層３６のメサ表面２０Ａとは反対側の周辺部分に不働態化層３４の部分３８を重ね、オーミックコンタクト層３６のうちビア３２によって露出させた部分は不働態化層３４を無くすことができる。

図３は、本発明の各実施形態による半導体構造の走査電子顕微鏡（ＳＥＭ）写真を示す図である。図示するように、半導体構造は、基板１２’と、メサ表面２０Ａ’を有するメサ２０’を備えたエピタキシャル半導体構造１４’と、オーミックコンタクト層３６’と、不働態化層３４’と、金属上部層２４’とを備えている。図３に示すように、エピタキシャル半導体構造１４’は、Ｎ型層１５’及びＰ型層１７’を備え、メサ２０’の側壁２０Ｂ’は、エピタキシャル半導体構造１４’全体がメサ２０’に含まれるように、基板１２’まで延びている。

不働態化層３４’は、メサ２０’を含むエピタキシャル半導体構造１４’の露出表面を保護して絶縁することができる窒化ケイ素からなる層でよい。不働態化層３４’に貫通させたビア３２’によってオーミックコンタクト層３６’の一部分が露出され、それによってオーミックコンタクト層３６’の露出部分から不働態化層３４’を無くすることができる。金属上部層２４’は、ビア３２’を介してオーミックコンタクト層３６’に接触している。不働態化層３４’の、オーミックコンタクト層３６’の周辺部分に重なる部分３８’によって、オーミックコンタクト層３６’の周辺部分、ならびに、メサ表面２０Ａ’とメサ側壁２０Ｂ’とが出会う、メサ２０’の角部を保護することができる。

オーミックコンタクト層３６’は、実質的に両メサ側壁２０Ｂ’間のメサ表面２０Ａ’全体を覆うことができるので、金属上部層２４’とメサ２０’の間を流れる電流を、Ｐ型層１７’内の電流拡散層を使用するのではなく、オーミックコンタクト層３６’を使用して、実質的に両メサ側壁２０Ｂ’間のメサ表面２０Ａ’の幅全体に拡散させることができる。すなわち、オーミックコンタクト層３６’は電流拡散層として働くことができ、したがって、メサ２０’のＰ型層１７’外に電流を拡散させることによって、図３の半導体デバイスの通電特性を向上させることができる。オーミックコンタクト層３６’を電流拡散層として設けることによって、エピタキシャル領域を通る電流の流れをよりよくすることができ、それによって、レーザダイオードからの発光を確保することができる。

図４Ａ乃至図４Ｅは、本発明の実施形態による半導体デバイスを形成するステップを示す断面図である。まず、図４Ａに示すように、レーザダイオードなどの半導体デバイスの前駆構造（ｐｒｅｃｕｒｓｏｒ ｓｔｒｕｃｔｕｒｅ）は、基板１１２上の前駆エピタキシャル半導体層１１４’と、この前駆エピタキシャル半導体層１１４’上の前駆オーミックコンタクト層１４２’を備えている。前駆オーミックコンタクト層１４２’は、エピタキシャル半導体層とのオーミックコンタクトを提供する金属スタック（ｍｅｔａｌ ｓｔａｃｋ）を備えている。エピタキシャル半導体層とのオーミックコンタクトを提供することに加え、あるいはその代わりに、前駆オーミックコンタクト層１４２’の金属スタックは、その開示の全体を本明細書に参照として組み込む文献（例えば、特許文献１１及び１２参照）に記載されているように、バリア層及び／又はボンディング層など、他の層も備えることができる。

前駆オーミックコンタクト層１４２’及び前駆エピタキシャル半導体層１１４’の一部分にはマスク層がかからないように、マスク１４４を前駆オーミックコンタクト層１４２’上に設ける。例えば、マスク１４４は、フォトリソグラフィ法を使用してパターニングされるフォトレジストマスクでよい。あるいは、マスク１４４は、前駆オーミックコンタクト層１４２’及び前駆エピタキシャル半導体層１１４’のエッチングに利用されるエッチング化学作用に抵抗できる別の材料からなる層でもよい。

さらに、前駆エピタキシャル半導体層１１４’は、基板１１２に隣接してＮ型層を備えているとともに、基板１１２とは反対側のＮ型層上にＰ型層を備えることができる。前駆エピタキシャル半導体層１１４’は、Ｎ型層とＰ型層の間に活性層を備えることもできる。活性層は、例えば、いくつかの異なる構造及び／又は層、ならびに／あるいはそれらの組合せを備えることができる。活性層は、例えば、単一又は複数の量子井戸、２重ヘテロ構造、及び／又は超格子を備えることができる。活性層は、完成されたデバイスにおいてレーザ発光作用を促進することができる光閉じ込め層及び／又は電流閉じ込め層も備えることができる。

図４Ｂに示すように、前駆オーミックコンタクト層１４２’及び前駆エピタキシャル半導体層１１４’の、マスク１４４で覆われていない部分を選択的に除去してオーミックコンタクト層１４２及びエピタキシャル半導体層１１４を形成する。具体的には、エピタキシャル半導体層１１４によって、基板１１２とは反対側にメサ表面１４６Ａを有するとともに、メサ表面１４６Ａと基板１１２の間にメサ側壁１４６Ｂを有するメサ１４６を形成することができ、オーミックコンタクト層１４２は、実質的に両メサ側壁１４６Ｂ間のメサ表面１４６Ａの幅全体にわたって延びることができる。

オーミックコンタクト層１４２及びエピタキシャル半導体層１１４は、同じマスク１４４を使用してパターニングされるので、オーミックコンタクト層１４２は、メサ１４６のメサ表面１４６Ａに対し「自己整合」することができる。したがって、オーミックコンタクト層１４２は、メサ側壁１４６Ｂ上には延びずに、実質的に両メサ側壁１４６Ｂ間のメサ表面１４６Ａの幅全体にわたって延びることができる。したがって、オーミックコンタクト層１４２によって、メサ側壁１４６Ｂと短絡を起こさずに、実質的に両メサ側壁１４６Ｂ間のメサ表面１４６Ａの幅全体にわたって電流を拡散させることができる。

また、図４Ｂに示すように、エッチングの深さは、エピタキシャル半導体層１１４をエッチングして基板１１２まで届く深さとすることができ、したがって、メサ側壁１４６Ｂは基板１１２まで延びる。エピタキシャル半導体層１１４がＮ型層及びＰ型層を供える場合は、メサ側壁１４６Ｂが基板１１２まで延びているならば、Ｎ型層及びＰ型層の両方全体をメサ１４６に含めることができる。あるいは、メサ１４６が必ずしもエピタキシャル半導体層全体を含まないように、エピタキシャル半導体層１１４を基板１１２に届くまで完全にエッチングしなくてもよい。エピタキシャル半導体層１１４がＮ型層及びＰ型層を備える場合、一方又は両方の層の一部分をメサ１４６に含め、一方又は両方の層の一部分を基板１１２に隣接するエピタキシャル半導体層のパターニングされていない部分に含めることができる。

図４Ｃに示すように、マスク１４４を除去し、オーミックコンタクト層１４２上、メサ１４６の側壁上、及び基板１１２上に不働態化層１４８を形成する。図４Ｃでは、不働態化層１４８が基板１１２の一部分上に直接のっているように示されているが、メサ１４６の側壁が基板表面まで延びていない場合は、エピタキシャル半導体層１１４の一部分が不働態化層１４８と基板１１２の間に形成してもよい。不働態化層１４８は、窒化ケイ素、二酸化ケイ素、酸化アルミニウム、及び／又はそれらの組合せなど、絶縁材料からなる層でよく、プラズマ化学気相成長（ＰＥＣＶＤ）、低圧化学気相成長（ＬＰＣＶＤ）、化学気相成長（ＣＶＤ）、スパッタリング、及び／又はＥビーム蒸着などの堆積法を使用して形成することができる。さらに、不働態化層１４８は、厚さ約０．１〜２μの範囲に形成することができる。

次いで、図４Ｄに示すように、フォトリソグラフィックパターニング法を使用して不働態化層１４８内にビア１５０を形成する。それによって、オーミックコンタクト層１４２の部分１４２Ａを露出させる。すなわち、ビア１５０の形成後は、オーミックコンタクト層１４２の露出部分１４２Ａから不働態化層１４８が無くなる。オーミックコンタクト層１４２が不働態化層１４８の形成前にパターニングされるので、ビア１５０の位置決めの公差によって、メサ表面１２０Ａに対するオーミックコンタクト層１４２の整合の公差は影響されない。さらに、不働態化層１４８のうちでビア１５０に隣接するオーミックコンタクト層１４２上を延びる部分によって、メサ１４６の角部を保護する。

図４Ｅに示すように、不働態化層１４８上と、オーミックコンタクト層１４２の不働態化層１４８の無い部分上に金属上部層１５２を堆積させる。金属上部層１５２は、ニッケル、金、白金、チタン、モリブデン、タンタル、パラジウム、及び／又はそれらの組合せなどの金属からなる層でよい。したがって、金属上部層１５２上の、メサ１４６から比較的離れた点で他のデバイスとの電気的接続を提供することができる。

結果的に得られた半導体デバイスは、基板に平行に半導体のメサストライプの長さ方向に沿って発光する端面発光半導体レーザを提供することができる。すなわち、図４Ｅの断面に垂直な方向に発光させることができる。レーザダイオードなどの発光デバイスの作製方法に関し、その作製方法及びデバイスを説明してきたが、本発明の実施形態による作製方法は、従来のダイオード、従来の発光ダイオード、又は半導体メサを含む他の任意の半導体デバイスなど、他の半導体デバイスを形成するために使用することもできる。

本発明を、その好ましい実施形態に関して特に図示し説明してきたが、添付の特許請求の範囲及びその同等物によって定義される発明の精神及び技術的範囲から逸脱することなく、形態及び細部に様々な変更を加えることができることは、当業者には理解されよう。

半導体レーザのメサ構造を示す断面図である。 本発明の実施形態による半導体構造を示す断面図である。 本発明の実施形態による半導体構造の断面図の走査電子顕微鏡（ＳＥＭ）写真である。 本発明の実施形態による半導体構造を形成するステップを示す断面図（その１）である。 本発明の実施形態による半導体構造を形成するステップを示す断面図（その２）である。 本発明の実施形態による半導体構造を形成するステップを示す断面図（その３）である。 本発明の実施形態による半導体構造を形成するステップを示す断面図（その４）である。 本発明の実施形態による半導体構造を形成するステップを示す断面図（その５）である。

Claims (68)

1. 基板上に半導体層を形成するステップと、
   前記基板とは反対側の前記半導体層上にコンタクト層を形成するステップと、
   前記半導体層及び前記コンタクト層を形成した後に、前記コンタクト層及び前記半導体層をパターニングし、該パターニングによって、前記半導体層が、前記基板とは反対側にメサ表面を有するとともに、前記メサ表面と前記基板の間にメサ側壁を有するメサを形成し、かつ前記パターニングによって、前記コンタクト層が前記メサ表面上に配置されるステップと
   を有することを特徴とする半導体デバイスの作製方法。
2. 前記コンタクト層及び前記半導体層をパターニングするステップは、
   前記半導体層とは反対側の前記コンタクト層上にマスク層を形成するステップと、
   前記マスク層によって露出された前記コンタクト層及び前記半導体層の部分をエッチングするステップと
   を有することを特徴とする請求項１に記載の半導体デバイスの作製方法。
3. 前記コンタクト層及び前記半導体層をパターニングした後に、前記メサ側壁上及び前記メサ表面上に不働態化層を、前記パターニングされた半導体層とは反対側の前記パターニングされたコンタクト層の少なくとも一部分上に形成するステップをさらに有することを特徴とする請求項１に記載の半導体デバイスの作製方法。
4. 前記不働態化層を形成するステップは、前記基板とは反対側の前記コンタクト層の全体にわたって前記不働態化層を形成するステップを有し、
   さらに、前記メサ表面とは反対側の前記コンタクト層の部分を露出させるビアを前記不働態化層内に形成するステップを有することを特徴とする請求項３に記載の半導体デバイスの作製方法。
5. 前記不働態化層上と、前記メサ表面とは反対側の前記コンタクト層の露出部分上に金属層を形成するステップをさらに有することを特徴とする請求項３に記載の半導体デバイスの作製方法。
6. 前記コンタクト層は、実質的に前記メサ表面の全体を覆うことを特徴とする請求項１に記載の半導体デバイスの作製方法。
7. 前記半導体層は、Ｐ型層及びＮ型層を備え、前記Ｐ型層及び／又は前記Ｎ型層の一方の少なくとも一部分が前記メサに含まれていることを特徴とする請求項１に記載の半導体デバイスの作製方法。
8. 前記半導体層は、前記Ｐ型層と前記Ｎ型層の間に活性層をさらに備えていることを特徴とする請求項７に記載の半導体デバイスの作製方法。
9. 前記メサに電気的に結合された第２のコンタクト層を形成し、その結果、前記第１及び第２のコンタクト層によって、前記Ｐ型層及び前記Ｎ型層を貫通する電気経路が形成されるステップをさらに有することを特徴とする請求項７に記載の半導体デバイスの作製方法。
10. 前記Ｎ型層が前記Ｐ型層と前記基板の間に設けられ、前記Ｐ型層が前記Ｎ型層と前記コンタクト層の間に設けられることを特徴とする請求項７に記載の半導体デバイスの作製方法。
11. 前記コンタクト層は、アルミニウム、銅、金、ニッケル、チタン、白金、及び／又はパラジウムから選択される金属からなる層を含むことを特徴とする請求項１に記載の半導体デバイスの作製方法。
12. 前記半導体層は、エピタキシャル半導体層を含むことを特徴とする請求項１に記載の半導体デバイスの作製方法。
13. 前記半導体層は、ＩＩＩ−Ｖ族半導体材料を含むことを特徴とする請求項１に記載の半導体デバイスの作製方法。
14. 前記ＩＩＩ−Ｖ族半導体材料は、ＩＩＩ族窒化物半導体材料を含むことを特徴とする請求項１３に記載の半導体デバイスの作製方法。
15. 前記メサは、前記パターニングされた半導体層において、発光デバイスの光閉じ込め又は電流閉じ込めの少なくとも一方を提供するように形成されることを特徴とする請求項１に記載の半導体デバイスの作製方法。
16. 前記メサ側壁にはコンタクト層が無いことを特徴とする請求項１に記載の半導体デバイスの作製方法。
17. 基板とは反対側にメサ表面を有するとともに、前記メサ表面と前記基板の間にメサ側壁を有するメサを備えた半導体構造を前記基板上に形成するステップと、
    前記メサ表面上にコンタクト層を形成するステップと、
    前記メサ側壁上と、前記メサ表面とは反対側の前記コンタクト層の部分上に、前記メサ表面とは反対側の前記コンタクト層の部分を露出させるビアホールを内部に有する不働態化層を形成するステップと
    を有することを特徴とする半導体デバイスの作製方法。
18. 前記コンタクト層は、実質的に前記メサ表面の全体を覆うことを特徴とする請求項１７に記載の半導体デバイスの作製方法。
19. 前記半導体構造は、Ｐ型層及びＮ型層を備え、前記Ｐ型層及び／又は前記Ｎ型層の一方の少なくとも一部分が前記メサに含まれていることを特徴とする請求項１７に記載の半導体デバイスの作製方法。
20. 前記半導体構造は、前記Ｐ型層と前記Ｎ型層の間に活性層をさらに備えていることを特徴とする請求項１９に記載の半導体デバイスの作製方法。
21. 前記半導体構造に電気的に結合された第２のコンタクト層を形成し、その結果、前記第１及び第２のコンタクト層によって、前記Ｐ型層及び前記Ｎ型層を貫通する電気経路が形成されるステップをさらに有することを特徴とする請求項１９に記載の半導体デバイスの作製方法。
22. 前記Ｎ型層が前記Ｐ型層と前記基板の間に設けられ、前記Ｐ型層が前記Ｎ型層と前記コンタクト層の間に設けられることを特徴とする請求項１９に記載の半導体デバイスの作製方法。
23. 前記不働態化層上と、前記半導体構造とは反対側の前記コンタクト層の露出部分上に金属層を形成するステップをさらに有することを特徴とする請求項１７に記載の半導体デバイスの作製方法。
24. 前記コンタクト層は、アルミニウム、銅、金、ニッケル、チタン、白金、及び／又はパラジウムから選択される金属からなる層を含むことを特徴とする請求項１７に記載の半導体デバイスの作製方法。
25. 前記半導体構造は、エピタキシャル半導体層を含むことを特徴とする請求項１７に記載の半導体デバイスの作製方法。
26. 前記半導体構造は、ＩＩＩ−Ｖ族半導体材料を含むことを特徴とする請求項１７に記載の半導体デバイスの作製方法。
27. 前記ＩＩＩ−Ｖ半導体材料は、ＩＩＩ族窒化物半導体材料を含むことを特徴とする請求項２６に記載の半導体デバイスの作製方法。
28. 前記メサは、前記半導体構造において、発光デバイスの光閉じ込め又は電流閉じ込めの少なくとも一方を提供するように形成されることを特徴とする請求項１７に記載の半導体デバイスの作製方法。
29. 前記メサ側壁にはコンタクト層が無いことを特徴とする請求項１７に記載の半導体デバイスの作製方法。
30. 基板とは反対側にメサ表面を有するとともに、前記メサ表面と前記基板の間にメサ側壁を有するメサを備えた半導体構造を前記基板上に形成するステップと、
    前記基板とは反対側の前記メサ表面の全体を実質的に覆うコンタクト層を形成するステップと
    を有することを特徴とする半導体デバイスの作製方法。
31. 前記メサ側壁上と、前記メサ表面とは反対側の前記コンタクト層の部分上に不働態化層を形成するステップをさらに有し、前記不働態化層は、前記メサ表面とは反対側の前記コンタクト層の部分に、前記不働態化層の無いビアホールを内部に有することを特徴とする請求項３０に記載の半導体デバイスの作製方法。
32. 前記不働態化層上と、前記コンタクト層の前記不働態化層の無い部分上とに金属層を形成するステップをさらに有することを特徴とする請求項３１に記載の半導体デバイスの作製方法。
33. 前記半導体構造は、Ｐ型層及びＮ型層を備え、前記Ｐ型層及び／又は前記Ｎ型層の一方の少なくとも一部分が前記メサに含まれていることを特徴とする請求項３０に記載の半導体デバイスの作製方法。
34. 前記半導体構造は、前記Ｐ型層と前記Ｎ型層の間に活性層をさらに有することを特徴とする請求項３３に記載の半導体デバイスの作製方法。
35. 前記半導体構造に電気的に結合された第２のコンタクト層を形成し、その結果、前記第１及び第２のコンタクト層によって、前記Ｐ型層及び前記Ｎ型層を貫通する電気経路が形成されるステップをさらに有することを特徴とする請求項３３に記載の半導体デバイスの作製方法。
36. 前記Ｎ型層が前記Ｐ型層と前記基板の間に設けられ、前記Ｐ型層が前記Ｎ型層と前記コンタクト層の間に設けられることを特徴とする請求項３３に記載の半導体デバイスの作製方法。
37. 前記コンタクト層は、アルミニウム、銅、金、ニッケル、チタン、白金、及び／又はパラジウムから選択される金属からなる層を含むことを特徴とする請求項３０に記載の半導体デバイスの作製方法。
38. 前記半導体構造は、エピタキシャル半導体層を含むことを特徴とする請求項３０に記載の半導体デバイスの作製方法。
39. 前記半導体構造は、ＩＩＩ−Ｖ族半導体材料を含むことを特徴とする請求項３０に記載の半導体デバイスの作製方法。
40. 前記ＩＩＩ−Ｖ半導体材料は、ＩＩＩ族窒化物半導体材料を含むことを特徴とする請求項３９に記載の半導体デバイスの作製方法。
41. 前記メサは、前記半導体構造において、発光デバイスの光閉じ込め又は電流閉じ込めの少なくとも一方を提供するように形成されることを特徴とする請求項３０に記載の半導体デバイスの作製方法。
42. 前記メサ側壁にはコンタクト層が無いことを特徴とする請求項３０に記載の半導体デバイスの作製方法。
43. 基板と、
    該基板とは反対側にメサ表面を有するとともに、該メサ表面と前記基板の間にメサ側壁を有するメサを備えた半導体構造と、
    前記メサ表面上に設けられたコンタクト層と、
    前記メサ側壁上と、前記メサ表面とは反対側の前記コンタクト層の部分上に設けられ、前記メサ表面とは反対側の前記コンタクト層の部分を露出するビアホールを内部に有する不働態化層と
    を備えたことを特徴とする半導体デバイス。
44. 前記コンタクト層は、実質的に前記メサ表面の全体を覆うことを特徴とする請求項４３に記載の半導体デバイス。
45. 前記半導体構造は、Ｐ型層及びＮ型層を備え、前記Ｐ型層及び／又は前記Ｎ型層の一方の少なくとも一部分が前記メサに含まれていることを特徴とする請求項４３に記載の半導体デバイス。
46. 前記半導体構造は、前記Ｐ型層及び前記Ｎ型層の間に活性層をさらに備えていることを特徴とする請求項４５に記載の半導体デバイス。
47. 前記半導体構造に電気的に結合した第２のコンタクト層をさらに備え、その結果、前記第１及び第２のコンタクト層によって、前記Ｐ型層及び前記Ｎ型層を貫通する電気経路が設けられていることを特徴とする請求項４５に記載の半導体デバイス。
48. 前記Ｎ型層が前記Ｐ型層と前記基板の間に設けられ、前記Ｐ型層が前記Ｎ型層と前記コンタクト層の間に設けられていることを特徴とする請求項４５に記載の半導体デバイス。
49. 前記不働態化層上と、前記半導体構造とは反対側の前記コンタクト層の露出部分上に金属層をさらに備えていることを特徴とする請求項４３に記載の半導体デバイス。
50. 前記コンタクト層は、アルミニウム、銅、金、ニッケル、チタン、白金、及び／又はパラジウムから選択される金属からなる層を含むことを特徴とする請求項４３に記載の半導体デバイス。
51. 前記半導体構造は、エピタキシャル半導体層を含むことを特徴とする請求項４３に記載の半導体デバイス。
52. 前記半導体構造は、ＩＩＩ−Ｖ族半導体材料を含むことを特徴とする請求項４３に記載の半導体デバイス。
53. 前記ＩＩＩ−Ｖ族半導体材料は、ＩＩＩ族窒化物半導体材料を含むことを特徴とする請求項５２に記載の半導体デバイス。
54. 前記メサは、前記半導体構造において、発光デバイスの光閉じ込め又は電流閉じ込めの少なくとも一方を提供するように構成されていることを特徴とする請求項４３に記載の半導体デバイス。
55. 前記メサ側壁にはコンタクト層が無いことを特徴とする請求項４３に記載の半導体デバイス。
56. 基板と、
    該基板上に設けられ、前記基板とは反対側にメサ表面を有するとともに、前記メサ表面と前記基板の間にメサ側壁を有するメサを備えた半導体構造と、
    前記基板とは反対側の前記メサ表面の全体を実質的に覆うコンタクト層と
    を備えたことを特徴とする半導体デバイス。
57. 前記メサ側壁上と、前記メサ表面とは反対側の前記コンタクト層の部分上に設けられ、前記メサ表面とは反対側の前記コンタクト層の部分を露出するビアホールを内部に有する不働態化層をさらに備えていることを特徴とする請求項５６に記載の半導体デバイス。
58. 前記不働態化層上と、前記半導体構造とは反対側の前記コンタクト層の露出部分上に金属層をさらに備えていることを特徴とする請求項５７に記載の半導体デバイス。
59. 前記半導体構造は、Ｐ型層及びＮ型層を備え、前記Ｐ型層及び／又は前記Ｎ型層の一方の少なくとも一部分が前記メサに含まれていることを特徴とする請求項５６に記載の半導体デバイス。
60. 前記半導体構造は、前記Ｐ型層及び前記Ｎ型層の間に活性層をさらに備えていることを特徴とする請求項５９に記載の半導体デバイス。
61. 前記半導体構造に電気的に結合した第２のコンタクト層をさらに備え、その結果、前記第１及び第２のコンタクト層によって、前記Ｐ型層及び前記Ｎ型層を貫通する電気経路が設けられていることを特徴とする請求項５９に記載の半導体デバイス。
62. 前記Ｎ型層が前記Ｐ型層と前記基板の間に設けられ、前記Ｐ型層が前記Ｎ型層と前記コンタクト層の間に設けられていることを特徴とする請求項５９に記載の半導体デバイス。
63. 前記コンタクト層は、アルミニウム、銅、金、ニッケル、チタン、白金、及び／又はパラジウムから選択される金属からなる層を含むことを特徴とする請求項５６に記載の半導体デバイス。
64. 前記半導体構造は、エピタキシャル半導体層を含むことを特徴とする請求項５６に記載の半導体デバイス。
65. 前記半導体構造は、ＩＩＩ−Ｖ族半導体材料を含むことを特徴とする請求項５６に記載の半導体デバイス。
66. 前記ＩＩＩ−Ｖ族半導体材料は、ＩＩＩ族窒化物半導体材料を含むことを特徴とする請求項６５に記載の半導体デバイス。
67. 前記メサは、前記半導体構造において、発光デバイスの光閉じ込め又は電流閉じ込めの少なくとも一方を提供するように構成されていることを特徴とする請求項５６に記載の半導体デバイス。
68. 前記メサ側壁にはコンタクト層が無いことを特徴とする請求項５６に記載の半導体デバイス。
    

Images