JP4866550B2 - 自己整合型の半導体メサおよびコンタクト層を有する半導体デバイス、および、該デバイスに関連する構造の形成方法 - Google Patents

自己整合型の半導体メサおよびコンタクト層を有する半導体デバイス、および、該デバイスに関連する構造の形成方法 Download PDF

Info

Publication number
JP4866550B2
JP4866550B2 JP2004563767A JP2004563767A JP4866550B2 JP 4866550 B2 JP4866550 B2 JP 4866550B2 JP 2004563767 A JP2004563767 A JP 2004563767A JP 2004563767 A JP2004563767 A JP 2004563767A JP 4866550 B2 JP4866550 B2 JP 4866550B2
Authority
JP
Japan
Prior art keywords
layer
mesa
semiconductor
mask
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2004563767A
Other languages
English (en)
Other versions
JP2006511942A (ja
Inventor
ダブリュ．ハーベラーン ケビン
ジェイ．バーグマン マイケル
ロサド レイモンド
ティー．エマーソン デイビッド
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Wolfspeed Inc
Original Assignee
Cree Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Cree Inc filed Critical Cree Inc
Publication of JP2006511942A publication Critical patent/JP2006511942A/ja
Application granted granted Critical
Publication of JP4866550B2 publication Critical patent/JP4866550B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/14—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure
    • H01L33/145—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure with a current-blocking structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/30—Structure or shape of the active region; Materials used for the active region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/04—Processes or apparatus for excitation, e.g. pumping, e.g. by electron beams
    • H01S5/042—Electrical excitation ; Circuits therefor
    • H01S5/0421—Electrical excitation ; Circuits therefor characterised by the semiconducting contacting layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
    • H01S5/22—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
    • H01S5/22—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure
    • H01S5/223—Buried stripe structure
    • H01S5/2231—Buried stripe structure with inner confining structure only between the active layer and the upper electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/30—Structure or shape of the active region; Materials used for the active region
    • H01S5/32—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures
    • H01S5/323—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser
    • H01S5/32308—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser emitting light at a wavelength less than 900 nm
    • H01S5/32341—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser emitting light at a wavelength less than 900 nm blue laser based on GaN or GaP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S2301/00—Functional characteristics
    • H01S2301/17—Semiconductor lasers comprising special layers
    • H01S2301/176—Specific passivation layers on surfaces other than the emission facet
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/0206—Substrates, e.g. growth, shape, material, removal or bonding
    • H01S5/021—Silicon based substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/04—Processes or apparatus for excitation, e.g. pumping, e.g. by electron beams
    • H01S5/042—Electrical excitation ; Circuits therefor
    • H01S5/0425—Electrodes, e.g. characterised by the structure
    • H01S5/04254—Electrodes, e.g. characterised by the structure characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
    • H01S5/22—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure
    • H01S5/2205—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure comprising special burying or current confinement layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
    • H01S5/22—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure
    • H01S5/2205—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure comprising special burying or current confinement layers
    • H01S5/2206—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure comprising special burying or current confinement layers based on III-V materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
    • H01S5/22—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure
    • H01S5/2205—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure comprising special burying or current confinement layers
    • H01S5/2214—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure comprising special burying or current confinement layers based on oxides or nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
    • H01S5/22—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure
    • H01S5/227—Buried mesa structure ; Striped active layer
    • H01S5/2275—Buried mesa structure ; Striped active layer mesa created by etching

Description

本発明は、電子工学分野に関し、より詳細には、電子半導体デバイス、および、該デバイスに関連する構造の形成方法に関する。
本願は、２００２年１２月２０日出願の「Ｌａｓｅｒ Ｄｉｏｄｅ Ｗｉｔｈ Ｓｅｌｆ−Ａｌｉｇｎｅｄ Ｉｎｄｅｘ Ｇｕｉｄｅ Ａｎｄ Ｖｉａ」という名称の米国特許仮出願第６０／４３５、２１３号明細書、２００２年１２月２０日出願の「Ｌａｓｅｒ Ｄｉｏｄｅ Ｗｉｔｈ Ｓｕｒｆａｃｅ Ｄｅｐｒｅｓｓｅｄ Ｒｉｄｇｅ Ｗａｖｅｇｕｉｄｅ」という名称の米国特許仮出願第６０／４３４、９１４号明細書、２００２年１２月２０日出願の「Ｌａｓｅｒ Ｄｉｏｄｅ ｗｉｔｈ Ｅｔｃｈｅｄ Ｍｅｓａ Ｓｔｒｕｃｔｕｒｅ」という名称の米国特許仮出願第６０／４３４、９９９号明細書、および２００２年１２月２０日出願の「Ｌａｓｅｒ Ｄｉｏｄｅ Ｗｉｔｈ Ｍｅｔａｌ Ｃｕｒｒｅｎｔ Ｓｐｒｅａｄｉｎｇ Ｌａｙｅｒ」という名称の米国特許仮出願第６０／４３５、２１１号明細書の利益を主張するものである。これらの各特許仮出願の開示は、これによりその開示全体が参照によって本明細書に組み込まれる。
また、本願は、本願と並行して出願した「Ｍｅｔｈｏｄｓ Ｏｆ Ｆｏｒｍｉｎｇ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｍｅｓａ Ｓｔｒｕｃｔｕｒｅｓ Ｉｎｃｌｕｄｉｎｇ Ｓｅｌｆ−Ａｌｉｇｎｅｄ Ｃｏｎｔａｃｔ Ｌａｙｅｒｓ Ａｎｄ Ｒｅｌａｔｅｄ Ｄｅｖｉｃｅｓ」という名称の米国特許出願第 号明細書（整理番号５３０８―２８０）、本願と並行して出願した「Ｍｅｔｈｏｄｓ Ｏｆ Ｆｏｒｍｉｎｇ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｄｅｖｉｃｅｓ ｉｎｃｌｕｄｉｎｇ Ｍｅｓａ Ｓｔｒｕｃｔｕｒｅｓ Ａｎｄ Ｍｕｌｔｉｐｌｅ Ｐａｓｓｉｖａｔｉｏｎ Ｌａｙｅｒｓ Ａｎｄ Ｒｅｌａｔｅｄ Ｄｅｖｉｃｅｓ」という名称の米国特許出願第 号明細書（整理番号５３０８―２８２）、および本願と並行して出願した「Ｍｅｔｈｏｄｓ Ｏｆ Ｆｏｒｍｉｎｇ Ｅｌｅｃｔｒｏｎｉｃ Ｄｅｖｉｃｅｓ Ｉｎｃｌｕｄｉｎｇ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｍｅｓａ Ｓｔｒｕｃｔｕｒｅｓ Ａｎｄ Ｃｏｎｄｕｃｔｉｖｉｔｙ Ｊｕｎｃｔｉｏｎｓ Ａｎｄ Ｒｅｌａｔｅｄ Ｄｅｖｉｃｅｓ」という名称の米国特許出願第 号明細書（整理番号５３０８―２８３）にも関連する。これらの各米国特許出願の開示は、これによりその開示全体が参照によって本明細書に組み込まれる。
レーザは、光子の誘導放出の結果として可干渉性の単色光のビームを生成するデバイスである。光子の誘導放出は、レーザによって生成される光束に高い光エネルギーを与えることができる光学利得をもたらすこともできる。多くの材料はレーザ効果（ｌａｓｉｎｇ ｅｆｆｅｃｔ）を発生させることができ、それらには、特定の高純度結晶（一般的な例はルビー）と、半導体と、特定のタイプのガラスと、二酸化炭素、ヘリウム、アルゴンおよびネオンを含む特定のガスと、特定のプラズマとが含まれる。
近年、レーザは半導体材料で開発されてきており、したがって、小サイズ、低コスト、および一般に半導体デバイスに伴うその他の関連する利点が活かされている。半導体技術では、光子が主要な役割をするデバイスを「光（ｐｈｏｔｏｎｉｃ）」デバイスまたは「光電子（ｏｐｔｏｅｌｅｃｔｒｏｎｉｃ）」デバイスと呼ぶ。さらに、光デバイスには、発光ダイオード（ＬＥＤ）、光検出器、光起電力デバイス、および半導体レーザが含まれる。
放出される発光が空間的・時間的に可干渉性であるという点で、半導体レーザは他のレーザと同様である。前述のように、レーザ光線は単色性が高く（すなわち、バンド幅が狭い）、非常に方向性のある光束を生成する。しかし、半導体レーザは、いくつかの点で他のレーザと異なることがある。例えば、半導体レーザでは量子遷移が材料の帯域特性に関連していること、半導体レーザは非常にコンパクトなサイズにすることができ、非常に狭い活性領域およびより大きいレーザ光線の発散度を有することができること、半導体レーザの特徴が接合媒体の特性に強く影響されることがあること、ならびに、ＰＮ接合レーザの場合、順方向電流がダイオード自体を通過することによってレーザ作用（ｌａｓｉｎｇ−ａｃｔｉｏｎ）が起きることが挙げられる。総体的には、半導体レーザは、デバイス全体に導かれる電流を変調することによって制御できる非常に効率的なシステムをもたらすことができる。さらに、半導体レーザは非常に短い光子寿命を有することができるので、それらを利用して高周波変調を生じさせることもできる。さらには、コンパクトなサイズおよびそのような高周波変調能力によって、半導体レーザは光ファイバ通信用の重要な光源となることができる。
広義には、半導体レーザの構造は、光増幅を生じさせることができる共振空胴を作り出すための光閉じ込めと、誘導放出を生じさせる高電流密度を発生させるための電流閉じ込め（ｅｌｅｃｔｒｉｃａｌ ｃｏｎｆｉｎｅｍｅｎｔ）とをもたらすべきである。さらに、レーザ効果（誘導放射）を発生させるために、半導体を間接バンドギャップ型の材料ではなく直接バンドギャップ型の材料にすることができる。半導体の特徴に精通している者には周知のように、直接バンドギャップ型材料とは、価電子帯から伝導帯への電子の遷移に電子の結晶運動量の変化を必要としない材料である。ガリウムヒ素および窒化ガリウムは、直接バンドギャップ型半導体の例である。間接バンドギャップ型半導体では、もう１つの状態が存在する。すなわち、価電子帯と伝導帯の間の電子の遷移には、結晶運動量の変化が必要となる。シリコンおよび炭化シリコンは、そのような間接半導体の例である。
光閉じ込め、電子閉じ込めおよび反射を含む、半導体レーザの理論、構造、および動作に関する有用な説明は、文献に記載されており（例えば、非特許文献１参照）、これらのページは参照により本明細書に完全に組み込まれる。
ＬＥＤおよびレーザなどの光デバイスに精通している者には周知のように、所与の半導体材料によって発生させることができる電磁放射の周波数（すなわち光子）は、その材料のバンドギャップの１つの働きであってもよい。小さいバンドギャップは、低エネルギーで長波長の光子を発生させ、バンドギャップの大きい材料は、高エネルギーで短波長の光子を発生させる。例えば、レーザ用に一般に使用される１半導体は、アルミニウムインジウムガリウムリン（ＡＩＩｎＧａＰ）である。この材料のバンドギャップ（実際には、存在する各元素のモル分率または原子分率に依存するバンドギャップの範囲）のために、ＡＩＩｎＧａＰが生成できる光は、可視スペクトルの赤色部分、すなわち約６００から７００ナノメートル（ｎｍ）に限定されることがある。スペクトルの青色部分または紫外部分の波長を有する光子を生成するために、比較的大きいバンドギャップを有する半導体材料を使用することができる。窒化ガリウム（ＧａＮ）と、３元合金の窒化ガリウムインジウム（ＩｎＧａＮ）、窒化ガリウムアルミニウム（ＡＩＧａＮ）、および窒化インジウムアルミニウム（ＡＩＩｎＮ）と、４元合金の窒化ガリウムアルミニウムインジウム（ＡＩＩｎＧａＮ）などのＩＩＩ族の窒化物材料は、比較的高いバンドギャップ（ＧａＮの場合、室温で３．３６ｅＶ）のため、青色レーザおよび紫外レーザ用の魅力的な候補材料である。したがって、ＩＩＩ族の窒化物をベースとするレーザダイオードは３７０〜４２０ｎｍの範囲内の光を発することが実証されてきた。
本発明の譲受人に譲渡された多くの特許および多くの同時係属の特許出願も、同様に光電子デバイスの設計および製造について論じている。窒化ガリウムをベースとする光電子デバイスのための様々な方法および構造は、文献に記載されている（例えば、特許文献１、特許文献２、特許文献３、特許文献４、特許文献５、特許文献６参照）。低ひずみの窒化物レーザダイオード構造も文献に記載されている（例えば、特許文献７参照）。窒化物をベースとする光電子デバイス用のエピタキシャル構造は文献に記載されている（例えば、特許文献８、特許文献９参照）。様々な金属コンタクト構造とフリップチップ・ボンディング法を含むボンディング法とが文献に記載されている（例えば、特許文献１０、特許文献１１、特許文献１２、特許文献１３参照）。ドライエッチング法は文献に記載されている（例えば、特許文献１４参照）。窒化物光電子デバイス用のパッシベーション法は文献に記載されている（例えば、特許文献１５、特許文献１６参照）。窒化物レーザダイオードでの使用に適した活性層構造は文献に記載されている（例えば、特許文献１７、特許文献１８参照）。前述の特許、特許出願、および特許出願公開の全ての内容は、ここで完全に記載するかのように参照によって本明細書に組み込まれる。
米国特許第６４５９１００号明細書 米国特許第６３７３０７７号明細書 米国特許第６２０１２６２号明細書 米国特許第６１８７６０６号明細書 米国特許第５９１２４７７号明細書 米国特許第５４１６３４２号明細書 米国特許第５８３８７０６号明細書 米国特許出願公開第２００２００９３０２０号明細書 米国特許出願公開第２００２００２２２９０号明細書 米国特許出願公開第２００２０１２３１６４号明細書 米国特許出願公開第０３００４５０１５号明細書「Ｆｌｉｐ Ｃｈｉｐ Ｂｏｎｄｉｎｇ ｏｆ Ｌｉｇｈｔ Ｅｍｉｔｔｉｎｇ Ｄｅｖｉｃｅｓ ａｎｄ Ｌｉｇｈｔ Ｅｍｉｔｔｉｎｇ Ｄｅｖｉｃｅｓ Ｓｕｉｔａｂｌｅ ｆｏｒ Ｆｌｉｐ−Ｃｈｉｐ Ｂｏｎｄｉｎｇ」 米国特許出願公開第２００３００４２５０７号（特許出願第１０／１８５３５０号）明細書「Ｂｏｎｄｉｎｇ ｏｆ Ｌｉｇｈｔ Ｅｍｉｔｔｉｎｇ Ｄｉｏｄｅｓ Ｈａｖｉｎｇ Ｓｈａｐｅｄ Ｓｕｂｓｔｒａｔｅｓ ａｎｄ Ｃｏｌｌｅｔｓ ｆｏｒ Ｂｏｎｄｉｎｇ ｏｆ Ｌｉｇｈｔ Ｅｍｉｔｔｉｎｇ Ｄｉｏｄｅｓ Ｈａｖｉｎｇ Ｓｈａｐｅｄ Ｓｕｂｓｔｒａｔｅｓ」 米国特許出願公開第２００３００１５７２１号明細書「Ｌｉｇｈｔ Ｅｍｉｔｔｉｎｇ Ｄｉｏｄｅｓ Ｉｎｃｌｕｄｉｎｇ Ｍｏｄｉｆｉｃａｔｉｏｎｓ ｆｏｒ Ｓｕｂｍｏｕｎｔ Ｂｏｎｄｉｎｇ ａｎｄ Ｍａｎｕｆａｃｔｕｒｉｎｇ Ｍｅｔｈｏｄｓ Ｔｈｅｒｅｆｏｒ」 米国特許第６４７５８８９号明細書 米国特許出願第０８／９２０４０９号明細書「Ｒｏｂｕｓｔ−Ｇｒｏｕｐ ＩＩＩ Ｌｉｇｈｔ Ｅｍｉｔｔｉｎｇ Ｄｉｏｄｅ ｆｏｒ Ｈｉｇｈ Ｒｅｌｉａｂｉｌｉｔｙ ｉｎ Ｓｔａｎｄａｒｄ Ｐａｃｋａｇｉｎｇ Ａｐｐｌｉｃａｔｉｏｎｓ」 米国特許出願公開第２００３００２５１２１号明細書「Ｒｏｂｕｓｔ Ｇｒｏｕｐ ＩＩＩ Ｌｉｇｈｔ Ｅｍｉｔｔｉｎｇ Ｄｉｏｄｅ ｆｏｒ Ｈｉｇｈ Ｒｅｌｉａｂｉｌｉｔｙ ｉｎ Ｓｔａｎｄａｒｄ Ｐａｃｋａｇｉｎｇ Ａｐｐｌｉｃａｔｉｏｎｓ」 米国特許出願公開第２００３０００６４１８号明細書「Ｇｒｏｕｐ ＩＩＩ Ｎｉｔｒｉｄｅ Ｂａｓｅｄ Ｌｉｇｈｔ Ｅｍｉｔｔｉｎｇ Ｄｉｏｄｅ Ｓｔｒｕｃｔｕｒｅｓ ｗｉｔｈ ａ Ｑｕａｎｔｕｍ Ｗｅｌｌ ａｎｄ Ｓｕｐｅｒｌａｔｔｉｃｅ，Ｇｒｏｕｐ ＩＩＩ Ｎｉｔｒｉｄｅ Ｂａｓｅｄ Ｑｕａｎｔｕｍ Ｗｅｌｌ Ｓｔｒｕｃｔｕｒｅｓ ａｎｄ Ｇｒｏｕｐ ＩＩＩ Ｎｉｔｒｉｄｅ Ｂａｓｅｄ Ｓｕｐｅｒｌａｔｔｉｃｅ Ｓｔｒｕｃｔｕｒｅｓ」 米国特許出願公開第２００３００２００６１号明細書「Ｕｌｔｒａｖｉｏｌｅｔ Ｌｉｇｈｔ Ｅｍｉｔｔｉｎｇ Ｄｉｏｄｅ」 米国特許出願公開第２００３００４５０１５号（米国特許出願第１０／１８５２５２号）明細書 Ｓｚｅ、Ｐｈｙｓｉｃｓ ｏｆ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｄｅｖｉｃｅｓ、２ｎｄ Ｅｄｉｔｉｏｎ（１９８１）ａｔ ｐａｇｅｓ ７０４−７４２
しかし、従来の半導体レーザデバイスの脆弱な部分は、製造および／またはそれに続くパッケージング中に損傷を受けることがある。
さらに、従来の半導体レーザデバイスの電気的に脆弱な部分は、電流漏れ、短絡、および／または励起閾値の上昇を招くことがある。
本発明の一実施形態によれば、半導体デバイスの形成方法は、基板上に半導体層を形成すること、基板と反対側の半導体層上に導電層を形成すること、および半導体層と反対側の導電層上にマスクを形成することを含むことができる。マスクと基板の間にメサ側壁と、基板と反対側にメサ表面とを有する半導体メサを画定するためにマスクを維持し、半導体メサとマスクの間でメサ表面上にコンタクト層を画定しつつ、マスクを介して露出している導電層および半導体層の一部を選択的に除去することができる。パッシベーション層をマスク上とメサ側壁上に形成することができ、マスクと、マスク上のパッシベーション層の一部とを除去することができる。より具体的には、このコンタクト層は、半導体メサへのオーミックコンタクトをもたらすことができる。
金属層の一部を選択的に除去しつつ、導電層の副生物をマスクの側壁上に再堆積させることができる。したがって、導電層が除去されるにつれ、マスクの有効幅は増大することがある。さらに、半導体構造内で光閉じ込めまたは電流閉じ込めの少なくとも１つを発光デバイスにもたらすようにメサを構成することもできる。さらに、メサ側壁を導電性コンタクト層と接触させないこともできる。
この半導体層は、ＩＩＩ族の窒化物半導体材料などのＩＩＩ―Ｖ族の半導体材料にすることができ、半導体層を形成することは、エピタキシャル半導体層を形成することを含むことができる。さらに、半導体層は、第１の導電型（Ｎ型など）の第１の層と、基板と反対側の第１の層上に第２の導電型（Ｐ型など）の第２の層とを含むことができる。より具体的には、半導体層の一部を除去することは、第１の導電型の第１の層の一部を除去せずに第２の導電型の第２の層の一部を除去することを含むことができる。その代わりに、半導体層の一部を除去することは、第１および第２の層の一部を除去することを含むこともできる。さらに、この半導体層は、第１の層と第２の層の間に活性層を含むこともできる。
メサ内に含まれる半導体層の一部は、厚さ約０．１から５ミクロンの範囲内かそれ以上にすることができ、より具体的には、メサ内に含まれる半導体層の一部は、厚さ約２．５ミクロン未満でよい。さらに、コンタクト層との界面で、メサ表面を幅約１から３ミクロンの範囲内かそれ以上にすることができる。
マスクと、マスク上のパッシベーション層の一部とを除去した後、本発明の諸実施形態による方法は、メサ表面上と、コンタクト層を囲むパッシベーション層の一部分上とに導電性のオーバーレイ層（ｏｖｅｒｌａｙｅｒ）を形成することを含むこともできる。導電性オーバーレイ層は、ニッケル（Ｎｉ）、金（Ａｕ）、白金（Ｐｔ）、チタン（Ｔｉ）、タングステン（Ｗ）、モリブデン（Ｍｏ）、タンタル（Ｔａ）、および／またはパラジウム（Ｐｄ）の層などの金属層を含むことができる。パッシベーション層は、窒化シリコン、酸化シリコン、および／または酸化アルミニウムの層などの絶縁層を含むことができる。さらに、パッシベーション層を形成することは、化学気相成長法（ＣＶＤ）、プラズマ化学気相成長法（ＰＥＣＶＤ）、低圧化学気相成長法（ＬＰＣＶＤ）、スパッタリング法、および／または電子ビーム蒸着法を使用してパッシベーション層を堆積させることを含むことができる。
コンタクト層は、内側へ傾いた側壁と、メサ表面と反対側にコンタクト面とを含むことができる。パッシベーション層は内側へ傾いた側壁上へ延び、コンタクト層のコンタクト面はパッシベーション層と接触しない。さらに、コンタクト面に隣接する内側へ傾いた側壁の一部も、パッシベーション層と接触しなくてもよい。半導体メサの側壁は、基板に対して第１の勾配を有することができ、コンタクト層の側壁は、基板に対して第２の勾配を有することができ、第１の勾配を第２の勾配よりも大きくすることができる。さらに、導電層および半導体の一部を選択的に除去することは、導電層および半導体の一部をドライエッチングすることを含むこともできる。
本発明の一実施形態によれば、半導体デバイスの形成方法は、半導体構造を基板上に形成することを含むことができ、この半導体構造は、メサ側壁と、基板と反対側にメサ表面とを有する。コンタクト層をメサ表面上に形成する。このコンタクト層は、側壁と、メサ表面と反対側にコンタクト面とを有し、メサ表面のほぼ全体にわたって延びることができる。メサ側壁上と、メサ表面に隣接するコンタクト層側壁の一部分上にパッシベーション層を形成する。このパッシベーション層は、コンタクト層のコンタクト面のほぼ全体を露出させる。
この半導体構造は、ＩＩＩ族の窒化物半導体材料などのＩＩＩ―Ｖ族の半導体材料を含むことができる。さらに、半導体構造は、第１の導電型（Ｎ型など）の第１の層と、基板と反対側の第１の層上にある第２の導電型（Ｐ型など）の第２の層とを含むことができる。メサ側壁は、第１の導電型の第１の層の一部を露出させずに第２の導電型の第２の層の一部を露出させることができる。その代わりに、メサ側壁は、第１の導電型の第１の層の一部および第２の導電型の第２の層の一部を露出させることもできる。この半導体構造は、第１の層と第２の層の間に活性層を含むこともできる。
メサ内に含まれる半導体構造の一部は、少なくとも厚さ約０．１から５ミクロンの範囲内にすることができ、より具体的には、メサ内に含まれる半導体構造の一部は厚さ約２．５ミクロン未満である。さらに、半導体構造のメサ表面を幅約１から３ミクロンの範囲内にすることもできる。
本発明の一実施形態の方法によれば、コンタクト層の露出部分上と、コンタクト層を囲むパッシベーション層の一部分上とに導電性オーバーレイ層を形成することを含むことができる。導電性オーバーレイ層は、ニッケル（Ｎｉ）、金（Ａｕ）、白金（Ｐｔ）、チタン（Ｔｉ）、タングステン（Ｗ）、モリブデン（Ｍｏ）、タンタル（Ｔａ）、および／またはパラジウム（Ｐｄ）の層などの金属層を含む。パッシベーション層は、窒化シリコン、酸化シリコン、および／または酸化アルミニウムなどの絶縁材料の層を含むことができる。さらに、パッシベーション層を形成することは、化学気相成長法（ＣＶＤ）、プラズマ化学気相成長法（ＰＥＣＶＤ）、低圧化学気相成長法（ＬＰＣＶＤ）、スパッタリング法、および／または電子ビーム蒸着法を使用してパッシベーション層を堆積させることを含むことができる。
コンタクト層側壁は、内側へ傾いていることがあり、パッシベーション層は、メサ表面と反対側でコンタクト層の内側へ傾いた側壁上へ延びる。それに加えてまたはその代わりに、半導体構造のメサ側壁は、基板に対して第１の勾配を有することができ、コンタクト層側壁は、基板に対して第２の勾配を有することができ、第２の勾配は第１の勾配よりも小さい。
パッシベーション層を形成する前に、半導体基板と反対側のコンタクト層上にマスクを維持することができ、パッシベーション層を形成することはマスク上にパッシベーション層を形成することを含むことができる。パッシベーション層を形成した後で、マスクと、マスク上のパッシベーション層の一部とを除去することができる。したがって、パッシベーション層を貫通するビアホールを形成するためのマスキング作業を使用せずに、コンタクト層のコンタクト面をパッシベーション層と接触しないようにしておくことができる。さらに、半導体構造を形成することおよびコンタクト層を形成することは、基板上に半導体層を形成すること、半導体層上に導電層を形成すること、および半導体層と反対側の導電層上にマスクを形成することを含むことができる。次いで、マスクを介して露出している導電層および半導体層の一部を除去して、コンタクト層および半導体構造を形成することができる。パッシベーション層は、コンタクト面に隣接するコンタクト層側壁の部分を露出させることもできる。
本発明のさらに追加の一実施形態によれば、半導体デバイスは、基板と、その基板上に半導体構造とを含むことができ、この半導体構造は、メサ側壁と、基板と反対側にメサ表面とを有する。メサ表面上のコンタクト層は、側壁と、メサ表面と反対側にコンタクト面とを有し、このコンタクト層はメサ表面のほぼ全体にわたって延びる。パッシベーション層は、メサ側壁上と、メサ表面に隣接するコンタクト層側壁の一部分上とにあり、コンタクト層のコンタクト面のほぼ全体を露出させている。
この半導体構造は、ＩＩＩ族の窒化物半導体材料などのＩＩＩ―Ｖ族の半導体材料を含むことができる。半導体構造は、第１の導電型（Ｎ型など）の第１の層と、基板と反対側の第１の層上に第２の導電型（Ｐ型など）の第２の層とを含むことができる。さらに、メサ側壁は、第１の導電型の第１の層の一部を露出させずに第２の導電型の第２の層の一部を露出させることができる。その代わりに、メサ側壁は、第１の導電型の第１層の一部および第２の導電型の第２層の一部を露出させることもできる。この半導体構造は、第１の層と第２の層の間に活性層を含むこともできる。
メサ内に含まれる半導体構造の一部は、厚さ約０．１から５ミクロンの範囲内にすることができ、より具体的には、メサ内に含まれる半導体層の一部は厚さ約２．５ミクロン未満でよい。半導体構造のメサ表面を幅約１から３ミクロンの範囲内にすることができる。
この半導体デバイスは、コンタクト層の露出部分上と、コンタクト層を囲むパッシベーション層の一部分上とに導電性オーバーレイ層を含むこともできる。導電性オーバーレイ層は、ニッケル（Ｎｉ）、金（Ａｕ）、白金（Ｐｔ）、チタン（Ｔｉ）、タングステン（Ｗ）、モリブデン（Ｍｏ）、タンタル（Ｔａ）、および／またはパラジウム（Ｐｄ）の層などの金属層を含むことができる。パッシベーション層は、窒化シリコン、酸化シリコン、および／または酸化アルミニウムなどの絶縁材料の層を含むこともできる。
コンタクト層側壁は、内側へ傾いていることがあり、パッシベーション層は、メサ表面と反対側にあるコンタクト層の内側へ傾いた側壁上へ延びることができる。さらに、パッシベーション層は、コンタクト面に隣接するコンタクト層側壁の部分を露出させることもできる。さらに、半導体構造のメサ側壁は、基板に対して第１の勾配を有することができ、コンタクト層側壁は、基板に対して第２の勾配を有することができ、第２の勾配は第１の勾配よりも小さい。
次に、本発明の一実施形態を示す添付の図面を参照して、以下、本発明をより詳細に説明する。なお、本発明は、異なる形態でも実施することができ、本明細書において記載される実施形態に限定されると解釈されるべきではない。むしろ、この開示が網羅的かつ包括的なものとなり、当業者に本発明の範囲が完全に伝わるようにこれらの実施形態を提供する。図面では、明確にするために層および領域の厚さを誇張してある。また、ある層が別の層または基板の「上」にあると述べる場合には、それが別の層または基板の上に直接あることができ、あるいは介在層が存在することもあることが理解されよう。また、ある要素が別の要素に「結合」または「接続」されると述べる場合には、それをもう一方の要素に直接的に結合または接続させることができ、あるいは介在要素が存在することもあることが理解されよう。同様の番号は全体を通して同様の要素を表す。さらに、本明細書では、図に示すように、「垂直の」と「水平の」などの相対語を基板またはベース層に対する関係を述べるために使うことがある。これらの用語が、図に示す向き（ｏｒｉｅｎｔａｔｉｏｎ）に加えてデバイスの異なる向きを含むことが意図されていることが理解されよう。
マグネシウムなどのＰ型不純物（ドーパント）をドープすることによって、ＩＩＩ族の窒化物材料をＰ型にすることができる。しかし、Ｐ型窒化物半導体材料は、比較的低いキャリア活性化率と比較的低いキャリア移動度をもたらすことがある。したがって、Ｐ型窒化物半導体材料は、比較的高い抵抗率を特徴とすることがある。レーザダイオードは、レーザ発光する状態となるために比較的高い電流レベルを必要とすることがあるので、できるだけ広い表面積をＰ型窒化物材料へのオーミックコンタクトで覆うことが有益であることがある。
図１は、Ｐ型のＩＩＩ族窒化物をベースとするレーザダイオードへオーミックコンタクトをもたらす構造を示す断面図である。図１に示すように、レーザ構造２１０は基板２１２を含み、基板２１２上には１つまたは複数のＩＩＩ族の窒化物材料を含むエピタキシャル半導体構造２１４が形成されている。エピタキシャル半導体構造２１４は、Ｎ型層２１５、Ｐ型層２１７、およびＮ型とＰ型層の間の活性層２１６を含むことができる。活性層２１６は、単一または複数の量子井戸、２重ヘテロ構造、および／または超格子などの多くの異なる構造および／または層および／またはそれらの組み合わせのいずれかを含むことができる。活性層２１６は、デバイスのレーザ作用を促進できる光閉じ込め層と電流閉じ込め層を含むこともできる。
光閉じ込めと電流閉じ込めの目的で、エピタキシャル構造２１４の一部をメサ構造２２０へとパターン付けすることができる。パッシベーション層２１８は、Ｐ型層２１７の露出面を保護し絶縁することができる。パッシベーション層２１８は、二酸化シリコン、窒化シリコン、酸化アルミニウム、および／またはそれらの組み合わせなどの絶縁材料の層にすることができる。
レーザ構造２１０は、Ｐ型層２１７上に第１のオーミックコンタクト層２２６を、エピタキシャル半導体構造２１４と反対側の基板２１２上に第２のオーミックコンタクト層２２７を含むことができる。デバイス２１０と外部回路との相互接続のための導電経路を設けるために、パッシベーション層２１８上と第１のオーミックコンタクト層２２６上に金属オーバーレイ層２２４を設けることができる。金属オーバーレイ層２２４は、若干の光閉じ込めをデバイス２１０にもたらすこともできる。
第２のオーミックコンタクト２２７を基板２１２上に示したが、Ｎ型層２１５上にオーミックコンタクト２２７を設けることもできる。図１に示すデバイスでは、第１のオーミックコンタクト２２６と第２のオーミックコンタクト２２７の間にエピタキシャル半導体構造２１４と基板２１２を通る「垂直の」電流経路を有する「垂直の」デバイスを提供するために、基板２１２はＮ型炭化シリコンなどの導電材料を含むことができる。言い換えると、デバイスのアノードおよびカソードが基板２１２の両側にあるということである。「水平の」デバイスでは、両方のオーミックコンタクトが基板の同じ側となるように、例えば第２のオーミックコンタクトをＮ型層２１５の露出部分に配置することができる。
図１に示すように、メサ２２０の表面２２０Ａの一部を露出させるためにパッシベーション層２１８中に開口したビア２２２内のＰ型層２１７上に、オーミックコンタクト２２６を形成することができる。より詳細には、エピタキシャル半導体層を形成すること、エピタキシャル半導体層上にフォトレジスト層を形成すること、半導体層の一部を露出させるために（フォトリソグラフィとして周知の技法を使用して）フォトレジスト層をパターン付けすること、およびメサ２２０を形成するためにエピタキシャル半導体層の露出部分をエッチングすることによってメサ２２０を製作することができる。次いで、メサ２２０を含むエピタキシャル半導体構造２１４をパッシベーション層２１８で覆い、ビアが形成されることになっているパッシベーション層の一部を露出させるために、第２のパターン付けされるフォトレジスト層を（フォトリソグラフィを使用して）パッシベーション層上に形成しパターン付けすることができる。次いで、パッシベーション層の露出部分をエッチングしてビア２２２を形成し、それによりメサ表面２２０Ａの一部を露出させることができる。
次いで、ニッケル、チタン、白金、パラジウム、および／またはそれらの組み合わせなどの金属の層を、ビア２２２によって露出させたメサ表面２２０Ａの一部分上に堆積させることができる。しかし、前述の２つのフォトリソグラフィ・ステップの許容限界のため、ビア２２２をメサ表面２２０Ａに整合させることが難しいことがある。したがって、メサ表面２２０Ａよりも大幅に狭くビア２２２をパターン付けする必要があることがあり、その結果、パッシベーション層２１８がメサ表面２２０Ａのかなりの部分の上に延びることがあり、またオーミックコンタクト２２６がメサ表面２２０Ａのかなりの部分と接触しないことがある。したがって、オーミックコンタクト２２６からメサ表面２２０Ａへ流れる電流はメサ全体に不均等に分散し、デバイスの性能が低下することがある。
図１に示すように、メサ２２０の角部２１１をパッシベーション層２１８で覆うことができる。角部２１１は、半導体構造の電気的に脆弱な領域であることがあり、パッシベーション層はそれを保護することができる。より具体的には、金属オーバーレイ層２２４を堆積させるときに、メサ角部２１１を保護することが望ましいことがある。金属オーバーレイ層２２４を堆積するときに角部が保護されていない場合、オーバーレイ層からの金属がメサ２２０の側壁を下って移動し、電流漏れ、短絡、および／または励起閾値電圧の上昇を引き起こすことがある。パッシベーション層２１８をメサ２２０Ａの角部２１１上に設けることにより、高湿度などの環境条件からメサ側壁を保護することもできる。
図２に、本発明の諸実施形態によるレーザダイオード構造を示す。図２に示すように、レーザダイオード構造３０は、基板１２と、ＩＩＩ―Ｖ族の半導体材料、より具体的にはＩＩＩ族の窒化物半導体材料などの半導体材料を含むエピタキシャル半導体構造１４とを含むことができる。エピタキシャル半導体構造１４は、Ｎ型層１５とＰ型層１７を含むことができる。エピタキシャル半導体構造１４は、Ｎ型層とＰ型層の間に活性層１６を含むこともできる。
基板１２は、２Ｈ、４Ｈ、６Ｈ、８Ｈ、１５Ｒ、および／または３Ｃなどのポリタイプを有するＮ型炭化シリコン、サファイヤ、窒化ガリウム、および／または窒化アルミニウムなどの材料を含むことができる。エピタキシャル半導体構造１４と基板１２を通る電流経路が形成されるように、導電基板を設けることによって「垂直の」デバイスを得ることができる。図２に示すように、基板１２の両側に形成されたオーミックコンタクト層３６と２７の間に「垂直の」電流通路を形成する。その代わりに、基板の同じ側に両方のコンタクトを有する「水平の」デバイスを形成することもできる。この場合、基板は絶縁性でも、半絶縁性でも、導電性でも良い。
活性層１６は、多くの異なる構造および／または層および／またはそれらの組み合わせを含むことができる。例えば、活性層１６は、単一または複数の量子井戸、２重ヘテロ構造、および／または超格子などを含むことができる。また、活性層１６は、デバイスのレーザ作用を促進できる光閉じ込め層および／または電流閉じ込め層を含むこともできる。
例えば、光閉じ込めおよび／または電流閉じ込めをもたらすために、エピタキシャル半導体構造１４の一部を半導体メサ２０へとパターン付けすることができる。図２に示すように、Ｎ型層１５を少しもメサ２０内に含めずに、Ｐ型層１７の一部をメサ２０内に含めることができる。その代わりに、活性層１６および／またはＮ型層１５の一部または全部をメサ２０内に含めることもできる。メサ２０の厚さ（例えば、メサを形成するのに使用するエッチングの深さによって決まる）を、約０．１から５ミクロンの範囲内にすることができ、より具体的には、メサの厚さは約２．５ミクロン未満でよい。メサ表面２０Ａの幅（図３の断面で見ることができる）は、約１〜３ミクロンの範囲内にすることができ、メサの長さ（図２の断面に対して直角をなす）は、それよりも大幅に長くすることができる。
図２に示すように、メサ表面２０Ａ上にはオーミックコンタクト３６を形成することができ、メサ２０と反対側の基板１２上にはオーミックコンタクト２７を形成することができる。さらに図２に示すように、オーミックコンタクト３６をメサ表面２０Ａのほぼ幅全体と直接的に接触させることもできる。
パッシベーション層３４は、Ｐ型層１７の露出面を保護し絶縁することができ、二酸化シリコン、窒化シリコン、酸化アルミニウム、および／またはそれらの組み合わせなどの絶縁材料の層とすることができる。さらに、プラズマ化学気相成長法（ＰＥＣＶＤ）、低圧化学気相成長法（ＬＰＣＶＤ）、化学気相成長法（ＣＶＤ）、スパッタリング法、および／または電子ビーム蒸着法などの堆積技法を使用してパッシベーション層を形成することができる。図示のように、パッシベーション層３４は、メサ表面２０Ａの周縁部分を越えて延びることができ、したがってメサ表面２０Ａとメサ側壁が交わる潜在的に脆弱なメサ２０の角部を覆うことができる。パッシベーション層３４は、オーミックコンタクト層３６の傾いた側壁の一部を覆うこともできる。金属オーバーレイ層２４は、ニッケル、金、白金、チタン、モリブデン、タンタル、パラジウム、および／またはそれらの組み合わせなどの金属の層を含むことができる。図示のように、金属オーバーレイ層２４は、オーミックコンタクト層３６と接触して、レーザダイオードと外部デバイスとの電気的接続を容易にすることができる。例えば、オーミックコンタクト層は、他のデバイスとの電気的接続のための導線および／またはその他のボンディングに表面を提供することができる。
図３Ａから図３Ｆの断面図に、本発明の諸実施形態によるレーザダイオードの製造方法を示す。図３Ａに示すように、レーザダイオード前駆体構造は、Ｎ型層１５およびＰ型層１７’を含むエピタキシャル半導体構造１４’を含むことができる。エピタキシャル半導体層は、Ｎ型層とＰ型層の間に活性層１６を含むこともできる。さらに、金属層４２’は、基板１２と反対側のエピタキシャル半導体構造１４’へのオーミックコンタクトをもたらす金属スタックを含むことができる。エピタキシャル半導体構造１４’へのオーミックコンタクトをもたらすことに加えて、金属層４２’の金属スタックは、文献（例えば、特許文献１９および特許文献１２参照）に記載されているバリアおよび／またはボンディング層などの他の層を含むこともできる。これらの開示は、これによりその全体が参照によって本明細書に組み込まれる。金属層４２’およびエピタキシャル半導体構造１４’の一部が露出するように、マスク４４を金属層４２’上に形成する。例えば、マスク４４を、フォトリソグラフィ技法を使用してパターン付けするフォトレジストマスクにすることができる。その代わりに、マスク４４は、金属層４２’およびエピタキシャル半導体構造１４’をエッチングするのに使用するエッチング薬品（ｅｔｃｈ ｃｈｅｍｉｓｔｒｙ）に耐性のある別の材料の層であってもよい。
図３Ｂに示すように、マスク４４を介して露出する金属層４２’およびエピタキシャル半導体構造１４’の一部を、例えばドライエッチングを使用して選択的に除去して、オーミックコンタクト層４２とＰ型層１７の一部を含むメサ２０とを形成することができる。Ｐ型層１７の一部だけを露出させたメサ２０を示したが、Ｐ型層１７の全てがメサ内に含まれるように、および／または活性層１６の全てもしくは一部がメサ内に含まれるように、および／またはＮ型層１５の全てもしくは一部がメサ内に含まれるように、エピタキシャル半導体構造１４’の露出部分をより深くまで除去することができる。例えば、金属層４２’およびエピタキシャル半導体構造１４’の露出部分を基板１２まで除去することができる。
金属層４２’およびエピタキシャル半導体構造１４’の露出部分は、反応性イオンエッチング（ＲＩＥ）、電子サイクロトロン共鳴（ＥＣＲ）プラズマエッチング、および／または誘導結合高周波プラズマ（ＩＣＰ）エッチングなどのドライエッチングを使用して除去することができる。より具体的には、塩素（ＣＬ２）エッチングガス（ｅｔｃｈａｎｔ）を含むアルゴン（Ａｒ）環境内で、ドライエッチングを使用して金属層およびエピタキシャル半導体層をエッチングすることができる。例えば、約５から５０ｍＴｏｒｒの範囲内の圧力、約２００から１０００Ｗの範囲内の高周波電力のＲＩＥ反応装置内では、アルゴンは約２から４０ｓｃｃｍの範囲内の速度で流れることができ、塩素は約５から５０ｓｃｃｍの範囲内の速度で流れることができる。これらのエッチングパラメータは例として示すものであり、他のエッチングパラメータを使用することもできる。
図３Ｃおよび図３Ｄは、メサのエッチングが完了した後のオーミックコンタクト層４２とマスク４４とが交わる部分（ｉｎｔｅｒｓｅｃｔｉｏｎ）をさらに詳細に示している。図３Ｃに示すように、オーミックコンタクト層４２を形成するために金属層４２’中をエッチングが進行するにつれて、マスク４４の側壁４４Ａ上に残渣４５が積み重なることがある。残渣４５は、金属層４２’からエッチングされた材料の再堆積によって生じることがある。より具体的には、図３Ｄに示すように、金属層４２’のドライエッチング時に反応性イオン４１が金属層４２’に衝突することがあり、反応性イオン４１が、金属層４２’の露出部分を物理的に除去することがある。イオン４１および／またはエッチングされた材料などのエッチング副生物は、金属層４２’のエッチングが進行するにつれて、マスク４４の側壁上に積み重なる残渣４５を形成することがある。エッチングが金属層４２’中を進行するにつれて残渣４５がマスク４４の幅を有効に増大させることができるので、エッチングの深さが増すにつれ、金属層４２’のより広い領域をエッチングから保護（ｓｈｉｅｌｄｅｄ）／遮蔽（ｓｈａｄｏｗｅｄ）することができる。したがって、オーミックコンタクト層４２の側壁４２Ａは、内側へ傾く（ｂｅｖｅｌｅｄ）または傾斜がつく（ｓｌａｎｔｅｄ）ことがある。
金属層４２’がエッチングされてオーミックコンタクト層４２が形成され、Ｐ型層１７’のエッチングが始まると、マスク側壁４４Ａ上への残渣４５となるエッチング副生物の再堆積は減少し、かつ／またはなくなる。したがって、半導体メサ２０の側壁は、オーミックコンタクト層４２の側壁４２Ａよりも基板に対して大きな傾斜を有することがある。
図３Ｅに示すように、Ｐ型層１７の露出部分上、マスク４４上、およびオーミックコンタクト層４２の傾いた側壁の一部分上にパッシベーション層３４を形成する。パッシベーション層３４は、窒化シリコン、二酸化シリコン、および／または酸化アルミニウムなどの絶縁材料の層を含むことができる。さらに、プラズマ化学気相成長法（ＰＥＣＶＤ）、低圧化学気相成長法（ＬＰＣＶＤ）、化学気相成長法（ＣＶＤ）、スパッタリング法、および／または電子ビーム蒸着法などの堆積技法を使用してパッシベーション層３４を形成することができる。いくつかの実施形態によれば、パッシベーション層３４は、半導体層へのエッチングの深さよりもわずかに厚くすることができる。パッシベーション層３４を厚さ約０．１〜２ミクロンの範囲内にすることができ、半導体層へのエッチングの深さは、パッシベーション層の厚さよりもわずかに浅い。
オーミックコンタクト層４２の側壁は内側へ傾いていることがあるので、オーミックコンタクト層４２の内側へ傾いた側壁上のパッシベーション層３４の部分３８で半導体メサ２０の角部分を覆うことができる。したがって、パッシベーション層３４の部分３８によって電気的および／または物理的保護を半導体メサ２０の角部分に与えることができる。次いで、リフトオフ（ｌｉｆｔ−ｏｆｆ）法を使用してマスク４４およびマスク上のパッシベーション層３４の一部を除去することができ、形成された構造を脱イオン水内で洗浄することができる。したがって、半導体メサ２０に重なるパッシベーション層３４の部分３８は、オーミックコンタクト層４２を囲み保護する自己整合型のビアを効果的にもたらすことができる。言い換えると、オーミックコンタクト層４２および半導体メサ２０をパターン付けするのに使用するものと同じマスクを使用して、パッシベーション層を貫いて露出するオーミックコンタクト層のコンタクト面を画定する。
次いで、図３Ｆに示すように、パッシベーション層３４上と、オーミックコンタクト層４２の露出部分上とに金属オーバーレイ層５０を堆積させることができる。金属オーバーレイ層は、ニッケル、金、白金、チタン、タングステン、モリブデン、タンタル、パラジウム、および／またはそれらの組み合わせなどの金属の層にすることができる。したがって、パッシベーション層３４の部分３８は、自己整合型のビアを画定して、金属オーバーレイ層５０とＰ型層の間の接触の可能性を低下させる一方でオーミックコンタクト層４２と金属オーバーレイ層５０の間を接触させることができる。金属オーバーレイ層５０と半導体メサ２０の間の接触の可能性を低下させることによって、漏れ電流、短絡、および／または閾値電圧は低減する。図４は、本発明の諸実施形態によるメサ構造を示す写真である。
図５を参照して、本発明の追加の諸実施形態を説明する。図５の断面図に示すように、本発明の諸実施形態による半導体デバイスは、基板１１２と、基板１１２上にある半導体構造１１４とを含むことができ、半導体構造１１４は、半導体メサ側壁１２０Ａと、基板１１２と反対側に半導体メサ表面１２０Ｂとを有する半導体メサ１２０を含む。半導体メサ表面１２０Ｂ上のオーミックコンタクト層１３６は、側壁１３６Ａと、半導体メサ表面１２０Ｂと反対側にコンタクト面１３６Ｂとを含むことができ、オーミックコンタクト層１３６は、半導体メサ表面１２０Ｂのほぼ全体に延びることができる。半導体メサ側壁１２０Ａ上と、半導体メサ表面１２０Ｂに隣接するオーミックコンタクト層１３６Ａの一部分上とにパッシベーション層１３４を形成することができ、パッシベーション層１３４は、オーミックコンタクト層１３６のコンタクト面１３６Ｂのほぼ全体を露出させることができる。コンタクト面１３６Ｂに隣接するオーミックコンタクト層の側壁１３６Ａの一部も、パッシベーション層１３４から露出させることができる。
より具体的には、オーミックコンタクト層の側壁１３６Ａは内側へ傾いていることがあり、半導体メサ側壁１２０Ａに隣接するオーミックコンタクト層の内側へ傾いた側壁上へパッシベーション層１３４を延ばすことができる。半導体メサ表面１２０Ｂに隣接するオーミックコンタクト層の側壁１３６Ａの一部をパッシベーション層１３４で覆うことができ、コンタクト面１３６Ｂに隣接するオーミックコンタクト層の側壁１３６Ａの一部をパッシベーション層１３４に接触させないでおくことができる。さらに、半導体構造１１４の半導体メサ側壁１２０Ａは、基板に対して第１の勾配を有することができ、オーミックコンタクト層の側壁１３６Ａは、基板に対して第２の勾配を有することができ、第２の勾配は第１の勾配よりも小さい。
半導体メサ表面に隣接するオーミックコンタクト層の側壁１３６Ａの一部分上にパッシベーション層１３４を形成することによって、パッシベーション層が、半導体メサ側壁１２０Ａと半導体メサ表面１２０Ｂの間の半導体メサ１２０の角部分を保護することができる。図５に示すように、この半導体デバイスは、パッシベーション層１３４上とオーミックコンタクト層１３６の露出部分上に導電性オーバーレイ層１２４含むこともできる。より具体的には、導電性オーバーレイ層１２４は、コンタクト面１３６Ｂとオーミックコンタクト層側壁１３６Ａの露出部分への電気的接触をもたらして、半導体構造１１４の半導体メサ１２０を通る電流経路を形成する。さらに、半導体構造１１４と反対側の基板１１２上に第２のコンタクト層１２７を形成することができ、その結果、導電性オーバーレイ層１２４と第２のコンタクト層１２７との間にオーミックコンタクト層１３６、半導体構造１１４、および基板１１２を通る「垂直の」電流経路が画定される。その代わりに、半導体構造１１４に隣接する基板１１２の表面上または半導体メサに隣接する半導体構造１１４の表面上に第２のコンタクト層を形成して、「水平の」電流経路を画定することもできる。
本発明の特定の諸実施形態によれば、半導体構造１１４は、第１の導電型の第１の層と、基板１１２と反対側の第１の層上に第２の導電型の第２層とを含むことができる。より具体的には、第１の層と第２層の間にＰＮ接合が形成されるように、第１の層をＮ型層に第２層をＰ型層にすることができる。さらに、この半導体デバイスを発光デバイスにすることもでき、その結果、ＰＮ接合を通過する電流に反応して光が放出される。より具体的には、半導体デバイスを半導体レーザにすることができ、その結果、基板と平行でこの断面に対して直角に、半導体メサ構造１１４から可干渉光が放出される。
半導体メサ側壁１２０Ａは、第１の導電型の第１の層の一部を露出させずに、第２の導電型の第２の層の一部を露出させることができる。したがって、半導体メサ１２０の下の半導体構造１１４にＰＮ接合を配置できる。その代わりに、半導体メサ側壁１２０Ａは、第１の導電型の第１の層と第２の導電型の第２の層両方の一部を露出させることができる。したがって、半導体構造１１４の半導体メサ１２０内にＰＮ接合を配置することもできる。
また、半導体構造１１４は、第１および第２の導電型の第１の層と第２の層の間に活性層を含むこともできる。活性層は、単一または複数の量子井戸、２重ヘテロ構造、および／または超格子などの異なる構造および／または層および／またはそれらの組み合わせを含むことができる。活性層は、デバイス内のレーザ作用を促進できる光閉じ込め層および／または電流閉じ込め層を含むこともできる。
本発明の諸実施形態によれば、半導体メサ１２０内に含まれる半導体構造１１４の一部を、厚さ約０．１から５ミクロンの範囲内にすることができる。本発明の追加の諸実施形態によれば、半導体メサ１２０内に含まれる半導体構造１１４の一部を、厚さ約２．５ミクロン未満にすることができる。さらに、半導体構造１１４の半導体メサ表面１２０Ｂを、幅約１から３ミクロンの範囲内にすることもできる。但し、この幅は、図５の断面で見ることができる半導体メサ表面１２０Ｂの横方向寸法である。
メサ１２０の長さは、図５の断面に対して直角をなすメサの寸法であり、メサの長さは、幅よりもかなり長くてよい。長さを幅よりもかなり長くすることによって、半導体レーザデバイスを形成するときに、メサが電流閉じ込めおよび／または光閉じ込めをもたらすことがある。
図５に示すように、第１の導電型の第１の層の少なくとも一部が半導体メサ１２０内に含まれないように、半導体構造１１４は、半導体メサ１２０と、半導体メサ１２０と基板１１２の間にパターン付けされない部分とを有することができる。その代わりに、第１の導電型の第１の層の全てが半導体メサ１２０内に含まれるように、半導体メサ側壁１２０Ａを半導体メサ表面１２０Ｂから基板１１２まで延ばすこともできる。
半導体構造１１４は、ＩＩＩ族の窒化物半導体材料などのＩＩＩ―Ｖ族の半導体材料を含むことができる。さらに、基板１１２は、２Ｈ、４Ｈ、６Ｈ、８Ｈ、１５Ｒ、および／または３Ｃから選択されるポリタイプを有するＮ型炭化シリコンを含むことができる。あるいは、基板は、サファイヤ、窒化ガリウム、および／または窒化アルミニウムなどの別の材料を含むこともできる。半導体構造１１４と反対側の基板上に第２のコンタクト層１２７を形成する場合は、基板１１２を導電性にすることができる。しかし、基板１１２を通して電流経路を設けない場合には、非導電性の基板材料を使用することもできる。さらに、基板という用語は、半導体構造１１４を構成する半導体材料のパターン付けされていない部分を含むものであると定義することができ、かつ／または基板１１２と半導体構造１１４の間に材料遷移（ｍａｔｅｒｉａｌ ｔｒａｎｓｉｔｉｏｎ）がないこともある。さらに、半導体構造はエピタキシャル半導体構造でもよい。
導電性オーバーレイ層１２４は、ニッケル（Ｎｉ）、金（Ａｕ）、白金（Ｐｔ）、チタン（Ｔｉ）、タングステン（Ｗ）、モリブデン（Ｍｏ）、タンタル（Ｔａ）、および／またはパラジウム（Ｐｄ）の層などの金属層にすることができる。パッシベーション層は、窒化シリコン、酸化シリコン、および／または酸化アルミニウムの層などの絶縁材料の層にすることができる。さらに、化学気相成長法（ＣＶＤ）、プラズマ化学気相成長法（ＰＥＣＶＤ）、低圧化学気相成長法（ＬＰＣＶＤ）、スパッタリング法、および／または電子ビーム蒸着法のうちの１つまたは複数を使用してパッシベーション層を形成することもできる。
図６Ａ〜図６Ｄは、図５で示した半導体デバイスを形成するステップを示している。図６Ａに示すように、半導体層１１４’を基板１１２上に形成し、基板１１２と反対側の半導体層１１４’上に導電層１３６’を形成し、半導体層１１４’と反対側の導電層１３６’上にマスク１４４を形成することができる。前述のように、基板は、２Ｈ、４Ｈ、６Ｈ、８Ｈ、１５Ｒ、および３Ｃなどのポリタイプを有するＮ型炭化シリコン基板、サファイヤ、窒化ガリウム、および／またはアルミニウムなどの材料を含むことができる。導電層１３６’は、ニッケル、チタン、白金、および／またはパラジウムなどの金属を含むことができ、マスク１４４は、フォトレジストマスク、または導電層１３６’および半導体層１１４’をパターン付けするのに使用するエッチングに耐性のある他のマスキング材料にすることができる。
半導体層１１４’は、ＩＩＩ―Ｖ族の半導体材料、より具体的にはＩＩＩ族の窒化物材料などの半導体材料を含むことができる。さらに、半導体材料は、第１の導電型の第１の層と、基板と反対側の第１の層上に第２の導電型の第２の層とを含むことができる。より具体的には、第１の層と第２層の間にＰＮ接合が形成されるように、第１の層を基板１１２上のＮ型半導体層にすることができ、第２層を基板と反対側のＮ型半導体層上のＰ型半導体層にすることができる。さらに、半導体層を形成することは、エピタキシャル半導体層を形成することを含むことができる。
さらに、この半導体層は、Ｎ型層とＰ型層の間に活性層を含むこともできる。活性層は、単一または複数の量子井戸、２重ヘテロ構造、および／または超格子などの異なる構造および／または層および／またはそれらの組み合わせを含むことができる。活性層は、デバイス内のレーザ作用を促進できる光閉じ込め層および／または電流閉じ込め層を含むこともできる。
図６Ｂに示すように、マスク１４４から露出している導電層１３６’および半導体層１１４の一部を選択的に除去して、オーミックコンタクト層１３６と、半導体メサ側壁１２０Ａおよび半導体メサ表面１２０Ｂを有する半導体メサ１２０を含む半導体構造１１４とを画定することができる。反応性イオンエッチング（ＲＩＥ）、電子サイクロトロン共鳴（ＥＣＲ）プラズマエッチング、および／または誘導結合高周波プラズマ（ＩＣＰ）エッチングなどのドライエッチングを使用して、導電層および半導体層の一部を除去することができる。例えば、塩素（ＣＬ２）エッチングガスを含むアルゴン（Ａｒ）環境内で、ドライエッチングを使用して半導体層をエッチングすることができる。より具体的には、約５から５０ｍＴｏｒｒの範囲内の圧力、約２００から１０００Ｗの範囲内の高周波電力のＲＩＥ反応装置内で、アルゴンを約２から４０ｓｃｃｍの範囲内で流し、塩素を約５から５０ｓｃｃｍの範囲内で流すことによってドライエッチングを実行することができる。これらの処理条件は例として示すものであり、本発明の諸実施形態に従って他の処理条件を用いることもできる。
本発明の一実施形態によれば、半導体層１４４’を約０．１から５ミクロンの範囲内の深さまでエッチングすることができる。本発明の追加の諸実施形態によれば、半導体層１４４’を約２．５ミクロン未満の深さまでエッチングすることができる。エッチングの深さによって半導体メサ１２０の厚さが決まる。前述のように、半導体層１１４’は、基板上に第１の導電型層（Ｎ型層など）と、基板と反対側の第１の導電型層上に第２の導電型層（Ｐ型層など）とを含むことができる。さらに、エッチングの深さを、形成されたメサ側壁１２０Ａに沿って第２の導電型層の一部だけが露出するような深さにすることができる。その代わりに、エッチングの深さを、形成されたメサ側壁１２０Ａに沿って第１の導電型層の一部が露出するような深さにすることもできる。半導体層１１４’のごく一部の厚さだけしかエッチングを進めて（ｅｘｔｅｎｄ）いないものを図示しているが、メサ側壁１２０Ａに隣接して基板１１２の一部が露出するように、半導体層の全厚さ分エッチングを進めることもできる。さらに、メサ表面１２０Ｂが幅約１から３ミクロンの範囲内となるように、マスク１４４を形成することができる。
図６Ｂに示すように、導電層１３６’中をドライエッチングが進行するにつれて、残渣１４４’がマスク１４４の側壁上に堆積することがある。より具体的には、ドライエッチング中の電子の衝突によって、導電層１３６’の一部が物理的に除去されることがあり、この除去された材料の一部が、マスクの側壁上に積み重なる残渣を生成することがある。時間をかけて残渣が積み重なるので、オーミックコンタクト層１３６の側壁１３６Ａを内側に傾けるようにエッチングの深さが増すにつれて、導電層のより広い部分をエッチングから保護することができる。導体層１３６’中のエッチングが完了すると、半導体層１１４’のエッチングでは、マスク側壁上のエッチング残渣の生成が減少し、したがって、半導体メサの側壁１２０Ａの勾配は、オーミックコンタクト層の側壁１３６Ａの勾配よりも大きくなることがある。
オーミックコンタクト層１３６および半導体メサ１２０を同時にパターン付けするので、オーミックコンタクト層１３６は、半導体メサの側壁１２０Ｂ上へ延びることなしに、メサ表面１２０Ｂのほぼ全体にわたって有効範囲（ｃｏｖｅｒａｇｅ）を提供できる。したがって、半導体表面１２０Ｂに対して、オーミックコンタクト層１３６を自己整合させることができる。したがって、メサ表面全体を電流が流れるので、電子デバイスの電流広がりを改善することができる。さらに、オーミックコンタクト層１３６によって、半導体メサ１２０の角部の保護を改善することもできる。
図６Ｃに示すように、半導体メサ１２０の側壁１２０Ａ上とマスク１４４上にパッシベーション層１３４を形成することができる。言い換えると、パッシベーション層を形成している間、マスク１４４を維持する。半導体メサ表面１２０Ｂに隣接するオーミックコンタクト層の側壁１３６Ａの一部分上にパッシベーション層を形成することもできる。パッシベーション層を形成している間マスクが維持されるので、オーミックコンタクト層のコンタクト面１３６Ｂ上にはパッシベーション層が直接的に形成されない。残渣１４４’による保護により、オーミックコンタクト層のコンタクト面１３６Ｂに隣接する側壁１３６Ａの一部も、パッシベーション層に接触させないでおくことができる。オーミックコンタクト層１３６の内側に傾いた側壁１３６Ａの一部分上にパッシベーション層を形成することによって、半導体メサ１２０の角部に追加の保護を与えることができる。
パッシベーション層１３４を、窒化シリコン、酸化シリコン、および／または酸化アルミニウムなどの絶縁材料の層にすることができる。さらに、化学気相成長法（ＣＶＤ）、プラズマ化学気相成長法（ＰＥＣＶＤ）、低圧化学気相成長法（ＬＰＣＶＤ）、スパッタリング法、および／または電子ビーム蒸着法を使用してパッシベーション層を形成することができる。本発明の諸実施形態によれば、半導体メサ１２０の厚さ（すなわち半導体層１４４’へのエッチングの深さ）よりも厚いが、半導体メサ１２０とオーミックコンタクト層１３６を合わせた厚さよりは薄い厚さとなるようにパッシベーション層を形成する。したがって、パッシベーション層は、半導体メサ側壁１２０Ａおよびオーミックコンタクト層の側壁１３６Ａの一部を覆うことができるが、オーミックコンタクトの表面１３６Ｂは、依然としてパッシベーション層を貫いて延びることができる。パッシベーション層は、約０．１から２．０ミクロンの範囲内の厚さにすることができ、半導体メサ１２０の厚さはそれよりもわずかに薄い。
次いで、例えばリフトオフ法を使用して、マスク１４４と、マスク上のパッシベーション層１３４の一部とを除去し、それによってオーミックコンタクト層１３６のコンタクト面１３６Ｂを露出させることができる。したがって、パッシベーション層を貫通するビアを形成するための別のマスキング・ステップを使用せずに、パッシベーション層を貫通するコンタクト面１３６Ｂを露出させることができる。言い換えれば、オーミックコンタクト層に対してパッシベーション層を自己整合させることができる。次いで、コンタクト面１３６Ｂ上と、オーミックコンタクト層１３６を囲むパッシベーション層１３４の一部分上とに導電性オーバーレイ層１２４を形成する。より具体的には、導電性オーバーレイ層１２４は、ニッケル（Ｎｉ）、金（Ａｕ）、白金（Ｐｔ）、チタン（Ｔｉ）、タングステン（Ｗ）、モリブデン（Ｍｏ）、タンタル（Ｔａ）、および／またはパラジウム（Ｐｄ）などの金属を含むことができる。導電性オーバーレイ層は、ワイヤボンディングまたは他の相互接続用の広い面積のコンタクトをもたらすことができる。
さらに、半導体メサ１２０と反対側の基板１１２上に第２のオーミックコンタクト１２７を形成することもできる。半導体メサ１２０を形成した後で形成されるものとして第２のオーミックコンタクトを示したが、半導体デバイス製造中の任意の時点においても第２のオーミックコンタクト１２７を形成することができる。第２のオーミックコンタクトを半導体デバイスと反対側の基板上に形成すると、半導体メサおよび基板を通る「垂直の」電流経路を得ることができる。その代わりに、半導体メサに隣接する基板の表面上に第２のオーミックコンタクトを設けることもでき、あるいは「水平の」電流経路を得るために、基板と反対側の半導体層１１４の一部分上に第２のオーミックコンタクトを形成することもできる。
形成される半導体デバイスは、半導体メサストライプの縦方向に沿って基板と平行に光を発する端面発光半導体レーザ（ｅｄｇｅ ｅｍｉｔｔｉｎｇ ｓｅｍｉｃｏｎｄｕｃｔｏｒ ｌａｓｅｒ）をもたらすことができる。言い換えると、図６Ｄの断面に対して直角をなす方向に沿って光を放出させることができる。レーザダイオードなどの発光デバイスを形成する方法に関して方法およびデバイスを説明してきたが、本発明の諸実施形態による方法を使用して、従来のダイオード、従来の発光ダイオード、または半導体メサを含む他の任意の半導体デバイスなどの他の半導体デバイスを形成することもできる。
本発明の好ましい諸実施形態を参照して本発明を具体的に示し説明してきたが、添付の特許請求の範囲およびそれらの均等物によって定義される本発明の精神および範囲から逸脱することなく、形状および詳細における様々な変更を本発明において行えることが当業者には理解されよう。
半導体デバイス、および、該デバイスの形成方法を提供する。その半導体デバイスの形成方法において、基板上に形成される半導体構造は、メサ側壁と、基板と反対側にメサ表面とを有し、該メサ表面上にコンタクト層が形成される。このコンタクト層は、側壁と、メサ表面と反対側にコンタクト面とを有し、メサ表面のほぼ全体にわたって延在している。メサ側壁上と、メサ表面に隣接するコンタクト層側壁の一部分上とには、パッシベーション層が形成される。このパッシベーション層は、コンタクト層のコンタクト面のほぼ全体を露出している。
半導体レーザ用のメサ構造を示す断面図である。 本発明の諸実施形態による半導体レーザ構造を示す断面図である。 本発明の諸実施形態による半導体レーザ構造を形成するステップを示す断面図である。 本発明の諸実施形態による半導体レーザ構造を形成するステップを示す断面図である。 本発明の諸実施形態による半導体レーザ構造を形成するステップを示す断面図である。 本発明の諸実施形態による半導体レーザ構造を形成するステップを示す断面図である。 本発明の諸実施形態による半導体レーザ構造を形成するステップを示す断面図である。 本発明の諸実施形態による半導体レーザ構造を形成するステップを示す断面図である。 本発明の諸実施形態による半導体レーザ構造の断面の走査型電子顕微鏡写真である。 本発明の諸実施形態による半導体デバイス構造を示す断面図である。 本発明の諸実施形態による半導体デバイス構造を形成するステップを示す断面図である。 本発明の諸実施形態による半導体デバイス構造を形成するステップを示す断面図である。 本発明の諸実施形態による半導体デバイス構造を形成するステップを示す断面図である。 本発明の諸実施形態による半導体デバイス構造を形成するステップを示す断面図である。

Claims (68)

  1. 半導体デバイスの形成方法であって、
    半導体層上に導電金属層を形成する工程と、
    前記半導体層と反対側の前記導電金属層上にマスクを形成する工程と、
    メサ側壁と、メサ表面とを有する半導体メサを画定するために前記マスクを維持し、前記半導体メサと前記マスクの間の前記メサ表面の全体にわたって金属コンタクト層を画定しつつ、前記マスクを介して露出している前記導電金属層および前記半導体層の一部を選択的に除去する工程と、
    前記マスク上と、前記メサ側壁上とに、パッシベーション層を形成する工程と、
    ここで、前記メサ側壁上には、該メサ側壁と前記メサ表面との間の境界に当たる角部を覆う位置まで該パッシベーション層を形成し、
    前記マスクと、前記マスク上の前記パッシベーション層の一部とを除去する工程と
    を具え、前記金属コンタクト層において、前記マスクと接触していたコンタクト面と、該マスクと接触していなかった側壁の一部とを露出させることを特徴とする方法。
  2. 前記半導体層は、ＩＩＩ―Ｖ族の半導体材料を具えたことを特徴とする請求項１記載の方法。
  3. 前記半導体層は、ＩＩＩ族の窒化物半導体材料を具えたことを特徴とする請求項２記載の方法。
  4. 前記半導体層は、第１の導電型の第１の層と、前記第１の層上に第２の導電型の第２の層とを具えたことを特徴とする請求項１記載の方法。
  5. 前記半導体層の一部を除去する工程は、
    前記第１の導電型の前記第１の層の一部を除去せずに前記第２の導電型の前記第２の層の一部を除去する工程を具えたことを特徴とする請求項４記載の方法。
  6. 前記半導体層の一部を除去する工程は、前記第１および前記第２の層の一部を除去する工程を具えたことを特徴とする請求項４記載の方法。
  7. 前記半導体層は、前記第１の層と前記第２の層との間に活性層をさらに具えたことを特徴とする請求項４記載の方法。
  8. 前記半導体メサ内に含まれる前記半導体層の一部は、０．１から５ミクロンの範囲内の厚さを有することを特徴とする請求項１記載の方法。
  9. 前記半導体メサ内に含まれる前記半導体層の一部は、２．５ミクロン未満の厚さを有することを特徴とする請求項８記載の方法。
  10. 前記メサ表面の一部は、前記金属コンタクト層との界面で、１から５ミクロンの範囲内の幅を有することを特徴とする請求項１記載の方法。
  11. 前記マスクと、前記マスク上の前記パッシベーション層の一部とを除去した後で、前記メサ表面上に配置された前記金属コンタクト層の露出した部分と前記パッシベーション層の一部分上とに、導電性オーバーレイ層を形成する工程をさらに具えたことを特徴とする請求項１記載の方法。
  12. 前記導電性オーバーレイ層は、金属層を具えたことを特徴とする請求項１１記載の方法。
  13. 前記導電性オーバーレイ層は、ニッケル（Ｎｉ）、金（Ａｕ）、白金（Ｐｔ）、チタン（Ｔｉ）、タングステン（Ｗ）、モリブデン（Ｍｏ）、タンタル（Ｔａ）、および／またはパラジウム（Ｐｄ）の少なくとも１つを具えたことを特徴とする請求項１２記載の方法。
  14. 前記パッシベーション層は、窒化シリコン、酸化シリコン、および／または酸化アルミニウムの少なくとも１つを具えたことを特徴とする請求項１記載の方法。
  15. 前記パッシベーション層を形成する工程は、
    化学気相成長法（ＣＶＤ）、プラズマ化学気相成長法（ＰＥＣＶＤ）、低圧化学気相成長法（ＬＰＣＶＤ）、スパッタリング法、および／または電子ビーム蒸着法の少なくとも１つを使用して前記パッシベーション層を堆積させる工程を具えたことを特徴とする請求項１記載の方法。
  16. 前記金属コンタクト層は、内側へ傾いた前記側壁と、前記半導体メサ表面と反対側に前記コンタクト面とを含み、
    前記パッシベーション層は、前記金属コンタクト層の前記内側へ傾いた側壁へ延び、
    前記金属コンタクト層の前記コンタクト面は、前記パッシベーション層と接触していないことを特徴とする請求項１記載の方法。
  17. 前記コンタクト面に隣接する前記内側へ傾いた側壁の一部は、前記パッシベーション層と接触していないことを特徴とする請求項１６記載の方法。
  18. 前記半導体メサの側壁は、前記半導体層の基板側の底面に対して第１の勾配を有し、前記金属コンタクト層の側壁は、前記半導体層の基板側の底面に対して第２の勾配を有し、前記第１の勾配は、前記第２の勾配よりも大きいことを特徴とする請求項１記載の方法。
  19. 前記導電金属層および前記半導体層の一部を選択的に除去する工程は、
    前記導電金属層および前記半導体層の一部をドライエッチングする工程を具えたことを特徴とする請求項１記載の方法。
  20. 前記半導体層を形成する工程は、エピタキシャル半導体層を形成する工程を具えたことを特徴とする請求項１記載の方法。
  21. 前記半導体メサは、前記パターン付けされた半導体層内で電流閉じ込めと光閉じ込めの少なくとも１つを発光デバイスにもたらすように構成されていることを特徴とする請求項１記載の方法。
  22. 前記導電金属層の一部を選択的に除去しつつ、前記マスクの側壁上に前記導電金属層の副生物を再堆積させる工程をさらに具えたことを特徴とする請求項１記載の方法。
  23. 半導体デバイスの形成方法であって、
    メサ側壁と、メサ表面とを有する半導体メサを含み、さらに前記メサ表面上に、側壁と、前記メサ表面と反対側にコンタクト面とを有し、前記メサ表面の全体にわたって延びる金属コンタクト層を含む半導体構造部を形成する工程と、
    前記金属コンタクト層を形成した後、前記メサ側壁上と、前記メサ表面に隣接する前記金属コンタクト層の前記側壁の一部分上とに、パッシベーション層を形成する工程と
    を具え、
    前記パッシベーション層は、前記金属コンタクト層における前記コンタクト面の全体および前記側壁の一部を露出させ、
    前記半導体構造部の前記メサ側壁は、前記メサ表面に対して第１の勾配を有し、前記金属コンタクト層の側壁は、前記メサ表面に対して第２の勾配を有し、前記第２の勾配は、前記第１の勾配よりも小さいことを特徴とする方法。
  24. 前記半導体構造部は、ＩＩＩ―Ｖ族の半導体材料を含むことを特徴とする請求項２３記載の方法。
  25. 前記半導体構造部は、ＩＩＩ族の窒化物半導体材料を含むことを特徴とする請求項２４記載の方法。
  26. 前記半導体構造部は、第１の導電型の第１の層と、前記第１の層上に第２の導電型の第２層とを具えたことを特徴とする請求項２３記載の方法。
  27. 前記メサ側壁は、前記第１の導電型の前記第１の層の一部を露出させることなく、前記第２の導電型の前記第２の層の一部を露出させることを特徴とする請求項２６記載の方法。
  28. 前記メサ側壁は、前記第１の導電型の前記第１の層の一部および前記第２の導電型の前記第２の層の一部を露出させることを特徴とする請求項２６記載の方法。
  29. 前記半導体構造部は、前記第１の層と前記第２の層との間に、活性層をさらに具えたことを特徴とする請求項２６記載の方法。
  30. 前記メサ内に含まれる前記半導体構造部の一部は、０．１から５ミクロンの範囲内の厚さを有することを特徴とする請求項２３記載の方法。
  31. 前記メサ内に含まれる前記半導体構造部の一部は、２．５ミクロン未満の厚さを有することを特徴とする請求項３０記載の方法。
  32. 前記半導体構造部の前記メサ表面は、１から３ミクロンの範囲内の幅を有することを特徴とする請求項２３記載の方法。
  33. 前記金属コンタクト層の前記露出した部分上と、前記金属コンタクト層を囲む前記パッシベーション層の一部分上とに、導電性オーバーレイ層を形成することをさらに具えたことを特徴とする請求項２３記載の方法。
  34. 前記導電性オーバーレイ層は、金属層を具えたことを特徴とする請求項３３記載の方法。
  35. 前記導電性オーバーレイ層は、ニッケル（Ｎｉ）、金（Ａｕ）、白金（Ｐｔ）、チタン（Ｔｉ）、タングステン（Ｗ）、モリブデン（Ｍｏ）、タンタル（Ｔａ）、および／またはパラジウム（Ｐｄ）の少なくとも１つを具えたことを特徴とする請求項３４記載の方法。
  36. 前記パッシベーション層は、窒化シリコン、酸化シリコン、および／または酸化アルミニウムの少なくとも１つを具えたことを特徴とする請求項２３記載の方法。
  37. 前記パッシベーション層を形成する工程は、
    化学気相成長法（ＣＶＤ）、プラズマ化学気相成長法（ＰＥＣＶＤ）、低圧化学気相成長法（ＬＰＣＶＤ）、スパッタリング法、および／または電子ビーム蒸着法の少なくとも１つを使用して前記パッシベーション層を堆積させる工程を具えたことを特徴とする請求項２３記載の方法。
  38. 前記金属コンタクト層の前記側壁は内側へ傾いており、前記パッシベーション層は、前記メサ表面と反対側にある前記金属コンタクト層の内側へ傾いた側壁上へ延びていることを特徴とする請求項２３記載の方法。
  39. 前記パッシベーション層を形成する前に、前記メサ表面と反対側の前記金属コンタクト層上にマスクを維持する工程と、ここで、該パッシベーション層を形成する工程は、前記パッシベーション層を前記マスク上に形成する工程を具え、
    前記パッシベーションを形成した後で、前記マスクと、前記マスク上の前記パッシベーション層の一部とを除去する工程と
    をさらに具えたことを特徴とする請求項２３記載の方法。
  40. 前記半導体構造部を形成する工程とおよび前記金属コンタクト層を形成する工程とは、
    基板上に半導体層を形成する工程と、
    前記半導体層上に導電金属層を形成する工程と、
    前記半導体層と反対側の前記導電金属層上にマスクを形成する工程と、
    前記マスクを介して露出している前記導電金属層および前記半導体層の一部を除去して金属コンタクト層および半導体層を形成する工程と
    を具えたことを特徴とする請求項３９記載の方法。
  41. 前記マスクを介して露出している前記導電金属層の一部を除去しつつ、前記マスクの側壁上に前記導電金属層の副生物を再堆積させる工程をさらに具えたことを特徴とする請求項４０記載の方法。
  42. 前記パッシベーション層は、前記コンタクト面に隣接する前記金属コンタクト層の前記側壁の一部を露出させることを特徴とする請求項２３記載の方法。
  43. 前記半導体メサは、前記半導体構造内で光閉じ込めまたは電流閉じ込めの少なくとも１つを発光デバイスにもたらすように構成されることを特徴とする請求項２３記載の方法。
  44. 前記メサ側壁は、前記金属コンタクト層と接触していないことを特徴とする請求項２３記載の方法。
  45. メサ側壁と、平坦なメサ表面とを有するメサを含む半導体構造部と、
    前記平坦なメサ表面上にあり、側壁と、前記平坦なメサ表面と反対側にコンタクト面とを有し、前記メサに隣接する当該金属コンタクト層のコンタクト面の全体が平坦となり、かつ、前記メサ側壁が当該金属コンタクト層に接触しないように、前記メサ表面の全体にわたって延びる金属コンタクト層と、
    前記メサ側壁上および前記メサ表面に隣接する前記金属コンタクト層の前記側壁の一部分上に配置された絶縁性のパッシベーション層と
    を具え、
    前記パッシベーション層は、前記金属コンタクト層における前記コンタクト面の全体および前記側壁の一部を露出させ、
    前記半導体構造部の前記メサ側壁は、前記メサ表面に対して第１の勾配を有し、前記金属コンタクト層の前記側壁は、前記メサ表面に対して第２の勾配を有し、前記第２の勾配は前記第１の勾配よりも小さいことを特徴とする半導体デバイス。
  46. 前記半導体構造部は、ＩＩＩ―Ｖ族の半導体材料を具えたことを特徴とする請求項４５記載の半導体デバイス。
  47. 前記半導体構造部は、ＩＩＩ族の窒化物半導体材料を具えたことを特徴とする請求項４６記載の半導体デバイス。
  48. 前記半導体構造部は、
    第１の導電型の第１の層と、前記第１の層上に第２の導電型の第２層とを具えたことを特徴とする請求項４５記載の半導体デバイス。
  49. 前記メサ側壁は、前記第１の導電型の前記第１の層の一部を露出させることなく、前記第２の導電型の前記第２の層の一部を露出させることを特徴とする請求項４８記載の半導体デバイス。
  50. 前記メサ側壁は、前記第１の導電型の前記第１の層の一部および前記第２の導電型の前記第２の層の一部を露出させることを特徴とする請求項４８記載の半導体デバイス。
  51. 前記半導体構造部は、前記第１の層と前記第２の層との間に、活性層をさらに具えたことを特徴とする請求項４８記載の半導体デバイス。
  52. 前記メサ内に含まれる前記半導体構造部の一部は、０．１から５ミクロンの範囲内の厚さを有することを特徴とする請求項４５記載の半導体デバイス。
  53. 前記メサ内に含まれる前記半導体構造部の一部は、２．５ミクロン未満の厚さを有することを特徴とする請求項５２記載の半導体デバイス。
  54. 前記半導体構造部の前記メサ表面は、１から３ミクロンの範囲内の幅を有することを特徴とする請求項４５記載の半導体デバイス。
  55. 前記金属コンタクト層の前記露出した部分上と、前記金属コンタクト層を囲む前記パッシベーション層の一部分上とに、導電性オーバーレイ層をさらに具えたことを特徴とする請求項４５記載の半導体デバイス。
  56. 前記導電性オーバーレイ層は、金属層を具えたことを特徴とする請求項５５記載の半導体デバイス。
  57. 前記導電性オーバーレイ層は、ニッケル（Ｎｉ）、金（Ａｕ）、白金（Ｐｔ）、チタン（Ｔｉ）、タングステン（Ｗ）、モリブデン（Ｍｏ）、タンタル（Ｔａ）、および／またはパラジウム（Ｐｄ）の少なくとも１つを具えたことを特徴とする請求項５６記載の半導体デバイス。
  58. 前記パッシベーション層は、窒化シリコン、酸化シリコン、および／または酸化アルミニウムの少なくとも１つを具えたことを特徴とする請求項４５記載の半導体デバイス。
  59. 前記金属コンタクト層の前記側壁は、内側へ傾いており、
    前記パッシベーション層は、前記メサと反対側にある前記金属コンタクト層の内側へ傾いた側壁上へ延びていることを特徴とする請求項４５記載の半導体デバイス。
  60. 前記パッシベーション層は、前記コンタクト面に隣接する前記金属コンタクト層側壁の一部を露出させることを特徴とする請求項４５記載の半導体デバイス。
  61. 前記メサは、前記半導体構造内で光閉じ込めまたは電流閉じ込めの少なくとも１つを発光デバイスにもたらすように構成されることを特徴とする請求項４５記載の半導体デバイス。
  62. 前記メサ側壁は、前記金属コンタクト層と接触していないことを特徴とする請求項４５に記載の半導体デバイス。
  63. 半導体デバイスの形成方法であって、
    メサ表面と、メサ側壁とを有する半導体メサを含み、前記メサ表面の全体にわたる金属コンタクト層を含み、さらに前記金属コンタクト層上にマスクを含む半導体構造部を形成する工程と、
    前記マスク上と、前記メサ側壁上とに、パッシベーション層を形成する工程と、
    ここで、前記メサ側壁上には、該メサ側壁と前記メサ表面との間の境界に当たる角部を覆う位置まで該パッシベーション層を形成し、
    前記マスクと、前記マスク上の前記パッシベーション層の一部とを除去する工程と
    を具え、前記金属コンタクト層において、前記マスクと接触していたコンタクト面と、該マスクと接触していなかった側壁の一部とを露出させることを特徴とする半導体デバイスの形成方法。
  64. 前記金属コンタクト層を形成する工程は、
    マスクを越えて延びる金属層を形成する工程と、
    前記パッシベーション層を形成する前に前記マスクを越えて延びる前記金属層の一部を選択的に除去する工程と
    を具えたことを特徴とする請求項６３記載の方法。
  65. 前記半導体構造部を形成する工程は、
    前記マスクを越えて延びる半導体層を形成する工程と、
    前記パッシベーション層を形成する前に前記マスクを越えて延びる前記半導体層の一部を選択的に除去する工程と
    を具えたことを特徴とする請求項６４記載の方法。
  66. 前記金属層の一部を選択的に除去しつつ、前記マスクの側壁上の前記金属層の副生物を再堆積させることをさらに具えたことを特徴とする請求項６４記載の方法。
  67. 前記メサは、前記半導体構造部内で光閉じ込めまたは電流閉じ込めの少なくとも１つを発光デバイスにもたらすように構成されることを特徴とする請求項６３記載の方法。
  68. 前記メサ側壁は、前記金属コンタクト層と接触していないことを特徴とする請求項６３記載の方法。
JP2004563767A 2002-12-20 2003-12-18 自己整合型の半導体メサおよびコンタクト層を有する半導体デバイス、および、該デバイスに関連する構造の形成方法 Expired - Lifetime JP4866550B2 (ja)

Applications Claiming Priority (9)

Application Number Priority Date Filing Date Title
US43499902P 2002-12-20 2002-12-20
US43491402P 2002-12-20 2002-12-20
US43521302P 2002-12-20 2002-12-20
US43521102P 2002-12-20 2002-12-20
US60/434,914 2002-12-20
US60/435,213 2002-12-20
US60/434,999 2002-12-20
US60/435,211 2002-12-20
PCT/US2003/040377 WO2004059809A2 (en) 2002-12-20 2003-12-18 Methods of forming semiconductor devices having self aligned semiconductor mesas and contact layers and related devices

Publications (2)

Publication Number Publication Date
JP2006511942A JP2006511942A (ja) 2006-04-06
JP4866550B2 true JP4866550B2 (ja) 2012-02-01

Family

ID=32686283

Family Applications (4)

Application Number Title Priority Date Filing Date
JP2004563789A Pending JP2006511944A (ja) 2002-12-20 2003-12-18 半導体メサ構造および導電性接合部を含む電子素子ならびに関連素子を形成する方法
JP2004563850A Expired - Lifetime JP5183012B2 (ja) 2002-12-20 2003-12-18 メサ構造および多重パッシベーション層を備える半導体デバイスならびに関連するデバイスの形成方法
JP2004563767A Expired - Lifetime JP4866550B2 (ja) 2002-12-20 2003-12-18 自己整合型の半導体メサおよびコンタクト層を有する半導体デバイス、および、該デバイスに関連する構造の形成方法
JP2004563769A Pending JP2006511943A (ja) 2002-12-20 2003-12-18 半導体デバイスの作製方法及び半導体デバイス

Family Applications Before (2)

Application Number Title Priority Date Filing Date
JP2004563789A Pending JP2006511944A (ja) 2002-12-20 2003-12-18 半導体メサ構造および導電性接合部を含む電子素子ならびに関連素子を形成する方法
JP2004563850A Expired - Lifetime JP5183012B2 (ja) 2002-12-20 2003-12-18 メサ構造および多重パッシベーション層を備える半導体デバイスならびに関連するデバイスの形成方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2004563769A Pending JP2006511943A (ja) 2002-12-20 2003-12-18 半導体デバイスの作製方法及び半導体デバイス

Country Status (12)

Country Link
US (6) US20040149997A1 (ja)
EP (5) EP1573827A2 (ja)
JP (4) JP2006511944A (ja)
KR (4) KR20050085756A (ja)
CN (4) CN1729582A (ja)
AT (2) ATE512490T1 (ja)
AU (4) AU2003301089A1 (ja)
CA (4) CA2500647A1 (ja)
DE (1) DE60311678T2 (ja)
HK (1) HK1076330A1 (ja)
TW (4) TW200501199A (ja)
WO (4) WO2004059808A2 (ja)

Families Citing this family (46)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE60330023D1 (de) 2002-08-30 2009-12-24 Lumination Llc Geschichtete led mit verbessertem wirkungsgrad
US7800121B2 (en) 2002-08-30 2010-09-21 Lumination Llc Light emitting diode component
US10340424B2 (en) 2002-08-30 2019-07-02 GE Lighting Solutions, LLC Light emitting diode component
JP2006511944A (ja) * 2002-12-20 2006-04-06 クリー　インコーポレイテッド 半導体メサ構造および導電性接合部を含む電子素子ならびに関連素子を形成する方法
GB0302580D0 (en) * 2003-02-05 2003-03-12 Univ Strathclyde MICRO LEDs
KR100818522B1 (ko) * 2004-08-31 2008-03-31 삼성전기주식회사 레이저 다이오드의 제조방법
US7345309B2 (en) * 2004-08-31 2008-03-18 Lockheed Martin Corporation SiC metal semiconductor field-effect transistor
US20060262243A1 (en) * 2005-05-19 2006-11-23 Lester Steven D Display system and method using a solid state laser
JP2007027164A (ja) * 2005-07-12 2007-02-01 Rohm Co Ltd 半導体発光装置の製造方法及び半導体発光装置
JP2007184426A (ja) * 2006-01-06 2007-07-19 Shinko Electric Ind Co Ltd 半導体装置の製造方法
US8193591B2 (en) 2006-04-13 2012-06-05 Freescale Semiconductor, Inc. Transistor and method with dual layer passivation
KR100794380B1 (ko) * 2006-05-08 2008-01-15 한국광기술원 메사 측면 활성층이 보호처리된 매몰이종접합구조형 레이저다이오드의 제조방법
US7842960B2 (en) 2006-09-06 2010-11-30 Lumination Llc Light emitting packages and methods of making same
US7598104B2 (en) 2006-11-24 2009-10-06 Agency For Science, Technology And Research Method of forming a metal contact and passivation of a semiconductor feature
US7707455B2 (en) * 2007-03-14 2010-04-27 Microsoft Corporation Self-service recovery of application data
US7833695B2 (en) * 2007-05-31 2010-11-16 Corning Incorporated Methods of fabricating metal contact structures for laser diodes using backside UV exposure
US8237183B2 (en) * 2007-08-16 2012-08-07 Kabushiki Kaisha Toshiba Semiconductor light emitting device and method for manufacturing same
KR100892983B1 (ko) * 2007-09-05 2009-04-10 한국광기술원 매립형 레이저 다이오드 형성 방법
JP2009129943A (ja) * 2007-11-20 2009-06-11 Mitsubishi Electric Corp 窒化物半導体装置とその製造方法
US7935620B2 (en) * 2007-12-05 2011-05-03 Freescale Semiconductor, Inc. Method for forming semiconductor devices with low leakage Schottky contacts
JP2009158745A (ja) * 2007-12-27 2009-07-16 Mitsubishi Electric Corp 半導体装置の製造方法
US9318874B2 (en) * 2009-06-03 2016-04-19 Nichia Corporation Semiconductor device and method of manufacturing semiconductor device
US8593040B2 (en) 2009-10-02 2013-11-26 Ge Lighting Solutions Llc LED lamp with surface area enhancing fins
JP5742325B2 (ja) * 2010-03-25 2015-07-01 日亜化学工業株式会社 半導体レーザ素子及びその製造方法
KR101731056B1 (ko) * 2010-08-13 2017-04-27 서울바이오시스 주식회사 오믹 전극 구조체를 갖는 반도체 발광 소자 및 그것을 제조하는 방법
US20120149176A1 (en) * 2010-12-10 2012-06-14 Taiwan Semiconductor Manufacturing Company, Ltd. Method and apparatus for forming a iii-v family layer
US20130009045A1 (en) * 2011-07-07 2013-01-10 Raytheon Company Self-Aligned Contacts for Photosensitive Detection Devices
US10115764B2 (en) 2011-08-15 2018-10-30 Raytheon Company Multi-band position sensitive imaging arrays
GB2494008A (en) * 2011-08-23 2013-02-27 Oclaro Technology Ltd semiconductor laser device and a method for manufacturing a semiconductor laser device
US8710859B2 (en) * 2011-09-23 2014-04-29 Powertech Technology Inc. Method for testing multi-chip stacked packages
CN103021840B (zh) * 2011-09-23 2015-11-04 中国科学院微电子研究所 防止钝化层过刻蚀的方法
US9500355B2 (en) 2012-05-04 2016-11-22 GE Lighting Solutions, LLC Lamp with light emitting elements surrounding active cooling device
US9401582B2 (en) * 2012-05-08 2016-07-26 M/A-Com Technology Solutions Holdings, Inc. Lasers with beam-shape modification
JP6205826B2 (ja) * 2013-05-01 2017-10-04 住友電気工業株式会社 半導体光素子の製造方法
RU2617179C2 (ru) * 2014-11-14 2017-04-21 Федеральное государственное бюджетное учреждение науки Физический институт им. П.Н. Лебедева Российской академии наук (ФИАН) Способ усиления мощности радиочастотно-модулированного терагерцового излучения 30-периодной слабосвязанной полупроводниковой сверхрешетки GaAs/AlGaAs
US20170338625A1 (en) * 2016-05-20 2017-11-23 Macom Technology Solutions Holdings, Inc. Semiconductor lasers and processes for the planarization of semiconductor lasers
KR102505559B1 (ko) * 2016-10-06 2023-03-06 스테판 위드함 먼지 결합 장치 및 방법
US11211525B2 (en) 2017-05-01 2021-12-28 Ohio State Innovation Foundation Tunnel junction ultraviolet light emitting diodes with enhanced light extraction efficiency
CN108666216B (zh) * 2018-05-15 2021-05-07 西安电子科技大学 基于叠层钝化结构的hemt器件及其制备方法
KR102544296B1 (ko) * 2018-09-13 2023-06-16 쑤저우 레킨 세미컨덕터 컴퍼니 리미티드 표면발광레이저 소자 및 이를 구비한 표면발광레이저 장치
CN109659810B (zh) * 2018-12-24 2021-10-08 香港中文大学（深圳） 一种降低微腔半导体激光器阈值的方法
KR102634208B1 (ko) 2018-12-26 2024-02-07 에이에스엠엘 네델란즈 비.브이. 기판을 에칭하기 위한 시스템 및 방법
CN110770606B (zh) * 2019-06-28 2023-12-01 京东方科技集团股份有限公司 辐射检测和制造辐射检测器的方法
EP4052284A4 (en) * 2019-10-30 2022-12-28 The Regents of the University of California METHOD OF IMPROVING THE PERFORMANCE OF GALLIUM-CONTAINING LIGHT EMITTING DEVICES
US11626532B2 (en) 2021-01-06 2023-04-11 Applied Materials, Inc. Methods and apparatus for forming light emitting diodes
TWI748856B (zh) * 2021-01-29 2021-12-01 錼創顯示科技股份有限公司 微型發光二極體及顯示面板

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04276682A (ja) * 1990-12-20 1992-10-01 American Teleph & Telegr Co <Att> 半導体レーザとそれを有する装置とその製造方法
JPH05190968A (ja) * 1990-04-06 1993-07-30 Internatl Business Mach Corp <Ibm> 自己整合性半導体レーザのリッジ構造の形成方法
JPH07221081A (ja) * 1993-06-25 1995-08-18 Hitachi Ltd 薄膜磁気ヘッドおよびその製造方法並びにエッチングガスによる加工方法
JP2000058965A (ja) * 1998-08-17 2000-02-25 Matsushita Electric Ind Co Ltd 半導体レーザ装置及び半導体レーザ素子
JP2000299528A (ja) * 1999-04-12 2000-10-24 Nec Corp 半導体レーザおよびその製造方法

Family Cites Families (145)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US15721A (en) * 1856-09-09 Improvement in harvesters
US6418A (en) * 1849-05-01 Improvement in the preparation of flour for bread-making
US22290A (en) * 1858-12-14 Harness-snap
US93020A (en) * 1869-07-27 Improvement in eye-xlasses
US25121A (en) * 1859-08-16 Improvement in mole-plows
US542995A (en) * 1895-07-23 Mechanism for giving reciprocating motion to canvas
US45015A (en) * 1864-11-15 Improvement in flaring metal hoops
US592053A (en) * 1897-10-19 Antifriction-bearing
US123164A (en) * 1872-01-30 Improvement in fishing-apparatus
US920409A (en) * 1908-11-21 1909-05-04 Rudolf Wild Manicure implement.
GB406665A (en) * 1932-08-30 1934-02-28 Roger Harry Cubitt Improvements relating to the manufacture of photo-electric cells
US3495140A (en) * 1967-10-12 1970-02-10 Rca Corp Light-emitting diodes and method of making same
US4142160A (en) 1972-03-13 1979-02-27 Hitachi, Ltd. Hetero-structure injection laser
US3833435A (en) * 1972-09-25 1974-09-03 Bell Telephone Labor Inc Dielectric optical waveguides and technique for fabricating same
US3865646A (en) * 1972-09-25 1975-02-11 Bell Telephone Labor Inc Dielectric optical waveguides and technique for fabricating same
GB1432697A (en) * 1973-05-04 1976-04-22 Standard Telephones Cables Ltd Optically coupled semiconductive switching devices
US4084130A (en) * 1974-01-18 1978-04-11 Texas Instruments Incorporated Laser for integrated optical circuits
GB1478152A (en) * 1974-10-03 1977-06-29 Standard Telephones Cables Ltd Light emissive diode
NL176323C (nl) * 1975-03-11 1985-03-18 Philips Nv Halfgeleiderinrichting voor het opwekken van incoherente straling.
US4099305A (en) * 1977-03-14 1978-07-11 Bell Telephone Laboratories, Incorporated Fabrication of mesa devices by MBE growth over channeled substrates
US4236122A (en) * 1978-04-26 1980-11-25 Bell Telephone Laboratories, Incorporated Mesa devices fabricated on channeled substrates
US4276098A (en) * 1980-03-31 1981-06-30 Bell Telephone Laboratories, Incorporated Batch processing of semiconductor devices
DE3208638A1 (de) * 1982-03-10 1983-09-22 Siemens AG, 1000 Berlin und 8000 München Lumineszenzdiode aus siliziumkarbid
JPS61236189A (ja) * 1985-04-11 1986-10-21 Sharp Corp 半導体レ−ザ素子
FR2613547B1 (fr) * 1987-04-01 1989-06-23 Cit Alcatel Laser semiconducteur a heterostructure enterree
US5003548A (en) * 1988-09-21 1991-03-26 Cornell Research Foundation, Inc. High power (1,4 W)AlGaInP graded-index separate confinement heterostructure visible (λ-658 nm) laser
JP2650744B2 (ja) * 1988-12-28 1997-09-03 シャープ株式会社 発光ダイオード
JPH02188983A (ja) * 1989-01-17 1990-07-25 Nec Corp 埋め込み構造半導体レーザ装置
KR900013612A (ko) * 1989-02-17 1990-09-05 프레데릭 얀 스미트 두 물체의 연결 방법 및 장치
US4966862A (en) 1989-08-28 1990-10-30 Cree Research, Inc. Method of production of light emitting diodes
JPH0396289A (ja) * 1989-09-08 1991-04-22 Nec Corp 半導体レーザ
JP3011729B2 (ja) * 1990-01-16 2000-02-21 沖電気工業株式会社 バイポーラ型半導体集積回路装置の製造方法
US5243204A (en) * 1990-05-18 1993-09-07 Sharp Kabushiki Kaisha Silicon carbide light emitting diode and a method for the same
US5208183A (en) * 1990-12-20 1993-05-04 At&T Bell Laboratories Method of making a semiconductor laser
US5260230A (en) * 1991-07-12 1993-11-09 Nippon Telegraph And Telephone Corporation Method of manufacturing buried heterostructure semiconductor laser
JPH05235481A (ja) * 1992-02-21 1993-09-10 Nippon Telegr & Teleph Corp <Ntt> 半導体発光装置およびその製造方法
EP0589727B1 (en) * 1992-09-25 1997-03-19 The Furukawa Electric Co., Ltd. Semiconductor laser device
US5276699A (en) * 1992-11-05 1994-01-04 Eastman Kodak Company Depressed-index ridge waveguide laser diode containing a stabilizing region
DE4305296C3 (de) * 1993-02-20 1999-07-15 Vishay Semiconductor Gmbh Verfahren zum Herstellen einer strahlungsemittierenden Diode
US5416342A (en) * 1993-06-23 1995-05-16 Cree Research, Inc. Blue light-emitting diode with high external quantum efficiency
JPH0750448A (ja) * 1993-08-04 1995-02-21 Matsushita Electric Ind Co Ltd 半導体レーザおよびその製造方法
US5422901A (en) * 1993-11-15 1995-06-06 Motorola, Inc. Semiconductor device with high heat conductivity
JP2822868B2 (ja) * 1993-12-10 1998-11-11 日本電気株式会社 半導体レーザの製造方法
US5418190A (en) * 1993-12-30 1995-05-23 At&T Corp. Method of fabrication for electro-optical devices
DE69517614T2 (de) 1994-03-22 2001-02-15 Uniphase Opto Holdings Inc Halbleiterdiodenlaser und dessen Herstellungsverfahren
US5559053A (en) * 1994-04-14 1996-09-24 Lucent Technologies Inc. Vertical cavity semiconductor laser
US5838029A (en) * 1994-08-22 1998-11-17 Rohm Co., Ltd. GaN-type light emitting device formed on a silicon substrate
US5592501A (en) 1994-09-20 1997-01-07 Cree Research, Inc. Low-strain laser structures with group III nitride active layers
US5631190A (en) * 1994-10-07 1997-05-20 Cree Research, Inc. Method for producing high efficiency light-emitting diodes and resulting diode structures
JP3497627B2 (ja) * 1994-12-08 2004-02-16 株式会社東芝 半導体装置およびその製造方法
US5787104A (en) * 1995-01-19 1998-07-28 Matsushita Electric Industrial Co., Ltd. Semiconductor light emitting element and method for fabricating the same
US5661074A (en) * 1995-02-03 1997-08-26 Advanced Technology Materials, Inc. High brightness electroluminescent device emitting in the green to ultraviolet spectrum and method of making the same
US5739554A (en) * 1995-05-08 1998-04-14 Cree Research, Inc. Double heterojunction light emitting diode with gallium nitride active layer
KR970008386A (ko) * 1995-07-07 1997-02-24 하라 세이지 기판의 할단(割斷)방법 및 그 할단장치
JPH0936484A (ja) * 1995-07-14 1997-02-07 Oki Electric Ind Co Ltd 半導体レーザ及びその製造方法
DE19536438A1 (de) * 1995-09-29 1997-04-03 Siemens Ag Halbleiterbauelement und Herstellverfahren
KR0172797B1 (ko) * 1995-10-16 1999-03-30 김주용 레이저 다이오드 및 그 제조방법
KR19980702366A (ko) * 1995-12-21 1998-07-15 롤페스 제이 지 에이 에피택시를 통하여 제공된 피엔 접합을 갖는 반도체 소자의 제조 방법
KR970054972A (ko) * 1995-12-29 1997-07-31 김주용 레이저 다이오드 제조방법
KR970054992A (ko) * 1995-12-29 1997-07-31 김주용 레이저 다이오드 제조방법
US5923690A (en) * 1996-01-25 1999-07-13 Matsushita Electric Industrial Co., Ltd. Semiconductor laser device
JPH09270569A (ja) * 1996-01-25 1997-10-14 Matsushita Electric Ind Co Ltd 半導体レーザ装置
US5874747A (en) * 1996-02-05 1999-02-23 Advanced Technology Materials, Inc. High brightness electroluminescent device emitting in the green to ultraviolet spectrum and method of making the same
JPH09270528A (ja) 1996-03-29 1997-10-14 Sanyo Electric Co Ltd 発光ダイオード素子及びその製造方法
JP3708213B2 (ja) * 1996-04-18 2005-10-19 松下電器産業株式会社 半導体発光素子及びその製造方法
JPH1027940A (ja) * 1996-07-12 1998-01-27 Matsushita Electric Ind Co Ltd 半導体レーザー装置
US5668049A (en) * 1996-07-31 1997-09-16 Lucent Technologies Inc. Method of making a GaAs-based laser comprising a facet coating with gas phase sulphur
JPH1075009A (ja) * 1996-08-30 1998-03-17 Nec Corp 光半導体装置とその製造方法
JPH1075011A (ja) * 1996-08-30 1998-03-17 Sony Corp 半導体レーザ
KR100251348B1 (ko) * 1996-12-30 2000-05-01 김영환 Rwg 레이저 다이오드 및 그 제조 방법
JP3954686B2 (ja) 1997-03-24 2007-08-08 平田機工株式会社 基板の搬送装置及び基板の搬送方法
JP3897186B2 (ja) * 1997-03-27 2007-03-22 シャープ株式会社 化合物半導体レーザ
ATE550461T1 (de) * 1997-04-11 2012-04-15 Nichia Corp Wachstumsmethode für einen nitrid-halbleiter
JPH10290025A (ja) * 1997-04-15 1998-10-27 Oki Electric Ind Co Ltd Ｌｅｄアレイ
US5923946A (en) * 1997-04-17 1999-07-13 Cree Research, Inc. Recovery of surface-ready silicon carbide substrates
JP3339369B2 (ja) * 1997-05-30 2002-10-28 株式会社デンソー レーザダイオード
US6825501B2 (en) * 1997-08-29 2004-11-30 Cree, Inc. Robust Group III light emitting diode for high reliability in standard packaging applications
CA2299379C (en) * 1997-08-29 2006-05-30 Cree, Inc. Robust group iii nitride light emitting diode for high reliability in standard applications
US5972781A (en) * 1997-09-30 1999-10-26 Siemens Aktiengesellschaft Method for producing semiconductor chips
US6201262B1 (en) * 1997-10-07 2001-03-13 Cree, Inc. Group III nitride photonic devices on silicon carbide substrates with conductive buffer interlay structure
JP3270374B2 (ja) * 1997-11-07 2002-04-02 日本電気株式会社 半導体レーザの製造方法
JPH11150334A (ja) * 1997-11-14 1999-06-02 Sony Corp 半導体発光素子
JP3653169B2 (ja) * 1998-01-26 2005-05-25 シャープ株式会社 窒化ガリウム系半導体レーザ素子
JP3604278B2 (ja) * 1998-02-17 2004-12-22 日亜化学工業株式会社 窒化物半導体レーザー素子
JP4166885B2 (ja) * 1998-05-18 2008-10-15 富士通株式会社 光半導体装置およびその製造方法
JP4352473B2 (ja) * 1998-06-26 2009-10-28 ソニー株式会社 半導体装置の製造方法
JP4245691B2 (ja) * 1998-08-04 2009-03-25 シャープ株式会社 窒化ガリウム系半導体レーザ素子及び光ピックアップ装置
US6365968B1 (en) * 1998-08-07 2002-04-02 Corning Lasertron, Inc. Polyimide/silicon oxide bi-layer for bond pad parasitic capacitance control in semiconductor electro-optical device
US6459100B1 (en) 1998-09-16 2002-10-01 Cree, Inc. Vertical geometry ingan LED
KR100281692B1 (ko) * 1998-10-17 2001-03-02 윤종용 반도체 장치의 자기정렬 콘택 패드 및 그 형성 방법
US6413839B1 (en) 1998-10-23 2002-07-02 Emcore Corporation Semiconductor device separation using a patterned laser projection
US6255198B1 (en) * 1998-11-24 2001-07-03 North Carolina State University Methods of fabricating gallium nitride microelectronic layers on silicon layers and gallium nitride microelectronic structures formed thereby
JP3907854B2 (ja) * 1998-12-07 2007-04-18 富士通株式会社 半導体レーザ及びその製造方法
US6744800B1 (en) * 1998-12-30 2004-06-01 Xerox Corporation Method and structure for nitride based laser diode arrays on an insulating substrate
US6201264B1 (en) * 1999-01-14 2001-03-13 Lumileds Lighting, U.S., Llc Advanced semiconductor devices fabricated with passivated high aluminum content III-V materials
JP2000223742A (ja) 1999-01-29 2000-08-11 Toshiba Corp 窒素化合物半導体素子
EP1168539B1 (en) * 1999-03-04 2009-12-16 Nichia Corporation Nitride semiconductor laser device
JP3459607B2 (ja) * 1999-03-24 2003-10-20 三洋電機株式会社 半導体レーザ素子およびその製造方法
JP3735638B2 (ja) * 1999-04-23 2006-01-18 ソニー株式会社 半導体レーザおよびその製造方法
JP2001156398A (ja) * 1999-05-19 2001-06-08 Canon Inc 半導体素子の製造方法、半導体素子、及びジャイロ
US6432788B1 (en) * 1999-07-22 2002-08-13 Implant Sciences Corporation Method for fabricating an emitter-base junction for a gallium nitride bipolar transistor
JP2001094197A (ja) * 1999-09-21 2001-04-06 Nec Corp 自励発振型半導体レーザ
US6812053B1 (en) 1999-10-14 2004-11-02 Cree, Inc. Single step pendeo- and lateral epitaxial overgrowth of Group III-nitride epitaxial layers with Group III-nitride buffer layer and resulting structures
JP2001148532A (ja) * 1999-11-19 2001-05-29 Pioneer Electronic Corp 窒化物半導体レーザ及びその製造方法
US6835963B2 (en) * 1999-12-22 2004-12-28 Kabushiki Kaisha Toshiba Light-emitting element and method of fabrication thereof
JP4007737B2 (ja) * 1999-12-24 2007-11-14 三洋電機株式会社 半導体素子
US6699775B2 (en) * 2000-02-22 2004-03-02 International Rectifier Corporation Manufacturing process for fast recovery diode
JP3636976B2 (ja) * 2000-03-17 2005-04-06 日本電気株式会社 窒化物半導体素子およびその製造方法
JP4060511B2 (ja) * 2000-03-28 2008-03-12 パイオニア株式会社 窒化物半導体素子の分離方法
US6475889B1 (en) * 2000-04-11 2002-11-05 Cree, Inc. Method of forming vias in silicon carbide and resulting devices and circuits
JP3484394B2 (ja) * 2000-04-12 2004-01-06 Ｎｅｃエレクトロニクス株式会社 光半導体装置およびその製造方法
AU5558401A (en) * 2000-04-20 2001-11-07 General Electric Company Method and system for graphically identifying replacement parts for generally complex equipment
US6420252B1 (en) * 2000-05-10 2002-07-16 Emcore Corporation Methods of forming robust metal contacts on compound semiconductors
AU2001259701A1 (en) * 2000-05-15 2001-11-26 Paratek Pharmaceuticals, Inc 7-substituted fused ring tetracycline compounds
KR100763827B1 (ko) * 2000-06-08 2007-10-05 니치아 카가쿠 고교 가부시키가이샤 반도체 레이저 소자 및 그 제조방법
US6432735B1 (en) * 2000-06-23 2002-08-13 Agere Systems Guardian Corp. High power single mode laser and method of fabrication
KR100338803B1 (ko) * 2000-08-12 2002-05-31 이형도 반도체 레이저 다이오드의 제조방법
JP2002094181A (ja) * 2000-09-14 2002-03-29 Sony Corp 半導体レーザ素子及びその作製方法
JP2002094189A (ja) * 2000-09-14 2002-03-29 Sharp Corp 窒化物半導体レーザ素子およびそれを用いた光学装置
US6387804B1 (en) * 2000-09-19 2002-05-14 Advanced Micro Devices, Inc. Passivation of sidewall spacers using ozonated water
US6475100B1 (en) * 2000-10-11 2002-11-05 Callaway Golf Company Golf club head with adjustable face angle
US7053413B2 (en) * 2000-10-23 2006-05-30 General Electric Company Homoepitaxial gallium-nitride-based light emitting device and method for producing
DE10054966A1 (de) 2000-11-06 2002-05-16 Osram Opto Semiconductors Gmbh Bauelement für die Optoelektronik
KR100346843B1 (ko) * 2000-12-07 2002-08-03 삼성전자 주식회사 층간절연막 형성 방법 및 이를 이용한 반도체 소자의 제조방법
US6800876B2 (en) 2001-01-16 2004-10-05 Cree, Inc. Group III nitride LED with undoped cladding layer (5000.137)
JP2002222859A (ja) * 2001-01-26 2002-08-09 Sanken Electric Co Ltd 半導体素子のコンタクト電極形成方法
US6791119B2 (en) * 2001-02-01 2004-09-14 Cree, Inc. Light emitting diodes including modifications for light extraction
JP2002335048A (ja) * 2001-03-06 2002-11-22 Sony Corp 窒化物系半導体レーザ素子及びその製造方法
JP3849758B2 (ja) * 2001-04-12 2006-11-22 ソニー株式会社 半導体レーザ素子
US6958497B2 (en) 2001-05-30 2005-10-25 Cree, Inc. Group III nitride based light emitting diode structures with a quantum well and superlattice, group III nitride based quantum well structures and group III nitride based superlattice structures
JP4304883B2 (ja) * 2001-05-30 2009-07-29 日亜化学工業株式会社 窒化物半導体レーザダイオード、並びにその製造方法
ATE487255T1 (de) * 2001-05-31 2010-11-15 Nichia Corp Halbleiterlaserelement
JP3876649B2 (ja) * 2001-06-05 2007-02-07 ソニー株式会社 窒化物半導体レーザ及びその製造方法
CN1505843B (zh) * 2001-06-15 2010-05-05 克里公司 在SiC衬底上形成的GaN基LED
US6740906B2 (en) 2001-07-23 2004-05-25 Cree, Inc. Light emitting diodes including modifications for submount bonding
US6747298B2 (en) 2001-07-23 2004-06-08 Cree, Inc. Collets for bonding of light emitting diodes having shaped substrates
US6888167B2 (en) 2001-07-23 2005-05-03 Cree, Inc. Flip-chip bonding of light emitting devices and light emitting devices suitable for flip-chip bonding
US6977953B2 (en) * 2001-07-27 2005-12-20 Sanyo Electric Co., Ltd. Nitride-based semiconductor light-emitting device and method of fabricating the same
US6746948B2 (en) * 2001-09-17 2004-06-08 Matsushita Electric Industrial Co., Ltd. Method for fabricating semiconductor light-emitting device
DE10148227B4 (de) 2001-09-28 2015-03-05 Osram Opto Semiconductors Gmbh Strahlungsemittierender Halbleiterchip, Verfahren zu dessen Herstellung und strahlungsemittierendes Bauelement
US6580054B1 (en) * 2002-06-10 2003-06-17 New Wave Research Scribing sapphire substrates with a solid state UV laser
US6995032B2 (en) 2002-07-19 2006-02-07 Cree, Inc. Trench cut light emitting diodes and methods of fabricating same
US20040075160A1 (en) * 2002-10-18 2004-04-22 Jack Eng Transient voltage suppressor having an epitaxial layer for higher avalanche voltage operation
DE10254190B4 (de) * 2002-11-20 2005-12-22 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Infrarothalbleiterlaser
JP2006511944A (ja) * 2002-12-20 2006-04-06 クリー　インコーポレイテッド 半導体メサ構造および導電性接合部を含む電子素子ならびに関連素子を形成する方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05190968A (ja) * 1990-04-06 1993-07-30 Internatl Business Mach Corp <Ibm> 自己整合性半導体レーザのリッジ構造の形成方法
JPH04276682A (ja) * 1990-12-20 1992-10-01 American Teleph & Telegr Co <Att> 半導体レーザとそれを有する装置とその製造方法
JPH07221081A (ja) * 1993-06-25 1995-08-18 Hitachi Ltd 薄膜磁気ヘッドおよびその製造方法並びにエッチングガスによる加工方法
JP2000058965A (ja) * 1998-08-17 2000-02-25 Matsushita Electric Ind Co Ltd 半導体レーザ装置及び半導体レーザ素子
JP2000299528A (ja) * 1999-04-12 2000-10-24 Nec Corp 半導体レーザおよびその製造方法

Also Published As

Publication number Publication date
AU2003301055A8 (en) 2004-07-22
EP1573870A2 (en) 2005-09-14
TWI337373B (en) 2011-02-11
CN1729600A (zh) 2006-02-01
EP1830416B1 (en) 2011-06-08
EP1573871B1 (en) 2018-03-07
EP1573871A2 (en) 2005-09-14
TWI338320B (en) 2011-03-01
KR101045160B1 (ko) 2011-06-30
US20040149997A1 (en) 2004-08-05
TW200418085A (en) 2004-09-16
WO2004059808A2 (en) 2004-07-15
KR20050085756A (ko) 2005-08-29
WO2004059751A2 (en) 2004-07-15
AU2003301055A1 (en) 2004-07-22
WO2004059751A3 (en) 2004-09-30
JP5183012B2 (ja) 2013-04-17
EP1830416A2 (en) 2007-09-05
US7329569B2 (en) 2008-02-12
WO2004059706A3 (en) 2005-01-06
US20080135982A1 (en) 2008-06-12
CA2500647A1 (en) 2004-07-15
ATE353484T1 (de) 2007-02-15
AU2003299748A1 (en) 2004-07-22
AU2003301057A8 (en) 2004-07-22
CN1729600B (zh) 2010-05-26
US20040147094A1 (en) 2004-07-29
CN1729582A (zh) 2006-02-01
ATE512490T1 (de) 2011-06-15
EP1576674A2 (en) 2005-09-21
AU2003301057A1 (en) 2004-07-22
AU2003301089A1 (en) 2004-07-22
JP2006511948A (ja) 2006-04-06
KR20050085290A (ko) 2005-08-29
US7642626B2 (en) 2010-01-05
CA2503854A1 (en) 2004-07-15
AU2003301089A8 (en) 2004-07-22
EP1573827A2 (en) 2005-09-14
CA2504099A1 (en) 2004-07-15
TW200501199A (en) 2005-01-01
KR101020387B1 (ko) 2011-03-08
US20040147054A1 (en) 2004-07-29
EP1830416A3 (en) 2007-10-24
US7160747B2 (en) 2007-01-09
US20040152224A1 (en) 2004-08-05
CN1726624B (zh) 2010-05-26
WO2004059809A2 (en) 2004-07-15
JP2006511944A (ja) 2006-04-06
TWI334620B (en) 2010-12-11
WO2004059706A2 (en) 2004-07-15
DE60311678T2 (de) 2007-11-22
TW200423218A (en) 2004-11-01
US7613219B2 (en) 2009-11-03
CA2504098A1 (en) 2004-07-15
US20070007544A1 (en) 2007-01-11
EP1573870B1 (en) 2007-02-07
KR20050085757A (ko) 2005-08-29
DE60311678D1 (de) 2007-03-22
HK1076330A1 (en) 2006-01-13
WO2004059809A3 (en) 2005-04-07
WO2004059808A3 (en) 2004-12-09
TW200416812A (en) 2004-09-01
JP2006511943A (ja) 2006-04-06
JP2006511942A (ja) 2006-04-06
KR20050084406A (ko) 2005-08-26
CN1726624A (zh) 2006-01-25
CN1729581A (zh) 2006-02-01

Similar Documents

Publication Publication Date Title
JP4866550B2 (ja) 自己整合型の半導体メサおよびコンタクト層を有する半導体デバイス、および、該デバイスに関連する構造の形成方法
US7769066B2 (en) Laser diode and method for fabricating same
US8045595B2 (en) Self aligned diode fabrication method and self aligned laser diode
CN113410759A (zh) 一种半导体激光器集成芯片及其制备方法
KR100991784B1 (ko) 질화물 반도체 레이저 다이오드의 웨이퍼 벤딩 줄이는 방법
KR101743026B1 (ko) 자외선 발광 다이오드 및 이의 제조방법
KR101014720B1 (ko) 반도체 레이저 다이오드 제조 방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20061211

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100518

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100708

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20101207

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20110303

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110617

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110920

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20111014

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20111114

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20141118

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4866550

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term