JPH05190968A - 自己整合性半導体レーザのリッジ構造の形成方法 - Google Patents

自己整合性半導体レーザのリッジ構造の形成方法

Info

Publication number
JPH05190968A
JPH05190968A JP3040119A JP4011991A JPH05190968A JP H05190968 A JPH05190968 A JP H05190968A JP 3040119 A JP3040119 A JP 3040119A JP 4011991 A JP4011991 A JP 4011991A JP H05190968 A JPH05190968 A JP H05190968A
Authority
JP
Japan
Prior art keywords
layer
silicon oxynitride
etching
ridge
ridge structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP3040119A
Other languages
English (en)
Other versions
JPH06101612B2 (ja
Inventor
Christoph S Harder
クリストフ・シュテファン・ハルダー
Wilhelm Heuberger
ヴィルヘルム・ホイベルガー
Peter D Hoh
ピーター・ディー・ホー
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of JPH05190968A publication Critical patent/JPH05190968A/ja
Publication of JPH06101612B2 publication Critical patent/JPH06101612B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02107Forming insulating materials on a substrate
    • H01L21/02225Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02107Forming insulating materials on a substrate
    • H01L21/02109Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314Inorganic layers
    • H01L21/318Inorganic layers composed of nitrides
    • H01L21/3185Inorganic layers composed of nitrides of siliconnitrides
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01SDEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00Semiconductor lasers
    • H01S5/20Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
    • H01S5/22Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00Metal treatment
    • Y10S148/10Lift-off masking
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00Semiconductor device manufacturing: process
    • Y10S438/942Masking
    • Y10S438/948Radiation resist
    • Y10S438/951Lift-off
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00Semiconductor device manufacturing: process
    • Y10S438/978Semiconductor device manufacturing: process forming tapered edges on substrate or adjacent layers

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Optics & Photonics (AREA)
  • Geometry (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Semiconductor Lasers (AREA)

Abstract

(57)【要約】 【目的】 例えば信号伝送システムに対して必要とされ
る長波長のデバイスに対して特に有用な自己整合性半導
体レーザのリッジ構造を形成する方法を提供する。 【構成】 InP系の二重ヘテロ構造(DH)レーザに
対して適用された場合の本方法が説明されている。薄い
Si3 4 レーザ層41が、リッジ構造を画成するフォ
トレジストマスク42と接触層35との間に挿入され
る。この結果接着性を向上させ、エッチングによるアン
ダカッティングを低減させ、そのため接触面積が増加
し、熱発生が低減し、デバイスの特性が向上する。接着
性の向上のため、高いプラズマ励起周波数(RF)で被
着したSi3 4 層41を用い、かつデバイスの埋没に
対して低周波数(LF)被着したSi3 4 層43を用
いることにより、接着層をオーム接触金属化被着に対し
て露出するために用いるプロセスの過程で必要とされる
エッチングの選択性を提供する。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、自己整合性 III/V化
合物半導体二重ヘテロ構造(DH)レーザデバイスのリ
ッジ構造を形成する方法に関する。特に本発明は、信号
通信システムに必要とされ、リン化インジウム(In
P)系において構成しうる長波長レーザデバイスに関す
る。
【0002】
【従来の技術】半導体レーザデバイスは、一部にはサイ
ズがコンパクトであること、また一部にはその技術が関
連の回路やその他の電気光学要素と適合性がある理由に
より、広範囲の情報ハンドリングシステムに用途があ
る。それらは、データ通信、光学記憶および光ビームプ
リントのような分野で使用されている。
【0003】広範囲の種々レーザ構造が提案されてき
て、現在使用されている。今日利用しうる基本的に最も
単純であって、かつ最も信頼性のあるレーザデバイスの
1つは自己整合性リッジレーザである。そのようなレー
ザ並びにその製造方法が(1986年9月25日付El
ectronics LettersのVol.22,
No.20の1081−1082頁において公表された)
C.Harder他の論文「High Power R
idge−Waveguide AlGaAsGRIN
SCH Laser Diode」に記載されている。
【0004】過去において半導体レーザを構成するため
に払われた努力の大半は約0.8μmの波長で作動する
GaAs系デバイスに向けられた。しかしながら、特に
通信用については、(1.3μm程度の)より長い波長
のビームを放射するレーザも、頻繁に使用される光ファ
イバ・リンクの伝送特性によく適合するためその需要が
多い。
【0005】リッジ導波路レーザを含むそのような構造
並びにそれらの性能についての多大な調査が(New
YorkのVan Nostrand Reinhol
dCompanyにより刊行された)G.P Agra
walおよびN.K Duttaによる「Long−W
avelength SemiconductorLa
sers」と題する本の第5章に記載されている。
【0006】自己整合性リッジレーザ構造を構成する場
合、全体のリッジ形成過程を通して全体の接点/リッジ
形状領域を画成するために通常単一の写真製版マスクが
用いられる。しかしながら、この過程を長波のInP系
レーザに適用するときに問題が発生する。エッチング間
に厳しいアンダカッティングがフォトレジストとGaI
nAsの接触面において発生し、そのためオーム接触面
積を著しく減少させることによって全体の接触抵抗が増
大する。このことによってデバイスの特性に対してマイ
ナスのインパクトが与えられレーザの加熱を増大させ
る。
【0007】多くの研究者がフォトレジストのエッチン
グマスクのアンダカットの問題の発生する理由とその結
果に関して調査してきた。それらの論文の若干を下記す
る。−(J.Electrochem.Soc.のSo
lid−State Science and Tec
hnologyのVol.135,No.9,2334−
2338頁に記載の)D.T.C.Hus他の「Pre
ferentialEtching of InP T
hrough Photoresist Mask
s」。
【0008】−(1981年4月30日付 Elect
ronic LettersのVol.17,No.9,
318−320頁に記載の)I.P.Kaminow他
による「Performance of an imp
roved InGaAsPRidge Wavegu
ide Laser at 1.3μm」。
【0009】−(J.Electrochem.So
c.のSolid State Science an
d Technology,Vol.130,No.9の
1918−1926頁に記載の)L.A.Coldre
n他による「On the Formation of
Planar−Etched Facets in
GaInAsP/InP Double Hetero
structures」。アンダエッチングの問題は、
少なくとも部分的には接触層に対するフォトレジストの
マスクの接着が非効率のためであることが判明した。
(接着促進フィルム、特殊マスク処理あるいは材料の使
用から特殊なエッチング液あるいは特殊なエッチング法
の使用までに到る)広範囲の接着促進技術が半導体技術
において公知ではあるものの、それらの技術は長波長リ
ッジ導波路レーザの製造においては満足な解決には到っ
ていない。現実的な製作公差に対して十分な「プロセス
ウインドウ」を提供する、単純で、加工性があり、かつ
再現性のあるリッジを形成する方法を提供するという全
体的なタスクはさらに、同じフォトレジストマスクを使
用した一連の処理過程において、必要とするリッジプロ
ファイルを作りうるために十分なエッチングの選択性、
即ち他方の材料の上の一方の材料を選択的に制御して除
去できることを達成する必要があるという点においてさ
らに複雑である。問題は特定の各々に対する解決を見出
すのみならず、相互にかけ離れていない問題を全体的に
解決する全体的な概念を提供することである。本出題人
の知る限りでは、多数の要件を満足する方法は未だ提供
されていない。
【0010】
【発明が解決しようとする課題】本発明の主要な目的
は、高性能の、長波長のリッジ導波路レーザを作るため
の単純で、従来の処理過程を含む予測可能でかつ再生可
能の方法を提供することである。
【0011】本発明の別の目的は、マスクと接触層との
境界面でのアンダカッティングを実質的に排除すること
によりデバイスの抵抗および熱の発生を低減し、デバイ
スの特性を向上させる、InP材料系におけるリッジ導
波路レーザを作る方法を提供することである。
【0012】本発明のさらに別の目的は、低オーム接触
抵抗および効果的な横方向の導波を許容するリッジ構造
を形成する方法を提供することである。
【0013】
【発明の概要】特許請求された本発明は前記目的に対応
し、レーザリッジ構造を形成するために使用されている
公知の方法の欠点を排除する意図のものである。本発明
による自己整合性プロセスを用いると、この意図は、単
一のフォトレジストマスクが、(1)リッジ位置とリッ
ジ領域の画成、(2)(接着促進層の使用を含む)オー
ミック接触面の形成、(3)リッジ導波路の形成、およ
び(4)電気デバイスの絶縁に必要な一連の選択的なエ
ッチング過程において使用されるという点で達成され
る。
【0014】本明細書に記載し、かつ特許請求している
方法の各種の過程において適用されている概念のあるも
の、例えば一般的な接着促進剤の使用や、明確なエッチ
ング選択性を得る基本的技術は従来から公知のものであ
るが、全体的な方法は、本出願人の知る限りではこれま
で提案されてきた方法よりも優れていることが判明して
いる新規で、発明性のあるリッジ形成法を提供する。
【0015】
【実施例】本発明の一実施方法を特定の実施例を示す図
面を参照して以下詳細に説明する。本発明によるリッジ
形成法の一実施例を使用する前に、本方法を用いて作る
ことのできる典型的な、公知の III/V化合物の半導体
リッジレーザ構造の簡単な概要を示す。
【0016】図1は、公知のリッジレーザ構造10の斜
視図で主要要素のみを示している。基板11の上に生長
した層化構造は、少なくともクラッド層12と14との
間に挾持された活性層13を含む。図は、接触層15と
上部クラッド層14のリッジ部分14aとからなる導波
路リッジ16を形成するに必要な処理過程を完了した後
の構造を示す。図には、リッジの側壁を埋没し、かつ上
部クラッド層14の表面を被覆する絶縁材や、完成した
デバイスに電気接点を提供する金属化層は示していな
い。
【0017】適当な作動電圧を付与してデバイスを付勢
すると、光線ビーム17が放射される。図においては、
レーザの光モード領域は活性層13の周りに求心し、ス
トリップリッジ16により横方向が画成されている小さ
い楕円として示されている。本発明の目的は、前述のよ
うなレーザデバイスのリッジ構造を形成する方法を提供
することである。本発明は(波長が約1.3から1.5
μmの)長波長レーザに対して特に有利であるが、原則
として、(例えば0.8μm以下の)短い波長のビーム
を放射するデバイスに対しても適用できる。以下に説明
する実施例に対して、InP系レーザ構造が長波長の通
信用に採用されることが多いのでInP系レーザ構造を
選択した。しかしながら、本発明の方法はInPレーザ
に適しているのみならず、その他のグループの III/V
化合物の構造に対しても適している。
【0018】リッジ導波路レーザのリッジ構造を形成す
る上で肝要な問題の1つは、フォトレジストマスクを採
用して希望する幅に接触層をエッチングする際に発生す
るアンダカットによりもたらされる。図2のAは、特に
InP系レーザについて見られる好ましくないアンダカ
ットされたプロファイルをもたらす従来の方法の結果を
示すものである。また、リッジの形成のために使用され
る公知の方法についての以下の説明においてもこの図面
を参照する。
【0019】リッジ形成の開始点は、リッジ構造がまだ
エッチングされていない、図1に示すもののようなエピ
タキシャル生長した層の積層体からである。この積層体
は、その間に活性のGaInAsP層13を挾持したI
nPクラッド層12,14と、最初は上部クラッド層1
4の上面全体を覆っているGaInAs接触層15とを
含む。次いで、フォトレジスト層が付与され、パターン
化されてリッジを画成するマスク21を提供する。主と
してフォトレジストとInGaAsとの間の接着が悪い
ため、マスク21と接触層15との間の境面は不完全で
ある。接触層の化学的エッチングである次の過程の間
に、その悪い接着が、元の酸化物を優先的にエッチング
してしまうことによるエッチングの厳しいアンダカッテ
ィングをもたらし、新しいInP面の方が早くエッチン
グされてしまう。このエッチング過程は結晶学的特性に
より支配されるのでなく、むしろ境面の優先的エッチン
グにより支配されるので、約30度の非結晶学的エッチ
ング角が得られ、これが図において22で指示する大き
いアンダカットに連がる。同じフォトレジストマスク2
1を用いた次のエッチング過程においては、上部クラッ
ド層14が図示のような形状にパターン化される。その
結晶学的エッチング角は約55度である。
【0020】この接触エッチング過程は、アンダカット
が、後の過程でそこにオーム接触が作られる領域23を
減少させてしまうので重要なものである。レーザの接触
抵抗は面積の低減に伴い低減するので、デバイス加熱さ
せてしまい、従ってデバイスの性能に対して厳しいマイ
ナスのインパクトを与える。リッジの幅を広げることは
明らかに接触領域23を増加させる手段であるものの、
リッジ構造の導波特性に深刻に影響するので、その点で
必要とされる程度までリッジの幅を広げることはできな
い。
【0021】本発明による方法の原理と本発明により得
られるリッジの形状とを図2のBに概略図示する。ここ
でも、下部クラッド層12−活性層13−上部クラッド
層14からなるサンドイッチ構造と、まだパターン化し
ていないGaInAs接触層15を頂部に備えたInP
系層化構造から出発する。化学的エッチング過程の間に
GaInAs接触層15をアンダカッティングから保護
するために、フォトレジストを付与しパターン化する前
に、薄いオキシ窒化シリコン層24(例えばSi
3 4 )を被着させてエッチングマスク21を提供す
る。このことによって接触材料との概ね完全な境面を形
成し、概ね優先的エッチングを排除する。その結果エッ
チング角度は結晶学的特性によって決められ、アンダカ
ット25は効果的に低減され、接触面26が増加する。
上記概説した従来の方法のように、リッジ構造の形成
は、次に上部クラッド層14を希望する深さまでエッチ
ングすることにより完了する。
【0022】このように達成された改良は、図2のAと
図2のBとを比較すれば明らかであって、前者はフォト
レジストパターンのみを用いてエッチングした接触面を
示し、後者は、Si3 4 層を用いることにより境面を
改良させる新規な方法を用いることにより形成した接触
面を示す。注目されることは、リッジのプロファイルに
対して接触面が有するエッチング角が変ったことであ
る。窒化シリコン層24を用いて得た結晶学的角度はI
nP(111B−ファセット)に対して約55度であ
り、一方悪い境面では約30度のより浅い角度をもたら
す。その結果、接触面積は窒化シリコン層を採用してい
ない方法により得られるものより著しく大きく、デバイ
スの性能は大きく向上する。
【0023】レーザリッジ構造を作る本発明の方法の実
施例を以下詳細に説明する。リッジ構造をそれから形成
する基本的な層化構造30が図3に概略図示されてい
る。前記の層の順序は低圧有機金属気相成長法(LP−
MOVPE)を用いてエピタキシャル生長する順序であ
る。それらはInPウエファ31の上で生長し、n−ド
ーピングしたInPクラッド層32とp−ドーピングし
たInPクラッド層34との間に埋没されたGaInA
sP二重ヘテロ構造(DH)33から構成されている。
この構造は高濃度のp−ドーピングしたGaInAs接
触層35によって完成する。
【0024】選定した例においては、InPウエファは
S−ドーピングされ(n=6×1018cm-3)、下部のI
nPクラッド層32は均質にSi−ドーピングされ(n
=1018cm-3)、その厚さは1.4μmであり、ドーピ
ングされていない活性のGaInAsP層33は厚さが
0.165μmで、最大の放射は、1.3μmに極めて
近い波長において測定された。上部のクラッド層34は
Zn−ドーピングされ(p=1018cm-3)、低バンドギ
ャップのp−GaInAsキャップ即ち接触層35はそ
の表面近くで2×1019cm-3の溶解限度までドーピング
され低抵抗性オーム接触に対して最適な状態を提供し
た。本発明に記載の例においては、図3の層化構造が本
発明によるリッジ形成法を適用しうる基本レーザ層とし
て用いられる。
【0025】本発明の方法を、その一連の過程を示す図
4のAから図4のIまでを参照して以下説明する。前記
の過程は、その過程と図面との間の対応を示す表1に列
挙されている。表はまた、本発明の方法を通して必要な
エッチング選択性要件の重要さと複雑さとを示すために
用いられる。この目的に対して、イエスおよびノーを付
した2個の「選択除去」の欄はそれぞれ、層あるいは材
料がエッチングされ、できるだけ影響を少なくするそれ
ぞれの除去、即ちエッチング過程を示す。
【0026】
【表1】
【0027】 基本的に、この方法により完全自己整合性のリッジレー
ザを作ることができる。この自己整合法は微妙な整合過
程の数を低減するという利点を有する。このことは以下
の処理過程、即ち(1)リッジの画成(図4のC)、
(2)形成物を介してのオーム接触(図4のDおよび
E)、(3)リッジ導波路形成(図4のF)および
(4)絶縁(図4のG)の全てに対して単一の写真製版
マスクを用いることにより達成される。
【0028】さて図4のAを参照すれば、リッジ形成過
程は図3に示す積層30から始めることから開始され
る。
【0029】図4のBに示す本方法の第1の過程におい
て、GaInAs接触層35は、アンモニア(NH3
を添加して13.56MHz のプラズマ励起周波数でプラ
ズマエンハンスした化学蒸着法(PECVD)により被
着された10nm厚さの窒化シリコンSi3 4 の連続層
41で被覆される。この誘電体層は、マスクと接触層と
の境界での接着性を向上させる。
【0030】次いで、第2の過程においては、フォトレ
ジスト42が付与され、図4のCに示すようにパターン
化されてリッジ領域を画成する。基板の結晶の配向に応
じてリッジが整合されてゆるやかな傾斜のリッジの側壁
を形成する。図示例においては、リッジは(110)の
方向に延びるよう選択されている。一連の処理過程にお
ける唯一の微妙な整合がこの過程において行われる。フ
ォトレジスト(PR)マスク42はリッジ形成過程の中
の後続の全ての整合過程において用いられる。以下の第
3の過程において、Si3 4 層41が、図4のDで示
すようにマスクとしてフォトレジスト42を用いてCF
4 反応性イオンエッチング(RIE)法によりエッチン
グされる。
【0031】次いで、第4の過程において、GaInA
sの接触層35が硫酸、過酸化水素および水からなるG
aAsエッチング液を用いて化学的に湿式エッチングさ
れる。このエッチング液はInpに対して高い選択性が
あり、図4のEで示すようにGaInAs接触層が除去
された後、エッチングはInPクラッド層34の表面に
おいて止まる。
【0032】光導波路の形成は、(図4のFで示す第5
の過程において)InPクラッド層34のエッチングに
続く。異なるエッチング液が用いられる。先にエッチン
グずみの接触材GaInAs35をそれ以上エッチング
することなくInPをエッチングするよう臭化水素/酢
酸が選定される。エッチング速度を制御するために、エ
ッチング液が約5℃まで冷却されることによってエッチ
ング速度を約11nm/秒まで下げる。エッチングはクラ
ッド層34と活性層33との境界の上方0.10から
0.15μmのところで止まる。
【0033】図4のGは第6の過程、即ち150nm厚さ
の第2のSi3 4 層43を等方性被着する過程を示
す。この層は、層構造をコンフォーマル(confor
mal)絶縁体で埋没させ、露出された非保護領域を、
パッケージ化のためのパッドをボンディングするに必要
な後続の金属被着から電気的に分離させる作用をする。
この過程は別のPECVD法を用いており、そのため第
1にいずれかの鋭い形状部分や大きい段を被覆する極め
て適合性のあるSi3 4 膜の被着をもたらし、そして
第2に図4のGに示すようにアンダカット部分44にお
いて、望ましく薄くて、潜在的に非連続性の被覆をもた
らす。このことは後続のリフトオフ過程に対して重要で
ある。埋没用絶縁Si3 4 膜43が約50kHz の低周
波数(LF)で被着される。このLF窒化物は、プラズ
マにおいてアンモニア(NH3 )を用いることなく被着
され、そのため上記膜の水素含有量が大きく低減される
ことによって緩衝化されたフッ化水素酸(BHF)での
エッチング速度は低減する。このことは後続の処理過程
において選択的に要求されるエッチングに対して重要な
ことである。
【0034】次の2過程7と8とは、後続のオーム接触
金属被着(図4のI)に接触領域を露出するために、フ
ォトレジストマスク42を、その上に位置するLF S
3 4 (図4のH)並びにGaInAs接触層35を
被覆するRF Si3 4 41と共に除去する。これは
2過程のプロセスである。まず、フォトレジストマスク
42は温度を上げて、例えばNメチルピリロドン(N−
methyl pyrilodone)(NMP)のよ
うな溶剤で除去され、次いでアセトン及びプロパノール
浴で超音波撹拌される。フォトレジストの大部分を除去
した後、このサンプルは7:1のBHF溶液において1
から2秒浸漬され、接着促進剤として用いられたRF
Si3 4 41を除去する。同時に、このために残り
のフォトレジスト分は後続のアセトン処理による浸食に
対して開放する。NH3 を用いずに低周波数で被着され
たLF Si3 4 埋没層43は、所与のBHF濃度で
極く僅かにエッチンクされる。即ち、より速くエッチン
グするRF Si3 4 41は、選択的に除去されて接
触領域を開放し、一方より遅くエッチングするLF S
3 4 43の絶縁膜は除去されないままである。
【0035】その後、金属層を被着してオームp−接点
およびn−接点を形成し、反射性コーティング等を付与
することにより従来の方法を用いてレーザデバイスを完
成させることができる。これらの過程はリッジ形成過程
の一部ではないので、本明細書では詳細に説明していな
い。
【0036】前述のプロセスについての説明から、Si
3 4 層を追加することにより得られる接着促進性の重
要性および全体のプロセスを通じてのエッチング選択性
の重要性が明らかである。このプロセスを用いることに
より高性能のリッジレーザが作られた。例えば、1.3
μmのGaInAsP DHリッジレーザデバイスはフ
ァセット当り30mW程度の出力パワーで、低スレショル
ド電流並びにスレショルド電流密度を示す。
【0037】前述の説明は、主として特定の長波長のI
nP DHレーザの製作を指向しているが、本実施例は
単に本発明による方法の例示である。厚さおよびその他
の寸法、使用材料並びに本明細書で示したプロセスパラ
メータは、例示を判り易くするために選択したものであ
って、限定的に考えるべきでない。
【0038】例えば、本発明による方法を−前述したI
nP系以外の III/V族化合物の半導体からなるデバイ
スや、−相対的に厚い活性層を有するデバイスよりもむ
しろ量子ウェルデバイスや、あるいは、−さらに長波長
のビームを放射するデバイスに適用することにより、さ
らに向上したまたは異なるあるいはこれら両方のデバイ
ス性能特性を得ることができる。
【0039】また接触層やクラッド層をエッチングする
ための前述した湿式の化学的方法とは異なる方法を用い
ることができる。例えば前記エッチングを異方性エッチ
ング法で代替することができる。
【0040】
【発明の効果】本発明の方法により提供される主要な利
点は、長波長のレーザリッジ構造を信頼性があって、か
つ簡単に作れることであり、現実的な方法並びに現実的
な材料公差に対して十分大きいプロセスウインドウを提
供する。本発明の方法は、厳しくかつ部分的に制御され
ていないアンダカッティングにより起用する前述のマイ
ナス効果を排除し、処理過程を通して際どいエッチング
選択性要件を満足させる。
【図面の簡単な説明】
【図1】本発明による方法を用いて製作しうるリッジ導
波路レーザ構造体の概略斜視図。
【図2】従来の方法(図2のA)と、本発明による方法
(図2のB)を用いて得ることのできるオームp−接触
構造を比較する図。
【図3】本明細書で説明した実施例において本発明によ
る方法を適用した基本的な層化レーザ構造を示す概略
図。
【図4】長波長リッジ導波路レーザ構造を作るために用
いた本発明による方法の過程を示す図。
【符号の説明】
12:下部クラッド層、13:活性層、14:上部クラ
ッド層、15:接触層、21:エッチングマスク、2
4:オキシ窒化シリコン層、25:アンダカット、2
6:接触面、31:ウエファ、32,34:クラッド
層、33:二重ヘテロ構造、35:接触層、41,4
3:窒化シリコン層、42:フォトレジストマスク、4
4:アンダカット。
フロントページの続き (72)発明者 ヴィルヘルム・ホイベルガー スイス国 ツェーハー−8805、リヒテルス ヴィル,ライトホルツシュトラーセ 26番 地 ア (72)発明者 ピーター・ディー・ホー アメリカ合衆国12533、ニューヨーク州 ホープウェル・ジャンクション、ショー ト・コート アールアール 77番地

Claims (8)

    【特許請求の範囲】
  1. 【請求項1】 III−V族化合物半導体の二重ヘテロ構
    造のレーザデバイスの自己整合性リッジ構造を形成する
    方法において、 閉込めおよび利得のための導波路を形成するクラッド層
    (32,34)の間に挾持された、再結合および光発生
    のための活性領域(33)を含み、かつ接触層(35)
    を頂部に有する、基本的なエピタキシャル生長の層化ヘ
    テロ構造(30)を提供するステップと、 PECVD法において、高励起周波数(RF)において
    薄い第1のオキシ窒化シリコン層(41)を被着するス
    テップと、 リッジ構造を画成のためのマスクとして使用するフォト
    レジスト層(42)を被着し、かつパターン化するステ
    ップと、 前記第1のオキシ窒化シリコン層(41)を反応性イオ
    ンエッチング(RIE)して、前記のフォトレジストマ
    スク(42)で被覆された領域を残すステップと、 前記接触層(35)を上方のクラッド層(34)まで選
    択的にエッチングして、前記第1のオキシ窒化シリコン
    層(41)の下で、結晶学的エッチング角を得て、その
    ため小さいアンダカットを得るステップと、 前記上方のクラッド層(34)を所定の深さまで選択的
    にエッチングして前記接触層(35)を実質的に作用を
    受けないままにして残すステップと、 PECVD法により、前記第1のオキシ窒化シリコン層
    (41)よりエッチング速度の遅い第2の、適合するオ
    キシ窒化シリコン層(43)を低励起周波数(LF)で
    被着するステップと、 前記のフォトレジストマスク(42)の頂部に被着され
    た前記第2のオキシ窒化シリコン層(43)の部分を前
    記のフォトレジストマスクを溶解することによりリフト
    オフして前記第1のオキシ窒化シリコン層(41)を露
    出するステップと、 該露出された第1のオキシ窒化シリコン層(41)を選
    択的に除去して、前記第2の、適合したオキシ窒化シリ
    コン層(43)と前記接触層(35)の露出された表面
    とを実質的に作用を受けていない状態のまま残すステッ
    プと、 を備える自己整合性リッジ構造を形成する方法。
  2. 【請求項2】 前記活性領域の層(33)がGaInA
    sPからなり、前記クラッド層(32,34)および基
    板(31)がInPよりなり、前記接触層(35)がG
    aInAsよりなるInP材料系において前記レーザデ
    バイスを構成する請求項1に記載の方法。
  3. 【請求項3】 前記第1(41)と第2(43)のオキ
    シ窒化シリコン層がSi3 4 からなる請求項1に記載
    の方法。
  4. 【請求項4】 前記の第1のSi3 4 層が、前記の第
    2のSi3 4 層を付与するときの励起周波数(LF)
    より著しく高いプラズマ励起周波数(RF)において被
    着される請求項3に記載の方法。
  5. 【請求項5】 前記の第1のSi3 4 層が、1MHz よ
    り高いプラズマ励起周波数において、かつアンモニア
    (NH3 )を添加して、プラズマエンハンスの化学蒸着
    法(PECVD)を用いて被着され、前記の第2のSi
    3 4 層が100kHz より低いプラズマ励起周波数にお
    いて、プラズマにアンモニア(NH3 )を添加すること
    なくPECVD法を用いて被着される請求項4に記載の
    方法。
  6. 【請求項6】 前記の第1のSi3 4 層(41)が、
    前記の第2のSi3 4 層(43)に実質的に作用しな
    い、緩衝されたフッ化水素(BHF)溶液中で選択的に
    除去される請求項3に記載の方法。
  7. 【請求項7】 リッジ構造を画成する前記のフォトレジ
    ストマスク(42)が前記基板(31)の(110)の
    方向に延びている請求項2に記載の方法。
  8. 【請求項8】 放射されたレーザ光線ビームの波長が約
    1.3μmである請求項2に記載の方法。
JP3040119A 1990-04-06 1991-03-06 自己整合性半導体レーザのリッジ構造の形成方法 Expired - Fee Related JPH06101612B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
EP90810279A EP0450255B1 (en) 1990-04-06 1990-04-06 Process for forming the ridge structure of a self-aligned semiconductor laser
CH90810279:1 1990-04-06

Publications (2)

Publication Number Publication Date
JPH05190968A true JPH05190968A (ja) 1993-07-30
JPH06101612B2 JPH06101612B2 (ja) 1994-12-12

Family

ID=8205919

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3040119A Expired - Fee Related JPH06101612B2 (ja) 1990-04-06 1991-03-06 自己整合性半導体レーザのリッジ構造の形成方法

Country Status (5)

Country Link
US (1) US5059552A (ja)
EP (1) EP0450255B1 (ja)
JP (1) JPH06101612B2 (ja)
CA (1) CA2039875C (ja)
DE (1) DE69010485T2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006511942A (ja) * 2002-12-20 2006-04-06 クリー インコーポレイテッド 自己整合型の半導体メサおよびコンタクト層を有する半導体デバイス、および、該デバイスに関連する構造の形成方法
JP2008205507A (ja) * 2006-10-16 2008-09-04 Mitsubishi Electric Corp 半導体光素子の製造方法

Families Citing this family (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5404369A (en) * 1990-09-12 1995-04-04 Seiko Epson Corporation Surface emission type semiconductor laser
US5356832A (en) * 1990-09-12 1994-10-18 Seiko Epson Corporation Method of making surface emission type semiconductor laser
US5436922A (en) * 1990-09-12 1995-07-25 Seiko Epson Corporation Surface emission type semiconductor laser
US5317584A (en) * 1990-09-12 1994-05-31 Seiko Epson Corporation Surface emission type semiconductor laser
US5537666A (en) * 1990-09-12 1996-07-16 Seiko Epson Coropration Surface emission type semiconductor laser
JPH04243216A (ja) * 1991-01-17 1992-08-31 Nec Corp 光導波路の製造方法ならびに光集積素子及びその製造方法
FR2678775B1 (fr) * 1991-07-05 1997-02-28 Thomson Csf Procede de realisation d'un dispositif optoelectronique
JP2754957B2 (ja) * 1991-07-10 1998-05-20 日本電気株式会社 半導体光制御素子およびその製造方法
DE4240539C2 (de) * 1992-01-21 1997-07-03 Mitsubishi Electric Corp Verfahren zur Herstellung eines Halbleiterlasers
US5316967A (en) * 1992-01-21 1994-05-31 Mitsubishi Denki Kabushiki Kaisha Method for producing semiconductor device
US5347460A (en) * 1992-08-25 1994-09-13 International Business Machines Corporation Method and system employing optical emission spectroscopy for monitoring and controlling semiconductor fabrication
US5307357A (en) * 1992-11-05 1994-04-26 International Business Machines Corporation Protection means for ridge waveguide laser structures using thick organic films
US5311539A (en) * 1992-11-25 1994-05-10 International Business Machines Corporation Roughened sidewall ridge for high power fundamental mode semiconductor ridge waveguide laser operation
US5305340A (en) * 1992-12-16 1994-04-19 International Business Machines Corporation Waveguide ridge laser device with improved mounting and ridge protection
US5376582A (en) * 1993-10-15 1994-12-27 International Business Machines Corporation Planar, topology-free, single-mode, high-power semiconductor quantum-well laser with non-absorbing mirrors and current confinement
JPH09205254A (ja) * 1996-01-26 1997-08-05 Mitsubishi Electric Corp 半導体装置の製造方法および半導体製造装置並びに半導体レーザの製造方法
KR100213187B1 (ko) 1997-03-20 1999-08-02 윤종용 에러 마스터 검출장치
US6930028B1 (en) * 1997-06-09 2005-08-16 Texas Instruments Incorporated Antireflective structure and method
US6141365A (en) 1997-12-31 2000-10-31 Lasertron Semiconductor laser with kink suppression layer
DE19813180A1 (de) * 1998-03-25 1999-10-07 Siemens Ag Verfahren zur Herstellung eines Stegwellenleiters in III-V-Verbindungshalbleiter-Schichtstrukturen und Halbleiterlaservorrichtung besonders für niedere Serienwiderstände
US6294475B1 (en) * 1998-06-23 2001-09-25 Trustees Of Boston University Crystallographic wet chemical etching of III-nitride material
US6365968B1 (en) 1998-08-07 2002-04-02 Corning Lasertron, Inc. Polyimide/silicon oxide bi-layer for bond pad parasitic capacitance control in semiconductor electro-optical device
DE10219886B4 (de) 2002-05-03 2007-10-04 Chunghwa Telecom Co.Ltd. Selbstjustierendes Verfahren zur Herstellung eines Stegwellenleiter-Halbleiterlasers
JP2003347674A (ja) * 2002-05-30 2003-12-05 Mitsubishi Electric Corp 半導体レーザ装置及びその製造方法
KR100818522B1 (ko) 2004-08-31 2008-03-31 삼성전기주식회사 레이저 다이오드의 제조방법
JP4836703B2 (ja) * 2006-07-31 2011-12-14 パナソニック株式会社 半導体レーザおよびその製造方法
US7598104B2 (en) 2006-11-24 2009-10-06 Agency For Science, Technology And Research Method of forming a metal contact and passivation of a semiconductor feature
US7833695B2 (en) * 2007-05-31 2010-11-16 Corning Incorporated Methods of fabricating metal contact structures for laser diodes using backside UV exposure
JP2009076867A (ja) * 2007-08-30 2009-04-09 Sumitomo Electric Ind Ltd 半導体素子の製造方法
JP5298938B2 (ja) 2009-02-24 2013-09-25 住友電気工業株式会社 半導体素子の製造方法
US10490971B2 (en) 2017-06-09 2019-11-26 International Business Machines Corporation Self-alignment features for III-V ridge process and angled facet die
CN113823992B (zh) * 2021-09-14 2022-11-11 苏州长瑞光电有限公司 半导体器件制造方法及半导体器件
CN115433924B (zh) * 2022-08-05 2023-10-10 武汉光安伦光电技术有限公司 一种通信激光器及其制作方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5751276B2 (ja) * 1973-10-23 1982-11-01
US4366568A (en) * 1979-12-20 1982-12-28 Matsushita Electric Industrial Co. Ltd. Semiconductor laser
US4276098A (en) * 1980-03-31 1981-06-30 Bell Telephone Laboratories, Incorporated Batch processing of semiconductor devices
US4566171A (en) * 1983-06-20 1986-01-28 At&T Bell Laboratories Elimination of mask undercutting in the fabrication of InP/InGaAsP BH devices
EP0157555B1 (en) * 1984-03-27 1990-10-03 Matsushita Electric Industrial Co., Ltd. A semiconductor laser and a method of producing the same
US4839900A (en) * 1985-08-21 1989-06-13 Sharp Kabushiki Kaisha Buried type semiconductor laser device
JPS63164484A (ja) * 1986-12-26 1988-07-07 Sharp Corp 半導体レ−ザ素子
US4922499A (en) * 1988-02-09 1990-05-01 Kabushiki Kaisha Toshiba Semiconductor laser device and the manufacturing method thereof
US4940672A (en) * 1989-03-17 1990-07-10 Kopin Corporation Method of making monolithic integrated III-V type laser devices and silicon devices on silicon
KR910008439B1 (ko) * 1989-04-06 1991-10-15 재단법인 한국전자통신연구소 매립형 레이저 다이오드의 제조방법
US4933302A (en) * 1989-04-19 1990-06-12 International Business Machines Corporation Formation of laser mirror facets and integration of optoelectronics

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006511942A (ja) * 2002-12-20 2006-04-06 クリー インコーポレイテッド 自己整合型の半導体メサおよびコンタクト層を有する半導体デバイス、および、該デバイスに関連する構造の形成方法
JP4866550B2 (ja) * 2002-12-20 2012-02-01 クリー インコーポレイテッド 自己整合型の半導体メサおよびコンタクト層を有する半導体デバイス、および、該デバイスに関連する構造の形成方法
JP2008205507A (ja) * 2006-10-16 2008-09-04 Mitsubishi Electric Corp 半導体光素子の製造方法

Also Published As

Publication number Publication date
CA2039875C (en) 1994-05-03
CA2039875A1 (en) 1991-10-07
US5059552A (en) 1991-10-22
EP0450255A1 (en) 1991-10-09
EP0450255B1 (en) 1994-07-06
DE69010485D1 (de) 1994-08-11
DE69010485T2 (de) 1995-01-26
JPH06101612B2 (ja) 1994-12-12

Similar Documents

Publication Publication Date Title
JPH05190968A (ja) 自己整合性半導体レーザのリッジ構造の形成方法
AU707420B2 (en) Method of manufacturing a semiconductor surface emitting laser
US5208821A (en) Buried heterostructure lasers using MOCVD growth over patterned substrates
CA1151775A (en) Batch processing of semiconductor devices
JPH08107251A (ja) 反射ディジタル同調レーザの作製方法
US5838028A (en) Semiconductor device having a ridge or groove
JP2950028B2 (ja) 光半導体素子の製造方法
KR19980058397A (ko) Rwg 레이저 다이오드 및 그 제조 방법
JP4056717B2 (ja) 半導体レーザおよびその製造方法
JP2003526931A (ja) 埋め込み型メサ半導体デバイス
JP2542570B2 (ja) 光集積素子の製造方法
JP3192687B2 (ja) 半導体レーザ装置及びその製造方法
JP2956668B2 (ja) 半導体レーザ
JP3689733B2 (ja) 半導体素子の製造方法
JPH0437598B2 (ja)
JPH0824208B2 (ja) 半導体レ−ザの製造法
JP3022351B2 (ja) 光半導体装置及びその製造方法
JPH0138390B2 (ja)
CN117154533A (zh) 一种InP基半导体激光器芯片与制备方法
JP3075824B2 (ja) 面発光型半導体レーザ装置とその製造方法
EP0997995A1 (en) Fabrication method of semiconductor laser
JP3887733B2 (ja) 光半導体素子の製造方法
JPH04369886A (ja) 半導体レーザの製造方法
JPH10178200A (ja) 半導体光集積素子
JPH09281353A (ja) 埋め込み型光半導体装置およびその製造方法

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees