JP2542570B2 - 光集積素子の製造方法 - Google Patents
光集積素子の製造方法Info
- Publication number
- JP2542570B2 JP2542570B2 JP60115726A JP11572685A JP2542570B2 JP 2542570 B2 JP2542570 B2 JP 2542570B2 JP 60115726 A JP60115726 A JP 60115726A JP 11572685 A JP11572685 A JP 11572685A JP 2542570 B2 JP2542570 B2 JP 2542570B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- active layer
- optical
- optical waveguide
- integrated device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Description
【発明の詳細な説明】 （発明の技術分野） 本発明は、光集積素子、特に光導波路を集積する素子
の製造方法に関する。
の製造方法に関する。
（従来技術とその欠点） 半導体レーザ等が形成される活性層と、レーザ発振光
を導波する光導波路とが接続されて形成されている光集
積素子構造は、種々の光デバイスを同一基板上に形成
し、各デバイス間を光導波路で接続する形の光集積素子
を作製する上での基本構造である。第５図は光集積素子
の一例を示すものである。発振波長がλ１である第１の
半導体レーザ101と、発振波長がλ２である第２の半導
体レーザ102が同一のチップ100の中に形成され、この２
つの半導体レーザ101,102はＹ字形をした光導波路103に
接続されている。このＹ字形の光導波路からはλ１とλ
２の光が出射する。半導体レーザ101,102を各々、独立
に変調することにより、この光集積素子は、波長多重伝
送用光源として用いることができる。従来の様に、波長
の異なる半導体レーザを複数個と、回折格子等を用いた
波長多重化光回路素子を用いて、波長多重伝送用光源部
を構成する場合に比べ大幅な軽量化、小形化、組立て工
数の軽減、信頼性の向上をはかることができるという利
点がある。このような光集積素子は、第６図の断面図に
示される様に、半導体レーザ101,102を構成する基本要
素であるInGaAsP活性層３と光導波路103を形成する基本
要素であるInGaAsP光ガイド層５とを良好に接続するこ
とにより作製が可能となる。従来は第６図に示す様に、
活性層３を含む二重ヘテロ接合ウエハを形成後エッチン
グマスクとなるSiO2膜10を形成し、ｐ型InP層４、及び
活性層４を選択的に除去し、この部分にInGaAsP光ガイ
ド層５及びInPクラッド層６を液相エピタキシャル法な
どにより形成する方法を用いていた。この場合SiO2膜10
は、エピタキシャル成長阻止膜となるため、結晶成長
は、このSiO2膜10の上には生じない。従って、活性層３
と、光ガイド層５とを突き合せの形で接続することがで
きる。しかしながら、結晶成長が阻止されるSiO2膜10の
近傍では、平坦な表面上への結晶成長とは異なる様相を
示す。即ち一般に平坦部における場合よりも成長膜厚が
数倍も大きくなるため、第７図に示される様に、この部
分で突起状の形の成長形状となる。この様な成長形状を
有するウエハは、以後の種々のフォトリソグラフィある
いは電極形成工程においてプロセスが非常に難しく、例
えばフォトレジストの密着露光を行う場合に、突起部か
らウエハにクラックが入る、あるいは、突起部におい
て、所望のマスクパターンが得られない等の問題があっ
た。従って、活性層３と、光ガイド層５を接続するエピ
タキシャル成長を行う場合に表面が平坦となるような結
晶成長が可能な光集積素子構造が必要であった。
を導波する光導波路とが接続されて形成されている光集
積素子構造は、種々の光デバイスを同一基板上に形成
し、各デバイス間を光導波路で接続する形の光集積素子
を作製する上での基本構造である。第５図は光集積素子
の一例を示すものである。発振波長がλ１である第１の
半導体レーザ101と、発振波長がλ２である第２の半導
体レーザ102が同一のチップ100の中に形成され、この２
つの半導体レーザ101,102はＹ字形をした光導波路103に
接続されている。このＹ字形の光導波路からはλ１とλ
２の光が出射する。半導体レーザ101,102を各々、独立
に変調することにより、この光集積素子は、波長多重伝
送用光源として用いることができる。従来の様に、波長
の異なる半導体レーザを複数個と、回折格子等を用いた
波長多重化光回路素子を用いて、波長多重伝送用光源部
を構成する場合に比べ大幅な軽量化、小形化、組立て工
数の軽減、信頼性の向上をはかることができるという利
点がある。このような光集積素子は、第６図の断面図に
示される様に、半導体レーザ101,102を構成する基本要
素であるInGaAsP活性層３と光導波路103を形成する基本
要素であるInGaAsP光ガイド層５とを良好に接続するこ
とにより作製が可能となる。従来は第６図に示す様に、
活性層３を含む二重ヘテロ接合ウエハを形成後エッチン
グマスクとなるSiO2膜10を形成し、ｐ型InP層４、及び
活性層４を選択的に除去し、この部分にInGaAsP光ガイ
ド層５及びInPクラッド層６を液相エピタキシャル法な
どにより形成する方法を用いていた。この場合SiO2膜10
は、エピタキシャル成長阻止膜となるため、結晶成長
は、このSiO2膜10の上には生じない。従って、活性層３
と、光ガイド層５とを突き合せの形で接続することがで
きる。しかしながら、結晶成長が阻止されるSiO2膜10の
近傍では、平坦な表面上への結晶成長とは異なる様相を
示す。即ち一般に平坦部における場合よりも成長膜厚が
数倍も大きくなるため、第７図に示される様に、この部
分で突起状の形の成長形状となる。この様な成長形状を
有するウエハは、以後の種々のフォトリソグラフィある
いは電極形成工程においてプロセスが非常に難しく、例
えばフォトレジストの密着露光を行う場合に、突起部か
らウエハにクラックが入る、あるいは、突起部におい
て、所望のマスクパターンが得られない等の問題があっ
た。従って、活性層３と、光ガイド層５を接続するエピ
タキシャル成長を行う場合に表面が平坦となるような結
晶成長が可能な光集積素子構造が必要であった。
（発明の目的） 本発明は、以上の従来技術の欠点を解消する光集積素
子の製造方法を提供するものである。
子の製造方法を提供するものである。
（発明の構成） 本発明の光集積素子の製造方法は、平坦な基板に少な
くとも活性層、前記活性層の約２倍の層厚を持つクラッ
ド層を順次形成し、光導波路を形成する領域として、深
さにしてほぼ活性層まで絶縁マスクを用いて選択的にエ
ッチング除去した後に、前記活性層まで除去した領域に
前記活性層の端面と付き合わせる状態で光ガイド層を形
成し、続いて光閉じ込め層をその平坦部表面から基板ま
での厚さの前記クラッド層の平坦部表面から基板までの
厚さがほぼ同じになるように形成し、前記マスクを除去
して表面全体に覆う埋め込み層を形成した後に、半導体
レーザ構造及び光導波路構造を形成することを特徴とす
る （第１の実施例） 次に図面を用いて本発明を詳細に説明する。第１図
は、本発明の第１の実施例の、活性層３と光ガイド層５
とが接続されたウエハの断面図である。表面は、活性層
３と光ガイド層５とが接続される領域の上部において、
0.2μｍ程度の小さな隆起が見られるが、第６図の従来
例で示した場合では１μｍ程度以上であり、表面の平坦
性は大きく改善されている。第２図（ａ）〜（ｅ）の断
面図を用いて、作製方法を説明する。結晶成長は、カー
ボンスライドボートを用いた通常の液相エピタキシャル
成長で行った。第２図（ａ）は、（001）面方位のｎ形I
nP基板１（Snドープ、キャリア濃度１×1018cm-3）上
に、ｎ形InPバッファ層２（Snドープ、キャリア濃度５
×1017cm-3、厚さ１μｍ）、ノンドープInGaAsP活性層
３（発光波長にして1.3μｍ組成、膜厚0.1μｍ）、ｐ型
InPクラッド層４（Znドープ、キャリア濃度１×1018cm
-3、膜厚0.2μｍ）を接続して積層した。結晶成長開始
温度は640℃である。次にウエハ表面に、SiO2膜10をCVD
で約0.3μｍの厚さに形成後フォトレジストを用いて、
パターニングを行い部分的にSiO2膜10を除去し、更にそ
の下のｐ型InP層４、InGaAsP活性層３を、各々HCl系の
エッチング液、H2SO4とH2O2,H2Oの混合エッチング液に
より選択的に除去する。この形状が第２図（ｂ）に示さ
れている。次に、InGaAsP光ガイド層5,ノンドープInP層
６を積層する液相エピタキシャル成長を行う。成長温度
は615℃である。成長を行う前に、ウエハ全体が高温の
水素雰囲気に曝されることで、表面の熱解離が生じる。
これを防止するため、ウエハ表面にInPの保護基板を近
接させて配置させた。InGaAsP光ガイド層５（発光波長
にして1.15μｍ組成）の平坦部での成長膜厚は0.2μ
ｍ、又その上のノンドープInP層６の膜厚は0.2μｍとし
た。第２図（ｃ）に示す様にノンドープInP層６の膜厚
を0.2μｍと薄くしたことにより、接続部11近傍の隆起
部12の膜厚は平坦部に対して0.4μｍ程度と小さく抑え
られた。
くとも活性層、前記活性層の約２倍の層厚を持つクラッ
ド層を順次形成し、光導波路を形成する領域として、深
さにしてほぼ活性層まで絶縁マスクを用いて選択的にエ
ッチング除去した後に、前記活性層まで除去した領域に
前記活性層の端面と付き合わせる状態で光ガイド層を形
成し、続いて光閉じ込め層をその平坦部表面から基板ま
での厚さの前記クラッド層の平坦部表面から基板までの
厚さがほぼ同じになるように形成し、前記マスクを除去
して表面全体に覆う埋め込み層を形成した後に、半導体
レーザ構造及び光導波路構造を形成することを特徴とす
る （第１の実施例） 次に図面を用いて本発明を詳細に説明する。第１図
は、本発明の第１の実施例の、活性層３と光ガイド層５
とが接続されたウエハの断面図である。表面は、活性層
３と光ガイド層５とが接続される領域の上部において、
0.2μｍ程度の小さな隆起が見られるが、第６図の従来
例で示した場合では１μｍ程度以上であり、表面の平坦
性は大きく改善されている。第２図（ａ）〜（ｅ）の断
面図を用いて、作製方法を説明する。結晶成長は、カー
ボンスライドボートを用いた通常の液相エピタキシャル
成長で行った。第２図（ａ）は、（001）面方位のｎ形I
nP基板１（Snドープ、キャリア濃度１×1018cm-3）上
に、ｎ形InPバッファ層２（Snドープ、キャリア濃度５
×1017cm-3、厚さ１μｍ）、ノンドープInGaAsP活性層
３（発光波長にして1.3μｍ組成、膜厚0.1μｍ）、ｐ型
InPクラッド層４（Znドープ、キャリア濃度１×1018cm
-3、膜厚0.2μｍ）を接続して積層した。結晶成長開始
温度は640℃である。次にウエハ表面に、SiO2膜10をCVD
で約0.3μｍの厚さに形成後フォトレジストを用いて、
パターニングを行い部分的にSiO2膜10を除去し、更にそ
の下のｐ型InP層４、InGaAsP活性層３を、各々HCl系の
エッチング液、H2SO4とH2O2,H2Oの混合エッチング液に
より選択的に除去する。この形状が第２図（ｂ）に示さ
れている。次に、InGaAsP光ガイド層5,ノンドープInP層
６を積層する液相エピタキシャル成長を行う。成長温度
は615℃である。成長を行う前に、ウエハ全体が高温の
水素雰囲気に曝されることで、表面の熱解離が生じる。
これを防止するため、ウエハ表面にInPの保護基板を近
接させて配置させた。InGaAsP光ガイド層５（発光波長
にして1.15μｍ組成）の平坦部での成長膜厚は0.2μ
ｍ、又その上のノンドープInP層６の膜厚は0.2μｍとし
た。第２図（ｃ）に示す様にノンドープInP層６の膜厚
を0.2μｍと薄くしたことにより、接続部11近傍の隆起
部12の膜厚は平坦部に対して0.4μｍ程度と小さく抑え
られた。
次に、SiO2膜10をフッ酸のエッチング液で除去した後
（この状態を第２図（ｄ）に示す）、ウエハ表面全体に
ｐ形InP埋め込み層７（Znドープ，キャリア濃度１×10
18cm-3）を積層させる液相エピタキシャル成長を行う。
成長温度は615℃である。この状態が第２図（ｅ）であ
る。結晶成長に際し、表面の熱解離防止用のInP保護基
板を用いている。ｐ形InP埋め込み層７の平坦部での成
長膜厚を0.8μｍにして成長した時、隆起部12の上部で
の平坦部に対する高さは0.2μｍ程度に抑えられた。こ
れはｐ形InP埋め込み層７の成長に際し、隆起部12の上
部でのInPの成長が（001）面内で成長速度が速く、従っ
て、隆起部12の上部よりも側面での成長速度がが速いた
めに、ｐ形InP埋め込み層７の表面では段差が小さくな
ることによる。この様に、表面に多少の段差があっても
その上部全体に亘ってｐ形InP埋め込み層７を積層する
ことで表面の平坦性が大きく改善することができた。
（この状態を第２図（ｄ）に示す）、ウエハ表面全体に
ｐ形InP埋め込み層７（Znドープ，キャリア濃度１×10
18cm-3）を積層させる液相エピタキシャル成長を行う。
成長温度は615℃である。この状態が第２図（ｅ）であ
る。結晶成長に際し、表面の熱解離防止用のInP保護基
板を用いている。ｐ形InP埋め込み層７の平坦部での成
長膜厚を0.8μｍにして成長した時、隆起部12の上部で
の平坦部に対する高さは0.2μｍ程度に抑えられた。こ
れはｐ形InP埋め込み層７の成長に際し、隆起部12の上
部でのInPの成長が（001）面内で成長速度が速く、従っ
て、隆起部12の上部よりも側面での成長速度がが速いた
めに、ｐ形InP埋め込み層７の表面では段差が小さくな
ることによる。この様に、表面に多少の段差があっても
その上部全体に亘ってｐ形InP埋め込み層７を積層する
ことで表面の平坦性が大きく改善することができた。
（第２の実施例） 第３図は、第１図で示す半導体構造を分布帰還形半導
体レーザ201と、光導波路103との集積素子へと適用した
本発明の第２の実施例を示す断面図である。第１回目の
液相エピタキシャル成長過程では、周期が約2000Åの回
折格子50が表面に形成されたｎ形InP基板１の上に0.2μ
ｍ膜厚のｎ形InGaAsPバッファ層８（発光波長にして1.1
5μｍ組成,Snドープ，キャリア濃度８×107cm-3）が形
成されている。又、第２回目の液相エピタキシャル成長
では、成長部の表面に回折格子50が露出していることか
ら、表面を平坦化させるために約0.1μｍの膜厚でｎ形I
nP平坦化層13（Snドープ，キャリア濃度７×1018cm-3）
を、光ガイド層５の成長に先立って形成した。ｎ形InP
平坦化層13の成長に際しては谷の部分での成長が速いた
め表面が平坦化された。ｐ形InP埋め込み層７の膜厚は
1.5μｍとした。また、ｐ側オーミック電極20の形成を
容易にするためにｐ形InGaAsPコンタクト層９（膜厚0.5
μm,発光波長にして1.2μｍ組成,Znドープ，キャリア濃
度１×1019cm-3）を積層した。また活性層３の領域にの
み電流を注入するため幅10μｍの所謂酸化膜ストライプ
電極構造を形成しSiO2絶縁膜30を電流注入領域35以外の
表面に積層させた。この構造の素子は分布帰還形半導体
レーザ201の共振器長を200μｍとした時発振閾値が200m
A程度であり、発振スペクトル1.3μｍ付近では単一軸モ
ードであった。また、光導波路103側へ出射した光は約9
0％が光ガイド層５に結合されて、端面36側から出射し
た。以上の様に、分布帰還形半導体レーザ201と光導波
路103を良好に接続した光集積素子を形成することがで
きた。
体レーザ201と、光導波路103との集積素子へと適用した
本発明の第２の実施例を示す断面図である。第１回目の
液相エピタキシャル成長過程では、周期が約2000Åの回
折格子50が表面に形成されたｎ形InP基板１の上に0.2μ
ｍ膜厚のｎ形InGaAsPバッファ層８（発光波長にして1.1
5μｍ組成,Snドープ，キャリア濃度８×107cm-3）が形
成されている。又、第２回目の液相エピタキシャル成長
では、成長部の表面に回折格子50が露出していることか
ら、表面を平坦化させるために約0.1μｍの膜厚でｎ形I
nP平坦化層13（Snドープ，キャリア濃度７×1018cm-3）
を、光ガイド層５の成長に先立って形成した。ｎ形InP
平坦化層13の成長に際しては谷の部分での成長が速いた
め表面が平坦化された。ｐ形InP埋め込み層７の膜厚は
1.5μｍとした。また、ｐ側オーミック電極20の形成を
容易にするためにｐ形InGaAsPコンタクト層９（膜厚0.5
μm,発光波長にして1.2μｍ組成,Znドープ，キャリア濃
度１×1019cm-3）を積層した。また活性層３の領域にの
み電流を注入するため幅10μｍの所謂酸化膜ストライプ
電極構造を形成しSiO2絶縁膜30を電流注入領域35以外の
表面に積層させた。この構造の素子は分布帰還形半導体
レーザ201の共振器長を200μｍとした時発振閾値が200m
A程度であり、発振スペクトル1.3μｍ付近では単一軸モ
ードであった。また、光導波路103側へ出射した光は約9
0％が光ガイド層５に結合されて、端面36側から出射し
た。以上の様に、分布帰還形半導体レーザ201と光導波
路103を良好に接続した光集積素子を形成することがで
きた。
（第３の実施例） 第４図は本発明の第３の実施例を示す断面図である。
第１図の第１の実施例と異なる点は、第１図にあるノン
ドープInP層６を積層していないことにある。この場合
活性層３の上部と光ガイド層５の上部とではｐ形InP層
埋め込み層７の表面に約0.2μｍの段差が生じるが、表
面に種々のパターンを形成する場合におけるフォトレジ
スト工程は、平坦な表面の場合とほぼ同様に良好に行う
ことができた。
第１図の第１の実施例と異なる点は、第１図にあるノン
ドープInP層６を積層していないことにある。この場合
活性層３の上部と光ガイド層５の上部とではｐ形InP層
埋め込み層７の表面に約0.2μｍの段差が生じるが、表
面に種々のパターンを形成する場合におけるフォトレジ
スト工程は、平坦な表面の場合とほぼ同様に良好に行う
ことができた。
（その他の実施例） 以上、活性層３と光ガイド層５を接続する方法につい
て３種の実施例を示した。本発明はこの３種の実施例に
限定されるものではない。材料としてInGaAsP/InP系の
代わりにAlGaAs/GaAs系等の他の化合物混晶を用いるこ
ともできる。また、第４図に示す構造を用いて、第３図
に示す分布帰還系半導体レーザ201と光導波路103を集積
化することもできる。又本実施例では液相エピタキシャ
ル法を用いて説明したが、ハイドライドVPE法などを用
いることも可能である。
て３種の実施例を示した。本発明はこの３種の実施例に
限定されるものではない。材料としてInGaAsP/InP系の
代わりにAlGaAs/GaAs系等の他の化合物混晶を用いるこ
ともできる。また、第４図に示す構造を用いて、第３図
に示す分布帰還系半導体レーザ201と光導波路103を集積
化することもできる。又本実施例では液相エピタキシャ
ル法を用いて説明したが、ハイドライドVPE法などを用
いることも可能である。
（発明の効果） 本発明による光集積素子の製造方法では活性層と光ガ
イド層との間の光の結合効率が良好であること、又、ウ
エハ表面が平坦となることから、結晶成長後のウエハ表
面のへフォトレジスト・パターニング工程が容易となる
こと、従って複数の光デバイスを光導波路で結いで同一
基板上へ形成する場合において、各素子間の光の結合が
良好となること、又、素子製作の歩留りが良好であるこ
と等の特徴を有する。
イド層との間の光の結合効率が良好であること、又、ウ
エハ表面が平坦となることから、結晶成長後のウエハ表
面のへフォトレジスト・パターニング工程が容易となる
こと、従って複数の光デバイスを光導波路で結いで同一
基板上へ形成する場合において、各素子間の光の結合が
良好となること、又、素子製作の歩留りが良好であるこ
と等の特徴を有する。
第１図は本発明の第１の実施例を示す断面図，第２図
（ａ）〜（ｅ）は第１図の実施例を作製する工程を示す
図，第３図は本発明の第２の実施例を示す断面図，第４
図は本発明の第３の実施例を示す断面図，第５図は光集
積素子の構成図，第６図は半導体レーザと光導波路の接
続を示す断面模式図，第７図は、従来例を示す断面図で
ある。図中、１はｎ形InP基板,2はｎ形InPバッファ層,3
はInGaAsP活性層,4はｐ形InPクラッド層,5はInGaAsP光
ガイド層,6はノンドープInP層,7はｐ形InP埋め込み層,8
はｎ形InGaAsPバッファ層,9はｐ形InGaAsPコンタクト
層,10はSiO2膜,11は接続部,12は隆起部,13はｎ形InP平
坦化層,20はｐ側金属電極,21はｎ側金属電極,35は電流
注入領域,36は端面,50は回折格子,100は光集積素子チッ
プ,101,102は半導体レーザ,103は光導波路,201は分布帰
還形半導体レーザを示す。
（ａ）〜（ｅ）は第１図の実施例を作製する工程を示す
図，第３図は本発明の第２の実施例を示す断面図，第４
図は本発明の第３の実施例を示す断面図，第５図は光集
積素子の構成図，第６図は半導体レーザと光導波路の接
続を示す断面模式図，第７図は、従来例を示す断面図で
ある。図中、１はｎ形InP基板,2はｎ形InPバッファ層,3
はInGaAsP活性層,4はｐ形InPクラッド層,5はInGaAsP光
ガイド層,6はノンドープInP層,7はｐ形InP埋め込み層,8
はｎ形InGaAsPバッファ層,9はｐ形InGaAsPコンタクト
層,10はSiO2膜,11は接続部,12は隆起部,13はｎ形InP平
坦化層,20はｐ側金属電極,21はｎ側金属電極,35は電流
注入領域,36は端面,50は回折格子,100は光集積素子チッ
プ,101,102は半導体レーザ,103は光導波路,201は分布帰
還形半導体レーザを示す。
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭60−788（ＪＰ，Ａ) 特開 昭61−234585（ＪＰ，Ａ) 特開 昭60−46087（ＪＰ，Ａ)
Claims (1)
- 【請求項１】平坦な基板に少なくとも活性層、前記活性
層の約２倍の層厚を持つクラッド層を順次形成し、光導
波路を形成する領域として、深さにしてほぼ活性層まで
絶縁マスクを用いて選択的にエッチング除去した後に、
前記活性層まで除去した領域に前記活性層の端面と付き
合わせる状態で光ガイド層を形成し、続いて光閉じ込め
層をその平坦部表面から基板までの厚さと前記クラッド
層の平坦部表面から基板までの厚さがほぼ同じになるよ
うに形成し、前記マスクを除去して表面全体に覆う埋め
込み層を形成した後に、半導体レーザ構造及び光導波路
構造を形成することを特徴とする光集積素子の製造方
法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60115726A JP2542570B2 (ja) | 1985-05-29 | 1985-05-29 | 光集積素子の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60115726A JP2542570B2 (ja) | 1985-05-29 | 1985-05-29 | 光集積素子の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61274384A JPS61274384A (ja) | 1986-12-04 |
| JP2542570B2 true JP2542570B2 (ja) | 1996-10-09 |
Family
ID=14669587
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60115726A Expired - Lifetime JP2542570B2 (ja) | 1985-05-29 | 1985-05-29 | 光集積素子の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2542570B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4927769B2 (ja) * | 2008-02-26 | 2012-05-09 | 日本電信電話株式会社 | 半導体レーザの作製方法及び半導体レーザ |
| JP5880065B2 (ja) * | 2012-01-18 | 2016-03-08 | 住友電気工業株式会社 | 光集積素子の製造方法 |
| CN111541149B (zh) * | 2020-05-15 | 2021-06-08 | 陕西源杰半导体技术有限公司 | 一种10g抗反射激光器及其制备工艺 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60788A (ja) * | 1983-06-16 | 1985-01-05 | Matsushita Electric Ind Co Ltd | 光集積回路およびその製造方法 |
| JPS6046087A (ja) * | 1983-08-24 | 1985-03-12 | Nec Corp | 分布ブラッグ反射型半導体レ−ザ |
| JPS61234585A (ja) * | 1985-04-11 | 1986-10-18 | Matsushita Electric Ind Co Ltd | 光集積回路およびその製造方法 |
-
1985
- 1985-05-29 JP JP60115726A patent/JP2542570B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS61274384A (ja) | 1986-12-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0305990A2 (en) | Distributed bragg reflector type semiconductor laser and method of manufacturing same | |
| JP2943510B2 (ja) | 可変波長半導体レーザ装置 | |
| JPS5940592A (ja) | 半導体レ−ザ素子 | |
| US5441912A (en) | Method of manufacturing a laser diode | |
| JP4002422B2 (ja) | 半導体素子およびその作製方法 | |
| JP5169534B2 (ja) | 集積型光半導体装置の製造方法及び集積型光半導体装置 | |
| JP2542570B2 (ja) | 光集積素子の製造方法 | |
| JPH073908B2 (ja) | 半導体発光装置の製造方法 | |
| JPH05110186A (ja) | モノリシツク光素子およびその製造方法 | |
| JP3108183B2 (ja) | 半導体レーザ素子とその製造方法 | |
| JPH08330665A (ja) | 光半導体レーザの製造方法 | |
| JPS61220389A (ja) | 集積型半導体レ−ザ | |
| JP2758597B2 (ja) | 半導体レーザ装置 | |
| JPH037153B2 (ja) | ||
| JPH0682886B2 (ja) | 半導体レーザ装置の製造方法 | |
| JPH0437598B2 (ja) | ||
| JP2973215B2 (ja) | 半導体レーザ装置 | |
| JPS596588A (ja) | 半導体レ−ザ | |
| JPH0634426B2 (ja) | 半導体レ−ザ装置の製造方法 | |
| JP2917695B2 (ja) | 光半導体素子の製造方法 | |
| JP2875440B2 (ja) | 半導体レーザ素子およびその製造方法 | |
| JP2500588B2 (ja) | 半導体レ―ザおよびその製造方法 | |
| JP2000101186A (ja) | 半導体光素子およびその製造方法 | |
| JPH1022572A (ja) | 光ガイド層に回折格子が形成されている半導体装置 | |
| JPH0410705Y2 (ja) |